WO2007115915A1 - Component with a semiconductor substrate, and method for manufacturing it - Google Patents

Component with a semiconductor substrate, and method for manufacturing it Download PDF

Info

Publication number
WO2007115915A1
WO2007115915A1 PCT/EP2007/052708 EP2007052708W WO2007115915A1 WO 2007115915 A1 WO2007115915 A1 WO 2007115915A1 EP 2007052708 W EP2007052708 W EP 2007052708W WO 2007115915 A1 WO2007115915 A1 WO 2007115915A1
Authority
WO
WIPO (PCT)
Prior art keywords
moisture
layer
semiconductor substrate
sensitive layer
insensitive
Prior art date
Application number
PCT/EP2007/052708
Other languages
German (de)
French (fr)
Inventor
Hubert Benzel
Roland Guenschel
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2007115915A1 publication Critical patent/WO2007115915A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Definitions

  • the present invention relates to a component with a semiconductor substrate according to the preamble of patent claim 1 and a method for its production according to the preamble of patent claim 6.
  • moisture-sensitive layer in this context means specifically that the layer may swell due to the humidity in the environment, so that the volume of the moisture-sensitive layer changes, and in general that the moisture in the moisture-sensitive layer in one
  • a moisture-sensitive layer made in ordinary manufacturing processes consists of silicon oxide (thermal silica, TEOS, BPSG), and a moisture-resistant layer is deposited on top of it to protect the moisture-sensitive layer moisture-sensitive layer as well as the moisture-insensitive layer over the entire wafer surface.
  • the present invention has for its object to provide a device with a semiconductor substrate whose moist-sensitive layer is completely protected from moisture, and to provide a corresponding method for its production.
  • the present invention relates to a device with a semiconductor substrate, wherein the layer edge of the moisture-sensitive layer is covered by the moisture-insensitive layer.
  • a component with the inventive features can be realized simply by adapting the masks used.
  • the term "covered” means that the layer edge of the moisture-sensitive layer is positioned between the semiconductor substrate and the moisture-insensitive layer such that moisture can not pass from the outside to the moisture-sensitive layer, so the moisture-insensitive layer need not necessarily be in contact with the moisture-sensitive layer It is only necessary that all other moisture-sensitive layers which lie between the moisture-sensitive layer and the moisture-insensitive layer are structured so that the moisture-insensitive layer is in contact with the entire surface of the semiconductor substrate prevents ingress of moisture from outside into this.
  • the moisture-sensitive layer consists of a thermal or deposited silicon oxide.
  • the moisture-insensitive layer consists of silicon carbide, silicon nitride or an organic material.
  • a cavity is provided in the semiconductor substrate, a membrane is provided over the cavity on the front side of the semiconductor substrate, the moisture-sensitive layer is provided on the membrane, and is on the back side of the semiconductor substrate opposite to the front side Carrier plate attached.
  • the covering of the layer edge of the moisture-sensitive layer with a moisture-insensitive layer for a component of such construction avoids the particularly harmful mechanical action on the thin membrane due to the swelling of the moisture-sensitive layer.
  • the device is a pressure sensor.
  • the present invention relates to a method for producing a device with a semiconductor substrate, wherein the moisture-sensitive layer is patterned before the application of the moisture-insensitive layer so that a layer edge of the moisture-sensitive layer is not exposed by the separation of the semiconductor substrate.
  • the moisture-sensitive layer consists of a thermal or deposited silicon oxide. In a further preferred embodiment, the moisture-insensitive layer consists of silicon carbide or silicon nitride.
  • a cavity is created in the semiconductor substrate, a membrane is created over the cavity on the front side of the semiconductor substrate, and the moisture-sensitive layer is formed on the membrane.
  • a carrier plate is attached to the rear side of the semiconductor substrate which is opposite to the front side.
  • FIG. 1 is a sectional view of a semiconductor substrate device
  • FIG. FIG. 2 shows a section of a wafer on which components according to FIG. 1 are produced.
  • the semiconductor substrate 1 is a silicon crystal substrate.
  • a cavity 2 is formed in the semiconductor substrate 1.
  • a membrane 3 is formed on the front side of the crystal substrate 1.
  • Piezo resistors 4 run in the membrane 3.
  • An evaluation circuit 5 is optionally integrated monolithically on the component. From- evaluation circuit 5 is shown here only schematically as a block. This is a circuit made according to the requirements by an ordinary manufacturing method after the generation of the cavity 2.
  • an electrical contact 6 is arranged, to which an electrical wire 7 is bonded, via which the evaluation circuit 5 can be supplied with power or an output signal of the evaluation circuit 5 is output.
  • a carrier plate 8 On the back side of the semiconductor substrate 1 there is a carrier plate 8.
  • This carrier plate is preferably made of pyrex glass and is anodically bonded to the semiconductor substrate 1.
  • the support plate closes the cavity 2, whereby a reference vacuum is created in the cavity 2.
  • the carrier plate 8 reduces mechanical stresses, such as those caused by glass solder or
  • the support plate 8 is fixed with glass solder or an adhesive on a base plate 9.
  • a moisture-sensitive, electrically non-conductive layer 10 such as a thermal or deposited oxide layer.
  • the moisture-sensitive layer 10 is not necessarily in direct contact with the semiconductor substrate 1.
  • the moisture-sensitive layer 10 and its layer edge 12 is covered by a moisture-insensitive layer 11.
  • the moisture-insensitive layer 11 is preferably made of SiIi- ziumearbid, silicon nitride or an organic material such as polyimide and is electrically non-conductive.
  • the moisture-sensitive layer 10 or the moisture-insensitive layer 11 it is also possible to provide a plurality of moisture-sensitive layers and a plurality of moisture-insensitive layers.
  • the moisture-sensitive layer or the humid Teensensitive layer can also be composed of several layers. However, the moisture insensitive layer (s) always cover the moisture insensitive layer (s) so as to avoid diffusion of moisture to each moisture sensitive layer.
  • a method disclosed in DE 100 32 579 A1 can be used for producing the cavity 2 in the semiconductor substrate 1 and the membrane 3.
  • the crystal substrate 1 is first etched in a non-masked region by hydrofluoric acid, wherein an electrical voltage is applied to the back side of the crystal substrate.
  • an electrical voltage is applied to the back side of the crystal substrate.
  • the porous silicon is then recrystallized during annealing at a temperature typically between 900 ° C and 1000 ° C.
  • the result is a narrow gap space, which runs under the front side of the silicon crystal substrate and is covered by a thin single crystal layer of silicon.
  • a silicon epitaxial layer is deposited on this layer for reinforcement.
  • the underside is, for example, anisotropically etched through in a potassium hydroxide solution (KOH), tetra methylammonium hydroxide solution (TMAH) or DRIE (Deep Reactive Ion Etching).
  • KOH potassium hydroxide solution
  • TMAH tetra methylammonium hydroxide solution
  • DRIE Deep Reactive Ion Etching
  • the piezoresistors 4 are produced by implantation of dopant atoms on the front side of the silicon membrane and can be produced together with the optional integrated evaluation circuit 5.
  • the moisture-sensitive layer 10 may be formed during the fabrication of the integrated evaluation circuit 5 on the front side of the silicon crystal substrate.
  • the moisture-sensitive layer 10 can be, for example, a thermal oxide used as field oxide or a deposited oxide for planarizing the surface of the circuit.
  • the deposited oxide is then removed in the areas where the wafer is to be split later to singulate the components. For this purpose, all areas of the wafer besides those where the oxide is to be removed are masked, and the wafer becomes the
  • moisture-sensitive layer 10 is a thermal oxide, this can alternatively also be produced only locally by means of a LOCOS process.
  • the moisture-insensitive layer 11 is then deposited on the moisture-sensitive layer 10 structured in this way.
  • the moisture-insensitive layer 11 need not necessarily be deposited everywhere directly on the moisture-sensitive layer 10, ie it may also be in places another layer between the moisture-sensitive layer 10 and the moisture-insensitive layer 11 are located. However, at least the moisture-insensitive layer 11 covers the moisture-sensitive layer 10 so that the moisture can not penetrate from the outside to the moisture-sensitive layer.
  • an opening for the electrical contact 6 is provided in the moisture-sensitive layer 10 and the moisture-insensitive layer 11, and the electrical contact 6, to which the electrical wire 7 is bonded, is created by depositing aluminum.
  • FIG. FIG. 2 shows a section of the wafer without the optional evaluation circuit with attached carrier plate 8 made of Pyrex glass. To singulate the components are zerwar along the dashed line 13. The dashed line 13 passes through a region in which the moisture-sensitive layer 10 is absent and therefore not exposed by the singulation.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Pressure Sensors (AREA)

Abstract

The present invention relates to a component with a semiconductor substrate and to a method for manufacturing it, where a moisture-sensitive layer (10) is produced on a front side of the semiconductor substrate (1), where a moisture-insensitive layer (10) is produced on the moisture-sensitive layer (11), and where the semiconductor substrate is detached from a wafer. In this case, the moisture-sensitive layer (10) is patterned before the moisture-insensitive layer (11) is applied such that a layer border (12) of the moisture-sensitive layer (10) is not exposed as a result of the detachment of the semiconductor substrate (1). The moisture-sensitive layer is therefore completely protected from moisture.

Description

BAUELEMENT MIT EINEM HALBLEITERSUBSTRAT UND VERFAHREN ZU DESSEN HERSTELLUNGCONSTRUCTION ELEMENT WITH A SEMICONDUCTOR SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
Stand der TechnikState of the art
Die vorliegende Erfindung betrifft ein Bauelement mit einem Halbleitersubstrat gemäß dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zu dessen Herstellung gemäß dem Oberbegriff des Patentanspruchs 6.The present invention relates to a component with a semiconductor substrate according to the preamble of patent claim 1 and a method for its production according to the preamble of patent claim 6.
Solche Bauelemente weisen auf der Vorderseite des Kristallsubstrats eine feuchteempfindliche Schicht auf. Der Begriff „feuchteempfindliche Schicht" bedeutet in diesem Zusammenhang speziell, daß die Schicht aufgrund der Feuchte in der Umgebung aufquellen kann, so daß sich das Volumen der feuch- teempfindlichen Schicht ändert, und allgemein, daß die Feuchte in die feuchteempfindliche Schicht in einem nicht zu vernachlässigendem Grad diffundieren kann. Eine feuchteempfindliche Schicht, die in gewöhnlichen Fertigungsverfahren hergestellt wird, besteht zum Beispiel aus einem Siliziumoxid (thermisches Siliziumoxid, TEOS, BPSG) . Um die feuchteempfindliche Schicht zu schützen, wird auf ihr eine feuchteunempfindliche Schicht abgeschieden. Dabei verläuft sowohl die feuchteempfindliche Schicht als auch die feuchteunempfindliche Schicht über die gesamte Waferoberfläche .Such devices have a moisture-sensitive layer on the front side of the crystal substrate. The term "moisture-sensitive layer" in this context means specifically that the layer may swell due to the humidity in the environment, so that the volume of the moisture-sensitive layer changes, and in general that the moisture in the moisture-sensitive layer in one For example, a moisture-sensitive layer made in ordinary manufacturing processes consists of silicon oxide (thermal silica, TEOS, BPSG), and a moisture-resistant layer is deposited on top of it to protect the moisture-sensitive layer moisture-sensitive layer as well as the moisture-insensitive layer over the entire wafer surface.
Im Stand der Technik werden viele solche Bauelemente gemeinsam auf einem Wafer hergestellt. Nach Beendigung des Fertigungsverfahrens werden die Bauelemente von einander getrennt, indem der Wafer in vorbestimmten Bereichen zersägt wird. Da- bei werden die Schichtränder der feuchteempfindlichen Schichten an den Rändern der Bauelemente freigelegt. Obwohl jedes Bauelement auf eine Keramik oder in ein Premoldgehäuse geklebt und zum Schutz gegen Umwelteinflüsse mit einem Gel pas- siviert wird, kann Feuchte durch das Gel zu der an den Rändern des Bauelements freigelegten feuchteempfindlichen Schicht diffundieren und in diese eindringen. Die feuchteempfindliche Schicht quillt dann insbesondere an ihrem Schichtrand auf, wodurch mechanische Spannungen hervorgerufen werden. Diese mechanischen Spannungen sind insbesondere dann schädlich, wenn es sich bei dem Bauelement um einen Drucksensor handelt, da durch die mechanischen Spannungen Meßergebnisse verfälscht werden können und der Drucksensor sogar funktionsunfähig werden kann.In the prior art, many such devices are fabricated together on a wafer. After completion of the manufacturing process, the components are separated from each other by sawing the wafer in predetermined areas. There- at the layer edges of the moisture-sensitive layers are exposed at the edges of the components. Although each device is adhered to a ceramic or premolded housing and passivated with a gel to protect it from environmental influences, moisture from the gel can diffuse to and penetrate the moisture-sensitive layer exposed at the edges of the device. The moisture-sensitive layer then swells in particular at its layer edge, whereby mechanical stresses are caused. These mechanical stresses are particularly detrimental if the component is a pressure sensor, since measurement results can be falsified by the mechanical stresses and the pressure sensor can even become inoperative.
Offenbarung der ErfindungDisclosure of the invention
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Bauelement mit einem Halbleitersubstrat, dessen feuch- teempfindliche Schicht vollständig vor Feuchte geschützt ist, und ein entsprechendes Verfahren zu dessen Herstellung zu schaffen .The present invention has for its object to provide a device with a semiconductor substrate whose moist-sensitive layer is completely protected from moisture, and to provide a corresponding method for its production.
Die der Erfindung zugrundeliegende Aufgabe wird durch ein Bauelement mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs 1 und ein Verfahren mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs 6 gelöst.The object underlying the invention is achieved by a device having the features of the characterizing part of patent claim 1 and a method having the features of the characterizing part of patent claim 6.
Die vorliegende Erfindung betrifft ein Bauelement mit einem Halbleitersubstrat, wobei der Schichtrand der feuchteempfindlichen Schicht von der feuchteunempfindlichen Schicht bedeckt ist . Vorteilhafterweise, läßt sich ein Bauelement mit den erfindungsgemäßen Merkmalen einfach durch Anpassen der verwendeten Masken realisieren. In diesem Zusammenhang bedeutet der Ausdruck „bedeckt", daß der Schichtrand der feuchteempfindlichen Schicht so zwischen dem Halbleitersubstrat und dem feuchteunempfindlichen Schicht angeordnet ist, daß Feuchte nicht von außen zu der feuchteempfindlichen Schicht dringen kann. Die feuchteunempfindliche Schicht muß also nicht unbedingt mit der feuchteempfindlichen Schicht über die gesamte Vorderseite des Halbleitersubstrats im direkten Kontakt sein, wie es vorzugsweise der Fall ist. Erforderlich ist es lediglich, daß sämtliche weitere feuchteempfindliche Schichten, die zwischen der feuchteempfindlichen Schicht und der feuchteunempfindlichen Schicht liegen, so strukturiert sind, daß die feuchte- unempfindliche Schicht ein Eindringen von Feuchte von außen in diese verhindert.The present invention relates to a device with a semiconductor substrate, wherein the layer edge of the moisture-sensitive layer is covered by the moisture-insensitive layer. Advantageously, a component with the inventive features can be realized simply by adapting the masks used. In this context, the term "covered" means that the layer edge of the moisture-sensitive layer is positioned between the semiconductor substrate and the moisture-insensitive layer such that moisture can not pass from the outside to the moisture-sensitive layer, so the moisture-insensitive layer need not necessarily be in contact with the moisture-sensitive layer It is only necessary that all other moisture-sensitive layers which lie between the moisture-sensitive layer and the moisture-insensitive layer are structured so that the moisture-insensitive layer is in contact with the entire surface of the semiconductor substrate prevents ingress of moisture from outside into this.
In einer bevorzugten Ausführungsform besteht die feuchteempfindliche Schicht aus einem thermischen oder abgeschie- denen Siliziumoxid.In a preferred embodiment, the moisture-sensitive layer consists of a thermal or deposited silicon oxide.
Vorteilhafterweise läßt sich für ein derartiges Bauelement ein Aufquellen der häufig verwendeten Siliziumoxidschichten verhindern .Advantageously, swelling of the frequently used silicon oxide layers can be prevented for such a device.
In einer weiteren bevorzugten Ausführungsform besteht die feuchteunempfindliche Schicht aus Siliziumcarbid, Siliziumnitrid oder einem organischen Werkstoff.In a further preferred embodiment, the moisture-insensitive layer consists of silicon carbide, silicon nitride or an organic material.
Vorteilhafterweise können Schichten aus derartigen Werkstoffen problemlos in einem herkömmlichen Fertigungsverfahren verarbeitet werden. In noch einer weiteren bevorzugten Ausführungsform ist ein Hohlraum in dem Halbleitersubstrat vorgesehen, ist über dem Hohlraum auf der Vorderseite des Halbleitersubstrats eine Membran vorgesehen, ist die feuchteempfindliche Schicht auf der Membran vorgesehen, und ist an der Rückseite des Halbleitersubstrats, welche der Vorderseite gegenüberliegt, eine Trägerplatte befestigt.Advantageously, layers of such materials can be easily processed in a conventional manufacturing process. In still another preferred embodiment, a cavity is provided in the semiconductor substrate, a membrane is provided over the cavity on the front side of the semiconductor substrate, the moisture-sensitive layer is provided on the membrane, and is on the back side of the semiconductor substrate opposite to the front side Carrier plate attached.
Vorteilhafterweise wird durch die Bedeckung des Schichtrands der feuchteempfindlichen Schicht mit einer feuchteunempfindlichen Schicht für ein Bauelement mit derartigem Aufbau die besonders schädliche mechanische Einwirkung auf die dünne Membran aufgrund des Aufquellens der feuchteempfindlichen Schicht vermieden.Advantageously, the covering of the layer edge of the moisture-sensitive layer with a moisture-insensitive layer for a component of such construction avoids the particularly harmful mechanical action on the thin membrane due to the swelling of the moisture-sensitive layer.
In noch einer weiteren bevorzugten Ausführungsform ist das Bauelement ein Drucksensor.In yet another preferred embodiment, the device is a pressure sensor.
Vorteilhafterweise werden für einen Drucksensor eine Beein- flussung der Meßwerte oder Funktionsfähigkeit aufgrund einer Stressbelastung durch das Aufquellen der feuchteempfindlichen Schicht vermieden.Advantageously, for a pressure sensor, an influence on the measured values or operability due to a stress load due to the swelling of the moisture-sensitive layer is avoided.
Ferner betrifft die vorliegende Erfindung ein Verfahren zur Herstellung eines Bauelements mit einem Halbleitersubstrat, wobei die feuchteempfindliche Schicht vor dem Aufbringen der feuchteunempfindlichen Schicht so strukturiert wird, daß ein Schichtrand der feuchteempfindlichen Schicht durch das Abtrennen des Halbleitersubstrats nicht freigelegt wird.Furthermore, the present invention relates to a method for producing a device with a semiconductor substrate, wherein the moisture-sensitive layer is patterned before the application of the moisture-insensitive layer so that a layer edge of the moisture-sensitive layer is not exposed by the separation of the semiconductor substrate.
In einer bevorzugten Ausführungsform besteht die feuchteempfindliche Schicht aus einem thermischen oder abgeschiedenen Siliziumoxid. In einer weiteren bevorzugten Ausfuhrungsform besteht die feuchteunempfindliche Schicht aus Siliziumcarbid oder Siliziumnitrid.In a preferred embodiment, the moisture-sensitive layer consists of a thermal or deposited silicon oxide. In a further preferred embodiment, the moisture-insensitive layer consists of silicon carbide or silicon nitride.
In noch einer weiteren bevorzugten Ausfuhrungsform wird ein Hohlraum in dem Halbleitersubstrat erzeugt, wird über dem Hohlraum auf der Vorderseite des Halbleitersubstrats eine Membran erzeugt, und wird die feuchteempfindliche Schicht auf der Membran erzeugt.In yet another preferred embodiment, a cavity is created in the semiconductor substrate, a membrane is created over the cavity on the front side of the semiconductor substrate, and the moisture-sensitive layer is formed on the membrane.
In noch einer weiteren bevorzugten Ausfuhrungsform wird an der Ruckseite des Halbleitersubstrats, welche der Vorderseite gegenüberliegt, eine Tragerplatte befestigt.In yet another preferred embodiment, a carrier plate is attached to the rear side of the semiconductor substrate which is opposite to the front side.
Kurze Beschreibung der ZeichnungenBrief description of the drawings
Im folgenden wird die Erfindung mit Bezugnahme auf die Zeichnungen naher beschrieben. Es zeigen: FIG. 1 eine Schnittansicht eines Bauelements mit Halbleitersubstrat; undIn the following the invention will be described in more detail with reference to the drawings. In the drawings: FIG. 1 is a sectional view of a semiconductor substrate device; and
FIG. 2 einen Ausschnitt eines Wafers, auf dem Bauelemente nach FIG. 1 hergestellt werden.FIG. FIG. 2 shows a section of a wafer on which components according to FIG. 1 are produced.
Ausfuhrungsformen der ErfindungEmbodiments of the invention
Fig. 1 zeigt eine Schnittansicht eines Bauelements mit Halbleitersubstrat 1. Es handelt sich hierbei um einen Drucksensor. Das Halbleitersubstrat 1 ist ein Siliziumkristallsub- strat. In dem Halbleitersubstrat 1 ist ein Hohlraum 2 ausgebildet. Über dem Hohlraum 2 ist auf der Vorderseite des Kristallsubstrats 1 eine Membran 3 ausgebildet. In der Membran 3 verlaufen Piezowiderstande 4. Auf dem Bauelement ist optional eine Auswertungsschaltung 5 monolithisch integriert. Die Aus- wertungsschaltung 5 ist hier nur schematisch als Block dargestellt. Es handelt sich hierbei um eine Schaltung, die entsprechend den Erfordernissen durch ein gewöhnliches Herstellungsverfahren nach der Erzeugung des Hohlraums 2 hergestellt wurde. Neben der Auswertungsschaltung 5 ist ein elektrischer Kontakt 6 angeordnet, an dem ein elektrischer Draht 7 ange- bondet ist, über den die Auswertungsschaltung 5 mit Strom versorgt werden kann oder ein Ausgangssignal der Auswertschaltung 5 ausgegeben wird. Auf der Rückseite des Halblei- tersubstrats 1 befindet sich eine Trägerplatte 8. Diese besteht vorzugsweise aus Pyrexglas und ist anodisch auf das Halbleitersubstrat 1 gebondet. Die Trägerplatte verschließt den Hohlraum 2, wodurch in dem Hohlraum 2 ein Referenzvakuum entsteht. Gleichzeitig verringert die Trägerplatte 8 mechani- sehe Spannungen, wie sie zum Beispiel durch Glaslot oder1 shows a sectional view of a component with semiconductor substrate 1. This is a pressure sensor. The semiconductor substrate 1 is a silicon crystal substrate. In the semiconductor substrate 1, a cavity 2 is formed. Above the cavity 2, a membrane 3 is formed on the front side of the crystal substrate 1. Piezo resistors 4 run in the membrane 3. An evaluation circuit 5 is optionally integrated monolithically on the component. From- evaluation circuit 5 is shown here only schematically as a block. This is a circuit made according to the requirements by an ordinary manufacturing method after the generation of the cavity 2. In addition to the evaluation circuit 5, an electrical contact 6 is arranged, to which an electrical wire 7 is bonded, via which the evaluation circuit 5 can be supplied with power or an output signal of the evaluation circuit 5 is output. On the back side of the semiconductor substrate 1 there is a carrier plate 8. This carrier plate is preferably made of pyrex glass and is anodically bonded to the semiconductor substrate 1. The support plate closes the cavity 2, whereby a reference vacuum is created in the cavity 2. At the same time, the carrier plate 8 reduces mechanical stresses, such as those caused by glass solder or
Klebstoff hervorgerufen werden. Die Trägerplatte 8 ist mit Glaslot oder einem Klebstoff auf einer Basisplatte 9 befestigt .Adhesive be caused. The support plate 8 is fixed with glass solder or an adhesive on a base plate 9.
Auf der Vorderseite des Halbleitersubstrats 1 befindet sich eine feuchteempfindliche, elektrisch nichtleitende Schicht 10, wie etwa eine thermische oder abgeschiedene Oxidschicht. Die feuchteempfindliche Schicht 10 ist nicht notwendigerweise in direktem Kontakt mit dem Halbleitersubstrat 1. Die feuch- teempfindliche Schicht 10 und deren Schichtrand 12 ist von einer feuchteunempfindlichen Schicht 11 bedeckt. Die feuchteunempfindliche Schicht 11 besteht vorzugsweise aus SiIi- ziumearbid, Siliziumnitrid oder einem organischem Werkstoff wie Polyimid und ist elektrisch nichtleitend. Statt der feuchteempfindlichen Schicht 10 oder der feuchteunempfindlichen Schicht 11 können auch mehrere feuchteempfindliche Schichten und mehrere feuchteunempfindliche Schichten vorgesehen sein. Die feuchteempfindliche Schicht oder die feuch- teunempfindliche Schicht kann sich auch aus mehreren Schichten zusammensetzen. Die feuchteunempfindliche (n) Schicht (en) bedeckt bzw. bedecken die feuchteunempfindliche (n) Schicht (en) jedoch immer so, daß eine Diffusion von Feuchtig- keit zu jeder feuchteempfindlichen Schicht vermieden wird.On the front side of the semiconductor substrate 1 is a moisture-sensitive, electrically non-conductive layer 10, such as a thermal or deposited oxide layer. The moisture-sensitive layer 10 is not necessarily in direct contact with the semiconductor substrate 1. The moisture-sensitive layer 10 and its layer edge 12 is covered by a moisture-insensitive layer 11. The moisture-insensitive layer 11 is preferably made of SiIi- ziumearbid, silicon nitride or an organic material such as polyimide and is electrically non-conductive. Instead of the moisture-sensitive layer 10 or the moisture-insensitive layer 11, it is also possible to provide a plurality of moisture-sensitive layers and a plurality of moisture-insensitive layers. The moisture-sensitive layer or the humid Teensensitive layer can also be composed of several layers. However, the moisture insensitive layer (s) always cover the moisture insensitive layer (s) so as to avoid diffusion of moisture to each moisture sensitive layer.
Wenn sich die Membran 3 aufgrund einer äußeren Druckeinwirkung verformt, andern sich dabei die Widerstandswerte der Piezowiderstande 4. Diese Änderung registriert der Drucksen- sor, indem ein an die Piezowiderstande 4 angelegter Strom von der Auswertungsschaltung 5 ausgewertet wird.When the diaphragm 3 deforms due to an external pressure, the resistance values of the piezoresistors 4 change. This change is registered by the pressure sensor in that a current applied to the piezoresistors 4 is evaluated by the evaluation circuit 5.
Mehrere Bauelemente werden gleichzeitig auf einem Wafer hergestellt. Zur Erzeugung des Hohlraums 2 in dem Halbleitersub- strat 1 und der Membran 3 kann ein Verfahren verwendet werden, welches in der DE 100 32 579 Al offenbart ist. Dabei wird das Kristallsubstrat 1 in einem nichtmaskierten Bereich zunächst durch Flußsaure geatzt, wobei eine elektrische Spannung an der Ruckseite des Kristallsubstrats angelegt ist. Durch das Anlegen der Spannung wird die Entstehung einer relativ dicken porösen Siliziumschicht begünstigt. Das poröse Silizium wird daraufhin wahrend einer Temperung bei einer Temperatur typischerweise zwischen 900° C und 1000° C rekristallisiert. Es entsteht ein schmaler Spaltraum, der unter der Vorderseite des Siliziumkristallsubstrats verlauft und von einer dünnen Einkristallschicht aus Silizium bedeckt ist. Auf dieser Schicht wird zur Verstärkung eine Silizium- Epitaxieschicht abgeschieden. Auf der Vorderseite des Kristallsubstrats wird dann ein Zugang zu dem Spaltraum geschaf- fen. Als nächstes wird eine thermische Oxidation durchgeführt, durch welche auch das Silizium in dem Spaltraum oxi- diert wird. Die Große der Zugangsoffnung kann geeignet so gewählt werden, daß der Spaltraum wahrend der Oxidation ver- schlössen wird. Zur Öffnung des Spaltraums 2 von der Ruckseite des Kristallsubstrats wird die Unterseite beispielsweise anisotrop durch in einer Kaliumhydroxid-Losung (KOH) , Tetra- methylammoniumhydroxid-Losung (TMAH) oder DRIE (Deep Reactive Ion Etching) geatzt. Das in dem Spaltraum gebildete Oxid unter der Siliziummembran dient dabei als Atzstop. Dieser Atzprozeß kann auch zu einem spateren Zeitpunkt im Herstellungsverfahren stattfinden.Several components are produced simultaneously on a wafer. For producing the cavity 2 in the semiconductor substrate 1 and the membrane 3, a method disclosed in DE 100 32 579 A1 can be used. In this case, the crystal substrate 1 is first etched in a non-masked region by hydrofluoric acid, wherein an electrical voltage is applied to the back side of the crystal substrate. By applying the voltage, the formation of a relatively thick porous silicon layer is favored. The porous silicon is then recrystallized during annealing at a temperature typically between 900 ° C and 1000 ° C. The result is a narrow gap space, which runs under the front side of the silicon crystal substrate and is covered by a thin single crystal layer of silicon. A silicon epitaxial layer is deposited on this layer for reinforcement. An access to the gap is then created on the front side of the crystal substrate. Next, a thermal oxidation is carried out, by which also the silicon in the gap space is oxidized. The size of the access opening can suitably be chosen such that the gap space during oxidation will conclude. For opening the gap space 2 from the back side of the crystal substrate, the underside is, for example, anisotropically etched through in a potassium hydroxide solution (KOH), tetra methylammonium hydroxide solution (TMAH) or DRIE (Deep Reactive Ion Etching). The oxide formed in the gap under the silicon membrane serves as an etch stop. This etching process may also take place at a later stage in the manufacturing process.
Die Piezowiderstande 4 werden durch Implantation von Dotierungsatomen auf der Vorderseite des Siliziummembrane erzeugt und können zusammen mit der optionalen integrierten Auswertungsschaltung 5 hergestellt werden.The piezoresistors 4 are produced by implantation of dopant atoms on the front side of the silicon membrane and can be produced together with the optional integrated evaluation circuit 5.
Die feuchteempfindliche Schicht 10 kann wahrend der Herstellung der integrierten Auswertungsschaltung 5 auf der Vorderseite des Siliziumkristallsubstrats erzeugt werden. Bei der feuchteempfindlichen Schicht 10 kann es sich beispielsweise um ein thermisches Oxid, das als Feldoxid oder ein abge- schiednes Oxid zur Planarisierung der Oberflache der Schaltung verwendet wird, handeln. Das abgeschiedene Oxid wird dann in den Bereichen entfernt, in denen der Wafer spater zur Vereinzelung der Bauelemente zersagt werden soll. Zu diesem Zweck werden alle Bereiche des Wafers außer denen, wo das O- xid entfernt werden soll, maskiert, und der Wafer wird zumThe moisture-sensitive layer 10 may be formed during the fabrication of the integrated evaluation circuit 5 on the front side of the silicon crystal substrate. The moisture-sensitive layer 10 can be, for example, a thermal oxide used as field oxide or a deposited oxide for planarizing the surface of the circuit. The deposited oxide is then removed in the areas where the wafer is to be split later to singulate the components. For this purpose, all areas of the wafer besides those where the oxide is to be removed are masked, and the wafer becomes the
Atzen dann in verdünnte Flußsaure gelegt. Handelt es sich bei der feuchteempfindlichen Schicht 10 um ein thermisches Oxid, kann dieses alternativ auch nur lokal durch einen LOCOS- Prozeß erzeugt werden.Etched then placed in dilute hydrofluoric acid. If the moisture-sensitive layer 10 is a thermal oxide, this can alternatively also be produced only locally by means of a LOCOS process.
Auf der so strukturierten feuchteempfindlichen Schicht 10 wird dann die feuchteunempfindliche Schicht 11 abgeschieden. Die feuchteunempfindliche Schicht 11 muß nicht notwendiger- weise überall direkt auf der feuchteempfindlichen Schicht 10 abgeschieden werden, d.h. es kann sich auch stellenweise eine weitere Schicht zwischen der feuchteempfindlichen Schicht 10 und der feuchteunempfindlichen Schicht 11 befinden. Zumindest bedeckt die feuchteunempfindliche Schicht 11 die feuchteempfindliche Schicht 10 jedoch so, daß die Feuchte nicht von außen zu der feuchtempfindlichen Schicht vordringen kann.The moisture-insensitive layer 11 is then deposited on the moisture-sensitive layer 10 structured in this way. The moisture-insensitive layer 11 need not necessarily be deposited everywhere directly on the moisture-sensitive layer 10, ie it may also be in places another layer between the moisture-sensitive layer 10 and the moisture-insensitive layer 11 are located. However, at least the moisture-insensitive layer 11 covers the moisture-sensitive layer 10 so that the moisture can not penetrate from the outside to the moisture-sensitive layer.
Schließlich wird eine Öffnung für den elektrischen Kontakt 6 in der feuchteempfindlichen Schicht 10 und der feuchteunempfindlichen Schicht 11 geschaffen und der elektrische Kontakt 6, an den der elektrische Draht 7 angebondet wird, durch Abscheiden von Aluminium geschaffen.Finally, an opening for the electrical contact 6 is provided in the moisture-sensitive layer 10 and the moisture-insensitive layer 11, and the electrical contact 6, to which the electrical wire 7 is bonded, is created by depositing aluminum.
FIG. 2 zeigt einen Ausschnitt des Wafers ohne die optionale Auswertungsschaltung mit angebondeter Tragerplatte 8 aus Py- rexglas. Zur Vereinzelung werden die Bauelemente entlang der gestrichelten Linie 13 zersagt. Die gestrichelte Linie 13 verlauft durch einen Bereich, in dem die feuchteempfindliche Schicht 10 nicht vorhanden ist und daher durch die Vereinzelung nicht freigelegt wird. FIG. FIG. 2 shows a section of the wafer without the optional evaluation circuit with attached carrier plate 8 made of Pyrex glass. To singulate the components are zersagt along the dashed line 13. The dashed line 13 passes through a region in which the moisture-sensitive layer 10 is absent and therefore not exposed by the singulation.

Claims

Ansprüche claims
1. Bauelement mit einem Halbleitersubstrat, wobei eine feuchteempfindliche Schicht (10) auf einer Vorderseite des Halbleitersubstrats (1) vorgesehen ist, wobei die feuchteempfindliche Schicht (10) einen Schichtrand (12) aufweist, und wobei eine feuchteunempfindliche Schicht (11) auf der feuchteempfindlichen Schicht (10) vorgesehen ist, dadurch gekennzeichnet, daß der Schichtrand (12) der feuchteempfindlichen Schicht (10) von der feuchteunempfindlichen Schicht (11) bedeckt ist.A device comprising a semiconductor substrate, wherein a moisture-sensitive layer (10) is provided on a front side of the semiconductor substrate (1), wherein the moisture-sensitive layer (10) has a layer edge (12), and wherein a moisture-insensitive layer (11) on the moisture-sensitive Layer (10) is provided, characterized in that the layer edge (12) of the moisture-sensitive layer (10) of the moisture insensitive layer (11) is covered.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die feuchteempfindliche Schicht (10) aus einem thermi- sehen oder abgeschiedenen Siliziumoxid besteht.2. The component according to claim 1, characterized in that the moisture-sensitive layer (10) consists of a thermal see or deposited silicon oxide.
3. Bauelement nach Anspruch 2 oder Anspruch 3, dadurch gekennzeichnet, daß die feuchteunempfindliche Schicht (11) aus Siliziumcarbid, Siliziumnitrid oder einem organi- schem Werkstoff besteht.3. The component according to claim 2 or claim 3, characterized in that the moisture-insensitive layer (11) consists of silicon carbide, silicon nitride or an organic material.
4. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Hohlraum (2) in dem Halbleitersubstrat vorgesehen ist, daß über dem Hohlraum (2) auf der Vorderseite des Halbleitersubstrats (1) eine4. The component according to one of the preceding claims, characterized in that a cavity (2) is provided in the semiconductor substrate, that above the cavity (2) on the front side of the semiconductor substrate (1) has a
Membran (3) vorgesehen ist, daß die feuchteempfindliche Schicht (10) auf der Membran (3) vorgesehen ist, und daß an der Rückseite des Halbleitersubstrats (1), welche der Vorderseite gegenüberliegt, eine Trägerplatte (8) befe- stigt ist. Membrane (3) is provided, that the moisture-sensitive layer (10) on the membrane (3) is provided, and that on the back of the semiconductor substrate (1), which is opposite to the front side, a support plate (8) is attached.
5. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Bauelement ein Drucksensor ist .5. Component according to one of the preceding claims, characterized in that the component is a pressure sensor.
6. Verfahren zur Herstellung eines Bauelements mit einem Halbleitersubstrat, wobei eine feuchteempfindliche Schicht (10) auf einer Vorderseite des Halbleitersubstrats (1) erzeugt wird, wobei eine feuchteunempfindliche Schicht (11) auf der feuchteempfindliche Schicht (10) erzeugt wird, wobei das Halbleitersubstrat (1) von einem Wafer abgetrennt wird, dadurch gekennzeichnet, daß die feuchteempfindliche Schicht (10) vor dem Aufbringen der feuchteunempfindlichen Schicht (11) so strukturiert wird, daß ein Schichtrand (12) der feuchteempfindlichen Schicht (10) durch das Abtrennen des Halbleitersubstrats (1) nicht freigelegt wird.6. A method for producing a device with a semiconductor substrate, wherein a moisture-sensitive layer (10) on a front side of the semiconductor substrate (1) is produced, wherein a moisture-insensitive layer (11) on the moisture-sensitive layer (10) is generated, wherein the semiconductor substrate ( 1) is separated from a wafer, characterized in that the moisture-sensitive layer (10) prior to the application of the moisture insensitive layer (11) is structured so that a layer edge (12) of the moisture-sensitive layer (10) by separating the semiconductor substrate (1 ) is not exposed.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die feuchteempfindliche Schicht (10) aus einem thermi- sehen oder abgeschiedenen Siliziumoxid besteht.7. The method according to claim 6, characterized in that the moisture-sensitive layer (10) consists of a thermal see or deposited silicon oxide.
8. Verfahren nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß die feuchteunempfindliche Schicht (11) aus Siliziumcarbid, Siliziumnitrid oder einem organi- schem Werkstoff besteht.8. The method according to any one of claims 6 or 7, characterized in that the moisture-insensitive layer (11) consists of silicon carbide, silicon nitride or an organic material.
9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß ein Hohlraum (2) in dem Halbleitersubstrat (1) erzeugt wird, daß über dem Hohlraum (2) auf der Vorderseite des Halbleitersubstrats (1) eine Membran (3) erzeugt wird, und daß die feuchteempfindliche Schicht (10) auf der Membran (3) erzeugt wird. 9. The method according to any one of claims 6 to 8, characterized in that a cavity (2) in the semiconductor substrate (1) is generated, that above the cavity (2) on the front side of the semiconductor substrate (1) generates a membrane (3) is, and that the moisture-sensitive layer (10) on the membrane (3) is generated.
10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß an der Rückseite des Halbleitersubstrats (1), welche der Vorderseite gegenüberliegt, eine Trägerplatte (8) befestigt wird. 10. The method according to any one of claims 6 to 9, characterized in that on the back of the semiconductor substrate (1), which is opposite to the front, a support plate (8) is fixed.
PCT/EP2007/052708 2006-04-10 2007-03-21 Component with a semiconductor substrate, and method for manufacturing it WO2007115915A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006016812A DE102006016812A1 (en) 2006-04-10 2006-04-10 Component with a semiconductor substrate and method for its production
DE102006016812.7 2006-04-10

Publications (1)

Publication Number Publication Date
WO2007115915A1 true WO2007115915A1 (en) 2007-10-18

Family

ID=38229392

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/052708 WO2007115915A1 (en) 2006-04-10 2007-03-21 Component with a semiconductor substrate, and method for manufacturing it

Country Status (2)

Country Link
DE (1) DE102006016812A1 (en)
WO (1) WO2007115915A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106680333A (en) * 2017-02-13 2017-05-17 广州奥松电子有限公司 Humidity sensitive capacitor and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985004519A1 (en) * 1984-03-22 1985-10-10 Mostek Corporation Nitride bonding layer
EP0567937A2 (en) * 1992-04-30 1993-11-03 Texas Instruments Incorporated High reliability die processing
US5856705A (en) * 1993-01-25 1999-01-05 Intel Corporation Sealed semiconductor chip and process for fabricating sealed semiconductor chip
US6100587A (en) * 1999-08-26 2000-08-08 Lucent Technologies Inc. Silicon carbide barrier layers for porous low dielectric constant materials
US6383893B1 (en) * 2000-12-28 2002-05-07 International Business Machines Corporation Method of forming a crack stop structure and diffusion barrier in integrated circuits
DE102004033475A1 (en) * 2004-02-09 2005-08-25 Robert Bosch Gmbh Corrosion protection for micromechanical sensor elements, e.g. for a pressure sensor, comprises a passivating agent that at least partially covers electrical components and a material layer applied to the top of the passivator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985004519A1 (en) * 1984-03-22 1985-10-10 Mostek Corporation Nitride bonding layer
EP0567937A2 (en) * 1992-04-30 1993-11-03 Texas Instruments Incorporated High reliability die processing
US5856705A (en) * 1993-01-25 1999-01-05 Intel Corporation Sealed semiconductor chip and process for fabricating sealed semiconductor chip
US6100587A (en) * 1999-08-26 2000-08-08 Lucent Technologies Inc. Silicon carbide barrier layers for porous low dielectric constant materials
US6383893B1 (en) * 2000-12-28 2002-05-07 International Business Machines Corporation Method of forming a crack stop structure and diffusion barrier in integrated circuits
DE102004033475A1 (en) * 2004-02-09 2005-08-25 Robert Bosch Gmbh Corrosion protection for micromechanical sensor elements, e.g. for a pressure sensor, comprises a passivating agent that at least partially covers electrical components and a material layer applied to the top of the passivator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106680333A (en) * 2017-02-13 2017-05-17 广州奥松电子有限公司 Humidity sensitive capacitor and manufacturing method thereof

Also Published As

Publication number Publication date
DE102006016812A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
DE102012206854B4 (en) Hybrid integrated component and process for its manufacture
WO2006066997A1 (en) Micromechanical capacitive sensor element
DE102013217726A1 (en) Micromechanical component for a capacitive sensor device and method for producing a micromechanical component for a capacitive sensor device
DE102013213717A1 (en) MEMS device with a microphone structure and method for its manufacture
EP2737497B1 (en) Method for producing an electrical component and electrical component
DE102012100007A1 (en) Semiconductor devices with insulating substrates and methods of forming the same
DE102016101182B4 (en) MEMS structure and process for its manufacture
DE102015103059A1 (en) SENSOR STRUCTURE FOR DETECTING PRESSURE AND ENVIRONMENTAL PRESSURE
DE4309207A1 (en) Semiconductor device with a piezoresistive pressure sensor
DE102006047203A1 (en) Microphone arrangement for use in e.g. portable radio communication device, has pile arrangement with semiconductor body comprising microphone structure, and another semiconductor body comprising main surface
DE102019117326A1 (en) Semiconductor component containing microelectromechanical structure; MEMS sensor and method
EP1115649B1 (en) Micromechanical component with sealed membrane openings
DE102019205347B4 (en) Micromechanical component for a capacitive sensor device
EP2313338A2 (en) Process for manufacturing a component, process for manufacturing a component arrangement, component and component arrangement
EP0619495B1 (en) Process for manufacturing tunnel effect sensors
EP2019812B1 (en) Method for producing a micromechanical component having a membrane and micromechanical component
DE102016219807A1 (en) Micromechanical sensor
EP1936364A1 (en) Sensor and method for manufacturing a sensor
DE102018220169A1 (en) METHOD FOR PRODUCING A HUMIDITY SENSOR ON WAVE LEVEL AND HUMIDITY SENSOR
EP0342274B1 (en) Arrangement for reducing the piezo effects in a semiconductor material that contains at least one piezo effect-sensitive electric device, and method of making the same
WO2007115915A1 (en) Component with a semiconductor substrate, and method for manufacturing it
DE112015004268T5 (en) Pressure sensor module
DE102010029708B4 (en) micromechanical system
WO2018162188A1 (en) Method for producing a mems device for a micromechanical pressure sensor
DE102009045693A1 (en) Micromechanical component e.g. pirani-sensor, for use in Hall-sensor device utilized for measuring e.g. magnetic fields, has semiconductor region connected with semiconductor substrate by holding element that partially overstretches cavern

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07727184

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 07727184

Country of ref document: EP

Kind code of ref document: A1