WO2005078463A1 - 試験装置 - Google Patents

Abstract

　異なる種類の試験モジュールが選択的に搭載される試験モジュールスロットを複数備える試験装置であって、複数の試験モジュールの動作を制御するための制御信号を、複数の試験モジュールにそれぞれ供給する複数の制御モジュールと、複数の試験モジュールのうちの特定の試験モジュールに、特定の試験モジュールに応じた制御信号を与えるべく、制御モジュールにハードウェア設定情報を供給する設定情報供給手段と、特定の試験モジュールにイネーブル信号を生成させ、制御モジュールに供給させるイネーブル信号制御手段と、特定の試験モジュールからイネーブル信号を受け取った制御モジュールを、特定の試験モジュールに応じた制御信号を特定の試験モジュールに供給させるべく設定させる設定手段とを備える。

Description

明 細 書

試験装置

技術分野

[0001] 本発明は、試験装置に関する。特に本発明は、異なる種類の試験モジュールが選 択的に搭載される試験モジュールスロットを複数備える試験装置に関する。文献の参 照による組み込みが認められる指定国については、下記の出願に記載された内容を 参照により本出願に組み込み、本出願の記載の一部とする。

米国特許出願第 10Z780286号 出願日 平成 16年 2月 17日

背景技術

[0002] 被試験デバイスのアナログ試験を行う試験装置では、一の試験モジュールが試験 信号を発生して被試験デバイスに供給し、また他の試験モジュールが被試験デバィ スの出力信号を測定することにより、被試験デバイスの試験を行う。そして、複数の試 験モジュールのそれぞれを適切に動作させるために、複数の制御モジュールのそれ ぞれが複数のトリガ信号及び複数のクロック信号から、それぞれの試験モジュールの 種別に応じたトリガ信号及びクロック信号を試験プログラムに基づいて選択して試験 モジュールに供給する。この制御モジュールの動作を実現させるため、試験プロダラ ムの作成者は、制御モジュールに入力されるトリガ信号及びクロック信号、並びに制 御モジュール力 試験モジュールに出力されるトリガ信号及びクロック信号を任意に 選択させるために、制御モジュールにおける入力と出力との接続を管理する管理テ 一ブルを作成し、また制御モジュールにおける入力と出力との接続を意識して、被試 験デバイスを試験するための試験プログラムを作成している。

発明の開示

発明が解決しょうとする課題

[0003] 近年、被試験デバイスを試験するための異なる種類の試験信号をそれぞれ生成す る異なる種類の試験モジュールが選択的に搭載される試験モジュールスロットを複数 備える試験装置が開発されている。このような試験装置においては、制御モジュール と試験モジュールとの接続関係が任意に変更されるため、試験モジュールが入れ替 えられるたびに管理テーブルを作成し直さなければならず、また試験モジュールが入 れ替えられるたびに試験モジュールの搭載位置に応じて試験プログラムを作成しな ければならず、非常に面倒な試験のための準備過程が必要であった。

[0004] そこで本発明は、上記の課題を解決することができる試験装置を提供することを目 的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより 達成される。また従属項は本発明の更なる有利な具体例を規定する。

課題を解決するための手段

[0005] 即ち、本発明の第 1の形態によると、被試験デバイスを試験するための異なる種類 の試験信号をそれぞれ生成する異なる種類の試験モジュールが選択的に搭載され る試験モジュールスロットを複数備える試験装置であって、複数の試験モジュールス ロットのそれぞれに搭載された複数の試験モジュールの動作を制御するための制御 信号を、複数の試験モジュールにそれぞれ供給する複数の制御モジュールと、複数 の試験モジュールのうちの特定の試験モジュールに、特定の試験モジュールに応じ た制御信号を与えるベぐ制御モジュールに予め設定すべきハードウェア設定情報 を供給する設定情報供給手段と、特定の試験モジュールにィネーブル信号を生成さ せ、特定の試験モジュールに制御信号を供給する制御モジュールにィネーブル信 号を供給させるィネーブル信号制御手段と、ハードウ ア設定情報に基づいて、特 定の試験モジュールからィネーブル信号を受け取った制御モジュールを、特定の試 験モジュールに応じた制御信号を特定の試験モジュールに供給させるベく設定させ る設定手段とを備える。

[0006] 制御モジュールは、複数の異なる種類の制御信号のそれぞれを入力する複数のィ ンターフ ースを有し、設定情報供給手段は、複数の制御信号のうちの特定の制御 信号を選択し、複数のインターフェースのうちの特定の制御信号を制御モジュールに 入力する特定のインターフェースを介して、制御モジュールにハードウェア設定情報 を供給し、設定手段は、特定のインターフェース力 制御モジュールに入力された制 御信号を特定の試験モジュールに供給させるベく、制御モジュールを設定させてもよ い。

[0007] 制御モジュールは、複数のインターフェースのそれぞれが入力する複数の制御信 号力 特定の試験モジュールに供給する制御信号を選択するマルチプレクサ回路と 、特定の試験モジュールカもィネーブル信号を受け取つている場合に、設定手段か ら供給される設定要求信号に基づ 、て、特定のインターフェース力 ハードウ ア設 定情報が入力されていることを示す情報を、マルチプレクサ回路による制御信号の 選択を制御するセレクト信号として保持するフリップフロップ回路とをさらに有してもよ い。

[0008] 制御信号は、試験モジュールの動作を制御するトリガ信号であり、マルチプレクサ 回路は、複数のインターフェースがそれぞれ入力する複数の種類の異なるトリガ信号 力 特定の試験モジュールに供給すべきトリガ信号を選択して供給してもよい。

[0009] 制御信号は、試験モジュールの動作を制御するクロック信号であり、マルチプレク サ回路は、複数のインターフェースがそれぞれ入力する複数の種類の異なるクロック 信号力 特定の試験モジュールに供給すべきクロック信号を選択して供給してもよい

[0010] 制御モジュールは、複数のインターフェースのそれぞれが制御信号として入力する

、試験モジュールの動作を制御する複数の異なる種類のトリガ信号力 特定の試験 モジュールに供給するトリガ信号を選択する第 1マルチプレクサ回路と、特定の試験 モジュールからィネーブル信号を受け取って 、る場合に、設定手段から供給される 設定要求信号に基づ 、て、特定のインターフェース力 ハードウェア設定情報が入 力されていることを示す情報を、第 1マルチプレクサ回路によるトリガ信号の選択を制 御するセレクト信号として保持する第 1フリップフロップ回路と、複数のインターフエ一 スのそれぞれが制御信号として入力する、試験モジュールの動作を制御する複数の 異なる種類のクロック信号力 特定の試験モジュールに供給するクロック信号を選択 する第 2マルチプレクサ回路と、特定の試験モジュールからィネーブル信号を受け取 つている場合に、設定手段から供給される設定要求信号に基づいて、特定のインタ 一フェース力もハードウェア設定情報が入力されていることを示す情報を、第 2マル チプレクサ回路によるクロック信号の選択を制御するセレクト信号として保持する第 2 フリップフロップ回路とをさらに有してもよい。

[0011] 複数の試験モジュールのうちの第 1試験モジュールの動作を制御する第 1サイト制 御装置と、複数の試験モジュールのうちの第 2試験モジュールの動作を制御する第 2 サイト制御装置とをさらに備え、ィネーブル信号制御手段は、第 1試験モジュールに ィネーブル信号を生成させ、第 1試験モジュールに制御信号を供給する複数の制御 モジュールのうちの第 1制御モジュールにィネーブル信号を供給させ、設定情報供 給手段は、第 1サイト制御装置の制御に基づいて生成された制御信号を第 1制御モ ジュールに入力する第 1インターフェース力 ハードウェア設定情報を供給し、設定 手段は、第 1インターフェース力 第 1制御モジュールに入力された制御信号を、第 1 制御モジュール力 第 1試験モジュールに供給させるベぐ第 1制御モジュールを設 定させ、また、ィネーブル信号制御手段は、第 2試験モジュールにィネーブル信号を 生成させ、第 2試験モジュールに制御信号を供給する複数の制御モジュールのうち の第 2制御モジュールにィネーブル信号を供給させ、設定情報供給手段は、第 2サ イト制御装置の制御に基づいて生成された制御信号を第 2制御モジュールに入力す る第 2インターフェース力 ハードウェア設定情報を供給し、設定手段は、第 2インタ 一フェース力 第 2制御モジュールに入力された制御信号を第 2試験モジュールに 供給させるベぐ第 2制御モジュールを設定させてもよい。

当該試験装置は、複数の被試験デバイスを同時に試験し、ィネーブル信号制御手 段は、複数の被試験デバイスのうちの第 1被試験デバイスに試験信号を供給する、 複数の試験モジュールのうちの第 1試験モジュールにィネーブル信号を生成させ、 第 1試験モジュールに制御信号を供給する複数の制御モジュールのうちの第 1制御 モジュールにィネーブル信号を供給させ、設定情報供給手段は、第 1被試験デバィ スの試験を制御するための制御信号を第 1制御モジュールに入力する第 1インターフ エース力 ハードウェア設定情報を供給し、設定手段は、第 1インターフェース力 第 1制御モジュールに入力された制御信号を第 1試験モジュールに供給させるベぐ第 1制御モジュールを設定させ、また、ィネーブル信号制御手段は、複数の被試験デ バイスのうちの第 2被試験デバイスに試験信号を供給する、複数の試験モジュールの うちの第 2試験モジュールにィネーブル信号を生成させ、第 2試験モジュールに制御 信号を供給する複数の制御モジュールのうちの第 2制御モジュールにィネーブル信 号を供給させ、設定情報供給手段は、第 2被試験デバイスの試験を制御するための 制御信号を第 2制御モジュールに入力する第 2インターフェース力 ハードウェア設 定情報を供給し、設定手段は、第 2インターフェース力 第 2制御モジュールに入力 された制御信号を第 2試験モジュールに供給させるベぐ第 2制御モジュールを設定 させてちょい。

[0013] 複数の試験モジュールは、被試験デバイスのアナログ試験を行うアナログ測定モジ ユールであり、複数の制御モジュールは、複数のアナログ測定モジュールの動作を 制御するための制御信号を、複数のアナログ測定モジュールにそれぞれ供給しても よい。

[0014] なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこ れらの特徴群のサブコンビネーションも又発明となりうる。

発明の効果

[0015] 本発明によれば、被試験デバイスの試験を迅速に開始することができ、被試験デバ イスの試験に要する時間を短縮することができる。

図面の簡単な説明

[0016] [図 1]本発明の一実施形態に係る試験装置 100の構成の一例を示す図である。

[図 2]トリガ制御モジュール 114aの構成の第 1の例を示す図である。

[図 3]トリガ制御モジュール 114aの構成の第 2の例を示す図である。

[図 4]トリガ制御モジュール 114aの構成の第 3の例を示す図である。

符号の説明

[0017] 100 試験装置

101 統括制御装置

102 制御装置群

103 サイト制御装置

104 トリガ信号ソース

106 クロック信号ソース

108 アナログ同期制御部

110 トリガマトリックス

112 クロックマ卜リックス 114 トリガ制御モジユーノレ

116 クロック帘 lj御モジユーノレ

118 試験モジュール

120 試験モジユーノレスロット

150 被試験デバイス

200 マルチプレクサ回路

202 プライオリティエンコー -ダ

204 フリップフロップ回路

300 マルチプレクサ回路

302 プライオリティエンコー -ダ

304 フリップフロップ回路

306 フリップフロップ回路

308 論理積回路

400 マルチプレクサ回路

402 プライオリティエンコー -ダ

404 フリップフロップ回路

406 フリップフロップ回路

408 論理積回路

410 フリップフロップ回路

412 論理積回路

発明を実施するための最良の形態

[0018] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の 範囲に係る発明を限定するものではなぐ又実施形態の中で説明されている特徴の 組み合わせの全てが発明の解決手段に必須であるとは限らな!/、。

[0019] 図 1は、本発明の一実施形態に係る試験装置 100の構成の一例を示す。試験装置 100は、制御装置群 102、複数のトリガ信号ソース 104a— 104d、複数のクロック信 号ソース 106a— 106d、アナログ同期制御部 108、複数の試験モジュール 118a— 1 18c、及び複数の試験モジュールスロット 120a— 120cを備える。 [0020] 制御装置群 102は、統括制御装置 101及び複数のサイト制御装置 103a— 103b を有する。また、アナログ同期制御部 108は、トリガマトリックス 110及びクロックマトリ ックス 112を有する。トリガマトリックス 110は、複数のトリガ制御モジュール 114a— 11 4cを含み、クロックマトリックス 112は、複数のクロック制御モジュール 116a— 116cを 含む。

[0021] 試験装置 100は、試験信号を生成して被試験デバイス 150a— 150cに供給し、被 試験デバイス 150a— 150cが試験信号に基づいて動作した結果出力する出力信号 を測定し、測定結果に基づいて被試験デバイス 150a— 150cの良否を判断する。試 験装置 100は、オープンアーキテクチャにより実現され、被試験デバイス 150a— 15 Ocに試験信号を供給する試験モジュール 118a— 118cとして、オープンァーキテク チヤに基づくモジュールを用いる。即ち、試験モジュールスロット 120a— 120cは、被 試験デバイス 150a— 150cを試験するための異なる種類の試験信号をそれぞれ生 成する異なる種類の試験モジュール 118a— 118cが選択的に搭載される。試験モジ ユール 118a— 118cは、例えば任意のアナログ波形を生成して被試験デバイス 150 a— 150cに供給する任意波形整形器、任意波形整形器から供給されたアナログ波 形に応じて被試験デバイス 150a— 150cが出力するアナログ波形を取り込み、アナ ログ波形の位相特性を試験する位相特性試験器等の被試験デバイス 150a— 150c のアナログ試験を行うアナログ測定モジュールである。

[0022] トリガ制御モジュール 114a— 114c及びクロック制御モジュール 116a— 116cのそ れぞれは、複数の試験モジュールスロット 120a— 120cのそれぞれに搭載された複 数の試験モジュール 118a— 118cの動作をそれぞれ制御するためのトリガ信号及び クロック信号を、複数の試験モジュール 118a— 118cにそれぞれ供給する。トリガ信 号及びクロック信号は、本発明の制御信号の一例である。

[0023] トリガ制御モジュール 114a— 114cは、複数のトリガ信号ソース 104a— 104dのそ れぞれから供給された、複数の異なる種類のトリガ信号のそれぞれを入力する複数 のインターフェースを有する。また、クロック制御モジュール 116a— 116cは、複数の クロック信号ソース 106a— 106dのそれぞれから供給された、複数の異なる種類のク ロック信号のそれぞれを入力する複数のインターフェースを有する。そして、トリガ制 御モジュール 114a— 114cは、トリガ信号ソース 104a— 104dがそれぞれ発生するト リガ信号を受け取り、制御装置群 102の制御に基づいて、トリガ信号ソース 104a— 1 04dの 、ずれかが発生したトリガ信号を選択して試験モジュール 118a— 118cにそ れぞれ供給する。また、クロック制御モジュール 116a— 116cは、クロック信号ソース 106a— 106dがそれぞれ発生するクロック信号を受け取り、制御装置群 102の制御 に基づいて、クロック信号ソース 106a— 106dのいずれかが発生したクロック信号を 選択して試験モジュール 118a— 118cにそれぞれ供給する。ここで、トリガ信号ソー ス 104a— 104d及びクロック信号ソース 106a— 106dは、例えばデジタル同期制御 部、パフォーマンスボード等である。また、試験モジュール 118a— 118c、トリガ制御 モジュール 114a— 114c、又はクロック制御モジュール 116a— 116cが、トリガ信号ソ ース 104a— 104d又はクロック信号ソース 106a— 106dとして機能してもよい。

統括制御装置 101は、試験装置 100が被試験デバイス 150a— 150cの試験に用 いる試験制御プログラム、試験プログラム、及び試験データ等を外部のネットワーク等 を介して取得して格納する。サイト制御装置 103a— 103bは、本発明に係る設定情 報供給手段、ィネーブル信号制御手段、及び設定手段としての機能を備え、複数の 試験モジュール 118a— 118cを制御し、複数の被試験デバイス 150a— 150cのそれ ぞれを並行して同時に試験する。サイト制御装置 103a— 103bと試験モジュール 11 8a— 118cとの接続関係は、被試験デバイス 150a— 150cのピンの数、パフオーマン スボードの配線の形態、試験モジュール 118a— 118cの種類等に応じて切り換えら れ、サイト制御装置 103a— 103bは、複数の被試験デバイス 150a— 150cを並行し て試験する。また、サイト制御装置 103a— 103bは、被試験デバイス 150a— 150cの 性能に応じて異なる試験シーケンスを実行する。例えば、サイト制御装置 103aは、 複数の試験モジュール 118a— 118cのうちの試験モジュール 118aを含む複数の試 験モジュールの動作を制御し、サイト制御装置 103bは、複数の試験モジュール 118 a— 118cのうちの試験モジュール 118bを含む複数の試験モジュールの動作を制御 する。即ち、サイト制御装置 103a— 103bのそれぞれは、複数の試験モジュール 11 8a— 118cを、サイト制御装置 103a— 103bの数のサイトに分割し、それぞれのサイト に含まれる試験モジュールの動作を制御する。 [0025] サイト制御装置 103a— 103bは、統括制御装置 101から試験制御プログラムを取 得して実行する。次に、サイト制御装置 103a— 103bは、試験制御プログラムに基づ いて、被試験デバイス 150a— 150cの試験に用いる試験プログラム及び試験データ を統括制御装置 101から取得し、被試験デバイス 150a— 150cのそれぞれの試験に 用いる試験モジュール 118a— 118cに供給させる。次に、サイト制御装置 103a— 10 3bは、複数のトリガ信号ソース 104a— 104dが発生するトリガ信号、及び複数のクロ ック信号ソース 106a— 106dが発生するクロック信号を試験モジュール 118a— 118c に供給することにより、試験プログラム及び試験データに基づく試験の開始を試験モ ジュール 118a— 118cに指示する。そして、サイト制御装置 103a— 103bは、試験が 終了したことを示す割込み等を例えば試験モジュール 118a— 118cから受け取り、 統括制御装置 101に通知する。

[0026] ここで、本実施形態に係るトリガ制御モジュール 114a— 114c及びクロック制御モジ ユール 116a— 116cのそれぞれは、被試験デバイス 150a— 150cの試験が開始さ れる前に、予めハードウェアにより設定され、複数のトリガ信号ソース 104a— 104d又 は複数のクロック信号ソース 106a— 106dが発生する複数のトリガ信号又は複数のク ロック信号のうちのいずれを選択して出力するかが決定される。

[0027] サイト制御装置 103aは、本発明の設定情報供給手段として機能し、複数の試験モ ジュール 118a— 118cのうちの特定の試験モジュール 118aに、特定の試験モジュ ール 118aに応じたトリガ信号及びクロック信号を与えるベぐトリガ制御モジュール 1 14a及びクロック制御モジュール 116aに予め設定すべきハードウェア設定情報を供 給する。具体的には、複数のトリガ信号ソース 104a— 104dのいずれ力 1つからトリガ 制御モジュール 114aに、ハードウェア設定情報の一例であるステータス信号を供給 させ、またクロック信号ソース 106a— 106dのいずれ力 1つからクロック制御モジユー ル 116aに、ハードウェア設定情報の一例であるステータス信号を供給させる。

[0028] 即ち、複数のトリガ信号ソース 104a— 104dがそれぞれ発生する複数のトリガ信号 のうちの特定のトリガ信号を選択し、トリガ制御モジュール 114aが有する複数のイン ターフェースのうちの特定のトリガ信号をトリガ制御モジュール 114aに入力する特定 のインターフェースを介して、トリガ制御モジユーノレ 114aにステータス信号を供給し、 複数のクロック信号ソース 106a— 106dがそれぞれ発生する複数のクロック信号のう ちの特定のクロック信号を選択し、クロック制御モジュール 116aが有する複数のイン ターフェースのうちの特定のクロック信号をクロック制御モジュール 116aに入力する 特定のインターフェースを介して、クロック制御モジュール 116aにステータス信号を 供給する。

[0029] 次に、サイト制御装置 103aは、本発明のィネーブル信号制御手段として機能し、シ ステムコントロールバスを介してィネーブル信号発生要求を試験モジュール 118aに 供給し、特定の試験モジュール 118aにィネーブル信号を生成させ、特定の試験モ ジュール 118aにトリガ信号及びクロック信号を供給するトリガ制御モジュール 114a及 びクロック制御モジュール 116aにィネーブル信号を供給させる。

[0030] そして、サイト制御装置 103aは、本発明の設定手段として機能し、ハードウェア設 定情報に基づ 、て、特定の試験モジュール 118aからイネ一ブル信号を受け取ったト リガ制御モジュール 114a及びクロック制御モジュール 116aを、特定の試験モジユー ル 118aに応じたトリガ信号及びクロック信号を特定の試験モジュール 118aに供給さ せるべく設定させる。具体的には、システムコントロールバスを介して設定要求信号を トリガ制御モジュール 114aに供給し、特定のインターフェースからトリガ制御モジユー ル 114aに入力されたトリガ信号を特定の試験モジュール 118aに供給させるベぐトリ ガ制御モジュール 114aのハードウェアを設定させる。また、システムコントロールバス を介して設定要求信号をクロック制御モジュール 116aに供給し、特定のインターフエ ースからクロック制御モジュール 116aに入力されたクロック信号を特定の試験モジュ ール 118aに供給させるベく、クロック制御モジュール 116aのハードウェアを設定させ る。

[0031] 以上のように、トリガ信号ソース 104a— 104dからトリガ制御モジュール 114a— 114 cにステータス信号を供給させ、クロック信号ソース 106a— 106dからクロック制御モ ジュール 116a— 116cにステータス信号を供給させ、また、試験モジュール 118a— 118cからトリガ制御モジュール 114a— 114c及びクロック制御モジュール 116a— 11 6cにィネーブル信号を供給させることにより、被試験デバイス 150a— 150cの試験を ール 114a— 114c及びクロック制御モジュール 116a— 116cにおける入力と出力と の接続関係を設定することができる。そのため、オープンアーキテクチャにより実現さ れた試験装置 100において試験モジュールスロット 120a— 120cに搭載される試験 モジュール 118a— 118cが任意に入れ替えられる場合であつても、トリガ制御モジュ ール 114a— 114c及びクロック制御モジュール 116a— 116cにおける入力と出力と の接続を管理する管理テーブルを作成する必要がなぐまた試験モジュール 118a 一 118cの搭載位置に応じて試験プログラムを作成する必要もない。したがって、被 試験デバイス 150a— 150cの試験を迅速に開始することができ、被試験デバイス 15 Oa— 150cの試験に要する時間を短縮することができる。

[0032] 図 2は、本実施形態に係るトリガ制御モジュール 114aの構成の第 1の例を示す。本 例に係るトリガ制御モジュール 114aは、マルチプレクサ回路 200、プライオリティエン コーダ 202、及びフリップフロップ回路 204を有する。本例に係るトリガ制御モジユー ル 114aは、フリップフロップ回路 204が保持するステータス情報により被試験デバイ ス 150a— 150cに応じたトリガ信号の試験モジュール 118aの供給を制御する。

[0033] まず、被試験デバイス 150a— 150cの試験が開始される前におけるトリガ制御モジ ユール 114aのハードウェア設定について説明する。制御装置群 102の命令に基づ いてトリガ信号ソース 104a— 104dの少なくとも 1つによってステータス信号がトリガ制 御モジュール 114aに供給されると、プライオリティエンコーダ 202は、複数のトリガ信 号ソース 104a— 104dから複数のインターフェースを介して供給された信号を取り込 み、トリガ信号ソース 104a— 104dのうちのいずれがステータス信号を供給している かを示すステータス情報を算出してフリップフロップ回路 204に供給する。また、制御 装置群 102の命令に基づいて試験モジュール 118aによってィネーブル信号がフリツ プフロップ回路 204に供給され、制御装置群 102からフリップフロップ回路 204に設 定要求信号が供給されると、フリップフロップ回路 204は、設定要求信号に基づいて 、設定要求信号が供給されたときにプライオリティエンコーダ 202から供給されている ステータス情報を、マルチプレクサ回路 200による制御信号の選択を制御するセレク ト信号として保持する。これにより、トリガ制御モジュール 114aのハードウェア設定が なされ、入力と出力との接続が決定される。 [0034] 次に、被試験デバイス 150a— 150cの試験動作中におけるトリガ制御モジュール 1 14aの動作について説明する。フリップフロップ回路 204は、上述のように試験開始 前に保持したステータス情報をセレクト信号としてマルチプレクサ回路 200に供給す る。そして、マルチプレクサ回路 200は、制御装置群 102の命令に基づいてトリガ信 号ソース 104a— 104dが発生したトリガ信号がトリガ制御モジュール 114aに複数のィ ンターフェースを介して供給された場合に、フリップフロップ回路 204から供給された セレクト信号に基づ 、て、複数のインターフェースのそれぞれが入力する複数のトリ ガ信号力 特定の試験モジュール 118aに供給するトリガ信号を選択し、試験モジュ 一ノレ 118aに供給する。

[0035] なお、トリガ制御モジュール 114b— 114cは、上述したトリガ制御モジュール 114aと 同一の構成及び機能を有する。また、クロック制御モジュール 116a— 116cは、トリガ 信号とクロック信号との違いを除き、上述したトリガ制御モジュール 114aと同一の構 成及び機能を有する。即ち、クロック制御モジュール 116a— 116cは、マルチプレク サ回路 200、プライオリティエンコーダ 202、及びフリップフロップ回路 204と同一の 構成及び機能を有するマルチプレクサ回路、プライオリティエンコーダ、及びフリップ フロップ回路を有する。

[0036] 本例によるトリガ制御モジュール 114aによれば、被試験デバイス 150a— 150cの 試験開始前に、プライオリティエンコーダ 202にステータス情報を生成させてフリップ フロップ回路 204にセレクト信号として保持させることによりトリガ制御モジュール 114 a— 114c及びクロック制御モジュール 116a— 116cのハードウェア設定を行 、、試験 モジュール 118a— 118cに応じたトリガ信号ソース 104a— 104d及びクロック信号ソ ース 106a— 106dを適切に選択させて試験動作を行うことができる。

[0037] 図 3は、本実施形態に係るトリガ制御モジュール 114aの構成の第 2の例を示す。本 例に係るトリガ制御モジュール 114aを有する試験装置 100においては、サイト制御 装置 103aは、被試験デバイス 150aに試験信号を供給する試験モジュール 118aに ィネーブル信号を生成させ、試験モジュール 118aにトリガ信号を供給するトリガ制御 モジュール 114aにィネーブル信号を供給させる。そして、サイト制御装置 103aは、 被試験デバイス 150aの試験を制御するためのトリガ信号をトリガ制御モジュール 114 aに入力する第 1インターフェース力もハードウェア設定情報を供給する。そして、サ イト制御装置 103aは、第 1インターフェースからトリガ制御モジュール 114aに入力さ れたトリガ信号を試験モジュール 118aに供給させるベぐトリガ制御モジュール 114a を設定させる。また、サイト制御装置 103aは、被試験デバイス 150bに試験信号を供 給する試験モジュール 118bにィネーブル信号を生成させ、試験モジュール 118bに トリガ信号を供給するトリガ制御モジュール 114bにィネーブル信号を供給させる。そ して、サイト制御装置 103aは、被試験デバイス 150bの試験を制御するためのトリガ 信号をトリガ制御モジュール 114bに入力する第 2インターフェース力もハードウェア 設定情報を供給する。そして、サイト制御装置 103aは、第 2インターフェースからトリ ガ制御モジュール 114bに入力されたトリガ信号をトリガ試験モジュール 118bに供給 させるベぐトリガ制御モジュール 114bを設定させる。

[0038] 即ち、本例に係るトリガ制御モジュール 114aは、マルチプレクサ回路 300、プライ オリティエンコーダ 302、フリップフロップ回路 304、フリップフロップ回路 306、及び 複数の論理積回路 308a— 308dを有する。そして、本例に係るトリガ制御モジュール 114aは、フリップフロップ回路 306が保持するステータス情報により被試験デバイス 150a— 150cの種類に応じた種類のトリガ信号の試験モジュール 118aへの供給が 制御され、フリップフロップ回路 304が保持するステータス情報によりさらに試験モジ ユール 118a— 118cに応じたトリガ信号の試験モジュール 118aへの供給が制御され る。

[0039] まず、被試験デバイス 150a— 150cの試験が開始される前におけるトリガ制御モジ ユール 114aのハードウェア設定について説明する。制御装置群 102の命令に基づ いてトリガ信号ソース 104a— 104dの少なくとも 1つによって、試験モジュール 118a の試験対象である被試験デバイス 150aの種類に応じたステータス信号がトリガ制御 モジュール 114aに供給されると、フリップフロップ回路 306に入力される。また、制御 装置群 102の命令に基づいて試験モジュール 118aによってィネーブル信号がフリツ プフロップ回路 306に供給され、制御装置群 102からフリップフロップ回路 306に設 定要求信号が供給されると、フリップフロップ回路 306は、設定要求信号に基づいて 、設定要求信号が供給されたときに複数のトリガ信号ソース 104a— 104dから供給さ れている信号を、被試験デバイス 150aの種類に応じたトリガ信号の選択情報である ステータス情報として保持する。

[0040] そして、制御装置群 102の命令に基づいてトリガ信号ソース 104a— 104dの少なく とも 1つによって、試験モジュール 118aに応じたステータス信号がトリガ制御モジユー ル 114aに供給されると、複数の論理積回路 308a— 308dに入力される。また、フリツ プフロップ回路 306は、制御装置群 102から供給される設定要求信号に基づいて、 保持しているステータス情報を出力して複数の論理積回路 308a— 308dに入力する 。複数の論理積回路 308a— 308dのそれぞれは、複数のトリガ信号ソース 104a— 1 04dから供給されている信号のそれぞれと、フリップフロップ回路 306から入力される ステータス情報とを論理積演算し、プライオリティエンコーダ 302に供給する。即ち、 論理積回路 308a— 308dは、被試験デバイス 150aの種類に応じてトリガ制御モジュ ール 114aに供給される複数のステータス信号と、被試験デバイス 150aに応じてトリ ガ制御モジュール 114aに供給される複数のステータス信号とを論理積演算してブラ ィオリティエンコーダ 302に供給する。

[0041] そして、プライオリティエンコーダ 302は、論理積回路 308a— 308dから供給された ステータス信号の演算結果を取り込み、トリガ信号ソース 104a— 104dのうちのいず れ力 被試験デバイス 150aの種類に応じたステータス信号及び試験モジュール 118 aに応じたステータス信号を供給しているかを示すステータス情報を算出してフリップ フロップ回路 304に供給する。そして、制御装置群 102の命令に基づいて試験モジ ユール 118aによってィネーブル信号がフリップフロップ回路 304に供給され、制御装 置群 102からフリップフロップ回路 304に設定要求信号が供給されると、フリップフロ ップ回路 304は、設定要求信号に基づいて、設定要求信号が供給されたときにブラ ィオリティエンコーダ 302から供給されて 、るステータス情報を、マルチプレクサ回路 300による制御信号の選択を制御するセレクト信号として保持する。これにより、トリガ 制御モジュール 114aのハードウェア設定がなされ、入力と出力との接続が決定され る。

[0042] 次に、被試験デバイス 150a— 150cの試験動作中におけるトリガ制御モジュール 1 14aの動作について説明する。フリップフロップ回路 304は、上述のように試験開始 前に保持したステータス情報をセレクト信号としてマルチプレクサ回路 300に供給す る。そして、マルチプレクサ回路 300は、制御装置群 102の命令に基づいてトリガ信 号ソース 104a— 104dが発生したトリガ信号がトリガ制御モジュール 114aに複数のィ ンターフェースを介して供給された場合に、フリップフロップ回路 304から供給された セレクト信号に基づ 、て、複数のインターフェースのそれぞれが入力する複数のトリ ガ信号力 特定の試験モジュール 118aに供給するトリガ信号を選択し、試験モジュ 一ノレ 118aに供給する。

[0043] なお、トリガ制御モジュール 114b— 114cは、上述したトリガ制御モジュール 114aと 同一の構成及び機能を有する。また、クロック制御モジュール 116a— 116cは、トリガ 信号とクロック信号との違いを除き、上述したトリガ制御モジュール 114aと同一の構 成及び機能を有する。即ち、クロック制御モジュール 116a— 116cは、マルチプレク サ回路 300、プライオリティエンコーダ 302、フリップフロップ回路 304、フリップフロッ プ回路 306、及び複数の論理積回路 308a— 308dと同一の構成及び機能を有する マルチプレクサ回路、プライオリティエンコーダ、フリップフロップ回路、フリップフロッ プ回路、及び複数の論理積回路を有する。

[0044] 本例によるトリガ制御モジュール 114aによれば、被試験デバイス 150a— 150cの 試験開始前に、フリップフロップ回路 306及びプライオリティエンコーダ 302によって ステータス情報を生成させてフリップフロップ回路 304にセレクト信号として保持させ ることによりトリガ制御モジュール 114a— 114c及びクロック制御モジュール 116a— 1 16cのハードウ ア設定を行うことができる。そして、被試験デバイス 150a— 150cの 種類、及び試験モジュール 118a— 118cに応じたトリガ信号ソース 104a— 104d及 びクロック信号ソース 106a— 106dを適切に選択させて試験動作を行うことができる。

[0045] 図 4は、本実施形態に係るトリガ制御モジュール 114aの構成の第 3の例を示す。本 例に係るトリガ制御モジュール 114aを有する試験装置 100においては、制御装置群 102は、サイト制御装置 103aによって制御される第 1サイトに属する試験モジュール 118aにィネーブル信号を生成させ、試験モジュール 118aにトリガ信号を供給するト リガ制御モジュール 114aにィネーブル信号を供給させる。そして、制御装置群 102 は、サイト制御装置 103aの制御に基づいて生成されたトリガ信号をトリガ制御モジュ ール 114aに入力する第 1インターフェース力もハードウェア設定情報を供給する。そ して、制御装置群 102は、第 1インターフェースからトリガ制御モジュール 114aに入 力されたトリガ制御信号を、トリガ制御モジュール 114aから試験モジュール 118aに 供給させるベぐトリガ制御モジュール 114aを設定させる。また、制御装置群 102は、 サイト制御装置 103bによって制御される第 2サイトに属する試験モジュール 118bに ィネーブル信号を生成させ、試験モジュール 118bにトリガ制御信号を供給するトリガ 制御モジュール 114bにィネーブル信号を供給させる。そして、制御装置群 102は、 サイト制御装置 103bの制御に基づいて生成されたトリガ信号をトリガ制御モジュール 114bに入力する第 2インターフェース力 ハードウェア設定情報を供給する。そして 、制御装置群 102は、第 2インターフェースからトリガ制御モジュール 114bに入力さ れたトリガ制御信号をトリガ制御モジュール 114bに供給させるベぐトリガ制御モジュ ール 114bを設定させる。

[0046] さらに、サイト制御装置 103aは、被試験デバイス 150aに試験信号を供給する試験 モジュール 118aにィネーブル信号を生成させ、試験モジュール 118aにトリガ信号を 供給するトリガ制御モジュール 114aにィネーブル信号を供給させる。そして、サイト 制御装置 103aは、被試験デバイス 150aの試験を制御するためのトリガ信号をトリガ 制御モジュール 114aに入力する第 1インターフェース力 ハードウェア設定情報を 供給する。そして、サイト制御装置 103aは、第 1インターフェースからトリガ制御モジ ユール 114aに入力されたトリガ信号を試験モジュール 118aに供給させるベぐトリガ 制御モジュール 114aを設定させる。また、サイト制御装置 103bは、被試験デバイス 150bに試験信号を供給する試験モジュール 118bにィネーブル信号を生成させ、試 験モジュール 118bにトリガ信号を供給するトリガ制御モジュール 114bにィネーブル 信号を供給させる。そして、サイト制御装置 103bは、被試験デバイス 150bの試験を 制御するためのトリガ信号をトリガ制御モジュール 114bに入力する第 2インターフエ 一スカもハードウェア設定情報を供給する。そして、サイト制御装置 103bは、第 2イン ターフェースからトリガ制御モジュール 114bに入力されたトリガ信号をトリガ試験モジ ユール 118bに供給させるベぐトリガ制御モジュール 114bを設定させる。

[0047] 即ち、本例に係るトリガ制御モジュール 114aは、マルチプレクサ回路 400、プライ オリティエンコーダ 402、フリップフロップ回路 404、フリップフロップ回路 406、複数 の論理積回路 408a— 408d、フリップフロップ回路 410、及び複数の論理積回路 41 2a— 412dを有する。そして、本例に係るトリガ制御モジュール 114aは、フリップフロ ップ回路 410が保持するステータス情報によりサイト制御装置 103a— 103bの種類 に応じた種類のトリガ信号の試験モジュール 118aへの供給が制御され、フリップフロ ップ回路 406が保持するステータス情報によりさらに被試験デバイス 150a— 150cの 種類に応じた種類のトリガ信号の試験モジュール 118aへの供給が制御され、フリツ プフロップ回路 404が保持するステータス情報によりさらに試験モジュール 118a— 1 18cに応じたトリガ信号の試験モジュール 118aへの供給が制御される。

[0048] まず、被試験デバイス 150a— 150cの試験が開始される前におけるトリガ制御モジ ユール 114aのハードウェア設定について説明する。制御装置群 102の命令に基づ いてトリガ信号ソース 104a— 104dの少なくとも 1つによって、サイト制御装置 103aの 種類に応じたステータス信号がトリガ制御モジュール 114aに供給されると、フリップフ ロップ回路 410に入力される。また、制御装置群 102の命令に基づいて試験モジュ ール 118aによってィネーブル信号がフリップフロップ回路 410に供給され、制御装 置群 102からフリップフロップ回路 410に設定要求信号が供給されると、フリップフロ ップ回路 410は、設定要求信号に基づいて、設定要求信号が供給されたときに複数 のトリガ信号ソース 104a— 104dから供給されている信号を、サイト制御装置 103aの 種類に応じたトリガ信号の選択情報であるステータス情報として保持する。

[0049] そして、制御装置群 102の命令に基づいてトリガ信号ソース 104a— 104dの少なく とも 1つによって、被試験デバイス 150aの種類に応じたステータス信号がトリガ制御 モジュール 114aに供給されると、複数の論理積回路 412a— 412dに入力される。ま た、フリップフロップ回路 410は、制御装置群 102から供給される設定要求信号に基 づいて、保持しているステータス情報を出力して複数の論理積回路 412a— 412dに 入力する。複数の論理積回路 412a— 412dのそれぞれは、複数のトリガ信号ソース 1 04a— 104d力 供給されて!、る信号のそれぞれと、フリップフロップ回路 406力 入 力されるステータス情報とを論理積演算し、フリップフロップ回路 406に供給する。即 ち、論理積回路 412a— 412dは、サイト制御装置 103aの種類に応じてトリガ制御モ ジュール 114aに供給される複数のステータス信号と、被試験デバイス 150aの種類 に応じてトリガ制御モジュール 114aに供給される複数のステータス信号とを論理積 演算してフリップフロップ回路 406に供給する。

[0050] そして、制御装置群 102の命令に基づいて試験モジュール 118aによってイネーブ ル信号がフリップフロップ回路 406に供給され、制御装置群 102からフリップフロップ 回路 406に設定要求信号が供給されると、フリップフロップ回路 406は、設定要求信 号に基づいて、設定要求信号が供給されたときに複数の論理積回路 412a— 412d から供給されている信号を、サイト制御装置 103aの種類及び被試験デバイス 150a の種類に応じたトリガ信号の選択情報であるステータス情報として保持する。

[0051] そして、制御装置群 102の命令に基づいてトリガ信号ソース 104a— 104dの少なく とも 1つによって、試験モジュール 118aに応じたステータス信号がトリガ制御モジユー ル 114aに供給されると、複数の論理積回路 408a— 408dに入力される。また、フリツ プフロップ回路 406は、制御装置群 102から供給される設定要求信号に基づいて、 保持しているステータス情報を出力して複数の論理積回路 408a— 408dに入力する 。複数の論理積回路 408a— 408dのそれぞれは、複数のトリガ信号ソース 104a— 1 04dから供給されている信号のそれぞれと、フリップフロップ回路 406から入力される ステータス情報とを論理積演算し、プライオリティエンコーダ 402に供給する。即ち、 論理積回路 408a— 408dは、サイト制御装置 103aの種類に応じてトリガ制御モジュ ール 114aに供給される複数のステータス信号と、被試験デバイス 150aの種類に応 じてトリガ制御モジュール 114aに供給される複数のステータス信号との論理積演算 結果と、被試験デバイス 150aに応じてトリガ制御モジュール 114aに供給される複数 のステータス信号とを論理積演算してプライオリティエンコーダ 402に供給する。

[0052] そして、プライオリティエンコーダ 402は、論理積回路 408a— 408dから供給された ステータス信号の演算結果を取り込み、トリガ信号ソース 104a— 104dのうちのいず れカ サイト制御装置 103aの種類に応じたステータス信号、被試験デバイス 150aの 種類に応じたステータス信号、及び試験モジュール 118aに応じたステータス信号を 供給しているかを示すステータス情報を算出してフリップフロップ回路 404に供給す る。そして、制御装置群 102の命令に基づいて試験モジュール 118aによってイネ一 ブル信号がフリップフロップ回路 404に供給され、制御装置群 102からフリップフロッ プ回路 404に設定要求信号が供給されると、フリップフロップ回路 404は、設定要求 信号に基づいて、設定要求信号が供給されたときにプライオリティエンコーダ 402か ら供給されて 、るステータス情報を、マルチプレクサ回路 400による制御信号の選択 を制御するセレクト信号として保持する。これにより、トリガ制御モジュール 114aのハ 一ドウエア設定がなされ、入力と出力との接続が決定される。

[0053] 次に、被試験デバイス 150a— 150cの試験動作中におけるトリガ制御モジュール 1 14aの動作について説明する。フリップフロップ回路 404は、上述のように試験開始 前に保持したステータス情報をセレクト信号としてマルチプレクサ回路 400に供給す る。そして、マルチプレクサ回路 400は、制御装置群 102の命令に基づいてトリガ信 号ソース 104a— 104dが発生したトリガ信号がトリガ制御モジュール 114aに複数のィ ンターフェースを介して供給された場合に、フリップフロップ回路 404から供給された セレクト信号に基づ 、て、複数のインターフェースのそれぞれが入力する複数のトリ ガ信号力 特定の試験モジュール 118aに供給するトリガ信号を選択し、試験モジュ 一ノレ 118aに供給する。

[0054] なお、トリガ制御モジュール 114b— 114cは、上述したトリガ制御モジュール 114aと 同一の構成及び機能を有する。また、クロック制御モジュール 116a— 116cは、トリガ 信号とクロック信号との違いを除き、上述したトリガ制御モジュール 114aと同一の構 成及び機能を有する。即ち、クロック制御モジュール 116a— 116cは、マルチプレク サ回路 400、プライオリティエンコーダ 402、フリップフロップ回路 404、フリップフロッ プ回路 406、複数の論理積回路 408a— 408d、フリップフロップ回路 410、及び複数 の論理積回路 412a— 412dと同一の構成及び機能を有するマルチプレクサ回路、 プライオリティエンコーダ、フリップフロップ回路、フリップフロップ回路、複数の論理積 回路、フリップフロップ回路、及び複数の論理積回路を有する。

[0055] 本例によるトリガ制御モジュール 114aによれば、被試験デバイス 150a— 150cの 試験開始前に、フリップフロップ回路 410、フリップフロップ回路 406、及びプライオリ ティエンコーダ 402によってステータス情報を生成させてフリップフロップ回路 404に セレクト信号として保持させることによりトリガ制御モジュール 114a— 114c及びクロッ ク制御モジュール 116a— 116cのハードウェア設定を行うことができる。そして、サイト 制御装置 103a— 103bの種類、被試験デバイス 150a— 150cの種類、及び試験モ ジュール 118a— 118cに応じたトリガ信号ソース 104a— 104d及びクロック信号ソー ス 106a— 106dを適切に選択させて試験動作を行うことができる。

[0056] 以上のように、本実施形態に係る試験装置 100によれば、オープンアーキテクチャ により実現された場合であって、試験モジュール 118a— 118cが任意の位置に搭載 された場合にであっても、トリガ制御モジュール 114a— 114c及びクロック制御モジュ ール 116a— 116cにおける入力と出力との接続を簡単かつ正確に制御することがで きる。そのため、従来技術に係る試験装置のように、トリガ制御モジュール 114a— 11 4c及びクロック制御モジュール 116a— 116cにおける入力と出力との接続を管理す る管理テーブルや、試験モジュール 118a— 118cの搭載位置に応じた試験プロダラ ムを作成する必要がないので、被試験デバイス 150a— 150cの試験に要する時間を 短縮することができる。

[0057] 以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施 形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良をカロ えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含 まれ得ることが、請求の範囲の記載から明らかである。

産業上の利用可能性

[0058] 上記説明から明らかなように、本発明によれば、被試験デバイスの試験を迅速に開 始することができ、被試験デバイスの試験に要する時間を短縮することができる。

Claims

請求の範囲

[1] 被試験デバイスを試験するための異なる種類の試験信号をそれぞれ生成する異な る種類の試験モジュールが選択的に搭載される試験モジュールスロットを複数備える 試験装置であって、

前記複数の試験モジュールスロットのそれぞれに搭載された前記複数の試験モジ ユールの動作を制御するための制御信号を、前記複数の試験モジュールにそれぞ れ供給する複数の制御モジュールと、

前記複数の試験モジュールのうちの特定の試験モジュールに、前記特定の試験モ ジュールに応じた前記制御信号を与えるベぐ前記制御モジュールに予め設定すベ きハードウ ア設定情報を供給する設定情報供給手段と、

前記特定の試験モジュールにィネーブル信号を生成させ、前記特定の試験モジュ ールに前記制御信号を供給する前記制御モジュールに前記イネ一ブル信号を供給 させるィネーブル信号制御手段と、

前記ハードウェア設定情報に基づ!、て、前記特定の試験モジュールから前記イネ 一ブル信号を受け取った前記制御モジュールを、前記特定の試験モジュールに応じ た前記制御信号を前記特定の試験モジュールに供給させるベく設定させる設定手 段と

を備える試験装置。

[2] 前記制御モジュールは、複数の異なる種類の前記制御信号のそれぞれを入力する 複数のインターフェースを有し、

前記設定情報供給手段は、前記複数の制御信号のうちの特定の制御信号を選択 し、前記複数のインターフェースのうちの前記特定の制御信号を前記制御モジユー ルに入力する特定のインターフェースを介して、前記制御モジュールに前記ハードウ エア設定情報を供給し、

前記設定手段は、前記特定のインターフェースから前記制御モジュールに入力さ れた前記制御信号を前記特定の試験モジュールに供給させるベく、前記制御モジュ ールを設定させる請求項 1に記載の試験装置。

[3] 前記制御モジュールは、 前記複数のインターフェースのそれぞれが入力する前記複数の制御信号力 前記 特定の試験モジュールに供給する前記制御信号を選択するマルチプレクサ回路と、 前記特定の試験モジュール力 前記イネ一ブル信号を受け取って 、る場合に、前 記設定手段から供給される設定要求信号に基づ!、て、前記特定のインターフェース 力 前記ハードウェア設定情報が入力されていることを示す情報を、前記マルチプレ クサ回路による前記制御信号の選択を制御するセレクト信号として保持するフリップ フロップ回路と

をさらに有する請求項 2に記載の試験装置。

[4] 前記制御信号は、前記試験モジュールの動作を制御するトリガ信号であり、

前記マルチプレクサ回路は、前記複数のインターフェースがそれぞれ入力する複 数の種類の異なる前記トリガ信号力 前記特定の試験モジュールに供給すべきトリガ 信号を選択して供給する請求項 3に記載の試験装置。

[5] 前記制御信号は、前記試験モジュールの動作を制御するクロック信号であり、 前記マルチプレクサ回路は、前記複数のインターフェースがそれぞれ入力する複 数の種類の異なる前記クロック信号力 前記特定の試験モジュールに供給すべきク ロック信号を選択して供給する請求項 3に記載の試験装置。

[6] 前記制御モジュールは、

前記複数のインターフェースのそれぞれが前記制御信号として入力する、前記試 験モジュールの動作を制御する複数の異なる種類のトリガ信号力 前記特定の試験 モジュールに供給するトリガ信号を選択する第 1マルチプレクサ回路と、

前記特定の試験モジュール力 前記イネ一ブル信号を受け取って 、る場合に、前 記設定手段から供給される設定要求信号に基づ!、て、前記特定のインターフェース 力 前記ハードウェア設定情報が入力されていることを示す情報を、前記第 1マルチ プレクサ回路による前記トリガ信号の選択を制御するセレクト信号として保持する第 1 フリップフロップ回路と、

前記複数のインターフェースのそれぞれが前記制御信号として入力する、前記試 験モジュールの動作を制御する複数の異なる種類のクロック信号力 前記特定の試 験モジュールに供給するクロック信号を選択する第 2マルチプレクサ回路と、 前記特定の試験モジュール力 前記イネ一ブル信号を受け取って 、る場合に、前 記設定手段から供給される設定要求信号に基づ!、て、前記特定のインターフェース から前記ハードウェア設定情報が入力されていることを示す情報を、前記第 2マルチ プレクサ回路による前記クロック信号の選択を制御するセレクト信号として保持する第 2フリップフロップ回路と

をさらに有する請求項 2に記載の試験装置。

前記複数の試験モジュールのうちの第 1試験モジュールの動作を制御する第 1サイ ト制御装置と、

前記複数の試験モジュールのうちの第 2試験モジュールの動作を制御する第 2サイ ト制御装置と

をさらに備え、

前記イネ一ブル信号制御手段は、前記第 1試験モジュールに前記イネ一ブル信号 を生成させ、前記第 1試験モジュールに前記制御信号を供給する前記複数の制御 モジュールのうちの第 1制御モジュールに前記イネ一ブル信号を供給させ、 前記設定情報供給手段は、前記第 1サイト制御装置の制御に基づいて生成された 前記制御信号を前記第 1制御モジュールに入力する第 1インターフェースから前記 ハードウェア設定情報を供給し、

前記設定手段は、前記第 1インターフェースから前記第 1制御モジュールに入力さ れた前記制御信号を、前記第 1制御モジュールから前記第 1試験モジュールに供給 させるベぐ前記第 1制御モジュールを設定させ、また、

前記イネ一ブル信号制御手段は、前記第 2試験モジュールに前記イネ一ブル信号 を生成させ、前記第 2試験モジュールに前記制御信号を供給する前記複数の制御 モジュールのうちの第 2制御モジュールに前記イネ一ブル信号を供給させ、 前記設定情報供給手段は、前記第 2サイト制御装置の制御に基づいて生成された 前記制御信号を前記第 2制御モジュールに入力する第 2インターフェースから前記 ハードウェア設定情報を供給し、

前記設定手段は、前記第 2インターフェースから前記第 2制御モジュールに入力さ れた前記制御信号を前記第 2試験モジュールに供給させるベく、前記第 2制御モジ ユールを設定させる請求項 2に記載の試験装置。

[8] 当該試験装置は、複数の前記被試験デバイスを同時に試験し、

前記イネ一ブル信号制御手段は、前記複数の被試験デバイスのうちの第 1被試験 デバイスに試験信号を供給する、前記複数の試験モジュールのうちの第 1試験モジ ユールに前記イネ一ブル信号を生成させ、前記第 1試験モジュールに前記制御信号 を供給する前記複数の制御モジュールのうちの第 1制御モジュールに前記イネーブ ル信号を供給させ、

前記設定情報供給手段は、前記第 1被試験デバイスの試験を制御するための前記 制御信号を前記第 1制御モジュールに入力する第 1インターフェース力 前記ハード ウェア設定情報を供給し、

前記設定手段は、前記第 1インターフェースから前記第 1制御モジュールに入力さ れた前記制御信号を前記第 1試験モジュールに供給させるベぐ前記第 1制御モジ ユールを設定させ、また、

前記イネ一ブル信号制御手段は、前記複数の被試験デバイスのうちの第 2被試験 デバイスに試験信号を供給する、前記複数の試験モジュールのうちの第 2試験モジ ユールに前記イネ一ブル信号を生成させ、前記第 2試験モジュールに前記制御信号 を供給する前記複数の制御モジュールのうちの第 2制御モジュールに前記イネーブ ル信号を供給させ、

前記設定情報供給手段は、前記第 2被試験デバイスの試験を制御するための前記 制御信号を前記第 2制御モジュールに入力する第 2インターフェース力 前記ハード ウェア設定情報を供給し、

前記設定手段は、前記第 2インターフェースから前記第 2制御モジュールに入力さ れた前記制御信号を前記第 2試験モジュールに供給させるベく、前記第 2制御モジ ユールを設定させる請求項 2に記載の試験装置。

[9] 前記複数の試験モジュールは、前記被試験デバイスのアナログ試験を行うアナログ 測定モジュールであり、

前記複数の制御モジュールは、前記複数のアナログ測定モジュールの動作を制御 するための制御信号を、前記複数のアナログ測定モジュールにそれぞれ供給する請 求項 1に記載の試験装置。