WO2004065656A1

WO2004065656A1 - Ｉｔｏ薄膜、その成膜方法、透明導電性フィルム及びタッチパネル

Info

Publication number: WO2004065656A1
Application number: PCT/JP2004/000527
Authority: WO
Inventors: Shingo Ohno; Yoshinori Iwabuchi; Masato Yoshikawa; Yuzo Shigesato; Masato Kon
Original assignee: Bridgestone Corporation
Priority date: 2003-01-24
Filing date: 2004-01-22
Publication date: 2004-08-05
Also published as: US20060003188A1; JPWO2004065656A1; EP1591554A4; EP1591554A1

Abstract

　スパッタリング成膜時に基板を低温で加熱することにより結晶性ＩＴＯ透明導電薄膜が成膜される。Ｉｎ２Ｏ３とＳｎＯ２との合計に対するＳｎＯ２の重量割合が６％以下のＩＴＯターゲットを用い、スパッタリング成膜時に基板を９０～１７０℃に加熱することにより結晶性ＩＴＯ透明導電薄膜を成膜する。基板の耐熱性に見合う低温加熱で、高強度で機械的耐久性に優れた結晶性ＩＴＯ膜を成膜することができ、成膜後のアニールが不要となる。高分子フィルム４上にこのＩＴＯ透明導電薄膜５が成膜された透明導電性フィルム及びこの透明導電性フィルムを備えるタッチパネルが提供される。

Description

I T O薄膜、その成膜方法、透明導電性フィルム及ぴタツチパネル発明の分野

本発明は I T O薄膜の製造方法及び I T O薄膜に係り、特に I n / S n合金ターゲットを用いて I T O薄膜を製造する方法と、この方法により製造された I T O薄膜に関する。

本発明は、スパッタリング成膜時に比較的低温の基板加熱で結晶化させることができ、従って、基板の耐熱性に見合う低温成膜で、成膜後のァニールを必要とすることなく、高強度で機械的耐久性に優れた結晶 I T o透明導電薄膜を高い生産性で低コストに形成することができる方法に関する。本発明は、このようにして成膜された結晶性 I T O透明導電薄膜、高分子フィルム上にこのような結晶性 I T O透明導電薄膜を成膜した透明導電性フィルム、及びこの透明導電性フィルムを有するタツチパネルに関する。発明の背景

I T O (Indium Tin Oxide) 薄膜は髙導電性、高透明性といった特徴を有し、更に微細加工も容易に行えることから、フラットパネルディスプレイ用表示電極、太陽電池用窓材、タツチパネル用電極、帯電防止膜等の広範囲な分野に用いられている。特に、液晶表示装置を始めとしたフラットパネルディスプレイ分野では、近年、大型化及ぴ高精細化が進んでおり、その表示用電極である I T O薄膜に対する需要もまた急速に高まっている。

このような I T O薄膜の製造方法は、スプレー熱分解法、 C V D法等の化学的成膜法と、電子ビーム蒸着法、スパッタリング法等の物理的成膜法に大別することができる。中でもスパッタリング法は大面積化が容易でかつ高性能の膜が得られる成膜法であることから、広く採用されている。

スパッタリング法により I T O薄膜を製造する場合、ターゲットとしては、通常、酸化インジウムと酸化錫との混合物を焼結してなる I T O焼結ターゲットが用いられてレヽる。

しかしながら、 I T O焼結ターゲットは、複合酸化物の焼結工程を経るために、製造コストが高く、ターゲットが高価であることが I T O薄膜の製造コストを押し上げる原因となっていた。

指で押したり、専用ペンで描画すると、その部分が対面電極と接触、通電して信号が入力される抵抗膜式タツチパネルは、小型、軽量、薄型化に有利であることから、各種の家電や携帯端末の入力機器として広く用いられている。

抵抗膜式タツチパネルは、図 1に示す如く、ガラス板 1の上に I T O透明導電薄膜 2を形成してなる下部電極 3の上に、高分子フィルム 4に I T O透明導電薄膜 5 を形成してなる上部電極 6を、 I T O透明導電薄膜 2 , 5が対面するようにスぺーサ（マイクロドットスぺーサ） 7を介して積層したものである。上部電極 6の表示面を指やペンで押すと、上部電極 6と下部電極 3とが接触して通電し信号が入力される。上部電極 6の表面には、高分子フィルム 4の保護のためにハードコート層 8 が設けられている。

従来、タッチパネルの I T O透明導電薄膜 2 , 3は、一般に D Cスパッタリングにより形成されている。

このタツチパネルでは、指やペンによる入力に伴って、上部電極 6の I T O透明導電薄膜 5と下部電極 3の I T O透明導電薄膜 2とが接触と非接触とを繰り返す。 I T O透明導電薄膜 5 , 2の形成材料である I T O (インジウム · スズ酸化物）等の透明導電性材料は、耐擦傷性が低いために、 I T O透明導電薄膜 2， 5のうち、特にタツチパネルの入力時に繰り返し変形を受ける上部電極 6の I T O透明導電薄膜 5には亀裂が入り易い。同材質の I T O透明導電薄膜 2， 5同士の接触、非接触で I T O透明導電薄膜 5が基材である高分子フィルム 4から剥離して脱落し易い。上部電極 6の I T O透明導電薄膜 5が損傷したり、剥離したりすると、 I T O透明導電薄膜 5面の電気抵抗値が変化し、また、その均一性が失われ、電気特性が損なわれることにより、正確な入力を行うことができなくなる。

タツチパネル用途の透明導電性フィルムの耐久性を向上させる目的で、特開平 2 - 1 9 4 9 4 3号公報には、 I T O膜を成膜した後、熱処理（ァニール）を施して I T Oを結晶化させることが記載されている。高分子フィルムのような樹脂基板上に I TO膜をスパッタリングにより成膜する場合、成膜中に基板を加熱することができないため、成膜された I TO透明導電薄膜はアモルファス状態である。ァモルファス膜は、強度が低く、機械的耐久性が要求される用途には使用に耐え得ない。このため、上記公報の方法では、成膜された I TO膜をァニールして結晶化させることにより膜強度を高める。

I TO膜のァニールを行う場合、透明導電性フィルムの基材が高分子フィルムであるため、このァニール温度を高くすることができないところから、例えば 1 5 0 °Cで 24時間というような、比較的低い温度で長い時間でのァニールが必要となる。 '

これに対して、 I TO膜のスパッタリング成膜に当たり、その場成長 (as deposited) にて透明性と導電性とを兼備し、かつ成膜中に結晶化する I TO膜を成膜することができるならば、成膜後のァニールは全く不要となり、大幅な生産性の向上とコストの低減を図ることができる。発明の概要

本発明は上記従来の問題点を解決し、 I TO薄膜を低コストで効率的に製造する方法を提供することを第 1の目的とする。

第 1の目的を達成するための発明における第 1ァスぺクトに係る I TO薄膜の製造方法は、 I TO薄膜を I nZS n合金ターゲットを用いた反応性スパッタにより成膜することを特徴とする。

第 1ァスぺクトは、安価な I n/S n合金ターゲット（以下「 I Tターゲット」と称す場合がある。）を用いる反応性スパッタにより I TO薄膜を成膜するものであるため、 I TO薄膜を低コストに製造することができる。

ところで、 I TO薄膜はその酸化度により導電性が異なるものとなり、良好な導電性を有する I TO薄膜を成膜するためには、所定の酸化度の I TO薄膜を成膜する必要があるが、 I Tターゲットを用いる反応性スパッタにより I TO薄膜を成膜する場合、成膜される I TO薄膜の酸化度を制御することが極めて難しい。

第 1ァスぺクトでは、スパッタ雰囲気中の酸素濃度をプラズマェミッションコント口ール又はプラズマィンピーダンスコント口ールにより容易に制御することにより、所望の酸化度の高導電性 I TO薄膜を成膜することができる。

また、ターゲットを設ける力ソードを複数個配置し、各力ソードに間欠的に電圧を印加して反応性スパッタを行うことにより、好ましくはデュアルカソードを用レ、、並設された 2個のカソードに交互に電圧を印加して反応性スパッタを行うことにより、より高速で長時間安定して成膜を行うことができる。

本発明は上記従来の問題点を解決し、スパッタリング成膜時に比較的低温の基板加熱で結晶化させることができ、従って、基板の耐熱性に見合う低温成膜で、成膜後のァニールを必要とすることなく、高強度で機械的耐久性に優れた結晶 I TO透明導電薄膜を高い生産性で低コストに形成することができる方法と、このようにして成膜された結晶性 I TO透明導電薄膜、高分子フィルム上にこのような結晶性 I T o透明導電薄膜を成膜した透明導電性フィルム、及びこの透明導電性フィルムを有するタツチパネルを提供することを第 2の目的とする。

第 2の目的を達成するための発明における第 2ァスぺクトに係る I TO透明導電薄膜の成膜方法は、基板上にスパッタリング法により I TO透明導電薄膜を成膜する方法において、ターゲットとして、 I n ₂0₃と S n0₂との合計に対する S ηθ ₂の重量割合が 6%以下の I TOターゲットを用い、スパッタリング成膜時に該基板を 90〜1 70°Cに加熱することにより結晶性 I TO透明導電薄膜を成膜することを特徴とする。

第 3ァスぺクトの I TO透明導電薄膜は、基板上にスパッタリング法により成膜された I TO透明導電薄膜において、 I n₂O₃と S n0₂との合計に対する S nO ₂の重量割合が 6%以下の I TOターゲットを用い、スパッタリング成膜時に 90 〜1 70°Cに加熱された基板上に成膜された結晶性 I TO透明導電薄膜であることを特徵とする。

以下において、 I TOターゲットの、 I n₂O₃と S n0₂との合計に対する S n O₂の重量割合を「S n0₂比率」と称す場合がある。

I TO薄膜のスパッタリング成膜に用いられる一般的な高密度 I TOターゲットは、その S nO₂比率が 1 0%のものが主である。これには、ガラス基板を用いて基板加熱を行うスパッタリング成膜による as deposited での結晶化 I TO薄膜の作製において、 I nを S nが置換しにくいため、また、 S n0₂比率を大きくすることにより、酸やアルカリに強い膜が得られるなどの理由による。また、一方で、ターゲット製造工程での高密度化に有利なことも、 3110₂比率が1 0 %程度である理由である。

しかしながら、高分子材料製の基板を用いた場合には、成膜中に基板の高温加熱を行えず、成膜された I TO薄膜はアモルファスとなるために、 1 0%の311は1 nを置換することなく、殆ど導電性の発現（キャリア発生）に寄与していないばかりカ電子の散乱中心ともなり導電性を阻害している。この I T O薄膜中では導電性の障害となっている S nは、基板加熱により as deposited にて結晶化を図る場合にも、その結晶化を阻害しているものと推定され、特に、膜厚 4 0 nm以下の薄膜を成膜する場合には、基板加熱を行っても結晶性 I TO膜は成膜されなかった。

I TOターゲットの S n 0₂比率を変化させ、 S n 0₂比率を低減したところ、基板を低温で加熱しても結晶化が可能であることが見出された。

即ち、 S n〇₂比率が 1 0 %の従来の I TOターゲットを用い、加熱された基板上に成膜された膜厚 4 0 nmの薄膜はアモルファスである。これに対し、 S n〇₂ 比率 6%以下の I TOターゲットを用いて成膜した薄膜は、基板を 9 0〜1 7 0°C という低温にて加熱することにより、膜厚 4 0 nm以下の薄膜であっても、結晶化膜として基板上にスパッタ成膜される。

第 2，第 3アスペクトは、高温加熱を行うことができない高分子材料製の基板に効果的であり、また、従来の I TOターゲットでは結晶化が不可能な膜厚 4 0 nm 以下の I TO膜に効果的である。

第 2, 第 3ァスぺクトにおいて、 I TOターゲットの S n 0₂比率は 1〜5 %であることが好ましい。

第 4アスペクトの透明導電性フィルムは、高分子フィルム上に、この I TO透明導電薄膜を成膜してなるものであり、 I TO透明導電薄膜の機械的耐久性に優れる。この透明導電性フィルムにおいて、高分子フィルムと I TO透明導電薄膜との間には下地層を設けても良く、これにより I TO透明導電薄膜の高分子フィルムに対する密着性をより一層高めることができる。

第 5アスペクトのタツチパネルはこのような透明導電性フィルムを備えるものであり、 I TO透明導電薄膜の機械的耐久性が良好であるために、入力時の摺動耐久性に優れる。図面の簡単な説明

図 1は、一般的なタツチパネルの構成を示す断面図である。発明の好ましい形態

以下に第 1ァスぺクトの好ましい形態を詳細に説明する。

第 1ァスぺクトにおいては、ターゲットとして I Tターゲットを用いて反応性スパッタを行う。この I Tターゲットとしては、成膜する I T O薄膜の I n / S n組成に応じた I n Z S n合金組成のものが用いられるが、通常の場合、 1 11を5 0〜 9 9重量％、好ましくは 8 5〜9 7重量％含み、残部が実質的に S nの I Tターゲットが好ましい。この I Tターゲットは、成膜される I T O薄膜の特性の向上のために、不純物含有量が 0 . 1重量％以下、特に 0 . 0 1重量％以下の高純度 I Tターゲットであることが好ましい。

このような I Tターゲットを用いた反応性スパッタは、 A r等の希ガスに所定量の酸素ガスを導入した雰囲気ガス中で行われるが、この雰囲気ガス中の酸素濃度は所望の酸化度の I T O薄膜が成膜されるように制御することが好ましい。

この雰囲気中の酸素濃度は、チャンパ一内の全圧、排気速度等の他のスパッタ条件によっても異なり、一概に特定することは困難であるが、成膜される I T O薄膜の酸化度が 9 5〜1 0 0であると、導電性に優れた I T O薄膜が得られること力ら、このような酸化度の I T O薄膜を成膜することができるように、スパッタ雰囲気中の酸素濃度を制御することが好ましい。

このスパッタ雰囲気中の酸素濃度は、プラズマエミッションコントロール又はプラズマインピーダンスコントロールにより容易に実施することができる。即ち、酸素或いは I n又は S 11のプラズマ中での発光強度をモニターし、この結果をフィードバックして酸素ガス流量の制御弁の開度を調節する力、或いは、スパッタ時の電圧又は電流値をモニターし、この結果をフィードバックして酸素ガス流量の制御弁の開度を調節すれば良い。

I T O薄膜の成膜に当っては、複数の力ソード、例えば、デュアル力ソードを用い、並設された 2個の力ソードに各々 I Tターゲットをセットし、交互に電圧をかける反応性スパッタを行うことが好ましく、これによりより一層の高速成膜を行うことができる。

第 1ァスぺクトにおける反応性スパッタ条件としては特に制限はないが、次のような条件とすることが好ましい。

圧力： 0. 3〜1. 0 P a

雰囲気： Ar +〇₂， 0₂流量比3〜20%

デュアル力ソードを用いる場合、交互電圧印加周波数は 10〜80 kH z程度であることが好ましレ、。

このようにして成膜される I TO薄膜の膜厚はその用途に応じて適宜決定されるが通常 200〜800 nm程度である。この範囲よりも膜厚が薄いと十分な導電性を得ることができず、膜厚がこの範囲よりも厚いと透明性が低下したり、素子の厚膜化を招き、好ましくない。

なお、 I TO薄膜を形成する基板としては、ガラス、或いは、各種の有機樹脂フイルムを用いることができる。有機樹脂フィルムとしては、例えばポリエステル、ポリエチレンテレフタレート (PET) 、ポリブチレンテレフタレート、ポリメチルメタタリレート（PMMA) 、アクリル、ポリカーボネート（PC) 、ポリイミド (P I ) 、ポリスチレン、トリアセテート (TAC) 、ポリビュルアルコール、ポリ塩化ビュル、ポリ塩化ビニリデン、ポリエチレン、エチレン一酢酸ビュル共重合体、ポリビュルプチラール、金属イオン架橋エチレンーメタクリル酸共重合体、ポリウレタン、セロファン等のフィルムが挙げられるが、特に強度面で PET、 P C、 PMMA, TACフィルム、とりわけ P ET、 TACフィルムが好ましい。以下に実施例を挙げて第 1ァスぺクトをより具体的に説明する。

実施例 1〜 3

ターゲットとして下記 I Tターゲットを用い、下記条件の反応性スパッタでガラス基板上に厚さ 500 nmの I TO薄膜を成膜した。反応性スパッタはマグネトロン DCスパッタ装置のシングル力ソードに I Tターゲットをセッ 1、して行った。

[ I Tターゲット]

I n含有量： 95重量％ S n含有量：実質的に残部

不純物： 0. 0 1重量％以下

[反応性スパッタ条件]

圧力： 0. 7 P a

電力： 0. 5 kW

この反応性スパッタ時には、プラズマエミッションコントロール又はプラズマィンピーダンスコントロールにより、 Ar +O₂雰囲気中の 0₂流量比を表 1に示す値に制御した。このときの成膜速度（単位時間当りに成膜された膜厚）を調べ、結果を表 1に示した。また、形成された I TO薄膜の導電性を F u n d e r p a u w 法により調べ、結果を表 1に示した。

実施例 4〜 6

実施例 1〜 3において、マグネトロン D Cスパッタ装置のデュアル力ソードに 2 つの I Tターゲットをセットし、下記の条件で反応性スパッタを行ったこと以外は同様にして I TO薄膜を形成し、成膜速度及び導電性を調べ、結果を表 1に示した。

[反応性スパッタ条件]

圧力： 0. 7 P a

電力： 0. 5 kW (X 2)

デュアル力ソードの電圧印加周期： 50 kH z

表 1

表 1より I Tターゲットを用いる反応性スパッタ、好ましくはデュアル力ソードを用いた反応性スパックにより、効率的な成膜が可能であることがわかる。

以上詳述した通り、第 1アスペクトによれば、 I n/S n合金ターゲットを用いる反応性スパッタにより、 I TO薄膜を低コストで効率的に製造することができる。

以下に第 2及ぴそれ以降のァスぺクトの好ましい形態を詳細に説明する。

第 2ァスぺクトの I TO透明導電薄膜の成膜方法では、基板上にスパッタリング法により I TO透明導電薄膜を成膜するに当たり、 I TOターゲットとして、 S n 0₂比率 6%以下、好ましくは 1〜5%のものを用いる。 I TOターゲットの S n O ₂比率が 6 %を超えるものであると、結晶性 I T O薄膜を成膜することはできない。 I TO膜の結晶化の点では S nO₂比率は少ない程良い。しかし、 S n〇₂比率が過度に少ない I TOターゲットは、現状ではターゲット製造コストが高いこと、ターゲット密度を高められないこと、ターゲットの導電性を悪化させ放電電圧を上昇させてしまうなどの理由により、 S nO₂比率は 1%以上であることが好ましい。スパッタリング成膜時の基板の加熱温度としては、用いる I TOターゲットの S n0₂比率にもよるが、 90〜1 70°Cであり、好ましくは 1 1 0〜1 60°Cである。この加熱温度が低過ぎると as deposited にて結晶化を行えず、高すぎると高分子材料製基板を用いた場合、基板が熱により劣化する。

第 2ァスぺクトの成膜方法は、ターゲットとして上記 S n〇₂比率の I TOターゲットを用い、基板を上記温度に加熱すること以外に成膜条件には特に制約はない。成膜圧力としては 0. 3〜3. 0 P aの範囲であることが、その後の結晶化のし易さの点で好ましい。成膜圧力が 0. 3 P a未満では、プラズマ放電の維持が困難であり、また、放電電圧が高くなり基板への高エネルギー粒子の入射により I TO薄膜がダメージを受けてしまう。成膜圧力が 3 P aを超えると、スパッタ粒子の散乱が増大して成膜速度が低下してしまい、また I TO薄膜の電気抵抗率が増大してしまう。成膜圧力は、特に 0. 5〜2. 5 P aの範囲であることが好ましい。

成膜時の雰囲気ガスとしては A rに微量の酸素好ましくは A rと O₂との合計に対して 0. 1〜3体積％の O₂を導入することにより、 I TO薄膜の透明性と導電性を良くすることができ、好ましい。

A rのみの雰囲気ガスの場合、膜に吸収が残り透明性の点から好ましくない。また、上記範囲よりも o₂が多い場合には、成膜された I TO薄膜の抵抗値が上昇してしまい、好ましくない。

I TO薄膜の膜厚については特に制限はなく、 1 n n！〜 5 μπιまでの幅広い膜厚の I TO膜を成膜することができるが、本発明では、特にァズデポでの結晶化が困難な膜厚 40 nm以下の I TO薄膜、例えば膜厚 5〜40 nmの I TO薄膜の成膜に好適である。

I TO透明導電薄膜を形成する基板としては、後述の高分子フィルム、その他高分子板、ガラス、金属等が挙げられる。

成膜時に基板を低温で加熱して結晶化する上記方法は、耐熱性の低い高分子フィルムを基板とする場合に好適である。この基板には、 I TO透明導電薄膜の密着性の向上のために、成膜に先立ち、コロナ処理や真空中でのプラズマ処理を施しても良く、また、 I TO透明導電薄膜の密着性向上を目的とした下地層、例えば、後述の透明導電性フィルムの下地層を成膜しても良い。

上述のようなスパッタリング成膜により、 as deposited にて結晶化した薄膜を形成することが可能であり、成膜後のァニールは不要となる。

第 4アスペクトの透明導電性フィルムは、基板としての高分子フィルム上に、このような成膜方法により I TO透明導電薄膜を形成したものである。即ち、スパッタリング法により結晶性 I TO透明導電薄膜を基板としての高分子フィルム上に直接に成膜したものである。

基板となる高分子フィルムの榭脂材料としては、ポリエステル、ポリエチレンテレフタレ一卜 (PET) 、ポリブチレンテレフタレート、ポリメチルメタクリレート（PMMA) 、アクリル、ポリカーボネート (PC) 、ポリスチレン、トリァセテート（TAC) 、ポリビニルアルコール、ポリ塩化ビュル、ポリ塩化ビニリデン、ポリエチレン、エチレン一酢酸ビュル共重合体、ポリビュルプチラール、金属ィォン架橋エチレン一メタクリル酸共重合体、ポリウレタン、セロファン等が挙げられるが、特に強度が高い PET、 PC、 PMMA, TAC、とりわけ PET、 TAC が好ましい。

高分子フィルムの厚さは、透明導電性フィルムの用途等によっても異なるが、タツチパネルの上部電極としての用途には、通常の場合 1 3 ！〜 0. 5mm程度とされる。この高分子フィルムの厚さが 13 m未満では、上部電極としての十分な耐久性を得ることができず、 0. 5 mmを超えると得られるタツチパネルの厚肉化を招き、また、上部電極としての柔軟性も損なわれ、好ましくない。

高分子フィルム上に形成される I TO透明導電薄膜の膜厚が薄過ぎると十分な導電性を得ることができず、過度に厚い場合には成膜コストが高くつく上に透明導電性フィルムの光学特性を阻害してしまう。このため、 I TO透明導電薄膜の膜厚は 1〜500 nm、特に 5〜40 nmであることが好ましい。

高分子フィルムには、 I TO透明導電薄膜の成膜に先立ち下地層を形成して、 I TO透明導電薄膜の密着性を高めることが好ましい。この下地層としては、珪素化合物よりなるものが好ましく、具体的な珪素化合物としては、 S i C_x、 S i O_x、 S i N_x、 S i C_xO_y、 S i C_xN_y、 S i O_xN_y又は S i C_xO_yN_zが挙げられる。下地層は、このような珪素化合物の 2種以上を含むものであっても良く、またこれらの珪素化合物の積層膜であっても良い。

下地層の膜厚は、過度に薄いと下地層を形成したことによる高分子フィルムと I TO透明導電薄膜との密着性の向上効果及び耐擦傷性の向上効果が十分に得られないが、この下地層の膜厚が過度に厚くても、密着性、耐擦傷性の向上効果に顕著な差異はなく、成膜コストが高くつく上に透明導電性フィルムの厚みが厚くなって好ましくない。このため、下地層の膜厚は 0. 5 ηπι〜100 ^πι、特に I nn！〜 5 0 μ mであることが好ましい。

下地層は、珪素化合物をそのまま、或いは、アルコール、ケトン、トルエン、へキサン等の溶剤に溶解した溶液等の液状物として高分子フィルムに塗布して乾燥させることにより形成することもできる。下地層を、真空蒸着、スパッタリング、ィオンプレーティング等の物理蒸着法、又は CVD等の化学蒸着法、好ましくはスパッタリング法で成膜することは、得られる下地層を緻密とすると共に、高分子フィルムに対する接着性を高め、成膜時のコンタミを少なくし、高速での成膜を可能とし、その後の I TO透明導電薄膜の成膜を同一の装置内で連続的に行うことを可能とし、成膜効率を向上させる。

スパッタリング法により S i C_x、 S i O_x、 S i N_x、 S i C_x〇_y、 S i C_XN _y、 S i O_xN_y又は S i C_xO_yN_zよりなる下地層を形成する場合、ターゲット材料としては、 S i 、 S i C、 S i 0、 S i 0 ₂又は S i ₃ N ₄を用いることができる。それぞれ反応性ガスの種類、流量を調整することにより、所望の組成の下地層を形成することができる。

下地層成膜時のスパッタリング条件には特に制限はなく、真空度 0 . 0 5 〜 3 . 0 P a、投入電力密度 2 〜 5 0 0 k WZm²程度で実施することができる。このスパッタリング成膜時の反応性ガス流量及び成膜時間を調整することにより、所望の組成、所望の膜厚の下地層を形成することができる。

第 4ァスぺクトの透明導電性フィルムは、高分子フィルムの I T O透明導電薄膜を成膜する面とは反対側の面にハードコート層が形成されても良い。このハードコート層としては、アクリル層、エポキシ層、ウレタン層、シリコン層等が挙げられ、通常その厚さは 0 . 5 〜 2 0 t m程度である。

第 4ァスぺクトの透明導電性フィルムを製造する場合、高分子フィルムに下地層を成膜するに先立ち、その表面に常法に従ってプラズマ処理を施しても良い。ブラズマ処理を施すことは、高分子フィルムの表面に官能基を付与して高分子ブイルムと下地層との接着性を高めると共に、表面のエッチングによるアンカー効果で高分子フィルムに対する下地層の接着強度を高め、より一層剥離防止効果を高める。第 4ァスぺクトの透明導電性フィルムは、 I T O透明導電薄膜上に更に被覆層を形成しても良く、これにより、より一層の耐久性の向上を図ることができる。

第 5アスペクトのタツチパネルは、図 1に示す如く、このような透明導電性フィルムを上部電極として備えるものであり、 I T O透明導電薄膜の機械的耐久性が良好であるため、耐久性、信頼性に優れる。

第 4ァスぺクトの透明導電性フィルムは、タツチパネルの上部電極としての用途に好適であるが、その他、透明スイッチングデバイス、その他の各種の光学系透明導電性フィルム用途に有効に使用することができる。

以下に実施例及ぴ比較例を挙げて第 2ないし第 5ァスぺクトをより具体的に説明する。

なお、以下において、基板としては、片面に U V系硬化型アクリルハードコート層が形成された、厚み 1 8 8 /z mの P E Tフィルム、又はスライドガラス基板を用いた。実施例 7

マグネトロン DCスパッタ装置にターゲットとして S i と、 S nO₂比率 3%の I TOターゲットとをそれぞれセットした。真空チャンバ一に上記 P ETフィルムをセットし、ターボ分子ポンプで 5 X 1 0— ⁴P aまで排気した。その後、 Arガスを 1 60 s c cm、 0₂ガスを 40 s c c mの流量で混合ガスとして導入し、 0. 5 P aとなるように調整した後、 S iターゲットに 4 kWの電力を印加し、ハードコート層が成膜されている面とは反対側の PETフィルム面に約 50 nm厚みの S i O₂薄膜を下地層として成膜した。その後、真空チャンバ一内を再度排気した後、基板加熱を行い、基板を 1 30°Cに保持したまま、 Arガスを 1 97 s c cm、 O ₂ガスを 3 s c c mの流量で混合ガスとして導入し、 0. 5 P aとなるように調整した後、 I TOターゲットに 4 kWの電力を印加して S i O₂上に約 30 nm厚みの I TO薄膜を成膜した。

得られた透明導電性フィルムについて、下記の評価を行い結果を表 2に示した。〈表面抵抗値の測定〉

表面抵抗測定装置（三菱化学（株）製「ロレスタ AP」）により I TO薄膜側の表面抵抗値を測定した。

〈結晶化度の判定〉

X線回折装置を使用して、入射角度 0. 5度固定、 2 Θスキャンにて回析ピークを計測し、結晶化度の判定を実施した。 I TOの（222) 面のピークが 500 c p s以上で結晶と判定した。

〈摺動筆記試験〉

I TO薄 S莫側をマイクロドットスぺーサ付の I TOガラス基板と対向させてこれらを張り合わせ、透明導電性フィルムのハードコート層形成面をポリアセタール樹' 脂製の入力ペン（先端部 0. 8R) を用い、 250 g f の荷重をかけて往復摺動筆記試験を行った。試験後、リニアリティ値の測定を行い、リニアリティ値が 1. 5%以下のものを良好、 1. 5%を超えるものを不良とした。この試験はァニール前のサンプルとァニールによる結晶化後のサンプルについてそれぞれ行った。

実施例 8

実施例 7において、 I TOターゲットとして S n0₂比率 5%の I TOターゲットを用い、基板の加熱温度を 160°Cとしたこと以外は同様にして成膜を行い、同様に表面抵抗値の測定、結晶化度の判定及び摺動筆記試験を行い、結果を表 2に示した。

比較例 1

実施例 7において、 I TOターゲットとして S 11〇₂比率1 0%の I TOターゲットを用い、 I TO薄膜成膜時の基板加熱を行わなかったこと以外は同様にして成膜を行い、同様に表面抵抗値の測定、結晶化度の判定及ぴ摺動筆記試験を行い、結果を表 2に示した。

比較例 2

実施例 7において、 I TOターゲットとして S n0₂比率 1 0%の I TOターゲットを用いたこと以外は同様にして成膜を行い、同様に表面抵抗値の測定、結晶化度の判定及び摺動筆記試験を行い、結果を表 2に示した。

比較例 3

実施例 7において、 I TO薄膜成膜時に基板加熱を行わなかったこと以外は同様にして成膜を行い、同様に表面抵抗値の測定、結晶化度の判定及ぴ摺動筆記試験を行い、結果を表 2に示した。

表 2

以上詳述した通り、スパッタリング成膜時に基板の耐熱性に見合う低温加熱を行うことにより、膜厚 40 nm以下の I TO薄膜であっても、ァズデポにて結晶化を行うことができる。このため、結晶性 I T O透明導電薄膜を直接スパッタリング成膜することが可能となり、成膜後のァユールが不要となることから、生産性、コストは大幅に改善される。この結晶性 I T O透明導電薄膜により、機械的耐久性に優れた透明導電性フイルムを提供することができ、このような透明導電性フイルムを用いて高耐久性で信頼性に優れたタツチパネルが提供される。

Claims

請求の範囲

I . I TO薄膜を I nZS n合金ターゲットを用いた反応性スパッタにより成膜することを特徴とする I TO薄膜の製造方法。

2. 請求項 1において、プラズマェミッションコントロールによりスパッタ雰囲気の酸素濃度を制御することを特徴とする I TO薄膜の製造方法。

3. 請求項 1において、プラズマインピーダンスコントロールによりスパッタ雰囲気中の酸素濃度を制御することを特徴とする I TO薄膜の製造方法。

4. 請求項 1において、該ターゲットを設ける力ソードを複数個配置し、各カソ一ドに間欠的に電圧を印加して反応性スパッタを行うことを特徴とする I TO薄膜の製造方法。

5. 請求項 4において、デュアル力ソードを用い、並設された 2個の力ソードに交互に電圧を印加して反応性スパッタを行うことを特徴とする I TO薄膜の製造方法。

6. 請求項 1において、該 I nZS n合金ターゲットが、 I n 50〜99重量⁰ /₀ を含み、残部が実質的に Snであることを特徴とする I TO薄膜の製造方法。.

7. 請求項 1ないし 6のいずれか 1項に記載の方法により製造された I TO薄膜。

8. 基板上にスパッタリング法により I TO透明導電薄膜を成膜する方法において、

ターゲットとして、 I n₂〇₃と SnO₂との合計に対する S n0₂の重量割合が 6 %以下の I TOターゲットを用い、スパッタリング成膜時に該基板を 90〜 17

0 °Cに加熱することにより結晶性 I T O透明導電薄膜を成膜することを特徴とする

1 TO透明導電薄膜の成膜方法。

9. 請求項 8において、該基板が高分子材料よりなることを特徴とする I TO透明導電薄膜の成膜方法。

10. 請求項 8において、該結晶性 I T O透明導電薄膜の膜厚が 40 n m以下であることを特徴とする I TO透明導電薄膜の成膜方法。

I I. 請求項 8において、該 I TOターゲットの、 I n ₂0₃と S n〇₂との合計に対する S n O ₂の重量割合が 1〜 5 %であることを特徴とする I T O透明導電薄膜の成膜方法。

12. 基板上にスパッタリング法により成膜された I TO透明導電薄膜において、該薄膜は、請求項 8の方法によって該基板上に成膜された結晶性 I TO透明導電薄膜であることを特徴とする I TO透明導電薄膜。

1 3. 請求項 1 2において、該基板が高分子材料よりなることを特徴とする I T

14. 請求項 1 2において、膜厚が 40 nm以下であることを特徴とする I TO

1 5. 請求項 1 2において、該 I TOターゲットの、 I n ₂0₃と S n〇₂との合計に対する S n O ₂の重量割合が 1〜 5 %であることを特徴とする I T O透明導電

1 6. 高分子フィルム上に I TO透明導電薄膜を形成してなる透明導電性フィルムにおいて、該 I TO透明導電薄膜が請求項 8の方法により成膜されたことを特徴とする透明導電性フィルム。

1 7. 高分子フィルム上に I TO透明導電薄膜を形成してなる透明導電性フィルムにおいて、該 I TO透明導電薄膜が請求項 12に記載の I TO透明導電薄膜であることを特徴とする透明導電性フィルム。

18. 請求項 16において、該高分子フィルムと I TO透明導電薄膜との間に下地層が設けられていることを特徴とする透明導電性フィルム。

1 9. 請求項 1 7において、該高分子フィルムと I TO透明導電薄膜との間に下地層が設けられていることを特徴とする透明導電性フィルム。

20. 請求項 1 6ないし 1 9のいずれか 1項に記載の透明導電性フィルムを備えることを特徴とするタツチパネル。