WO2004055894A1 - Integrated semiconductor module comprising an identification region - Google Patents

Integrated semiconductor module comprising an identification region Download PDF

Info

Publication number
WO2004055894A1
WO2004055894A1 PCT/DE2003/004061 DE0304061W WO2004055894A1 WO 2004055894 A1 WO2004055894 A1 WO 2004055894A1 DE 0304061 W DE0304061 W DE 0304061W WO 2004055894 A1 WO2004055894 A1 WO 2004055894A1
Authority
WO
WIPO (PCT)
Prior art keywords
integrated semiconductor
semiconductor module
marking
module according
housing
Prior art date
Application number
PCT/DE2003/004061
Other languages
German (de)
French (fr)
Inventor
Manfred Pröll
Stephan Schröder
Aurel Von Campenhausen
Jörg Kliewer
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to AU2003296524A priority Critical patent/AU2003296524A1/en
Priority to DE10394158T priority patent/DE10394158D2/en
Publication of WO2004055894A1 publication Critical patent/WO2004055894A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to an integrated semiconductor module according to the preamble of independent claim 1.
  • Semiconductor circuit arrangements are usually marketed and used in the form of so-called semiconductor modules.
  • Such a semiconductor module consists of a housing which has at least one surface area.
  • the integrated semiconductor circuit arrangement itself is provided and formed in the interior of the housing.
  • the problem with conventional integrated semiconductor modules of the type mentioned at the outset is that, as part of a test procedure, it is not readily possible to read from the integrated semiconductor module whether a test was carried out, which test was carried out and the result with which a test was carried out. This just hinders the final phase of the manufacturing process and also the distribution and use of the integrated semiconductor modules, because confusion can easily occur when classifying and distributing the integrated semiconductor modules produced.
  • the invention is based on the object of developing an integrated semiconductor module of the type mentioned at the outset in such a way that information about its status can be obtained from the integrated semiconductor module in a simple and nevertheless reliable manner.
  • a marking area is formed on the surface area of the housing and that the marking area is designed in such a way that a marking can be attached to it, by means of which status information relating to the integrated semiconductor module can be represented.
  • the marking area rich is or will be represented by the status information or one or any number or combination of the aspects listed below:
  • a type of the integrated semiconductor module for example a module type, a speed class, an origin and / or the like,
  • a status and / or a quality of the integrated semiconductor module in relation to one or more tests or test steps, for example passed / pass, failed / fail, aborted and / or the like.
  • the marking area has a coded marking. This results in particular in the machine readability of the information recorded in the marking.
  • the marking area and in particular that the marking has a bar code. This can be read out in a particularly simple manner and evaluable, because it inherently avoids orientation-dependent reading and evaluation.
  • the marking area and in particular the marking are designed to be optically readable, although any other information recording that can be carried out from outside or outside is also possible, for example via magnetic, electrical or tactile interaction.
  • the embodiment according to the invention can be used particularly profitably in the case of integrated semiconductor modules in so-called memory modules, since these are produced in very large numbers and have to be tested and classified accordingly.
  • Memory modules are typically tested in several sequential test steps with different conditions, for example temperature, speed. In a production environment, there may be confusion in logistical processing between such test steps, for example fail modules as a pass, wrong speed class. Even during a test step, a handler jam or device jam can result in untested blocks being output.
  • the module has, for example, an optical display, whether a test step has been passed, has not been tested or has not been passed.
  • an optical display reduces the delivering lo ⁇ gistisch incorrectly sorted or not fully tested Modules, because the operator and the optical output control can directly see the test history of the module.
  • a barcode to the surface of the chip housing.
  • a stroke represents a passed test step, while the position of the stroke represents a type of individual test step.
  • the dash for the corresponding test step is applied at the end of the test handler by the extended handler system. No line for a corresponding test step can therefore mean a failed test step or a canceled test step.
  • the block can still be marked as pass if it passes the test step during the retest.
  • the logistically correct test history can be easily checked as part of the optical inspection with regard to the mechanical outgoing quality sample.
  • the operator in the production line can visually recognize an untested or failed component, which in the event of unforeseen handling problems, e.g. B. Tray spilled, handler jam, can be beneficial.
  • unforeseen handling problems e.g. B. Tray spilled, handler jam
  • the barcode can be used during module assembly _en.n ⁇ .jLim._s_iche zu1; ellen,. that no untested or faulty building blocks are built.
  • the invention is further explained on the basis of a preferred embodiment with the aid of a schematic drawing.
  • FIG. 1 is a schematic top view of a preferred embodiment of the integrated semiconductor module according to the invention.
  • the preferred embodiment of the integrated semiconductor module 1 according to the invention from FIG. 1 consists of a housing 10, in the interior of which the integrated semiconductor circuit arrangement 20 is provided and designed. For external contacting, external connections 40 are provided in the housing 10 starting from the integrated semiconductor circuit arrangement 20.
  • the housing 10 has a surface area 10a, which in turn is designed according to the invention with a marking area 30.
  • the marking area 30 already has a marking 31 in the form of a bar code, by means of which status information relating to the integrated semiconductor module according to the invention can be represented and thus evaluated when it is read out.

Abstract

The invention relates to an integrated semiconductor module (1), provided with an identification region (30) on a surface zone (10a) of a housing (10). Said identification region is configured to receive an identification (31), which can be used to display status information relative to the integrated semiconductor module (1).

Description

Beschreibungdescription
INTEGRIERTBS HALBLEITERMODUL MIT EINEM MARKERIERUNGSBEREICHINTEGRATED SEMICONDUCTOR MODULE WITH A MARKING AREA
Die Erfindung betrifft ein integriertes Halbleitermodul gemäß dem Oberbegriff des unabhängigen Anspruchs 1.The invention relates to an integrated semiconductor module according to the preamble of independent claim 1.
Halbleiterschaltungsanordnungen werden üblicherweise in der Form sogenannter Halbleitermodule in Verkehr gebracht und verwendet. Ein derartiges Halbleitermodul besteht aus einem Gehäuse, welches mindestens einen Oberflachenbereich aufweist. Die integrierte Halbleiterschaltungsanordnung selbst ist im Inneren des Gehäuses vorgesehen und ausgebildet. Vor dem Inverkehrbringen derartiger integrierter Halbleiterschal- tungsanordnungen bzw. integrierter Halbleitermodule müssen diese nach der Endfertigung verschiedenen Tests unterzogen werden, um eine technische Charakterisierung, zum Beispiel im Hinblick auf eine mögliche Leistungsfähigkeit, zu gewährleisten und um entsprechend mögliche Fehler oder Fehlerquellen aufzudecken.Semiconductor circuit arrangements are usually marketed and used in the form of so-called semiconductor modules. Such a semiconductor module consists of a housing which has at least one surface area. The integrated semiconductor circuit arrangement itself is provided and formed in the interior of the housing. Before such integrated semiconductor circuit arrangements or integrated semiconductor modules are placed on the market, they have to be subjected to various tests after completion in order to ensure technical characterization, for example with regard to possible performance, and in order to uncover possible errors or sources of errors.
Problematisch bei üblichen integrierten Halbleitermodulen der eingangs erwähnten Art ist, dass im Rahmen eines Testvorgangs aus dem integrierten Halbleitermodul nicht ohne Weiteres In- formation dahingehend ablesbar ist, ob ein Test durchgeführt wurde, welcher Test durchgeführt wurde und mit welchem Ergebnis ein Test durchgeführt wurde. Dies behindert gerade die Endphase des Herstellungsvorgangs und ferner auch den Vertrieb und die Verwendung der integrierten Halbleitermodule, weil es leicht zu Verwechslungen beim Klassifizieren und Verteilen der hergestellten integrierten Halbleitermodule kommen kann. Der Erfindung liegt die Aufgabe zugrunde, ein integriertes Halbleitermodul der eingangs erwähnten Art derart weiterzubilden, dass dem integrierten Halbleitermodul auf einfache und gleichwohl zuverlässige Art und Weise Information zu sei- 5 nem Status entnommen werden kann.The problem with conventional integrated semiconductor modules of the type mentioned at the outset is that, as part of a test procedure, it is not readily possible to read from the integrated semiconductor module whether a test was carried out, which test was carried out and the result with which a test was carried out. This just hinders the final phase of the manufacturing process and also the distribution and use of the integrated semiconductor modules, because confusion can easily occur when classifying and distributing the integrated semiconductor modules produced. The invention is based on the object of developing an integrated semiconductor module of the type mentioned at the outset in such a way that information about its status can be obtained from the integrated semiconductor module in a simple and nevertheless reliable manner.
Gelöst wird die Aufgabe bei einem integrierten Halbleitermodul der eingangs erwähnten Art erfindungsgemäß durch die kennzeichnenden Merkmale des unabhängigen Anspruchs 1. Vor- 10 teilhafte Weiterbildungen des erfindungsgemäßen integrierten Halbleitermoduls sind Gegenstand der abhängigen Unteransprüche.The object is achieved according to the invention with an integrated semiconductor module of the type mentioned at the outset by the characterizing features of independent claim 1. Advantageous further developments of the integrated semiconductor module according to the invention are the subject of the dependent subclaims.
Das erfindungsgemäße integrierte Halbleitermodul ist dadurchThe integrated semiconductor module according to the invention is thereby
15 gekennzeichnet, dass auf dem Oberflachenbereich des Gehäuses ein Markierungsbereich ausgebildet ist und dass der Markierungsbereich derart ausgebildet ist, dass auf ihm eine Markierung anbringbar ist, durch welche Statusinformation in Bezug auf das integrierte Halbleitermodul repräsentierbar ist.15 characterized in that a marking area is formed on the surface area of the housing and that the marking area is designed in such a way that a marking can be attached to it, by means of which status information relating to the integrated semiconductor module can be represented.
2020
Es ist somit eine grundlegende Idee der vorliegenden Erfindung, bei einem bekannten integrierten Halbleitermodul im O- berflächenbereich des Gehäuses einen Markierungsbereich derart auszubilden, dass dort eine Markierung anbringbar ist,It is therefore a basic idea of the present invention to form a marking area in the case of a known integrated semiconductor module in the surface area of the housing in such a way that a marking can be applied there,
25 durch welche Statusinformation in Bezug auf den Status des integrierten Halbleitermoduls von außen und somit auf einfache und gleichwohl zuverlässige Art und Weise entnehmbar ist. So kann zum Beispiel durch einfache Inaugenscheinnahme der jeweilige Status des fertigproduzierten integrierten Halblei-25 by means of which status information relating to the status of the integrated semiconductor module can be obtained from the outside and thus in a simple and nevertheless reliable manner. For example, simply by inspecting the status of the finished semi-conductor
_3Q....termoduLs. zum, Zwecke einer Klassifizierung und ' einer -Weiter^- Verwendung entnommen werden._3Q .... termoduLs. for the purpose of classification and ' further ' use.
Bei einer vorteilhaften Weiterbildung des integrierten Halbleitermoduls ist es vorgesehen, dass durch den Markierungsbe- reich, die Markierung und insbesondere durch die Statusinformation ein oder eine beliebige Mehrzahl oder Kombination der nachfolgend aufgelisteten Aspekte repräsentiert ist oder wird:In an advantageous development of the integrated semiconductor module, it is provided that the marking area rich, the marking and in particular is or will be represented by the status information or one or any number or combination of the aspects listed below:
- ein Typ des integrierten Halbleitermoduls zum Beispiel ein Bausteintyp, eine Speedklasse, eine Herkunft und/oder dergleichen,a type of the integrated semiconductor module, for example a module type, a speed class, an origin and / or the like,
- eine Art eines oder mehrerer Tests oder Testschritte, welche am integrierten Halbleitermodul durchgeführt wurden und/oder durchzuführen sind,a type of one or more tests or test steps which have been carried out and / or are to be carried out on the integrated semiconductor module,
- ein Status und/oder eine Qualität des integrierten Halblei- termoduls in Bezug auf einen oder mehrere Tests oder Testschritte, zum Beispiel bestanden/pass, nicht bestan- den/fail, abgebrochen und/oder dergleichen.a status and / or a quality of the integrated semiconductor module in relation to one or more tests or test steps, for example passed / pass, failed / fail, aborted and / or the like.
Durch diese Informationen ist eine besonders einfache und doch verlässliche Klassifizierung der erfindungsgemäßen integrierten Halbleitermodule möglich, und zwar unabhängig davon, ob sie bereits getestet wurden oder nicht.This information enables a particularly simple yet reliable classification of the integrated semiconductor modules according to the invention, regardless of whether they have already been tested or not.
Bei einer anderen alternativen oder zusätzlichen Ausführungs- form des erfindungsgemäßen Halbleitermoduls ist es vorgesehen, dass der Markierungsbereich eine kodierte Markierung aufweist. Dadurch ergibt sich insbesondere die Maschinenlesbarkeit der in der Markierung aufgenommen Informationen.In another alternative or additional embodiment of the semiconductor module according to the invention, it is provided that the marking area has a coded marking. This results in particular in the machine readability of the information recorded in the marking.
5emäß_einer ..anderen zusätziichen oder alternative-n-Au-s-füh- rungsform ist es vorgesehen, dass der Markierungsbereich und insbesondere, dass die Markierung einen Barcode aufweist. Dieser ist auf besonders einfache Art und Weise auslesbar und auswertbar, da durch ihn inherent eine Orientierungsabhängigkeit des Auslesens und Auswertens vermieden wird.According to another, additional or alternative n-type of embodiment, it is provided that the marking area and in particular that the marking has a bar code. This can be read out in a particularly simple manner and evaluable, because it inherently avoids orientation-dependent reading and evaluation.
Besonders vorteilhaft ist des Weiteren, wenn der Markierungs- bereich und insbesondere die Markierung optisch lesbar ausgebildet sind, obwohl sich auch jegliche andere von außen oder extern durchführbare Informationsaufnahme anbietet, zum Beispiel über magnetische, elektrische oder taktile Wechselwirkung.Furthermore, it is particularly advantageous if the marking area and in particular the marking are designed to be optically readable, although any other information recording that can be carried out from outside or outside is also possible, for example via magnetic, electrical or tactile interaction.
Besonders gewinnbringend lässt sich die erfindungsgemäße Ausgestaltung bei integrierten Halbleitermodulen bei sogenannten Speicherbausteinen verwenden, da diese in sehr großer Stückzahl produziert werden und entsprechend getestet und klassi- fiziert werden müssen.The embodiment according to the invention can be used particularly profitably in the case of integrated semiconductor modules in so-called memory modules, since these are produced in very large numbers and have to be tested and classified accordingly.
Die Erfindung wird weiter erläutert auf der Grundlage der folgenden Bemerkungen:The invention is further explained on the basis of the following comments:
Speicherbausteine werden typischerweise in mehreren sequentiell durchgeführten Testschritten mit unterschiedlichen Konditionen, zum Beispiel Temperatur, Speed, geprüft. In einer Produktionsumgebung kann es zwischen solchen Testschritten zu Verwechslungen in der logistischen Abarbeitung, zum Beispiel fail-Bausteine als pass, falsche Speedklasse, kommen. Auch während eines Testschritts kann ein Handler-Jam oder Gerätestau dazu führen, dass ungetestete Bausteine ausgegeben werden.Memory modules are typically tested in several sequential test steps with different conditions, for example temperature, speed. In a production environment, there may be confusion in logistical processing between such test steps, for example fail modules as a pass, wrong speed class. Even during a test step, a handler jam or device jam can result in untested blocks being output.
Der. Baustein besitzt zum Beispiel eine, optische Anzeige, -ob— - ein Testschritt bestanden, nicht getestet oder nicht bestanden wurde. Eine solche Anzeige verringert das Ausliefern lo¬ gistisch falsch sortierter oder nicht vollständig getesteter Bausteine, da dem Operator sowie der optischen Ausgangskontrolle direkt die Testhistorie des Bausteins ersichtlich ist.The . The module has, for example, an optical display, whether a test step has been passed, has not been tested or has not been passed. Such a display reduces the delivering lo ¬ gistisch incorrectly sorted or not fully tested Modules, because the operator and the optical output control can directly see the test history of the module.
Es wird also erfindungsgemäß vorgeschlagen, zum Beispiel ei- nen Barcode auf die Oberfläche des Chipgehäuses aufzubringen. Dabei repräsentiert z. B. ein Strich einen bestandenen Testschritt, während die Position des Strichs einen Typ eines individuellen Testschritts repräsentiert. Der Strich für den entsprechenden Testschritt wird an dessen Ende, bei bestande- nem Testschritt, vom erweiterten Handlersystem aufgebracht. Kein Strich für einen entsprechenden Testschritt kann somit einen nicht bestandenen oder einen abgebrochenen Testschritt bedeuten. Beim Retest oder Wiederholen eines Testschrittes kann so der Baustein noch als pass markiert werden, sollte er beim Retest den Testschritt bestehen.It is therefore proposed according to the invention, for example, to apply a barcode to the surface of the chip housing. Here represents z. For example, a stroke represents a passed test step, while the position of the stroke represents a type of individual test step. The dash for the corresponding test step is applied at the end of the test handler by the extended handler system. No line for a corresponding test step can therefore mean a failed test step or a canceled test step. When retesting or repeating a test step, the block can still be marked as pass if it passes the test step during the retest.
Beim Einsatz dieses Verfahrens ergeben sich folgende für die Produktqualität vorteilhafte Möglichkeiten:When using this method, there are the following advantages for product quality:
- Im Rahmen der optischen Inspektion bezüglich der mechanischen Outgoing-Quality-Stichprobe kann auf einfache Weise die logistisch korrekte Testhistorie mitüberprüft werden.- The logistically correct test history can be easily checked as part of the optical inspection with regard to the mechanical outgoing quality sample.
- Der Operator in der Produktionslinie kann optisch einen nicht getesteten bzw. ausgefallenen Baustein erkennen, was bei unvorhergesehenen Handling-Problemen, z. B. Tray verschüttet, Handler-Jam, von Vorteil sein kann.- The operator in the production line can visually recognize an untested or failed component, which in the event of unforeseen handling problems, e.g. B. Tray spilled, handler jam, can be beneficial.
- Der Barcode kann während der Modulmontage eingesetzt wer- _de.nΛ.jLim._s_iche zus1;ellen, . dass keine ungetesteten_ oder feh-- ierhaften Bausteine aufgebaut werden. Nachfolgend wird die Erfindung auf der Grundlage einer bevorzugten Ausführungsform anhand einer schematischen Zeichnung weiter erläutert.- The barcode can be used during module assembly _en.n Λ .jLim._s_iche zu1; ellen,. that no untested or faulty building blocks are built. In the following, the invention is further explained on the basis of a preferred embodiment with the aid of a schematic drawing.
Fig. 1 ist eine schematische Draufsicht auf eine bevorzugte Ausführungsform des erfindungsgemäßen integrierten Halbleitermoduls .1 is a schematic top view of a preferred embodiment of the integrated semiconductor module according to the invention.
Die bevorzugte Ausführungsform des erfindungsgemäßen integ- rierten Halbleitermoduls 1 aus Fig. 1 besteht aus einem Gehäuse 10, in dessen Inneren die integrierte Halbleiterschaltungsanordnung 20 vorgesehen und ausgebildet ist. Zur externen Kontaktierung sind im Gehäuse 10 von der integrierten Halbleiterschaltungsanordnung 20 ausgehend externe Anschlüsse 40 vorgesehen. Das Gehäuse 10 weist einen Oberflachenbereich 10a auf, welcher seinerseits erfindungsgemäß mit einem Markierungsbereich 30 ausgebildet ist.The preferred embodiment of the integrated semiconductor module 1 according to the invention from FIG. 1 consists of a housing 10, in the interior of which the integrated semiconductor circuit arrangement 20 is provided and designed. For external contacting, external connections 40 are provided in the housing 10 starting from the integrated semiconductor circuit arrangement 20. The housing 10 has a surface area 10a, which in turn is designed according to the invention with a marking area 30.
Bei der Ausführungsform der Fig. 1 besitzt der Markierungsbe- reich 30 bereits eine Markierung 31 in Form eines Barcodes, durch welchen beim Auslesen Statusinformationen in Bezug auf das erfindungsgemäße integrierte Halbleitermodul repräsentierbar und somit auswertbar ist. In the embodiment of FIG. 1, the marking area 30 already has a marking 31 in the form of a bar code, by means of which status information relating to the integrated semiconductor module according to the invention can be represented and thus evaluated when it is read out.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
1 erfindungsgemäßes integriertes Halbleitermodul1 integrated semiconductor module according to the invention
10 Gehäuse10 housing
10a Oberflachenbereich10a surface area
20 integrierte Halbleiterschaltungsanordnung20 semiconductor integrated circuit arrangement
30 Markierungsbereich30 marking area
31 Markierung31 mark
40 externer Anschluss 40 external connection

Claims

Patentansprüche claims
1. Integriertes Halbleitermodul, mit:1. Integrated semiconductor module, with:
5 - einem Gehäuse (10) mit einem Oberflachenbereich (10a) und5 - a housing (10) with a surface area (10a) and
- einer integrierten Halbleiterschaltungsanordnung (20) , welche im Inneren des Gehäuses (10) vorgesehen ist, d a d u r c h g e k e n n z e i c h n e t, 10 - dass auf dem Oberflachenbereich (10a) des Gehäuses (10) ein Markierungsbereich (30) ausgebildet ist und- An integrated semiconductor circuit arrangement (20) which is provided in the interior of the housing (10), that is, that a marking region (30) is formed on the surface area (10a) of the housing (10) and
- dass der Markierungsbereich (30) derart ausgebildet ist, dass auf ihm eine Markierung (31) anbringbar ist, durch welche Statusinformationen in Bezug auf das in-- That the marking area (30) is designed in such a way that a marking (31) can be attached to it, by means of which status information relating to the internal
15 tegrierte Halbleitermodul (1) repräsentierbar sind.15 tegrated semiconductor modules (1) can be represented.
2. Integriertes Halbleitermodul nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass durch den Markierungsbereich (30) und insbesondere 20 durch eine vorgesehene Markierung (31) Statusinformationen eines oder einer beliebigen Mehrzahl oder Kombination der folgenden Aspekte repräsentierbar ist oder repräsentiert wird:2. Integrated semiconductor module according to claim 1, so that status information of one or any plurality or combination of the following aspects can be represented or is represented by the marking area (30) and in particular 20 by a provided marking (31):
- ein Typ des integrierten Halbleitermoduls (1), zum Bei- 25 spiel ein Bausteintyp, eine Speedklasse, eine Herkunft und/oder dergleichen,a type of the integrated semiconductor module (1), for example a type of module, a speed class, an origin and / or the like,
- eine Art eines oder mehrerer Tests oder Testschritte, welche am integrierten Halbleitermodul (1) durchgeführt wurden und/oder durchzuführen sind,a type of one or more tests or test steps which have been carried out and / or are to be carried out on the integrated semiconductor module (1),
-30 —--einlStatus und/oder eine Qualität des integrierten. Halbleitermoduls (1) in Bezug auf einen oder mehrere Tests oder Testschritte, zum Beispiel bestanden/pass, nicht bestanden/fail, abgebrochen und/oder dergleichen. -30 —-- a status and / or quality of the integrated. Semiconductor module (1) in relation to one or more tests or test steps, for example pass / fail, fail / fail, aborted and / or the like.
3. Integriertes Halbleitermodul nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c n e t, dass der Markierungsbereich (30) eine kodierte Markierung (31) aufweist.3. Integrated semiconductor module according to one of the preceding claims, d a d u r c h g e k e n n z e i c n e t that the marking area (30) has a coded marking (31).
4. Integriertes Halbleitermodul nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der Markierungsbereich (30) und insbesondere die Markierung (31) einen Barcode aufweisen.4. Integrated semiconductor module according to one of the preceding claims, that the marking area (30) and in particular the marking (31) have a bar code.
5. Integriertes Halbleitermodul nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der Markierungsbereich (30) und insbesondere die Markierung (31) optisch lesbar ausgebildet sind.5. Integrated semiconductor module according to one of the preceding claims, that the marking region (30) and in particular the marking (31) are designed to be optically readable.
6. Integriertes Halbleitermodul nach einem der vorangehenden Ansprüche, welches als Speicherbaustein ausgebildet ist. 6. Integrated semiconductor module according to one of the preceding claims, which is designed as a memory chip.
PCT/DE2003/004061 2002-12-17 2003-12-10 Integrated semiconductor module comprising an identification region WO2004055894A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2003296524A AU2003296524A1 (en) 2002-12-17 2003-12-10 Integrated semiconductor module comprising an identification region
DE10394158T DE10394158D2 (en) 2002-12-17 2003-12-10 Integrated semiconductor module with a marking area

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10259049A DE10259049A1 (en) 2002-12-17 2002-12-17 Integrated semiconductor module
DE10259049.4 2002-12-17

Publications (1)

Publication Number Publication Date
WO2004055894A1 true WO2004055894A1 (en) 2004-07-01

Family

ID=32519027

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/004061 WO2004055894A1 (en) 2002-12-17 2003-12-10 Integrated semiconductor module comprising an identification region

Country Status (3)

Country Link
AU (1) AU2003296524A1 (en)
DE (2) DE10259049A1 (en)
WO (1) WO2004055894A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492539A (en) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 Semiconductor structure and forming method thereof and watermark recognition methods

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771151A (en) * 1980-10-22 1982-05-01 Nec Corp Pakage for semiconductor device
JPS57122544A (en) * 1981-01-23 1982-07-30 Hitachi Ltd Semiconductor device
JPS57147254A (en) * 1981-03-06 1982-09-11 Mitsubishi Electric Corp Electronic component part
JPS5817640A (en) * 1981-07-24 1983-02-01 Mitsubishi Electric Corp Semiconductor device
JPS59175751A (en) * 1983-03-26 1984-10-04 Mitsubishi Electric Corp Resin seal type semiconductor device
JPS61117853A (en) * 1984-11-14 1986-06-05 Oki Electric Ind Co Ltd Ic indicating method
JPS61177748A (en) * 1985-02-04 1986-08-09 Hitachi Ltd Electronic component
DE4340223A1 (en) * 1992-11-27 1994-06-01 Gold Star Electronics Semiconductor device package with chip-specific data label - enables chip to be distinguished from others of same origin by reference to metallic plate attached after encapsulation
US5539976A (en) * 1990-06-21 1996-07-30 Sony Corporation System for manufacture of hybrid integrated circuit
US5801067A (en) * 1993-10-27 1998-09-01 Ronald Shaw Method for recording and identifying integrated circuit chips and the like
US5984190A (en) * 1997-05-15 1999-11-16 Micron Technology, Inc. Method and apparatus for identifying integrated circuits
WO2001063670A2 (en) * 2000-02-28 2001-08-30 Ericsson Inc. Integrated circuit package with device specific data storage
US20010021265A1 (en) * 1998-02-20 2001-09-13 Kevin Wilson Non-lot based method for assembling integrated circuit devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771151A (en) * 1980-10-22 1982-05-01 Nec Corp Pakage for semiconductor device
JPS57122544A (en) * 1981-01-23 1982-07-30 Hitachi Ltd Semiconductor device
JPS57147254A (en) * 1981-03-06 1982-09-11 Mitsubishi Electric Corp Electronic component part
JPS5817640A (en) * 1981-07-24 1983-02-01 Mitsubishi Electric Corp Semiconductor device
JPS59175751A (en) * 1983-03-26 1984-10-04 Mitsubishi Electric Corp Resin seal type semiconductor device
JPS61117853A (en) * 1984-11-14 1986-06-05 Oki Electric Ind Co Ltd Ic indicating method
JPS61177748A (en) * 1985-02-04 1986-08-09 Hitachi Ltd Electronic component
US5539976A (en) * 1990-06-21 1996-07-30 Sony Corporation System for manufacture of hybrid integrated circuit
DE4340223A1 (en) * 1992-11-27 1994-06-01 Gold Star Electronics Semiconductor device package with chip-specific data label - enables chip to be distinguished from others of same origin by reference to metallic plate attached after encapsulation
US5801067A (en) * 1993-10-27 1998-09-01 Ronald Shaw Method for recording and identifying integrated circuit chips and the like
US5984190A (en) * 1997-05-15 1999-11-16 Micron Technology, Inc. Method and apparatus for identifying integrated circuits
US20010021265A1 (en) * 1998-02-20 2001-09-13 Kevin Wilson Non-lot based method for assembling integrated circuit devices
WO2001063670A2 (en) * 2000-02-28 2001-08-30 Ericsson Inc. Integrated circuit package with device specific data storage

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 006, no. 147 (E - 123) 6 August 1982 (1982-08-06) *
PATENT ABSTRACTS OF JAPAN vol. 006, no. 218 (E - 139) 2 November 1982 (1982-11-02) *
PATENT ABSTRACTS OF JAPAN vol. 006, no. 247 (E - 146) 7 December 1982 (1982-12-07) *
PATENT ABSTRACTS OF JAPAN vol. 007, no. 094 (E - 171) 20 April 1983 (1983-04-20) *
PATENT ABSTRACTS OF JAPAN vol. 009, no. 031 (E - 295) 9 February 1985 (1985-02-09) *
PATENT ABSTRACTS OF JAPAN vol. 010, no. 302 (E - 445) 15 October 1986 (1986-10-15) *
PATENT ABSTRACTS OF JAPAN vol. 010, no. 386 (E - 467) 24 December 1986 (1986-12-24) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492539A (en) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 Semiconductor structure and forming method thereof and watermark recognition methods

Also Published As

Publication number Publication date
DE10259049A1 (en) 2004-07-15
DE10394158D2 (en) 2005-11-03
AU2003296524A1 (en) 2004-07-09

Similar Documents

Publication Publication Date Title
EP0629773B1 (en) Vehicle diagnostic method for testing electronically controlled systems
EP3290097B1 (en) Operating method for a filter system
DE3111852C2 (en)
DE3713155A1 (en) Device for automatic programmed testing of specimens (test pieces) of all types
DE3828988C2 (en)
DE102007022210B3 (en) Multi-level connector system for medical use
DE3331286C2 (en)
EP1107313A2 (en) On-chip test circuit to control the succession of exposure masks
DE102014014309A1 (en) Method for testing a signal path
DE19838491B4 (en) Method for analyzing the measurement continuity of test equipment for semiconductor devices
EP0864099B1 (en) Process and device for testing electric drives
WO2004055894A1 (en) Integrated semiconductor module comprising an identification region
DE102018122565B4 (en) Method and measuring arrangement for determining the aging of fuses
EP0066836B1 (en) Method of marking semiconductor chips, and marked semiconductor chip
EP0306653A1 (en) Arrangement for positioning IC components on a substrate
EP0544148B1 (en) Method for programming programmable integrated circuits
EP0214451A2 (en) Read-only memory-programming arrangement
DE10138922A1 (en) Process for the selection of a new detector module for X-ray computer tomographs
EP3657283A1 (en) Method for determining a merged data set
EP0762246B1 (en) Method and device for checking a control unit
EP3807660B1 (en) Method and device for electrical testing of an electrical assembly
WO2005008270A1 (en) Device and method for testing electronic components
DE10246789B3 (en) Integrated circuit testing arrangement comprises a measuring circuit for measuring operating values of a circuit that are representative of its operation, with an analysis circuit for detecting and evaluating voltage level changes
DE10018356B4 (en) Method for identifying an electronic control unit and suitable control unit
DE102022116756A1 (en) Quality control method, method for producing a component

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
REF Corresponds to

Ref document number: 10394158

Country of ref document: DE

Date of ref document: 20051103

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: 10394158

Country of ref document: DE

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Ref document number: JP