WO2001022239A1 - Method and device for communication between a rf signal identifying electronic circuit and a host system - Google Patents

Method and device for communication between a rf signal identifying electronic circuit and a host system Download PDF

Info

Publication number
WO2001022239A1
WO2001022239A1 PCT/FR2000/002609 FR0002609W WO0122239A1 WO 2001022239 A1 WO2001022239 A1 WO 2001022239A1 FR 0002609 W FR0002609 W FR 0002609W WO 0122239 A1 WO0122239 A1 WO 0122239A1
Authority
WO
WIPO (PCT)
Prior art keywords
host system
microcontroller
communication
circuit
radio frequency
Prior art date
Application number
PCT/FR2000/002609
Other languages
French (fr)
Inventor
Gérard DUMUR
Raouf Benamara
Jean Emery
Original Assignee
Tracetel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tracetel filed Critical Tracetel
Priority to EP00964331A priority Critical patent/EP1141844A1/en
Priority to AU75291/00A priority patent/AU7529100A/en
Publication of WO2001022239A1 publication Critical patent/WO2001022239A1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Definitions

  • the present invention relates to a method and a device for communication between an electronic radio frequency identification circuit 5 and a host system.
  • the electronic radio frequency identification circuit is commonly called a transponder.
  • the present invention therefore aims to overcome the drawbacks of the prior art by proposing a method of communication between an electronic radio frequency identification circuit and a host system by a parallel port of the host system.
  • the method of communication between a host system and an electronic identification circuit by radio frequency controlled by a microcontroller is characterized in that the microcontroller communicates with the host system via a PCMCIA bus. or CompactFlash with a parallel interface component connected to a master bus, the method comprising:
  • an initialization step comprising a reading of a control register of the interface component by the host system to verify that the interface component is in the memory mode, - a step of confirming that the component has been taken into account interface by the host system,
  • the value chosen to modify the control register short-circuits the serial interface of the parallel / parallel interface component, validates the address mode, validates the interrupts of the host system, and affects the I / O functionality. to the interface component by validating the interrupts.
  • the parallel / parallel interface component comprises a first communication buffer, called reception, in which the host system can only write and in which the microcontroller can only read, and a second communication buffer, said d transmission, in which the host system can only read and in which the microcontroller can only write.
  • the communication step comprises a step of writing the data comprising:
  • the communication step comprises a step of reading the data comprising:
  • the parallel / parallel interface component is of the CompactFlash type.
  • the method comprises a step of processing and analyzing the data supplied by the radio frequency identification circuit comprising:
  • a second object of the invention consists in proposing a communication device between an electronic radio frequency identification circuit and a host system by a parallel port of the host system.
  • the communication device between the electronic radio frequency identification circuit and a host system is characterized in that it comprises a parallel interface component programmable by control registers to communicate with the system.
  • host according to a PCMCIA type parallel input / output system protocol and means for reading and writing status registers to avoid access conflicts between the two buffers allowing communication between the host system and intelligent logic controlling the operation of the electronic identification circuit by radio frequency.
  • the intelligent logic is a microcontroller receiving on one of its interrupt inputs the output signal of the identification circuit by radio frequency and sending by one of its serial outputs on the serial input of the radio frequency identification circuit, the information exchanged by radio frequency.
  • the microcontroller comprises means of writing, in a control register, information allowing a host system to consider the electronic assembly connected to its PCMCIA port as a memory; then at the end of a determined time of occurrence of a determined event, means of modifying the information written in the register CR to make the circuit take into account by the host system as a parallel input / output device.
  • the interface circuit is arranged on one side of a multilayer printed circuit ensuring the electrical connections between on the one hand the various electronic components and on the other hand the bomier of the CompactFlash type and the coil constituting the radiofrequency transmitting antenna; the electronic radio frequency identification circuit and the microcontroller being arranged on the opposite face of the multilayer printed circuit.
  • the printed circuit has a dimension corresponding to CompactFlash memories of type I or II.
  • connection terminal block of the interface circuit with the external world and compatible CompactFlash and the printed circuit is encapsulated in a housing with a width of the order of 3mm, a length of the order of 4mm and thickness less than 3.5 millimeters.
  • the multilayer printed circuit essentially comprises three conductive layers of determined thickness, including a double-sided layer and two layers of insulator of determined thickness, the thickness of the upper and lower conductive layers being between 7 and 11 ⁇ m. , the thickness of the insulating layer being between 45 and
  • FIGS. 1A and 1B represent a diagram of an electronic device implementing the communication method according to the invention
  • FIG. 2 shows a diagram of the parallel / parallel interface component used in the electronic device.
  • FIG. 3 shows an embodiment of the multilayer circuit.
  • the communication method is used to provide communication between a radio frequency identification circuit and a host system (1), when the identification circuit is connected to the host system, via a parallel interface.
  • FIGS. 1A and 1B represent a diagram of an electronic device implementing the communication method according to the invention.
  • the host system (1) is a computer, for example portable, comprising a processor of PC type and the parallel port (100) used to connect the electronic device is of PCMCIA type or , preferably, of the CompactFlash type (trademark registered by the company CompactFlash Association).
  • the CompactFlash standard comes from the PCMCIA standard but includes its own characteristics while being compatible with the PCMCIA standard.
  • the electronic device according to the invention is, in an alternative embodiment, electrically and mechanically compliant with the CompactFlash standard but can be connected to a PCMCIA port by means of a commercially available CompactFlash / PCMCIA adapter.
  • the host system (1) also includes a specific PCMCIA port controller.
  • the electronic circuit shown in FIGS. 1A, 1B is mounted on a multilayer printed circuit with components on each of the two opposite faces of the printed circuit.
  • the printed circuit a few tenths of a millimeter thick has the surface of a matchbox of the order of 3 cm by 4 cm).
  • On this printed circuit board are interconnected by the conductive tracks of the multilayer circuit, the components performing the functions described below.
  • FIG. 3 represents an exemplary embodiment of the multilayer circuit.
  • the circuit essentially comprises three conductive layers (1010 to 1012) of determined thickness including a double face layer (1011) and two layers of insulator (1020, 1021) of determined thickness.
  • the upper (1010) and lower (1012) conductive layers have a thickness of between 7 and 11 ⁇ m, and chosen to be equal to 9 ⁇ m.
  • Each insulating layer (1020, 1021) has a thickness between 45 and 55 ⁇ m and chosen equal to 50 ⁇ m.
  • the double-sided conductive layer (1011) is located between the two layers (1020, 1021) of insulation and has a thickness between 45 and 55 ⁇ m and chosen equal to 50 ⁇ m.
  • the conductive layer (1011) double face is, for example, made from a material having two copper-colored faces, for example, marketed under the reference FR4 by the French company NELCO.
  • the total thickness of the multilayer circuit, including the metallization is between 200 and 240 ⁇ m and is chosen to be equal to 227 ⁇ m.
  • the insulator chosen is, for example, an epoxy resin, for example sold under the reference Preg 104 by the American company ARLON.
  • a first radio frequency identification component (10) consists, for example, of the component marketed by Philips under the reference HTRC110, any other similar component that can also be used. This component is mounted on the same face of the printed circuit with a microcontroller (20) constituted, for example, by a component sold by Intel under the reference 89C51, any other similar component that can also be used.
  • a third component (30) constituting an interface circuit is constituted, for example, by the circuit marketed by Texas Industry under the reference TL16PC564B, any other similar component that can also be used.
  • This circuit (30) is mounted on the opposite face of the printed circuit and is connected, on the one hand to the PCMCIA terminal block (50), and on the other hand, through the layers of the printed circuit, to the bus (21) of the microcontroller (20). Finally, the midpoint M between a resistor (13) and a plurality of capacitors (15) connected in series between a transmission output and a reception input RX, is connected by a flexible wire to a coil (11) whose other end is also connected by a flexible wire to a second TX transmission output.
  • the radiofrequency identification component or circuit (10) is connected to a receiving transmitter probe comprising the coil (11).
  • the circuit (10) is controlled by the microcontroller (20) to which it is connected.
  • the microcontroller (20) is connected to the female connector (50) compatible with the complementary male connector (100, Fig. 2) of the PCMCIA port, via a parallel / parallel interface component (30).
  • the interface component (30) includes the data bus (21) and an address bus (31).
  • the electronic device also includes a frequency divider (40), and a 32 MHz clock (60) connected to the interface component (30) and through a divider (40) to the microcontroller (20). Communication between the host system (1) and the electronic device is carried out by an interface (30).
  • this interface (30) The particularity of this interface (30) is that the host system (1) and the microcontroller (20) are masters of this interface. Indeed, in principle, a microcontroller (20) must be master of its bus (21) which is connected to this interface (30). Likewise, the processor of the host system is master of its peripherals and therefore of the PCMCIA port to which the interface (30) connects the electronic device. Consequently, the connection between the microcontroller (20) and the processor of the host system (1) is carried out via a master / master bus.
  • a PCMCIA type port can operate in three modes.
  • the first operating mode is memory mode and allows connection and access to an external memory.
  • the second mode is the input / output mode in which information can be exchanged between the host system and an electronic device connected to the PCMCIA port.
  • the third mode is IDE mode in which it is possible to connect a disk to the host system via the PCMCIA port.
  • the port (100) when connecting any equipment to the PCMCIA port (100) of the host system, the port (100) must operate in the first mode during the phase of initialization and recognition of the port (100) by the controller specific to the host system.
  • the PCMCIA port (100) of this device must be configured as if the device were a memory, for a determined duration of the order of twenty milliseconds.
  • the microcontroller (20) changes the state of the configuration of the interface component (30) to switch the signals of the connector pins (50) in a state causing the host system to interpret that the device connected to the PCMCIA port (100) is operating in the input / output mode.
  • the interface component (30) chosen is initially provided for controlling a serial line and for this purpose comprises two communication buffers (3002, 3003, Fig.
  • the identification circuit (10) is in fact a base for reading and writing in a transponder.
  • the circuit (10) comprises, between its TX transmission terminals, a resonant circuit comprising in series a coil (11) and capacitors (15) serving as a probe by reacting to variations in the charge of its environment.
  • a resonant circuit comprising in series a coil (11) and capacitors (15) serving as a probe by reacting to variations in the charge of its environment.
  • At the terminals of the coil (11) there is a large voltage which oscillates at a frequency of the order of 125 kHz.
  • the maximum values of the voltage will fluctuate slightly. It is this fluctuation which is detected and processed by the identification circuit (10).
  • the voltage across the coil (11) is applied to an RX input of the identification circuit (10).
  • the output of the coil (11) comprises a resistor (13) in series.
  • the voltage is then processed, in particular by rectification, to form a rectangular signal consisting of a succession of more or less long pulses and representative of the variation of the maximum value of voltage of the coil (11) over time.
  • This signal is generated on an output (12) of the identification circuit (10) and applied to an interrupt input (22) of the microcontroller (20) to analyze this signal.
  • Signal analysis consists of measure the time intervals between a rising edge and a successive falling edge of the signal, I then compare the values of the intervals obtained, with the expected values stored in a table in the memory of the microcontroller (20) and corresponding to a determined protocol of Manchester type.
  • the microcontroller (20) comprises a specific register (TIMER) activated, either on a rising edge or on a falling edge.
  • TIMER specific register
  • the register (TIMER) is consulted and the activation sensitivity of the register is reversed.
  • the register is consulted as soon as a falling edge is detected and consultation of the register makes it possible to know the time interval between the rising edge and the next falling edge.
  • the sensitivity of the register is again inverted for a new detection of the next rising edge. The comparison between the value of the measured time intervals and the expected time values makes it possible to determine the value of a data bit.
  • the value of this bit is then transmitted on the bus (21) to the transmit buffer (TE, Fig. 2) of the interface component (30), then to the host system (1) via the connectors (50, 100) PCMCIA.
  • the identification circuit (10) also receives on an input (14) control signals from the microcontroller (20). These signals are transmitted over a serial link synchronized with a validation clock (SCLK). These control signals are interpreted by the identification circuit (10), for example, as the signal for the initiation of an identification action causing the transmission by the circuit (10) of a train of signals transmitted by the coil (11) to the integrated circuit (3) connected to an antenna (4) coupled by electromagnetic waves to the coil (11).
  • This circuit (2) extracts from the signal emitted by the coil (1 1) its power supply and returns by its antenna (4) the information requested and contained in the memory of the integrated circuit (3).
  • the interface component (30) used is used in the prior art to control serial lines, for example, for an external modem. According to the invention, this component interface is programmed differently to allow the acquisition of data from the identification circuit (10).
  • the electronic device comprising the interface component (30) will be seen as a universal asynchronous transceiver (UART: Universal, asynchronous, receiver transmitter).
  • UART Universal, asynchronous, receiver transmitter
  • this interface component (30) comprises two sections (300, 301).
  • a first section (300, UART) offers a universal asynchronous transmitter-transmitter interface
  • a second section (301, PCMCIA) offers a PCMCIA interface.
  • the UART interface includes two communication buffers (3002, 3003) and a plurality of registers (3001, 3004) including a control register (3004, CR).
  • the buffers (3002, 3003) form, for example a memory structure of the FOFI (First In, First Out) type of the PCMCIA section comprising a plurality (3011) of eight configuration registers (CCRO to CCR7 ), and registers (3010, CIS) defining the personality and functionality of the electronic device connected to the interface component.
  • the two communication buffers (3002, 3003) initially used to control a serial line, are used to solve the problem of conflicting access to the bus (21, fig. 1A and 1B) by using the first buffer TR in reception between the circuit (30) and the host system (1).
  • the transmission buffer TE to the host system can only be accessed in write mode by the microcontroller (20) and in read mode by the host system (1).
  • the microcontroller (20) programs the interface component (30) by modifying the value of the control register (CR) to program it at a determined value, for example at the value 2E in hexadecimal, for the duration of initialization of the PCMCIA controller of the host system.
  • the microcontroller (20) also monitors the possible modification of a determined configuration register (CCR0).
  • the host system (100) has taken into account the presence of an interface element (30) on its PCMCIA port, it modifies the content of the determined configuration register (CCR0).
  • the microcontroller (20) during this phase, is in a waiting loop.
  • the microcontroller (20) of the electronic device detects a modification of this configuration register (CCR0), it again programs the interface component (30) to modify the value of the control register (CR).
  • the new determined hexadecimal value will be fixed, for example at 8E.
  • This value indicates to the host system (100) that, firstly, the serial interface of the interface component (30) is short-circuited, secondly that the address mode is validated, thirdly that the interrupts of the host system are validated, and that the personality of the circuit connected to the port is of the input / output type with validation of interruptions.
  • This value is then consulted by the host system (100) which then consults the registers (CIS, Card information structure). These registers contain up to 256 8-bit standardized information for declaring the electronic device according to the invention, as an asynchronous transmitter-transmitter. From this moment, the host system (100) and the microcontroller (20) have free access to the communication buffers (3002, 3003) of the interface component (30).
  • a first communication buffer (3002, TR), called reception, is only accessible in writing (3110) by the host system and only in reading (3100) for the microcontroller (20 ).
  • the second communication buffer (3003, TE), called transmission, is accessible only in reading (31 1 1) by the host system (100), and only in writing (3101) by the microcontroller (20).
  • the management of the occupation of the communication buffers (TR, TE) is carried out by functions of the circuit (30) initially used to control a serial line. This management is carried out by specific registers (LSR, MCR) of the UART section of the interface component. Initially, these registers were used to give the state of the buffers.
  • the microcontroller (20) to verify that the reception buffer (TR) is not empty, consults a first specific bit, for example the THRE bit (Transmit and Hold Register Empty: transmission and maintenance of the empty register ), a first determined register, for example the LSR register (Life Status Register). If this first bit (THRE) is, for example, equal to 1, then the microprocessor program (20) concludes that it can read the content of the reception buffer (TR). This first bit (THRE) is also consulted by the host system (100) before performing a write operation in the reception buffer (TR). To avoid losing data, the content of the reception buffer must be read before writing new data.
  • a first specific bit for example the THRE bit (Transmit and Hold Register Empty: transmission and maintenance of the empty register ), a first determined register, for example the LSR register (Life Status Register). If this first bit (THRE) is, for example, equal to 1, then the microprocessor program (20) concludes that it can read the content of the reception buffer (TR). This first bit (THRE
  • the microcontroller (20) when the microcontroller (20) has read the data contained in the reception buffer (TR), it sets the value of the first bit (THRE), for example, to zero, which indicates to the host system that the data previously written have been read. Otherwise, if this first THRE bit is, for example, at 1, the program of the host system waits and comes periodically to read this bit to ensure that it has passed, for example to zero, before sending new data. to the reception buffer TR. Similarly, before writing to the send buffer (TE), the microprocessor (20) consults a second determined bit, for example the RTS bit (Request to Send), from a second determined register. , for example the Modem Control register (MCR).
  • MCR Modem Control register
  • this second bit (RTS) is, for example, equal to 1, the microprocessor (20) initiates a write procedure in the transmission buffer (TE) and modifies the value of the second bit (RTS) so that for example, it is zero.
  • This second bit (RTS) is also consulted by the host system (1) before performing a read operation in the transmit buffer (TE). Indeed, to avoid reading erroneous data, it is necessary to ensure that the transmission buffer is not empty.
  • the second bit (RTS) is zero, the host system (1) reads the TE transmission buffer and sets this bit (RTS) to 1, thus indicating to the microcontroller (20) that it can write to the TE transmission buffer.
  • the interface circuit presents a risk of simultaneous access to all of the shared registers, in particular the first or the second determined bit of the LSR or RTS registers.
  • This conflict is managed by the arbitration logic of the interface component (30) and decides that ultimately it is the host system which wins the arbitration when a simultaneous write access occurs on the same register of the part of the microcontroller (20) and the host system (100).

Abstract

The invention concerns a communication method between a host system and a RF signal identifying electronic circuit under the control of a microcontroller. The invention is characterised in that the microcontroller communicates with the host system via a PCMCIA bus with a parallel interface component connected to a bus master, the method comprising: an initialising step whereby the host system reads a control register (CR) of the interface component to ascertain that the interface component is in writethrough mode; a step confirming the recognition of the interface component by the host system; a step whereby the control register (CR) is modified by the microcontroller to switch the interface component in parallel input/output mode; a communication step between the host system and the microcontroller in parallel input/output mode like a standard UART component.

Description

PROCEDE ET DISPOSITIF DE COMMUNICATION ENTRE UN CIRCUIT ELECTRONIQUE D'IDENTIFICATION PAR FREQUENCE RADIO ET UN SYSTEME HOTECOMMUNICATION METHOD AND DEVICE BETWEEN AN ELECTRONIC CIRCUIT OF RADIO FREQUENCY IDENTIFICATION AND A HOST SYSTEM
La présente invention concerne un procédé et un dispositif de communication entre un circuit électronique d'identification par radiofrequence 5 et un système hôte. Le circuit électronique d'identification par radiofrequence est communément appelé transpondeur.The present invention relates to a method and a device for communication between an electronic radio frequency identification circuit 5 and a host system. The electronic radio frequency identification circuit is commonly called a transponder.
Selon l'art antérieur, il existe des dispositifs électroniques d'identification par radiofrequence. Cependant, ces dispositifs présentent, en général, l'inconvénient de ne pas être connectables à un ordinateur de type 0 ordinateur portable autrement qu'à travers une liaison série RS232 ou d'un port imprimante, ce qui peut poser des problèmes de disponibilité de port.According to the prior art, there are electronic radio frequency identification devices. However, these devices generally have the disadvantage of not being connectable to a type 0 laptop computer other than through an RS232 serial link or a printer port, which can cause availability problems. Harbor.
La présente invention a donc pour objet de pallier les inconvénients de l'art antérieur en proposant un procédé de communication entre un circuit électronique d'identification par radiofrequence et un système hôte par un port parallèle du système hôte.The present invention therefore aims to overcome the drawbacks of the prior art by proposing a method of communication between an electronic radio frequency identification circuit and a host system by a parallel port of the host system.
Ce but est atteint par le fait que le procédé de communication entre un système hôte et un circuit électronique d'identification par radiofrequence contrôlé par un microcontrôleur est caractérisé en ce que le microcontrôleur communique avec le système hôte par l'intermédiaire d'un bus PCMCIA ou CompactFlash avec un composant d'interface parallèle relié à un bus maître, le procédé comprenant :This object is achieved by the fact that the method of communication between a host system and an electronic identification circuit by radio frequency controlled by a microcontroller is characterized in that the microcontroller communicates with the host system via a PCMCIA bus. or CompactFlash with a parallel interface component connected to a master bus, the method comprising:
- une étape d'initialisation comprenant une lecture d'un registre de contrôle du composant d'interface par le système hôte pour vérifier que le composant d'interface est dans le mode mémoire, - une étape de confirmation de la prise en compte du composant d'interface par le système hôte,- an initialization step comprising a reading of a control register of the interface component by the host system to verify that the interface component is in the memory mode, - a step of confirming that the component has been taken into account interface by the host system,
- une étape de modification du registre de contrôle par le microcontrôleur pour faire passer le composant d'interface en mode entrée/sortie parallèle, - une étape de communication entre le système hôte et le microcontrôleur en mode entrée/sortie parallèle comme un composant standard UARTa step of modification of the control register by the microcontroller to switch the interface component into parallel input / output mode, - a communication step between the host system and the microcontroller in parallel input / output mode as a standard UART component
Selon une autre particularité, la valeur choisie pour modifier le registre de contrôle, court-circuite l'interface série du composant d'interface parallèle/parallèle, valide le mode adresse, valide les interruptions du système hôte, et affecte la fonctionnalité entrée/sortie au composant d'interface en validant les interruptions.According to another particular feature, the value chosen to modify the control register, short-circuits the serial interface of the parallel / parallel interface component, validates the address mode, validates the interrupts of the host system, and affects the I / O functionality. to the interface component by validating the interrupts.
Selon une autre particularité, le composant d'interface parallèle/parallèle comprend un premier tampon de communication, dit de réception, dans lequel le système hôte peut seulement écrire et dans lequel le microcontrôleur peut seulement lire, et un deuxième tampon de communication, dit d'émission, dans lequel le système hôte peut seulement lire et dans lequel le microcontrôleur peut seulement écrire. Selon une autre particularité, l'étape de communication comprend une étape d'écriture des données comportant :According to another particular feature, the parallel / parallel interface component comprises a first communication buffer, called reception, in which the host system can only write and in which the microcontroller can only read, and a second communication buffer, said d transmission, in which the host system can only read and in which the microcontroller can only write. According to another particular feature, the communication step comprises a step of writing the data comprising:
- une étape de vérification par le système hôte, respectivement par le microcontrôleur que le tampon de réception, respectivement d'émission, est vide en consultant la valeur d'un premier, respectivement deuxième, bit particulier d'un premier, respectivement deuxième, registre déterminé,a step of verification by the host system, respectively by the microcontroller that the reception buffer, respectively the transmission buffer, is empty by consulting the value of a first, respectively second, particular bit of a first, respectively second, register determined,
- une étape d'écriture des données dans le tampon de réception, respectivement d'émission,a step of writing the data into the reception buffer, respectively the transmission buffer,
- une étape de modification de la valeur du premier, respectivement deuxième bit. Selon une autre particularité, l'étape de communication comprend une étape de lecture des données comportant :- a step of modifying the value of the first, respectively second bit. According to another particular feature, the communication step comprises a step of reading the data comprising:
- une étape de vérification par le système hôte, respectivement par le microcontrôleur que le tampon d'émission, respectivement de réception, n'est pas vide en consultant la valeur du deuxième, respectivement du premier bit particulier, du deuxième, respectivement premier registre déterminé,a step of verification by the host system, respectively by the microcontroller that the transmission buffer, respectively reception buffer, is not empty by consulting the value of the second, respectively of the first particular bit, of the second, respectively first determined register ,
- une étape de lecture des données présentes dans le tampon d'émission, respectivement de réception, - une étape de modification de la valeur du deuxième, respectivement premier bit.a step of reading the data present in the transmission buffer, respectively reception buffer, - a step of modifying the value of the second, respectively first bit.
Selon une autre particularité, le composant d'interface parallèle/parallèle est de type CompactFlash. Selon une autre particularité, le procédé comprend une étape de traitement et d'analyse des données fournies par le circuit d'identification par radiofrequence comportant :In another feature, the parallel / parallel interface component is of the CompactFlash type. According to another particular feature, the method comprises a step of processing and analyzing the data supplied by the radio frequency identification circuit comprising:
- une étape de mise en forme, par le circuit d'identification, selon un signal rectangulaire, du signal représentatif des fluctuations de la tension aux bornes de la bobine du circuit d'identification,a step of shaping, by the identification circuit, according to a rectangular signal, the signal representative of the fluctuations of the voltage across the terminals of the coil of the identification circuit,
- une étape de mesure par le microcontrôleur, des intervalles de temps entre chaque front montant et chaque front descendant du signal rectangulaire transmis par le circuit d'identification,a step of measurement by the microcontroller, time intervals between each rising edge and each falling edge of the rectangular signal transmitted by the identification circuit,
- une étape de comparaison, par le microcontrôleur, des intervalles de temps mesurés, avec des valeurs des intervalles fixées par un protocole déterminé, pour définir la valeur d'un bit, cette valeur étant représentative du signal produit par le circuit d'identification.a step of comparison, by the microcontroller, of the measured time intervals, with values of the intervals fixed by a determined protocol, to define the value of a bit, this value being representative of the signal produced by the identification circuit.
Un deuxième but de l'invention consiste à proposer un dispositif de communication entre un circuit électronique d'identification par radiofrequence et un système hôte par un port parallèle du système hôte.A second object of the invention consists in proposing a communication device between an electronic radio frequency identification circuit and a host system by a parallel port of the host system.
Ce but est atteint par le fait que le dispositif de communication entre le circuit électronique d'identification par radiofrequence et un système hôte est caractérisé en ce qu'il comporte un composant d'interface parallèle programmable par des registres de contrôle pour communiquer avec le système hôte selon un protocole de système d'entrée/sortie parallèle du type PCMCIA et des moyens de lecture et d'écriture de registres de statut pour éviter des conflits d'accès entre les deux tampons permettant la communication entre le système hôte et une logique intelligente contrôlant le fonctionnement du circuit électronique d'identification par radiofrequence. Selon une autre particularité, la logique intelligente est un microcontrôleur recevant sur une de ses entrées d'interruption le signal de sortie du circuit d'identification par radiofrequence et envoyant par une de ses sorties séries sur l'entrée série du circuit d'identification par radiofrequence, les informations échangées par radiofrequence.This object is achieved by the fact that the communication device between the electronic radio frequency identification circuit and a host system is characterized in that it comprises a parallel interface component programmable by control registers to communicate with the system. host according to a PCMCIA type parallel input / output system protocol and means for reading and writing status registers to avoid access conflicts between the two buffers allowing communication between the host system and intelligent logic controlling the operation of the electronic identification circuit by radio frequency. According to another particularity, the intelligent logic is a microcontroller receiving on one of its interrupt inputs the output signal of the identification circuit by radio frequency and sending by one of its serial outputs on the serial input of the radio frequency identification circuit, the information exchanged by radio frequency.
Selon une autre particularité, le microcontrôleur comporte des moyens d'écrire, dans un registre de contrôle, une information permettant à un système hôte de considérer l'ensemble électronique branché sur son port PCMCIA comme une mémoire; puis au bout d'un temps déterminé de survenance d'un événement déterminé, des moyens de modifier l'information écrite dans le registre CR pour faire prendre en compte le circuit par le système hôte comme un dispositif d'entrée/sortie parallèle. Selon une autre particularité, le circuit d'interface est disposé sur une face d'un circuit imprimé multicouche assurant les liaisons électriques entre d'une part les différents composants électroniques et d'autre part le bomier de type CompactFlash et la bobine constituant l'antenne émettrice de radiofrequence; le circuit électronique d'identification par radiofrequence et le microcontrôleur étant disposés sur la face opposée du circuit imprimé à couches multiples.According to another particular feature, the microcontroller comprises means of writing, in a control register, information allowing a host system to consider the electronic assembly connected to its PCMCIA port as a memory; then at the end of a determined time of occurrence of a determined event, means of modifying the information written in the register CR to make the circuit take into account by the host system as a parallel input / output device. According to another particularity, the interface circuit is arranged on one side of a multilayer printed circuit ensuring the electrical connections between on the one hand the various electronic components and on the other hand the bomier of the CompactFlash type and the coil constituting the radiofrequency transmitting antenna; the electronic radio frequency identification circuit and the microcontroller being arranged on the opposite face of the multilayer printed circuit.
Selon une autre particularité, le circuit imprimé a une dimension correspondant aux mémoires CompactFlash de type I ou II.According to another particularity, the printed circuit has a dimension corresponding to CompactFlash memories of type I or II.
Selon une autre particularité, le bornier de liaison du circuit d'interface avec le monde externe et compatible CompactFlash et le circuit imprimé est encapsulé dans un boîtier de largeur de l'ordre de 3mm, de longueur de l'ordre de 4mm et d'épaisseur inférieure à 3,5 millimètres.According to another particularity, the connection terminal block of the interface circuit with the external world and compatible CompactFlash and the printed circuit is encapsulated in a housing with a width of the order of 3mm, a length of the order of 4mm and thickness less than 3.5 millimeters.
Selon une autre particularité, le circuit imprimé multicouche comprend essentiellement trois couches conductrices d'épaisseur déterminée dont une couche double face et deux couches d'isolant d'épaisseur déterminée, l'épaisseur des couches conductrices supérieure et inférieure étant comprise entre 7 et 11 μm, l'épaisseur de couche d'isolant étant comprise entre 45 etAccording to another particularity, the multilayer printed circuit essentially comprises three conductive layers of determined thickness, including a double-sided layer and two layers of insulator of determined thickness, the thickness of the upper and lower conductive layers being between 7 and 11 μm. , the thickness of the insulating layer being between 45 and
55μm, et l'épaisseur de la couche conductrice double face située entre les deux couches d'isolant étant comprise entre 45 et 55μm. D'autres particularités et avantages de la présente invention apparaîtront plus clairement à la lecture de la description ci-après faite en référence aux dessins annexés dans lesquels : - les figures 1A et 1B représentent un schéma d'un dispositif électronique mettant en œuvre le procédé de communication selon l'invention,55 μm, and the thickness of the double-sided conductive layer situated between the two layers of insulation being between 45 and 55 μm. Other features and advantages of the present invention will appear more clearly on reading the description below made with reference to the accompanying drawings in which: FIGS. 1A and 1B represent a diagram of an electronic device implementing the communication method according to the invention,
- la figure 2 représente un diagramme du composant d'interface parallèle/parallèle utilisé dans le dispositif électronique. - la figure 3 représente un exemple de réalisation du circuit multicouche.- Figure 2 shows a diagram of the parallel / parallel interface component used in the electronic device. - Figure 3 shows an embodiment of the multilayer circuit.
Le procédé de communication est utilisé pour assurer la communication entre un circuit d'identification par radiofrequence et un système hôte (1 ), lors de la connexion du circuit d'identification au système hôte, par l'intermédiaire d'une interface parallèle.The communication method is used to provide communication between a radio frequency identification circuit and a host system (1), when the identification circuit is connected to the host system, via a parallel interface.
Les figures 1A et 1B représentent un schéma d'un dispositif électronique mettant en œuvre le procédé de communication selon l'invention. Selon la variante de réalisation représentée aux figures 1A et 1B, le système hôte (1 ) est un ordinateur, par exemple portable, comportant un processeur de type PC et le port parallèle (100) utilisé pour connecter le dispositif électronique est de type PCMCIA ou, préférentiellement, de type CompactFlash (marque déposée par la société CompactFlash Association). La norme CompactFlash est issue de la norme PCMCIA mais comprend des caractéristiques propres tout en étant compatible avec la norme PCMCIA. Ainsi, le dispositif électronique selon l'invention est, dans une variante de réalisation, conforme électriquement et mécaniquement à la norme CompactFlash mais peut être connecté à un port PCMCIA par l'intermédiaire d'un adaptateur CompactFlash/PCMCIA disponible dans le commerce.FIGS. 1A and 1B represent a diagram of an electronic device implementing the communication method according to the invention. According to the embodiment shown in FIGS. 1A and 1B, the host system (1) is a computer, for example portable, comprising a processor of PC type and the parallel port (100) used to connect the electronic device is of PCMCIA type or , preferably, of the CompactFlash type (trademark registered by the company CompactFlash Association). The CompactFlash standard comes from the PCMCIA standard but includes its own characteristics while being compatible with the PCMCIA standard. Thus, the electronic device according to the invention is, in an alternative embodiment, electrically and mechanically compliant with the CompactFlash standard but can be connected to a PCMCIA port by means of a commercially available CompactFlash / PCMCIA adapter.
Le système hôte (1) comprend également un contrôleur spécifique du port PCMCIA. Le circuit électronique représenté aux figures 1A, 1B est monté sur un circuit imprimé multicouche avec des composants sur chacune des deux faces opposées du circuit imprimé. Le circuit imprimé de quelques dixièmes de millimètres d'épaisseur a la surface d'une boîte d'allumettes de l'ordre de 3 cm par 4 cm). Sur cette plaquette de circuit imprimé sont reliés entre eux par les pistes conductrices du circuit multicouche, les composants réalisant les fonctions ci-après décrites. La figure 3 représente un exemple de réalisation du circuit multicouche. Le circuit comprend essentiellement trois couches conductrices (1010 à 1012) d'épaisseur déterminée dont une couche (1011) double face et deux couches d'isolant (1020, 1021 ) d'épaisseur déterminée. Les couches conductrices supérieure (1010) et inférieure (1012) ont une épaisseur comprise entre 7 et 11μm, et choisie égale à 9μm. Chaque couche d'isolant (1020, 1021 ) a une épaisseur comprise entre 45 et 55μm et choisie égale à 50μm. La couche conductrice (1011 ) double face est située entre les deux couches (1020, 1021) d'isolant et a une épaisseur comprise entre 45 et 55μm et choisie égale à 50μm. La couche conductrice (1011 ) double face est, par exemple, réalisée à partir d'un matériau possédant deux faces cuivrées, par exemple, commercialisé sous la référence FR4 par la société française NELCO. L'épaisseur totale du circuit multicouche, y compris la métallisation, est comprise entre 200 et 240μm et est choisie égale à 227μm. L'isolant choisi est, par exemple, une résine époxy, par exemple commercialisée sous la référence Preg 104 par la société américaine ARLON.The host system (1) also includes a specific PCMCIA port controller. The electronic circuit shown in FIGS. 1A, 1B is mounted on a multilayer printed circuit with components on each of the two opposite faces of the printed circuit. The printed circuit a few tenths of a millimeter thick has the surface of a matchbox of the order of 3 cm by 4 cm). On this printed circuit board are interconnected by the conductive tracks of the multilayer circuit, the components performing the functions described below. FIG. 3 represents an exemplary embodiment of the multilayer circuit. The circuit essentially comprises three conductive layers (1010 to 1012) of determined thickness including a double face layer (1011) and two layers of insulator (1020, 1021) of determined thickness. The upper (1010) and lower (1012) conductive layers have a thickness of between 7 and 11 μm, and chosen to be equal to 9 μm. Each insulating layer (1020, 1021) has a thickness between 45 and 55 μm and chosen equal to 50 μm. The double-sided conductive layer (1011) is located between the two layers (1020, 1021) of insulation and has a thickness between 45 and 55 μm and chosen equal to 50 μm. The conductive layer (1011) double face is, for example, made from a material having two copper-colored faces, for example, marketed under the reference FR4 by the French company NELCO. The total thickness of the multilayer circuit, including the metallization, is between 200 and 240 μm and is chosen to be equal to 227 μm. The insulator chosen is, for example, an epoxy resin, for example sold under the reference Preg 104 by the American company ARLON.
Un premier composant d'identification par radiofrequence (10) est constitué, par exemple, par le composant commercialisé par Philips sous la référence HTRC110, tout autre composant similaire pouvant également être utilisé. Ce composant est monté sur la même face du circuit imprimé avec un microcontrôleur (20) constitué, par exemple, par un composant commercialisé par Intel sous la référence 89C51 , tout autre composant similaire pouvant également être utilisé. Un troisième composant (30) constituant un circuit d'interface est constitué, par exemple, par le circuit commercialisé par Texas Industrie sous la référence TL16PC564B, tout autre composant similaire pouvant également être utilisé. Ce circuit (30) est monté sur la face opposée du circuit imprimé et est relié, d'une part au bornier PCMCIA (50), et d'autre part, à travers les couches du circuit imprimé, au bus (21) du microcontrôleur (20). Enfin, le point milieu M entre une résistance (13) et une pluralité de condensateurs (15) connectés en série entre une sortie de transmission et une entrée de réception RX, est relié par un fil souple à une bobine (11) dont l'autre extrémité est également reliée par un fil souple à une deuxième sortie de transmission TX.A first radio frequency identification component (10) consists, for example, of the component marketed by Philips under the reference HTRC110, any other similar component that can also be used. This component is mounted on the same face of the printed circuit with a microcontroller (20) constituted, for example, by a component sold by Intel under the reference 89C51, any other similar component that can also be used. A third component (30) constituting an interface circuit is constituted, for example, by the circuit marketed by Texas Industry under the reference TL16PC564B, any other similar component that can also be used. This circuit (30) is mounted on the opposite face of the printed circuit and is connected, on the one hand to the PCMCIA terminal block (50), and on the other hand, through the layers of the printed circuit, to the bus (21) of the microcontroller (20). Finally, the midpoint M between a resistor (13) and a plurality of capacitors (15) connected in series between a transmission output and a reception input RX, is connected by a flexible wire to a coil (11) whose other end is also connected by a flexible wire to a second TX transmission output.
Le composant ou circuit (10) d'identification par radiofrequence est relié à une sonde émettrice réceptrice comprenant la bobine (11 ). Le circuit (10) est commandé par le microcontrôleur (20) auquel il est connecté. Le microcontrôleur (20) est relié au connecteur femelle (50) compatible avec le connecteur complémentaire mâle (100, Fig.2) du port PCMCIA, par l'intermédiaire d'un composant d'interface (30) parallèle/parallèle. Le composant d'interface (30) comprend le bus (21 ) de données et un bus (31 ) d'adresse. Le dispositif électronique comprend également un diviseur de fréquence (40), et une horloge (60) à 32 MHZ connectée au composant d'interface (30) et au travers d'un diviseur (40) au microcontrôleur (20). La communication entre le système hôte (1) et le dispositif électronique est réalisée par une interface (30). La particularité de cette interface (30) est que le système hôte (1 ) et le microcontrôleur (20) sont maîtres de cette interface. En effet, par principe, un microcontrôleur (20) doit être maître de son bus (21 ) qui est relié à cette interface (30). De même, le processeur du système hôte est maître de ses périphériques et donc du port PCMCIA auquel l'interface (30) connecte le dispositif électronique. Par conséquent, la connexion entre le microcontrôleur (20) et le processeur du système hôte (1), est réalisée par l'intermédiaire d'un bus maître/maître.The radiofrequency identification component or circuit (10) is connected to a receiving transmitter probe comprising the coil (11). The circuit (10) is controlled by the microcontroller (20) to which it is connected. The microcontroller (20) is connected to the female connector (50) compatible with the complementary male connector (100, Fig. 2) of the PCMCIA port, via a parallel / parallel interface component (30). The interface component (30) includes the data bus (21) and an address bus (31). The electronic device also includes a frequency divider (40), and a 32 MHz clock (60) connected to the interface component (30) and through a divider (40) to the microcontroller (20). Communication between the host system (1) and the electronic device is carried out by an interface (30). The particularity of this interface (30) is that the host system (1) and the microcontroller (20) are masters of this interface. Indeed, in principle, a microcontroller (20) must be master of its bus (21) which is connected to this interface (30). Likewise, the processor of the host system is master of its peripherals and therefore of the PCMCIA port to which the interface (30) connects the electronic device. Consequently, the connection between the microcontroller (20) and the processor of the host system (1) is carried out via a master / master bus.
Selon l'art antérieur, un port de type PCMCIA peut fonctionner selon trois modes. Le premier mode de fonctionnement est le mode mémoire et permet de connecter et d'accéder à une mémoire externe. Le deuxième mode est le mode entrée/sortie dans lequel des informations peuvent être échangées entre le système hôte et un dispositif électronique connecté au port PCMCIA. Le troisième mode est le mode IDE dans lequel il est possible de connecter un disque au système hôte via le port PCMCIA. Selon la norme, lors de la connexion de tout équipement sur le port PCMCIA (100) du système hôte, le port (100) doit fonctionner selon le premier mode pendant la phase d'initialisation et de reconnaissance du port (100) par le contrôleur spécifique du système hôte. En d'autres termes, quel que soit le mode de fonctionnement du dispositif électronique connecté au port PCMCIA, le port PCMCIA (100) de ce dispositif doit être configuré comme si le dispositif était une mémoire, pendant une durée déterminée de l'ordre d'une vingtaine de millisecondes. Selon l'invention, à l'issue des 20 millisecondes, par exemple, de la phase d'initialisation, le microcontrôleur (20) modifie l'état la configuration du composant (30) d'interface pour basculer les signaux des broches du connecteur (50) dans un état faisant interpréter par le système hôte que le dispositif connecté au port (100) PCMCIA fonctionne dans le mode entrée/sortie. Selon l'art antérieur, le composant d'interface (30) choisi est initialement prévu pour commander une ligne série et comprend à cet effet deux tampons de communication (3002, 3003, Fig.2) et une pluralité de registres permettant de déterminer l'état de ces deux tampons de communication. L'utilisation de ces tampons, selon l'invention, sera décrite ultérieurement. Le circuit d'identification (10) est en fait une base de lecture et d'écriture dans un transpondeur. Le circuit (10) comprend entre ses bornes de transmission TX un circuit résonnant comprenant en série une bobine (11 ) et des condensateurs (15) servant de sonde en réagissant aux variations de charge de son environnement. Aux bornes de la bobine (11 ), il règne une tension importante qui oscille à une fréquence de l'ordre de 125 kHz. En fonction de l'environnement de la bobine (11), les valeurs maximales de la tension vont fluctuer légèrement. C'est cette fluctuation qui est détectée et traitée par le circuit (10) d'identification. La tension aux bornes de la bobine (11) est appliquée sur une entrée RX du circuit (10) d'identification. Afin de ramener la valeur de tension dans la zone d'utilisation du circuit d'identification, la sortie de la bobine (11 ) comprend une résistance (13) en série. La tension est ensuite traitée, notamment par redressement, pour former un signal rectangulaire constitué d'une succession d'impulsions plus ou moins longues et représentatives de la variation de la valeur maximale de tension de la bobine (11) au cours du temps. Ce signal est généré sur une sortie (12) du circuit (10) d'identification et appliqué à une entrée (22) d'interruption du microcontrôleur (20) pour effectuer l'analyse de ce signal. L'analyse du signal consiste à mesurer les intervalles de temps entre un front montant et un front descendant successifs du signa, I puis de comparer les valeurs des intervalles obtenues, avec les valeurs attendues mémorisées dans une table de la mémoire du microcontrôleur (20) et correspondant à un protocole déterminé de type Manchester.According to the prior art, a PCMCIA type port can operate in three modes. The first operating mode is memory mode and allows connection and access to an external memory. The second mode is the input / output mode in which information can be exchanged between the host system and an electronic device connected to the PCMCIA port. The third mode is IDE mode in which it is possible to connect a disk to the host system via the PCMCIA port. According to the standard, when connecting any equipment to the PCMCIA port (100) of the host system, the port (100) must operate in the first mode during the phase of initialization and recognition of the port (100) by the controller specific to the host system. In other words, whatever the operating mode of the electronic device connected to the PCMCIA port, the PCMCIA port (100) of this device must be configured as if the device were a memory, for a determined duration of the order of twenty milliseconds. According to the invention, at the end of the 20 milliseconds, for example, of the initialization phase, the microcontroller (20) changes the state of the configuration of the interface component (30) to switch the signals of the connector pins (50) in a state causing the host system to interpret that the device connected to the PCMCIA port (100) is operating in the input / output mode. According to the prior art, the interface component (30) chosen is initially provided for controlling a serial line and for this purpose comprises two communication buffers (3002, 3003, Fig. 2) and a plurality of registers making it possible to determine the status of these two communication buffers. The use of these pads, according to the invention, will be described later. The identification circuit (10) is in fact a base for reading and writing in a transponder. The circuit (10) comprises, between its TX transmission terminals, a resonant circuit comprising in series a coil (11) and capacitors (15) serving as a probe by reacting to variations in the charge of its environment. At the terminals of the coil (11), there is a large voltage which oscillates at a frequency of the order of 125 kHz. Depending on the environment of the coil (11), the maximum values of the voltage will fluctuate slightly. It is this fluctuation which is detected and processed by the identification circuit (10). The voltage across the coil (11) is applied to an RX input of the identification circuit (10). In order to bring the voltage value back into the area of use of the identification circuit, the output of the coil (11) comprises a resistor (13) in series. The voltage is then processed, in particular by rectification, to form a rectangular signal consisting of a succession of more or less long pulses and representative of the variation of the maximum value of voltage of the coil (11) over time. This signal is generated on an output (12) of the identification circuit (10) and applied to an interrupt input (22) of the microcontroller (20) to analyze this signal. Signal analysis consists of measure the time intervals between a rising edge and a successive falling edge of the signal, I then compare the values of the intervals obtained, with the expected values stored in a table in the memory of the microcontroller (20) and corresponding to a determined protocol of Manchester type.
Pour ce faire, le microcontrôleur (20) comprend un registre particulier (TIMER) activé, soit sur un front montant, soit sur un front descendant. Ainsi, lorsqu'un premier front, par exemple montant, est détecté, le registre (TIMER) est consulté et la sensibilité d'activation du registre est inversée. Ainsi, le registre est consulté dès qu'un front descendant est détecté et la consultation du registre permet de connaître l'intervalle de temps entre le front montant et le front descendant suivant. De même, après la détection du front descendant, la sensibilité du registre est de nouveau inversée pour une nouvelle détection du prochain front montant. La comparaison entre la valeur des intervalles de temps mesurée et les valeurs de temps attendues permet de déterminer la valeur d'un bit de donnée. La valeur de ce bit est ensuite transmise sur le bus (21 ) vers le tampon d'émission (TE, Fig.2) du composant d'interface (30), puis vers le système hôte (1 ) par la connectique (50, 100) PCMCIA. Le circuit (10) d'identification reçoit également sur une entrée (14) des signaux de commande du microcontrôleur (20). Ces signaux sont transmis selon une liaison série synchronisée avec une horloge de validation (SCLK). Ces signaux de commande sont interprétés par le circuit (10) d'identification, par exemple, comme le signal du déclenchement d'une action d'identification provoquant l'émission par le circuit (10) d'un train de signaux transmis par la bobine (11 ) au circuit intégré (3) relié à une antenne (4) couplée par ondes électromagnétiques à la bobine (11 ). Ce circuit (2) extrait du signal émis par la bobine (1 1 ) son alimentation et renvoie par son antenne (4) l'information demandée et contenue dans la mémoire du circuit intégré (3). Comme expliqué précédemment, le composant d'interface (30) utilisé, selon l'invention, est utilisé dans l'art antérieur pour commander des lignes séries, par exemple, pour un modem externe. Selon l'invention, ce composant d'interface est programmé différemment pour permettre d'acquérir des données provenant du circuit (10) d'identification. Cependant, vis-à-vis du système hôte, le dispositif électronique comprenant le composant (30) d'interface sera vu comme un émetteur récepteur asynchrone universel (UART : Universal, asynchronous, receiver transmitter). De même, comme expliqué précédemment, la présence du microcontrôleur (20) et du système hôte accédant au même composant (30) peut engendrer des problèmes de conflit d'accès. Ces problèmes sont résolus par l'intermédiaire d'une configuration particulière du composant d'interface (30) décrite en référence à la figure 2. Cette figure 2 représente schématiquement la structure interne du composant d'interface (30). De manière connue, ce composant (30) d'interface comprend deux sections (300, 301). Une première section (300, UART) offre une interface de type émetteur transmetteur universel asynchrone, et une deuxième section (301 , PCMCIA) offre une interface PCMCIA. L'interface UART comprend deux tampons (3002, 3003) de communication et une pluralité de registres (3001 , 3004) dont un registre (3004, CR) de contrôle. Les tampons (3002, 3003) forment, par exemple une structure de mémoire de type FOFI (First In, First Out : premier entrée, premier sortie) de la section PCMCIA comprend une pluralité (3011 ) de huit registres de configuration (CCRO à CCR7), et des registres (3010, CIS) définissant la personnalité et les fonctionnalités du dispositif électronique relié au composant d'interface. Selon l'invention, les deux tampons (3002, 3003) de communication, initialement utilisés pour commander une ligne série, sont exploités pour résoudre le problème de conflit d'accès au bus (21 , fig. 1A et 1B) en utilisant le premier tampon TR en réception entre le circuit (30) et le système hôte (1 ). Ceci signifie que le système hôte (1 ) accède au tampon (3002) de réception TR uniquement en écriture, alors que le microcontrôleur ne peut accéder à ce même tampon TR qu'en mode lecture. De même, le tampon d'émission TE vers le système hôte ne peut être accessible qu'en mode écriture par le microcontrôleur (20) et en mode lecture par le système hôte (1 ).To do this, the microcontroller (20) comprises a specific register (TIMER) activated, either on a rising edge or on a falling edge. Thus, when a first edge, for example a rising edge, is detected, the register (TIMER) is consulted and the activation sensitivity of the register is reversed. Thus, the register is consulted as soon as a falling edge is detected and consultation of the register makes it possible to know the time interval between the rising edge and the next falling edge. Similarly, after the detection of the falling edge, the sensitivity of the register is again inverted for a new detection of the next rising edge. The comparison between the value of the measured time intervals and the expected time values makes it possible to determine the value of a data bit. The value of this bit is then transmitted on the bus (21) to the transmit buffer (TE, Fig. 2) of the interface component (30), then to the host system (1) via the connectors (50, 100) PCMCIA. The identification circuit (10) also receives on an input (14) control signals from the microcontroller (20). These signals are transmitted over a serial link synchronized with a validation clock (SCLK). These control signals are interpreted by the identification circuit (10), for example, as the signal for the initiation of an identification action causing the transmission by the circuit (10) of a train of signals transmitted by the coil (11) to the integrated circuit (3) connected to an antenna (4) coupled by electromagnetic waves to the coil (11). This circuit (2) extracts from the signal emitted by the coil (1 1) its power supply and returns by its antenna (4) the information requested and contained in the memory of the integrated circuit (3). As explained above, the interface component (30) used, according to the invention, is used in the prior art to control serial lines, for example, for an external modem. According to the invention, this component interface is programmed differently to allow the acquisition of data from the identification circuit (10). However, vis-à-vis the host system, the electronic device comprising the interface component (30) will be seen as a universal asynchronous transceiver (UART: Universal, asynchronous, receiver transmitter). Likewise, as explained above, the presence of the microcontroller (20) and the host system accessing the same component (30) can cause access conflict problems. These problems are solved by means of a particular configuration of the interface component (30) described with reference to FIG. 2. This FIG. 2 schematically represents the internal structure of the interface component (30). In known manner, this interface component (30) comprises two sections (300, 301). A first section (300, UART) offers a universal asynchronous transmitter-transmitter interface, and a second section (301, PCMCIA) offers a PCMCIA interface. The UART interface includes two communication buffers (3002, 3003) and a plurality of registers (3001, 3004) including a control register (3004, CR). The buffers (3002, 3003) form, for example a memory structure of the FOFI (First In, First Out) type of the PCMCIA section comprising a plurality (3011) of eight configuration registers (CCRO to CCR7 ), and registers (3010, CIS) defining the personality and functionality of the electronic device connected to the interface component. According to the invention, the two communication buffers (3002, 3003), initially used to control a serial line, are used to solve the problem of conflicting access to the bus (21, fig. 1A and 1B) by using the first buffer TR in reception between the circuit (30) and the host system (1). This means that the host system (1) accesses the receive buffer TR (3002) only in write mode, while the microcontroller can access this same buffer TR only in read mode. Similarly, the transmission buffer TE to the host system can only be accessed in write mode by the microcontroller (20) and in read mode by the host system (1).
Lors de la connexion du dispositif électronique (fig. 1A et 1B) sur un port PCMCIA du système hôte, ce dernier détecte dans un premier temps qu'un dispositif a été connecté par l'intermédiaire des deux fils (51 , 52, fig. 1B) du port (50) PCMCIA. Cette détection provoque une procédure d'initialisation du contrôleur PCMCIA du système hôte pendant laquelle le dispositif connecté au composant (30) d'interface doit fonctionner selon le mode mémoire. Pour ce faire, le microcontrôleur (20) programme le composant d'interface (30) en modifiant la valeur du registre de contrôle (CR) pour le programmer à une valeur déterminée, par exemple à la valeur 2E en hexadécimal, pendant la durée de l'initialisation du contrôleur PCMCIA du système hôte. Le microcontrôleur (20) surveille également la modification éventuelle d'un registre de configuration (CCR0) déterminé. En effet, dès que le système hôte (100) a pris en compte la présence d'un élément d'interface (30) sur son port PCMCIA, il modifie le contenu du registre de configuration (CCR0) déterminé. Le microcontrôleur (20), pendant cette phase, est en boucle d'attente. Dès que le microcontrôleur (20) du dispositif électronique détecte une modification de ce registre de configuration (CCR0), il programme à nouveau le composant d'interface (30) pour modifier la valeur du registre de contrôle (CR). Selon l'invention, la nouvelle valeur hexadécimale déterminée sera fixée, par exemple à 8E. Cette valeur indique au système hôte (100) que, premièrement l'interface série du composant d'interface (30) est court-circuitée, deuxièmement que le mode adresse est validé, troisièmement que les interruptions du système hôte sont validées, et que la personnalité du circuit branché au port est du type entrée/sortie avec validation des interruptions. Cette valeur est alors consultée par le système hôte (100) qui consulte alors les registres (CIS, Card information structure). Ces registres contiennent jusqu'à 256 informations normalisées sur 8 bits pour déclarer le dispositif électronique selon l'invention, comme un émetteur transmetteur asynchrone. A partir de ce moment, le système hôte (100) et le microcontrôleur (20) accèdent librement aux tampons de communication (3002, 3003) du composant d'interface (30). Afin de régler les conflits d'accès au bus, un premier tampon de communication (3002, TR), dit de réception, est accessible uniquement en écriture (3110) par le système hôte et uniquement en lecture (3100) pour le microcontrôleur (20). Le deuxième tampon de communication (3003, TE), dit d'émission, est accessible uniquement en lecture (31 1 1 ) par le système hôte (100), et uniquement en écriture (3101 ) par le microcontrôleur (20). La gestion de l'occupation des tampons (TR, TE) de communication est réalisée par des fonctions du circuit (30) initialement utilisées pour commander une ligne série. Cette gestion est réalisée par des registres (LSR, MCR) particuliers de la section UART du composant d'interface. Initialement, ces registres étaient utilisés pour donner l'état des tampons.When connecting the electronic device (fig. 1A and 1B) to a PCMCIA port on the host system, the latter first detects that a device was connected via the two wires (51, 52, fig. 1B) of the PCMCIA port (50). This detection causes an initialization procedure of the PCMCIA controller of the host system during which the device connected to the interface component (30) must operate according to the memory mode. To do this, the microcontroller (20) programs the interface component (30) by modifying the value of the control register (CR) to program it at a determined value, for example at the value 2E in hexadecimal, for the duration of initialization of the PCMCIA controller of the host system. The microcontroller (20) also monitors the possible modification of a determined configuration register (CCR0). In fact, as soon as the host system (100) has taken into account the presence of an interface element (30) on its PCMCIA port, it modifies the content of the determined configuration register (CCR0). The microcontroller (20), during this phase, is in a waiting loop. As soon as the microcontroller (20) of the electronic device detects a modification of this configuration register (CCR0), it again programs the interface component (30) to modify the value of the control register (CR). According to the invention, the new determined hexadecimal value will be fixed, for example at 8E. This value indicates to the host system (100) that, firstly, the serial interface of the interface component (30) is short-circuited, secondly that the address mode is validated, thirdly that the interrupts of the host system are validated, and that the personality of the circuit connected to the port is of the input / output type with validation of interruptions. This value is then consulted by the host system (100) which then consults the registers (CIS, Card information structure). These registers contain up to 256 8-bit standardized information for declaring the electronic device according to the invention, as an asynchronous transmitter-transmitter. From this moment, the host system (100) and the microcontroller (20) have free access to the communication buffers (3002, 3003) of the interface component (30). In order to resolve the access conflicts to the bus, a first communication buffer (3002, TR), called reception, is only accessible in writing (3110) by the host system and only in reading (3100) for the microcontroller (20 ). The second communication buffer (3003, TE), called transmission, is accessible only in reading (31 1 1) by the host system (100), and only in writing (3101) by the microcontroller (20). The management of the occupation of the communication buffers (TR, TE) is carried out by functions of the circuit (30) initially used to control a serial line. This management is carried out by specific registers (LSR, MCR) of the UART section of the interface component. Initially, these registers were used to give the state of the buffers.
Selon l'invention, pour vérifier que le tampon de réception (TR) n'est pas vide, le microcontrôleur (20) consulte un premier bit particulier, par exemple le bit THRE (Transmit and Hold Register Empty : transmission et maintien du registre vide), d'un premier registre déterminé, par exemple le registre LSR (Life Status Register : registre de statut). Si ce premier bit (THRE) est, par exemple, égal à 1 , alors le programme du microprocesseur (20) en conclut qu'il peut lire le contenu du tampon de réception (TR). Ce premier bit (THRE) est également consulté par le système hôte (100) avant d'effectuer une opération d'écriture dans le tampon de réception (TR). En effet, pour éviter de perdre des données, il faut que le contenu du tampon de réception ait été lu avant d'écrire de nouvelles données. Ainsi, lorsque le microcontrôleur (20) a lu les données contenues dans le tampon de réception (TR), il met la valeur du premier bit (THRE), par exemple, à zéro, ce qui indique au système hôte que les données précédemment écrites ont été lues. Dans le cas contraire, si ce premier bit THRE est, par exemple, à 1 , le programme du système hôte attend et vient lire périodiquement ce bit pour s'assurer de son passage, par exemple à zéro, avant d'envoyer de nouvelles données vers le tampon de réception TR. De la même façon, avant d'écrire dans le tampon d'émission (TE) le microprocesseur (20) consulte un deuxième bit déterminé, par exemple le bit RTS (Request to Send : requête à envoyer), d'un deuxième registre déterminé, par exemple le registre MCR (Modem Control register : registre de contrôle du modem). Dès que ce deuxième bit (RTS) est, par exemple, égal à 1 , le microprocesseur (20) déclenche une procédure d'écriture dans le tampon d'émission (TE) et modifie la valeur du deuxième bit (RTS) pour qu'elle soit, par exemple, égale à zéro. Ce deuxième bit (RTS) est également consulté par le système hôte (1) avant d'effectuer une opération de lecture dans le tampon d'émission (TE). En effet, pour éviter de lire des données erronées, il faut s'assurer que le tampon d'émission n'est pas vide. Lorsque le deuxième bit (RTS) est à zéro, le système hôte (1) lit le tampon d'émission TE et fait passer ce bit (RTS) à 1 , indiquant ainsi au microcontrôleur (20) qu'il peut venir écrire dans le tampon d'émission TE.According to the invention, to verify that the reception buffer (TR) is not empty, the microcontroller (20) consults a first specific bit, for example the THRE bit (Transmit and Hold Register Empty: transmission and maintenance of the empty register ), a first determined register, for example the LSR register (Life Status Register). If this first bit (THRE) is, for example, equal to 1, then the microprocessor program (20) concludes that it can read the content of the reception buffer (TR). This first bit (THRE) is also consulted by the host system (100) before performing a write operation in the reception buffer (TR). To avoid losing data, the content of the reception buffer must be read before writing new data. Thus, when the microcontroller (20) has read the data contained in the reception buffer (TR), it sets the value of the first bit (THRE), for example, to zero, which indicates to the host system that the data previously written have been read. Otherwise, if this first THRE bit is, for example, at 1, the program of the host system waits and comes periodically to read this bit to ensure that it has passed, for example to zero, before sending new data. to the reception buffer TR. Similarly, before writing to the send buffer (TE), the microprocessor (20) consults a second determined bit, for example the RTS bit (Request to Send), from a second determined register. , for example the Modem Control register (MCR). As soon as this second bit (RTS) is, for example, equal to 1, the microprocessor (20) initiates a write procedure in the transmission buffer (TE) and modifies the value of the second bit (RTS) so that for example, it is zero. This second bit (RTS) is also consulted by the host system (1) before performing a read operation in the transmit buffer (TE). Indeed, to avoid reading erroneous data, it is necessary to ensure that the transmission buffer is not empty. When the second bit (RTS) is zero, the host system (1) reads the TE transmission buffer and sets this bit (RTS) to 1, thus indicating to the microcontroller (20) that it can write to the TE transmission buffer.
Ainsi, les conflits dans le flux des données sont évités. Par contre, le circuit d'interface présente un risque d'accès simultané sur tous les registres partagés notamment le premier ou le deuxième bit déterminé des registres LSR ou RTS. Ce conflit est géré par la logique d'arbitrage du composant (30) d'interface et décide qu'en dernier lieu c'est le système hôte qui remporte l'arbitrage lorsqu'un accès simultané en écriture survient sur un même registre de la part du microcontrôleur (20) et du système hôte (100).Thus, conflicts in the data flow are avoided. On the other hand, the interface circuit presents a risk of simultaneous access to all of the shared registers, in particular the first or the second determined bit of the LSR or RTS registers. This conflict is managed by the arbitration logic of the interface component (30) and decides that ultimately it is the host system which wins the arbitration when a simultaneous write access occurs on the same register of the part of the microcontroller (20) and the host system (100).
Il doit être évident pour les personnes versées dans l'art que la présente invention permet des modes de réalisation sous de nombreuses autres formes spécifiques sans l'éloigner du domaine d'application de l'invention comme revendiqué. Par conséquent, les présents modes de réalisation doivent être considérés à titre d'illustration mais peuvent être modifiés dans le domaine défini par la portée des revendications jointes. It should be obvious to those skilled in the art that the present invention allows embodiments in many other specific forms without departing from the scope of the invention as claimed. Therefore, the present embodiments should be considered by way of illustration but may be modified in the field defined by the scope of the appended claims.

Claims

REVENDICATIONS
1. Procédé de communication entre un système hôte (1 ) et un circuit (10) électronique d'identification par radiofrequence contrôlé par un microcontrôleur (20) caractérisé en ce que le microcontrôleur (20) communique avec le système hôte (1) par l'intermédiaire d'un bus PCMCIA ou CompactFlash avec un composant d'interface (30) parallèle relié à un bus maître (21), le procédé comprenant :1. A method of communication between a host system (1) and an electronic circuit (10) for radio frequency identification controlled by a microcontroller (20) characterized in that the microcontroller (20) communicates with the host system (1) via the intermediary of a PCMCIA or CompactFlash bus with a parallel interface component (30) connected to a master bus (21), the method comprising:
- une étape d'initialisation comprenant une lecture d'un registre de contrôle (CR) du composant d'interface (30) par le système hôte (100) pour vérifier que le composant d'interface (30) est dans le mode mémoire,an initialization step comprising a reading of a control register (CR) of the interface component (30) by the host system (100) to verify that the interface component (30) is in the memory mode,
- une étape de confirmation de la prise en compte du composant d'interface (30) par le système hôte (1 ),a step of confirming that the interface component (30) has been taken into account by the host system (1),
- une étape de modification du registre de contrôle (CR) par le microcontrôleur (20) pour faire passer le composant d'interface (30) en mode entrée/sortie parallèle,a step of modifying the control register (CR) by the microcontroller (20) to switch the interface component (30) into parallel input / output mode,
- une étape de communication entre le système hôte (1) et le microcontrôleur (20) en mode entrée/sortie parallèle comme un composant standard UART- a step of communication between the host system (1) and the microcontroller (20) in parallel input / output mode as a standard UART component
2. Procédé de communication entre un système hôte et un circuit électronique d'identification par radiofrequence selon la revendication 1 , caractérisé en ce que la valeur choisie pour modifier le registre de contrôle (CR), court-circuite l'interface série du composant d'interface parallèle/parallèle, valide le mode adresse, valide les interruptions du système hôte (1), et affecte la fonctionnalité entrée/sortie au composant d'interface (30) en validant les interruptions.2. A method of communication between a host system and an electronic radio frequency identification circuit according to claim 1, characterized in that the value chosen to modify the control register (CR), short-circuits the serial interface of the component d 'parallel / parallel interface, validates the address mode, validates the interrupts of the host system (1), and assigns the input / output functionality to the interface component (30) by validating the interrupts.
3. Procédé de communication entre un système hôte et un circuit électronique d'identification par radiofrequence selon la revendication 1 ou 2, caractérisé en ce que le composant (30) d'interface parallèle/parallèle comprend un premier tampon (TR) de communication, dit de réception, dans lequel le système hôte (1 ) peut seulement écrire (3110) et dans lequel le microcontrôleur (20) peut seulement lire (3100), et un deuxième tampon (TE) de communication, dit d'émission, dans lequel le système hôte (100) peut seulement lire (3111) et dans lequel le microcontrôleur (20) peut seulement écrire. 3. A method of communication between a host system and an electronic radio frequency identification circuit according to claim 1 or 2, characterized in that the component (30) of parallel / parallel interface comprises a first communication buffer (TR), said reception, in which the host system (1) can only write (3110) and in which the microcontroller (20) can only read (3100), and a second communication buffer (TE), called transmission, in which the host system (100) can only read (3111) and in which the microcontroller (20) can only to write.
4. Procédé de communication entre un système hôte et un circuit électronique d'identification par radiofrequence selon la revendication 3, caractérisé en ce que l'étape de communication comprend une étape d'écriture des données comportant :4. A method of communication between a host system and an electronic radio frequency identification circuit according to claim 3, characterized in that the communication step comprises a step of writing the data comprising:
- une étape de vérification par le système hôte (1 ), respectivement par le microcontrôleur (20), que le tampon de réception (TR), respectivement d'émission (TE), est vide en consultant la valeur d'un premier (THRE) respectivement deuxième (RTS), bit particulier d'un premier (LSR), respectivement deuxième (MCR), registre déterminé,a step of verification by the host system (1), respectively by the microcontroller (20), that the reception buffer (TR), respectively of transmission (TE), is empty by consulting the value of a first (THRE ) respectively second (RTS), particular bit of a first (LSR), respectively second (MCR), determined register,
- une étape d'écriture (3110, 3101) des données dans le tampon de réception (TR), respectivement d'émission (TE),a step of writing (3110, 3101) data in the reception (TR), respectively transmission (TE) buffer,
- une étape de modification de la valeur du premier (THRE) respectivement deuxième (RTS) bit.- a step of modifying the value of the first (THRE) respectively second (RTS) bit.
5. Procédé de communication entre un système hôte et un circuit électronique d'identification par radiofrequence selon la revendication 4, caractérisé en ce que l'étape de communication comprend une étape de lecture (3100, 3111 ) des données comportant :5. A method of communication between a host system and an electronic radio frequency identification circuit according to claim 4, characterized in that the communication step comprises a step of reading (3100, 3111) of the data comprising:
- une étape de vérification par le système hôte (1 ), respectivement par le microcontrôleur (20), que le tampon d'émission (TE), respectivement de réception (TR), n'est pas vide en consultant la valeur du deuxième (RTS), respectivement du premier (THRE), bit particulier du deuxième (MCR), respectivement premier (LSR), registre déterminé,a step of verification by the host system (1), respectively by the microcontroller (20), that the transmit (TE), respectively receive (TR) buffer, is not empty by consulting the value of the second ( RTS), respectively of the first (THRE), particular bit of the second (MCR), respectively first (LSR), determined register,
- une étape de lecture (3100, 3111 ) des données présentes dans le tampon d'émission (TE) respectivement de réception (TR),a step of reading (3100, 3111) the data present in the transmission buffer (TE) respectively of reception (TR),
- une étape de modification de la valeur du deuxième (RTS) respectivement premier (THRE) bit. - a step of modifying the value of the second (RTS) respectively first (THRE) bit.
6. Procédé de communication entre un système hôte et un circuit électronique d'identification par radiofrequence selon l'une des revendications 1 à 5, caractérisé en ce que le composant d'interface (30) parallèle/parallèle est de type PCMCIA et préférentiellement de type PCMCIA CompactFlash. 6. A communication method between a host system and an electronic radio frequency identification circuit according to one of claims 1 to 5, characterized in that the interface component (30) parallel / parallel is of the PCMCIA type and preferably of PCMCIA CompactFlash type.
7. Procédé de communication entre un système hôte et un circuit électronique d'identification par radiofrequence selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend une étape de traitement et d'analyse des données fournies par le circuit d'identification (10) par radiofrequence comportant : - une étape de mise en forme, par le circuit d'identification, selon un signal rectangulaire, du signal représentatif des fluctuations de la tension aux bornes de la bobine du circuit d'identification (10),7. A method of communication between a host system and an electronic radio frequency identification circuit according to one of claims 1 to 5, characterized in that it comprises a step of processing and analysis of the data supplied by the circuit d 'identification (10) by radio frequency comprising: - a step of shaping, by the identification circuit, according to a rectangular signal, the signal representative of the voltage fluctuations across the coil of the identification circuit (10) ,
- une étape de mesure par le microcontrôleur (20), des intervalles de temps entre chaque front montant et chaque front descendant du signal rectangulaire transmis par le circuit (10) d'identification,a step of measuring by the microcontroller (20), time intervals between each rising edge and each falling edge of the rectangular signal transmitted by the identification circuit (10),
- une étape de comparaison, par le microcontrôleur (20), des intervalles de temps mesurés, avec des valeurs des intervalles fixées par un protocole déterminé, pour définir la valeur d'un bit, cette valeur étant représentative du signal produit par le circuit d'identification.a step of comparison, by the microcontroller (20), of the measured time intervals, with values of the intervals fixed by a determined protocol, to define the value of a bit, this value being representative of the signal produced by the circuit d 'identification.
8. Dispositif de communication entre le circuit (10) électronique d'identification par radiofrequence et un système hôte (1 ) caractérisé en ce qu'il comporte un composant d'interface (30) parallèle programmable par des registres (CR) de contrôle pour communiquer avec le système hôte (1 ) selon un protocole de système d'entrée/sortie parallèle du type CompactFlash et des moyens de lecture et d'écriture de registres de statut pour éviter des conflits d'accès entre deux tampons (TE, TR) permettant la communication entre le système hôte (1 ) et une logique intelligente (20) contrôlant le fonctionnement du circuit électronique (10) d'identification par radiofrequence.8. Communication device between the electronic radio frequency identification circuit (10) and a host system (1) characterized in that it comprises a parallel interface component (30) programmable by control registers (CR) for communicate with the host system (1) according to a parallel input / output system protocol of the CompactFlash type and means for reading and writing status registers to avoid access conflicts between two buffers (TE, TR) allowing communication between the host system (1) and an intelligent logic (20) controlling the operation of the electronic circuit (10) for radio frequency identification.
9. Dispositif selon la revendication précédente, caractérisé en ce que la logique intelligente est un microcontrôleur (20) recevant sur une de ses entrées (22) d'interruption le signal de sortie du circuit d'identification (10) par radiofrequence et envoyant par une de ses sorties séries sur l'entrée série du circuit (10) d'identification par radiofrequence, les informations échangées par radiofrequence.9. Device according to the preceding claim, characterized in that the intelligent logic is a microcontroller (20) receiving on one of its inputs (22) interrupting the output signal of the identification circuit (10) by radio frequency and sending by one of its serial outputs to the serial input of the circuit (10) of identification by radio frequency, the information exchanged by radio frequency.
10. Dispositif selon la revendication 8 ou 9, caractérisé en ce que le microcontrôleur (20) comporte des moyens d'écrire, dans un registre de contrôle (CR), une information permettant à un système hôte (1 ) de considérer l'ensemble électronique branché sur son port PCMCIA comme une mémoire; puis au bout d'un temps déterminé de survenance d'un événement déterminé, des moyens de modifier l'information écrite dans le registre (CR) pour faire prendre en compte le circuit par le système hôte (1 ) comme un dispositif d'entrée/sortie parallèle.10. Device according to claim 8 or 9, characterized in that the microcontroller (20) comprises means of writing, in a control register (CR), information allowing a host system (1) to consider the whole electronics plugged into its PCMCIA port like a memory; then at the end of a determined time of occurrence of a determined event, means of modifying the information written in the register (CR) to have the circuit taken into account by the host system (1) as an input device / parallel output.
11. Dispositif selon une des revendications précédentes, caractérisé en ce que le circuit d'interface (30) est disposé sur une face d'un circuit imprimé multicouche assurant les liaisons électriques entre d'une part les différents composants électroniques et d'autre part le bornier de type PCMCIA et la bobine (1 1 ) constituant l'antenne émettrice de radiofrequence; le circuit électronique d'identification (10) par radiofrequence et le microcontrôleur (20) étant disposés sur la face opposée du circuit imprimé à couches multiples.11. Device according to one of the preceding claims, characterized in that the interface circuit (30) is arranged on one face of a multilayer printed circuit ensuring the electrical connections between on the one hand the various electronic components and on the other hand the PCMCIA type terminal block and the coil (1 1) constituting the radiofrequency transmitting antenna; the electronic identification circuit (10) by radio frequency and the microcontroller (20) being arranged on the opposite face of the multi-layer printed circuit.
12. Dispositif selon la revendication précédente, caractérisé en ce que le circuit imprimé a une dimension correspondant aux mémoires CompactFlash.12. Device according to the preceding claim, characterized in that the printed circuit has a dimension corresponding to the CompactFlash memories.
13. Dispositif selon la revendication précédente, caractérisé en ce que le bornier (50) de liaison du circuit d'interface (30) avec le monde externe est compatible PCMCIA et le circuit imprimé est encapsulé dans un boîtier de largeur de l'ordre de 3mm, de longueur de l'ordre de 4mm et d'épaisseur inférieure à 3,5 millimètres.13. Device according to the preceding claim, characterized in that the terminal block (50) for connecting the interface circuit (30) with the external world is PCMCIA compatible and the printed circuit is encapsulated in a housing of width of the order of 3mm, in the order of 4mm in length and less than 3.5mm thick.
14. Dispositif selon la revendication 11 , caractérisé en ce que le circuit imprimé multicouche comprend essentiellement trois couches conductrices (1010 à 1012) d'épaisseur déterminée dont une couche (1011 ) double face et deux couches d'isolant (1020, 1021 ) d'épaisseur déterminée, l'épaisseur des couches conductrices supérieure (1010) et inférieure (1012) étant comprise entre 7 et 11 μm, l'épaisseur de couche d'isolant (1020, 1021 ) étant comprise entre 45 et 55μm, et l'épaisseur de la couche conductrice (1011 ) double face située entre les deux couches (1020, 1021) d'isolant est comprise entre 45 et 55μm. 14. Device according to claim 11, characterized in that the multilayer printed circuit essentially comprises three conductive layers (1010 to 1012) of determined thickness including a double-sided layer (1011) and two layers of insulation (1020, 1021) of determined thickness, the thickness of the upper (1010) and lower (1012) conductive layers being between 7 and 11 μm, the thickness of the insulation layer (1020, 1021 ) being between 45 and 55 μm, and the thickness of the double-sided conductive layer (1011) situated between the two layers (1020, 1021) of insulation is between 45 and 55 μm.
PCT/FR2000/002609 1999-09-21 2000-09-20 Method and device for communication between a rf signal identifying electronic circuit and a host system WO2001022239A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP00964331A EP1141844A1 (en) 1999-09-21 2000-09-20 Method and device for communication between a rf signal identifying electronic circuit and a host system
AU75291/00A AU7529100A (en) 1999-09-21 2000-09-20 Method and device for communication between a rf signal identifying electronic circuit and a host system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9911782A FR2798797B1 (en) 1999-09-21 1999-09-21 METHOD AND DEVICE FOR COMMUNICATING BETWEEN AN ELECTRONIC RADIO FREQUENCY IDENTIFICATION CIRCUIT AND A HOST SYSTEM
FR99/11782 1999-09-21

Publications (1)

Publication Number Publication Date
WO2001022239A1 true WO2001022239A1 (en) 2001-03-29

Family

ID=9550075

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2000/002609 WO2001022239A1 (en) 1999-09-21 2000-09-20 Method and device for communication between a rf signal identifying electronic circuit and a host system

Country Status (4)

Country Link
EP (1) EP1141844A1 (en)
AU (1) AU7529100A (en)
FR (1) FR2798797B1 (en)
WO (1) WO2001022239A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2394323B (en) * 2002-10-14 2004-09-22 Elan Digital Systems Ltd High-throughput uart interfaces

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5765027A (en) * 1994-09-26 1998-06-09 Toshiba American Information Systems, Inc. Network controller which enables the local processor to have greater access to at least one memory device than the host computer in response to a control signal
US5804811A (en) * 1994-06-21 1998-09-08 Sony Chemicals Corporation Non-contacting RF-ID card for wide voltage range input

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804811A (en) * 1994-06-21 1998-09-08 Sony Chemicals Corporation Non-contacting RF-ID card for wide voltage range input
US5765027A (en) * 1994-09-26 1998-06-09 Toshiba American Information Systems, Inc. Network controller which enables the local processor to have greater access to at least one memory device than the host computer in response to a control signal

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"DATASHEET HTRC110 Hitag Reader Chip", January 1999, PHILIPS, EINDHOVEN, NL, XP002139555 *
"TL26PC564B, TL16PC564BLV PCMCIA UNIVERSAL ASYNCHRONOUS RECEIVER TRANSMITTER", February 1998, TEXAS INSTRUMENTS, XP002139556 *
DON ANDERSON: "PCMCIA SYSTEM ARCHITECHTURE", June 1995, MINDSHARE, INC., READING, MASSACHUSETTS, ISBN: 0-201-40991-7, XP002139554 *

Also Published As

Publication number Publication date
FR2798797B1 (en) 2002-02-22
AU7529100A (en) 2001-04-24
FR2798797A1 (en) 2001-03-23
EP1141844A1 (en) 2001-10-10

Similar Documents

Publication Publication Date Title
EP1110173B1 (en) Data transmission method and card therefor
US5555510A (en) Automatic computer card insertion and removal algorithm
EP1311936B1 (en) Method and device for local clock generation using universal serial bus downstream received signals dp and dm
EP1342163B1 (en) Method and apparatus for communicating with a host
US7467249B2 (en) Efficient connection between modules of removable electronic circuit cards
GB2229845A (en) Transaction system
US20040047169A1 (en) Wavelength division multiplexed memory module, memory system and method
TW200307887A (en) Dual mode controller for ISO7816 and USB enabled smart cards
EP0800682B1 (en) Chip card reader
CN100401082C (en) Method and test adapter for testing an appliance having a smart card reader
WO1992001259A1 (en) Method and coupler for interfacing a portable data carrier with a host processor
JP4343452B2 (en) Wireless tag
FR2596549A1 (en) DATA READING AND WRITING APPARATUS FOR PORTABLE RECORDING MEDIUM
WO2013173122A1 (en) Tag-to tag (rfid) autoconnect detection, related methods, circuits and systems
EP0698851B1 (en) Memory card or chip card reader system
US20040016808A1 (en) Apparatus and method for establishing data transfer mode through identification of card insertion
EP0897563A1 (en) Method for selecting an electronic module from a plurality of modules present in the query field of a terminal
EP4328700A1 (en) Automatic following method and system for carrier vehicle, and carrier vehicle
FR2772535A1 (en) COMMUNICATION INTERFACE WITH A SYNCHRONOUS CHIP CARD AND DEVICE PROVIDED WITH SUCH AN INTERFACE
WO2001022239A1 (en) Method and device for communication between a rf signal identifying electronic circuit and a host system
JP3221107B2 (en) Electronic tag
US20040249991A1 (en) Cable detection using cable capacitance
FR2661269A1 (en) INTEGRATED CIRCUIT BOARDS.
JP2000305676A (en) Live wire insertable and removable interface and external device
CN111813596A (en) Chip restarting method and device and computing equipment

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CR CU CZ DE DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2000964331

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2000964331

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09856291

Country of ref document: US

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Ref document number: 2000964331

Country of ref document: EP