WO1998053402A1 - Carte a puce et puce - Google Patents

Carte a puce et puce Download PDF

Info

Publication number
WO1998053402A1
WO1998053402A1 PCT/JP1998/001023 JP9801023W WO9853402A1 WO 1998053402 A1 WO1998053402 A1 WO 1998053402A1 JP 9801023 W JP9801023 W JP 9801023W WO 9853402 A1 WO9853402 A1 WO 9853402A1
Authority
WO
WIPO (PCT)
Prior art keywords
opening
chip
unsealing
data
card
Prior art date
Application number
PCT/JP1998/001023
Other languages
English (en)
French (fr)
Inventor
Yoshihiro Ikefuji
Hiroharu Okada
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US09/423,293 priority Critical patent/US6802008B1/en
Priority to AU63099/98A priority patent/AU6309998A/en
Publication of WO1998053402A1 publication Critical patent/WO1998053402A1/ja
Priority to US10/931,045 priority patent/US7003678B2/en

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/382—Payment protocols; Details thereof insuring higher security of transaction
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to an IC card and an IC chip module, and more particularly to an IC card and an IC chip module with improved security (security).
  • FIG. 15 is a perspective view showing an example of a conventional non-contact type IC card.
  • the IC card 2 shown in FIG. 15 is a one-coil type IC card, and includes a coil 4 used as an antenna, capacitors C1, C2, and an IC chip 8.
  • the capacitors C1, C2 and the IC chip 8 are mounted on a film-shaped synthetic resin substrate.
  • a tab tape: tape automated bonding
  • FIG. 16A is a sectional view taken along line S 1 —S 1 of IC force 2 in FIG.
  • a synthetic resin core member 12 is sandwiched between a pair of surface materials 14 and 16.
  • a tab 10 on which capacitors C 1 and C 2 and an IC chip 8 are mounted is fixed to a surface layer material 14 exposed in a hollow portion 18 provided in the core member 12.
  • the joint between the tab 10 and the IC chip 8 is covered with a sealant 9 such as an epoxy resin.
  • the coil 4 is arranged between the surface material 14 and the core member 12. Coil 4 and tab 10 are connected by wire 20.
  • FIG. 16B is a circuit diagram of the IC card 2.
  • the IC card 2 receives an electromagnetic wave transmitted by a reader Z writer (an interrogator, not shown) by a resonance circuit 22 composed of a coil 4 and a capacitor C 1, and receives the electromagnetic wave.
  • the capacitor C2 is a power smoothing capacitor.
  • control unit rewrites the contents of a non-volatile memory (not shown) provided in the IC chip 8 or replies to the reader / writer.
  • the response is made by changing the impedance of the resonance circuit 22.
  • the reader / writer knows the contents of the response by detecting the change (impedance reflection) in the impedance of its own resonance circuit (not shown) due to the change in the impedance of the resonance circuit 22 on the IC card 2 side.
  • the conventional IC card 2 as described above has the following problems.
  • pads (terminals) are provided on the surface of the IC chip 8 for checking the functions of the mounted nonvolatile memory and the like in the manufacturing process and the like (not shown). Therefore, this pad is exposed when the surface materials 14 and 16 are peeled off. By applying a probe to the exposed pad, the data in the nonvolatile memory can be easily read and the IC chip 8 can be operated. In other words, the security of security was not so high in the conventional IC card.
  • two IC chips, an IC chip 6 having a control unit (not shown) and an IC chip 7 having a nonvolatile memory (not shown), are mounted on the tab 10.
  • the present invention has been made to solve the above-described problems, and has as its object to provide an IC card and an IC chip module with high security for security. Disclosure of the invention
  • an IC card comprises an IC chip provided with an IC circuit, a storage body for storing the IC chip, and an opening detection unit for detecting that the storage body has been opened.
  • the opening detection unit detects the opening, the IC It is characterized in that at least a part of the function of the circuit is configured not to function properly.
  • the IC circuit includes a data storage unit that stores data, and is configured such that, when opening is detected by the unsealing detection unit, at least a part of the data in the data storage unit cannot be collected.
  • Data cannot be read. At this time, the data can be read by performing a special process. This is convenient when you do not want to lose the data itself because it is difficult for a third party to know the data.
  • the Ic card is configured such that when opening is detected by the opening detection unit, at least a part of the data in the data storage unit is deleted.
  • At least a part of the data in the data recording unit is erased when the storage body storing the IC card is opened. For this reason, once opened, no one can know the data. This makes security very secure.
  • the IC circuit includes a data processing unit that performs data processing, and is configured such that at least a part of the function of the data processing unit is stopped when the unsealing is detected by the unsealing detection unit.
  • the unsealing detection unit detects the unsealing by detecting light from the outside when the container is opened.
  • a plurality of light receiving elements are arranged in parallel as an unsealing detection unit. According to this, for example, by arranging a plurality of small light receiving elements inside the housing, the light receiving elements can be made inconspicuous. In addition, by dispersing and arranging a plurality of light receiving elements, opening can be detected over a wide range. More preferably, the unsealing detection unit detects the unsealing by detecting a change in capacitance when the container is opened.
  • a capacitor is formed using at least a part of the storage body, and opening can be detected by configuring the capacitor so that the capacitance of the capacitor changes upon opening.
  • the unsealing detection unit detects the unsealing by detecting a change in resistance value when the container is opened.
  • the opening can be detected.
  • the unsealing detecting unit detects the unsealing by detecting that a predetermined wire is disconnected when the housing is unsealed.
  • an IC chip module in which two or more members are integrally formed includes an IC circuit on at least one member, and an opening detection unit that detects that the IC chip module has been opened.
  • the feature is that at least a part of the function of the IC circuit does not function normally when the unsealing is detected by the unsealing detecting unit.
  • the IC circuit is provided with a data storage unit for storing data, and is configured so that at least a part of the data in the data storage unit cannot be collected when the opening is detected by the unsealing detection unit. I do.
  • the opening detecting section when opening is detected by the opening detecting section, at least a part of the data in the data storage section is erased.
  • the IC circuit includes a data processing unit for processing data, and is configured to stop at least a part of the function of the data processing unit when the opening is detected by the unsealing detection unit. I do.
  • the unsealing detection unit detects the unsealing by detecting external light when the Ic chip module is unsealed.
  • a plurality of light receiving elements are arranged in parallel as the unsealing detection section.
  • the unsealing detection unit detects the unsealing by detecting a change in capacitance when the IC chip module is unsealed.
  • the unsealing detection unit detects the unsealing by detecting a change in the resistance value when the Ic chip module is unsealed.
  • the unsealing detection unit detects the unsealing by detecting that a predetermined wire is disconnected when the Ic chip module is unsealed.
  • At least a part of the unsealing detection unit is configured by using a part of an Ic circuit provided in an IC chip.
  • the unsealing detection unit is configured to detect the unsealing by detecting light from the outside when the container is unsealed using a light receiving element, and the light receiving element is provided on the IC chip. It is noted that it is configured using a part of the Ic circuit.
  • an unsealing detection unit can be easily formed using a light receiving element such as a photodiode which can be easily formed using an IC circuit.
  • a light receiving element such as a photodiode which can be easily formed using an IC circuit.
  • FIG. 1 is a perspective view showing an external appearance of an IC card 30 according to the first embodiment of the present invention.
  • FIG. 2 is a view showing a cross section of a main part (cross section S2-S2) in FIG.
  • FIG. 3 is a diagram showing a circuit configuration of the IC card 30.
  • FIG. 4 is a circuit diagram showing a specific example of the unsealing sensor 84.
  • FIG. 5A and 5B are a diagram showing a cross section of a main part of an IC card 30 using an opening sensor 84 according to a first modification of the present invention, and a circuit diagram of the opening sensor 84.
  • 6A and 6B are a diagram showing a cross section of a main part of an IC card 30 using an unsealing sensor 84 according to a second modified example of the present invention and a circuit diagram of the unsealing sensor 84.
  • FIG. 7 is a flowchart showing an example of processing performed by the CPU 76 when the IC card 30 is opened.
  • FIG. 8 is a flowchart showing a first modified example of the process performed by the CPU 76 when the IC card 30 is opened.
  • FIG. 9 is a flowchart showing a second modification of the process performed by the CPU 76 when the IC card 30 is opened.
  • FIGS. 1OA and 1OB are an exploded perspective view of an IC chip module 92 and a circuit diagram of an unsealing sensor 84 according to a second embodiment of the present invention.
  • FIGS. 11A and 11B are an exploded perspective view of an IC chip module 98 and a circuit diagram of an unsealing sensor 84 according to a third embodiment of the present invention.
  • FIG. 12 is a diagram showing a configuration of an IC card in a case where the unsealing sensor 84 is provided inside the IC chip.
  • FIG. 1 is a diagram showing an example of a planar configuration of an IC chip 70 in the case where I was performed.
  • FIG. 3 is a main cross-sectional view of a chip 70.
  • FIGS. 14A and 14B are diagrams showing a modification of the planar configuration of the IC chip 70 when a photodiode is formed by using a part of the IC circuit, and the main components of the IC chip 70. It is sectional drawing.
  • FIG. 15 is a drawing showing an example of a conventional non-contact type IC card.
  • FIGS. 16A and 16B are a cross-sectional view of S 1 -S 1 in FIG. 15 and a circuit diagram of an IC force 2.
  • FIG. 17 is a diagram showing another example of a conventional non-contact type IC card. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a perspective view showing a configuration of an IC card 30 according to the first embodiment of the present invention.
  • the IC card 30 is a one-coil type IC card and can be used for prepaid cards, automatic ticket gates for ski lifts and railways, automatic sorting of luggage, and the like.
  • FIG. 2 is a diagram showing a cross section of a main part (cross section S2-S2) of the IC card 30 of FIG.
  • the IC card 30 has a structure in which a surface material 32, a core member 34, and a surface material 36 are sequentially laminated. Synthetic resins such as vinyl chloride and PET (polyethylene terephthalate) are used as the surface materials 32 and 36.
  • the core member 34 is made of a synthetic resin.
  • the surface materials 32, 36 and the core member 34 constitute a storage body.
  • a cavity 38 is provided in the layer formed by the core member 34.
  • an IC chip 70 and a tab (tape: tape automated bonding) 40 on which a capacitor C constituting a resonance circuit 80 (see FIG. 3) is mounted are arranged.
  • the tab 40 is fixed to the surface material 32.
  • the joint between the tab 40 and the IC chip 70 is covered with a sealing agent 42 such as an epoxy resin.
  • the antenna 82 is arranged between the surface member 32 and the core member 34.
  • Antenna 82 and tab 40 are wires 4 Connected by 4.
  • the tabs 40 are provided with photodiodes D 1, D 2, D 3, D 4, which are light receiving elements, which constitute an opening sensor 84 (see FIG. 3) described later. And resistor R1 are mounted.
  • the cavity 38 shown in FIG. 2 can be filled with a synthetic resin or the like.
  • the filled synthetic resin is also included in the above-mentioned housing.
  • the inside of the hollow portion 38 is filled with a synthetic resin or the like, it may be configured such that one or both of the surface material 32 and the surface material 36 are not provided.
  • FIG. 3 is a block diagram showing a circuit configuration of the IC card 30 and the interrogator 50.
  • the interrogator 50 sends out the high-frequency carrier from the oscillation circuit (OSC) 60 from the antenna 58 under the control of the control unit 54.
  • OSC oscillation circuit
  • the IC card 30 approaches the interrogator 50, this high-frequency carrier is received by the antenna 82 of the IC card 30.
  • the power generation circuit 72 converts the received high frequency into DC power and supplies it to other circuit parts. In this way, the IC card 30 becomes operable when approaching the interrogator 50.
  • Information transmission from the interrogator 50 to the IC card 30 is performed by modulating a high-frequency carrier in the modulation / demodulation circuit 52 under the control of the control unit 54.
  • the IC card 30 demodulates the modulated high-frequency carrier in the modulation / demodulation circuit 74.
  • the CPU 76 serving as a data processing unit obtains the demodulated information and performs necessary processing such as rewriting the contents of the nonvolatile memory 78 serving as a data storage unit and returning information.
  • information transmission from the IC card 30 to the interrogator 50 is also performed.
  • no oscillation circuit is provided on the IC card 30 side. Therefore, an unmodulated high-frequency carrier is transmitted from the interrogator 50 side, and the impedance of the resonance circuit 80 is changed by the modem circuit 74 on the IC card 30 side.
  • the interrogator 50 detects the impedance change as the impedance change of the resonance circuit 56 on its own side by the modulation / demodulation circuit 52 and performs demodulation.
  • the control unit 54 obtains the demodulated information and performs necessary processing.
  • the power supply is cut off, and the operation of the IC card 30 stops.
  • the nonvolatile memory 78 is used, The stored information is retained even if power is lost.
  • the opening sensor 84 constituting the opening detecting section detects that the surface materials 32 and 36 (see FIG. 2) have been peeled off, the opening sensor 84 gives an opening detection signal to the CPU 76.
  • the CPU 76 Upon receiving the unsealing detection signal, the CPU 76 performs a predetermined process, such as erasing data in the nonvolatile memory 78.
  • FIG. 4 is a circuit diagram showing a specific example of the unsealing sensor 84.
  • the opening sensor 84 is configured by connecting four photodiodes D1 to D4 connected in parallel and a resistor R1 in series.
  • a power supply voltage E is applied to the opening sensor 84 from a power supply generation circuit 72 (see FIG. 3).
  • the two output terminals T of the opening sensor 84 are connected to CPU 76 (see FIG. 3).
  • the voltage between the two output terminals T is set to be equal to or lower than a predetermined threshold.
  • the voltage between the two output terminals T is set to be equal to or higher than the threshold.
  • photodiodes D1 to D4 are arranged in a cavity 38 which is closed off by surface materials 32, 36 and a core member 34.
  • the voltage between the two output terminals T is below the threshold.
  • the IC card 30 is opened, for example, when the surface material 36 is peeled off, light shines into the cavity 38 and the light shines on one of the photodiodes D1 to D4.
  • the voltage between the two output terminals T exceeds the threshold.
  • a voltage that is equal to or higher than the threshold generated between the two output terminals corresponds to the above-described unsealing detection signal.
  • the voltage between the two output terminals T is set to be equal to or higher than the threshold value when light strikes any of the photodiodes D1 to D4. If two or more, three or more, or all of D1 to D4 are exposed to light, the voltage between the two output terminals T can be set to be equal to or higher than the threshold. With this setting, the capacitance of each of the photodiodes D1 to D4 can be small, so that the photodiodes D1 to D4 can be made inconspicuous.
  • photodiodes D1 to D4 are connected in parallel. Although used, the number of photodiodes connected in parallel is not limited to four. Also, only one photodiode may be used.
  • FIG. 5A is a diagram showing a cross section of a main part of an IC card 30 using an unsealing sensor 84 in a first modified example.
  • FIG. 5B is a circuit diagram of the unsealing sensor 84. As shown in FIG.
  • the unsealing sensor 84 is configured by connecting two resistors R2 and R3 in series. As in the example shown in FIG. 4, the power supply voltage E is applied to the unsealing sensor 84 from the power generation circuit 72, and the two output terminals T of the unsealing sensor 84 are connected to the CPU 76. ing.
  • an electrode 46 is fixed inside the surface material 32, and an electrode 48 is fixed inside the surface material 36.
  • the core member 34 between the electrode 46 and the electrode 48 is set to have a predetermined electric resistance R2. That is, the core member 34 corresponds to the resistor R2 shown in FIG. 5B. Electrodes 46 and 48 are connected to tab 40 via wires 62 and 64, respectively. Resistor R3 is located in place on tab 40 (not shown).
  • the voltage between the two output terminals T is set to be equal to or less than a predetermined threshold.
  • the voltage between the two terminals T is set to be higher than the threshold value.
  • the core member 34 is in close contact between the electrodes 46 and 48. Therefore, the voltage between the two output terminals T is below the threshold.
  • the electrode 48 fixed to the surface material 36 and the core member 34 are separated from each other.
  • the resistance between the electrodes 46 and 48 becomes extremely large.
  • the voltage between the two output terminals T exceeds the threshold.
  • a voltage equal to or higher than the threshold value generated between the two output terminals T corresponds to the above-described opening detection signal.
  • the method of detecting the opening by detecting the change in the resistance value is not limited to the above-described circuit and the like.
  • FIGS. 6A and 6B are diagrams showing a second modification of the unsealing sensor 84.
  • FIG. 6A is a diagram showing a cross section of a main part of an IC card 30 using an unsealing sensor 84 in a second modified example.
  • FIG. 6B is a circuit diagram of the unsealing sensor 84.
  • the opening sensor 84 is configured by connecting a capacitor Cs and a resistor R4 in series.
  • the power supply voltage E is applied from the power supply generation circuit 72 to the opening sensor 84, and two output terminals T of the opening sensor 84 are connected to the CPU 76.
  • an electrode 46 is fixed inside the surface material 32, and an electrode 48 is fixed inside the surface material 36.
  • the electrodes 46 and 48 are connected to the tab 40 via wires 62 and 64, respectively, as in the example shown in FIG.
  • the core member 34 between the electrode 46 and the electrode 48 is set to have a predetermined dielectric constant. That is, the electrodes 46 and 48 and the core member 34 constitute a capacitor Cs having a predetermined capacitance Cs.
  • Resistor R4 is located in place on tab 40 (not shown).
  • the voltage between the two output terminals T reaches the power supply voltage with the time constant determined by the capacitor C s and the resistor R 4. Therefore, by setting the value of the resistor R4 to an appropriate value, when the capacitance between the electrodes 46 and 48 is equal to Cs, the voltage between the two output terminals T after a predetermined time has elapsed after the power is turned on. Is set to be equal to or less than a predetermined threshold. When the capacitance between the electrodes 46 and 48 becomes smaller than C s, that is, when the time constant becomes smaller, the voltage between the two output terminals T after a lapse of a predetermined time after the power is turned on becomes the threshold value. It is set to be above.
  • the core member 34 is in close contact between the electrodes 46 and 48. Therefore, the voltage between the two output terminals T after the elapse of a predetermined time after the power is turned on is equal to or lower than the threshold value.
  • the IC card 30 is opened, for example, when the surface material 36 is peeled off, the electrode 4 fixed to the surface material 36 is not used. 8 and the core member 34 are separated, and the distance between the electrode 48 fixed to the surface material 36 and the electrode 46 fixed to the surface material 32 increases. As a result, the capacitance between the electrodes 46 and 48 becomes smaller than Cs, so that the time constant becomes smaller.
  • the voltage between the two output terminals T after a predetermined time elapses after the power is turned on exceeds the threshold value.
  • a voltage equal to or higher than the threshold value generated between the two output terminals T after a predetermined time has elapsed after the power is turned on corresponds to the above-described opening detection signal.
  • a resonance circuit may be configured by a capacitor and a coil, and the opening may be detected by detecting a change in the resonance frequency of the resonance circuit due to a change in the capacitance of the capacitor. is there.
  • the opening sensor 84 is provided outside the IC chip 70 as shown in FIG. 3, but the position at which the opening sensor 84 is provided is not particularly limited. is not.
  • the opening sensor 84 may be provided inside the IC chip 70. Further, it is also possible to provide a configuration in which a part of the unsealing sensor 84 is provided inside the IC chip 70 and the other part is provided outside the IC chip 70.
  • the presence of the opening sensor 84 becomes difficult to recognize from the outside of the IC chip 70, and furthermore, security for security protection. Can be increased. Further, when manufacturing the IC chip 70, a part or the whole of the unsealing sensor 84 can be manufactured, so that an increase in the manufacturing cost of the IC card 30 can be suppressed. In an IC chip module to be described later, a part or the whole of the unsealing sensor 84 can be provided inside the IC chip as in the case of the IC card 30.
  • FIGS. 13A and 13B show the case where the photodiodes D1 to D4 constituting the above-mentioned opening sensor 84 (see FIG. 4) are used by using a part of the IC circuit provided on the IC chip 70.
  • 4 is a drawing showing a part of the configuration of an IC chip 70 when the IC chip 70 is configured.
  • FIG. 13A is a drawing schematically showing a planar configuration of the IC chip 70.
  • FIG. 13B is a main cross-sectional view of the IC chip 70.
  • a plurality of IC chips 70 are provided in the p-type semiconductor substrate 100.
  • n-well regions 102 are formed.
  • a p + region 104 is formed in each n-type region 102.
  • the photodiodes D1 to D4 are constituted by the n-order regions 102 and the p + regions 104, respectively.
  • Each of the p + regions 104 is connected to each other by an aluminum wiring 108 via a contact hole 106 a provided in the interlayer film 106.
  • the n-type well regions 102 are connected to each other by aluminum wiring 110 (see FIG. 13A).
  • the four photodiodes D 1 to D 4 are connected in parallel using the aluminum wiring 108 and the aluminum wiring 110.
  • a passivation film 112 is formed to cover these.
  • the passivation film 112 and the interlayer film 106 are removed.
  • a plurality of n-type well regions 102 are formed in the p-type semiconductor substrate 100 so as to correspond to the photodiodes D1 to D4.
  • one n-type processing region 10 2 which is also used for the photodiodes D1 to D4 is used. May be formed. With such a configuration, the aluminum wiring 110 can be shortened, which is convenient.
  • the IC card 30 has no power supply inside. Therefore, even if the IC card 30 is opened, if the CPU 76 is not operating, the CPU 76 cannot know that the IC card 30 has been opened.
  • the person who opened the IC card 30 looks for the power supply pad (not shown) of the exposed IC chip 70 to check the operation of the CPU 76 and the data of the nonvolatile memory 78, and inserts a probe or the like into this. And power is supplied to the IC chip 70. When the power is supplied, the CPU 76 starts (step S1).
  • the CPU 76 first checks whether or not an opening detection signal is given from the opening sensor 84 (step S2). If no unsealing detection signal is given, normal processing is performed.
  • FIG. 8 is a flowchart showing another specific example of the processing performed by the CPU 76 when the IC card 30 is opened. The processing (steps S11, S12) until the CPU 76 detects the opening is the same as the example (steps S1, S2) shown in FIG. However, in this example, upon detecting the unsealing, the CPU 76 disables reading of all data in the nonvolatile memory 78 (step S13).
  • the data of the non-volatile memory 78 which has been made unreadable can be read again by performing a special process.
  • the CPU 76 monitors whether or not a predetermined enable signal (read enable signal) is input from a predetermined pad (not shown) provided on the IC chip 70. As a result (step SI4), the data in the non-volatile memory 78 can be read again only when the enable signal is input (step S15). If the enable signal is encrypted, the reading of data by a third party can be prevented to some extent.
  • a predetermined enable signal read enable signal
  • the data in the nonvolatile memory 78 is configured to be unreadable, and the Ic card is configured so that the data can be known by performing a special process. This is advantageous because the risk of data being disclosed to a third party is reduced, and the data can be retrieved later if necessary.
  • FIG. 9 is a flowchart showing still another specific example of the processing performed by the CPU 76 when the IC card 30 is opened.
  • the processes (steps S21 and S22) until the CPU 76 detects the opening are the same as those in the above specific examples. However, in this example, upon detecting the opening, the CPU 76 disables the CPU 76 itself (step S23).
  • the CPU 76 that has become inoperable once can be made operable again by performing a special process.
  • the enable signal when the enable signal is input, all the functions of the stopped CPU 76 are configured to be operable. However, when the enable signal is input, one of the functions of the stopped CPU 76 is disabled. It is also possible to configure so that only the functions of the section can be operated again. Such a configuration is preferable in terms of confidentiality because no one can know about the processing functions that should never be known to a third party.
  • the function of the stopped CPU 76 is made operable again by inputting a predetermined enable signal, but the function of the CPU 76 that has been stopped is not operable again. It can also be configured as follows.
  • FIG. 1 OA is an exploded perspective view of an IC chip module 92 according to a second embodiment of the present invention.
  • the IC chip module 92 is used for prepaid cards, ski lifts, automatic ticket gates for railways, and automatic sorting of luggage. Built in force.
  • the IC chip module 92 is formed by bonding an IC chip 86 and an IC chip 88 with an anisotropic conductor 90.
  • main circuits such as a CPU, a modulation / demodulation circuit, and a power generation circuit are mounted on an IC chip 86
  • a nonvolatile memory (not shown) is mounted on an IC chip 88.
  • a plurality of terminals 86a, 86b,... Are provided on the upper surface of the IC chip 86, and the terminals 88a are provided on the lower surface of the IC chip 88 at positions opposed to the terminals 86a, 86b,. , 88 b, ...... are provided respectively.
  • the anisotropic conductor 90 is a conductor having conductivity only in one direction, and has an adhesive property.
  • anisotropic conductor for example, anisulum (Hitachi Chemical) which is a thermosetting adhesive can be used.
  • anisulum Hitachi Chemical
  • thermosetting adhesive By using such an anisotropic conductor 90, the IC chip 86 and the IC chip 88 can be firmly bonded.
  • the terminals 86c, 86d, ?? and the terminals 88c, 88d, « are electrically connected to the power S. 8 8
  • the nonvolatile memory set in 8 is electrically connected.
  • the IC chip module 92 includes an unsealing sensor 84.
  • FIG. 10B shows a circuit diagram of the unsealing sensor 84 in this embodiment.
  • the unsealing sensor 84 is configured by connecting a wiring 89 and a resistor R5 in series.
  • the opening sensor 84 receives a power supply voltage E from a power generation circuit (not shown) provided in the IC chip 86. Is applied, and two output terminals T of the open sensor 84 are connected to a CPU (not shown) provided on the IC chip 86.
  • terminals 88 a and 88 b provided on the IC chip 88 are electrically connected to each other by a wiring 89 inside the IC chip 88. Therefore, terminal 86a and terminal 86b provided on IC chip 86 are connected via anisotropic conductor 90, terminal 88a, wiring 89, and terminal 88b. It is electrically connected.
  • the resistor R5 shown in FIG. 10B is arranged at an appropriate position in the IC chip 86 (not shown).
  • the voltage between the two output terminals T is set to be equal to or lower than a predetermined threshold value.
  • the voltage between the two output terminals T becomes It is set to be equal to or higher than the threshold.
  • the two output terminals T are conductive. For this reason, the voltage between the two output terminals T is below the threshold.
  • the terminal 86a and the terminal 86b become non-conductive. As a result, the voltage between the two output terminals T exceeds the threshold value.
  • a voltage generated between the two output terminals T and higher than the threshold value corresponds to the above-described opening detection signal.
  • the technique for detecting the opening by detecting that the wiring has become disconnected is not limited to the above-described circuit and the like.
  • the terminals 86 a, 86 b,... are formed by other methods such as soldering or bump technology using eutectic bonding. It is also possible to configure so as to electrically connect 8 8 a, 8 8 b,...
  • FIG. 11A shows an IC chip module 9 according to a third embodiment of the present invention.
  • FIG. 8 is an exploded perspective view of FIG.
  • the IC chip module 98 includes an IC chip 94 and a seal member 96 attached to an upper surface of the IC chip 94.
  • one IC chip 94 includes main circuits such as a CPU, a modulation / demodulation circuit, and a power generation circuit.
  • the nonvolatile memory is installed.
  • the seal member 96 is attached so as to cover these terminals 94 a and 94 b and the pad 95. At least a strip-shaped portion on the bonding surface side of the seal-shaped member 96 facing the terminals 94a and 9b constitutes a strip-shaped wiring 97 formed of a conductive material.
  • FIG. 11B A circuit diagram of the opening sensor 84 of the IC chip module 98 is shown in FIG. 11B.
  • the circuit of the opening sensor 84 in this embodiment is the same as the circuit shown in FIG. 10B described above. That is, as shown in FIG. 11A, the terminals 94 a and the terminals 94 b provided on the IC chip 94 are connected to the strip-shaped wiring 97 formed on the sealing member 96. Are electrically connected via
  • the seal member 96 is usually attached to the upper surface of the IC chip 94, so that the two output terminals T are in a conductive state. Therefore, the voltage between the two output terminals T is lower than the threshold.
  • the IC chip module 98 is opened, that is, when the sealing member 96 on the upper surface of the IC chip 94 is peeled off to apply a probe or the like to the pad 95, the terminal 94a is connected to the terminal 94a. The terminal 94b is turned off. As a result, the voltage between the two output terminals T becomes higher than the threshold.
  • the voltage generated between the two output terminals T and higher than the threshold value corresponds to the unsealing detection signal, as in the case of the IC chip module 92 described above.
  • the CPU knows that the IC chip module 98 has been opened.
  • the opening of the IC chip module is detected by detecting that the wiring has been disconnected (non-conducting state) is an example.
  • the opening can be detected by detecting light from outside when the IC chip module is opened.
  • the IC chip module is configured to detect the opening by detecting the change in the capacitance when the IC chip module is opened, or the opening is detected by detecting the change in the resistance value when the IC chip module is opened. May be configured to be detected.
  • the data in the non-volatile memory is It is also possible to perform processing for erasing part or all of the data (see FIG. 7) and processing for prohibiting reading of a part or the front of data (see FIG. 8).
  • a one-coil non-contact IC card is used.
  • the present invention can also be applied to a so-called multiple coil type non-contact type IC card.
  • the present invention can be applied to a contact type IC card.
  • the present invention can be applied generally to an Ic card on which an IC chip is mounted. Say here
  • An IC card is a card in which an IC chip is stored in a storage body, regardless of its shape and size.
  • the storage body is a concept including not only a substantially plate-shaped member but also a box-shaped member. Also,
  • the present invention can be applied not only to an IC card but also to an IC chip module including a member provided with an IC circuit.
  • the present invention it is possible to manufacture an IC card with high security. Therefore, the present invention can be advantageously applied to the industry of manufacturing and operating an IC card.

Description

明細書
I Cカードおよび I cチップモジュール 技術分野
この発明は I Cカードおよび I Cチップモジュールに関し、 特に安全性 （セキ ユリティ） を向上させた I Cカードおよび I Cチップモジュールに関する。 背景技術
スキー場のリフトや鉄道の自動改札、 荷物の自動仕分けなどに、 非接触型の I Cカードを用いた通信システムが用いられている。 第 1 5図は、 従来の非接触型 の I Cカードの一例を示す斜視図である。 第 1 5図に示される I C力一ド 2は、 1コイル型の I Cカードであり、 アンテナとして用いられるコイル 4、 コンデン サ C l， C 2、 および I Cチップ 8を備えている。
コンデンサ C l， C 2、 および I Cチップ 8は、 フィルム状の合成樹脂基板に 実装されている。 コンデンサ C l， C 2、 および I Cチップ 8を実装した基板を、 タブ （tab : tape automated bonding) 1 0といつ。
第 1 6 A図は、 第 1 5図の I C力一ド 2の S 1 _ S 1断面図である。 図を参照 して、 合成樹脂のコア部材 1 2が 1対の表層材 1 4， 1 6に挟まれている。 コア 部材 1 2に設けられた空洞部 1 8内に露出した表層材 1 4に、 コンデンサ C 1 , C 2と I Cチップ 8とを実装したタブ 1 0が固定されている。 タブ 1 0と I Cチ ップ 8との接合部は、 エポキシ樹脂などの封止剤 9で被覆されている。 コイル 4 は、 表層材 1 4とコア部材 1 2との間に配置されている。 コイル 4とタブ 1 0と は、 ワイヤ 2 0により接続されている。
第 1 6 B図は、 I Cカード 2の回路図である。 図を参照して I Cカード 2は、 リーダ Zライタ （質問器であり、 図示しない） 力 送られる電磁波を、 コイル 4 とコンデンサ C 1とにより構成される共振回路 2 2で受け、 これを電力源とする。 なおコンデンサ C 2は、 電力平滑用のコンデンサである。
また、 電磁波に重畳して送られる情報を I Cチップ 8に設けられた制御部 （図 示せず） が解読する。 そして制御部は、 I Cチップ 8に設けられた不揮発性メモ リ （図示せず） の内容を書換えたり、 リーダノライタに返答を行なったりする。 返答は、 共振回路 2 2のインピーダンスを変化させることにより行なう。 リーダ Zライタは、 I Cカード 2側の共振回路 2 2のインピーダンス変化に伴う自己の 共振回路 （図示せず） のインピーダンスの変化 （インピーダンス反射） を検出す ることにより、 返答内容を知る。
このように、 I Cカード 2を用いれば、 カード内に電源を必要とせずかつ非接 触でデータの授受を行なうことができる。
し力 しながら、 上述のような従来の I Cカード 2には、 次のような問題点があ つた。 従来の I Cカード 2においては、 搭載された不揮発性メモリなどの機能を 製造過程などにおいてチェックするためのパッド （端子） が I Cチップ 8の表面 に設けられている （図示せず） 。 したがって、 表層材 1 4， 1 6が剥がされると、 このパッドが露出する。 露出したパッドにプローブ （検查針） を当てることで、 容易に不揮発性メモリのデータを読出したり、 I Cチップ 8を機能させたりする ことができる。 すなわち、 従来の I Cカードにおいては、 機密保護に対する安全 性がそれほど高くなかった。 また、 第 1 7図に示すように、 制御部 （図示せず） を備えた I Cチップ 6および不揮発性メモリ （図示せず） を備えた I Cチップ 7 の 2つの I Cチップをタブ 1 0に実装したタイプの I Cカードもある。 このよう なタイプの I Cカードにおいては、 前述のパッドに加え、 2つの I Cチップ 6， 7を接続する配線 2 4が露出しているため、 不揮発性メモリのデータを読出した りするのがさらに容易である。
この発明は上述の問題点を解決するためになされたものであり、 機密保護に対 する安全性の高い I Cカードおよび I Cチップモジュールを提供することをその 目的としている。 発明の開示
上記目的を達成するためこの発明のある局面に従うと I Cカードは、 I C回路 を設けた I Cチップと、 I Cチップを収納する収納体と、 収納体が開封されたこ とを検出する開封検出部とを備え、 開封検出部により開封が検出されると、 I C 回路の機能の少なくとも一部が正常に機能しなくなるように構成されたことを特— 徴とする。
したがって、 I Cカードを収納した収納体が開封されると、 I c回路が正常に 機能しなくなる。 このため、 不正に I cカードを入手して開封したとしても、 I C回路の機能を知ることが極めて困難となる。 これにより I Cカードの機密保護 に対する安全性を高めることができる。
好ましくは、 I C回路は、 データを記憶するデータ記憶部を含み、 開封検出部 により開封が検出されると、 データ記憶部のデータの少なくとも一部を採取不能 とするように構成される。
したがって I C力一ドを開封すると、 データ記憶部のデータの少なくとも一部 が採取不能となる。 これにより不正に I cカードを開封したとしても、 重要なデ ータを知ることが極めて困難となる。
さらに好ましくは、 開封検出部により開封が検出されると、 データ記憶部のデ ータの少なくとも一部の読出が禁止される。
これにより I Cカードを収納した収納体が開封された場合、 データ記憶部のデ
—タが読出せなくなる。 またこのとき特別な処理を施すことで当該データを読出 せるように構成することもできる。 そうすると第三者にデータを知られては困る 力 データ自身を失いたくないときに好都合となる。
さらに好ましくは、 I cカードは開封検出部により開封が検出されると、 デー タ記憶部のデータの少なくとも一部が消去されるように構成される。
これによると、 I Cカードを収納した収納体が開封された場合、 データ記録部 のデータの少なくとも一部が消去される。 このため一旦開封されると、 誰も当該 データを知ることができなくなる。 これにより機密保護に対する安全性が極めて 高くなる。
さらに好ましくは、 I C回路は、 データの処理を行なうデータ処理部を備え、 開封検出部により開封が検出されると、 データ処理部の機能の少なくとも一部が 停止するよう構成される。
これにより、 I Cカードを収納した収納体を開封すると、 データ処理部の機能 の少なくとも一部が機能しなくなる。 このため不正に I Cカードを入手して開封 しても、 データ処理部の機能を知ることが極めて困難となる。
好ましくは、 開封検出部は、 収納体が開封されたときの外部からの光を検知す ることにより開封を検出する。
これにより、 収納体の内部に受光素子などを配置することにより簡単に開封を 検出することができるようになる。
さらに好ましくは、 開封検出部として複数の受光素子が並列に配置される。 これによるとたとえば小さな受光素子を収納体の内部に複数配置することで、 受光素子を目立たないようにすることができる。 また、 複数の受光素子を分散し て配置することにより、 広範囲にわたり開封を検出することができるようになる。 さらに好ましくは、 開封検出部は、 収納体が開封されたときの静電容量の変化 を検知することにより開封を検出する。
これによりたとえば収納体の少なくとも一部を用いてコンデンサを形成してお き、 開封により当該コンデンサの静電容量が変化するように構成することにより 開封を検出することができるようになる。
さらに好ましくは、 開封検出部は、 収納体が開封されたときの抵抗値の変化を 検知することにより開封を検出する。
これによりたとえば収納体の少なくとも一部を用いて抵抗を形成しておき、 開 封により当該抵抗の値が変化するよう構成することにより開封を検出することが できるようになる。
さらに好ましくは、 開封検出部は、 収納体が開封されたときに所定の配線が断 線したことを検知することにより開封を検出する。
これによりたとえば収納体の少なくとも一部に配線を施しておき、 開封により 当該配線が断線するよう構成することにより開封を検出することができるように なる。
この発明の他の局面に従うと、 2以上の部材を一体に形成した I Cチップモジ ユールは、 少なくとも一方の部材に I C回路を備え、 I Cチップモジュールが開 封されたことを検出する開封検出部を設け、 開封検出部により開封が検出される と、 I C回路の機能の少なくとも一部が正常に機能しなくなるように構成したこ とを特 ί数とする。 好ましくは、 I C回路は、 データを記憶するデータ記憶部を備え、 開封検出部— により開封が検出されると、 データ記憶部のデータの少なくとも一部を採取不能 とするよう構成したことを特徴とする。
さらに好ましくは、 開封検出部により開封が検出されると、 データ記憶部のデ —タの少なくとも一部の読出を禁止するように構成したことを特徴とする。
さらに好ましくは、 開封検出部により開封が検出されると、 データ記憶部のデ ータの少なくとも一部を消去するように構成したことを特徴とする。
さらに好ましくは、 I C回路はデータの処理を行なうデータ処理部を備え、 開 封検出部により開封が検出されると、 データ処理部の機能の少なくとも一部を停 止するよう構成したことを特徴とする。
さらに好ましくは、 開封検出部は、 I cチップモジュールが開封されたときの 外部からの光を検知することにより開封を検出する。
さらに好ましくは、 開封検出部として、 複数の受光素子を並列に配置したこと を特徴とする。
さらに好ましくは、 開封検出部は、 I Cチップモジュールが開封されたときの 静電容量の変化を検知することにより開封を検出することを特徴とする。
さらに好ましくは、 開封検出部は、 I cチップモジュールが開封されたときの 抵抗値の変化を検知することにより開封を検出する。
さらに好ましくは、 開封検出部は、 I cチップモジュールが開封されたときに 所定の配線が断線したことを検知することにより開封を検出する。
さらに好ましくは、 開封検出部の少なくとも一部が、 I Cチップに設けられた I c回路の一部を用いて構成されていることを特徴とする。
これにより、 開封検出部の存在が I Cチップの外側からわかりずらいので、 さ らに機密保護に対する安全性を高めることができる。 また、 I Cチップを製造す る際、 開封検出部の一部または全体を作り込むことができる。 このため、 I C力 ードまたは I Cチップモジュールの製造コストの上昇を抑えることが可能となる。 さらに好ましくは、 開封検出部は、 収納体が開封されたときの外部からの光を 受光素子を用いて検知することにより開封を検出するよう構成されており、 受光 素子は I Cチップに設けられた I c回路の一部を用いて構成されていることを特 ί敷とする。
これによると、 I C回路を用いて形成することが容易なフォトダイオードなど の受光素子を用いて、 容易に開封検出部を作り込むことができる。 また、 小さな 受光素子を複数分散させて作り込むようにすれば、 受光素子の存在が I Cチップ の外部から、 レ、つそうわかりにくくなるため好都合である。 図面の簡単な説明
第 1図は、 本発明の第 1の実施の形態における I Cカード 3 0の外観を示す斜 視図である。
第 2図は、 第 1図における要部断面 （断面 S 2— S 2 ) を示す図である。 第 3図は、 I Cカード 3 0の回路構成を示す図である。
第 4図は、 開封センサ 8 4の具体例を示す回路図である。
第 5 Αおよび 5 B図は、 本発明の第 1の変形例における開封センサ 8 4を用い た I Cカード 3 0の要部断面を示す図および開封センサ 8 4の回路図である。 第 6 Aおよび 6 B図は、 本発明の第 2の変形例における開封センサ 8 4を用い た I Cカード 3 0の要部断面を示す図および開封センサ 8 4の回路図である。 第 7図は、 I Cカード 3 0が開封された場合に C P U 7 6が行なう処理の一例 を示すフローチヤ一トである。
第 8図は、 I Cカード 3 0が開封された場合に C P U 7 6が行なう処理の第 1 の変形例を示すフローチャートである。
第 9図は、 I Cカード 3 0が開封された場合に C P U 7 6が行なう処理の第 2 の変形例を示すフローチヤ一トである。
第 1 O Aおよび 1 O B図は、 この発明の第 2の実施の形態における I Cチップ モジュール 9 2の分解斜視図、 および開封センサ 8 4の回路図である。
第 1 1 Aおよび 1 1 B図は、 この発明の第 3の実施の形態における I Cチップ モジュール 9 8の分解斜視図、 および開封センサ 8 4の回路図である。
第 1 2図は、 開封センサ 8 4を I Cチップの内部に設けた場合の I Cカードの 構成を示す図である。
第 1 3 Aおよび 1 3 B図は、 I C回路の一部を用いてフォトダイオードを構成 した場合における I Cチップ 7 0の平面構成の一例を示す図、 および I。チップ 7 0の主要断面図である。
第 1 4 Aおよび 1 4 B図は、 I C回路の一部を用いてフォトダイオードを構成 した場合における、 I Cチップ 7 0の平面構成の変形例を示す図、 および I Cチ ップ 7 0の主要断面図である。
第 1 5図は、 従来の非接触型の I Cカードの一例を示す図面である。
第 1 6 Aおよび 1 6 B図は、 第 1 5図における S 1— S 1断面図および I C力 一ド 2の回路図である。
第 1 7図は、 従来の非接触型の I Cカードの他の例を示す図である。 発明を実施するための最良の形態
本発明をより詳細に説明するために、 添付の図面に従ってこれを説明する。
[第 1の実施の形態]
第 1図は、 この発明の第 1の実施の形態における I Cカード 3 0の構成を示す 斜視図である。 図を参照して、 I Cカード 3 0は、 1コイル型の I C力一ドであ り、 プリペイドカード、 スキー場のリフトや鉄道の自動改札、 荷物の自動仕分け などに用いることができる。
第 2図は、 第 1図の I Cカード 3 0における要部断面 （断面 S 2— S 2 ) を示 す図である。 I Cカード 3 0は、 表層材 3 2と、 コア部材 3 4と、 表層材 3 6と を順に積層した構造を有している。 表層材 3 2 , 3 6として、 塩化ビニール、 P E T (ポリエチレンテレフタレート） などの合成樹脂が用いられている。 また、 コア部材 3 4は、 合成樹脂により構成されている。 表層材 3 2， 3 6およびコア 部材 3 4が収納体を構成している。
コア部材 3 4で形成された層の中に空洞部 3 8が設けられている。 空洞部 3 8 には、 I Cチップ 7 0や、 共振回路 8 0 (第 3図参照） を構成するコンデンサ C を搭載したタブ （tab : tape automated bonding) 4 0が配置されている。 タブ 4 0は、 表層材 3 2に固定されている。 タブ 4 0と I Cチップ 7 0との接合部は、 エポキシ樹脂などの封止剤 4 2で被覆されている。 アンテナ 8 2は、 表層材 3 2 とコア部材 3 4との間に配置されている。 アンテナ 8 2とタブ 4 0とは、 ワイヤ 4 4により接続されている。
また、 タブ 4 0には、 第 1図に示すように、 後述する開封センサ 8 4 (第 3図 参照） を構成する、 受光素子であるフォトダイオード D 1， D 2 , D 3 , D 4お よび抵抗 R 1が実装されている。
なお、 第 2図に示す空洞部 3 8を合成樹脂などで充填することもできる。 この 場合、 充填された合成樹脂も、 上述の収納体に含まれる。 また、 空洞部 3 8内を 合成樹脂などで充填した場合には、 表層材 3 2および表層材 3 6のいずれか一方 または双方を設けないように構成することもできる。
第 3図は、 I Cカード 3 0と質問器 5 0との回路構成を示すプロック図である。 質問器 5 0は、 制御部 5 4の制御により、 発振回路 （O S C) 6 0からの高周波 搬送波をアンテナ 5 8から送り出している。 質問器 5 0に対して I Cカード 3 0 が接近すると、 この高周波搬送波は、 I Cカード 3 0のアンテナ 8 2に受信され る。 電源生成回路 7 2は、 受信した高周波を直流電力に変換して、 他の回路部分 に供給する。 このようにして、 I Cカード 3 0は質問器 5 0に近づくと、 動作可 能となる。
質問器 5 0から I Cカード 3 0に対する情報送信は、 制御部 5 4の制御により、 高周波搬送波を変復調回路 5 2において変調することにより行なう。 I Cカード 3 0は、 変調された高周波搬送波を変復調回路 7 4において復調する。 データ処 理部である C P U 7 6は、 復調された情報を得て、 データ記憶部である不揮発性 メモリ 7 8の内容の書換ゃ情報返信などの必要な処理を行なう。
上記と逆に、 I Cカード 3 0から質問器 5 0に対しての情報送信も行なわれる。 ここで、 I Cカード 3 0側には、 発振回路が設けられていない。 したがって、 質 問器 5 0の側から無変調の高周波搬送波を送り出しておき、 I Cカード 3 0側に て、 変復調回路 7 4により、 共振回路 8 0のインピーダンスを変化させるように している。 質問器 5 0は、 このインピーダンス変化を、 自己側の共振回路 5 6の インピーダンス変化として、 変復調回路 5 2により検出して復調を行なう。 制御 部 5 4は、 復調された情報を得て、 必要な処理を行なう。
I Cカード 3 0が質問器 5 0から遠ざかると、 電力供給がなくなるので、 I C カード 3 0の動作は停止する。 しかし、 不揮発性メモリ 7 8を用いているので、 電力供給がなくなっても、 記憶された情報は保持される。
開封検出部を構成する開封センサ 8 4は、 表層材 3 2， 3 6 (第 2図参照） が 剥がされたことを検出すると、 開封検出信号を C P U 7 6に与える。 C P U 7 6 は、 開封検出信号を得ると、 予め定められた処理、 たとえば不揮発性メモリ 7 8 のデータの消去など行なう。
第 4図は、 開封センサ 8 4の具体例を示す回路図である。 開封センサ 8 4は、 並列接続された 4つのフォトダイオード D 1〜 D 4と、 抵抗 R 1と直列に接続す ることにより構成されている。 開封センサ 8 4には、 電源生成回路 7 2 (第 3図 参照） から電源電圧 Eが印加されている。 開封センサ 8 4の 2つの出力端子 Tは、 C P U 7 6 (第 3図参照） に接続されている。
フォトダイォード D 1〜D 4のいずれにも光があたらないときは、 2つの出力 端子 T間の電圧は、 所定のしきい値以下となるように設定されている。 フォトダ ィォード D 1〜D 4のいずれかに光があたると、 2つの出力端子 Tの間の電圧は 前記しきい値以上になるように設定されている。
通常は、 第 2図に示すように、 表層材 3 2， 3 6およびコア部材 3 4により封 鎖された空洞部 3 8内にフォトダイオード D 1〜D 4が配置されている。 したが つて、 2つの出力端子 Tの間の電圧はしきい値以下である。 ところが I Cカード 3 0が開封された場合、 たとえば表層材 3 6が剥がされた場合には、 空洞部 3 8 に光が射し込み、 フォトダイオード D 1〜D 4のいずれかに光があたる。 これに より、 2つの出力端子 Tの間の電圧はしきい値以上となる。 2つの出力端子丁の 間に生ずる当該しきい値以上の電圧が、 上述の開封検出信号に該当する。
なお、 この例においては、 フォトダイオード D 1〜D 4のいずれかに光があた ると、 2つの出力端子 Tの間の電圧がしきい値以上になるように設定したが、 フ オトダイオード D 1〜D 4のうち 2つ以上、 3つ以上、 またはすべてに光があた つた場合に、 2つの出力端子 Tの間の電圧がしきい値以上になるように設定する こともできる。 このように設定すれば、 フォトダイオード D 1〜D 4個々の容量 が小さくてすむため、 フォトダイオード D 1〜D 4を目立たなくすることができ る。
また、 この例においては、 4つのフォトダイオード D 1〜D 4を並列接続して 用いているが、 並列接続するフォトダイオードの数は、 4つの限定されるもので はない。 また、 フォトダイオードは 1つだけ用いてもよい。
また、 この例においては、 光を検出する手段としてフォトダイオードを例にと つて説明したが、 光を検出する手段としては、 フォトダイオードの他に、 たとえ ばフォトトランジスタなどを用いることもできる。 なお、 外部からの光を検知す ることにより開封を検出する方法は、 上述の回路などに限定されるものではない。 第 5 Aおよび 5 B図は、 開封センサ 8 4の第 1の変形例を説明するための図で ある。 第 5 A図は、 第 1の変形例における開封センサ 8 4を用いた I Cカード 3 0の要部断面を示す図である。 第 5 B図は、 開封センサ 8 4の回路図である。 第 5 B図に示すように、 開封センサ 8 4は、 2つの抵抗器 R 2および R 3を直 列に接続することにより構成されている。 第 4図に示される例と同様に、 開封セ ンサ 8 4には、 電源生成回路 7 2から電源電圧 Eが印加され、 開封センサ 8 4の 2つの出力端子 Tは、 C P U 7 6に接続されている。
第 5 A図に示されるように、 表層材 3 2の内側には電極 4 6が固着され、 表層 材 3 6の内側には電極 4 8が固着されている。 電極 4 6と電極 4 8との間のコア 部材 3 4は、 所定の電気抵抗 R 2を有するように設定されている。 すなわち、 コ ァ部材 3 4力 第 5 B図に示す抵抗器 R 2に該当する。 電極 4 6， 4 8は、 それ ぞれ、 ワイヤ 6 2， 6 4を介して、 タブ 4 0に接続されている。 抵抗 R 3は、 タ ブ 4 0の適所に配置されている （図示せず） 。
電極 4 6， 4 8間の抵抗値が R 2に等しいときは、 2つの出力端子 Tの間の電 圧は、 所定のしきい値以下になるように設定されている。 電極 4 6， 4 8間の抵 抗値が R 2より大きくなると、 2つの端子 T間の電圧は前記しきい値以上になる ように設定されている。
通常は、 第 5 A図に示されるように、 電極 4 6， 4 8間にコア部材 3 4が密着 した状態になっている。 したがって、 2つの出力端子 Tの間の電圧はしきぃ値以 下である。 ところが、 I Cカード 3 0が開封された場合、 たとえば表層材 3 6が 剥がされた場合には、 表層材 3 6に固着された電極 4 8と、 コア部材 3 4とが分 離してしまうため、 電極 4 6， 4 8間の抵抗値が極めて大きくなる。 これにより、 2つの出力端子 Tの間の電圧はしきい値以上になる。 第 4図に示される例と同様 に、 2つの出力端子 T間に生ずる当該しきい値以上の電圧が、 上述の開封検出信 号に該当する。 なお、 抵抗値の変化を検知することにより開封を検出する方法は、 上述の回路などに限定されるものではない。
第 6 Αおよび 6 Β図は、 開封センサ 8 4の第 2の変形例を示す図である。 第 6 A図は、 第 2の変形例における開封センサ 8 4を用いた I Cカード 3 0の要部断 面を示す図である。 第 6 B図は、 当該開封センサ 8 4の回路図である。
第 6 B図に示すように、 開封センサ 8 4は、 コンデンサ C sおよび抵抗 R 4を 直列に接続することにより構成されている。 上述の各例と同様に、 開封センサ 8 4には、 電源生成回路 7 2から電源電圧 Eが印加され、 開封センサ 8 4の 2つの 出力端子 Tは、 C P U 7 6に接続されている。
第 6 A図に示すように、 表層材 3 2の内側には電極 4 6が固着され、 表層材 3 6の内側には電極 4 8が固着されている。 電極 4 6， 4 8は、 それぞれワイヤ 6 2 , 6 4を介してタブ 4 0に接続されている点は、 第 5図に示す例と同様である。 ただし、 第 6図に示す開封センサ 8 4においては、 電極 4 6と電極 4 8との間の コア部材 3 4は、 所定の誘電率を有するように設定されている。 すなわち、 電極 4 6， 4 8およびコア部材 3 4により、 所定の静電容量 C sを有するコンデンサ C sを構成している。 抵抗 R 4は、 タブ 4 0の適所に配置されている （図示せ ず） 。
2つの出力端子 T間の電圧は、 電源 E投入後、 コンデンサ C sおよび抵抗 R 4 により定める時定数で、 電源電圧に達する。 そこで、 抵抗 R 4の値を適当な値に 設定することで、 電極 4 6， 4 8間の静電容量が C sに等しいときには、 電源投 入後所定時間経過後における 2つの出力端子 T間の電圧が、 所定のしきい値以下 になるように設定されている。 電極 4 6， 4 8間の静電容量が C sより小さくな ると、 すなわち時定数が小さくなると、 電源投入後所定時間経過後における 2つ の出力端子 T間の電圧が、 前記しきい値以上になるように設定されている。
通常は、 第 6図に示すように、 電極 4 6， 4 8間にコア部材 3 4が密着した状 態になっている。 したがって、 電源投入後所定時間経過後における 2つの出力端 子 T間の電圧はしきい値以下である。 ところが、 I Cカード 3 0が開封された場 合、 たとえば表層材 3 6が剥がされた場合には、 表層材 3 6に固着された電極 4 8と、 コア部材 3 4とが分離するとともに、 表層材 3 6に固着された電極 4 8と— 表層材 3 2に固着された電極 4 6との距離が大きくなる。 これにより電極 4 6， 4 8間の静電容量が C sより小さくなるため、 時定数が小さくなる。 この結果、 電源投入後所定時間経過後における 2つの出力端子 T間の電圧はしきレ、値以上に なる。 この例においては、 電源投入後所定時間経過後において 2つの出力端子 T 間に生ずる当該しきい値以上の電圧が、 上述の開封検出信号に該当する。
なお、 静電容量の変化を検知することにより開封を検出する技術は、 上述の回 路などに限定されるものではない。 たとえば、 コンデンサとコイルとにより共振 回路を構成し、 'コンデンサの静電容量の変化に起因する当該共振回路の共振周波 数の変化を検出することにより開封を検出するように構成することも可能である。 なお、 上述の各実施の形態においては、 第 3図に示すように、 開封センサ 8 4 を I Cチップ 7 0の外側に設けるようにしたが、 開封センサ 8 4を設ける位置は 特に限定されるものではない。 たとえば、 第 1 2図に示されるように、 開封セン サ 8 4を I Cチップ 7 0の内側に設けるように構成することもできる。 また、 開 封センサ 8 4の一部を I Cチップ 7 0の内側に設け、 他の部分を I Cチップ 7 0 の外側に設けるよう構成することもできる。
開封センサ 8 4の一部または全体を、 I Cチップ 7 0の内部に設けるようにす ることで、 開封センサ 8 4の存在が I Cチップ 7 0の外部からわかりにくくなり、 さらに機密保護に対する安全性を高めることができる。 また、 I Cチップ 7 0を 製造する際、 開封センサ 8 4の一部または全体を作り入れることができるので、 I Cカード 3 0の製造コストの上昇を抑えることが可能となる。 なお、 後述する I Cチップモジュールにおいても、 I Cカード 3 0の場合と同様に、 開封センサ 8 4の一部または全体を、 I Cチップの内部に設けることができる。
第 1 3 Aおよび 1 3 B図は、 前述の開封センサ 8 4 (第 4図参照） を構成する フォトダイオード D 1〜D 4を、 I Cチップ 7 0に設けられた I C回路の一部を 用いて構成した場合における、 I Cチップ 7 0の構成の一部を示す図面である。 第 1 3 A図は、 I Cチップ 7 0の平面構成を模式的に表わした図面である。 第 1 3 B図は、 I Cチップ 7 0の主要断面図である。
第 1 3 B図に示すように、 I Cチップ 7 0の p型半導体基板 1 0 0内に、 複数 (この例では 4つ） の nゥェル領域 1 0 2が形成されている。 各 nゥエル領域 1 0 2内に p +領域 1 0 4が形成されている。 それぞれの nゥヱル領域 1 0 2と p +領域 1 0 4とにより、 フォトダイオード D 1〜D 4が構成されている。
各 p +領域 1 0 4は、 層間膜 1 0 6に設けられたコンタクトホール 1 0 6 aを 介して、 アルミ配線 1 0 8により相互に接続される。 同様に、 各 nゥエル領域 1 0 2も、 アルミ配線 1 1 0 (第 1 3 A図参照） により相互に接続される。 このよ うに、 アルミ配線 1 0 8とアルミ配線 1 1 0とを用いて、 4つのフォトダイォ一 ド D 1〜D 4を並列に接続している。 これらを覆うようにパッシベーション膜 1 1 2が形成されている。
前述 （第 2図参照） の場合と同様に、 I Cカード 3 0が開封された場合に、 た とえば表層材 3 6が剥がされた場合には、 パッシベーシヨン膜 1 1 2、 層間膜 1 0 6を透過した光が、 I Cチップ 7 0の表面に近くに形成されたフォトダイォー ド D 1〜D 4にあたる。 これにより、 開封検出信号が生成される。
このように、 フォトダイオード D 1〜D 4を、 I Cチップ 7 0に設けられた I C回路の一部を用いて構成することは、 製造技術上、 比較的容易である。 また、 このように小さなフォトダイオードを複数分散させて作り込むようにすれば、 フ ォトダィォ一ドの存在が I Cチップ 7 0の外側からいっそうわかりにくくなるた め好都合である。
なお、 第 1 3 Aおよび 1 3 B図の例では、 p型半導体基板 1 0 0内に、 フォト ダイオード D 1〜D 4に対応させて、 複数の nゥエル領域 1 0 2を形成するよう にしたが、 第 1 4 Aおよび 1 4 B図のように、 p型半導体基板 1 0 0内に、 フォ トダイオード D 1〜D 4に兼用して用いられる 1つの nゥ工ル領域 1 0 2を形成 するように構成してもよい。 このように構成すれば、 アルミ配線 1 1 0を短くす ることができ、 好都合である。
次に、 I Cカード 3 0が開封された場合に C P U 7 6が行なう処理の一例につ いて、 第 3図または第 1 2図、 および第 7図のフローチャートを参照しながら説 明する。 上述のように、 I Cカード 3 0は、 内部に電源を持っていない。 したが つて、 I Cカード 3 0が開封されたとしても、 C P U 7 6が動作していないとき には、 C P U 7 6は I Cカード 3 0が開封されたことを知ることができない。 I Cカード 30を開封した者が、 C P U 76の動作や不揮発性メモリ 78のデ ータを調べるために、 露出した I Cチップ 70の電源用のパッド （図示せず） を 探し、 これにプローブなどを当てて、 I Cチップ 70に電源を与えたとする。 電 源が与えられることにより、 CPU 76が起動する （ステップ S 1) 。
CPU76は、 起動後、 まず開封センサ 84から開封検出信号が与えられてい るか否かを調べる （ステップ S 2) 。 開封検出信号が与えられていない場合には、 通常の処理を行なう。
上述のように、 I Cカード 3◦が開封された場合には、 開封センサ 84から開 封検出信号が与えられている。 したがって、 このときには、 CPU 76は、 不揮 発性メモリ 78のデータをすベて消去する （ステップ S 3) 。
このように、 I Cカード 30を開封すると、 不揮発性メモリ 78のデータがす ベて消去されるため、 一旦 I Cカード 30が開封されると、 誰も当該データを知 ることはできなくなる。 このように構成することで、 機密保護に対する安全性を 極めて高くすることができる。
なお、 この例においては、 I Cカード 30が開封されると不揮発性メモリ 78 のデータをすベて消去するように構成したが、 I Cカード 30が開封されると、 不揮発性メモリ 78のデータの一部のみを消去するように構成することもできる。 このように構成すれば、 第三者に知られてはならないデータのみを選択的に消去 するとともに、 その他のデータを保存することができるため、 好都合である。 第 8図は、 I Cカード 30が開封された場合に CPU 76が行なう処理の他の 具体例を示すフローチヤ一トである。 CPU 76が開封を検出するまでの処理 (ステップ S 1 1， S 1 2) は、 第 7図に示される例 （ステップ S 1， S 2) と 同様である。 ただし、 この例においては、 開封を検出すると、 CPU76は、 不 揮発性メモリ 78のデータをすベて読出不能とする （ステップ S 1 3) 。
また、 第 7図に示される例と異なり、 この例においては読出不能とされた不揮 発性メモリ 78のデータを、 特別の処理を施すことにより再度読出すこともでき る。
すなわち、 CPU76は、 I Cチップ 70に設けられた所定のパッド （図示せ ず） から所定のイネ一プル信号 （読出許可信号） が入力されたか否かを監視して おり （ステップ S I 4 ) 、 該ィネーブル信号が入力された場合に限り、 不揮発性 メモリ 7 8のデータを、 再度読出可能とする （ステップ S 1 5. ) 。 なおイネーブ ル信号を暗号化しておけば第三者によるデータの読出をある程度防止することが できる。
このように、 I Cカード 3 0を開封すると不揮発性メモリ 7 8のデータがすべ て読出不能となるように構成するとともに、 特別の処理を施すことで当該データ を知り得るように I cカードを構成すれば、 第三者にデータを知られる危険が少 なく、 かつ必要に応じてデータをあとで取出すことも可能となるため好都合であ る。
なお、 この例においては、 I Cカード 3 0が開封されると不揮発性メモリ 7 8 のデータをすベて読出不能とするよう構成したが、 I Cカード 3 0が開封される と、 不揮発性メモリ 7 8の一部のデータのみを読出不能とするよう構成すること もできる。
また、 ィネーブル信号が入力された場合、 読出不能とされたすべての不揮発性 メモリ 7 8のデータを再度読出可能とするよう構成したが、 ィネーブル信号が入 力された場合、 読出不能とされた不揮発性メモリ 7 8のデータのうち、 一部のデ ータのみを再度読出可能とするように構成することもできる。 このように構成す れば、 第三者に絶対知られてはならないデータについては、 誰も読出すことがで きなくなるため、 機密保持の点で好ましレ、。
第 9図は、 I Cカード 3 0が開封された場合に C P U 7 6が行なう処理のさら に他の具体例を示すフローチャートである。 C P U 7 6が開封を検出するまでの 処理 （ステップ S 2 1， S 2 2 ) は、 上述の各具体例と同様である。 ただし、 こ の例においては、 開封を検出すると C P U 7 6は、 C P U 7 6自身を作動不能と する （ステップ S 2 3 ) 。
このように、 I Cカード 3 0を開封すると、 C P U 7 6が機能しなくなるので、 不正に I Cカードや I Cチップモジュールを入手して開封したとしても、 データ 処理の機能を知ることは極めて困難となる。
第 8図に示される例と同様に、 この例においても一旦作動不能となった C P U 7 6を、 特別な処理を施すことにより再度作動可能にすることができる。 すなわ ち、 I Cチップ 70に設けられた所定のパッド （図示せず） から所定のイネープ ル信号 （CPU作動許可信号） が入力された場合に限り、 CPU 76が、 再度作 動可能となる （ステップ S 24， S 25) 。
なお、 この例においては、 I Cカード 30が開封されると CPU 76の機能全 体を作動不能とするよう構成したが、 I Cカード 30が開封されると、 CPU7 6の機能の一部のみを停止させ、 他の機能を停止させないよう構成することもで きる。 このように構成すれば、 第三者に知られてはならない処理機能のみを停止 させ、 その他の一般的な機能は停止させないようにすることができるため、 好都 合である。
また、 ィネーブル信号が入力された場合、 停止された CPU 76の機能のすべ てを作動可能とするよう構成したが、 ィネーブル信号が入力された場合、 停止さ れた CPU 76の機能のうち、 一部の機能のみを、 再度作動可能とするよう構成 することもできる。 このように構成すれば、 第三者に絶対知られてはならない処 理機能については、 誰も知ることができなくなるため、 機密保持の点で好ましい。 なお、 この例においては、 所定のィネーブル信号を入力することにより、 停止 された C P U 76の機能を再度作動可能とするよう構成したが、 一旦停止された CPU 76の機能は、 再び作動可能とならないよう構成することもできる。
[第 2の実施の形態]
第 1 OA図は、 この発明の第 2の実施の形態における I Cチップモジュール 9 2の分解斜視図である。 この I Cチップモジュール 92は、 プリペイドカード、 スキー場のリフトゃ鉄道の自動改札、 荷物の自動仕分けなどに用いられる I。力 一ドに内蔵される。
I Cチップモジュール 92は、 I Cチップ 86と I Cチップ 88とを異方性導 電体 90により接着することにより形成されている。 この実施の形態においては、 I Cチップ 86に、 CPU、 変復調回路、 電源生成回路などの主要回路 （図示せ ず） が搭載され、 I Cチップ 88に不揮発性メモリ （図示せず） が搭載されてい る。 I Cチップ 86の上面には複数の端子 86 a, 86 b, ……が設けられ、 I Cチップ 88の下面には、 前述の端子 86 a， 86 b, ……と対向する位置に端 子 88 a， 88 b, ……がそれぞれ設けられている。 異方性導電体 9 0は、 1方向にのみ導電性を有する導電体で、 接着性を有して いる。 異方性導電体として、 たとえば熱硬化性の接着剤であるァニソルム （日立 化成） を用いることができる。 このような異方性導電体 9 0を用いることにより、 I Cチップ 8 6および I Cチップ 8 8を強固に接着することができる。 異方性導 電体 9 0を用いて、 I Cチップ 8 6および I Cチップ 8 8を接着することにより、 互いに対向する位置に設けられた各端子 8 6 a， 8 6 b , ……と、 端子 8 8 a，
8 8 b , ……とが電気的に接続される。 このようにして、 I Cチップモジュール
9 2を形成することができる。
端子 8 6 c， 8 6 d , ……と、 端子 8 8 c， 8 8 d , ……と力 S、 電気的に接続 されることにより、 I Cチップ 8 6に設けられた主要回路と I Cチップ 8 8に設 けられた不揮発性メモリとが電気的に接続される。 なお、 このようにして形成さ れた I Cチップモジュール 9 2と、 アンテナを含む共振回路 （図示せず） とを収 納体 （図示せず） に封入することにより、 非接触式の I Cカードが完成する。
I Cチップモジュール 9 2は、 開封センサ 8 4を備えている。 第 1 0 B図に、 この実施の形態における開封センサ 8 4の回路図を示す。 第 1 0 B図に示すよう に、 開封センサ 8 4は配線 8 9と抵抗 R 5とを直列に接続することにより構成さ れている。 上述の各開封センサ 8 4 (たとえば第 5 B図） に示される例と同様に、 開封センサ 8 4には、 I Cチップ 8 6に設けられた電源生成回路 （図示せず） か ら電源電圧 Eが印加され、 開封センサ 8 4の 2つの出力端子 Tは、 I Cチップ 8 6に設けられた C P U (図示せず） に接続されている。
第 1 O A図に示すように、 I Cチップ 8 8に設けられた端子 8 8 aと端子 8 8 bとは、 I Cチップ 8 8の内部で、 配線 8 9により電気的に接続されている。 し たがって、 I Cチップ 8 6に設けられた端子 8 6 aと端子 8 6 bとは、 異方性導 電体 9 0， 端子 8 8 a， 配線 8 9 , および端子 8 8 bを介して電気的に接続され ている。 なお、 第 1 0 B図に示す抵抗 R 5は、 I Cチップ 8 6内の適所に配置さ れている （図示せず） 。
2つの出力端子 T間が配線 8 9により導通されているときには、 2つの出力端 子 T間の電圧は、 所定のしきい値以下となるように設定されている。 2つの出力 端子 T間が非導通状態 （断線状態） になると、 2つの出力端子 T間の電圧は前記 しきい値以上になるように設定されている。
通常は、 I Cチップ 8 6と I Cチップ 8 8とは異方性導電体 9 0を介して接続 されているため、 2つの出力端子 T間が導通状態になっている。 このため、 2つ の出力端子 T間の電圧はしきい値以下である。 ところが、 I Cチップモジュール 9 2が開封された場合、 すなわち、 I Cチップ 8 6と I Cチップ 8 8とが分離さ れた場合に、 端子 8 6 aと端子 8 6 bとは非導通状態となる。 これにより、 2つ の出力端子 T間の電圧はしきレ、値以上になる。 2つの出力端子 T間に生ずる当該 しきい値以上の電圧が、 上述の開封検出信号に該当する。
なお、 配線が断線状態となったことを検知することにより開封を検出する技術 は、 上述の回路などに限定されるものではない。
また、 異方性導電体 9 0を用いることなく、 他の方法たとえばはんだ付けや、 共晶結合を利用したバンプ技術などを用いて、 端子 8 6 a， 8 6 b , ……と、 端 子 8 8 a , 8 8 b , ……とを電気的に接続するよう構成することもできる。
[第 3実施の形態]
第 1 1 A図は、 この発明の第 3の実施の形態における I Cチップモジュール 9
8の分解斜視図である。 I Cチップモジュール 9 8は、 I Cチップ 9 4と、 I C チップ 9 4の上面に貼り付けられたシール状部材 9 6とを備えている。 上述の I Cチップモジュール 9 2 (第 1 0 A図参照） の場合と異なり、 この実施の形態に おいては、 1つの I Cチップ 9 4に、 C P U、 変復調回路、 電源生成回路などの 主要回路おょぴ不揮発性メモリが搭載されている。
I Cチップ 9 4の上面には 2個の端子 9 4 a， 9 4 b , および不揮発性メモリ のチェックなどに使用されるパッド 9 5が設けられている。 シール状部材 9 6は これらの端子 9 4 a， 9 4 b、 およびパッド 9 5を覆うように貼り付けられてい る。 シール状部材 9 6の接着面側の、 少なくとも端子 9 4 a， 9 bに対向する 帯状の部分は、 導電性の材料で形成された帯状配線 9 7を構成している。
I Cチップモジュール 9 8の開封センサ 8 4の回路図を第 1 1 B図に示す。 こ の実施の形態における開封センサ 8 4の回路は、 前述の第 1 0 B図に示す回路と 同様である。 すなわち、 第 1 1 A図に示すように、 I Cチップチップ 9 4に設け られた端子 9 4 aと端子 9 4 bとは、 シール部材 9 6に形成された帯状配線 9 7 を介して電気的に接続されている。
上述の I Cチップモジュール 9 2の場合と同様に、 通常は I Cチップ 9 4の上 面にシール部材 9 6が貼り付けられているため、 2つの出力端子 T間が導通状態 になっている。 このため、 2つの出力端子 T間の電圧は、 しきい値以下である。 ところ力 S、 I Cチップモジュール 9 8が開封された場合、 すなわちパッド 9 5に プローブなどを当てるために I Cチップ 9 4の上面のシール部材 9 6が剥がされ た場合には、 端子 9 4 aと端子 9 4 bとは非導通状態となる。 これにより、 2つ の出力端子 T間の電圧は、 しきい値以上となる。 2つの出力端子 T間に生ずる当 該しきい値以上の電圧が、 開封検出信号に該当するのは、 上述の I Cチップモジ ユール 9 2の場合と同様である。 開封検出信号を得ることにより、 C P Uは、 I Cチップモジュール 9 8が開封されたことを知る。
なお、 第 1 O Aおよび 1 1 A図に示す実施の形態においては、 配線が断線状態 (非導通状態） となったことを検出することにより I Cチップモジュールが開封 されたことを検出する場合を例に説明したが、 上述の I Cカード 3 0の場合と同 様に、 I Cチップモジュールが開封されたときの外部からの光を検知することに より開封を検出するように構成することもできる。 また、 I Cチップモジュール が開封されたときの静電容量の変化を検出することにより開封を検出するように 構成したり、 I Cチップモジュールが開封されたときの抵抗値の変化を検知する ことにより開封を検出するように構成することもできる。
1。チップ8 6 (第 1 0 A図参照） または I Cチップ 9 4 (第 1 1 A図参照） に内蔵された C P Uは、 開封検出信号を得ると、 上述の I Cカード 3 0の場合と 同様の処理、 たとえば C P Uを作動不能とするような処理 （第 9図参照） を行な ラ。
なお、 I Cチップモジュール 9 8 (第 1 1 A図参照） のように、 C P Uと不揮 発性メモリとを同一の I Cチップに設けるように構成した場合には、 不揮発性メ モリのデータの一部または全部を消去するような処理 （第 7図参照） や、 データ の一部または前部を読出禁止とするような処理 （第 8図参照） を行なうよう構成 することもできる。
なお、 上述の各実施の形態においては、 1コイル型の非接触型の I Cカードに、 この発明を適用した場合を例に説明したが、 この発明はいわゆる複数コイル型の 非接触型の I Cカードにも適用することができる。 また、 非接触型の I Cカード 以外に、 接触型の I Cカードにも本発明を適用することができる。 さらに、 I C チップを搭載した I cカード一般に本発明は適用することができる。 ここで言う
I Cカードとは、 収納体に I Cチップを収納したものを言い、 形状、 大きさを問 わない。 収納体とは、 略板状の部材の他、 箱状の部材をも含む概念である。 また、
I Cカードのみならず、 I C回路を設けた部材を含む I Cチップモジュールにも 本発明を適用することができる。 産業上の利用可能性
以上のようにこの発明によればセキュリティの高い I Cカードを製造すること が可能となるので、 この発明は I cカードを製造、 運用する業界に有利に適用す ることができる。

Claims

請求の範囲
1 . I C回路を設けた I
前記 I Cチップを収納する収納体と、
前記収納体が開封されたことを検出する開封検出手段とを備え、
前記開封検出手段により開封が検出されると、 前記 I c回路の機能の少なくと も一部が正常に機能しなくなるように構成されたことを特徴とする、 I C力一ド。
2 . 前記 I C回路は、 データを記憶するデータ記憶部を含み、
前記開封検出手段により開封が検出されると、 前記データ記憶部のデータの少 なくとも一部を採取不能とするよう構成したことを特徴とする、 請求の範囲第 1 項記載の I Cカード。
3 . 前記開封検出手段により開封が検出されると、 前記データ記憶部のデータの 少なくとも一部を読出禁止とするよう構成したことを特徴とする、 請求の範囲第 2項記載の I。カード。
4 . 前記開封検出手段により開封が検出されると、 前記データ記憶部のデータの 少なくとも一部を消去するよう構成したことを特徴とする、 請求の範囲第 2項記 載の I Cカード。
5 . 前記 I C回路は、 データの処理を行なうデータ処理部を備え、
前記開封検出手段により開封が検出されると、 前記データ処理部の機能の少な くとも一部を停止するよう構成したことを特徴とする、 請求の範囲第 1項記載の I Cカード。
6 . 前記開封検出手段は、 前記収納体が開封されたときの外部からの光を検知す ることにより開封を検出することを特徴とする、 請求の範囲第 1項記載の I c力 ード。
7 . 前記開封検出手段として、 複数の受光素子を並列に配置したことを特徴とす る、 請求の範囲第 6項記載の I Cカード。
8 . 前記開封検出手段は、 前記収納体が開封されたときの静電容量の変化を検知 することにより開封を検出することを特徴とする、 請求の範囲第 1項記載の I C カード。
9 . 前記開封検出手段は、 前記収納体が開封されたときの抵抗^ tの変化を検知す ることにより開封を検出することを特徴とする、 請求の範囲第 1項記載の I c力 一ド。
1 0 . 前記開封検出手段は、 前記収納体が開封されたときに所定の配線が断線し たことを検知することにより開封を検出することを特徴とする、 請求の範囲第 9 項記載の I Cカード。
1 1 . 2以上の部材を一体に形成した I Cチップモジュールであって、
少なくとも一方の前記部材は I c回路を備え、
前記 I Cチップモジュールが開封されたことを検出する開封検出手段を設け、 前記開封検出手段により開封が検出されると、 前記 I c回路の機能の少なくと も一部が正常に機能しなくなるよう構成されたことを特徴とする、 I Cチップモ ジュール 0
1 2 . 前記 I C回路は、 データを記憶するデータ記憶部を備え、
前記開封検出手段により開封が検出されると、 前記データ記憶部のデータの少 なくとも一部を採取不能とするよう構成したことを特徴とする、 請求の範囲第 1 1項記載の I Cチップモジュール。
1 3 . 前記開封検出手段により開封が検出されると、 前記データ記憶部のデータ の少なくとも一部の読出を禁止するよう構成したことを特徴とする、 請求の範囲 第 1 2項記載の I Cチップモジュール。
1 4 . 前記開封検出手段により開封が検出されると、 前記データ記憶部のデータ の少なくとも一部を消去するよう構成したことを特徴とする、 請求の範囲第 1 2 項記載の I Cチップモジュール。
1 5 . 前記 I C回路は、 データの処理を行なうデータ処理部を備え、
前記開封検出手段により開封が検出されると、 前記データ処理部の機能の少な くとも一部を停止するよう構成したことを特徴とする、 請求の範囲第 1 1項記載 の I Cチップモジュール。
1 6 . 前記開封検出手段は、 前記 I Cチップモジュールが開封されたときの外部 からの光を検知することにより開封を検出することを特徴とする、 請求の範囲第 1 1項記載の I Cチップモジュール。
1 7 . 前記開封検出手段として、 複数の受光素子を並列に配置したことを特徴と— する、 請求の範囲第 1 6項記載の I Cチップモジュール。
1 8 . 前記開封検出手段は、 前記 I Cチップモジュールが開封されたときの静電 容量の変化を検知することにより開封を検出することを特徴とする、 請求の範囲 第 1 1項記載の I Cチップモジユーノレ。
1 9 . 前記開封検出手段は、 前記 I Cチップモジュールが開封されたときの抵抗 値の変化を検知することにより開封を検出することを特徴とする、 請求の範囲第 1 1項記載の I Cチップモジュール。
2 0 . 前記開封検出手段は、 前記 I Cチップモジュールが開封されたときに所定 の配線が断線したことを検知することにより開封を検出することを特徴とする、 請求の範囲第 1 9項記載の I Cチップモジュール。
2 1 . 前記開封検出手段の少なくとも一部が、 前記 I Cチップに設けられた前記
1 C回路の一部を用いて構成されていることを特徴とする、 請求の範囲第 1項記 載の I Cカード。
2 2 . 前記開封検出手段は、 前記収納体が開封されたときの外部からの光を受光 素子を用いて検知することにより開封を検出するよう構成されており、
前記受光素子は、 前記 I Cチップに設けられた前記 I C回路の一部を用いて構 成されていることを特徴とする、 請求の範囲第 2 1項記載の I Cカード。
2 3 . 前記開封検出手段の少なくとも一部が、 前記 I Cチップモジュールに設け られた前記 I C回路の一部を用いて構成されていることを特徴とする、 請求の範 囲第 1 1項記載の I Cチップモジュ一ノレ。
2 4 . 前記開封検出手段は、 前記収納体が開封されたときの外部からの光を受光 素子を用いて検知することにより開封を検出するよう構成されており、
前記受光素子は、 前記 I cチップモジュールに設けられた前記 I C回路の一部 を用いて構成されていることを特徴とする、 請求の範囲第 2 3項記載の I Cチッ プモジュール。 WO 98/53402 補正書の請求の範囲 PCT/JP98/01023
[ 1 9 9 8年 9月 2日 （0 2 · 0 9 . 9 8 ) 国際事務局受理：出願当初の請求の範囲 8—ェ 0 及び 1 8— 2 4は取り下げられた ；出願当初の請求の範囲 1— 5及び 1 1 一 1 5は補正され た；他の請求の範囲は変更なし。 （3頁） ]
1 . (補正後） C P Uを有する I Cチップと、
前記 I Cチップを収納する収納体と、
前記収納体が開封されたことを検出する、 前記 I Cチップに形成された開封検 出手段とを備え、
前記 C P Uは、 電源電圧が印加されて動作を開始するときに前記開封検出手段 から開封を示す信号が出力されていると、 前記 I Cチップの機能の少なくとも一 部が正常に機能しなくなるように制御することを特徴とする、 I Cカード。
2 . (補正後） 前記 I Cチップは、 データを記憶するデータ記憶部を含み、 前記信号の出力により開封が検出されると、 前記データ記憶部のデータの少な くとも一部を採取不能とするよう構成したことを特徴とする、 請求の範囲第 1項 記載の I C力一ド。
3 . (補正後） 前記信号の出力により開封が検出されると、 前記データ記憶部の データの少なくとも一部を読出禁止とするよう構成したことを特徴とする、 請求 の範囲第 2項記載の I Cカード。
4 . (補正後） 前記信号の出力により開封が検出されると、 前記データ記憶部の データの少なくとも一部を消去するよう構成したことを特徴とする、 請求の範囲 第 2項記載の I Cカード。
5 . (補正後） 前記 I Cチップは、 データの処理を行なうデータ処理部を備え、 前記信号の出力により開封が検出されると、 前記データ処理部の機能の少なく とも一部を停止するよう構成したことを特徴とする、 請求の範囲第 1項記載の I Cカード。
6 . 前記開封検出手段は、 前記収納体が開封されたときの外部からの光を検知す ることにより開封を検出することを特徴とする、 請求の範囲第 1項記載の I C力 ード。
7 . 前記開封検出手段として、 複数の受光素子を並列に配置したことを特徴とす る、 請求の範囲第 6項記載の I Cカード。
8 . (削除）
24 補正された^ (条約第 19条）
9 . (削除）
1 0 . (削除）
1 1 . (補正後） 2以上の部材を一体に形成した I Cチップモジュールであって、 少なくとも一方の前記部材は C P Uを有する I Cチップを備え、
前記 I Cチップモジュールが開封されたことを検出する、 前記 I Cチップに形 成された開封検出手段を設け、
前記 C P Uは、 電源電圧が印加されて動作を開始するときに前記開封検出手段 力 ら開封を示す信号が出力されていると、 前記 I Cチップの機能の少なくとも一 部が正常に機能しなくなるよう制御することを特徴とする、 I Cチップモジユー ル。
1 2 . (補正後） 前記 I Cチップは、 データを記憶するデータ記憶部を備え、 前記信号の出力により開封が検出されると、 前記データ記憶部のデータの少な くとも一部を採取不能とするよう構成したことを特徴とする、 請求の範囲第 1 1 項記載の I cチップモジュール。
1 3 . (補正後） 前記信号の出力により開封が検出されると、 前記データ記憶部 のデータの少なくとも一部の読出を禁止するよう構成したことを特徴とする、 請 求の範囲第 1 2項記載の I Cチップモジュール。
1 4 . (補正後） 前記信号の出力により開封が検出されると、 前記データ記憶部 のデータの少なくとも一部を消去するよう構成したことを特徴とする、 請求の範 囲第 1 2項記載の I Cチップモジュ一ノレ。
1 5 . (補正後） 前記 I Cチップは、 データの処理を行なうデータ処理部を備え、 前記信号の出力により開封が検出されると、 前記データ処理部の機能の少なく とも一部を停止するよう構成したことを特徴とする、 請求の範囲第 1 1項記載の I。チップモジユーノレ。
1 6 . 前記開封検出手段は、 前記 I Cチップモジュールが開封されたときの外部 力、らの光を検知することにより開封を検出することを特徴とする、 請求の範囲第 1 1項記載の I Cチップモジュール。
1 7 . 前記開封検出手段として、 複数の受光素子を並列に配置したことを特徴と する、 請求の範囲第 1 6項記載の I Cチップモジュール。
25 補正された用敏 (条約第 19
18. (削除）
1 9. (削除）
20. (削除)
21. (削除）
22. (削除)
23. (削除）
24. (肖餘)
26
補正された用紙 (条約第 19条)
条約 1 9条に基づく説明書 請求の範囲第 1項および第 1 1項においては、 開封検出手段が I Cチップに形 成されており、 かつ電源電圧が印加されて動作を開始するときに開封検出手段か ら開封を示す信号が出力されていると、 C P Uにより I Cチップの機能の少なく とも一部が正常に機能しなくなるように制御されることを明確にした。 引用例は、 電子機器などにおける秘匿情報の漏洩を防止するものである。 本発明は、 開封検出手段が I Cチップに形成されていることにより、 開封検出 手段の存在がわかりにくくなるという効果を得たものである。 また、 一般的な I Cカードには電源電圧が印加されていないので、 開封されてもすぐに保護機能を 動作させることができないことが多い。 このような状態にぉレ、て開封検出手段の 存在が容易に見つかってしまうと、 開封検出手段からの信号と同等な信号を偽造 して I Cカードを正常に動作させることが容易となる。
このような事態を防止するには、 開封検出手段を I Cチップに内蔵させてその 存在をわかりにくくするとともに、 電源電圧が印加されて動作が開始されるとき に開封検出手段からの信号を確認して保護機能を動作させるようにする必要があ る。 本発明においては C P Uの機能によりそのような効果を得たものである。
PCT/JP1998/001023 1997-05-19 1998-03-11 Carte a puce et puce WO1998053402A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/423,293 US6802008B1 (en) 1997-05-19 1998-03-11 IC card and IC chip module
AU63099/98A AU6309998A (en) 1997-05-19 1998-03-11 Ic card and ic chip module
US10/931,045 US7003678B2 (en) 1997-05-19 2004-09-01 IC card and IC chip module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12830497A JP4212068B2 (ja) 1997-05-19 1997-05-19 Ｉｃカードおよびｉｃチップモジュール
JP9/128304 1997-05-19

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US09423293 A-371-Of-International 1998-03-11
US10/931,045 Continuation US7003678B2 (en) 1997-05-19 2004-09-01 IC card and IC chip module

Publications (1)

Publication Number Publication Date
WO1998053402A1 true WO1998053402A1 (fr) 1998-11-26

Family

ID=14981479

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/001023 WO1998053402A1 (fr) 1997-05-19 1998-03-11 Carte a puce et puce

Country Status (4)

Country Link
US (2) US6802008B1 (ja)
JP (1) JP4212068B2 (ja)
AU (1) AU6309998A (ja)
WO (1) WO1998053402A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2359196A (en) * 1999-06-15 2001-08-15 Geneticware Co Ltd IC chip security box

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6615189B1 (en) 1998-06-22 2003-09-02 Bank One, Delaware, National Association Debit purchasing of stored value card for use by and/or delivery to others
US7809642B1 (en) 1998-06-22 2010-10-05 Jpmorgan Chase Bank, N.A. Debit purchasing of stored value card for use by and/or delivery to others
US6032136A (en) 1998-11-17 2000-02-29 First Usa Bank, N.A. Customer activated multi-value (CAM) card
US7660763B1 (en) 1998-11-17 2010-02-09 Jpmorgan Chase Bank, N.A. Customer activated multi-value (CAM) card
US6882984B1 (en) 1999-06-04 2005-04-19 Bank One, Delaware, National Association Credit instrument and system with automated payment of club, merchant, and service provider fees
DE19947574A1 (de) * 1999-10-01 2001-04-12 Giesecke & Devrient Gmbh Verfahren zur Sicherung eines Datenspeichers
JP2001118045A (ja) * 1999-10-20 2001-04-27 Iwaki Electronics Corp Ｉｃモジュール
US7487908B1 (en) * 1999-10-23 2009-02-10 Ultracard, Inc. Article having an embedded accessible storage member, apparatus and method for using same
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US8793160B2 (en) 1999-12-07 2014-07-29 Steve Sorem System and method for processing transactions
EP1252560B1 (en) * 1999-12-21 2004-11-17 Netscape Communications Corporation Hardware token self enrollment process
KR100365726B1 (ko) * 1999-12-23 2002-12-26 한국전자통신연구원 암호프로세서 패키지에서의 물리적인 해킹방지 장치
US6941279B1 (en) 2000-02-23 2005-09-06 Banke One Corporation Mutual fund card method and system
JP2002007215A (ja) * 2000-06-16 2002-01-11 Fujitsu Kiden Ltd 電子機器の改ざん防止装置
WO2002011019A1 (en) 2000-08-01 2002-02-07 First Usa Bank, N.A. System and method for transponder-enabled account transactions
US6631849B2 (en) * 2000-12-06 2003-10-14 Bank One, Delaware, National Association Selectable multi-purpose card
US6985873B2 (en) 2001-01-18 2006-01-10 First Usa Bank, N.A. System and method for administering a brokerage rebate card program
US6608375B2 (en) 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US7313546B2 (en) 2001-05-23 2007-12-25 Jp Morgan Chase Bank, N.A. System and method for currency selectable stored value instrument
US7860789B2 (en) 2001-07-24 2010-12-28 Jpmorgan Chase Bank, N.A. Multiple account advanced payment card and method of routing card transactions
US7809641B2 (en) 2001-07-26 2010-10-05 Jpmorgan Chase Bank, National Association System and method for funding a collective account
US7306141B1 (en) 2001-08-13 2007-12-11 Jpmorgan Chase Bank, N.A. System and method for funding a collective account by use of an electronic tag
US8800857B1 (en) 2001-08-13 2014-08-12 Jpmorgan Chase Bank, N.A. System and method for crediting loyalty program points and providing loyalty rewards by use of an electronic tag
US8020754B2 (en) 2001-08-13 2011-09-20 Jpmorgan Chase Bank, N.A. System and method for funding a collective account by use of an electronic tag
JP2003087238A (ja) * 2001-09-11 2003-03-20 Hitachi Ltd 家庭内ネットワークにおけるセキュリティ実現方式
DE10162310A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Übertragung von Signalen von erzeugenden Funktionseinheiten an verarbeitende Funktionseinheiten elektrischer Schaltungen
FR2834103B1 (fr) * 2001-12-20 2004-04-02 Gemplus Card Int Carte a puce a module de surface etendue
US7756896B1 (en) 2002-03-11 2010-07-13 Jp Morgan Chase Bank System and method for multi-dimensional risk analysis
US7899753B1 (en) 2002-03-25 2011-03-01 Jpmorgan Chase Bank, N.A Systems and methods for time variable financial authentication
US20180165441A1 (en) 2002-03-25 2018-06-14 Glenn Cobourn Everhart Systems and methods for multifactor authentication
US20040210498A1 (en) 2002-03-29 2004-10-21 Bank One, National Association Method and system for performing purchase and other transactions using tokens with multiple chips
US8751391B2 (en) 2002-03-29 2014-06-10 Jpmorgan Chase Bank, N.A. System and process for performing purchase transactions using tokens
JP2003296683A (ja) * 2002-04-04 2003-10-17 Matsushita Electric Ind Co Ltd 非接触ｉｃカード
US8239304B1 (en) 2002-07-29 2012-08-07 Jpmorgan Chase Bank, N.A. Method and system for providing pre-approved targeted products
US7809595B2 (en) 2002-09-17 2010-10-05 Jpmorgan Chase Bank, Na System and method for managing risks associated with outside service providers
US20040122736A1 (en) 2002-10-11 2004-06-24 Bank One, Delaware, N.A. System and method for granting promotional rewards to credit account holders
JP4497874B2 (ja) 2002-12-13 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路及びｉｃカード
KR100528673B1 (ko) * 2003-04-09 2005-11-16 주식회사 퓨쳐시스템 비상시 데이터 소거 장치
US8306907B2 (en) 2003-05-30 2012-11-06 Jpmorgan Chase Bank N.A. System and method for offering risk-based interest rates in a credit instrument
US7953663B1 (en) 2003-09-04 2011-05-31 Jpmorgan Chase Bank, N.A. System and method for financial instrument pre-qualification and offering
US8239323B2 (en) 2003-09-23 2012-08-07 Jpmorgan Chase Bank, N.A. Method and system for distribution of unactivated bank account cards
DE10352477A1 (de) * 2003-11-07 2005-06-02 Novacard Informationssysteme Gmbh Verfahren zur Herstellung einer Chipkarte und Chipkarte
US7246754B2 (en) * 2004-02-18 2007-07-24 Hewlett-Packard Development Company, L.P. Secure currency
US7392222B1 (en) 2004-08-03 2008-06-24 Jpmorgan Chase Bank, N.A. System and method for providing promotional pricing
JP2006164166A (ja) * 2004-12-10 2006-06-22 Toppan Forms Co Ltd Ｒｆ−ｉｄメディア
EP1866845B1 (en) * 2004-12-10 2013-03-27 Nxp B.V. Data carrier with a chip and a plurality of sensors
US8630898B1 (en) 2005-02-22 2014-01-14 Jpmorgan Chase Bank, N.A. Stored value card provided with merchandise as rebate
US7401731B1 (en) 2005-05-27 2008-07-22 Jpmorgan Chase Bank, Na Method and system for implementing a card product with multiple customized relationships
KR20060132109A (ko) * 2005-06-17 2006-12-21 송원영 전파식별 태그의 전자 봉인 방법
KR100649882B1 (ko) 2005-07-19 2006-11-27 삼성전자주식회사 비정상 조건 검출회로, 집적회로 카드, 및 ｃｐｕ 작동방법
JP4747715B2 (ja) * 2005-07-29 2011-08-17 Ｔｄｋ株式会社 アンテナ、及び無線ｉｃメモリ
JP4754903B2 (ja) 2005-08-19 2011-08-24 富士通株式会社 半導体装置、及び半導体装置における制御方法
JP4647446B2 (ja) 2005-09-20 2011-03-09 富士通株式会社 半導体記憶装置
JP2007109010A (ja) 2005-10-13 2007-04-26 Fujitsu Ltd データ記憶装置
US8037269B2 (en) * 2005-11-07 2011-10-11 Panasonic Corporation Portable auxiliary storage device
US8408455B1 (en) 2006-02-08 2013-04-02 Jpmorgan Chase Bank, N.A. System and method for granting promotional rewards to both customers and non-customers
US7784682B2 (en) 2006-02-08 2010-08-31 Jpmorgan Chase Bank, N.A. System and method for granting promotional rewards to both customers and non-customers
WO2007097785A1 (en) * 2006-02-21 2007-08-30 Patel Gordhanbhai N Method of making smart cards with an encapsulant
US7753259B1 (en) 2006-04-13 2010-07-13 Jpmorgan Chase Bank, N.A. System and method for granting promotional rewards to both customers and non-customers
DE102007009213A1 (de) * 2007-02-26 2008-08-28 Giesecke & Devrient Gmbh Tragbarer Datenträger
KR100882591B1 (ko) * 2007-06-08 2009-02-12 한국전자통신연구원 플래시 메모리 소거 장치 및 방법
KR100929348B1 (ko) 2007-06-22 2009-12-03 삼성전자주식회사 비정상 동작을 감시하기 위한 반도체 장치 및 방법
US8676642B1 (en) 2007-07-05 2014-03-18 Jpmorgan Chase Bank, N.A. System and method for granting promotional rewards to financial account holders
US8417601B1 (en) 2007-10-18 2013-04-09 Jpmorgan Chase Bank, N.A. Variable rate payment card
DE102007058003B4 (de) * 2007-12-03 2019-12-05 Infineon Technologies Ag Halbleiterbauelement, Sensorelement, Verwendung eines Halbleiterbauelements sowie Verfahren zur Abwehr von Lichtangriffen
US20110018713A1 (en) * 2008-02-21 2011-01-27 Roseman Engineering Ltd. Wireless Identification Device With Tamper Protection And Method Of Operating Thereof
FR2929738B1 (fr) * 2008-04-04 2011-01-28 Arjowiggins Licensing Sas Document comportant un dispositif a microcircuit integre et procede de detection de l'atteinte a l'integrite physique du document
USD636021S1 (en) 2008-07-17 2011-04-12 Jpmorgan Chase Bank, N.A. Eco-friendly transaction device
USD617378S1 (en) 2009-02-12 2010-06-08 Jpmorgan Chase Bank, N.A. Transaction device with a gem-like surface appearance
USD620975S1 (en) 2009-02-12 2010-08-03 Jpmorgan Chase Bank, N.A. Transaction device
US8725589B1 (en) 2009-07-30 2014-05-13 Jpmorgan Chase Bank, N.A. Methods for personalizing multi-layer transaction cards
JP5293546B2 (ja) * 2009-09-30 2013-09-18 株式会社デンソーウェーブ 開封検知装置及び機密保護装置
USD623690S1 (en) 2010-03-05 2010-09-14 Jpmorgan Chase Bank, N.A. Metal transaction device with gem-like surface
USD643064S1 (en) 2010-07-29 2011-08-09 Jpmorgan Chase Bank, N.A. Metal transaction device with gem-like surface
JP2012053788A (ja) * 2010-09-02 2012-03-15 Canon Inc 半導体集積回路装置
USD707682S1 (en) * 2012-12-05 2014-06-24 Logomotion, S.R.O. Memory card
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD854083S1 (en) 2013-03-27 2019-07-16 Jpmorgan Chase Bank, N.A. Hybrid transaction device
WO2015182785A1 (ja) * 2014-05-31 2015-12-03 船井電機株式会社 画像形成装置用カートリッジ
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
EP3333776B1 (en) * 2016-12-07 2021-01-27 Porta Saber Lda Activating rfid transponder with light
US11049822B1 (en) 2019-12-20 2021-06-29 Capital One Services, Llc Systems and methods for the use of fraud prevention fluid to prevent chip fraud
US10977539B1 (en) 2019-12-20 2021-04-13 Capital One Services, Llc Systems and methods for use of capacitive member to prevent chip fraud
US10888940B1 (en) 2019-12-20 2021-01-12 Capital One Services, Llc Systems and methods for saw tooth milling to prevent chip fraud
US10817768B1 (en) 2019-12-20 2020-10-27 Capital One Services, Llc Systems and methods for preventing chip fraud by inserts in chip pocket
US10810475B1 (en) 2019-12-20 2020-10-20 Capital One Services, Llc Systems and methods for overmolding a card to prevent chip fraud
US11715103B2 (en) 2020-08-12 2023-08-01 Capital One Services, Llc Systems and methods for chip-based identity verification and transaction authentication

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124155A (ja) * 1986-11-05 1988-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 記憶情報保護装置
JPS63237144A (ja) * 1987-03-25 1988-10-03 Sega Enterp:Kk 模倣防止機能付半導体装置
JPH0271345A (ja) * 1988-09-07 1990-03-09 Sharp Corp Ｉｃカード
JPH0476749A (ja) * 1990-07-19 1992-03-11 Toshiba Corp セキュリティ回路
JPH05158800A (ja) * 1991-04-26 1993-06-25 Hughes Aircraft Co 秘密にされるべき回路の解析を阻止する装置と方法
JPH05258129A (ja) * 1992-03-13 1993-10-08 Omron Corp 通信機器の回路解析防止構造
JPH05282472A (ja) * 1992-01-14 1993-10-29 Rohm Co Ltd マイクロコンピュータおよびこれを内蔵するカード
JPH07219853A (ja) * 1994-01-28 1995-08-18 Nec Eng Ltd 端末装置
JPH08115267A (ja) * 1994-10-19 1996-05-07 Tech Res & Dev Inst Of Japan Def Agency 情報秘匿機構

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239166A (en) * 1989-01-17 1993-08-24 Graves Marcel A Secure data interchange system erasing a card memory upon an invalid response
US5457747A (en) * 1994-01-14 1995-10-10 Drexler Technology Corporation Anti-fraud verification system using a data card
US5577121A (en) * 1994-06-09 1996-11-19 Electronic Payment Services, Inc. Transaction system for integrated circuit cards
BE1008699A3 (fr) * 1994-09-09 1996-07-02 Banksys Procede et agencement pour donner selectivement un acces dans un systeme de securite.
US5742756A (en) * 1996-02-12 1998-04-21 Microsoft Corporation System and method of using smart cards to perform security-critical operations requiring user authorization

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124155A (ja) * 1986-11-05 1988-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 記憶情報保護装置
JPS63237144A (ja) * 1987-03-25 1988-10-03 Sega Enterp:Kk 模倣防止機能付半導体装置
JPH0271345A (ja) * 1988-09-07 1990-03-09 Sharp Corp Ｉｃカード
JPH0476749A (ja) * 1990-07-19 1992-03-11 Toshiba Corp セキュリティ回路
JPH05158800A (ja) * 1991-04-26 1993-06-25 Hughes Aircraft Co 秘密にされるべき回路の解析を阻止する装置と方法
JPH05282472A (ja) * 1992-01-14 1993-10-29 Rohm Co Ltd マイクロコンピュータおよびこれを内蔵するカード
JPH05258129A (ja) * 1992-03-13 1993-10-08 Omron Corp 通信機器の回路解析防止構造
JPH07219853A (ja) * 1994-01-28 1995-08-18 Nec Eng Ltd 端末装置
JPH08115267A (ja) * 1994-10-19 1996-05-07 Tech Res & Dev Inst Of Japan Def Agency 情報秘匿機構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2359196A (en) * 1999-06-15 2001-08-15 Geneticware Co Ltd IC chip security box

Also Published As

Publication number Publication date
US7003678B2 (en) 2006-02-21
JP4212068B2 (ja) 2009-01-21
US6802008B1 (en) 2004-10-05
JPH10320293A (ja) 1998-12-04
AU6309998A (en) 1998-12-11
US20050023361A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
JP4212068B2 (ja) Ｉｃカードおよびｉｃチップモジュール
Lozano-Nieto RFID design fundamentals and applications
US5877547A (en) Active security device including an electronic memory
CA1290452C (en) Personal memory card system
JP3519491B2 (ja) Ｉｃカード
US6837438B1 (en) Non-contact information medium and communication system utilizing the same
US7294530B2 (en) Method for encapsulating multiple integrated circuits
US5451763A (en) Personal medical IC card and read/write unit
US4755661A (en) Connection of electronic components in a card
EP0488574B1 (en) Personal data card construction
CZ20021748A3 (cs) Informační nosič, zařízení, systém a substrát
EP0964361A1 (en) Protection of sensitive information contained in integrated circuit cards
KR20040098665A (ko) 커플링이 강화된 집적 회로
KR980012391A (ko) 초유연성 기판에 집적 회로를 와이어 본딩하는 방법
JPH0888586A (ja) 薄型フレキシブル無線周波数タグ回路
US5965867A (en) Data medium incorporating integrated circuits
CN103400181A (zh) 指纹读取传感器ic卡及其封装方法
JP3874054B2 (ja) 半導体回路内蔵構造体
KR20020011361A (ko) 집적회로 카드 및 이에 사용되는 회로 기판
JP2000172814A (ja) 複合ｉｃモジュール及び複合ｉｃカード
JPH10124626A (ja) 情報記録媒体及び情報記録媒体用ｉｃモジュール
JP2000030014A (ja) Ｉｃカード用ケース
JP4677108B2 (ja) 非接触型ｉｃカード及びその使用方法
EP1727078B1 (en) IC chip for contactless identification system
JP2001101376A (ja) 接触／非接触共用型ｉｃカード

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU CA CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09423293

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: CA