WO1998029903A1 - Resin-encapsulated semiconductor device and method for manufacturing the same - Google Patents

Resin-encapsulated semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
WO1998029903A1
WO1998029903A1 PCT/JP1996/003808 JP9603808W WO9829903A1 WO 1998029903 A1 WO1998029903 A1 WO 1998029903A1 JP 9603808 W JP9603808 W JP 9603808W WO 9829903 A1 WO9829903 A1 WO 9829903A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
resin
die pad
lead
semiconductor device
Prior art date
Application number
PCT/JP1996/003808
Other languages
English (en)
French (fr)
Inventor
Yoshinori Miyaki
Hiromichi Suzuki
Kazunari Suzuki
Takafumi Nishita
Fujio Ito
Kunihiro Tsubosaki
Akihiko Kameoka
Kunihiko Nishi
Original Assignee
Hitachi, Ltd.
Hitachi Microcomputer System, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd., Hitachi Microcomputer System, Ltd. filed Critical Hitachi, Ltd.
Priority to KR10-2004-7004795A priority Critical patent/KR20040045045A/ko
Priority to PCT/JP1996/003808 priority patent/WO1998029903A1/ja
Priority to KR10-1999-7005557A priority patent/KR100462105B1/ko
Priority to US09/331,721 priority patent/US6291273B1/en
Priority to KR1020047004794A priority patent/KR100703830B1/ko
Priority to TW086101119A priority patent/TW348288B/zh
Priority to MYPI20042940A priority patent/MY127386A/en
Priority to MYPI20042942A priority patent/MY127378A/en
Priority to MYPI97005581A priority patent/MY126370A/en
Publication of WO1998029903A1 publication Critical patent/WO1998029903A1/ja
Priority to US09/832,008 priority patent/US6558980B2/en
Priority to US10/777,084 priority patent/US6943456B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

明 細 書 樹脂封止型半導体装置及びその製造方法 〔技術分野〕
本発明は、 樹脂封止型半導体装置に関し、 特に、 樹脂封止体がトラ ンスファモールド法で形成される樹脂封止型半導体装置及びその製造 方法に適用して有効な技術に関するものである。
〔背景技術〕
樹脂封止型半導体装置は、 その組立プロセスにおいて、 リードフ レ —ムの枠体に支持リードを介して支持されたダイパッ ド（タブとも言 う）のチップ塔載面に半導体チップを塔載し、 その後、 前記半導体チ ップの主面に配置された外部端子と前記リードフ レームの枠体に支持 されたリードのインナ一部とをボンディ ングヮィャで電気的に接続し その後、 前記半導体チップ、 ダイパッ ド、 支持リ一ド、 リードのイン ナ一部及びボンディングワイヤ等を樹脂封止体で封止し、 その後、 前 記リードフレームの枠体から前記支持リ一ド及びリードのアウター部 を切断し、 その後、 前記リードのアウター部を所定の形状に成形する ことによ り形成される。
前記樹脂封止型半導体装置の樹脂封止体は、 大量生産に好適な トラ ンスファモ一ルド法に基づいて形成される。 具体的には、 モールド金 型の上型と下型との間に、 前段の工程（ダイボンディング工程及びヮ ィャボンディ ング工程）が施されたリードフレームを配置すると共に、 前記モールド金型のキヤ ビティ内に、 半導体チップ、 ダイパッ ド、 支 持リード、 リードのインナ一部及びボンデイ ングワイヤ等を配置し、 その後、 前記モールド金型のポッ 卜からランナー及びゲートを通して キヤ ビティ内に樹脂を加圧注入することによ り形成される。
前記樹脂封止体の形成工程においては、 キヤ ビティ内への樹脂の未 充填、 即ちボイ ドの発生を抑制するため、 第 1 6図（模式断面図）に示 すように、 半導体チップ 2の主面からそれと対向するキヤビティ 1 1 の内壁面までの隙間 L 1 とダイパジ ド 3 Aの裏面からそれと対向する キヤ ビティ 1 1の内壁面までの隙間 L 2とが同一になるように、 キヤ ビティ 1 1内に半導体チップ 2及びダイパッ ド 3 Aを配置し、 半導体 チップ 2の主面側の充填領域 1 1 Aに流れ込む樹脂の流動性と半導体 チップ 2の裏面側の充填領域 1 1 Bに流れ込む樹脂の流動性を同一に する試みがなされている。 また、 キヤ ビティ 2内への樹脂の注入量を 制御するゲ一トと して、 リードフ レーム 3の上側及び下側に位置する センタ ' ゲート（上下ゲ一トとも言う） 1 2を採用し、 半導体チップ 1 の主面側の充填領域 1 1 A及びその裏面側の充填領域 1 1 Bに樹脂を 同時に充填する試みもなされている。
と ころで、 前記樹脂封止型半導体装置においては、 ダイパッ ドが半 導体チップと共に樹脂封止体で封止されるので、 樹脂封止体に含まれ ている水分がダイパッ ドの裏面に溜り易い。 ダイパッ ドの裏面に溜つ た水分は、 製品完成後の環境試験である温度サイクル試験時の熱や実 装時の熱によって気化膨張し、 樹脂封止体に亀裂（パッケージクラッ ク）をもたらす要因となる。
そこで、 このような技術的課題を解決する技術として、 ダイパッ ド の面積を半導体チップの面積に比べて小さ く した技術が特開昭 6 3一 2 0 4 7 5 3号公報に開示されている。 この技術によれば、 樹脂封止 体の樹脂に含まれている水分がダイパッ ドの裏面に溜る現象を抑制す ることができるので、 溜つた水分の気化膨張による樹脂封止体の亀裂 (パッケージクラック）を防止できる。
しかしながら、 第 1 7図（模式断面図）に示すように、 ダイパッ ド 3 Aの面積を半導体チップ 2の面積に比べて小さ く した場合、 ダイパッ ド 3 Aの面積の縮小に相当する分、 半導体チップ 2の裏面側の充填領 域 1 1 Bが広くなリ、 半導体チップ 2の裏面側の充填領域 1 1 Bを流 れる樹脂の流動性が半導体チップ 2の主面側の充填領域 1 1 Aを流れ る樹脂の流動性に比べて高くなる。 つまり、 半導体チップ 2の裏面側 の充填領域 1 1 Bへの樹脂の充填が半導体チップ 2の主面側の充填領 域 1 1 Aへの樹脂の充填よ りも先に完了する。 このため、 第 1 8図（ 模式断面図）に示すように、 半導体チップ 2の裏面側の充填領域 1 1 Bに充填された樹脂 1 Aによつて半導体チップ 2がその上方へ押し上 げられ、 半導体チップ 2、 ボンディングワイヤ等が樹脂封止体から露 出する不具合が発生し、 樹脂封止型半導体装置の歩留まりが著しく低 下する。
一方、 Q F P構造を採用する樹脂封止型半導体装置においては、 半 導体チップの角部の外側領域に支持リードが配置され、 半導体チップ の一辺の外側領域に複数本のリ一ド及び複数本のボンディングワイヤ が配置されている。 即ち、 半導体チップの角部の外側領域は半導体チ ップの一辺の外側領域に比べて粗密状態になっており、 この半導体チ ップの角部の外側領域では半導体チヅプの一辺の外側領域に比べて樹 脂の流動性が高い。 このため、 半導体チップの角部の外側領域からそ の一辺の外側領域に流れ込む樹脂によつてボンディングワイヤにワイ ャ流れが生じ易くなり、 隣接するボンディングワイヤ間において短絡 が発生し、 樹脂封止型半導体装置の歩留まりが著しく低下する。 この ボンディングワイヤ間の短絡は、 半導体チップの角部の外側領域に最 も隣接する初段リ一ドに接続されたボンディングワイヤと、 初段リー ドに隣接する次段リードに接続されたボンディ ングワイヤとの間にお いて顕著になる。
本発明の目的は、 樹脂封止型半導体装置の歩留まりを高めることが 可能な技術を提供することにある。
本発明の他の目的は、 樹脂封止型半導体装置の製造プロセスでの歩 留まりを高めるこ とが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、 本明細書の記 述及び添付図面によって明らかになるであろう。
〔発明の開示〕
本願において開示される発明のうち、 代表的なものの概要を簡単に 説明すれば、 下記のとおりである。
( 1 ) ダイパッ ドがその生面に塔載される半導体チップの面積に比べ て小さい面積で形成され、 前記半導体チップ及びダイパッ ドが樹脂封 止体で封止される樹脂封止型半導体装置の製造方法であって、 リ一ド フ レームの枠体に支持リードを介して支持されたダイパッ ドの主面に 半導体チップを塔載する工程と、 モールド金型の上型と下型との間に 前記リ一ドフレームを配置すると共に、 前記モールド金型のキヤ ビテ ィ内に、 前記ダイパッ ドの裏面からそれと対向する前記キヤ ビティの 内壁面までの隙間が前記半導体チップの主面からそれと対向する前記 キヤ ビティの内壁面までの隙間よリも前記ダイパッ ドの厚さに相当す る分だけ狭くなるように、 前記半導体チップ及びダイパッ ドを配置す る工程と、 前記半導体チップの一側面側に位置するゲートから前記キ ャ ビティに樹脂を注入する工程を備える。 さらに前記モールド金型の ゲートは、 前記リ一ドフレームの上側及び下側に位置するセンタ · ゲ —トを用い、 前記センタ · ゲ一卜から前記キヤ ビ子ィの上下に樹脂を 同時に注入して樹脂封止体を形成する工程とを備える。
( 2 ) 半導体チップの主面の少なく とも一辺側にその一辺に沿って複 数個の外部端子が配列され、 前記半導体チップの一辺の外側にその一 辺に沿つて複数本のリ一ドが配列され、 前記複数個の外部端子の夫々 にボンディングワイヤを介して前記複数本のリードの夫々の一端側が 電気的に接続され、 これらが樹脂封止体で封止される樹脂封止型半導 体装置であって、 前記複数本のリードのうち、 少なく とも、 前記半導 体チップの角部の外側領域に最も隣接する初段リードの一端側と前記 初段リ一ドに隣接する次段リ一ドの一端側との間隔を、 他のリードの 一端側での間隔に比べて広くする。
上述した手段 （ 1 ) によれば、 キヤ ビティ内に配置された半導体チ ップの主面側の充填領域とその裏面側の充填領域とがほぼ同一になり 半導体チップの主面側の充填領域を流れる樹脂の流動性とその裏面側 の充填領域を流れる樹脂の流動性をほぼ同一にすることができる。 さ らに、 センタ ' ゲートの採用によ り、 半導体チップの主面側の充填領 域及びその裏面側の充填領域にほぼ同時に樹脂を供給することができ る。 従って、 半導体チップの主面側の充填領域への樹脂の充填及びそ の裏面側の充填領域への樹脂の充填をほぼ同時に完了することができ るので、 半導体チップの裏面側の充填領域に充填された樹脂によって 半導体チップがその上方へ押し上げられる不具合を低減できる。 この 結果、 半導体チップ、 ボンディングワイヤ等が樹脂封止体から露出す る不具合を防止できるので、 樹脂封止型半導体装置の歩留ま りを高め ることができる。
上述した手段 （ 2 ) によれば、 半導体チップの角部の外側領域に最 も隣接する初段リードの一端側に接続されたボンディ ングワイヤと、 初段リ一ドに隣接する次段リ一ドの一端側に接続されたボンディング ワイヤとの隙間を広げることができるので、 樹脂封止体の形成工程に おいて、 半導体チップの角部の外側領域からその一辺の外側領域に流 れ込む樹脂によってワイヤ流れが生じても、 それらのボンディングヮ ィャ間での短絡を抑制することができる。 この結果、 樹脂封止型半導 体装置の歩留まり を高めることができる。
〔図面の簡単な説明〕
第 1図は、 本発明の実施形態 1である樹脂封止型半導体装置の樹脂 封止体の上部を除去した状態の平面図。
第 2図は、 第 1図に示す A— A線の位置で切った断面図。
第 3図は、 第 1図に示す B— B線の位置で切った断面図。
第 4図は、 前記樹脂封止型半導体装置の製造に用いられるリ一ドフ レームの平面図。
第 5図は、 前記樹脂封止型半導体装置の製造方法を説明するための 要部断面図。
第 6図は、 前記樹脂封止型半導体装置の製造方法を説明するための 要部断面図。
第 7図は、 樹脂の流れを説明するための模式断面図。
第 8図は、 樹脂の流れを説明するための模式断面図。
第 9図は、 前記樹脂封止型半導体装置の製造に用いられるその他の リ一ドフレームの平面図。
第 1 0図は、 前記樹脂封止型半導体装置の製造に用いられるその他 のリードフレームの平面図。
第 1 1図は、 本発明の実施形態 2である樹脂封止型半導体装置の樹 脂封止体の上部を除去した状態の平面図である。
第 1 2図は、 第 1 1図の要部拡大断面図。
第 1 3図は、 前記樹脂封止型半導体装置の製造に用いられるリード フレームの平面図。
第 1 4図は、 前記樹脂封止型半導体装置の変形例を示す要部平面図 第 1 5図は、 前記樹脂封止型半導体装置の変形例を示す半導体チッ プの平面図。
第 1 6図は、 従来の問題点を説明するための模式断面図。
第 1 7図は、 従来の問題点を説明するための模式断面図。
第 1 8図は、 従来の問題点を説明するための模式断面図。
〔発明を実施するための最良の形態〕
以下、 本発明の構成について、 実施形態とともに説明する。
なお、 実施形態を説明するための全図において、 同一機能を有する ものは同一符号を付け、 その繰り返しの説明は省略する。
(実施形態 1 )
本実施形態の樹脂封止型半導体装置は、 第 1 図及び第 2図に示すよ うに、 ダィパッ ド 3 Aのチップ塔载面（主面）に半導体チップ 2 を塔載 している。
前記半導体チップ 2の平面形状は、 例えば、 9 [ m m ] X 9 [ m m ] の外形寸法からなる正方形状で形成されている。 半導体チップ 2は、 例えば、 単結晶珪素からなる半導体基板及びその主面上に形成された 配線層を主体とする構造で構成されている。
前記半導体チップ 2には、 例えば、 論理回路システム、 又は論理回 路システムと記憶回路システムとを混在させた混合回路システムが塔 載されている。 また、 半導体チップ 2の主面には、 その主面の各辺に 沿って配列された複数個の外部端子（ボンディ ングパッ ド） 2 Aが配置 されている。 この複数個の外部端子 2 Aの夫々は、 半導体チップ 2の 配線層のうち、 最上層の配線層に形成され、 例えばアルミニウム（A 1 )膜又はアルミニゥム合金膜で形成されている。
前記半導体チップ 2の各辺の外側には、 その各辺に沿って配列され た複数本のリード 3 Cが配置されている。 この複数本のリード 3 Cの 夫々のインナ一部 3 C 1は、 ボンディ ングワイヤ 5を介して、 半導体 チップ 2の生面に配置された複数個の外部端子 2 Aの夫々に電気的に 接続されている。
前記ボンディングワイヤ 5と しては例えば金（A u )ワイヤを使用す る。 また、 ボンディ ングワイヤ 5としては、 例えば、 アルミニウム（ A 1 )ワイヤ、 銅 （C u ) ワイヤ、 金属ワイヤの表面に絶縁性樹脂を 被覆した被覆ワイヤ等を使用してもよい。 ボンディングワイヤ 5は、 例えば熱圧着に超音波振動を併用したボンディ ング法により接続され る。
前記ダイパッ ド 3 Aには 4本の支持リード 3 Bが連結されている。 この 4本の支持リード 3 Bの夫々は、 リードフレームの状態において, リードフ レームの枠体にダイパッ ド 3 Aを支持するためのものである, 4本の支持リード 3 Bの夫々は、 ダイパッ ド 3 Aを交点とする X字形 状になるように、 ダィパッ ド 3 Aの 4点を支持している。 支持リード 3 Bの幅寸法は例えば 0 . 4 [ m m ] に設定されている。
前記半導体チップ 2、 ダイパッ ド 3 A、 支持リード 3 B、 リ一ド 3 Cのインナ一部 3 C 1及びボンディングワイヤ 5等は、 トランスファ モールド法で形成された樹脂封止体 1で封止されている。 樹脂封止体 1 は、 低応力化を図る目的として、 例えば、 フヱノール系硬化剤、 シ リコ一ンゴム及びフィラ一等が添加されたビフエニール系の樹脂で形 成されている。 トランスファモ一ルド法は、 ポッ ト、 ランナー、 ゲ一 ト及びキヤ ビティ等を備えたモールド金型を使用し、 ポッ トからラン ナ一及びゲートを通してキヤビティ内に樹脂を加圧注入して樹脂封止 体を形成する方法である。
前記樹脂封止体 1 の平面形状は、 例えば、 1 4 [ m m ] X 1 4 [ m m ] の外形寸法からなる正方形状で形成されている。 この樹脂封止体 1の各辺の外側には、 複数本のリード 3 Cの夫々のァウタ一部 3 C 2 が配置されている。 複数本のリード 3 Cの夫々のアウター部 3 C 2は. 樹脂封止体 1の各辺に沿って配列され、 例えばガルウイ ング形状に成 形されている。 即ち、 本実施形態の樹脂封止型半導体装置は Q F P ( ^uad JLla t ackage)構造で構成されている。
前記ダイパッ ド 3 Aの平面形状は、 例えば、 2〜4 [ m m ] の外 形寸法からなる円形状で形成されている。 即ち、 本実施形態のダイパ ッ ド 3 Aは、 半導体チップ 2の面積に比べて小さい面積で形成されて いる。 このように、 ダイパッ ド 3 Aを半導体チップ 2の面積に比べて 小さい面積で形成することにより、 樹脂封止体 1の樹脂に含まれてい る水分がダィパッ ド 3 Aの裏面に溜る現象を抑制することができるの で、 水分の気化膨張による樹脂封止体 1の亀裂を防止することができ る。
また、 樹脂封止体 1の形成工程において、 ボンディ ングワイヤ 5の 中間部が垂れ下がっても、 半導体チップ 2の外周囲の外側にはダイパ ッ ド 3 Aが存在しないので、 ダィパッ ド 3 Aとボンディングワイヤ 5 との接触を防止することができる。 ボンディングワイヤ 5の中間部の 垂れ下がりは、 ボンディングワイヤ 5の長さが長くなればなるほど顕 著になる。
また、 半導体チップ 2の面積をダイパッ ド 3 Aの面積まで縮小して も、 半導体チップ 2の外周囲の外側にはダイパッ ド 3 Aが存在せず、 ボンディ ングワイヤ 5の中間部が垂れ下がっても、 ダイパッ ド 3 Aと ボンディ ングワイヤ 5 とが接触しないので、 外形寸法の異なる半導体 チップ 2 を塔載することができる。
前記半導体チップ 1の主面と対向するその裏面の中央領域は接着材 4を介在してダイパッ ド 3 Aのチップ塔載面に接着固定されている。 接着材 4は例えばエポキシ系の銀（A g )ペースト材で形成されている, 接着材 4は、 半導体チップ 2のボンディ ング工程において、 ダイパッ ド 3 Aのチップ塔载面に多点塗布法で塗布される。
前記支持リード 3 Bは、 第 3図に示すように、 リード部 3 B 1 と リ —ド部 3 B 2とで構成されている。 リード部 3 B 1 は、 その板厚方向 (上下方向）において、 第 2図に示すリード 3 Cのィンナ一部 3 C 1 と 同一の位置に配置され、 リード部 3 B 2は、 その板厚方向（上下方向） において、 ダイパッ ド 3 Aと同一の位置に配置されている。 即ち、 本 実施形態の樹脂封止型半導体装置は、 ダイパッ ド 3 Aのチップ塔载面 をリード 3 Cのインナ一部 3 C 1の上面 （ボンディング面） よ りもそ の板厚方向に下げた構造で構成されている。
前記樹脂封止体 1 において、 第 2図及び第 3図に示すように、 半導 体チップ 2の主面上での樹脂の厚さ寸法 L 1は、 ダイパッ ド 3 Aの裏 面上での樹脂の厚さ寸法 L 2に比べて、 ダイパッ ド 3 Aの厚さに相当 する分だけ厚くなつている。 即ち、 半導体チップ 2は、 樹脂封止体 1 の厚さ方向において、 樹脂封止体 1のほぼ中央位置に配置されている。 このように構成された樹脂封止型半導体装置は、 第 4図に示すリ一 ドフ レーム 3 を用いた製造プロセスで製造される。
前記リードフ レーム 3は、 枠体 3 Eで規定された領域内に、 ダイパ ッ ド 3 A、 4本の支持リード 3 B、 複数本のリード 3 C等を配置して いる。 ダイパッ ド 3 Aは 4本の支持リ一ド 3 Bを介して枠体 3 Eに連 結されている。 複数本のリード 3 Cの夫々は枠体 3 Eに連結され、 力、 つタイバ一（ダムバ一） 3 Dで互いに連結されている。
前記リード 3 Cは、 樹脂封止体 1で封止されるインナ一部 3 C 1と、 所定の形状に成形されるアウター部 3 C 2とで構成されている。 支持 リード 3 Bは、 リード部 3 B 1 と リード部 3 B 2 とで構成されている。 リード部 3 B lは、 その板厚方向（上下方向）において、 リード 3 Cの イナ一部 3 C 1 と同一の位置に配置され、 リード部 3 B 2は、 その板 厚方向（上下方向）において、 ダイパッ ド 3 Aと同一の位置に配置され ている。
前記リードフ レーム 3は、 例えば、 銑（ F e )—ニッケル（ N i )系の 合金又は銅（C u )若しくは銅系の合金で形成されている。 このリード フ レーム 3は、 平板材にエッチング加工又はプレス加工を施し、 所定 のパターンを形成した後、 支持リ一ド 3 Bにプレス加工を施すことに よ り形成される。
前記リー ドフ レーム 3の枠体 3 Eに支持リード 3 Bが連結された領 域の近傍には樹脂注入用の貫通穴 3 Fが形成されている。 この貫通穴 3 Fは、 樹脂封止体 1の形成工程において、 モールド金型のポッ トか らランナーを通して供給された樹脂をリードフ レーム 3の上側及び下 側に分流させるためのものである。
前記支持リード 3 Bの長さはダイパッ ド 3 Aの外形寸法が小さくな ればなるほど長くなるので、 これに伴いダイパッ ド 3 Aは上下方向に 変動し易くなる。 また、 支持リード 3 Bの幅は多ピン化に伴って細く なるので、 これに伴いダイパッ ド 3 Aは上下方向に変動し易くなる また、 支持リード 3 Bの厚さは樹脂封止体 1の薄型化に伴って薄くな るので、 これに伴ってダイパッ ド 3 Aは上下方向に変動し易くなる。 次に、 前記樹脂封止型半導体装置の製造方法について説明する。 まず、 第 4図に示すリードフ レーム； 3 を用意する。
次に、 前記リードフ レーム 3の枠体 3 Eに支持リード 3 Bを介して 支持されたダイパッ ド 3 Aのチップ塔載面（主面）に接着材 4を多点塗 布法で塗布する。
次に、 前記ダイパッ ド 3 Aのチップ塔載面に接着材 4を介在して半 導体チップ 2を塔載する。 半導体チップ 2は接着材 4を介在してダイ パッ ド 3 Aのチップ塔載面に接着固定される。
次に、 前記半導体チップ 2の外部端子 2 Aと、 前記リードフ レーム 3の枠体に支持されたリード 3 Cのインナ一部 3 C 1 とをボンディン グワイヤ 5で電気的に接続する。
次に、 第 5図及び第 6図に示すように、 モールド金型 1 0の上型 1 0 Aと下型 1 0 Bとの間に前記リードフ レーム 3を配置すると共に、 前記モールド金型 1 0のキヤビティ 1 1内に、 ダイパッ ド 3 Aの裏面 からそれと対向するキヤビティ 1 1の内壁面までの隙間 L 2が半導体 チップ 2の主面からそれと対向するキヤ ビティ 1 1の内壁面までの隙 間 L 1 よ りもダイパッ ド 3 Aの厚さに相当する分だけ狭くなるように. 半導体チップ 2及びダイパッ ド 3 Aを配置する。 このよう に、 ダイパ ッ ド 3 Aの裏面からそれと対向するキヤ ビティ 1 1の内壁面までの隙 間 L 2が半導体チップ 2の主面からそれと対向するキヤ ビティ 1 1の 内壁面までの隙間 L 1よリもダイパッ ド 3 Aの厚さに相当する分だけ 狭くなるように、 キヤ ビティ 1 1内に半導体チップ 2及びダイパッ ド 3 Aを配置することによ リ、 半導体チップ 2の主面側での充填領域 1 1 A及びその裏面側での充填領域 1 1 Bがほぼ同一になり、 半導体チ ップ 2の主面側の充填領域 1 1 Aを流れる樹脂の流動性とその裏面側 の充填領域 1 1 Bを流れる樹脂の流動性をほぼ同一にすることができ る。
なお、 キヤビティ 1 1内には、 半導体チップ 2及びダイパッ ド 3 A の他に、 支持リ一ド 3 B、 リード 3 Cのインナ一部 3 C 1及びボンデ イ ングワイヤ 5等も配置される。 また、 モ一ルド金型 1 0は、 キヤ ビ ティ 1 1の他に、 ポッ ト、 ランナー及びセンタ ' ゲ一卜 1 2を備えて いる。 センタ · ゲ一卜 1 2は、 リードフ レーム 3の上側及び下側に位 置し、 キヤ ビティ 1 1内に配置された半導体チップ 2の主面側の充填 領域 1 1 A及びその裏面側の充填領域 1 1 Bに樹脂を同時に供給する ことができる。 センタ ' ゲー ト 1 2は、 リードフ レーム 3の枠体 3 E に支持リード 3 Bが連結された領域の近傍に配置されている。
次に、 前記リー ドフ レーム 3の上側及ぴ下側に位置するセンタ · ゲ —ト 1 2からキヤ ビティ 1 2内に樹脂を加圧注入して樹脂封止体 1 を 形成する。 センタ · ゲート 1 2までの樹脂の供給はモ一ルド金型 1 0 のポッ 卜からランナーを通して行なわれる。 この工程における樹脂の 流れを第 7図及び第 8図に示す。 センタ · ゲート 1 2から加圧注入さ れた樹脂 1 Aは、 第 7図に示すように、 半導体チップ 2の主面側の充 填領域 1 1 A及びその裏面側の充填領域 1 I Bにほぼ同時に供給され る。 充填領域 1 1 Aへの樹脂 1 Aの充填は、 第 8図に示すように、 充 填領域 1 1 Bへの樹脂 1 Aの充填とほぼ同時に完了する。 即ち、 半導 体チップ 2の裏面側の充填領域 1 1 Aに充填された樹脂 1 Aによって 半導体チップ 2がその上方へ押し上げられることはない。
次に、 前記リードフレーム 3の枠体 3 Eから支持リード 3 B及ぴリ —ド 3 Cのアウター部 3 C 2を切断し、 その後、 リード 3 Cのァウタ —部 3 C 2 をガルウィ ング形状に成形することによ り、 第 1 図、 第 2 図及び第 3図に示す樹脂封止型半導体装置がほぼ完成する。
このよう に、 ダイパッ ド 3 Aがその主面に塔載される半導体チップ 2の面積に比べて小さい面積で形成され、 前記半導体チップ 2及びダ ィパッ ド 3 Aが樹脂封止体 1で封止される樹脂封止型半導体装置の製 造方法であつて、 リ一ドフ レーム 3の枠体 3 Eに支持リード 3 Bを介 して支持されたダイパク ド 3 Aの主面に半導体チップ 2を塔載するェ 程と、 モールド金型 1 0の上型 1 0 Aと下型 1 0 Bとの間に前記リ一 ドフ レ一ム 3を配置すると共に、 前記モールド金型 1 0のキヤ ビティ 1 1内に、 前記ダイパッ ド 3 Aの裏面からそれと対向する前記キヤ ビ ティ 1 1の内壁面までの隙間 L 2が前記半導体チップ 2の主面からそ れと対向する前記キヤ ビティ 1 1の内壁面までの隙間 L 1 よりも前記 ダイパッ ド 3 Aの厚さに相当する分だけ狭くなるように、 前記半導体 チップ 2及びダイパッ ド 3 Aを配置する工程と、 前記半導体チップの 一側面側から前記キヤ ビティ 1 1 に樹脂を注入する工程を備える。 さ らに、 前記樹脂注入工程は、 前記リードフ レーム 3の上側及び下側に 位置するセンタ ' ゲー ト 1 2から前記キヤ ビティ 1 1内に樹脂を同時 に注入して樹脂封止体 1 を形成する工程とを備える。
これにより、 キヤビティ 1 1内に配置された半導体チつプ 2の主面 側の充填領域 1 1 Aとその裏面側の充填領域 1 1 Bとがほぼ同一にな り、 半導体チップ 2の主面側の充填領域 1 1 Aを流れる樹脂の流動性 とその裏面側の充填領域 1 1 Bを流れる樹脂の流動性をほぼ同一にす ることができる。 さらに、 センタ ' ゲ一卜 1 2の採用により、 半導体 チップ 2の主面側の充填領域 1 1 A及びその裏面側の充填領域 1 1 B にほぼ同時に樹脂を供給することができる。 従って、 半導体チップ 2 の主面側の充填領域 1 1 Aへの樹脂の充填及びその裏面側の充填領域 1 1 Bへの樹脂の充填をほぼ同時に完了することができるので、 半導 体チ 'ソプ 2の裏面側の充填領域に充填された樹脂によって半導体チッ プ 2がその上方へ押し上げられることはない。 この結果、 半導体チッ プ 2、 ボンディ ングワイヤ 5等が樹脂封止体 1から露出する不具合を 防止できるので、 樹脂封止型半導体装置の歩留まりを高めることがで さる。
また、 前記ダイパッ ド 3 Aを、 その板厚方向において、 前記リード フレーム 3の枠体 3 Eに支持されたリ一ド 3 Cのインナ一部 3 C 1よ リも下方に位置させることにより、 樹脂封止体 1 の厚さを増加させる ことなく、 半導体チップ 2の主面側の充填領域 1 1 Aを流れる樹脂の 流動性とその裏面側の充填領域 1 1 Bを流れる樹脂の流動性をほぼ同 一にすることができる。
なお、 前記樹脂封止型半導体装置は、 第 9図に示すように、 平面が 方形状に形成されたダイパッ ド 3 Aを有するリードフレーム 3を用い た組立プ口セスで製造してもよい。 このリードフレーム 3 を用いた場 合においても同様の効果が得られる。
また、 前記樹脂封止型半導体装置は、 第 1 0図に示すように、 平面 が X字形状で形成されたダィパッ ド 3 Aを有するリードフレーム 3 を 用いた組立プロセスで製造してもよい。 このリードフレ一厶 3 を用い た場合においても同様の効果が得られる。
(実施形態 2 )
本実施形態の樹脂封止型半導体装置は、 第 1 1図及び第 1 2図に示 すように、 ダイパッ ド 3 Aのチップ塔載面（主面）に半導体チップ 2を 塔載している。
前記半導体チップ 2の平面形状は、 例えば、 9 [ m m ] X 9 [ m m ] の外形寸法からなる正方形状で形成されている。 半導体チップ 2の主 面には、 その主面の各辺に沿って配列された複数個の外部端子（ボン ディ ングパッ ド） 2 Aが配置されている。
前記半導体チップ 2の各辺の外側領域には、 その各辺に沿って配列 された複数本のリード 3 Cが配置されている。 この複数本のリード 3 Cの夫々のインナ一部 3 C 1は、 ボンディ ングワイヤ 5を介して、 半 導体チップ 2の主面に配置された複数個の外部端子 2 Aの夫々に電気 的に接続されている。
前記ダィパッ ド 3 Aには 4本の支持リード 3 Bが連結されている。 この 4本の支持リード 3 Bの夫々は、 リードフレームの状態において. リ一ドフレームの枠体にダイパッ ド 3 Aを支持するためのものである, 4本の支持リード 3 Bの夫々は、 半導体チップ 2の 4つの角部の夫々 の外側領域に配置されている。
前記半導体チップ 2、 ダイパッ ド 3 A、 支持リード 3 B、 リード 3 Cのインナ一部 3 C 1及びボンディングワイヤ 5等は、 トランスファ モールド法で形成された樹脂封止体 1で封止されている。
前記樹脂封止体 1の平面形状は、 例えば、 1 4 [ m m ] X 1 4 [ m m ] の外形寸法からなる正方形状で形成されている。 この樹脂封止体 1の各辺の外側には、 複数本のリード 3 Cの夫々のアウター部 3 C 2 が配置されている。 複数本のリード 3 Cの夫々のァウタ一部 3 C 2は. 樹脂封止体 1の各辺に沿って配列され、 例えばガルウイング形状に成 形されている。 即ち、 本実施形態の樹脂封止型半導体装置は Q F P構 造で構成されている。
前記ダイパッ ド 3 Aの平面形状は、 例えば、 2〜4 [ m m ] φの外 形寸法からなる円形状で形成されている。 即ち、 ダイパッ ド 3 Aは、 半導体チップ 2の面積に比べて小さい面積で形成されている。
前記支持リード 3 Bは、 前述の実施形態と同様に、 リード部（3 B 1 )とリード部（3 B 2 )とで構成されている。
前記半導体チップ 2の各辺の夫々の外側領域に配置された複数本の リード 3 Cのうち、 半導体チップ 2の角部の外側領域に隣接する初段 リード 3 C Aの一端側と、 この初段リード 3 C Aに隣接する次段リ一 ド 3 C Bの一端側との間隔 Pは、 他のリード 3 Cの一端側での間隔に 比べて広くなつている。 このように、 半導体チップ 2の角部の外側領 域に隣接する初段リード 3 C Aの一端側と、 この初段リード 3 C Aに 隣接する次段リード 3 C Bの一端側との間隔 Pを、 他のリード 3 Cの 一端側での間隔に比べて広くすることによ り、 半導体チップ 2の角部 の外側領域に最も隣接する初段リード 3 C Aの一端側に接続されたボ ンデイ ングワイヤ 5と、 初段リード 3 C Aに隣接する次段リード 3 C Bの一端側に接続されたボンディングワイヤ 5との隙間を広げること ができる。
このように構成された樹脂封止型半導体装置は、 第 1 3図に示すリ ードフレーム 3 を用いた組立プロセスで製造される。
前記リ一ドフレーム 3は、 枠体 3 Eで規定された領域内に、 ダイパ ッ ド 3 A、 4本の支持リード 3 B、 複数本のリード 3 C等を配置して いる。 ダイパッ ド 3 Aは 4本の支持リ一ド 3 B を介して枠体 3 Eに連 結されている。 複数本のリード 3 Cの夫々は枠体 3 Eに連結され、 か つタイバ一（ダムバー） 3 Dで互いに連結されている。
前記枠体 3 Eは平面が方形状で形成され、 前記複数本のリ一ド 3 C の夫々は枠体 3 Eの各辺に沿って配列され、 前記 4本の支持リ一ド 3
Bの夫々は枠体 3 Eの対角線状に配置されている。
前記枠体 3 Eの各辺に沿って配列された複数本のリ一ド 3 Cのうち. 支持リ一 ド 3 Bに最も隣接する初段リ一 ド 3 C Aの一端側と、 この初 段リード 3 C Aに隣接する次段リード 3 C Bの一端側との間隔は、 他 のリード 3 Cの一端側での間隔に比べて広くなっている。
次に、 前記樹脂封止型半導体装置の製造方法について説明する。 まず、 第 1 3図に示すリードフ レーム 3を用意する。
次に、 前記リードフ レーム 3の枠体 3 Eに支持リード 3 Bを介して 支持されたダイパッ ド 3 Aのチップ塔載面（主面）に接着材を介在して 半導体チップ 2を塔載する。
次に、 前記半導体チップ 2の外部端子 2 Aと、 前記リードフ レーム
3の枠体に支持されたリード 3 Cの一端側（ィンナ一部 3 C 1の一端 側）とをボンディングワイヤ 5で電気的に接続する。
次に、 前述の実施形態 1 と同様に、 モールド金型の上型と下型との 間に前記リードフ レ一ム 3 を配置すると共に、 前記モールド金型のキ ャ ビティ内に、 半導体チップ 2、 ダイパッ ド 3 A、 支持リード 3 B、 リード 3 Cのインナ一部 3 C 1及びボンディングワイヤ 5等を配置す る。
次に、 前記モールド金型のポッ トからランナー及びゲ一 トを通して キヤ ビティ内に樹脂を加圧注入して樹脂封止体 1 を形成する。 このェ 程において、 半導体チップ 2の角部の外側領域には支持リ一 ド 3 Bが 配置され、 半導体チップ 2の一辺の外側領域には複数本のリ一ド 3 C 及び複数本のボンディ ングワイヤ 5が配置されている。 即ち、 半導体 チップ 2の角部の外側領域は半導体チップ 2の一辺の外側領域に比べ て粗密状態になっており、 この半導体チップ 2の角部の外側領域では 半導体チップ 2の一辺の外側領域に比べて樹脂の流動性が高い。 この ため、 半導体チップ 2の角部の外側領域からその一辺の外側領域に流 れ込む樹脂によってボンディ ングワイヤ 5にワイヤ流れが生じ易くな つているが、 半導体チップ 2の角部の外側領域に最も隣接する初段リ 一ド 3 C Aの一端側に接続されたボンディ ングワイヤ 5と、 初段リ一 ド 3 C Aに隣接する次段リード 3 C Bの一端側に接続されたボンディ ングワイヤ 5 との隙間が広くなつているので、 半導体チップ 2の角部 の外側領域からその一辺の外側領域に流れ込む樹脂によってワイヤ流 れが生じても、 それらのボンディングワイヤ 5間での短絡を抑制する ことができる。
次に、 前記リードフレーム 3の枠体 3 Eから支持リード 3 B及びリ —ド 3 Cのァウタ一部 3 C 2を切断し、 その後、 リード 3 Cのァウタ —部 3 C 2 をガルウイ ング形状に成形することによ り、 第 1 1図に示 す樹脂封止型半導体装置がほぼ完成する。
このように、 半導体チップ 2の主面の少なく とも一辺側にその一辺 に沿って複数個の外部端子 2 Aが配列され、 前記半導体チップ 2の一 辺の外側にその一辺に沿って複数本のリ一ド 3 Cが配列され、 前記複 数個の外部端子 2 Aの夫々にボンディ ングワイヤ 5を介して前記複数 本のリード 3 Cの夫々の一端側が電気的に接続され、 これらが樹脂封 止体 1で封止される樹脂封止型半導体装置であって、 前記複数本のリ —ド 3 Cのうち、 少なく とも、 前記半導体チップ 2の角部の外側領域 に最も隣接する初段リ一ド 3 C Aの一端側と前記初段リ一ド 3 C Aに 隣接する次段リード 3 C Bの一端側との間隔 Pを、 他のリード 3 Cの 一端側での間隔に比べて広くする。
この構成により、 半導体チップ 2の角部の外側領域に最も隣接する 初段リード 3 C Aの一端側に接続されたボンディ ングワイヤ 5と、 初 段リ一ド 3 C Aに隣接する次段リード 3 C Bの一端側に接続されたボ ンデイ ングワイヤ 5との間隔を広げることができるので、 樹脂封止体 の形成工程において、 半導体チップ 2の角部の外側領域からその一辺 の外側領域に流れ込む樹脂によってワイヤ流れが生じても、 それらの ボンディ ングワイヤ 5間での短絡を抑制することができる。 この結果， 樹脂封止型半導体装置の歩留まリを高めることができる。
また、 半導体チップ 2の外形サイズを縮小した場合、 半導体チップ 2の外形サイズの縮小に伴ってボンディ ングワイヤ 5の長さが長くな るが、 ボンディングワイヤ 5の長さに応じて、 初段リード 3 C Aの一 端側と次段リード 3 C Bの一端側との間隔 Pを広げることによ り、 半 導体チップ 2の外形サイズの縮小に伴ってボンディングワイヤ 5の長 さが長くなつても、 初段リード 3 C Aの一端側に接続されたボンディ ングワイヤ 5と、 次段リード 3 C Bの一端側に接続されたボンディ ン グワイヤ 5との短絡を抑制することができる。
なお、 図 1 4に示すように、 半導体チップ 2の主面の一辺側にその 一辺に沿って配列された複数個の外部端子 2 Aのうち、 半導体チップ 2の角部に最も隣接する外部端子 2 A 1 と、 この外部端子 2 A 1に隣 接する外部端子 2 A 2との間隔 Pを、 他の外部端子 2 Aでの間隔に比 ベて広く してもよい。 この場合においても、 初段リード 3 C Aの一端 側に接続されたボンディ ングワイヤ 5 と、 次段リード 3 C Bの一端側 に接続されたボンディ ングワイヤ 5との間隔を広げることができるの で、 それらのボンディ ングワイヤ 5間での短絡を抑制することができ る。
また、 半導体チップ 2の角部の外側領域からその一辺の外側領域に 流れ込む樹脂の流動性は半導体チップ 2の一辺の外側領域の中央部に 向って除所に低くなるので、 図 1 5に示すように、 半導体チップ 2の 主面の一辺側にその一辺に沿って配列された複数個の外部端子 2 Aに おいて、 複数個の外部端子 2 Aの夫々の間隔を、 半導体チップ 2の一 辺の中央部からその角部に向って徐々に広く してもよい。 この場合、 樹脂の流動性に応じて半導体チップ 2の一辺の中央部からその角部に 向ってボンディングワイヤ 5の間隔を除所に広げることができるので 半導体チップの外形サイズを極端に増加することなく、 隣接するボン デイングワイヤ 5間での短絡を抑制することができる。
以上、 本発明者によってなされた発明を、 前記実施形態に基づき具 体的に説明したが、 本発明は、 前記実施形態に限定されるものではな く、 その要旨を逸脱しない範囲において種々変更可能であることは勿 論である。
〔産業上の利用可能性〕
樹脂封止型半導体装置の歩留まリを高めることができる。

Claims

求 の 範 囲
1 . ダイパッ ドがその主面に塔載される半導体チップの面積に比べ て小さい面積で形成され、 前記半導体チップ及びダイパッ ドが樹脂封
^目
止体で封止される樹脂封止型半導体装置の製造方法であって、
( Α ) リードフ レームの枠体に支持リードを介して支持されたダイパ ッ ドの主面に半導体チップを塔載する工程と、
( Β ) モールド金型の上型と下型との間に前記リードフレームを配置 すると共に、 前記モールド金型のキヤビティ内に、 前記ダイパッ ドの 裏面からそれと対向する前記キヤビティの内壁面までの隙間が前記半 導体チップの主面からそれと対向する前記キヤビティの内壁面までの 隙間よりも狭くなるように、 前記半導体チップ及びダイパッ ドを配置 する工程と、
( C ) 前記半導体チップのー側面側に位置する前記モールド金型のゲ —卜から樹脂を注入して、 前記半導体チップ及びダイパッ ドを樹脂封 止する工程を備えたことを特徴とする樹脂封止型半導体装置の製造方 法。
2 . 前記ゲートは、 前記リードフ レームの上側及び下側に位置する ことを特徴とする特許請求の範囲第 1項記載の樹脂封止型半導体装置 の製造方法。
3 . 前記ダイパッ ドは、 その板厚方向において、 前記リ一ドフ レー ムの枠体に支持されたリ一ドのインナ一部よりも下方に位置している ことを特徴とする請求の範囲第 1項記載の樹脂封止型半導体装置の製 造方法。
4 . 前記ダイパッ ドの平面形状は、 円形状又は方形状若しくは X字 形状で形成されていることを特徴とする請求の範囲第 1項記載の樹脂 封止型半導体装置の製造方法。
5 . 前記ゲ一トは、 前記枠体に支持リードが連結された領域の近傍 に配置されていることを特徴とする請求の範囲第 1項記載の樹脂封止 型半導体装置の製造方法。
6 . 半導体チップの主面の少なく とも一辺側にその一辺に沿つて複 数個の外部端子が配列され、 前記半導体チップの一辺の外側にその一 辺に沿って複数本のリードが配列され、 前記複数個の外部端子の夫々 にボンディングワイヤを介して前記複数本のリードの夫々の一端側が 電気的に接続され、 これらが樹脂封止体で封止される樹脂封止型半導 体装置であって、 前記複数本のリードのうち、 少なく とも、 前記半導 体チップの角部に最も膦接するリ一ドの一端側とそれに膦接するリ一 ドの一端側との間隔が、 他のリ一ドの一端側での間隔に比べて広くな つていることを特徴とする樹脂封止型半導体装置。
7 . 半導体チップの主面の少なく とも一辺側にその一辺に沿って複 数個の外部端子が配列され、 前記半導体チップの一辺の外側にその一 辺に沿つて複数本のリ一ドが配列され、 前記複数個の外部端子の夫々 にボンディングワイヤを介して前記複数本のリードの夫々の一端側が 電気的に接続され、 これらが樹脂封止体で封止される樹脂封止型半導 体装置であって、 前記複数個の外部端子のうち、 少なく とも、 前記半 導体チップの角部に最も隣接する外部端子とそれに隣接する外部端子 との間隔が、 他の外部端子での間隔に比べて広くなっていることを特 徴とする樹脂封止型半導体装置。
8 . 半導体チップの主面の少なく とも一辺側にその一辺に沿って複 数個の外部端子が配列され、 前記半導体チップの一辺の外側にその一 辺に沿って複数本のリードが配列され、 前記複数個の外部端子の夫々 にボンディングワイヤを介して前記複数本のリードの夫々の一端側が 電気的に接続され、 これらが樹脂封止体で封止される樹脂封止型半導 体装置であって、 前記複数個の外部端子の夫々の間隔が、 前記半導体 チップの一辺の中央部から前記半導体チップの角部に向って除所に広 くなつていることを特徴とする樹脂封止型半導体装置。
9 . 前記半導体チップの角部の外側には、 その角部からその外側に 向って延在し、 かつ前記半導体チップを塔載するダイパッ ドに連結さ れた支持リ一ドが配置されていることを特徴とする請求の範囲第 6項 記載の樹脂封止型半導体装置。
1 0 . 前記ダイパッ ドは、 前記半導体チップの面積に比べて小さい 面積で形成されていることを特徴とする請求の範囲第 6項記載の樹脂 封止型半導体装置。
PCT/JP1996/003808 1996-12-26 1996-12-26 Resin-encapsulated semiconductor device and method for manufacturing the same WO1998029903A1 (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR10-2004-7004795A KR20040045045A (ko) 1996-12-26 1996-12-26 반도체장치
PCT/JP1996/003808 WO1998029903A1 (en) 1996-12-26 1996-12-26 Resin-encapsulated semiconductor device and method for manufacturing the same
KR10-1999-7005557A KR100462105B1 (ko) 1996-12-26 1996-12-26 수지밀봉형 반도체장치의 제조방법
US09/331,721 US6291273B1 (en) 1996-12-26 1996-12-26 Plastic molded type semiconductor device and fabrication process thereof
KR1020047004794A KR100703830B1 (ko) 1996-12-26 1996-12-26 수지밀봉형 반도체장치의 제조방법
TW086101119A TW348288B (en) 1996-12-26 1997-01-31 Resin encapsulated
MYPI20042940A MY127386A (en) 1996-12-26 1997-11-20 Plastic molded type semiconductor device and fabrication process thereof
MYPI20042942A MY127378A (en) 1996-12-26 1997-11-20 Plastic molded type semiconductor device and fabrication process thereof
MYPI97005581A MY126370A (en) 1996-12-26 1997-11-20 Plastic molded type semiconductor device and fabrication process thereof
US09/832,008 US6558980B2 (en) 1996-12-26 2001-04-11 Plastic molded type semiconductor device and fabrication process thereof
US10/777,084 US6943456B2 (en) 1996-12-26 2004-02-13 Plastic molded type semiconductor device and fabrication process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/003808 WO1998029903A1 (en) 1996-12-26 1996-12-26 Resin-encapsulated semiconductor device and method for manufacturing the same

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US09331721 A-371-Of-International 1996-12-26
US09/331,721 A-371-Of-International US6291273B1 (en) 1996-12-26 1996-12-26 Plastic molded type semiconductor device and fabrication process thereof
US09/832,008 Division US6558980B2 (en) 1996-12-26 2001-04-11 Plastic molded type semiconductor device and fabrication process thereof

Publications (1)

Publication Number Publication Date
WO1998029903A1 true WO1998029903A1 (en) 1998-07-09

Family

ID=14154298

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/003808 WO1998029903A1 (en) 1996-12-26 1996-12-26 Resin-encapsulated semiconductor device and method for manufacturing the same

Country Status (5)

Country Link
US (2) US6291273B1 (ja)
KR (3) KR20040045045A (ja)
MY (3) MY127386A (ja)
TW (1) TW348288B (ja)
WO (1) WO1998029903A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960823B2 (en) * 2001-04-04 2005-11-01 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
KR100878939B1 (ko) * 1999-06-30 2009-01-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US8791555B2 (en) 2010-03-29 2014-07-29 Fujitsu Semiconductor Limited Semiconductor device and lead frame

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100355796B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
US6452268B1 (en) * 2000-04-26 2002-09-17 Siliconware Precision Industries Co., Ltd. Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
IT1318257B1 (it) * 2000-07-27 2003-07-28 St Microelectronics Srl Lead-frame per dispositivi a semiconduttore.
US6433424B1 (en) * 2000-12-14 2002-08-13 International Rectifier Corporation Semiconductor device package and lead frame with die overhanging lead frame pad
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
TW568355U (en) * 2002-01-16 2003-12-21 Orient Semiconductor Elect Ltd Improved leadframe structure for integrated circuit
WO2003077312A1 (en) * 2002-03-08 2003-09-18 Rohm Co.,Ltd. Semiconductor device using semiconductor chip
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US20040113240A1 (en) * 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
JP2004179253A (ja) * 2002-11-25 2004-06-24 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
JP2004253706A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
JP4055158B2 (ja) * 2003-05-28 2008-03-05 ヤマハ株式会社 リードフレーム及びリードフレームを備えた半導体装置
US7098082B2 (en) * 2004-04-13 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectronics package assembly tool and method of manufacture therewith
JP4259531B2 (ja) 2005-04-05 2009-04-30 株式会社デンソー エジェクタ式冷凍サイクル用ユニット
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7863738B2 (en) * 2007-05-16 2011-01-04 Texas Instruments Incorporated Apparatus for connecting integrated circuit chip to power and ground circuits
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US8217511B2 (en) * 2007-07-31 2012-07-10 Freescale Semiconductor, Inc. Redistributed chip packaging with thermal contact to device backside
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
WO2009151123A1 (ja) * 2008-06-12 2009-12-17 三菱マテリアル株式会社 はんだペーストを用いた基板と被搭載物の接合方法
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP2019057529A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228631A (ja) * 1987-03-17 1988-09-22 Mitsubishi Electric Corp 半導体素子を樹脂封止する金型装置
JPH029142A (ja) * 1988-06-28 1990-01-12 Fujitsu Ltd 半導体装置の製造方法
JPH06132446A (ja) * 1992-10-15 1994-05-13 Matsushita Electron Corp リードフレーム
JPH06216303A (ja) * 1992-03-27 1994-08-05 Hitachi Ltd リードフレーム、その製造方法およびそれを用いた半導体集積回路装置の製造方法
JPH08204107A (ja) * 1995-01-27 1996-08-09 Rohm Co Ltd 樹脂封止型半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2534251B2 (ja) 1987-02-20 1996-09-11 日東電工株式会社 半導体装置
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
US5197183A (en) * 1991-11-05 1993-03-30 Lsi Logic Corporation Modified lead frame for reducing wire wash in transfer molding of IC packages
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
US5459103A (en) * 1994-04-18 1995-10-17 Texas Instruments Incorporated Method of forming lead frame with strengthened encapsulation adhesion
JPH09260575A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置及びリードフレーム
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
EP0977251B1 (en) * 1997-02-10 2011-11-16 Panasonic Corporation Resin sealed semiconductor device and method for manufacturing the same
JP3320630B2 (ja) 1997-02-28 2002-09-03 株式会社東芝 コネクタ型半導体パッケージ
US6091157A (en) * 1997-12-05 2000-07-18 Advanced Micro Devices, Inc. Method to improve internal package delamination and wire bond reliability using non-homogeneous molding compound pellets
US6046507A (en) * 1997-12-08 2000-04-04 Advanced Micro Devices Electrophoretic coating methodology to improve internal package delamination and wire bond reliability
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
US6355502B1 (en) * 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228631A (ja) * 1987-03-17 1988-09-22 Mitsubishi Electric Corp 半導体素子を樹脂封止する金型装置
JPH029142A (ja) * 1988-06-28 1990-01-12 Fujitsu Ltd 半導体装置の製造方法
JPH06216303A (ja) * 1992-03-27 1994-08-05 Hitachi Ltd リードフレーム、その製造方法およびそれを用いた半導体集積回路装置の製造方法
JPH06132446A (ja) * 1992-10-15 1994-05-13 Matsushita Electron Corp リードフレーム
JPH08204107A (ja) * 1995-01-27 1996-08-09 Rohm Co Ltd 樹脂封止型半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637965B2 (en) 1999-06-30 2014-01-28 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device
KR100878939B1 (ko) * 1999-06-30 2009-01-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
KR100885606B1 (ko) * 1999-06-30 2009-02-24 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US7777312B2 (en) 1999-06-30 2010-08-17 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device
US7804159B2 (en) 1999-06-30 2010-09-28 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device
US7821119B2 (en) 1999-06-30 2010-10-26 Renesas Electronics Corporation Semiconductor device
US8115298B2 (en) 1999-06-30 2012-02-14 Renesas Electronics Corporation Semiconductor device
US8969138B2 (en) 1999-06-30 2015-03-03 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device
US9484288B2 (en) 1999-06-30 2016-11-01 Renesas Technology Corporation Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device
US7528014B2 (en) 2001-04-04 2009-05-05 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7541667B2 (en) 2001-04-04 2009-06-02 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US6960823B2 (en) * 2001-04-04 2005-11-01 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US8791555B2 (en) 2010-03-29 2014-07-29 Fujitsu Semiconductor Limited Semiconductor device and lead frame

Also Published As

Publication number Publication date
TW348288B (en) 1998-12-21
US20010010949A1 (en) 2001-08-02
US6291273B1 (en) 2001-09-18
KR20040045045A (ko) 2004-05-31
KR20000057697A (ko) 2000-09-25
KR100703830B1 (ko) 2007-04-05
MY127378A (en) 2006-11-30
MY127386A (en) 2006-11-30
US6558980B2 (en) 2003-05-06
KR20040045044A (ko) 2004-05-31
MY126370A (en) 2006-09-29
KR100462105B1 (ko) 2004-12-17

Similar Documents

Publication Publication Date Title
WO1998029903A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
JP2972096B2 (ja) 樹脂封止型半導体装置
KR100674548B1 (ko) 반도체 장치
JPH07321252A (ja) 樹脂封止型半導体装置
JP2014030049A (ja) 半導体装置
JPH08264569A (ja) 樹脂封止型半導体装置の製造方法
US6692989B2 (en) Plastic molded type semiconductor device and fabrication process thereof
US20180182644A1 (en) Method for manufacturing a semiconductor device
JP2010165777A (ja) 半導体装置及びその製造方法
JP4002235B2 (ja) 樹脂封止型半導体装置
JP3404438B2 (ja) 半導体装置及びその製造方法
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
JP3036339B2 (ja) 半導体装置
JPH01187841A (ja) 半導体装置
JP2555931B2 (ja) 半導体装置の製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
JP2000031367A (ja) 半導体装置及びその製造方法
JP2007129263A (ja) 樹脂封止型半導体装置の製造方法
WO1998009329A1 (fr) Dispositif a semi-conducteur scelle par resine, et son procede de production
JP3514516B2 (ja) 半導体装置の製造方法
JP4040549B2 (ja) 半導体装置
JPS61191055A (ja) 樹脂封止型半導体装置
JPH08306850A (ja) 樹脂ダム方式のリードフレーム

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1019997005557

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 96180555.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 09331721

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 1019997005557

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019997005557

Country of ref document: KR