WO1993023841A1 - Procede d'affichage de differents niveaux de gris et systeme de mise en ×uvre de ce procede - Google Patents

Procede d'affichage de differents niveaux de gris et systeme de mise en ×uvre de ce procede Download PDF

Info

Publication number
WO1993023841A1
WO1993023841A1 PCT/FR1993/000481 FR9300481W WO9323841A1 WO 1993023841 A1 WO1993023841 A1 WO 1993023841A1 FR 9300481 W FR9300481 W FR 9300481W WO 9323841 A1 WO9323841 A1 WO 9323841A1
Authority
WO
WIPO (PCT)
Prior art keywords
screen
sub
gray
voltage
luminances
Prior art date
Application number
PCT/FR1993/000481
Other languages
English (en)
Inventor
Denis Sarrasin
Original Assignee
Commissariat A L'energie Atomique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US08/338,570 priority Critical patent/US5638091A/en
Application filed by Commissariat A L'energie Atomique filed Critical Commissariat A L'energie Atomique
Priority to DE69304199T priority patent/DE69304199T2/de
Priority to JP51995393A priority patent/JP3453141B2/ja
Priority to EP93910133A priority patent/EP0641475B1/fr
Publication of WO1993023841A1 publication Critical patent/WO1993023841A1/fr

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Definitions

  • the invention relates to a method for displaying different levels of gray and a system for implementing this method.
  • the display system of the invention applies, in particular, to microtip screens.
  • shade of gray covers that of "shades of color”.
  • an analog addressing which consists in sampling an analog source signal (of the video type for example);
  • the analog solution can give satisfaction for television applications.
  • the current technology for matrix screen control circuits only allows sampling rates of around 5 MHz, which is insufficient for computer applications.
  • the "data" clock for a VGA screen (current screen size standard) is around 25 MHz.
  • IT we have a digital data source.
  • An analog control mode therefore requires an additional step of transformation of the source signal by means of a digital-analog converter.
  • the digital solution can be obtained using several well-known methods:
  • PWM type pulse width modulation (Pulse Width Modulation) consists of modulating the duration of the "ON" state with an output circuit that can switch two voltage levels (allowing you to select the "ON” and “OFF” states). of the column considered during the row selection.
  • This type of addressing works well for displaying a small number of shades of gray, for example sixteen. But to correctly transmit a shade of gray. the selection times must remain large in front of the signal rise times. However, for a VGA screen (640 columns, 480 lines) scanned at the frame frequency of 70 Hz, the line selection time is at most 1/70 ⁇ 480 # 30 ⁇ s.
  • the smallest selection period is therefore 30 ⁇ s / 16 # 2 us and for two hundred and fifty six shades: 30 ⁇ s / 256 # 120ns.
  • the order of magnitude of the rise times, linked to the output impedance of the column circuits and to the capacity presented by the screen column, is from a hundred to a few hundred nanoseconds. We therefore see that this method can be satisfactory for sixteen shades of gray but certainly not for two hundred and fifty six.
  • FRC (Frame Rate Control) time modulation consists of performing several scans of the image by successively assigning "ON" or "OFF” states to the same image elements, the eye acting as an integrator. This modulation is also limited in number of shades of gray, because the multiple addressing of the same picture element leads, on the one hand, to high frequencies at the level of the data flow at the input of the circuits and, on the other hand, at too short selection periods on the outputs. In practice, there are screens displaying thirty two shades of gray with this method. However, these are STN (Super Twisted Nematic or Multiplex LCD) type liquid crystal screens whose response times of around 200 to 300 ms allow the total renewal of information from one picture element with durations greater than that of retinal persistence. Such a method is illustrated in European patent applications EP-0-384 403 A2 -SEIKO and EP-0-364 307 A2 -COMPAQ.
  • the analog output multiplexer ensuring the switching of fairly high voltages, its size "silicon" is relatively large.
  • Such multi-level circuits can be associated with the FRC method, as described in the article by H. Mano, T. Furukashi and T. Tanaka, entitled “Multicolor Display Control Method for TFT-LCD” (SID 91 Digest pages 547 at 550).
  • Frame 1 is representative of the least significant and is obtained by using a first set of eight voltages applied to the multiplexers, the second, representative of the most significant, being done by means of a second set of eight voltages distinct from the first.
  • Figure 1 illustrates this method by giving an example of a block diagram for sixty four gray levels with two sets of eight different voltage levels.
  • a source 10 of digital data to be displayed delivers these digital data to three logical multiplexers 11 with two inputs and one output, the bits of weight 1, 2 and 4 being respectively connected to a first input of these multiplexers 11, the weight bits 8, 16 and 32 being respectively connected to the second input of these multiplexers 11.
  • the three outputs of these multiplexers are respectively connected to three data storage circuits 12 comprising shift registers associated with storage registers.
  • a generator 15 supplies a first set of eight voltages V 0a to V 7 a and a second set of eight voltages V 0b to V 7b which are two by two connected to the inputs of seven "high" multiplexer 14 with two inputs and one output .
  • a controller 16 connected to the data source 10 delivers a control signal ST which is sent to each of the logic multiplexers 11 and to each of the "high" voltage multiplexers 14.
  • a circuit 13 for column control of the screen 17 receives on the one hand the outputs of the circuits 12 and, on the other hand, those of the "high" voltage multiplexers 14.
  • This control circuit 13 is formed of eight analog multiplexers with eight inputs and an output.
  • the line control circuit has not been shown. It can be a conventional circuit, using for example shift registers, making it possible to successively select the lines of the screen one by one.
  • the data source includes a memory for storing data corresponding to a screen page.
  • the signal ST connected to all the multiplexers 11 and 14, with two inputs and one output, is a selection signal multiplexer by frame parity.
  • Such a method requires sixteen voltage values for sixty four gray levels (and twenty four if it is to be applied to two hundred fifty six levels over three fields) with fairly important details.
  • the subject of the invention is a method of displaying on a matrix screen composed of pixels arranged in R lines and M columns of images capable of comprising a discrete number of Q s shades of gray, obtained by addition on each pixel, during of a process of recording image data line by line during S sub-time of identical duration (lines or frames; S ⁇ 2) of a succession of discrete luminances L (Vi) chosen from N (N ⁇ 4) with 0 ⁇ i ⁇ N-1, each luminance L (Vi) being associated with a voltage Vi applied to the corresponding column, these luminances are such that any gray tint value between 0 and Q s -1 can be defined by the addition of S of these luminances and more particularly a method such as:
  • N selectable luminances are obtained by adjusting the N voltages V 0 , ...., V N-1 and make it possible to obtain a selectable number Q (Q ⁇ Q S ) of gray equal to:
  • the method for implementing the system of the invention comprises the following steps;
  • the combination of the tension values is done according to an increasing or decreasing arrangement.
  • the invention also relates to a system allowing the implementation of this gray level display method digitally on a matrix screen.
  • this system comprises: - a source of digital data to be displayed;
  • a screen controller receiving synchronization signals from the data source which successively delivers the addresses of the S sub-times to a transcoding circuit
  • the transcoding circuit connected to the digital data source receiving from the latter the binary addresses corresponding to the gray level code to be displayed and in particular delivering the address of the voltage to be switched to a control circuit making it possible to validate 1 among N discrete analog voltages.
  • the screen controller is linked to the data storage system.
  • the data storage system includes shift registers associated with storage registers.
  • the screen column control circuit comprises several circuits making it possible to select a voltage from among several discrete voltages, this voltage controlling the column considered in the screen.
  • the screen controller is linked directly to the screen control means.
  • the transcoding circuit comprises transcoding sub-matrices each corresponding to a sub-time.
  • the data storage system comprises parallel shift registers each associated with a register and each linked to a transcoding sub-matrix.
  • the screen column control circuit includes circuits allowing a voltage to be selected from among several discrete voltages, this voltage controlling the relevant column of the screen and digital multiplexers linked to the controller and disposed between the associated registers and said circuits.
  • the system of the invention makes it possible to mix the only time mode (PWM method: division of the line time into S line sub-time) and the mode only in voltage (choice between n output voltages for the column circuit), in a mixed time / voltage mode with a distribution grid which, while avoiding both code "holes" and loss of luminance, makes it possible to achieve a large number of gray levels with a minimum of time and voltage inputs.
  • PWM method division of the line time into S line sub-time
  • the mode only in voltage choice between n output voltages for the column circuit
  • FIG. 2 illustrates a first variant of the system of the invention
  • FIG. 3 illustrates a second variant of the system of the invention
  • line time T R
  • the information to be displayed on the M pixels (picture elements) of this line is applied simultaneously to the M columns of the screen.
  • line sub-time Indeed, during the selection of the same row, it is envisaged to be able to apply to the columns (therefore to the same pixels) S successive information during S row sub-time of duration equal to TR / S.
  • the method of the invention applies identically in the case of the use of sub-frames (in the case of TFT-LCD or Thin Film Transistor Type Liquid Crystal Displays).
  • the number of voltages used is equal to the number of levels switchable by the analog output multiplexers.
  • a transcoding matrix which can be for example a PROM (Programmable Read Only Memory), which directly supplies the address of the voltage to be validated on the analog multiplexer of the output considered.
  • N voltages which are adjusted so that we can describe the Q s desired shades of gray.
  • a first variant of the system of the invention as shown in FIG. 2, comprises:
  • a digital data source 20 to be displayed connected to a memory 19,
  • a screen controller 21 delivering S addresses of the sub-times corresponding to the gray-level addressing phases, said controller a screen receiving SS synchronization signals from the data source 20;
  • transc od ag e circuit 22 connected to the digital data source 20, receiving from the latter the binary addresses corresponding to the gray level code to be displayed as well as the address of the current sub-time and delivering for each sub -time the address of the voltage to be switched;
  • a data storage system 23 which includes shift registers 28 associated with storage registers 29 (Latches), connected to the transcoding circuit 22 and to the screen controller 21;
  • each sub-time determined by the controller 21, the combination of three bits at the output of each associated register 29 corresponds to the address of a voltage V 0 to V 7 .
  • the selected voltage is therefore switched directly to the screen column control circuit 24.
  • This circuit 24 is here produced by several analog multiplexers 26 with eight inputs and one output.
  • the controller 21 supplies a given clock CK, a line sequence end signal LE, a line synchronization clock HL and counting signals SC (sequence counter) which give the number of the sub-time in Classes.
  • a shift register with p inputs receives this word of p bits.
  • a clock stroke CK passes it into the first register 28, each clock stroke CK coming to advance it by one box in the registers 28.
  • the signal LE is validated and the preceding words pass into the associated registers 29.
  • We can then activate the clock HL and restart the process for the next line while the associated registers 29 present to the analog output multiplexers 26 the p-bit word corresponding to the address of the voltage to be switched (Rq in this case HL LE).
  • the sequence counter is incremented and the previous cycle is restarted.
  • the image is formed at the end of the S sub-frames.
  • line sub-times there is a need for a line memory 19.
  • the data for a line are loaded into a line memory 19 and then read S times during S line sub-times.
  • the sequence counter is incremented at each sub-line, that is to say at the rate of the validation of the LE signal, while the HL clock is only activated once every S sub- lines.
  • the data is further processed by the transcoding matrix 22, then by the assembly constituted by the shift registers 28 with associated registers 29 and the analog output multiplexers 26.
  • the screen controller 21 is directly linked to the control circuit 24 of the screen 27;
  • the transcoding circuit 22 comprises S transcoding sub-matrices 30 each corresponding to a sub-time;
  • the data storage system comprises S shift registers 31 in parallel each associated with a register 33 and each linked to a transcoding sub-matrix 30;
  • the screen control circuit 24 includes the analog multiplexers 26 controlling the screen and digital multiplexers 32 linked to the controller 21 and arranged between the flip-flops associated with the shift registers 31 and the analog multiplexers 26.
  • the transcoding circuit 22 is constituted by the juxtaposition of S sub-matrices 30 which make it possible to process in parallel the data corresponding to the S sub-time lines.
  • the screen driver assembly 23, 24 consists of S shift register subsets 31 + associated registers 33 of p bits.
  • the data corresponding to the S line sub-times are thus stored in the associated registers 33 and presented to the inputs of the p logic multiplexers 32 among S.
  • the signals HL (line synchronization clock) and LE (end of line sequence) are identical.
  • the logic multiplexers 32 controlled by the line sub-time counter, make it possible to switch the word of the sub-time considered to the analog output multiplexer 26 which thus validates the preselected voltage.
  • the system of the invention requiring a measurement of the screen brightness for a given adjustment, it is advantageously possible to reserve an area outside the pupil addressed in a similar manner to the rest of the screen and coupled to a photodiode.
  • Such a device, coupled to a controller makes it possible to automatically readjust the various output voltages of the circuits.
  • duration TR of a line time and ranges corresponding to white B, has different shades of gray: G, to black: N, with three line sub-times for the first curve and six sub- line time for the second.
  • the gray level display method according to the invention comprises the following steps:
  • Each voltage level Vi is associated with a level L (vi) of luminance (or of transmission for a passive screen). To perform the temporal sum of S luminance levels and thus reach a large number of grays, it is necessary to assign coefficients to these N luminance levels.
  • L (V N -2) ⁇ (K a -1) + L (V 0 )
  • Q s be the number of grays we wish to display. This number Q s not necessarily meeting the number Q of gray possible, it is necessary to adapt the value of K a to Q s , that is:
  • K a ⁇ (256-1) / 6 42.5 we therefore take: K 1 ⁇ 43.
  • K a must be less than (Q-1) / S, K a must be less than 65.
  • K a must be less than (Q-1) / S, K a must be less than 65.
  • the coefficients K x with x ranging from 1 to a are assigned to groups of four luminances.
  • the groups of four coefficients in general are built on the model K ⁇ -2S, K ⁇ - (S + 1), K x -1 / K x , with x going from 1 to a.
  • K x the number of (N / 4) -1 are respectively assigned to a group of four luminances, K x being such that:
  • K 1 and K 2 being determined from K 3 , we then have multiple choices for K 1 and K 2 :
  • K 1 must therefore be at most equal to 35 and K 2 to 62.
  • the combination of the S values is preferably done in an increasing or decreasing arrangement.
  • Redundancy can also be used by producing several combinations for the same gray and by rotating these different combinations from one column output to the other (in the event of optical effects linked to code reversals).
  • a command mode making it possible to describe more than 256 gray levels can be useful for obtaining an image with a palette of gray having a response closer to a real image (correction of ⁇ ).
  • the term "shades of gray” covers that of "shades of color”.
  • the essential difference comes from the data source which provides information in parallel on the three colors red, green and blue.
  • the transition to color for a matrix screen is obtained, in a manner known to those skilled in the art, by means of one of the following two methods:
  • the first consists in tripling the column electrodes and placing opposite these columns either a filter or a colored phosphor depending on the type of screen. In this case, the three colors are addressed in parallel and the addressing device must be tripled;
  • the second consists in successively validating the red, green and blue phosphors (EFM: switched anode) and in this case, we keep the same structure of "drivers" as for a monochrome screen by adding however a memory map by color (memory of line or weft in accordance with the validation of colors on the line or weft) directly after the data source, a multiplexer allowing to validate the data of the color to be processed.
  • the disadvantage of this mode is the tripling of clock speeds since it is necessary to process the three colors in series, in a time which must remain less than that of the retinal persistence, which is approximately 20 ms.

Abstract

L'invention concerne un procédé d'affichage de différents niveaux de gris sur un écran matriciel composé de pixels disposés selon R lignes et M colonnes d'images susceptibles de comporter QS niveaux de gris et obtenues par addition sur chaque pixel, au cours d'une étape d'inscription des données d'images ligne par ligne, lors de S sous-temps (lignes ou trames, S étant plus grand ou égal à 2), d'une succession de luminances discrètes choisies parmi N telles que toute valeur de teinte de gris comprise entre 0 et (QS-1) puisse être définie par l'addition de S de ces luminances. L'invention concerne également un système de mise en ÷uvre de ce procédé. Application notamment à l'affichage sur écrans micropointes.

Description

PROCEDE D'AFFICHAGE DE DIFFERENTS NIVEAUX DE GRIS ET SYSTEME DE MISE EN OEUVRE DE CE PROCEDE
DESCRIPTION
Domaine technique
L'invention concerne un procédé d'affichage de différents niveaux de gris et un système de mise en oeuvre de ce procédé.
Le système d'affichage de l'invention s'applique, en particulier, aux écrans à micropointes.
Dans la présente description, le terme "teinte de gris" recouvre celui des "nuances de couleur".
Etat de la technique antérieure
Dans le domaine de l'affichage, les procédés standard d'adressage ont été décrits par T. Leroux, A. Ghis, R. Meyer et D. Sarrasin dans un article intitulé "Microtips Display Adressing" (SID 91 Digest pages 437 à 439). On distingue dans cet article deux types d'adressage :
- un adressage analogique qui consiste à échantillonner un signal source analogique (de type vidéo par exemple) ;
- un adressage en modulation temporelle PWM (Puise Width Modulation) basée sur la commutation temporelle de la tension colonne.
La solution analogique peut donner satisfaction pour les applications télévisions. Mais la technologie actuelle pour les circuits de commande d'écrans matriciels ne permet que des taux d'échantillonnage d'environ 5 MHz, ce qui est insuffisant pour les applications informatiques. Par exemple, l'horloge "données" pour un écran VGA (standard actuel de taille d'écran) est d'environ 25 MHz. D'autre part, pour l'informatique on dispose d'une source de données numériques. Un mode de commande analogique nécessite donc une étape supplémentaire de transformation du signal source au moyen d'un convertisseur digital-analogique.
La solution numérique peut être obtenue à l'aide de plusieurs procédés bien connus :
Une modulation temporelle de type PWM (Pulse Width Modulation) consiste, avec un circuit pouvant commuter en sortie deux niveaux de tension (permettant de sélectionner les états "ON" et "OFF"), à moduler la durée de l'état "ON" de la colonne considérée pendant la sélection ligne. Ce type d'adressage fonctionne bien pour afficher un petit nombre de teintes de gris, par exemple seize. Mais pour transmettre correctement une nuance de gris. les durées de sélection doivent rester grandes devant les temps de montées des signaux. Or pour un écran VGA (640 colonnes, 480 lignes) balayé à la fréquence trame de 70 Hz, le temps de sélection ligne vaut au maximum 1/70 × 480 # 30 μ s . Pour seize teintes de gris, la plus petite période de sélection vaut donc 30 μs/16 # 2 us et pour deux cent cinquante six teintes : 30 μs/256 # 120ns. L'ordre de grandeur des temps de montée, liés à l'impédance de sortie des circuits colonnes et à la capacité présentée par la colonne de l'écran, est d'une centaine à quelques centaines de nanosecondes. On voit donc que cette méthode peut être satisfaisante pour seize teintes de gris mais certainement pas pour deux cent cinquante six.
Une modulation temporelle de type FRC (Frame Rate Control) consiste à effectuer plusieurs balayages de l'image en affectant successivement des états "ON" ou "OFF" aux mêmes éléments d'images, l'oeil faisant office d'intégrateur. Cette modulation est également limitée en nombre de teintes de gris, car l'adressage multiple d'un même élément d'image conduit, d'une part, à des fréquences élevées au niveau du flux de données à l'entrée des circuits et, d'autre part, à des périodes de sélection trop courtes sur les sorties. En pratique on trouve des écrans affichant trente deux teintes de gris avec cette méthode. Mais il s'agit d'écrans à cristaux liquides de type STN (Super Twisted Nematic ou LCD multiplexes) dont les temps de réponse de l'ordre de 200 à 300 ms permettent d'effectuer le renouvellement total de l'information d'un élément d'image avec des durées supérieures à celle de la persistance rétinienne. Une telle méthode est illustrée dans les demandes de brevets européens EP-0-384 403 A2 -SEIKO et EP-0-364 307 A2 -COMPAQ.
Une méthode utilisant des circuits multi-niveaux consiste à utiliser des circuits pouvant commuter N niveaux de tension différents (en pratique, N=8 ou N=16). Le multiplexeur analogique de sortie assurant la commutation de tensions assez élevées, sa taille "silicium" est relativement importante. De plus il y a un multiplexeur par sortie. On ne peut donc guère envisager plus de seize voies commutables.
De tels circuits multi-niveaux peuvent être associés à la méthode FRC, comme décrit dans l'article de H. Mano, T. Furukashi et T. Tanaka, intitulé "Multicolor Display Control Method for TFT-LCD" (SID 91 Digest pages 547 à 550). Il s'agit d'utiliser des circuits multi-niveaux (multiplexeurs analogiques), par exemple huit, et d'effectuer deux balayages de l'écran (trame 1 et trame 2). La trame 1 est représentative des poids faibles et est obtenue en utilisant un premier jeu de huit tensions appliquées aux multiplexeurs, la deuxième, représentative des poids forts, se faisant au moyen d'un second jeu de huit tensions distinctes des premières.
La figure 1 illustre cette méthode en donnant un exemple de synoptique pour soixante quatre niveaux de gris avec deux jeux de huit niveaux de tensions différents.
Sur cette figure 1 une source 10 de données numériques à afficher délivre ces données numériques à trois multiplexeurs logiques 11 à deux entrées et une sortie, les bits de poids 1, 2 et 4 étant reliés respectivement à une première entrée de ces multiplexeurs 11, les bits de poids 8, 16 et 32 étant reliés respectivement à la seconde entrée de ces multiplexeurs 11.
Les trois sorties de ces multiplexeurs sont connectées respectivement à trois circuits de stockage de données 12 comprenant des registres à décalage associés à des registres de mémorisation.
Un générateur 15 fournit un premier jeu de huit tensions V0a à V7 a et un second jeu de huit tensions V0b à V7b qui sont deux à deux reliées aux entrées de sept multiplexeurs "haute" tension 14 à deux entrées et une sortie.
Un contrôleur 16 relié à la source de données 10 délivre un signal de contrôle ST qui est envoyé sur chacun des multiplexeurs logiques 11 et sur chacun des multiplexeurs "haute" tension 14.
Un circuit 13 de commande colonne de l'écran 17 reçoit d'une part les sorties des circuits 12 et, d'autre part, celles des multiplexeurs "haute" tension 14. Ce circuit de commande 13 est formé de huit multiplexeurs analogiques à huit entrées et une sortie. Sur cette figure 1 le circuit de commande ligne n'a pas été représenté. Ce peut être un circuit classique, utilisant par exemple des registres à décalage, permettant de sélectionner successivement les lignes de l'écran une par une.
La source de données comprend une mémoire pour stocker les données correspondant à une page d'écran.
Le signal ST, relié à tous les multiplexeurs 11 et 14, à deux entrées et une sortie, est un signal de sélection multiplexeur par parité de trame.
Une telle méthode nécessite seize valeurs de tension pour soixante quatre niveaux de gris ( et vingt quatre si on veut l'appliquer à deux cent cinquante six niveaux sur trois trames) avec des précisions assez importantes.
Par exemple, pour soixante quatre niveaux (avec des données sur six bits), on a les poids :
20=1 21=2 22=4 23=8 24=16 25=32 la première trame devant traduire les poids 1, 2, 4 de ces données et la seconde les poids 8, 16, 32, on a les niveaux de luminance suivants sur l'écran 17 :
L(V0a) = 0 L(V0b) = 0
L(V1a) = 1×L(V1 a) L(V1b) = 8×L(V1a)
L(V2a) = 2×L(V1 a) L(V1b) = 16×L(V1a) L(V3a) = 3×L(V1 a) L(V1b) = 24×L(V1a)
L(V4a) = 4×L(V1 a) L(V1b) = 32×L(V1a) L(V5a) = 5×L(V1 a) L(V1b) = 40×L(V1a) L(V6a) = 6×L(V1 a) L(V1b) = 48×L(V1a) L(V7a) = 7×L(V1 a) L(V1b) = 56×L(V1a) Une telle méthode conduit à une diminution du contraste de l'écran, car la moitié du temps effectif d'adressage est consacré à afficher un niveau de poids faible. Par exemple pour un affichage du blanc avec deux trames pour soixante quatre niveaux de gris, on a :
pour la trame 1 : L(Va) = 7×L(V1)
pour la trame 2 : L(Vb) = 56×L(V1).
Le rendement global n'est donc que de 9/16, ce qui, avec deux sous-trames, donne une perte de luminance pour le blanc d'environ 40 % .
Exposé de L'invention
L'invention a pour objet un procédé d'affichage sur un écran matriciel composé de pixels disposés selon R lignes et M colonnes d'images susceptibles de comporter un nombre discret de Qs teintes de gris, obtenues par addition sur chaque pixel, au cours d'un processus d'inscription des données d'images ligne par ligne lors de S sous-temps de durée identique (lignes ou trames ; S ≥ 2) d'une succession de luminances L(Vi) discrètes choisies parmi N (N≥4) avec 0≤i≤N-1, chaque luminance L(Vi) étant associée à une tension Vi appliquée sur la colonne correspondante, ces luminances sont telles que toute valeur de teinte de gris comprise entre 0 et Qs-1 puisse être définie par l'addition de S de ces luminances et plus particulièrement procédé tel que :
Quelle que soit la phase d'adressage, donc de sous-temps en cours, toute luminance parmi les N possibles est sélectionnable :
Ces luminances sont telles que si on définit les deux luminances extrêmes L(V0) correspondant à la luminance minimum et L(VN- 1) correspondant à la luminance maximum par les égalités suivantes : L(V0) =αε et L(VN-1) = αKa + L(V0) ε étant une valeur faible et α un coefficient de proportionnalité égal à (L ( VN-1) -L (V0) ) /Ka où Ka est un coefficient indicé par a = (N/4)-1, les N-2 autres luminances s'expriment alors par les relations suivantes :
L(VN-2) = α(Ka-1) + L(Vo)
L(VN-3) = α(Ka-(S+1)) + L(V0)
L(VN-4) =α(Ka-2S) + L(V0)
L(VN-5) = αKa-1 + L(V0)
L(VN-6) = α(Ka-1-1) + L(V0)
L(VN-7) = α(Ka-1-(S+1)) + L(V0)
L(VN-8) = α(Ka-1-2S) + L(V0)
L(VN-9) =αKa-2 + L(V0)
.
.
.
L(V7) = αK1 + L(V0)
L(V6) = α(K1-1) + L(V0)
L(V5) = α(K1-(S+1)) + L(V0)
L(V4 = α (K1 -2S) + L(V0)
L(V3) =α·2S + L(V0)
L(V2) = α(S+1) + L(V0)
L(V1) = α+ L(V0) où Kx, avec x allant de a à 1, sont des coefficients au nombre de (N/4)-1 respectivement attribués à un groupe de quatre luminances. Kx étant tels que : pour x=1, si S est impair K1≤S2+4s
si S est pair K1≤S2+5s-1 pour x allant de (a-1) à 2
si S est impair KX≤KX-1 +S2+2S
si S est pair KX≤KX-1 +S2+3S -1 et pour x=a, quel que soit S, (Q-1)/S≥Ka≥(Qs-1)/S.
Ces N luminances sélectionnables sont obtenues par ajustement des N tensions V 0 , ...., VN-1 et permettent d'obtenir un nombre Q (Q≥QS) de gris sélectionnable égal à :
si S est impair, Q=S (aS2+ (2a+2) · S) + 1
si S est pair, Q=S (aS2+ (3a+2) · S-a) ) + 1
et pour N=4 Q=(S+1)2 avec L ( V0 ) = α ε, L(V1)= α+L(V0), L(V2) = α (S + 1)+L(V0) et
L(V3)= α(S+2)+L(V0).
Avantageusement le procédé de mise en oeuvre du système de l'invention comporte les étapes suivantes ;
- envoi, à partir d'une source d'images à afficher, d'une donnée sous forme d ' a d r e s s e binaire, correspondant au code du niveau de gris à afficher, dans une matrice de transcodage ;
- envoi, simultanément, de signaux synchronisés à un contrôleur d'écran afin qu'il fournisse successivement les adresses des S sous-temps soit à la matrice de transcodage, soit à un dispositif multiplexeur logique disposé en amont du dispositif multiplexeur analogique commandant l'écran, ce multiplexeur analogique étant relié à un générateur d'au moins N tensions ;
- pour un sous-temps donné, envoi de l'adresse de la tension à commuter issue du transcodage vers un ensemble à registres à décalage associés à des registres de mémorisation ; - transfert du contenu des registres associés dans les multiplexeurs analogiques de commande de l'écran soit directement, soit à travers un dispositif multiplexeur logique ;
- commutation de la tension sélectionnée sur la colonne de l'écran.
Avantageusement la combinaison des valeurs de tensions se fait suivant un arrangement croissant ou décroissant. On peut également, dans le cas de sous-temps ligne, suivre un ordre croissant pour une parité ligne et un ordre décroissant pour l'autre parité ligne.
L'invention a également pour objet un système permettant la mise en oeuvre de ce procédé d'affichage de niveau de gris par voie numérique sur écran matriciel.
Plus particulièrement ce système comprend : - une source de données numériques à afficher ;
- un contrôleur d'écran recevant des signaux de synchronisation de la source de données qui délivre successivement les adresses des S sous-temps vers un circuit de transcodage ;
- un système de stockage des données ;
- un circuit de commande des colonnes de l'écran ;
- un générateur d'au moins N tensions diserètes ;
caractérisé en ce qu'i l comprend en outre :
- le circuit de transcodage relié à la source de données numériques recevant de cette dernière les addresses binaires correspondant au code du niveau de gris à afficher et délivrant notamment l'adresse de la tension à commuter à un circuit de commande permettant de valider 1 parmi N tensions analogiques diserètes. Dans une première variante de réalisation le contrôleur d'écran est lié au système de stockage des données. Le système de stockage des données comprend des registres à décalage associés à des registres de mémorisation. Le circuit de commande des colonnes de l'écran comporte plusieurs circuits permettant de sélectionner une tension parmi plusieurs tensions discrètes, cette tension commandant la colonne considérée de l'écran.
Dans une seconde variante de réalisation, le contrôleur d'écran est lié directement au moyen de commande de l'écran. Le circuit de transcodage comporte des sous-matrices de transcodage correspondant chacune à un sous-temps. Le système de stockage de données comporte des registres à décalage en parallèle associés chacun à un registre et liés chacun à une sous-matrice de transcodage. Le circuit de commande des colonnes de l'écran comporte des circuits permettant de sélectionner une tension parmi plusieurs tensions discrètes, cette tension commandant la colonne considérée de l'écran et des multiplexeurs numériques liés au contrôleur et disposés entre les registres associés et lesdits circuits.
Avantageusement le système de l'invention permet de mixer le mode uniquement temporel (méthode PWM : découpage du temps ligne en S sous-temps ligne) et le mode uniquement en tension (choix entre n tensions de sortie pour le circuit colonne), en un mode mixte temps/tension avec une grille de répartition qui tout en évitant à la fois les "trous" de code et les pertes de luminance permet d'atteindre un grand nombre de niveaux de gris avec un minimum d'entrées en temps et tension. Ce système permet de satisfaire plusieurs critères :
- multiplexeur de tension limité en nombre de voies ;
- minimisation du nombre des sous-temps ligne nécessaires (pour pouvoir accéder à des écrans plus complexes) ;
- les niveaux maximum des tensions utilisés restent proches de ceux d'un adressage uniquement noir/blanc, ce qui implique que toutes les tensions peuvent être appliquées à n'importe quel sous-temps.
Brève description des dessins - La figure 1 illustre un système de l'art antérieur qui a été décrit précédemment ;
- la figure 2 illustre une première variante du système de l'invention ;
- la figure 3 illustre une seconde variante du système de l'invention ;
- les figures 4 et 5 représentent deux courbes illustrant le fonctionnement du système selon l'invention ;
- les figures 6 et 7 illustrent une étape du procédé de l'invention.
Exposé détaillé de modes de réalisation
De manière connue, l'adressage d'un écran matriciel de R lignes et M colonnes s'effectue ligne par ligne (temps ligne = TR) au cours d'une trame de durée Tt supérieure ou égale à L.TR. Lors de l'adressage de chaque ligne, les informations à afficher sur l e s M pixels (éléments d'image) de cette ligne sont appliquées simultanément aux M colonnes de l'écran. Dans ce qui suit, il sera également question de sous-temps ligne. En effet, au cours de la sélection d'une même ligne, il est envisagé de pouvoir appliquer aux colonnes (donc aux mêmes pixels) S informations successives au cours de S sous-temps ligne de durée égale à TR/S. Toutefois, si l'utilisation de sous-temps ligne est préférable dans le cas des écrans à micropointes, le procédé de l'invention s'applique de façon identique dans le cas de l'utilisation de sous-trames (dans le cas d'écrans de type TFT-LCD ou Thin Film Transistor Type Liquid Crystal Displays).
Dans le système de l'invention, le nombre de tensions utilisées est égal au nombre de niveaux commutables par les multiplexeurs analogiques de sortie. On n'opère pas en décomposant la donnée en bits de poids fort/poids faible comme pour le système de l'art antérieur représenté sur la figure 1, mais on fait passer l'ensemble du mot dans une matrice de transcodage, qui peut être par exemple une PROM (Programmable Read Only Memory), qui fournit directement l'adresse de la tension à valider sur le multiplexeur analogique de la sortie considérée. On utilise N tensions qui sont ajustées de telle façon que l'on puisse décrire les Qs teintes de gris souhaités.
On peut distinguer deux variantes pour la mise en oeuvre du dispositif.
Une première variante du système de l'invention, tel que représenté à la figure 2, comprend :
- une source de données numériques 20 à afficher, reliée à une mémoire 19,
- un contrôleur d'écran 21 délivrant S adresses des sous-temps correspondant aux phases d'adressage des niveaux de gris, ledit contrôleur d'écran recevant des signaux de synchronisation SS de la source de données 20 ;
- un circuit de t r a n s c od ag e 22 relié à la source de données numériques 20, recevant de cette dernière les adresses binaires correspondant au code de niveau de gris à afficher ainsi que l'adresse du sous-temps en cours et délivrant pour chaque sous-temps l'adresse de la tension à commuter ;
- un système de stockage des données 23, qui comprend des registres à décalage 28 associés à des registres de mémorisation 29 (Latches), relié au circuit de transcodage 22 et au contrôleur d'écran 21 ;
- un circuit de commande des colonnes de l'écran 24 ;
- un générateur 25 de N tensions discrètes, ici au nombre de huit.
Pendant chaque sous-temps, déterminé par le contrôleur 21, la combinaison de trois bits en sortie de chaque registre associé 29 correspond à l'adresse d'une tension V0 à V7. La tension sélectionnée est donc commutée directement sur le circuit de commande 24 de colonne d'écran. Ce circuit 24 est ici réalisé par plusieurs multiplexeurs analogiques 26 à huit entrées et à une sortie.
Comme dans le système de l'art antérieur représenté à la figure 1, le circuit de commande ligne, bien connu de l'homme du métier, n'a pas été représenté.
La figure 2 donne un exemple de synoptique pour Qs =64 teintes de gris avec N=8 tensions et S =3 sous-temps.
L'information image est fournie par la source de données 20 sous forme de mots de d bits (pour soixante quatre teintes de gris Qs=64=2d=26). A partir des signaux de synchronisation SS, le contrôleur 21 fournit une horloge donnée CK, un signal de fin de séquence ligne LE, une horloge de synchronisation ligne HL et des signaux de comptage SC (compteur de séquences) qui donnent le numéro du sous-temps en cours.
Dans le cas d'une utilisation de sous-temps trames, il y a nécessité d'utiliser une mémoire de page 19. On effectue S lectures de cette mémoire, le compteur de séquences décodant successivement les S sous-trames nécessaires à la formation de l'image. La luminance d'un élément d'image codée sur d bits, et fournie par la source de données 20 est mémorisée dans la mémoire de page 19. Celle-ci fournit ce mot de d bits à la matrice de transcodage 22 qui produit un mot fonction du compteur séquence sur p bits (p tel que 2P=N nombre de tensions sélectables par les multiplexeurs analogiques de sorties).
Un registre à décalage à p entrées reçoit ce mot de p bits. Un coup d'horloge CK le fait passer dans le premier registre 28, chaque coup d'horloge CK venant le faire avancer d'une case dans les registres 28. Quand tous les mots correspondant à une ligne d'affichage (un mot par colonne de l'écran) ont été ainsi placés dans les registres 28, on valide le signal LE et les mots précédents passent dans les registres 29 associés. On peut alors activer l'horloge HL et recommencer le processus pour la ligne suivante pendant que les registres associés 29 présentent aux multiplexeurs analogiques 26 de sortie le mot de p bits correspondant à l'adresse de la tension à commuter (Rq dans ce cas HL=LE).
Quand toutes les lignes de l'écran 27 ont été ainsi décrites, on incrémente le compteur séquence et on recommence le cycle précédent. L'image est formée au terme des S sous-trames. Dans le cas de sous-temps lignes, il y a nécessité d'une mémoire de ligne 19. Les données d'une ligne sont chargées dans une mémoire de ligne 19 puis relues S fois au cours de S sous-temps lignes. Dans ce cas, le compteur de séquence est incrémenté à chaque sous-ligne, c'est-à-dire au rythme des validations du signal LE, tandis que l'horloge HL n'est activée qu'une fois toutes les S sous-lignes. Les données sont par ailleurs traitées par la matrice de transcodage 22, puis par l'ensemble constitué par les registres à décalage 28 avec registres associés 29 et les multiplexeurs analogiques de sortie 26.
Dans une seconde variante représentée à la figure 3, plusieurs modifications on été apportées au système représenté à la figure 2 :
- le contrôleur d'écran 21 est lié directement au circuit de commande 24 de l'écran 27 ;
- le circuit de transcodage 22 comporte S sous-matrices de transcodage 30 correspondant chacune à un sous-temps ;
- le système de stockage de données comporte S registres à décalage 31 en parallèle associés chacun à un registre 33 et liés chacun à une sous-matrice de transcodage 30 ;
- le circuit de commande de l'écran 24 comporte les multiplexeurs analogiques 26 commandant l'écran et des multiplexeurs numériques 32 liés au contrôleur 21 et disposés entre les bascules associées aux S registres à décalage 31 et les multiplexeurs analogiques 26.
Dans le cas des sous-temps lignes, on constate qu'une limite du système précédent, représenté à la figure 2, est la relecture séquentielle des mêmes données, ce qui nécessite la présence d'une mémoire et surtout la recirculation de l'information "données", ce qui conduit à multiplier les fréquences tant au niveau de la matrice de transcodage que de celui de l'horloge CK des registres à décalage du circuit "driver" d'écran (23, 24).
Aussi dans cette seconde variante, le circuit de transcodage 22 est constitué par la juxtaposition de S sous-matrices 30 qui permettent de traiter en parallèle les données correspondant aux S sous-temps lignes. L'ensemble "driver" d'écran 23, 24 est constitué de S sous-ensembles registres à décalage 31 + registres associés 33 de p bits. Les données correspondant aux S sous-temps lignes sont ainsi mémorisées dans les registres associés 33 et présentées aux entrées des p multiplexeurs logiques 32 parmi S. Dans ce cas les signaux HL (horloge de synchronisation ligne) et LE (fin de séquence ligne) sont identiques. Les multiplexeurs logiques 32, pilotés par le compteur de sous-temps ligne, permettent de commuter le mot du sous-temps considéré vers le multiplexeur analogique 26 de sortie qui valide ainsi la tension présélectionnée.
Le système de l'invention nécessitant une mesure de la luminosité de l'écran pour un réglage donné, on peut avantageusement réserver une zone hors pupille adressée de façon similaire au reste de l'écran et couplée à une photodiode. Un tel dispositif, couplé à un contrôleur permet de réajuster automatiquement les différentes tensions de sortie des circuits.
Sur les figures 4 et 5 sont représentés les signaux amplitude en fonction du temps, obtenus sur une sortie colonne, en utilisant des sous-temps ligne :
- avec N=8 ; Qs=64 ; S=3 ; K=21 pour la figure 4 ; - et N=8 ; Qs=256 ; S=6 ; K=43 pour la figure 5.
Sur ces deux figures sont représentées la durée TR d'un temps ligne et des plages correspondant au blanc : B, a différentes nuances de gris : G, au noir : N, avec trois sous-temps ligne pour la première courbe et six sous-temps ligne pour la seconde.
Pour la mise en oeuvre des deux variantes décrites ci-dessus, le procédé d'affichage de niveaux de gris selon l'invention comporte les étapes suivantes :
- envoi, à partir d'une source d'images 20, d'une donnée sous forme d'adresse binaire, correspondant au code du niveau de gris à afficher, dans une matrice de transcodage 22 ;
- envoi, simultanément, de signaux synchronisés au contrôleur d'écran 21 afin qu'il fournisse successivement les adresses des S sous-temps soit à la matrice de transcodage 22, soit à un dispositif multiplexeur logique 32 disposé en amont du dispositif multiplexeur analogique 26 commandant l'écran, ce multiplexeur analogique étant relié à un générateur d'au moins N tensions discrètes ;
- pour un sous temps donné, envoi de l'adresse de la tension à commuter issue du transcodage vers un ensemble à registres à décalage 31 associé à des registres 33 de mémorisation ;
- transfert du contenu des registres associés 33 dans les multiplexeurs analogiques 26 de commande de colonne de l'écran soit directement, soit à travers un dispositif multiplexeur logique 32 ;
- commutation de la tension sélectionnée sur la colonne de l'écran 27. On va à présent étudier cette étape de génération de N=2P tensions discrètes.
On note S le nombre de sous-temps ligne utilisé, Q le nombre de niveaux de gris et N le nombre de tensions disponibles sur les multiplexeurs de sortie des circuits utilisés.
A chaque niveau Vi de tension est associé un niveau L(vi) de luminance (ou de transmission pour un écran passif). Pour effectuer la somme temporelle de S niveaux de luminance et atteindre ainsi un grand nombre de gris, il faut affecter des coefficients à ces N niveaux de luminance.
Le contraste d'un écran se définissant comme le rapport des luminances maximales/luminances minimales, si on attribue la valeur 0 comme coefficient du gris numéro 0, on suppose un contraste infini. En pratique, il subsiste toujours une luminance résiduelle que l'on note ε . De ce fait, on note L ( V0 ) = αε l a luminance minimum.
Selon l'invention, le nombre de niveau de gris possible dépend du nombre de tensions utilisables (disponible sur le circuit) et du nombre de sous-temps. Si S est impair, Q=S (aS2+2S (a+1 )) + 1
si S est pair, Q=S (aS2+S (3a+2) -a ) + 1
avec a=(N/4)-1.
Le cas N=4 est un cas particulier correspondant à un sous-cas de N=8. Pour N=4 on prend a=1 par défaut et les luminances sont prises telles que :
L(V0) = αε L(V1) = α+L(V0) L(VN-2) = α(Ka-1)+L(V0)
L(VN-1)=αKa+L(V0)
avec Ka-1=S+1, soit Ka=S+2. Le nombre Q(N =4) de gris possible est alors Q(N=4)= S Ka+1=S(S+2)+1=(S+1)2.
Le tableau ci-dessous donne le nombre Q de gris sélectionnable en fonction de N et de S.
Figure imgf000021_0001
Soit Qs, le nombre de gris que l'on souhaite afficher. Ce nombre Qs ne rencontrant pas forcément le nombre Q de gris possible, il faut adapter la valeur de Ka à Qs, soit :
Ka > (Qs-1)/S
l'optimum étant le plus petit entier possible répondant à ce critère. Si par exemple on traite le cas N=8 et donc a=1, Qs=256, il faut prendre S=6 et Q=391 avec :
Ka ≥ (256-1)/6 = 42,5 on prend donc : K1 ≥ 43.
Par ailleurs Ka devant être inférieur à (Q-1)/S, Ka doit être inférieur à 65. On peut donc choisir pour Ka n'importe quelle valeur comprise entre 43 et 65 et avantageusement 43.
Détermination des coefficients Kx
Les coefficients Kx avec x allant de 1 à a sont attribués à des groupes de quatre luminances.
Le premier groupe (N=4 excepté) a toujours les quatre coefficients 0, 1, S+1, 2S, avec les v a l e u rs de luminance suivantes :
L(V0)=αε.L(V1) = α+L(V0) L(V2) =α(S+1)+L(V0)
L(V3)=α.2S+L(V0).
Les groupes de quatre luminances suivantes sont tels que :
L(V4) = α(K1-2S)
L(V5) = α(K1-(S+1))
L(V6) = α(K1-1)
L(V7) = αK1 la relation entre S et K1 étant :
pour S impair K1 ≤ S2+4S
et pour S pair K1 ≤ S2+5S-1 Dans l'exemple précédent où N=8, QS=256 avec S=6, on a donc la relation :
K1 ≤ S2+5S-1=65
ou, puisqu'ici K1 =Ka :
Ka ≤ Q-1/S=65
On a donc la double inégalité pour Ka =K1 :
Ka ≥ 43
Ka ≤ 65
L'optimum, pour minimiser les écarts entre coefficients étant de prendre Ka=43 qui donne dans cet exemple :
L(V0) = 0 = 0
L(V1) = α = α
L(V2) = (S + 1)α = 7 α
L(V3) = 2Sα = 12 α
L(V4) = (K1-2S)α = 31 α
L(V5) = (K1-(S+1))α = 36 α
L(V6) = (K1-1) α - 42 α
L(V7) = K1α = 43 α
Toujours à titre d'exemple. le cas QS=64 avec N=8 nous donne Q=64 et S=3.
K1 ≤ S2+45=9+ 12=21
On prend donc K1=21, avec les huit réglages de luminances tels que :
L(V0) = α ε que l'on symbolise par 0 L(V1) = α+L(V0) " " " " 1 L(V2) = 4α+L(V0) " " " " 4 L(V3) = 6α+L(V0) " " " " 6 L(V4) = 15α+L(V0) " " " " 15 L(V5) = 17α+L(V0) " " " " 17 L(V6) = 20α+L(V0) " " " " 20 L(V7) = 21α+L(V0) " " " " 21 On peut obtenir les QS niveaux de gris donnés dans le tableau suivant en associant à chacun de ces signaux, trois luminances (une à chacun des sous-temps T0, T1 et T2).
Figure imgf000024_0001
Les groupes de quatre coefficients de façon générale sont bâtis sur le modèle Kχ-2S, Kχ-(S+1), Kx-1/ Kx, avec x allant de 1 à a.
Ces coefficients Kx, au nombre de (N/4)-1 sont respectivement attribués à un groupe de quatre luminances, Kx étant tels que :
si S impair : Kx ≤ Kx-1+S2 +2S
si S pair : Kx ≤ Kx-1 +S2+3S-1 Considérons un nouvel exemple avec QS=256 et N=16. Le tableau du nombre de gris possible nous donne Q=357 pour S=4.
On a donc a=(N/4)-1=3
et Ka=K3 ≥ QS-1/S=255/4
et donc K3 ≥ 64
et K3 ≤ (Q-1)/S=356/4=89
On prend alors par exemple K3= 64.
Il vient :
L(V0) = αε
L(V1) = α+L(V0)
L(V2) = α (S+1)+L(V0)=5 α + L ( V0 )
L(V3) = α.2S+L(V0)=8α +L(V0)
L(V4) = α(K1-2S)+L(V0) = (K1-8) . α+L(V0)
L(V5) = α(K1-(S+1))+L(V0) = (K1-5). α +L(V0)
L(V6) = α(K-1)+L(V0)
L(V7) = αK1+L(V0)
L(V8) = α(K2-8)+L(V0)
L(V9) = α(K2-5)+L(V0)
L(V10) = α(K2-1)+L(V0)
L(V11) = α.K2+L(V0)
L(V12) = α(K3-8)+ L(V0)
L(V13) = α(K3-5)+L(V0)
L(V14) = α(K3-1)+L(V0)
L(V15) = α.K3+L(V0) K3 étant égal à 64, on a les quatre dernières luminances :
L(V15) = 6 4 α +L(V0)
L(V14) = 63 α+L(V0)
L(V13) = 59 α +L(V0)
L(V12) = 56 α+L(V0)
K1 et K2 étant déterminés à partir de K3, on a alors de multiples choix pour K1 et K2 :
K1 ≤ S2+5S-1 soit K1 ≤ 35
K2 ≤ K1+S2+3S-1 soit K2 ≤ K1 +27
K3 ≤ K2+S2+3S-1 soit 64 ≤ K2+27 soit K2 ≥ 37 ce qui donne la double inégalité :
K1 ≤ 35
K1+27 ≥ K2 ≥ 37
K1 doit donc être au maximum égal à 35 et K2 à 62.
On peut prendre par exemple K1=24 et K2=46. D'où les valeurs des deux groupes intermédiaires de luminances :
L(V4) = 15α +L(V0)
L(V5) = 19α +L(V0)
L(V6) = 23α +L(V0)
L(V7) = 24α +L(V0)
L (V8) = 38 α +L(V0)
L(V9) = 41 α +L(V0)
L(V10) = 45α +L(V0)
L (V1 1 ) = 46 α +L ( V0 )
Il est clair qu'en suivant ces différentes phases, on a le choix entre de multiples solutions pratiques, à la fois pour les valeurs de Kx intermédiaires, et pour les combinaisons de luminances possibles pour un même niveau de gris lorsque Q>QS. Cette redondance peut être mise à profit pour minimiser les problèmes résiduels de consommation, retournements de code, couplages etc...
Pour minimiser les transitions, la combinaison des S valeurs se fait préférentiellement suivant un arrangement croissant ou décroissant. Dans le cas de sous-temps ligne, on peut suivre un ordre croissant pour une parité ligne et décroissant pour l'autre, de façon à minimiser les écarts de- tension tant pour une plage de gris uniforme que pour une suite aléatoire de niveaux de gris.
Ainsi, sur la figure 6 est représenté un signal colonne utilisant un arrangement croissant pour des lignes successives Rj, R(j+1), R(j+2)' R(j+3), j étant l'indice de la ligne, et sur la figure 7 un signal colonne utilisant un arrangement croissant puis décroissant.
Pour un niveau de gris donné, quand plusieurs choix de coefficients sont possibles, on préférera la combinaison qui minimise les écarts de tension (ou de coefficient). Par exemple, dans le cas N=8, S=3, Qs=64, le niveau G=41 sera obtenu par 6, 15, 20 plutôt que par 0, 20, 21.
La redondance peut être également utilisée en produisant plusieurs combinaisons pour un même gris et en faisant tourner ces différentes combinaisons d'une sortie colonne à l'autre (en cas d'effets optiques liés à des retournements de code).
On peut remarquer qu'un mode de commande permettant de décrire plus de 256 niveaux de gris peut être utile pour obtenir une image avec une palette de gris ayant une réponse plus proche d'une image réelle (correction de ɣ).
l'application du procédé de l'invention à un écran couleur ne modifie pas la description précédente : le terme "teintes de gris" recouvre celui de "nuances de couleurs". La différence esentielle provient de la source de données qui fournit en parallèle les informations concernant les trois couleurs rouge, vert et bleu. Le passage à la couleur pour un écran matriciel s'obtient, de manière connue de l'homme de métier, au moyen d'un des deux procédés suivants :
- le premier consiste à tripler les électrodes colonnes et à placer en regard de ces colonnes soit un filtre, soit un luminophore coloré selon le type d'écran. Dans ce cas, on adresse en parallèle les trois couleurs et il faut tripler le dispositif d'adressage ;
- le second consiste à valider successivement les luminophores rouge, vert et bleu (EFM : anode commutée) et dans ce cas, on conserve la même structure de "drivers" que pour un écran monochrome en rajoutant toutefois un plan mémoire par couleur (mémoire de ligne ou de trame en accord avec la validation des couleurs à la ligne ou à la trame) directement après la source de données, un multiplexeur permettant de valider les données de la couleur à traiter. La pénalisation de ce mode étant le triplement des vitesses d'horloge puisqu'il faut traiter les trois couleurs en série, dans un temps qui doit rester inférieur à celui de la persistance rétinienne, qui est d'environ 20 ms.
Il est bien entendu que la présente invention n'a été décrite et représentée qu'à titre d'exemple préférentiel et que l'on pourra remplacer ses éléments constitutifs par des éléments équivalents sans, pour autant, sortir du cadre de l'invention.

Claims

REVENDICATIONS
1. Procédé d'affichage de différents niveaux de gris sur un écran matriciel composé de pixels disposés selon R lignes et M colonnes d'images susceptibles de comporter QS niveaux de gris, caractérisé en ce que chaque image est obtenue par addition sur chaque pixel, au cours d'une étape d'inscription des données d'images ligne par ligne, lors de S sous-temps de durée identique (lignes ou trames, S étant plus grand ou égal à 2), d'une succession de luminances L(V-j) discrètes choisies parmi N (N ≥ 4) avec 0 ≤ i ≤N-1, chaque luminance L(Vi) étant associée à une tension Vj appliquée sur la colonne correspondante, ces luminances sont telles que toute valeur de teinte de gris comprise entre 0 et QS-1 puisse être définie par l'addition de S de ces luminances ; en ce que quelle que soit la phase d'adressage, donc de sous-temps en cours, toute luminance parmi les N possibles est sélectionnable, ces luminances sont telles que si on définit les deux luminances extrêmes L(V0) correspondant à la luminance minimum et L(VN-1) correspondant à la luminance maximum par les égalités suivantes :
L(V0) = αε et L(VN-1) =αKa +L(V0) ε étant une valeur faible et α un coefficient de proportionnalité égal à L(VN-1) -L (V0))/Ka où Ka est un coefficient indicé par a = (N/4)-1, les N-2 autres luminances s'expriment alors par les relations suivantes :
L(VN-2) = α(Ka-1) + L(V0)
L(VN-3) = α(Ka-(S+1)) + L(V0)
L(VN-4) = α(Ka-2S) + L(V0) L(VN-5) = α.Ka-1 + L(V0)
L(VN-6) = α(Ka-1-1) + L(V0)
L(VN-7) = α(Ka-1-(S + 1)) + L(V0)
L(VN-8) = α(Ka- 1-2S) + L(V0)
L(VN-9) = α.Ka-2 + L(V0)
.
.
.
L(V7) =αK1 + L(V0)
L(V6) = α.(K1-1) + L(V0)
L(V5) = α(K1-(S+1)) + L(V0)
L(V4) = α(K1-2S) + L(V0)
L(V3) = α.2S + L(V0)
L(V2) = α(S+1) + L(V0)
L(V1) = α+ L(V0) où Kx, avec x allant de a à 1, sont des coefficients au nombre de (N/4)-1 respectivement attribués à un groupe de quatre luminances ; Kx étant tels que : pour x=1, si S est impair K1≤S2+4S
si S est pair K1≤S2+5S-1 pour x allant de (a-1) à 2
si S est impair Kx≤Kx-1 +S2+2S
si S est pair Kx≤Kx-1 +S2+3S-1 et pour x=a, quel que soit S, (Q-1)/S≥Ka≥(QS-1)/S, et en ce que ces N luminances sélectionnables sont obtenues par ajustement des N tensions V0, ...., VN-1 et permettent d'obtenir un nombre Q (Q≥QS) de gris sélectionnable égal à : si S est impair : Q=S (aS2+(2a+2) · S) + 1 si S est pair : Q=S ( aS2+ (3a+2) . S-a)) + 1 et pour N=4 : Q=(S+1)2
avec L(V0)=αε, L (V1) = α+L ( V0), L (V2) = α ( S + 1 ) +L ( V0) et L(V3)= α(S+2)+L(V0).
2. Procédé selon la revendication 1, caractérisé en ce qu'il comporte les étapes suivantes :
- envoi, à partir d'une source d'images à afficher (20) d'une donnée sous forme d'adresse binaire, correspondant au code du niveau de gris à afficher, dans une matrice de transcodage (22) ;
- envoi, simultanément, de signaux synchronisés à un contrôleur d'écran (21) afin qu'il fournisse successivement les adresses des S sous-temps soit à la matrice de transcodage (22), soit à un dispositif multiplexeur logique (32) disposé en amont du dispositif multiplexeur analogique (26) commandant l'écran (27), ce multiplexeur analogique étant relié à un générateur d'au moins N tensions ;
- pour un sous-temps donné, envoi de l'adresse de la tension à commuter issue du transcodage vers un ensemble à registres à décalage (28, 31) associés à des registres (29, 33) de mémorisation ;
- transfert du contenu des registres associés (29, 33) dans les multiplexeurs analogiques (26) de commande de l'écran soit directement, soit à travers un dispositif multiplexeur logique (32) ;
- commutation de la tension sélectionnée sur ll colonne de l'écran (27).
3. Procédé selon la revendication 2, caractérisé en ce que l'addition des luminances au cours des S sous-temps se fait en utilisant des combinaisons des valeurs de tension suivant un arrangement croissant ou décroissant.
4. Procédé selon la revendication 3, caractérisé en ce que dans le cas de sous-temps ligne on suit un ordre c ro i s sa nt pour une parité ligne et un ordre décroissant pour l'autre parité ligne.
5. Système de mise en oeuvre du procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte :
- une source de données numérique (20) à afficher ;
- un contrôleur d'écran (21) recevant des signaux de synchronisation (SS) de la source de données, qui délivre S adresses de sous-temps soit vers un circuit de transcodage (22), soit à un dispositif multiplexeur logique (32) disposé en amont du dispositif multiplexeur analogique étant relié à un générateur d'au moins N tensions ;
- un système de stockage des données (23) ;
- un circuit de commande des colonnes de l'écran (24) ;
- un générateur (25) de tensions discrètes ;
- le circuit de transcodage (22) relié à la source de données numériques (20) recevant de cette dernière les adresses binaires correspondant au code du niveau de gris à afficher et délivrant l'adresse de la tension à commuter à un circuit de commande (24) permettant de valider 1 parmi N tensions analogiques discrètes.
6. Système selon la revendication 5, caractérisé en ce que le contrôleur d'écran (21) est lié au système de stockage des données (23), en ce que le système de stockage des données (23) comprend des registres à décalage (28) associés à des registres de mémorisation (29), et en ce que le circuit de commande des colonnes de l'écran (24) comporte plusieurs circuits (26) permettant de sélectionner une tension parmi plusieurs tensions discrètes, cette tension commandant la colonne considérée de l'écran (27).
7. Système selon la revendication 5, caractérisé en ce que le contrôleur d'écran (21) est lié directement au moyen de commande de l'écran, en ce que le circuit de transcodage (22) comporte des sous-matrices de transcodage correspondant chacune à un sous-temps, en ce que le système de stockage de données (23) comporte des registres à décalage (31) en parallèle associés chacun à un registre (33) et liés chacun à une sous-matrice de transcodage, et en ce que le circuit de commande des colonnes de l'écran comporte des circuits (26) permettant de sélectionner une tension parmi plusieurs tensions discrètes, cette tension commandant la colonne considérée de l'écran, et des multiplexeurs numériques (32) liés au contrôleur et disposés entre les registres associés (33) et lesdits circuits (26).
PCT/FR1993/000481 1992-05-21 1993-05-18 Procede d'affichage de differents niveaux de gris et systeme de mise en ×uvre de ce procede WO1993023841A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US08/338,570 US5638091A (en) 1992-05-21 1993-05-10 Process for the display of different grey levels and system for performing this process
DE69304199T DE69304199T2 (de) 1992-05-21 1993-05-18 Darstellungsverfahren von verschiedenen grauwerten und system zur durchführung dieses verfahrens.
JP51995393A JP3453141B2 (ja) 1992-05-21 1993-05-18 異なる階調を表示する方法及び同方法を実施する装置
EP93910133A EP0641475B1 (fr) 1992-05-21 1993-05-18 Procede d'affichage de differents niveaux de gris et systeme de mise en oeuvre de ce procede

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9206206A FR2691568B1 (fr) 1992-05-21 1992-05-21 Procede d'affichage de differents niveaux de gris et systeme de mise en óoeuvre de ce procede.
FR92/06206 1992-05-21

Publications (1)

Publication Number Publication Date
WO1993023841A1 true WO1993023841A1 (fr) 1993-11-25

Family

ID=9430033

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1993/000481 WO1993023841A1 (fr) 1992-05-21 1993-05-18 Procede d'affichage de differents niveaux de gris et systeme de mise en ×uvre de ce procede

Country Status (6)

Country Link
US (1) US5638091A (fr)
EP (1) EP0641475B1 (fr)
JP (1) JP3453141B2 (fr)
DE (1) DE69304199T2 (fr)
FR (1) FR2691568B1 (fr)
WO (1) WO1993023841A1 (fr)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025818A (en) * 1994-12-27 2000-02-15 Pioneer Electronic Corporation Method for correcting pixel data in a self-luminous display panel driving system
JP3922736B2 (ja) * 1995-10-18 2007-05-30 富士通株式会社 液晶表示装置
JP3417246B2 (ja) 1996-09-25 2003-06-16 日本電気株式会社 階調表示方法
US6016132A (en) * 1997-01-22 2000-01-18 Kabushiki Kaisha Toshiba Gradation controlled LED display device and method for controlling the same
US5898415A (en) * 1997-09-26 1999-04-27 Candescent Technologies Corporation Circuit and method for controlling the color balance of a flat panel display without reducing gray scale resolution
US6169529B1 (en) * 1998-03-30 2001-01-02 Candescent Technologies Corporation Circuit and method for controlling the color balance of a field emission display
US6100863A (en) * 1998-03-31 2000-08-08 Matsushita Electric Industrial Co., Ltd. Motion pixel distortion reduction for digital display devices using dynamic programming coding
KR100292405B1 (ko) * 1998-04-13 2001-06-01 윤종용 오프셋 제거 기능을 갖는 박막트랜지스터 액정표시장치 소스드라이버
JP2000029439A (ja) * 1998-07-13 2000-01-28 Seiko Instruments Inc 液晶表示回路
KR100486282B1 (ko) * 2002-11-16 2005-04-29 삼성전자주식회사 에스티엔(ＳＴＮ :Ｓｕｐｅｒ ＴｖｉｓｔｅｄＮｅｍａｔｉｃ) 액정 표시 장치 구동 회로 및 구동 방법.
JP2006221060A (ja) * 2005-02-14 2006-08-24 Sony Corp 映像信号処理装置、映像信号の処理方法、映像信号の処理プログラム及び映像信号の処理プログラムを記録した記録媒体
US9792866B2 (en) * 2005-12-02 2017-10-17 Flextronics Computing Mauritus Ltd. Detecting and eliminating method for ghosting effect of LCD
KR20140030473A (ko) * 2012-08-30 2014-03-12 삼성전자주식회사 멀티 뷰 영상 처리 방법 및 이를 수행하는 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4921334A (en) * 1988-07-18 1990-05-01 General Electric Company Matrix liquid crystal display with extended gray scale
EP0391655A2 (fr) * 1989-04-04 1990-10-10 Sharp Kabushiki Kaisha Dispositif de commande d'un appareil d'affichage matriciel à cristaux liquides
EP0478386A2 (fr) * 1990-09-28 1992-04-01 Sharp Kabushiki Kaisha Circuit de commande d'un dispositif d'affichage
EP0479450A2 (fr) * 1990-10-01 1992-04-08 Raytheon Company Réglage de la luminosité pour un panneau d'affichage plat

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2622724B1 (fr) * 1987-10-30 1993-02-12 Thomson Csf Dispositif de generation de niveaux de brillance sur un ecran de visualisation
FR2632436B1 (fr) * 1988-06-01 1991-02-15 Commissariat Energie Atomique Procede d'adressage d'un ecran matriciel fluorescent a micropointes
US5198803A (en) * 1990-06-06 1993-03-30 Opto Tech Corporation Large scale movie display system with multiple gray levels
JP2659473B2 (ja) * 1990-09-28 1997-09-30 富士通株式会社 表示パネル駆動回路
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
US5495287A (en) * 1992-02-26 1996-02-27 Hitachi, Ltd. Multiple-tone display system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4921334A (en) * 1988-07-18 1990-05-01 General Electric Company Matrix liquid crystal display with extended gray scale
EP0391655A2 (fr) * 1989-04-04 1990-10-10 Sharp Kabushiki Kaisha Dispositif de commande d'un appareil d'affichage matriciel à cristaux liquides
EP0478386A2 (fr) * 1990-09-28 1992-04-01 Sharp Kabushiki Kaisha Circuit de commande d'un dispositif d'affichage
EP0479450A2 (fr) * 1990-10-01 1992-04-08 Raytheon Company Réglage de la luminosité pour un panneau d'affichage plat

Also Published As

Publication number Publication date
DE69304199D1 (de) 1996-09-26
JP3453141B2 (ja) 2003-10-06
US5638091A (en) 1997-06-10
EP0641475B1 (fr) 1996-08-21
FR2691568B1 (fr) 1996-12-13
JPH07507158A (ja) 1995-08-03
FR2691568A1 (fr) 1993-11-26
DE69304199T2 (de) 1997-03-06
EP0641475A1 (fr) 1995-03-08

Similar Documents

Publication Publication Date Title
EP0635819B1 (fr) Procédé et dispositif de commande d'un écran fluorescent à micropointes
EP0641475B1 (fr) Procede d'affichage de differents niveaux de gris et systeme de mise en oeuvre de ce procede
US4769713A (en) Method and apparatus for multi-gradation display
FR2738379A1 (fr) Procede de pilotage d'affichage par echelle de gris d'un dispositif d'affichage a cristaux liquides
FR2740598A1 (fr) Dispositif d'affichage et procede d'excitation de celui-ci
WO1988002909A1 (fr) Procede de commande d'un ecran matriciel electro-optique et circui de commande mettant en oeuvre ce procede
FR2740253A1 (fr) Procede et appareil d'excitation d'affichage
FR2752633A1 (fr) Dispositif de traitement d'image, circuit integre, panneau d'affichage et procede, pour afficher une image en demi-teintes
FR2621728A1 (fr) Systeme de visualisation d'images en demi-teintes sur un ecran matriciel
EP0379810A2 (fr) Procédé d'affichage de niveaux de gris sur un écran d'affichage du type matriciel
FR2772502A1 (fr) Procede de compensation des differences de remanence des luminophores dans un ecran de visualisation d'images
EP1958182A1 (fr) System video comprenant un afficheur matriciel a cristaux liquides a procede d adressage ameliore
WO1999046753A1 (fr) Procede d'affichage de donnees sur afficheur matriciel avec ordre de balayage alterne en groupes adjacents de colonnes
FR2769743A1 (fr) Procede et dispositif de balayage d'un panneau a plasma
FR2863760A1 (fr) Module de pilotage de donnees et dispositif d'affichage a cristal liquide le mettant en oeuvre
EP1481387B1 (fr) Procede d'affichage par sous-trames d'une image video avec gradations sur un dispositif d'affichage numerique avec reduction des artefacts
EP1958183B1 (fr) Afficheur matriciel séquentiel couleur à cristaux liquides
EP0524842B1 (fr) Dispositif temps réel de présentation d'images de type télévision sur un écran de visualisation
EP2022037B1 (fr) Procede d'affichage sequentiel couleur par modulation de duree
EP0494826A1 (fr) Procédé d'affichage sur un écran matriciel d'images comportant Q niveaux de gris
FR2776414A1 (fr) Procede et dispositif pour adressage de panneaux a plasma
EP0472463B1 (fr) Procédé de présentation d'images sur un écran matriciel et système pour la mise en oeuvre du procédé
EP1677277B1 (fr) Procédé de commande d'un écran de visualisation matriciel
EP1131810B1 (fr) Procede d'adressage pour ecran a plasma base sur un adressage separe des lignes paires et impaires
EP0793212B1 (fr) Procédé de commande d'un écran de visualisation d'image affichant des demi-teintes, et dispositif de visualisation mettant en oeuvre le procédé

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1993910133

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 08338570

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1993910133

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1993910133

Country of ref document: EP