WO1982003953A1 - Method of controlling an electric motor and control unit therefor - Google Patents

Method of controlling an electric motor and control unit therefor Download PDF

Info

Publication number
WO1982003953A1
WO1982003953A1 PCT/JP1982/000153 JP8200153W WO8203953A1 WO 1982003953 A1 WO1982003953 A1 WO 1982003953A1 JP 8200153 W JP8200153 W JP 8200153W WO 8203953 A1 WO8203953 A1 WO 8203953A1
Authority
WO
WIPO (PCT)
Prior art keywords
register
data
output
group
signal
Prior art date
Application number
PCT/JP1982/000153
Other languages
English (en)
French (fr)
Inventor
Ltd Hitachi
Original Assignee
Morinaga Shigeki
Sugiura Yasuyuki
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Morinaga Shigeki, Sugiura Yasuyuki filed Critical Morinaga Shigeki
Priority to DE8282901366T priority Critical patent/DE3272842D1/de
Publication of WO1982003953A1 publication Critical patent/WO1982003953A1/ja

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/0077Characterised by the use of a particular software algorithm
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/525Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
    • H02M7/527Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation
    • H02M7/529Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation using digital control
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control

Definitions

  • O PI Fig. 19 is an explanatory diagram of the rotation speed detection function, which explains the rotation speed detection function which is a function other than the generation of the pulse width modulation signal.

Description

fm 電動機の制御方法およびその制御装置
技 術 分 野
こ の発明は、 電動機の制御方法およびその制御装置 に係 り 、 特に、 パルス幅変調イ ン バータ によ り駆動さ れる電動機を、 ディ グタ ル演算回路に よってディ ジタ ル的に ·制御する電動機の制御方法およびその制御装置 に関する ものである。
.背 景 技 術
電動機の可変速制御にマ イ ク ロ コ ン ピュ ー タ を利用 する こ とが、 近年多 く なつてきた。
最近、 電動機の可変速制御にマ イ ク ロ コ ン ピュータ を使用する こ とが多 く なつてきた。 しかしながら、 電 動核の制御対象をそれぞれ独立に制御するために構成 された各制御回路を寄せ集めて、 これらをマイ ク ロ コ ン ピュ ータ によって制御し ょ う と して も、 各制御回路 の間に有機的な結びつきが乏しかった。 それに対して の公知例と して日本特許出願特願昭 5 4 - δ 9 2 5 4 号がある。
すなわち、 こ の公知例は、 入力 された電動機の運転 状態を表わす情報を用 、 こ の入力情報をディ ジ タ ル 的に演算処理し、 こ の処理されたデータ を各処理内容 に応じて各々保持でき る よ う にした複数個の基準 レジ スタ群を備えている。 該基準レシ *スタ群内のデー タ は、 比較動作の基準値 とな る も のである。
さら にまた、 鼋勣機、 その他の 時の状態を表わす デー タ を保持する複数個の瞬時レジス タ群を備えてい る o
そして、 該基準レジス タ群、 瞬時レジス タ群、 デー タ を 1 だけ増加、 あるいは減少させた り 、 データ を零 にした りするためのイ ン ク リ メ ン タ Zディ ク リ メ ン タ と比較回路を時分割制御して電動機の制御を行な う も のである。
時分割制御するため のス テ ー ジ処埕は、 第 1 表に示 すよ う に、 ステー ジ ' カ ウ ン タ と呼ばれるカ ウ ン タ の 出力 c 0 〜 c4 によって割当てられる。 その割当てられ たステーグ信号は、 下記のとお り である。
) PW -P は、 ^送波を発生させるため の処理。
2) は、 パルス幅変調のパルス個数を計数する 処理。
3) UTM -P 、 VTM -P 、 WTM-P は、 それぞれ、 ϋ 、 マ 、 w相のパルス幅変調信号の発生を行 う処理。
4) PIJLS -Pは、 外部ハ0 ル スを計数する処理。
5) PUL SW -Pは外部パ ル ス の計数を行 う一定時間を発 生するための処理。
OMPI ό 1 表
ただし、 xは " 0 " でも " 1 "でもよ しかし、 第 1 表のご と く 、 多 く の処理を行な う ため、 各制^に対する処理回数が少な く な る。
こ こで、 従来のパルス幅変調の周波数の基本となる ¾送波の時間 T を発生する方法を示すと、 第 1 図の(a) のご と く である。
すなわち、 瞬時レジ ス タ群の拔送波タ イ マ ーのデー タ と、 時 ¾' T 相当のデー タ を保持している当該基準レ ジ スタ群内の P1 RE G のデータ と比 ¾して時間 T を発 生する。 第 1 表に従って搬送波タ イ マーが処理されれ ば、 8処理ス テ ー ジ毎 ( 処理頻度 ) 制御され、 決定 される。 パルス幅変調の基本波の周波数 ί。 は次式に よって表わ される 。
O PI f o = 〔 4 ( 半サイ ク ル中のノ ル ス僞数 )
X ( ?1 Ή;Ε G のデータ )
( 処理頻度 )
X (処理ス テ ー ジ時間 ) 〕 -i
たとえば、 処理頻度を第 1 表のごと く 8処理ス テ — ジ 毎、 処理ス テージ時間を 1 s 、 また、 ハ0 ル ス個数 を 5 値と して、 P 1 RE G のデータ を 8 7 " から " 8 6 " と変更する と基本波の周波数は、 1 1 9.7 5 Hz から 1 2 1 - 1 2 Hz と変化し、 その時の分解能は 1 .2 ¾ と な り 、 荒 く なる欠点を有する も のである。
癸 明 の 開 示
本発明は、 上記のよ う な従来例に係る も のの問題点 に対処して、 その欠点を解消する よ う にしたも の であ り、 パルス幅変調信号の基本波周波数の分解能を向上 させる こ とを志向した、 電動機の制御方法およびその 制御装置の提供を、 その 目的 とする も のである。
本発明に係る電動接の制御方法の特载は、 基準デー タ を保持する基準レジス タ群と電動機の瞬時データ を 保持する瞬間 レジ ス タ群と比較回路とからなる レジス タ · フ 了 ィ ルよ り パルス幅変調信号を癸生する よ う に して電動模を制御する も のにお て、 上記したレジズ タ · フ ァイ ルを、 镲送波タ イ マを処理する レジス タ - フ 了 ィ ル とパルス幅変調信号発生の処理をする レ ジ ス タ · フ 了 ィ ルと に分割する よ う にして制御せしめる よ う ^した電動機の制^方法にある。
ΟΜΡΙ また、 本発明に係る電動檨の制街装置の特徵は、 苐
1 および苐 2 の基準 レ ジ ス タ群と、 電動檨の瞬時の状 態を検出し、 その検出信号を保持する第 1 および第 2 の瞬時レジ ス タ群の中から選択された各 レジ ス タ の保 持データ を比較する第 1 の比較回路と 、 上記第 2 の基 準レジ ス タ群と第 2 の瞬時レジ ス タ群の中から選択さ れた各 レジ ス タ の保持デ ー タ を比較する第 2 の比較回 路と を備える と と も に、 そのデー タ の受け渡しに補助 レジ ス タ を設けた電動機の制御装置にあ る。
なお詳し く は、 第 1 図の(13)に示すよ う に、 処理頻度 の回数を多 く し、 パルス幅変調信号の基本波周波数の 分解能を向上させる よ う にした も の であ り 、 同 じ時間
T を癸生させるために P1 RE G のデータ を大き く する こ とができ、 分解能を上げる こ とができ る よ う に し、 そ の ため 、 基準レジ ス タ群、 瞬時レジ ス タ群、 イ ン ク リ メ ン タノディ ク リ メ ン タ および比敦回路から構成さ れる レシ, ス タ ' フ ァ イ ルを 2っ え、 1 つ の レジ ス タ - フ ァ イ ルではパルス 幅変調 の基本波癸生を、 も う 1 つ の レジ ス タ · フ ア イ ルでは、 各相 のパルス幅変調信号 の発生や外部ハ。ル ス の計数を行い、 さらに、 その 2つ の レジ ス タ · フ ァ イ ル のデ ー タ の受け渡しに補助 レジ スタ を設ける よ う にしたも のである。
図 面 の 簡 単 な 1?:
第 1 図は、 従来例と本発明 と の接送波の発生比較説 明 、 第 2 図は、 本発明の一実旌 : 係る、 電動核の 可変速制御装量のグロ ッ ク図、 苐 5 図は、 そのイ ンバ ー タ 回路構成図、 第 4 図は、 イ ンパー ク の制御回路の 構成図、 第 5 図は、 入出力回路の構成図、 第 ό 図は、 入出力回路のタ イ ミ ング図、 第 7 図は、 デー タ バス の イ ン タ ー フ ェ イ ス回路図、 第 8 図は、 了 ド レス ' バス の イ ン タ ー フ ェ イ ス回路図、 第 9 図は、 割込み制御回 路図、 第 1 0 図は、 ス テ ー ジ信号の発生回路図、 第 11 図は、 基準レジ ス タ群の構成図、 第 1 2 図は、 瞬時レ ジ スタ群の構成図、 第 1 5 図は、 出力 レジ ス タ群の檮 成図、 第 1 4 図は、 比較出力 ラ ッ チ群の構成図、 第 15 図は、 パルス幅変調信号発生方法図、 第 1 ό 図は、 基 本波発生回路図、 第 1 7 図は、 変調波選択回路図、 第 1 8 図は、 出力制御回路図、 第 1 9 図は、 回転数検出 機能説明図である。
発明を実施するすこめの最良の形
次に、 本発明に係る電動機の制御方法の一実施例を、 その制街装置の一実施例とを合わせ、 各図に基づいて
1¾明する。
まず、 第 2図は、 本発明の一実施例に係る、 電動機 の可変速制御装置のズ π ッ ク図であ り 、 電動機を可変 周波数で違耘させるための例示グロ ッ ク図である。
図で、 3 0 1 は商用電源、 3 0 2は整流回路、 303 はイ ンバータ 回路、 3 0 4は電動機、 3 0 5 はマイ ク 口 コ ン ピュ ー タ 、 3 0 6 は入出力回路、 3 0 7 はゲー 'ト 増 ¾器、 3 0 8 は周波数指令で、 3 0 9 は電流検出 器、 3 1 0 はパ ル ス癸生器である。
すなわち、 商用電源 3 0 1 の交流を整流回路 3 0 2 で直流に整流する 。 イ ンバータ 回路 3 0 3 は、 整流さ れた直流電源を任意の可変周波数の交流に変換し、 電 動機 3 0 4 に電力を供給する。 マイ ク ロ コ ン ピュ ー タ 3 0 5 で演算した制御指令は、 入出力回路 3 0 6 で迅 速に処理されたパルス幅変調ィ ンパータ 信号と してゲ ー ト 増幅器 3 0 7 に供給される。 イ ンパータ 回路 303 は、 該ゲー ト 増幅器 3 0 7 の出力信号に よって可変周 波数の交流電源を作る。 また、 入出力回路 3 0 6 は、 該ィ ン バー タ 回路 3 0 3 の交流電^の周波数を決定す る周波数指合 3 0 8 、 電動機の電流を検出する電流検 出器 3 0 9 、 該電動機 3 0 4 に直結されたパ ル ス発生 器 3 1 0 から外部の状態を示す情報データ に係る も の を取込むも のである。 そして、 それら の情報デー タ を 基にし、 該マイ ク π コ ン ピュータ 3 0 5 に よって演算 処理し、 指令データ と して該入出力回路 3 0 6 に書込 むこ と に よ り 、 指令通 り に、 ノ ル ス幅変調イ ンパータ 信号を発生する も の である。
なお、 整流回路 3 0 2 は、 ダイ 才 ー ドブ リ ッ ジで構 成される も のである。
次に、 第 3 図は、 上記イ ンバー タ 回路 3 0 3 の回路 構成図である。
図において、 4 0 1 〜 4 0 6 は、 パワ ー素子である ン ジス タ ( ゲー ト タ ー ン 才 フ サ イ リ ス タ な どで
{ Oi PI も よ い 。 ) で、 こ の ト ラ ン ジ、 ス タ 4 0 1 〜 4 0 6 の ぺ ー スに加える信号は + u 、 一 υ 、 + ν 、 — V 、 + , 一 w とする。 また、 4 0 了 〜 4 1 2 は還流ダイ オー ド である。
第 4 図は、 イ ンバータ の制街回路の構成図で、 制 ¾ 回路である該マ イ ク ロ コ ン ピ ュータ 3 0 5 と該入出力 回路 3 0 6 との接続図である。 マイ ク ロ コ ン ピュー タ 3 0 5 は、 CPU ( セ ン ト ラ ル * プロ ッ サ ) 5 0 1 、 RAM ( ラ ン ダム - ア ク セ ス - メ モ リ ) 5 0 2 、 ROM
( リ ー ド . オ ン リ ' メ モ リ ) 5 0 3 から構成される。 情報デー タや指令デー タはデータ · パス 5 0 4 、 メ モ V の 了 ト * レ ス指定は了 ド レ ス バ ス 5 0 5 、 割込み要求 信号や リ ー ド /ラ イ ト はコ ン ト ロ ー ル パ ス 5 0 6 によ つて行な う も のである。 また、 入出力回路 3 0 6 、
RAM 5 0 2や ROM 5 0 3 へ の同期化は G PU 5 0 1 から 癸生するク ロ ッ ク信号によって行な う.も のである。
第 5 図は、 入出力回路の構成図で、 さきの入出力回 路 3 0 6 の具体的な回路を示すも のである。
すなわち、 レジ ス タ群 6 0 1 は、 高速甩の第 1 の基 準レジ ス タ群であ り 、 またレジ ス タ群 6 0 2 は、 低速 用の苐 2 の基準レジ ス タ である。 これらの第 1 の基 犟レジ ス タ群 6 0 1 と第 2 の基準レジ ス タ詳 6 0 2 と は、 CPU 5 (3 1 で処理されたデータ を保持する もので ある。 こ のデー タ は、 5 0 1 よ りデー タ バ ッ フ ァ
6 0 3 を介して送られる。 こ の タ パ ッ フ 了 6 0 3
ΟΜΡΙ WIPO は、 デー タ ' バス の イ ン タ 一 フ ェ イ ス回路図である第
7 図に示すよ う に、 デー タ · ラ ッ チ 8 0 2 と リ ー ド ' パ ッ フ 了 8 0 4 とから構成され、 デー タ は ラ イ ト バス 8 0 6 を介して基準レジ ス タ群へ書込まれる。 そして、 第 1 の基準レジ ス タ群 6 0 1 や第 2 の基準レジ ス タ群 6 0 2 の各 レジ ス タ の指定は、 了 ド レス · パス の ィ ン タ ー フ ェ イ ス回路図である第 8 図 示すよ う に、 了 ド レス バス 5 0 5 よ り 了 ド レスデコ ーダ 9 9 6 を介して 行なわれ、 指定された レジ ス タ に上記データ が入力 さ れ保持 される。
次に、 レジ ス タ群 6 0 4 は、 高速用 の第 1 の瞬時 レ ジ スタ群であ り 、 また レ ス タ 群 6 0 5 は、 低速用の 第 2 の瞬時 レ ス タ群である。 これら の第 1 の瞬時レ ジス タ群 6 0 4 と第 2 の瞬時 レジ ス タ群 6 0 5 とは、 電動機等の瞬時の状態を保持する も のである。 そして、 苐 1 次の瞬時レジ ス タ群 6 0 4 と第 1 の ラ ッ チ回路
6 0 6 とイ ン ク リ メ ン タ ディ ク リ メ ン タ 6 0 8 と で、 わゆるア ップ · ダ ウ ン 力 ゥ ン タ機能を呈する も の で ある。 また、 第 2 の瞬時レジ ス タ群 6 0 5 と第 2 の ラ ツチ回路 6 0 7 と イ ン ク リ メ ン タ 6 0 9 とで了 ッ プ力 ゥン タ機能を呈する も のである。
出力 レジ ス タ群 6 1 0 は、 たとえば電動接の回転速 度を保持する レジ ス タ を有し、 そのデー タは、 ある条 件が満されたと き、 瞬時レ ス タ のデータが読み込ま れる こ と に よ り 得られる。 こ の出力 レ ジ ス タ群 6 1 n
ΟΛΙΡΙ に保持 されているデータ は、 さきの第 4 図の cpu 501 ら了 ド レ ス z ス 5 0 5 、 コン ト 口 一 ル ^?ス 5 0 6 を 介して送られて く る信号によ り 関係する レジス タ が還 ばれ、 この レジスタから、 さきの第 7 図の リ ー ドパス 8 0 8 を介して cpu 5 0 1 に送られる も のである。
第 1 の比較回路 6 1 1 - Aは、 第 1 の基犟レ ジ ス タ 群 6 0 1 の内の選ばれた レジス タ から の基準データ と、 第 1 の瞬時レグス タ 群 6 0 4 の内 の選ばれた レジス タ から の瞬時データ とを、 それぞれ入力端 6 1 2 と 61 3 から受けて比較動作を行 う も のである。 その比較結果 は、 出力端 6 1 4 よ り 出力 される。 出力端 6 1 4 は、 第 1 の比較結果保持回路と して作用する苐 1 比較出力 ラ ッ.チ群 6 1 5 の内の所定の ラ ッチにセ ッ 卜 される。 さらに、 その後、 第 2比較出力 ラ ッチ群 6 1 6 の所定 のラ ッ チにセ ッ ト される。
また、 第 2 の比較回路 6 1 1 - B は、 第 2 の基準レ ジスタ群 6 0 2 の内の選ばれた レジス タ から の基準デ 一タ と第 2 の瞬時レジス タ群 6 0 5 の内の選ばれたレ ジスタからの瞬時データ とを、 それぞれ入力端 6 1 7 と 6 1 8 から受けて比較動作を行 う も のである。 その 比較結杲は、 出力端 6 1 9 よ り 出力 される。 出力端
6 1 S は、 苐 2 の比較結果回路と して作用する第 3比 ラ ッ チ群 6 2 0 の内の所定の ラ ッ チにセ ッ 卜 される。 さら に、 その後、 第 4 比較出力 ラ ッ チ群 6 2 1 の所定 の ラ ッ チにセ ッ ト される Λ 上記の第 1 の基準レ ジ ス タ群 6 0 1 、 第 1 の瞬時レ ジ スタ群 6 0 4 の読出 しや書込み動作、 イ ン ク リ メ ン タノデ ィ ク リ メ ン タ 6 0 8 や第 1 の比較回路 6 1 0 の a:
動作、 第 1 比較出力 ラ ッチ群 6 1 5 、 第 2比較出カ ラ
5 ツ チ群 6 1 6 へ の出力セ ッ ト 動作は、 あらか じめ定め られた時間内に処理される。 さら に、 第 2 の基準レ ジ ス タ 群 6 0 2 、 第 2 の瞬時レ ス タ 群 6 0 5 、 出 カ レ ジスタ群 6 1 0 の読出しゃ甞込み動作、 ィ ン ク リ メ ン タ 6 0 9 や第 2 の比較回路 6 1 1 - B の動作、 第 5 比
10 較出カ ラ ッ チ群 6 2 0 、 第 4 比較出力 ラ ッ チ群 6 2 1 へ の出力セ ッ ト 動作は、 前述と同様に、 あら か じめ定 められた時間内に処理される。
また、 種 々 の処理は、 ス テ ー ジ カ ウ ン タ 6 3 0 の ス テージ順序に従 、 時分割で行なわれる。 各ス テージ
15 毎に、 第 1 の基準 レジ ス タ群 6 0 1 、 第 2 の基準レ ジ ス タ 群 S 0 2 、 第 1 の瞬時レ ジス タ群 6 0 4 、 第 2 の 瞬時レシ *スタ群 6 0 5 、 出力 レジ ス タ群 6 1 0 のそれ ぞれの レジ ス タ群の所定の レジ ス タおよび、 第 1 比較 出力 ラ ッ チ群 6 1 5 、 第 5比較出力 ラ ッ チ群 6 2 0 内
20 の所定の ラ ツ チが選ばれる。
しかして、 イ ン ク リ メ ン タノディ ク リ メ ン タ 6 0 8、 第 1 の比較回路 6 1 0 は、 苐 1 の基準レ ジ ス タ群 601 および第 1 の瞬時 レジ ス タ群 6 0 4 内 の各 レジ ス タ に 対 して共通に使用される も の である。
25 —方、 イ ン ク リ メ ン タ 6 0 9 、 第 2 の比較回路 61 1
ΟΛ Ι - B は、 苐 2 の基準レジ ス タ群 6 0 2 、 第 2 の瞬時レ ジ スタ群 6 0 5 内の各 レジ ス タ に対して共通に使用 さ れる も のである。
こ こ で、 第 1 の基準 レジス タ 群 6 0 1 、 第 1 の瞬時 レ ス タ 群 6 0 4 、 第 1 の ラ ッ チ回路 6 0 6 、 イ ン ク V メ ン タ Zディ ク リ メ ン タ 6 0 8 および第 1 の比較回 路 6 1 1 - A を第 1 の レジス タ ' フ ァ イ ル 6 4 0 と し また、 第 2 の基準レグ ス タ 群 6 0 2 、 第 2 の瞬時レジ、 スタ群 6 0 5 、 出力 レジス タ群 6 1 0 、 第 2 の ラ ッチ 回路 6 0 7 、 イ ン リ メ ン タ 6 0 9 および第 2 の比較 回路 6 1 1 - B を第 2 の レジ ス タ ' フ 了 ィ ル 6 4 1 と する。
第 1 の レジ ス タ - フ 了 ィ ル 6 4 0 で高速の処理を、 苐 2 の レジ ス タ · フアイ ル 6 1 で低速の処理を行 な う も のであ る。
補助 レジ ス タ 6 4 2 は、 苐 1 の レジ ス タ · フ 了 ィ ル 6 4 0 の第 1 の瞬時レジス タ群の瞬時デー タ を一時記 億する レジ ス タ で、 該補助レジ ス タ 6 4 2 のデータは、 第 2 の レジ ス タ · フ 了 ィ ル 6 1 め基準デー タ と比較 される。 該補助 レジ ス タ 6 4 2 は、 第 1 の レジ ス タ - フ ァ イ ル 6 4 0 と第 2 の レジ ス タ · フ 了 ィ ル 6 4 1 の データ受渡しを行な う も のである。
第 6 図は、 入出力回路のタ イ ミ ング図で、 上記した 苐 5 図に係る も の のタ イ ミ ングを説明するため の も の である。
OMPI
WIPO 1 δ すなわち、 さ き の苐 4 図に示すよ う に、 c?u 5 0 1 よ り ィ ネー ブ ル信号 Ε が入出力回路 3 0 6 に供給され る。 こ の信号を示すも のが (ィ)であ る。 こ のイ ネ一ブ ル 信号 Ε を第 5 図 の ノ ン 才 ー パー ラ ッ 回路 6 4 3 に よ り 、 重な り のな 2相のク ロ ッ ク信号? と 2 を作る c こ の信号が Η と (口)に示すも の であ る 。
こ のク ロ ッ ク信号 95 ;L と 0 2 に よ り 、 第 5 図に示す回 路は勣作する も のである。
第 ό 図の は、 第 5 図に示すス テ ー ジ · カ ウ ン タ
6 3 0 の出力信号であ り 、 ク ロ ッ ク信号 1 の立上 り で計数される。 しかし、 ステー ' カ ウ ン タ 6 3 0 の 出力信号は、 配線やゲー ト の遅れに よって、 ク ロ ック 信号 0 1 の立上 り よ り 遅れて確立する。
そのス テ ー ジ . カ ウ ン タ 6 3 0 の出力信号 は、 ス テ ー ジ ' デ コ ー ダ 6 4 4 に よ って各ス テ ー ジ の処理信 号が発生する。 しかし、 ク π ッ ク 信号 0 1 よ り 各 ス テ ー ジ の処理信号が、 かな り 遅れるため、 ス テ ー ジ - ラ ツ チ 6 4 5 を設ける。 そのス テ ー ジ · ラ ッ チ 6 4 5の 出力信号を^に示してい る。
第 ό 図において、 " τ " は、 ラ ッ チ回路や レジスタ 回路がイ ネ一ブ ル状態にある こ と を示し、 これら の回 路の出力が入力 に依存 される こ と を示すも のである。
ま た、 とは、 これら の回路が、 あるデー タを 保持し、 こ の回路の出力が入力 に依存しないこ と を示 すも のである。
OMPI ク ロ ッ ク信号 0 2 、 (=i = 1 で " T " にな るス テ ー ジ
' ラ ッ チ 6 4 5 は、 ス テージ ' デコ ーダ 6 4 4 の出力 信号を保持し、 こ の ステーグ · ラ ッ チ 6 4 5 の出力信 号が であ り 、 ス テ ー ジ の処理番号 S TAGE と なる。 こ の ス テ ー に係る信号 は、 ク ロ ッ ク信号? ^ 2 の立上 り で切換えられ、 各ス テ ー ジ の処理がク ロ ッ ク信号
2 に同期して行われる。 こ の ^に示すス テ ー ジ信号 は、 第 1 の基準レ ス タ 群 6 0 1 、 第 1 の瞬時レジス タ群 6 0 4 、 第 2 の基準レジ ス タ群 6 0 2 、 第 2 の瞬 時レジ ス タ群 6 0 5 の読出し信号とな り 、 ある還ばれ た所定の レ ス タからそのデータ を読出す。
また、 第 ό 図の Wと(卜) とは、 それぞれ、 第 1 の基準 レジ ス タ群 6 0 1 と薛時レジ ス タ群 6 0 4 の動作を示 すも のである。 そして、 第 1 の基準レジ ス タ群 S 0 1 と第 1 の瞬時 レジ ス タ群 6 0 4 の レジス タ の読出 しは、 さ き の ^ の ス テ ー ジ信.号によ り行なわれる。 また、 書 込みは、 ク ロ ッ ク信号 Η - 1 で第 1 の基準レジ ス タ群 6 0 1 および苐 1 の薛時レジ ス タ群 6 0 4 を " τ " にする こ と によ り行ない、 ク ロ ッ ク信号 エ 、)に同期 してな される。 さらに、 苐 1 の基準レジ ス タ群 6 0 1 の書込みは、 了 ド レス信号である、 既述の第 8 図の
S EL に よって選ばれた レジ ス タ に対して、 第 1 の瞬時 レジ ス タ群 6 0 4 の蓍込みは、 ス テ ー ジ信号^に よつ て選ばれた レジ ス タ に対して行な う も のである。
苐 1 の ラ ッ チ回路 6 0 6 の動作を示すも のが^であ
Ο ΡΙ る。
こ の回路は、 ク ロ ッ ク信号 2 (口) = 1 で " T " に し、 第 1 の瞬時レジ ス タ群 6 0 4 からス テ ー ジ信号^に よ つて選ばれた レシ * ス タ のデー タ を書込み、 ク ロ ッ ク信 号 ί ^ (口) = 0 で と なる。 こ の よ う にして、 ス テ ー シ,信号 )に対応した第 1 の瞬時レジ ス タ群 6 0 4 の 内の所定の レジ ス タ のデータ を保持する。 第 1 の ラ ッ チ回路 6 0 6 に保持されたデータ は、 ク ロ ッ ク信号に 同期しな イ ン ク リ メ ン タ Ζディ ク リ メ ン タ 6 0 8 Κ よ り 、 各条件に基づいて修正される。
こ こ で、 イ ン ク リ メ ン タ Ζデイ ク リ メ ン タ 6 0 8 は、 イ ン ク リ メ ン タ テ イ ク リ メ ン タ · コ ン ト ロ ー ラ 6 50 から の制御信号 6 6 0 に基づき次のよ う な機能を有す る ο
すなわち、 その第 1 の機能は、 イ ン ク リ メ ン 卜 Ζデ ィ ク リ メ ン ト 機能で入力デー タ の示す値を 1 つ増加 さ せた り も し く は減少 させた り する。
第 2 の機能は、 ノ ン イ ン ク リ メ ン ト デイ ク リ メ ン ト 檨能で、 入力データ を増加 も し く は減少させないで、 そのま ま通過させる。
また、 第 5 の核能は、 リ セ ッ ト 接能で、 入力デー タ を全て零の値を示すデータ に変えてし ま う も の であ ¾ο 第 1 の瞬時 レジ ス タ 群 6 0 4 内の各 レジ ス タ のデー タ の流れを見る と、 第 1 の瞬時 レジ ス タ群 6 0 4 の内 の 1 つ の レジ ス タ力 ^ス テ ー ジ ラ ッ チ 6 4 5 に よ り選ば
OMPI れ、 その保持データが第 1 の ラ ッ チ回路 6 0 6 と イ ン ク リ メ ン タ Zディ ク リ メ ン タ 6 0 8 を介して第 1 の比 較回路 6 1 1 - A に入力 される。 さら に、 イ ン ク リ メ ン タ /デイ ク リ メ ン タ 6 0 8 の出力から、 元 の選ばれ た レジ ス タ へ戻る閉ループができ る。 したがって、 ィ ン ク リ メ ン タ ヂィ ク リ メ ン タ 6 0 8 がデータ に対し
1 つ増加 させる、 も し く は減少させる接能を呈する と、 この閉ループは了 ッ ダウ ン 力 ゥン タ と して機能を 呈する。
しかし、 こ の閉ルーズで第 1 の瞬時レジ ス タ群 604 のデータが特定の選ばれた レジスタ から 出力 されな力 ら、 しかもデータ が回 り込んできて入力 される よ う な 状態が生じる と、 カ ウ ン タ機能を有しな く な り 誤動作 をする oしたがつて、 データ を切るために第 1 の ラ ッ チ 回路 6 0 6 を設けてい る。
こ の第 1 の ラ ッ チ回路 6 0 6.は、 ク ロ ッ ク信号?5 2 = 1 で * " にな り 、 一方、 第 1 の瞬時レジ ス タ群
6 0 4 の レジ ス タ に入力データが書込まれる状態
" τ "はクロック信号 01 = 1 であるため、 第 1 の瞬時レ ジスタ群 6 0 4の特定の レジ ス タ のデ ー タ 力 変更されて も苐 1 の ラ ッチ回路 6 0 6 の出力は変化しない。 その 動作を示すも のが、 さき に述べた とお り ^である。
つ ま り、 2 = 0 でデー タが切れる こ とになる。 ま すこ、 ク ロ ッ ク信号に同期 ないイ ン ク リ メ ン タ /ディ ク リ メ ン タ 6 0 8 の出力データ(リ)が確立するのは、 配
( OMPI 鎳ゃゲー ト の透れに よって、 図示の斜線の部分 とな る 第 1 の比較回路 6 1 1 - A も イ ン ク リ メ ン タノディ ク リ メ ン タ 6 0 8 と 同様、 ク π ッ ク信号と同期せずに 動作する。 第 1 の比較回路 6 1 1 - A の入力は、. 第 1 の基準 レジ ス タ群 6 0 1 の内、 ス テ ー ジ信号^に よ り 選ばれた 1 つ の レ ジ ス タ の瞬時デー タ の第 1 の ラ ツ チ 回路 6 0 6 とイ ン ク リ メ ン タ /ディ ク リ メ ン タ 6 0 8 を介して伝えられたデータ とを受ける。 これら 2つの デー タ の比較結果は、 ク ロ ッ ク信号 で η τ "
になる第 1 の比較出力 ラ ッ チ群 6 1 5 の内、 ス テージ 信号^によ り選ばれた ラ ッ チへセ ッ ト される。
その と きにおける、 第 1 の比較回路 6 1 1 - A の比 較結杲出力信号 6 1 4 を )に示し、 信号が碹立するの は、 図示の斜線部分 と な る。 さら に、 こ の第 1 の比較 出力 ラ ッ チ群 6 1 5 の出力は、 ク ロ ッ ク 信号 2 = 1
で " I: " になる第 2 の比較出力 ラ ッ チ群 6 1 6 へ セ ッ ト される。 これら第 1 および第 2 の比較出力 ラ ッ チ群
6 1 5 , 6 1 6 の動作を、 それぞれ ) Wに示す。
また、 イ ン ク リ メ ン タノデイ ク リ メ ン タ 6 0 8 の出 力は、 第 1 の瞬時レジ ス タ群 6 0 4 に戻るばか り でな く 、 第 2 の レジ ス タ フ ァ イ ル 6 4 1 にデー タ を送る補 助 レシ, ス タ 6 4 2 に も書き込まれる。 その動作を Wに 示す。
該補助 レジ ス タ 6 4 2 のデー タが第 2 の レジ ス タ - フ ア イ ル 6 1 の第 2 の瞬時レジ ス タ群 6 0 5 と同 じ
OMPI _ データ扱いとなる。
第 2 の レジ ス タ · フ 了ィ ル 6 1 の動作を説明する c ステ ー ジ信号 は、 第 2 の基準レジ ス タ群 6 0 2 や 第 2 の瞬時レジ ス タ群 6 0 5 の読出し信号と もな り 、 ある違ばれた所定の レジ ス タからそのデータ を読出す )と )は、 それぞれ、 第 2 の基準レジ ス タ群 6 0 2 と 第 2 の瞬時レジ ス タ群 6 0 5 の動作を示すも のであ る c 第 2 の基準レグ ス タ 群 6 0 2 と第 2 の瞬時レジス タ群 6 0 5 の読出 しは、 ( のス テ ー ジ信号によ り行なわれ る。 また、 書込みは、 ク ロ ッ ク信号 1 = 1 で、 苐 2 の基準レジ ス タ群 6 0 2 と第 2 の瞬時レジス タ群 605 を 1 * τ " にする こ とによ り行な 、 ク ロ ッ ク信号? に同期してなされる。
第 2 の ラ ッ チ回路 6 0 7 の動作を示すも のが Wであ る o
こ の回路は、 ク ロ ッ ク信号 2 = 1 で にし、 苐 2 の瞬時レジ ス タ群 6 0 5 よ り 読出 された、 ある特 定の レジス タ にデータ を書込み、 ク ロ ッ ク信号 2 - 0 で " L " となる。 このよ う にして、 ス テ ー ジ信号に対 応した第 2 の瞬時レグ スタ群 6 0 5 の内の所定の レジ スタ にデー タ を保持する o 第 2 の ラ ッ チ回路 6 0 了 に 保持されたデータは、 ク 口 ッ ク信号に同期しないィ ン ク リ メ ン タ 6 0 9 に よ り 、 各条件に基づいて修正され る 0
で、 イ ン ク リ メ ン タ 6 0 9 は、 イ ン ク リ - コ ン ト n — ラ 6 5 2 の出力信号 6 6 1 に基づき 、 次 の よ う な檢能を有する。
第 1 の機能は、 イ ン ク リ メ ン タ接能で、 入力デー タ の示す値を 1 つ増加 させた り する。 第 2 の核能は、 ノ ン ィ ン ク リ メ ン ト 機能で、 入力デー タ を増加 させない でそのま ま通過 させる。 また、 第 3 の機能は、 リ セ ッ ト 機能で、 入力データ を全て零の値を示すデータ に変 える も のである。
第 2 の瞬時レジ ス タ群 6 0 5 内の各 レジ ス タ のデー タ の流れを見る と、 第 2 の瞬時レジ ス タ群 6 0 5 の内 の 1 つ の レジ ス タ がステー 信号^に よ り選ばれ、 そ の保持データ が第 2 の ラ ッ チ回路 6 0 7 とィ ン ク リ メ ン タ 6 0 9 を介して第 2 の比較回路 6 1 1 に入力 され る。 さ らに、 イ ン ク リ メ ン タ 6 0 9 の出力から 、 元の 選ばれた レジ ス タ へ戻る閉ループができ る。 したがつ て、 イ ン ク リ メ ン タ 6 0 9 がデー タ に対し 1 つ増加 さ せる機能を有する と、 こ の閉ル ー : 7°は、 了 ップ ' カ ウ ン タ と して の 能を呈する。 しかし、 第 1 の レジ ス タ ' フ ァ イ ル 6 4 0 と同様に、 こ の閉ル ー : 7°で第 2 の瞬 時 レジ ス タ群 6 0 5 のデータが特定の選ばれた レ ス タから 出力 されながら、 しかもデータが回 り込んでき て入力 されるよ う な状態が生 じる と 、 カ ウ ン タ機能を 有しな く な り 誤動作をする。 したがって、 データ を切 るために:、 第 2 の ラ ッ チ回路 6 0 7 を設けて る。
こ の第 2·の ラ ッ チ回路 6 0 7 は、 ク ロ ッ ク 信号
f Oi P! で " τ " にな り 、 一方、 苐 2 の瞬時レジス タ群 6 0 5 に入力データが書込まれる状態 " τ " はク ロ ッ ク信号
Σ = 1 であるため、 第 2 の瞬時レジス タ群 6 0 5 の 特定の レジス タ のデータが変更になって も、 第 2 の ラ ツチ回路 6 0 7 の出力は変化しない。 その動作を示す も のが Wである。
つま り 、 2= 0 でデータ カ ッ ト が行なわれる。 また ク ロ ッ ク信号に同期しないイ ン ク リ メ ン タ 6 0 9 の出 力デー タ Wが碹立する のは、 配鎳ゃゲー ト の遅れによ つて図示の斜線の部分 となる。
第 2 の比餃回路 6 1 1 - Β も イ ン ク リ メ ン タ 6 0 9 と同様、 ク ッ ク信号と同期せずに動作する。 第 2の 比較回路 6 1 1 - Β の入力は、 第 2 の基準レジス タ群' 6 0 2 の内、 ス テ ージ信号^によ り選ばれた 1 つの基 準レジス タ の基準データ と第 2 の瞬時レジス タ群 605 の内、 ステー ジ信号 によ り 選ばれた 1 つの瞬時デー タ の第 2 の ラ ッ チ回路 6 0 7 と イ ン ク リ メ ン タ 6 0 9 を介して伝えられたデータ とを受ける。
こ れら 2 つのデー タ の比較結果は、 ク ロ ッ ク信号
«^ = 1 で " τ " になる第 3 の比較出力 ラ ッ チ群 6 2 0 の内、 ス テ ー ジ信号 によ り 選ばれたラ ッチへセ ッ ト される。
その と きにおける、 第 2 の比較回路 6 1 1 の比較結 杲出力信号を )に示し、 信号が確立する のは図示の斜 線部分となる。 さ らに、 こ の第 5 の比毂出力 ラ ッ チ群
ΟΑΙΡΙ 6 2 0 の出力は、 ク ロ ッ ク信号 2 = 1 で " τ " になる 第 4 の比較出力 ラ ッ チ群 6 2 1 へ セ ッ ト される。 これ ら第 5 および第 4 の比較出力 ラ ッ チ群 6 2 0 , 6 2 1 の動作を、 それぞれ、 )、 (^に示す。
また、 補助 レジ ス タ 6 4 2 と第 2 の瞬時レジ ス タ群 6 0 5 は、 第 2 レジ ス タ フ ァ イ ル 6 4 1 の瞬時デー タ となる。 こ の補助 レジ ス タ 6 4 2 の タ イ ミ ン ク、、動作を 示すも の力 (^である。
補助 レ ス タ 6 4 2 の入力は、 第 1 レジ ス タ フ ア イ ル 6 4 0 であ り 、 出力は、 第 2 レジ ス タ フ ァ イ ル 641 に使用されるため、 タ イ ミ ングに制約が生じる。 襦助 レジ ス タ 6 4 2 は、 1 = 1 で " τ " の状態である。 褅 助レ スタ 6 2 力 ク 口 ッ ク信号?5; L = 1 でデータが入 力 されるため、 ク ロ ッ ク信号 = 0 になる ま で出力デ ータは確立していない。 そのため、 補助 レジ ス タ 642 が " τ " の状態の と きはデー タ と して使用できない。 データ と して使用でき るのは、 補助 レ ス タ 6 4 1
" L " の状態の と きである。
出力制御回路 6 5 6 は、 第 4 の比較出力 ラ ッ チ群
6 2 1 の出力 6 7 0 と基本波発生回路 6 5 4 の出力 に よ り 、 各相のゲー ト 信号とな るパルス幅変調信号 u+、 ϋ -、 ν+、 マ- 、 w+ 、 を形成する。
基本波発生回路 6 5 4 は、 第 2 の比較出力 ラ ッチ群 6 1 6 の出力信号に よ りパルス幅変調信号の基本波を 発生する。
ΟΛΙΡΙ イ ン ク リ メ ン タ /ディ ク リ メ ン タ - コ ン ト ロ ー ラ
6 5 0 は、 第 2 の比較出力 ラ ッ チ群 6 1 6 の出力によ つて制御される。 また、 イ ン ク リ メ ン タ ' コ ン ト ロ ー ラ 6 5 2は、 苐 4 の比較出力 ラ ッ チ群 6 2 1 の出力や 外部ノ ル ス PLS によって制御される も のである。
また、 第 4 の比較出力 ラ ッ チ群 6 2 1 の出力信号は、 第 2の瞬時レジ ス タ群 6 0 5から 出力 レジス タ群 610 へ書込みを行 う 転送信号となる。
出力 レジス タ群 6 1 0 の動作を(ラ)に示す。
出力 レジス タ群 6 1 0 は、 ス テ ー ジ信号^によって 選ばれた出力 レジ ス タ はク ロ ッ ク信号 1 = 1 で 《 T " とな り 、 第 2 の瞬時レジ ス タ群 6 0 5 の内、 ス テ ー ジ 信号^によ っ て選ばれた瞬時レジ ス タ の瞬時データが 騫込まれ、 ク ロ ッ ク信号 01 = 0 で となる。
出力 レジス タ群 6 1 0 に保持されてい るデー タ を cpu 5 0 1 が読出す場合は、 cpu 5 0 1 よ り リ ー ドバ ス 8 0 8 を介してデー タ の取込みが行なわれる。
そこ で、 さきの第 4 図に示した入出力回路 3 0 6 と
CPU 5 0 1 と のイ ン タ ー フ ェ イ ス ( たとえぱ、 cpu
5 0 1 に日立製作所製 HD 4 0 8 0 0 を用 た場合)、 苐 ό 図のタ イ ミ ン グでは、 CPU 5 0 1 からデー タ が書 込まれる第 1 及び第 2 の基準レジ ス タ群 6 0 1 , 602 と CPU 5 0 1 へデータが読出 される出力 レジスタ詳 δ〔:Ί と でタ イ ミ ングが異な る。
そのデー タ と了 ド レス のプ ロ ッ ク構成図を示すも の
( ΟΑΡΙ が苐 7 、 8 図であ る。
さき に も述べた よ う に、 第 7 図は、 データ ' パス の イ ン タ ー フ ェ イ ス回路、 第 8 図は、 了 ド レス ' バス の ィ ン タ ー フ ェ ィ ス回路図である。
まず、 苐 7 図で、 cpu 5 0 1 から書込まれる ラ イ ト ' パス 8 0 6 はク ロ ッ ク信号 ί^ - Ι で " τ " になるラ ィ ト . ラ ッ チ回路 8 0 2 に保持され、 ク ロ ッ ク信号
τ = 1 で第 1 および第 2 の基準 レジ ス タ群 6 0 1 , 6 0 6 の ァ ド レス信号に よって還ばれた基準レジ ス タ にデータ が書込まれる。
また、 CPU 5 0 1 へ読出 される リ ー ドデー タ は、 リ 一 ド · バス 8 0 8 、 cpu 5 0 1 のィ ネ ー ブ ル信号 E = 1 でィ ネ ー ブ ル状態の 卜 ラ イ ステ ー 卜 . バ ッ フ ァ回路
8 0 4 によ り 、 データ ' パス 5 0 4 へ送 り 出 し、 CPU
5 0 1 へ取込まれる も のである。
さら に、 第 1 および第 2 の基準レジ ス タ群 6 0 1 , 6 0 2 と出カ レ ス タ群 6 1 0 は、 CPU 5 0 1 から の 了 ド レス信号に よって選ばれる。 第 8 図は、 その レジ ス タ選択回路を示している。
すなわち、 レ ス タ選択信号 SE1L は、 デー タ の場合 と同 じよ う に、 第 1 および第 2 の基準 レジ ス タ群 601 ,
6 0 2 と 出力 レジ ス タ群 6 1 0 と ではタ イ ミ ン グが異 な る。
了 ド レス信号は、 2 - 1 で " τ " と なる了 ド レス - ラ ッチ回路 9 9 2 に保持され、 次に ラ イ 卜 · デー タ か、
OMPI リ 一 ト * . デー タ :^ 、 を コ ン ト ロ ー ル . ス の信号に よ つて作ら れる チ ッ プセ レク ト ラ イ ト 信号 csw 、 チ ッ プ セ レク ト リ ー ド信号 C S R に よ って、 了 ド レ ス · ラ ッ チ 回路 S 9 2 の出力信号か、 了 ド レス · パス 5 0 5上の 了 ド レ ス信号かを選ぶも のである。 上記の信号 cswの 場合は、 ァ ド レス · ラ ッ チ回路 9 9 2 の出力信号を、 同 C S R の場合は了 ド レス信号を選択する。 こ の選択回 路 9 9 4 を介して了 ド レスデ コ ー ダ 9 9 6 によって レ ジス タ を選ぶレジ ス タ選択信号 SEL とな る。
しかして、 さきの第 2 図で記述したご と く 、 イ ンパ ータ に制御素子 ( ハ。ヮ 一素子 ) を使用しているため、 素子の電流の大き さが問題と なった り 、 さら に電流制 限を行な う こ とがある。 そのため、 入出力回路 3 0 6 は、 第 5 図に示すご と き A , D変換器 6 8 0 を有し、 了 ナ π グ量をディ グ タ ル量に変換する。 電動機の制御 に必要なアナ Dグ量は、 そのほかに直流電圧、 速度指 令な どがあ る。
第 5 図中 の 変換器 6 8 0 は、 マ ルチ レク サ 付で、 アナ ログ量をディ ジ タ ル量に変換したディ ジタ ル ' デー タ は、 ア ナ ロ グ ' レジス タ 6 8 2 に保持され cpu 5 0 1 へ の リ ー ド ' デー タ と して CPU 5 0 1 へ取 込まれる。
ま た 、 マ ルチ · ズ レク サ付の A Z D変換器 s 8 0 の チ ャ ン ネ ル指定は、 マ ルチ . プ レク サ . レジ ス タ
の出力によって行なわれる。 こ の マ ルチ · フ。 レク サ .
ΟΛ1ΡΙ WIP " レジ ス タ 6 8 1 は、 cpϋ 5 0 1 カ ら の ラ ィ ト · デー タ と して入力 される。
入出力回路 3 0 6 には、 CPU 5 0 1 への割込み要求 信号と なるス テ ー タ ス · レジ ス タ 6 8 3 とその割込み 要求信号をマ ス ク するため の マ ス ク · レグ ス タ 6 8 4 がある。 ス テ ー タ ス · レジ ス タ 6 8 3 は、 入出力回路
3 0 6 の内部状態が保持されている。
その内容を第 2 表に示す。
第 2 表
第 9 図は、 割込み制御回路図であって、 ス テ ー タ ス - レジ ス タ 6 8 3 と マ ス ク · レグ ス タ 6 8 4 と割込み 制御回路 6 8 5 を示すものである。
ス テ ー タ ス . レジ ス タ 6 8 3 は、 CPU 5 0 1 に よ り 割込み要因分析を行 う ために、 cpu 5 0 1 の読出 し レ
ス タ となって る 。 また、 マ ス ク · レジ ス タ 6 8 4 は、 CPU 5 0 1 から指定するために、 書込み レジ ス タ となっている。 これら のス テ ー タ ス · レ スタ 6 8 3 とマ ス ク · レシ * ス タ 6 8 4 の出力信号は、 各 ビッ ト に 対応して、 AND - 0 R -NOTの論理がと られ、その出 wip - 力が割込み要求信号 I RQ となる。
次に、 第 1 0 図は、 さ き の ス テ ー ジ信号^に係る、 ステー 信号の発生回路を示すも の である。
すなわち、 第 5 図のノ ンオーバー ラ ッ 回路 6 4 3 からのク ロ ッ ク信号 01 = 1 でス テージ · カ ウ ン タ 630 が計数を開始し、 そ の ス テ ー ジ · カ ウ ン タ 6 3 0 の出 力を入力 と してス テージ - .デコー ダ 6 4 4 に加えられ る。 ス テージ - デコ ーダ 6 4 4 は、 出力 と して 0 o 〜 o 6 の信号を発生する。 こ の出力信号 o 0 〜 o 6 をス テ ージ ' ラ ッチ回路 6 4 5へ入力 し、 ク α ッ ク信号 2 = 1 でこ のス テーグ - ラ ッチ回路 6 4 5 を " τ " にし て、 前記ス テージ ' デ コ ー ダ 6 4 4 の出力 ο0 〜 0 6 を 保持する。
上記ス テージ ' デコ ーダ 6 4 4 は、 リ ー ドオ ン リ ー メ モ リ などを使用する こ とによ り 容易に実現でき 、 マ ィ ク ロ プ Πグラ ミ ン グ方式にする こ と も可能である。
なお、 ス テ ー ジ · ラ ッチ回路 6 4 5 の出力であるス テ ー ジ信号は、 第 1 レジ ス タ · フ 了 ィ ル 6 4 0 と第 2 レジ ス タ · フ 了 ィ ル 6 1 とに分れる。 その詳細な処 理内容を示すと、 第 5 表のとお り である。
OMPI 5
次に、 ステ ー ジ信号とス テ ー ジ · カ ウ ン タ 6 3 0 の 出力 との関係を示すと、 第 4表に示すよ う になる。
0MPI 4
ただし、 一 は第 1 の レジ ス タ ' フ ァ イ ル
一 2 P は第 2 の レジス タ · フ ァ イ ル まず、 第 1 0 図 の ス テ ー ジ - カ ウ ン タ 6 3 0 の リ セ ッ ト端子にゼネ ラ ル · リ セ ッ ト 信号 &Rが入力 され、 これによつて力 ゥン タ 出力 c0 〜 c4 は総て零となる。
こ のゼネ ラ ル · リ セ ッ ト 信号 GRは、 こ の制御回路 の起動時、 CPU 5 0 1 よ り送られる。
こ の状態でス テ ー ジ - カ ウ ン タ 6 3 0 の カ ウ ン タ 出 力 c。 〜 c4 ほ 0 であ り 、 ク ロ ック信号 02 = 1 が、 CLK の よ う に入力 される と、 ク ロ ッ ク信号?52 の立上 り で、 ス テ ー ジ . ラ ッ チ回路 6 4 5 の出力は、 第 1 の レジス タ - フ ァ イ ル 6 4 0 には、 、 第 2 の レジ ス タ ' フ 了 ィ ル 6 4 1 には、 PULSW -2P となる。 これらのス
OMPI テ ー グ信号に よ って PWM の処理と の処理を行 う。 次に、 ク ロ ッ ク信号 $ = 1 で、 ステー ' カ ウ ン タ 6 3 0 が 1 つ計数され、 さら に、 ク π ッ ク信号 2 の 立上 り で、 次のス テ ー ジ信号は、 第 1 の レ ス タ · フ ア イ ル 6 4 0 には、 、 第 2 の レジス タ ' フ アイ ル 6 4 1 には UTM - 2P と なる。 これら のス テージ信号に よって P の処理と ϋΤΜの処理を行 う も のである。
こ の よ う に し て、 ス テ ー シ · カ ウ ン タ 6 3 0 がク ロ ッ ク信号 1 = 1 で計数し続ける と、 ク ロ ッ ク信号 0 2 の立上 り で、 ステーグ信号が第 3表に応じて出力 され、 こ の信号によ り 各処理が行われる。 こ のよ う に第 3 表 の処理を繰 り返すも の である。
次に、 電動機等の入力データ を取込み cpu 5 0 1 で 演算処理された各ハ。ル ス出力 に応じた基準データ を保 持してい る第 1 の基準レジス タ群 6 0 1 と第 2 の基準 レジス タ群 6 0 2 と の詳細な内容を第 5 表に示す。 ま た、 その構成図を第 1 1 図に示す。
すなわち、 第 1 1 図は、 基準レジス タ群の構成図で あ る。
, O PI δθ
5
ただし、 〜 RE& 1 は第 1 の基準レジ ス タ群内、
〜 RE &2は苐 2 の基準レジ ス タ群内。
また、 電動機等の瞬時の状態を保持し、 カ ウ ン タ檨 能を有する第 1 の瞬時レジ ス タ群 6 0 4 と第 2 の瞬時 レジ ス タ群 6 0 5 の詳細な内容を第 ό 表に示す。 また、 また、 その構成図を第 1 2 図に示す。
すなわち、 第 1 2 図は瞬時レジ ス タ群の構成図であ
"BUREAU
0MPI 51 る
ό 表
ただし、 〜 は第 1 の瞬時レジスタ群 6 0 4内、
〜 REG2 は第 2の瞬時レグスタ群 6 0 5内。
O PI - 52 測定されたデー タ を保持する 出力 レジス タ群 6 1 0 の詳細な内容を第 7 表に示す。 また、 その構成図を苐
1 5 図に示す。
すなわち、 第 1 3 図は、 出カ レクス タ 群の構成図で の る o
5w 7
第 1 および第 2 の比較回路 6 1 1 - A 、 6 1 1 - B の比較出力を保持する第 1 および第 3 の比敦出力 ラ ッ チ群 6 1 5 , 6 2 0 と第 2および第 4 の比餃出力 ラ ッ チ群 6 1 6 , 6 2 1 の詳細な内容を第 8 表に示し、 ま た、 その構成図を第 1 4 図に示す。
すなわち、 第 1 4 図は、 比較出力 ラ ッ チ群の構成図 である。
0Λ1ΡΙ
- W1P0 55
8
' _ 0ΛΙΡΙ 54
ΟίΛΡΙ 55
ただし、 〜 F F 1は、 第 1 の比較出力 ツチ群 6 1 5
〜 F F 2は、 第 3の比較出力 ツチ群 6 2 0 , 〜; B F 1は、 第 2の比較出力 ッチ群 6 1 6 , 〜; B F 2は、 第 4の比較出力 ツチ群 6 2 1 c 次に、 第 1 5 図は、 パルス幅変調信号の発生方法説 明図であ 、 不等ノヽ。ルス の イ ンパー タ のゲ一 ト 信号で あるパルス幅変調信号の発生を説明した も のであ る。
パルス 幅変調信号の搬送波は、 ス テージ信号 PWM - 1P の処理に よ って行う PWMT REG 1 7 2 0 で発生さ れる。
こ の ^送波の制御は、 苐 1 の瞬時レ ジ ス タ群 6 0 4 の PWMT REG1 7 2 0 と第 1 の基準レ ジ ス タ群 6 0 1 の PO REG 1 7 0 2 と ?1 REG 1 7 0 4 に よ って行な われる。
ス テージ信号 PWM- 1 P の処理の と き、 PWMT REG1
7 2 0 は無条件に イ ン ク リ メ ン タ /デイ ク リ メ ン タ
6 0 8 に よ って イ ン ク リ メ ン ト 、 も し く はディ ク リ ノ
O PI
r W1PO 3ό ン ト される。 イ ン ク リ メ ン ト とデイ ク リ メ ン ト の制御 は、 第 2 の比較出力 ラ ッチ群 616 の PO BF1 314 と Ρ 1 BF1 916 よ って行なわれる。 PO BF1 二 1 で セ ッ ト 、 Ρ 1 BF 1 = 1 で リ セ ッ ト される フリッ フロップ ( 図示せず ) の出力の INC/1DEC力 " 1 " の と き、 PWMT REG 720は、 インクリメント さ れ、 I3STCZDECが " 0 " の と き、 PWMT REG1 7 2 0 はデイ ク リ メ ン ト される。
また、 イ ン ク リ メ ン ト される と きは、 PWMT RE & 1
7 2 0 、 P 1 REG1 7 0 4 と 比較され、 PWUT
REG1 7 2 0 の保持デー タが P 1 REG-1 7 0 4 の基準 データ以上の条件を満足する と、 第 1 の比較出力 ラ ッ チ群 S 1 5 の FF1 9 0 2 に " 1 " を ラ ッチする。 さら に、 第 2 の比較出力 ラ ッ チ群 6 1 6 の P1 BF1 9 1 6 は、 P1 FF 1 S 0 2 の 出力を ラ ッチし、 P 1 BF 9 1 6 の出力が " 1 " となる。
デイ ク リ メ ン ト される と きは、 PWMT REG1 7 2 0 ¾ PO REG 7 0 2 と比較され、 P MT REG 7 2 0 の保持データ力 ^ PO REG1 7 0 2 の基準デー タ以下の 条件を満足する と、 第 1 の比餃出力 ラ ッチ群 6 1 5 の PO F 1 9 0 0 に " 1 " を ラ ッチする。 さら に苐 2 の比較出力 ラ ッ チ群 6 1 6 の PO BF 9 1 4 は PO
FF 1 9 0 0 の出力を ラ ッチし、 PO BF 9 1 4 の出 力が " 1 " となる。
第 1 5 図に示すよ う に、 PWMT REC- 7 2 0 の保 持デー タは、 時間と共に変化する。
ΟΜΡΙ
、 57 次に、 不等パ ルス の個数の制御について説明する。 ハ。ルス幅変調信号のハ。ルス の個数は、 PN - 1 P 処理 に よ って行な う PNC REG1 7 2 2 で制御される。
第.1 の瞬時レジス タ群 6 0 4 の PNC REG 1 7 2 2 は、 PO BF1 9 1 4 力 " 1 " の と き イ ン ク リ メ ン ト さ れ、 第 1 の基準レジス タ群 6 0 1 の PN REG1 70 6 と比較され、 PNC REG1 7 2 2 の保持デー タが、
PN REG1 7 0 6 の基隼デー タ以上の条件を満足する と、 第 1 の比較出力 ラ ッ チ群 6 1 5 の PN FF 9 04 に " 1 " を ラ ッ チす 。
さら に、 第 2 の比較出力 ラ ッ チ群 6 1 6 の PN BF1 9 1 8 は、 PN FF1 9 0 4 の出力を ラ ッチ し、 PN BP 9 1 8 は " 1 " と な る。 また、 PNC REG 1 722 は、 PN BF 1 9 1 8 の出力が " 1 " の と き、 リ セ ッ ト される。 こ の PN BF 1 9 1 8 に よ ってノヽ。ルス の個 数が制御される も のであ る。
第 1 6 図は、 基本波発生回路図であって、 第 5 図の パルス幅変調信号の基本波発生回路 6 5 4 を示すも の ある o
この基本波発生回路 6 .5 4 は、 3 段のシ フ ト . レジ ス タであ ]? 、 PN BF1 = 1 で 1 段ずつシ フ ト され、 そのシ フ ト 状態を第 1 ό 図の PU I , PVI , PWI に 示している。
つま i? 、 PN BP = 1 は、 電気角で 0 0 度の信号 と なる。
OMPI 次に、 不等パル ス の各アー ム の ハ。ルス幅変調信号は、 さ きの第 1 0 図に示すス テージ信号' XJTM-2P, VTM-2P, TM- 2P の処理に よ って行われる。 こ れら の処理は、 第 2 のレ ジス タ - フ ア イ ノレ 6 4 1 で行な う ため、 搬送 波の瞬時デー タ を保持して る PWMT REG1 7 2 0 の デー タ を使用できない ( PWMT REG1 7 2 0 は、 第 1 の レジス タ · フ ア イ ノレ 6 4 0 に存在する ためであ ¾o )o そのため、 第 1 の レ ジ ス タ ' フ アイ ノレ 6 4 0 の WMT
REG 7 2 0 の保持デー タを、 補助レジス タ TEMP HEG 6 4 2 に も保持し、 補助レ ス タ TEMP REO
6 4 2 の出力デー タを、 第 2 の レジス タ · フ ァ イ ル
6 4 1 で使用する。 このこ と に よ ]? 、 搬送波のデー タ を第 2 の レジ ス タ ■ フ ァ イ ル 6 1 で便用でき る こ と になる。
U相のパルス幅変調 号を発生する IJTM-2P の処 理のと き、 変調波に関する レジス タ ( D 1 REG2 708 , D2 HEG2 7 1 0 , D 5 REG2 7 1 2 ) 、 変調波選 択回路 6 3 0 ( 第 5 図 ) の出力 MODによつて選ばれる。
第 1 7 図は、 上記の変調波選択回路 6 9 0 を示す、 変調波選択回路図である。
まず、 各相の変調痰を発生させるために変調カ ウ ン タ 9 8 0 を設ける。 こ の変調カ ウ ン タ 9 8 0 は、 PO
BF 1 = 1 を計数する。 その出力 SC。 〜 SC3 で各相 の変調波を発生させる。 そのために、 変調波デコーダ S 8 2 に よ ]) 、 D REG2 708 , D2 'BEG 2 710 , D 5
\JR£4
OMPI 59
RSG2 7 1 2 の選択信号 D1 U , D2U , D5U , D V , D2V , D5 V , D 1 W , D2W , D5Wを作る。 その変調波 デコーダ 9 8 2 の詳細な内容を示すも のが第 9 表であ る o 第 9 表
変調波デコーダ 9 8 2 の出カ 800 〜 303 を ?1 BF
= 1 で " τ " となる変調波ラ ッ チ 9 8 4 に保持される。
変調波ラ ッチ 9 8 4 の出力が第 5 図に示す各相の変 調波となる。
レ ジ ス タ選択回路 9 8 6 の出力 MOD に よって各相 の処理、 UTM-2P , VTM-2P , WT M - 2 P に応じて、 D 1 REG2 7 0 8 , D2 REG2 7 1 0 , D5 REG2
7 1 2 を選択する。 た とえば、 UTM-2P の処理の と き、 補助レ ジ ス タ TEMP REG 6 4 2 の保持デー タ が、 変調波選択回路
6 9 0 に よ って選択された u相の変調波のレグス タ
( D1 REG2 7 0 8 , D2 REG2 7 1 0 , D3 REG2 7 1 2 ) の基準データ以上の条件を満足する と、 第 3 の比較出力 ラ ッ チ群 UP FF2 9 0 6 に " 1 " を ラ ッ - チする。 さら に、 第 4 の比較出力 ラ ッチ群 UP ΒΕ2
9 2 0 、 UP FF2 の出力を ラ ッチし、 UP BF2 の 出力は w 1 " となる。 ただし、 比較結果を第 5 の比較 出力 ラ ッチ群に保持するのは、 镲送波が偶数番目 のと きのみである。 また、 ス テージ信号 VTM- 2P, WTM- 2 P の処理も 同様に動作する。
UP BF2 9 2 0 , vp BF2 9 2 2 , WP BP2 92 の出力を、 出力制御回路 6 5 6 に よって、 ハ。ル ス 幅変 調信号 ϋ+ , υ" , ν+ , ν" , ·π+, w_ を発生させる。
その出力制御回路 6 5 6 係る 出力制御回路図を第 1 8 図に示す。
搬送波と各相の変調波との比較結果を保持し ている UP BP2 9 2 0 , VP BF2 9 2 2 , WP BF2 9 2 4 の ffi力 と、 ハ。 ル ス幅変調の各相の基本波 PU I , PVI ,
PWI を、 各相それぞれ、 拚他的論理和 ( Exclusive OR ) をと 、 その出力;^ィ ン パータ の上ア ー ム の ハ。 ルス幅変調信号 ϋ+, ν+ , ττ+ となる。 また、 ϋ+, V+,
W+ の反転カ 、 ィ ンノ"?ー タ の下ア ー ム の ハ0ル ス幅変調 信号と なる。
O PI 第 1 9 図は、 回転数検出機能説明図で、 パ ル ス幅変 調信号の発生以外の機能である回転数検出機能を説明 した も のである。
回転数検出機能は、 ある一定時間内の同期化された 外部パ ル ス信号 P S を計数する方法や処理に係る も の で る 。
—定時間幅を癸生させるための第 2 の瞬時レ ジ ス タ 群 6 0 5 の PULSWT REG2 7 2 6 は、 ス テージ信号
PULS -2P で無条件でィ ン ク リ メ ン ト され、 また、 第 4 の比較出力 ラ ッ チ群 6 2 1 の PULSW BF2 9 26 が " 1 " の と き リ セ ッ ト される。 第 2 の瞬時レ ジス タ 群 6 0 5 の PULSTTT REG2 7 2 6 の保持デー タ と第 2 の基準レジス タ群 6 0 2 の PULSW REG2 7 1 4 の 基準デー タ と を比較し、 PX7LSWT REG2 7 2 6 の保 持デー タ が、 PULSW RE02 7 1 4 の基準デー タ以上 の条件を満足する と き、 第 3 の比較出力 ラ ッ チ群 620 の PF2 9 1 2 に " 1 " を ラ ッチする。 さらに、 第 4 の比較出力 ラ ッ チ 6 2 1 の PULSW BF2 9 2 6 は PULSW FF2 の出力を ラ ッチし、 PULSW BF2 926 の出力は " 1 " とな 、 ある一定時間幅を得る こ と力' でき る 。
PULS-57 BF2 S 2 6 の立上 ]? で、 ス テージ信号 PULS -2P の処理で同期化された外部パ ル ス信号 P S ( 外部 パル ス信号 P L S を、 内部ク ロ ッ ク信号に同期化し、 立上 、 立下 ]? を示す信号 ) を計数した第 2 の瞬時レ
O PI ジ ス タ群 6 0 5 の PULSC 7 2 4 の保持デー タ を、 出力レ ジ ス タ群の PULS REG2 6 1 0 に転送し、 書込むも のであ る。 その転送信号が、 MOVE であ る。
次に、 第 1 およ び第 2 の基隼レ ジ ス タ群 6 0 1 ,
6 0 2 に基準データをセッ ト する方法について説明す る O
たとえば、 第 5 図のパルス幅変調信号を発生させる ためには、 速度指令を入出力回路 3 0 6 で A D変換 し 、 マ イ ク ロ コ ン ュー タ 3 0 5 の CPU 5 0 1 内へ 取込み、 そのデー タに基づいて、 速度指令から の周波 数に対して、 電動機 3 0 4 への実効電圧と不等パルス の個数を計算処理、 ある はマツ:?0状に記憶されてい る情報に よ 求める。 周波数に対して、 PO REG1
7 0 2 , P 1 REG1 7 0 4 に、 デー タをセッ ト し、 さ らに、 ハ。ノレス の個数に対しては、 PN REG1 7 0 6 と、 実効電圧を決定する変調波の D1〜: RE 2 7 0 8 〜 7 1 4 にデー タ をセッ ト する。 これら のデータがセッ ト される と、 パルス幅変調信号が発生する。
以上、 説明したよ う に、 本発明に係る上記実施例に よれば、 基隼レ ジ ス タ群、 瞬時レ ジ ス タ群、 比較回路 および比較出力 ラ ッチ群を、 ス テージ信号に よ j? 時分 割制御する レ ジ ス タ · フ ァ イ ルにおいて、 多数の レ ジ ス タ · フ ァ イ ルを設け、 ス テ ー ジ信号に よ J? 処理頻度 の回数を多 く する こ とに よ !! 、 よ ]? 高い分辫能のパル ス 幅変調信号の基本波周波数で電動機を IJ御する こ と ができ る効果がある。
上述した と こ ろを も 総合して、 本発明に よ る と きは' 従来の も のの欠点を解消し て、 パルス幅変調信号の基 本周波数の分解能を向上させて、 電動機の制御を良好 な も の と した、 .電動機の制御方法お よ び、 その制淘装 置の提供を可能 とする も のであって、 す ぐれた実用的 効果を所期でき る卓越した発明と い う こ とができ る。
O PI

Claims

請 求 の 範 囲
1. 基準デー タを保持する基準レ ジ ス タ群と電動機 の瞬時デー タ を保持する瞬間レ ジ ス タ群と比較回路 と 力 らなる レ シ * ス タ · フ ァ イ ル よ ハ。ルス幅変調信号を 発生する よ う に して電動機を制御する も のにお て、 上記レ ジ ス タ · フ ァ イ ルを搬送波タ イ マを処理する レ ジス タ · フ ァ イ ル と パルス 幅変調信号発生の処理をす る レ ジ ス タ · フ ァ イ ルとに分割して制御せしめる よ う にしたこ と を特徵とする電動機の制御方法。
2. 請求の範囲第 1 項記載の も のにおいて、 邀送波 の処理とパルス 幅変調信号癸生処理の時間を異にする よ う に したも のである電動機の制御方法。
3. 第 1 お よび第 2 の基準レ ジ ス タ群と、 電動機の 瞬時の状態を検出し、 その検出信号を保持する第 1 お よび第 2 の瞬時レ ジ ス タ群の中から選択された各レ ジ ス タ の保持デー タ を比較する第 1 の比較回路と、 上記 第 2 の基隼レ ジ ス タ群と第 2 の瞬時レ ジス タ群の中か ら選択された各レ ジ ス タ の保持デー タ を比較する第 2 の比較回路 と を備える と と も に、 そのデー タ の受け渡 しに補助レ ジ ス タを設けたこ とを特徵とする電動檨の 制御装置。
ΟΜΡΙ
PCT/JP1982/000153 1981-05-06 1982-05-04 Method of controlling an electric motor and control unit therefor WO1982003953A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE8282901366T DE3272842D1 (en) 1981-05-06 1982-05-04 Control apparatus for electric motors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP56066868A JPS6043757B2 (ja) 1981-05-06 1981-05-06 電動機の制御方法およびその制御装置
JP81/66868810506 1981-05-06

Publications (1)

Publication Number Publication Date
WO1982003953A1 true WO1982003953A1 (en) 1982-11-11

Family

ID=13328267

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1982/000153 WO1982003953A1 (en) 1981-05-06 1982-05-04 Method of controlling an electric motor and control unit therefor

Country Status (5)

Country Link
US (1) US4488103A (ja)
EP (1) EP0077836B1 (ja)
JP (1) JPS6043757B2 (ja)
DE (1) DE3272842D1 (ja)
WO (1) WO1982003953A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161708A (ja) * 1983-03-04 1984-09-12 Fanuc Ltd サ−ボ駆動ユニツト
JPS605782A (ja) * 1983-06-22 1985-01-12 Hitachi Ltd インバ−タ装置
US4634952A (en) * 1983-11-30 1987-01-06 System Homes Company, Ltd. Inverter
JPH0783637B2 (ja) * 1984-06-12 1995-09-06 日本電装株式会社 電動機パルス変調制御装置
JPS6237087A (ja) * 1985-08-09 1987-02-18 Fanuc Ltd 交流電動機制御装置
JPH0697854B2 (ja) * 1986-01-11 1994-11-30 株式会社日立製作所 電力変換装置の制御装置
JPH0354707Y2 (ja) * 1986-07-10 1991-12-03
JPH0528850Y2 (ja) * 1987-02-18 1993-07-23
JPH0787698B2 (ja) * 1989-03-13 1995-09-20 株式会社日立製作所 電力変換器の制御装置及びエレベーター装置
JPH03243193A (ja) * 1990-02-20 1991-10-30 Toshiba Corp 電動機制御装置
US5287045A (en) * 1990-02-20 1994-02-15 Kabushiki Kaisha Toshiba Fully digital apparatus for controlling operation of electric motor
US5309078A (en) * 1991-07-11 1994-05-03 Sgs-Thomson Microelectronics, Inc. Synchronous rectification method for reducing power dissipation in motor drivers in PWM mode
JPH0622592A (ja) * 1992-07-03 1994-01-28 Toshiba Corp モータ制御回路
DE4231347C1 (de) * 1992-09-18 1993-10-07 Siemens Ag Multiprozessorsystem zur Steuerung und Regelung eines Umrichters
US5506484A (en) * 1994-06-10 1996-04-09 Westinghouse Electric Corp. Digital pulse width modulator with integrated test and control
US5721475A (en) * 1996-10-31 1998-02-24 Ampex Corporation Extended-resolution pulse-width modulation servomotor drive
JP3777242B2 (ja) * 1997-05-22 2006-05-24 株式会社ルネサステクノロジ モータ制御装置
US7190143B2 (en) * 2005-05-27 2007-03-13 Rockwell Automation Technologies, Inc. Pulse width modulation (PWM) rectifier with variable switching frequency
US8648561B2 (en) * 2007-03-27 2014-02-11 Danfoss Drives A/S Method for driving a pulse width modulated controller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05345158A (ja) * 1992-06-12 1993-12-27 Hitachi Maxell Ltd グラビア塗布装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1062827B (it) * 1976-03-29 1985-02-11 Olivetti Controllo Numerico Sistema di controllo numerico per macchine utensili
US4099109A (en) * 1976-10-01 1978-07-04 Westinghouse Electric Corp. Digital apparatus for synthesizing pulse width modulated waveforms and digital pulse width modulated control system
US4236213A (en) * 1978-11-27 1980-11-25 General Motors Corporation Apparatus for producing pulse width modulated signals
JPS55125086A (en) * 1979-03-20 1980-09-26 Hitachi Ltd Motor controlling device
US4262336A (en) * 1979-04-27 1981-04-14 Pritchard Eric K Multi-axis contouring control system
US4290001A (en) * 1979-08-03 1981-09-15 General Electric Company Closed loop, microcomputer controlled pulse width modulated inverter-induction machine drive system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05345158A (ja) * 1992-06-12 1993-12-27 Hitachi Maxell Ltd グラビア塗布装置

Also Published As

Publication number Publication date
EP0077836A4 (en) 1983-08-03
JPS6043757B2 (ja) 1985-09-30
US4488103A (en) 1984-12-11
EP0077836B1 (en) 1986-08-27
JPS57183292A (en) 1982-11-11
EP0077836A1 (en) 1983-05-04
DE3272842D1 (en) 1986-10-02

Similar Documents

Publication Publication Date Title
WO1982003953A1 (en) Method of controlling an electric motor and control unit therefor
JP2959482B2 (ja) 大規模集積回路
TW398022B (en) Semiconductor integrated circuit device
JPS6131489B2 (ja)
TW417356B (en) Circuit arrangement with combinational blocks arranged between registers
US5418932A (en) Generation of width modulated pulses by relatively adjusting rising and falling edges upon comparison of counter with programmably stored values
JP2002182777A (ja) クロック切り換え回路
CN110244590A (zh) 多功能定时器
Quang et al. Inverter control with space vector modulation
JPH0219021A (ja) ディジタルパルス幅変調回路
JP2008206350A (ja) インバータ制御用半導体装置及びそれを用いたデッドタイム生成方法
JP4257484B2 (ja) Pwm発生装置
JP2657016B2 (ja) 分周回路
JPH0429248B2 (ja)
Huang et al. A low-power LFSR architecture
TW588362B (en) High speed address sequencer
KR100314675B1 (ko) 디지털 텔레비전의 양위상 디코더
JPS61179671A (ja) イメ−ジ情報の拡大縮小回路
JP3248698B2 (ja) Pwm信号生成装置
JP2006313529A (ja) 平行処理の多機能マイクロコントローラーの構造とそのタイミング制御方法
JPH0463019A (ja) カウンタ回路
KR200284464Y1 (ko) 전동기제어용 집적회로
JP2565103B2 (ja) 出力回路
RU1818674C (ru) Устройство дл управлени трехфазным асинхронным электродвигателем
JP2555628B2 (ja) データ転送回路

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): US

AL Designated countries for regional patents

Designated state(s): CH DE FR GB SE

WWE Wipo information: entry into national phase

Ref document number: 1982901366

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1982901366

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1982901366

Country of ref document: EP