EP1374191A2 - Extraction d'une donnee privee pour authentification d'un circuit integre - Google Patents

Extraction d'une donnee privee pour authentification d'un circuit integre

Info

Publication number
EP1374191A2
EP1374191A2 EP02730352A EP02730352A EP1374191A2 EP 1374191 A2 EP1374191 A2 EP 1374191A2 EP 02730352 A EP02730352 A EP 02730352A EP 02730352 A EP02730352 A EP 02730352A EP 1374191 A2 EP1374191 A2 EP 1374191A2
Authority
EP
European Patent Office
Prior art keywords
network
private data
circuit
data
physical parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02730352A
Other languages
German (de)
English (en)
Inventor
Pierre-Yvan Liardet
Luc Wuidart
François Guette
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of EP1374191A2 publication Critical patent/EP1374191A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/12—Card verification
    • G07F7/127—Card verification in which both online and offline card verification can take place
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G06Q20/409—Device specific authentication in transaction processing
    • G06Q20/4097—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/12—Card verification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to the authentication of an integrated circuit or of an electronic element or sub-assembly containing such a circuit by means of an authentication procedure using a secret datum contained in the integrated circuit.
  • the invention relates more particularly to authentication procedures based on the use of a private data or key (also called secret) by means of an external device.
  • An example of application of the present invention is the field of smart cards whether or not with prepaid account units.
  • the various authentication methods of a smart card or the like are intended to prevent piracy or falsification of a card either by using a discrete device reproducing the card, or by pirating a reading terminal. or by large-scale reproduction of falsified smart cards.
  • the private data itself is not sent, but a calculation result taking this private data into account, a number depending on a random number chosen by the integrated circuit and communicated to the external device, and a random number chosen by the external device and communicated to the card.
  • the result is then verified by the external device to authenticate the card.
  • the present invention aims to improve the procedures and systems for authenticating integrated circuits using private data originating from the integrated circuit.
  • the invention aims, more particularly, to optimize the anti-fraud security of electronic devices using an integrated circuit provided with private data by preventing the extraction of this private data by various attacks of the integrated circuit.
  • the present invention provides a method of extracting private data in an integrated circuit participating in an authentication procedure by means of an external device taking this private data into account, the private data being generated on demanded and made ephemeral.
  • a lifetime of this private data is initialized and this data is erased from at least one first storage element containing it, at the end of this lifespan.
  • the generation of the private data and the initialization of its lifetime are triggered by the same signal.
  • the lifetime of the private data is reduced as it is generated.
  • the lifetime is variable.
  • the private data is obtained at least partially from a network of physical parameters.
  • the network of physical parameters is programmable.
  • the network of physical parameters is programmed, at least partially, by a word supplied by a storage element.
  • the network of physical parameters is programmed, at least partially, by noise.
  • the network of physical parameters is also controlled outside the periods of generation of the private data.
  • the private data is obtained at least from a first data stored in the integrated circuit and from a second data generated on request by the network of physical parameters.
  • the second datum is made ephemeral.
  • the numbers of bits of the first and second data are close to each other, preferably equal.
  • the present invention also provides an integrated circuit, comprising means for implementing the method.
  • the circuit includes a reset circuit of at least one storage element.
  • the reset circuit consists of one or more delay elements initialized by a command to generate the private data.
  • FIG. 1 illustrates, in the form of a flowchart, a method of authenticating an integrated circuit using private data to which the present invention applies
  • FIG. 2 represents, in the form of a block diagram and very schematically, a circuit for extracting private data according to an embodiment of the present invention
  • FIG. 3 represents an embodiment of a network of physical parameters of an extraction circuit according to the present invention
  • FIGS. 4A and 4B illustrate, in the form of timing diagrams, the operation of the network of FIG. 3
  • Figures 5, 6 and 7 show three embodiments of a reset circuit of an extraction circuit according to the present invention.
  • a characteristic of the present invention is not to permanently store the private or secret data in binary form in the integrated circuit but to generate this private data on request, that is to say during a procedure of 'authentication.
  • the invention further provides that this private data is ephemeral, that is to say that it is no longer detectable in the integrated circuit after a predetermined time following its generation.
  • FIG. 1 represents, in the form of a simplified flowchart, an embodiment of a procedure authentication of the type to which the present invention applies. This example relates to the authentication of a smart card by an external device. In FIG. 1, the steps of the authentication procedure taking place on the card C side or on the reader R side have been highlighted.
  • An authentication phase naturally follows the introduction of a card into the reader, the sending of an identifier by the card to the reader or to a central, its verification by the central, then the extraction by the central of 'a data or public key v from the identifier communicated by the card.
  • This public key most often comes from a key table.
  • a number r (block 10). This number r is stored (block 11, MEM (r)) in the integrated circuit of the card. Then, we apply (block 12) to this number r a first algorithm ALG01 providing a result X. The result X is transmitted to the reader R which stores it (block 13, MEM (X)). On the reader side, we draw a random number e (block 14) which we memorize (block 15, MEM (e)). This number e is sent to the card C which itself stores it (block 16, MEM (e)).
  • the card then extracts its private data s (block 17) according to the method of the present invention.
  • This private data is taken into account in a second algorithm ALG02 (block 18) with the data r and e to provide a result Y.
  • the number r is erased after having been used for the calculation of the number Y and before 1 sending of the latter.
  • the result Y is sent to the reader R which verifies (block 19) by means of a third algorithm ALG03 that the quantity X is indeed equal to the application of this algorithm to the quantities Y, e and v.
  • the public key v is of course a function of the data or private key s of the card.
  • the reader supplies an authentication (T) or absence of authentication (F) indicator to the card (block 20).
  • T authentication
  • F absence of authentication
  • the authentication procedure is then completed.
  • An authentication method as described in FIG. 1 is known.
  • the invention intervenes only to provide the private data s in a characteristic manner.
  • the sizes of different data are generally important to improve security against hacking.
  • the different data taken into account can have the following sizes: n, g and X each represent approximately 1000 bits; r, s and Y each represent about 220 bits; and e represents about 30 bits.
  • the public key v can be calculated by the reader or the central office from the identifier of the card and from data sent by the latter.
  • FIG. 2 represents an embodiment of a cell 1 for extracting private data in an integrated circuit according to the present invention.
  • Cell 1 comprises a network of physical parameters (PPN) linked to the manufacture of the integrated circuit chip.
  • PPN physical parameters
  • This network of physical parameters 2 provides a large number of signals and participates in the generation of the private data s according to the invention.
  • a preferred embodiment of a network of physical parameters will be illustrated below in relation to FIG. 3.
  • a network classic of physical parameters consisting, for example in measuring electrical parameters. It may, for example, be a measurement of a threshold voltage of a transistor, a measurement of a resistance or a measurement of stray capacitance, a measurement of current produced by a source of current, a time constant measurement (for example, an RC circuit), a measurement of an oscillation frequency, etc.
  • a network classic of physical parameters consisting, for example in measuring electrical parameters. It may, for example, be a measurement of a threshold voltage of a transistor, a measurement of a resistance or a measurement of stray capacitance, a measurement of current produced by a source of current, a time constant measurement (for example, an RC circuit), a measurement of an oscillation frequency, etc.
  • the electrical parameter or parameters taken into account are specific to a manufacturing and constitute a signature of the integrated circuits resulting from this manufacturing.
  • these signals are converted into digital signals by means of an analog-to-digital converter 24 (ADC) and, where appropriate, multiplexed by a multiplexer 4 (MUX) to constitute a binary word SP2, stored in a register 25.
  • ADC analog-to-digital converter 24
  • MUX multiplexer 4
  • the word SP2 is therefore sensitive to technological and manufacturing process dispersions.
  • the converter 24 and the multiplexer 4 have been shown in dotted lines because they are optional elements.
  • the converter 24 can be omitted in the preferred embodiment of the network of physical parameters described later with reference to FIG. 3.
  • the electrical parameters measured by means of the network 2 are not always the same.
  • Network 2 is then programmable. It is parameterized or configured at each measurement from a binary word MP, stored in a register 26.
  • the word MP is specific to the integrated circuit chip and can be individualized from one card to another.
  • the measurement of physical parameters is triggered by a MES signal from a control unit 7 of cell 1.
  • Cell 1 preferably receives a single control signal St, triggering an extraction of the parameter s delivered on a single output terminal of cell 1.
  • the word SP2 is supplied to a combiner 8 also receiving a binary word SP1 stored in a register 9.
  • the role of the circuit 8 is to combine the words SP1 and SP2 to provide the private data s stored in a register 10.
  • the number s is then a k bit word obtained from the words SP1 and SP2 respectively on kl and k2 bits.
  • the numbers k1 and k2 of bits of the words SP1 and SP2 are equal. This keeps equality of difficulty to a possible pirate in case a part (SP1 or SP2) of the word s comes to be discovered.
  • the SP1 number differs from one card to another.
  • the combiner 8 guarantees the size of the data s and a non-zero value.
  • the use of a data SP1 specific to the card guarantees that the private key is unique whatever the data MP supplied to the network of physical parameters to configure it. According to a simplified embodiment, for example for a circuit of reduced size, it will be possible to seek, for a given size of private key, to limit the size of the network of physical parameters by increasing the size of the data item SP1.
  • cell 1 also includes a circuit 22 for resetting (resetting to one or one) of some of its registers.
  • the role of circuit 22 is in particular to make the presence of private data s in the register temporary.
  • the circuit 22 commands the reinitialization not only of the register 21 but also of the register 25 containing the data. SP2 extracted from the network 2. In other words, the lifetime of the private data and / or of its constituents is fixed from its generation.
  • An advantage of the present invention is that by combining the use of a network of physical parameters for condition at least part of the private data and a timed reset of the storage elements (for example, registers) storing this private data, a possible hacker is prevented from discovering the private data of the card by a visual examination, for example .
  • the combinations of the MP and SPl parameters conditioning the obtaining of the private data increase the difficulty of hacking.
  • the use of a combination of the words SP1 and SP2 is optional.
  • the data MP and SP1 are merged. In this case, only one register 9 or 26 is used.
  • the circuit 22 is for example controlled by a clock CLK triggered by the control unit 7 on arrival of a signal St for triggering the extraction of the parameter s.
  • this code can be stored directly or modified in the register 9 to constitute the code SP1.
  • circuit 22 can also reset register 9 to prevent the permanent presence of the SP1 code on the card. This function is illustrated by a dotted line in Figure 2.
  • a noise source (dotted lines 23). This involves providing the physical parameters network with random orders outside of periods authentication. This then makes pirating more difficult by observing the consumption of the circuit. By operating network 2 continuously, it will be more difficult for a hacker to identify when it is used to generate a key.
  • a hacker may consider network 2 as a simple source of analog noise used to interfere with consumption, which is known per se, and consequently eliminate the contribution to consumption in its attack, including when the network is used to generate a key.
  • the measurement signal then commands a multiplexer responsible for selecting or combining the configuration signals represented by the word MP and the bits M23 arriving on the link 23.
  • the signal MES is, for example, a trigger bit of a multiplexer 2 '' MP and M23 signals.
  • the noise source 23 can replace all or part of the word MP in the configuration or programming of the network 2.
  • the word MP is permanently supplied to the network 2 which then spends its time generating the data SP2.
  • the private key s remains however ephemeral when combined with the data SP1. There is then even more chance that the hacker filters the response in consumption of network 2 during an attack consisting in examining the consumption of the circuit.
  • a network of physical parameters consisting in measuring electrical parameters present in the network in the form of resistances, stray capacitances or the like is not the subject of the present invention.
  • Such an embodiment is perfectly conventional. It could be, for example, a network of resistors and / or switchable capacitors associated in parallel and / or in series, the switches being controlled as a function of the configuration signals MP and possibly M23 arriving on the network 2.
  • FIG. 3 represents the electrical diagram of a preferred embodiment of a network of physical parameters according to the present invention.
  • circuit 2 comprises a single input terminal 42 intended to receive a digital signal E for triggering a generation.
  • the signal E must include, as will be seen below in relation to FIGS. 4A and 4B, at least one edge per identification. It could be directly the signal St.
  • Circuit 2 directly delivers a binary code B ⁇ , B2, ..., Bi- ⁇ # Bi, ..., Bn-i, Bn on a predetermined number of bits, this code being sensitive to technological and process dispersions. circuit manufacturing.
  • Each bit B ⁇ is delivered on a terminal 3 ⁇ , 32, • -., 3 ⁇ - ⁇ , 3 ⁇ ⁇ • • -,, 3 nl » 3 n ⁇ u circuit 2 which is specific to it. Circuit 2 therefore delivers the identification code in parallel form.
  • Each bit B ⁇ of the identification code is associated with an electrical path Pi, P2, ..., Pi, ..., P n connecting the common input terminal 42 to a terminal 3i of the same rank.
  • the delays brought by the different electrical paths Pi are chosen to be slightly different from each other so as to guarantee sensitivity to the technological dispersions of the manufacturing process.
  • an average electrical path 44 (CO) is provided for fixing the instant of reading from the appearance of the trigger edge of the input signal E
  • the path 44 connects the entrance 42 of the circuit
  • each electric path Pi includes a delay element 6 ⁇ (Cl), 62 (C2 ) ..., 6i (Ci) ..., 6 n (Cn) connecting input 42 of the circuit to input D of the corresponding flip-flop on the path.
  • the delay elements 6i are the elements which, according to the present invention, have different delays with respect to each other.
  • the flip-flops 5i preferably have the same constitution. However, they participate in the delay brought to the input signal to the respective output terminals of circuit 2 with respect to the average delay CO brought by the element 44.
  • this edge arrives on the respective entries D of the rockers at different times.
  • the reading of the input state of the different flip-flops is synchronized by the edge of the signal E delayed, this time by the element 44. It is in particular for this reason that a CO delay corresponding approximately to the average delay of the different elements 6i.
  • the different outputs 3i of circuit 2 are connected individually at the input of a register for storing the binary code obtained, each bit Bi corresponding to one of the outputs of the circuit.
  • this register is the register 25 in FIG. 2.
  • FIGS. 4A and 4B illustrate, in the form of timing diagrams and without respect for scale, the operation of the network 2 of FIG. 3.
  • FIGS. 4A and 4B represent examples of patterns of signal E, and of signals at the output of the different delay elements.
  • the chronograms have been designated by the references CO, Cl, C2, C3 and C4.
  • FIGS. 4A and 4B represents the difference between two circuits 1 integrated on chips from different manufacturers.
  • FIG. 4B illustrates the same circuit resulting from a different manufacturing process therefore giving a different chip.
  • the code obtained is different. For example, it is the code 0010.
  • an instant t5 has been made arbitrarily identical to the case in FIG. 4A.
  • the instants t'0, t'1, t'2, t'3 and t'4 at which the edge of the signal E has finished traversing the respective paths C0, Cl, C2, C3 and C4 are different from the case of Figure 4A.
  • the retarding element C0 is itself sensitive to technological and manufacturing process dispersions. This does not, however, affect the implementation of the invention since this delay represents a average delay and where the code sought is arbitrary. Indeed, for the generation of a private key, what is important is that integrated circuits originating from the same manufacturing process provide the same code. As the retarding elements are sensitive to dispersions in the manufacturing process, this will be the case with the implementation of the preferred embodiment of the network 2 of physical parameters.
  • An advantage of this embodiment is that the network 2 is particularly sensitive.
  • the detectable difference of the delays brought by the different paths is of the order of a picosecond.
  • the dispersions of the manufacturing or technological processes most often bring differences of the order of at least ten picoseconds.
  • Another advantage is that in case of drift in time of one of the delays brought by the elements, this does not affect the results of the circuit. Indeed, all the delay elements preferably being of similar constitution, the dispersion will be in the same direction for all the elements (paths).
  • any integrated elements sensitive to technological dispersions or influenced by the manufacturing process can be used. It could be, for example, series of resistors and / or capacitors.
  • resistors it will be possible to use resistors in the thickness of the integrated circuit, but it will be preferable to use resistors in polycrystalline silicon whose value is linked to the geometry and which have the advantage of being less dependent on the temperature.
  • the retarding elements may take other forms, provided that they are sensitive to technological dispersions and / or manufacturing processes.
  • the choice of the range of variation of the delays brought by the different elements depends on the application and the desired sensitivity.
  • An advantage of the network of physical parameters illustrated in FIG. 3 is that it avoids the use of an analog / digital converter 24 insofar as the binary word is directly delivered by the respective outputs of the flip-flops.
  • Figures 5 to 7 show, schematically and partially, different embodiments of the reset circuit 22.
  • the circuit 22 consists of several delay elements 71 ( ⁇ ), 72 ( ⁇ ') f 73 ( ⁇ ") to differentiate the instants of reinitialization of the registers 25, 9 and 21
  • the element 71 brings the delay ⁇ for resetting the register 25.
  • the element 72 and the element 71 with which it is in series bring the delay ⁇ + ⁇ ′ for resetting the register 9.
  • the element 73 and the element 71 with which it is in series provide the delay ⁇ + ⁇ "for resetting the register 21.
  • the signal applied to the delay element 71 constituting the first element of circuit 22 can be directly the signal bit St which can also constitute the MES bit for controlling the network of physical parameters.
  • the signal MES is used to trigger a delay element 74 providing a delay minimal ⁇ m.
  • FIG. 6 also illustrates a more detailed example of controlling the network of physical parameters. as in FIG. 2.
  • a multiplexer 76 has been shown therein for combining the MP signals and the noise 23 or for selecting the MP signal or the noise 23.
  • the reading of this multiplexer is controlled by the signal MES.
  • the output of the multiplexer delivers a configuration word in register 77 (REG). This configuration word is used for the physical parameter network 2 "proper and, according to this embodiment, for configuring the variable delay ⁇ v.
  • a fixed delay ⁇ is used, provided by an element 71.
  • the delay ⁇ is triggered by setting network of physical parameters, that is to say by the multiplexer 76 or by the register 77 (not shown in FIG. 7), or by a signal produced by the network itself.
  • the retarding element 71 can of course be associated with the elements 72 and 73 of FIG. 5.
  • the various exemplary embodiments as well as others can be provided individually or in combination.
  • the present invention is susceptible of various variants and modifications which will appear to those skilled in the art.
  • the invention has been described in relation to a particular authentication method, it applies regardless of the authentication procedure envisaged, provided that it uses private data on the part of the circuit to be identified.
  • storage registers which may be replaced by any suitable storage element, for example memories or parts of memory which may or may not be volatile depending on the type of data stored.
  • the writing and reading of the data in these storage elements may be serial or parallel.
  • provision may be made to reduce the time of presence of the private key as it is generated during the same authentication, for example during successive generations required by unsuccessful authentication. This further improves reliability by reducing the presence of the private key in the event that it is an attack aimed at detecting this key.

Abstract

L'invention concerne un procédé et un circuit d'extraction d'une donnée secrète dans un circuit intégré participant à une procédure d'authentification, la donnée secrète étant obtenue au moins partiellement à partir d'un réseau de paramètres physiques liés à la fabrication de la puce de circuit intégré. La donnée secrète est générée sur demande et rendue éphémère.

Description

EXTRACTION D'UNE DONNEE PRIVEE POUR AUTHENTIFICATION D'UN
CIRCUIT INTÉGRÉ
La présente invention concerne l'authentification d'un circuit intégré ou d'un élément ou sous-ensemble électronique contenant un tel circuit au moyen d'une procédure d'authentification ayant recours à une donnée secrète contenue dans le circuit intégré. L'invention concerne plus particulièrement les procédures d'authentification basées sur l'utilisation d'une donnée ou clé privée (dite aussi secrète) au moyen d'un dispositif externe. Un exemple d'application de la présente invention est le domaine des cartes à puce qu'elles soient à unités de compte prépayées ou non.
Les divers procédés d'authentification d'une carte à puce ou analogue ont pour but d'éviter le piratage ou la falsification d'une carte soit par utilisation d'un dispositif discret reproduisant la carte, soit par piratage d'un terminal de lecture ou encore par reproduction à grande échelle de cartes à puce falsifiées.
Les procédés d'authentification les plus performants ont recours à une donnée privée présente dans le circuit intégré à authentifier et à une donnée ou clé dite publique, dépendant de cette donnée privée et stockée dans un dispositif externe. La donnée privée est mise en jeu de façon indirecte à chaque besoin d'authentification du circuit intégré, sans qu'il y ait "transfert de connaissance". Dans des procédés dits "sans transfert de connaissance" (ou "zero-knowledge") , 1 'authentification se déroule suivant un protocole qui, de façon prouvée, et sous des hypothèses reconnues comme parfaitement raisonnables par la communauté scientifique, ne révèle rien de la clé secrète de l'entité dont la signature est à authentifier. Des exemples de procédés d'authentification connus auxquels s'applique la présente invention sont décrits dans la demande de brevet français n° 2 716 058 et dans le brevet américain n° 4 995 082.
L' inconvénient du recours à une donnée privée par ailleurs indispensable pour distinguer ou différencier des ensembles ou sous-ensembles électroniques, par exemple des cartes à puce, les uns par rapport aux autres est que cette donnée constitue une donnée stockée dans le composant à identifier. Une telle donnée est par conséquent susceptible d' être piratée par examen de 1 'élément de stockage de cette donnée dans la carte à puce, ou par piratage des registres dans lesquels est stockée la donnée, etc. La donnée privée est de plus généralement immuable pour une carte à puce donnée afin de permettre une authentification répétitive de celle-ci. Il en découle une fragilité de la fonction d'authentification.
Dans une application à des cartes à puce prépayées (par exemple, des cartes d'unités téléphoniques) , si la donnée privée est la même pour toute une famille de carte à puce, cela rend possible des piratages à grande échelle.
En pratique, on n'envoie pas la donnée privée elle- même, mais un résultat de calcul prenant en compte cette donnée privée, un nombre fonction d'un nombre aléatoire choisi par le circuit intégré et communiqué au dispositif externe, et un nombre aléatoire choisi par le dispositif externe et communiqué à la carte. Le résultat est alors vérifié par le dispositif externe pour authentifier la carte. La présente invention vise à améliorer les procédures et systèmes d'authentification de circuits intégrés ayant recours à une donnée privée émanant du circuit intégré.
L'invention vise, plus particulièrement, à optimiser la sécurité anti-fraude des dispositifs électroniques ayant recours à un circuit intégré pourvu d'une donnée privée en empêchant 1 ' extraction de cette donnée privée par diverses attaques du circuit intégré.
Pour atteindre ces objets, la présente invention prévoit un procédé d'extraction d'une donnée privée dans un circuit intégré participant à une procédure d'authentification au moyen d'un dispositif externe tenant compte de cette donnée privée, la donnée privée étant générée sur demande et rendue éphémère . Selon un mode de réalisation de la présente invention, à chaque génération de la donnée privée, on initialise une durée de vie de cette donnée privée et on efface cette donnée d'au moins un premier élément de mémorisation la contenant, à l'issue de cette durée de vie. Selon un mode de réalisation de la présente invention, la génération de la donnée privée et l'initialisation de sa durée de vie sont déclenchées par un même signal.
Selon un mode de réalisation de la présente invention, on réduit la durée de vie de la donnée privée au fur et à mesure de ses générations.
Selon un mode de réalisation de la présente invention, la durée de vie est variable.
Selon un mode de réalisation de la présente invention, la donnée privée est obtenue au moins partiellement à partir d'un réseau de paramètres physiques.
Selon un mode de réalisation de la présente invention, le réseau de paramètres physiques est programmable.
Selon un mode de réalisation de la présente invention, le réseau de paramètres physiques est programmé, au moins partiellement, par un mot fourni par un élément de mémorisation. Selon un mode de réalisation de la présente invention, le réseau de paramètres physiques est programmé, au moins partiellement, par du bruit.
Selon un mode de réalisation de la présente invention, on commande le réseau de paramètres physiques également hors des périodes de génération de la donnée privée.
Selon un mode de réalisation de la présente invention, la donnée privée est obtenue au moins à partir d'une première donnée mémorisée dans le circuit intégré et d'une deuxième donnée générée sur demande par le réseau de paramètres physiques .
Selon un mode de réalisation de la présente invention, on rend éphémère la deuxième donnée.
Selon un mode de réalisation de la présente invention, les nombres de bits des première et deuxième données sont proches l'un de l'autre, de préférence égaux.
La présente invention prévoit également un circuit intégré, comportant des moyens pour la mise en oeuvre du procédé . Selon un mode de réalisation de la présente invention, le circuit comporte un circuit de réinitialisation d'au moins un élément de mémorisation.
Selon un mode de réalisation de la présente invention, le circuit de réinitialisation est constitué d'un ou plusieurs éléments retardateurs initialisés par une commande de génération de la donnée privée.
Selon un mode de réalisation de la présente invention, le retard apporté par au moins un élément retardateur du circuit de réinitialisation est variable. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 illustre, sous forme d'organigramme, un procédé d'authentification d'un circuit intégré mettant en oeuvre une donnée privée auquel s'applique la présente invention ; la figure 2 représente, sous forme de schéma-blocs et de façon très schématique, un circuit d'extraction d'une donnée privée selon un mode de réalisation de la présente invention ; la figure 3 représente un mode de réalisation d'un réseau de paramètres physiques d'un circuit d'extraction selon la présente invention ; les figures 4A et 4B illustrent, sous forme de chronogrammes, le fonctionnement du réseau de la figure 3 ; et les figures 5, 6 et 7 représentent trois modes de réalisation d'un circuit de réinitialisation d'un circuit d'extraction selon la présente invention.
Les mêmes éléments ont été désignés par les mêmes références aux différentes figures. Pour des raisons de clarté, seules les étapes de procédés et les éléments du circuit d'extraction qui sont nécessaires à la compréhension de l'invention ont été représentés aux figures et seront décrits par la suite. En particulier, les procédés d'authentification et les algorithmes ayant recours à des données privées sont parfaitement connus et ne seront pas détaillés, sauf en ce qui concerne la fourniture de la donnée privée faisant l'objet de 1 ' invention.
Une caractéristique de la présente invention est de ne pas stocker, de façon permanente, la donnée privée ou secrète sous forme binaire dans le circuit intégré mais de générer cette donnée privée sur demande, c'est-à-dire lors d'une procédure d'authentification. L'invention prévoit de plus que cette donnée privée soit éphémère, c'est-à-dire qu'elle ne soit plus détectable dans le circuit intégré au bout d'un temps prédéterminé qui suit sa génération.
La figure 1 représente, sous forme d'organigramme simplifié, un mode de mise en oeuvre d'une procédure d'authentification du type auquel s'applique la présente invention. Cet exemple concerne 1 ' authentification d'une carte à puce par un dispositif externe. En figure 1, on a fait ressortir les étapes de la procédure d'authentification se déroulant côté carte C ou côté lecteur R.
Une phase d'authentification suit bien entendu l'introduction d'une carte dans le lecteur, l'envoi d'un identifiant par la carte au lecteur ou à un central, sa vérification par le central, puis l'extraction par le central d'une donnée ou clé publique v à partir de l'identifiant communiqué par la carte. Cette clé publique provient le plus souvent d'une table de clés.
Pour la phase d'authentification proprement dite, on commence par tirer aléatoirement, côté carte, un nombre r (bloc 10). Ce nombre r est mémorisé (bloc 11, MEM(r)) dans le circuit intégré de la carte. Puis, on applique (bloc 12) à ce nombre r un premier algorithme ALG01 fournissant un résultat X. Le résultat X est transmis au lecteur R qui le mémorise (bloc 13, MEM(X)). Côté lecteur, on tire un nombre aléatoire e (bloc 14) que l'on mémorise (bloc 15, MEM(e)) . Ce nombre e est envoyé à la carte C qui elle-même le mémorise (bloc 16, MEM(e)) .
La carte extrait alors sa donnée privée s (bloc 17) selon le procédé de la présente invention. Cette donnée privée s est prise en compte dans un deuxième algorithme ALG02 (bloc 18) avec les données r et e pour fournir un résultat Y. De préférence, le nombre r est effacé après avoir été utilisé pour le calcul du nombre Y et avant 1 ' envoi de ce dernier. Le résultat Y est envoyé au lecteur R qui vérifie (bloc 19) au moyen d'un troisième algorithme ALG03 que la grandeur X est bien égale à l'application de cet algorithme aux grandeurs Y, e et v.
La clé publique v est bien entendu fonction de la donnée ou clé privée s de la carte. Selon le résultat du test de cohérence, le lecteur fournit un indicateur d'authentification (T) ou d'absence d'authentification (F) à la carte (bloc 20) . La procédure d'authentification est alors terminée. Un procédé d'authentification tel que décrit en figure 1 est connu. L ' invention intervient uniquement pour fournir la donnée privée s de façon caractéristique.
Les tailles des différentes données sont généralement importantes pour améliorer la sécurité contre le piratage.
Selon un exemple particulier de réalisation, les différentes grandeurs sont liées entre elles par les algorithmes et relations suivantes : les clés publiques v et privées s sont liées entre elles par la relation v = g~s modulo n, où g représente un générateur de groupe cyclique et n un nombre entier ; le premier algorithme ALGOl est X = gr modulo n ; le deuxième algorithme ALG02 est Y = r + e.s ; et le troisième algorithme ALG03 est X = gγ.ve modulo n. Toujours selon cet exemple, les différentes données prises en compte peuvent avoir les tailles suivantes : n, g et X représentent chacun environ 1000 bits ; r, s et Y représentent chacun environ 220 bits ; et e représente environ 30 bits. On notera que divers algorithmes sont connus de la technique et pourront être mis en oeuvre en ayant recours au procédé de l'invention. Par exemple, la clé publique v pourra être calculée par le lecteur ou le central à partir de l'identifiant de la carte et d'une donnée émise par cette dernière .
La figure 2 représente un mode de réalisation d'une cellule 1 d'extraction de donnée privée dans un circuit intégré selon la présente invention. La cellule 1 comporte un réseau de paramètres physiques (PPN) liés à la fabrication de la puce de circuit intégré. Ce réseau de paramètres physiques 2 fournit un grand nombre de signaux et participe à la génération de la donnée privée s selon l'invention.
Un mode de réalisation préféré d'un réseau de paramètres physiques sera illustré par la suite en relation avec la figure 3. Toutefois, on pourra également recourir à un réseau classique de paramètres physiques consistant, par exemple à mesurer des paramètres électriques. Il peut s'agir, par exemple d'une mesure d'une tension seuil d'un transistor, d'une mesure d'une résistance ou d'une mesure de capacité parasite, d'une mesure de courant produit par une source de courant, d'une mesure de constante de temps (par exemple, un circuit RC) , d'une mesure d'une fréquence d'oscillation, etc. Comme ces caractéristiques sont sensibles aux dispersions technologiques et de procédé de fabrication, on peut considérer que le ou les paramètres électriques pris en compte sont propres à une fabrication et constituent une signature des circuits intégrés issus de cette fabrication.
Dans l'exemple d'une mesure de paramètres électriques, ces signaux sont convertis en signaux numériques au moyen d'un convertisseur analogique numérique 24 (ADC) et le cas échéant multiplexes par un multiplexeur 4 (MUX) pour constituer un mot binaire SP2, stocké dans un registre 25. Le mot SP2 est donc sensible aux dispersions technologiques et de procédé de fabrication. Le convertisseur 24 et le multiplexeur 4 ont été représentés en pointillés car il s'agit d'éléments optionnels.
En particulier, le convertisseur 24 pourra être omis dans le mode de réalisation préféré du réseau de paramètres physiques décrit ultérieurement en relation avec la figure 3.
De préférence, les paramètres électriques mesurés au moyen du réseau 2 ne sont pas toujours les mêmes. Le réseau 2 est alors programmable. Il est paramétré ou configuré à chaque mesure à partir d'un mot binaire MP, stocké dans un registre 26. Le mot MP est propre à la puce de circuit intégré et peut être individualisé d'une carte à une autre. La mesure des paramètres physiques est déclenchée par un signal MES issu d'une unité de commande 7 de la cellule 1.
La cellule 1 reçoit de préférence un unique signal de commande St, déclencheur d'une extraction du paramètre s délivré sur une unique borne de sortie de la cellule 1. Le mot SP2 est fourni à un combineur 8 recevant également un mot binaire SP1 stocké dans un registre 9. Le rôle du circuit 8 est de combiner les mots SP1 et SP2 pour fournir la donnée privée s stockée dans un registre 10. A titre d'exemple particulier de réalisation, la combinaison opérée par le combineur 8 peut être du type : s = ((SP1 - SP2)2 + (SP1 + SP2)2)2 modulo P, où P est un nombre premier sur k bits. Le nombre s est alors un mot de k bits obtenu à partir des mots SP1 et SP2 respectivement sur kl et k2 bits. De préférence, les nombres kl et k2 de bits des mots SP1 et SP2 sont égaux. Cela permet de garder l'égalité de difficulté à un pirate éventuel pour le cas où une partie (SP1 ou SP2) du mot s viendrait à être découverte.
Comme le nombre MP, le nombre SP1 est différent d'une carte à l'autre. Le combineur 8 garantit la taille de la donnée s et une valeur non nulle. Le recours à une donnée SP1 propre à la carte garantit que la clé privée s soit unique quelle que soit la donnée MP fournie au réseau de paramètres physiques pour le configurer. Selon un mode de réalisation simplifié, par exemple pour un circuit de taille réduite, on pourra chercher, pour une taille de clé privée donnée, à limiter la taille du réseau de paramètres physiques en augmentant la taille de la donnée SP1.
Selon 1 ' invention, la cellule 1 comporte également un circuit 22 de réinitialisation (remise à zéro ou à un) de certains de ses registres. Le circuit 22 a notamment pour rôle de rendre temporaire la présence de la donnée privée s dans le registre 21. Pour garantir une sécurité optimale, le circuit 22 (Res) commande la réinitialisation non seulement du registre 21 mais également du registre 25 contenant la donnée SP2 extraite du réseau 2. En d'autres termes, on fixe la durée de vie de la donnée privée et/ou de ses constituants à partir de sa génération.
Un avantage de la présente invention est qu'en combinant le recours à un réseau de paramètres physiques pour conditionner au moins une partie de la donnée privée et à une réinitialisation temporisée des éléments de mémorisation (par exemple, des registres) stockant cette donnée privée, on empêche à un pirate éventuel de découvrir la donnée privée de la carte par un examen par exemple visuel .
Les combinaisons des paramètres MP et SPl conditionnant l'obtention de la donnée privée augmentent la difficulté de piratage. On notera toutefois que le recours à une combinaison des mots SPl et SP2 est optionnel. On pourra dans une première version se contenter de générer directement la donnée privée à partir du réseau de paramètres physiques et de rendre celle-ci éphémère grâce au circuit 22. Selon une autre variante simplifiée de réalisation, les données MP et SPl sont confondues. Dans ce cas, un seul registre 9 ou 26 est utilisé. On pourra également détecter la cohérence de la réponse du réseau de paramètres physiques dans la mesure où les données SPl et SP2 sont alors corrélées. Cela peut permettre, par exemple, de détecter une copie réalisée après piratage de la donnée SPl et reproduction du réseau 2, si les dispersions technologiques ou de procédé de fabrication sont différentes pour le circuit d'origine et le circuit pirate.
Le circuit 22 est par exemple commandée par une horloge CLK déclenchée par 1 'unité de commande 7 à 1 'arrivée d'un signal St de déclenchement de 1 'extraction du paramètre s . Selon un mode de réalisation de l'invention appliqué au cas ou un code est saisi par l'utilisateur de la carte, ce code peut être stocké de manière directe ou modifiée dans le registre 9 pour constituer le code SPl. Dans ce cas, le circuit 22 peut également remettre à zéro le registre 9 pour empêcher la présence permanente du code SPl sur la carte. Cette fonction est illustrée par un pointillé en figure 2.
Selon une autre variante, on peut adjoindre à la commande du réseau de paramètres physiques une source de bruit (pointillés 23) . Il s'agit de fournir au réseau de paramètres physiques des commandes aléatoires hors de périodes d'authentification. Cela rend alors plus difficile le piratage par observation de la consommation du circuit. En faisant fonctionner le réseau 2 en permanence, il sera plus difficile pour un pirate de repérer à quel moment celui-ci est utilisé pour générer une clé. De plus, un pirate pourra considérer le réseau 2 comme une simple source de bruit analogique utilisée pour brouiller la consommation, ce qui est connu en soi, et par suite éliminer la contribution à la consommation dans son attaque, y compris au moment où le réseau est utilisé pour générer une clé. Le signal de mesure commande alors un multiplexeur chargé de sélectionner ou de combiner les signaux de configuration représentés par le mot MP et les bits M23 arrivant sur la liaison 23. Le signal MES est, par exemple, un bit de déclenchement d'un multiplexeur 2' des signaux MP et M23. La source de bruit 23 peut remplacer tout ou partie du mot MP dans le paramétrage ou la programmation du réseau 2.
Selon une autre variante, le mot MP est fourni en permanence au réseau 2 qui passe alors son temps à générer la donnée SP2. La clé privée s reste toutefois générée de façon éphémère lors de la combinaison avec la donnée SPl. Il y a alors encore plus de chances que le pirate filtre la réponse en consommation du réseau 2 lors d'une attaque consistant en examiner la consommation du circuit.
La réalisation d'un réseau de paramètres physiques consistant à mesurer des paramètres électriques présents dans le réseau sous la forme de résistances, de capacités parasites ou analogues ne fait pas l'objet de la présente invention. Une telle réalisation est parfaitement classique. Il pourra s'agir, par exemple, d'un réseau de résistances et/ou de capacités commutables associées en parallèle et/ou en série, les commutateurs étant commandés en fonction des signaux de configuration MP et éventuellement M23 arrivant sur le réseau 2.
En guise de réseaux de paramètres physiques, on pourra également recourir à des circuits faisant appel à une mesure temporelle. Par exemple, on mesure le temps de lecture/écriture d'une mémoire de type EEPROM. Un exemple de réseau de paramètres physiques de ce type est décrit dans le brevet américain N° 5818738.
La figure 3 représente le schéma électrique d'un mode de réalisation préféré d'un réseau de paramètres physiques selon la présente invention.
Dans cet exemple, le circuit 2 comporte une unique borne 42 d'entrée destinée à recevoir un signal numérique E de déclenchement d'une génération. Pour la mise en oeuvre de l'invention, le signal E doit comprendre, comme on le verra par la suite en relation avec les figures 4A et 4B, au moins un front par identification. Il pourra s'agir directement du signal St.
Le circuit 2 délivre directement un code binaire B^, B2, ..., Bi-ι# Bi, ..., Bn-i, Bn sur un nombre de bits prédéterminé, ce code étant sensible aux dispersions technologiques et de procédé de fabrication du circuit. Chaque bit B^ est délivré sur une borne 3^, 32, •-., 3±-ι, 3±ι • • - , 3n-l» 3n ^u circuit 2 qui lui est propre. Le circuit 2 délivre donc le code d'identification sous forme parallèle.
A chaque bit B^ du code d'identification est associé un chemin électrique Pi, P2 , ... , Pi, ... , Pn reliant la borne d'entrée commune 42 à une borne 3i de même rang. De préférence, les retards apportés par les différents chemins électriques Pi sont choisis pour être légèrement différents les uns des autres de façon à garantir une sensibilité aux dispersions technologiques du procédé de fabrication.
On voit donc déjà que, par les différents retards apportés par les chemins électriques, le front déclencheur du signal d'entrée E est reproduit sur les différentes sorties à des instants différents.
On prévoit d'effectuer la lecture de l'information présente aux sorties du circuit 2 de façon synchronisée et à un instant correspondant, de façon approximative, au retard moyen théorique entre les différents chemins électriques. Plus précisément, selon le mode de réalisation préféré de l'invention illustré par la figure 3, on prévoit un chemin électrique moyen 44 (CO) pour fixer l'instant de lecture à partir de l'apparition du front déclencheur du signal d'entrée E. Par exemple, le chemin 44 relie l'entrée 42 du circuit
2 aux bornes Ck de bascules 5^, 52, ..., 5i, ..., 5n faisant partie des chemins électriques respectifs P^, P2, ..., Pi, •-., Pn et dont les sorties respectives Q constituent les bornes 3χ, 32, ..., 3i, ..., 3n de sortie du circuit 2. Selon ce mode de réalisation, chaque chemin électrique Pi comporte un élément retardateur 6^ (Cl), 62 (C2) ..., 6i (Ci) ..., 6n (Cn) reliant l'entrée 42 du circuit à l'entrée D de la bascule correspondante du chemin. Les éléments retardateurs 6i sont les éléments qui présentent, selon la présente invention, des retards différents les uns par rapport aux autres. En effet, les bascules 5i ont, de préférence, la même constitution. Elles participent toutefois au retard apporté au signal d'entrée jusqu'aux bornes de sortie respective du circuit 2 par rapport au retard moyen CO apporté par 1 'élément 44. Lorsqu'on applique un front sur le signal d'entrée E, ce front arrive sur les entrées D respectives des bascules à des instants différents. La lecture de l'état d'entrée des différentes bascules est synchronisée par le front du signal E retardé, cette fois, par l'élément 44. C'est notamment pour cette raison que l'on choisit preferentiellement un retard CO correspondant approximativement au retard moyen des différents éléments 6i.
Dans l'exemple de la figure 3, les différentes sorties 3i du circuit 2 sont reliées individuellement en entrée d'un registre de mémorisation du code binaire obtenu, chaque bit Bi correspondant à l'une des sorties du circuit. En pratique, ce registre est le registre 25 de la figure 2.
Les figures 4A et 4B illustrent, sous forme de chronogrammes et sans respect d'échelle, le fonctionnement du réseau 2 de la figure 3. Les figures 4A et 4B représentent des exemples d'allures du signal E, et des signaux en sortie des différents éléments retardateurs. Dans l'exemple des figures 4A et 4B, on considère pour simplifier le cas d'un code binaire sur quatre bits. Les chronogrammes ont été désignés par les références CO, Cl, C2, C3 et C4.
La différence entre les figures 4A et 4B représente la différence entre deux circuits 1 intégrés sur des puces issues de fabrications différentes.
En figure 4A, on suppose qu'à un instant t5, on déclenche un front montant sur le signal E. Ce front apparaît sur les différentes entrées des bascules D (correspondant aux sorties des éléments retardateurs Cl, C2, C3 et C4) à des instants respectifs différents tl, t2, t3 et t4. Par ailleurs, l'élément 44 (CO) apporte un retard déclenchant la lecture des données en entrée des bascules à un instant tO. Tous les chemins qui génèrent un retard supérieur au retard CO fournissent un bit à 1 'état 0 dans la mesure où le front du signal E ne leur est pas encore parvenu. Tous les chemins qui gênèrent un délai inférieur au délai CO produisent un bit à 1 ' état 1 dans la mesure où le front du signal E arrive sur l'entrée de la bascule correspondante avant l'expiration du délai CO. Dans l'exemple de la figure 4A, à l'instant tO, on fournit le code 1010 comme code d' identification.
La figure 4B illustre le même circuit issu d'un procédé de fabrication différent donnant donc une puce différente. Le code obtenu y est différent. Par exemple, il s'agit du code 0010. En figure 4B, on a fait apparaître arbitrairement un instant t5 identique au cas de la figure 4A. Par contre, les instants t'0, t'1, t'2, t'3 et t'4 auxquels le front du signal E a terminé de parcourir les chemins respectifs C0, Cl, C2, C3 et C4 sont différents du cas de la figure 4A.
On remarquera que l'élément retardateur C0 est lui- même sensible aux dispersions technologiques et de procédé de fabrication. Cela n'a cependant pas d'incidence pour la mise en oeuvre de 1 ' invention dans la mesure où ce retard représente un retard moyen et où le code recherché est arbitraire. En effet, pour la génération d'une clé privée, ce qui est important, c'est que des circuits intégrés issus d'un même procédé de fabrication fournissent le même code. Comme les éléments retardateurs sont sensibles aux dispersions de procédé de fabrication, ce sera le cas avec la mise en oeuvre du mode de réalisation préféré du réseau 2 de paramètres physiques.
Un avantage de ce mode de réalisation est que le réseau 2 est particulièrement sensible. En pratique, la différence détectable des retards apportés par les différents chemins est de l'ordre de la picoseconde. Or, les dispersions des procédés de fabrication ou technologiques apportent le plus souvent des différences de l'ordre d'au moins une dizaine de picosecondes . Un autre avantage est qu'en cas de dérive dans le temps d'un des retards apportés par les éléments, cela n'affecte pas les résultats du circuit. En effet, tous les éléments de retard étant de préférence de constitution similaire, la dispersion sera dans le même sens pour tous les éléments (chemins) .
Pour réaliser les éléments retardateurs des chemins électriques du réseau de la figure 3, on pourra utiliser n'importe quels éléments intégrés sensibles aux dispersions technologiques ou influencés par le procédé de fabrication. Il pourra s'agir, par exemple, de séries de résistances et/ou de condensateurs. Pour les résistances, on pourra recourir à des résistances dans l'épaisseur du circuit intégré, mais on préférera utiliser des résistances en silicium polycristallin dont la valeur est liée à la géométrie et qui présentent l'avantage d'être moins dépendante de la température. Bien entendu, les éléments retardateurs pourront prendre d'autres formes, pourvu d'être sensibles aux dispersions technologiques et/ou de procédés de fabrication. De plus, le choix de la plage de variation des retards apportés par les différents éléments dépendent de l'application et de la sensibilité souhaitée. Un avantage du réseau de paramètres physiques illustré par la figure 3 est qu'il évite le recours à un convertisseur analogique/numérique 24 dans la mesure où le mot binaire est directement délivré par les sorties respectives des bascules. Les figures 5 à 7 représentent, de façon schématique et partielle, différents modes de réalisation du circuit 22 de réinitialisation.
Selon un premier mode de réalisation illustré par la figure 5, le circuit 22 est constitué de plusieurs éléments retardateurs 71 (τ) , 72 (τ')f 73 (τ") pour différencier les instants de réinitialisation des registres 25, 9 et 21. Dans l'exemple de la figure 5, l'élément 71 apporte le retard τ de réinitialisation du registre 25. L'élément 72 et l'élément 71 avec lequel il est en série apportent le retard τ+τ' de réinitialisation du registre 9. L'élément 73 et l'élément 71 avec lequel il est en série apportent le retard τ+τ" de réinitialisation du registre 21. On voit que, de façon simplifiée, le signal appliqué à l'élément retardateur 71 constituant le premier élément du circuit 22 peut être directement le bit du signal St qui peut également constituer le bit MES de commande du réseau de paramètres physiques. Dans ce cas, il suffit que les entrées de réinitialisation des différents registres soient activables par l'état approprié du bit St. Selon le deuxième mode de réalisation de la figure 6, on utilise le signal MES pour déclencher un élément retardateur 74 fournissant un retard minimal τm. Puis on ajoute à ce retard minimal, un retard variable τv fourni par un élément 75 configurable en fonction du signal MP et, s'il existe, du bruit 23. La figure 6 illustre également un exemple de commande du réseau de paramètres physiques plus détaillé qu'en figure 2. On y a fait figurer un multiplexeur 76 de combinaison des signaux MP et du bruit 23 ou de sélection du signal MP ou du bruit 23. La lecture de ce multiplexeur est commandée par le signal MES. La sortie du multiplexeur délivre un mot de configuration dans un registre 77 (REG) . Ce mot de configuration sert au réseau de paramètres physiques 2" proprement dit et, selon ce mode de réalisation, à configurer le retard variable τv.
Selon un troisième mode de réalisation illustré par la figure 7, on utilise un retard τ fixe, fourni par un élément 71. Toutefois, au lieu d'être déclenché par l'apparition du signal St, le retard τ est déclenché par la mise en oeuvre du réseau de paramètres physiques, c'est-à-dire par le multiplexeur 76 ou par le registre 77 (non représenté en figure 7) , ou par un signal produit par le réseau lui-même. Dans l'exemple de la figure 7, l'élément retardateur 71 peut être bien entendu associé aux éléments 72 et 73 de la figure 5. Plus généralement, les différents exemples de réalisation ainsi que d'autres peuvent être prévus individuellement ou en combinaison. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, bien que l'invention ait été décrite en relation avec un procédé d'authentification particulier, celle-ci s'applique quelle que soit la procédure d'authentification envisagée, pourvu qu'elle ait recours à une donnée privée de la part du circuit à identifier.
De plus, on a fait référence à des registres de stockage qui pourront être remplacés par tout élément de mémorisation adapté, par exemple, des mémoires ou des parties de mémoire volatiles ou non selon le type de donnée stockée. En outre, l'écriture et la lecture des données dans ces éléments de mémorisation pourront être série ou parallèle.
Enfin, on pourra prévoir de réduire le temps de présence de la clé privée au fur et à mesure de ses générations lors d'une même authentification, par exemple lors de générations successives requises par des authentifications infructueuses. Cela améliore encore la fiabilité en réduisant la présence de la clé privée pour le cas où il s'agit d'une attaque visant à détecter cette clé.

Claims

REVENDICATIONS
1. Procédé d'extraction d'une donnée privée (s) dans un circuit intégré participant à une procédure d'authentification au moyen d'un dispositif externe tenant compte de cette donnée privée, caractérisé en ce qu'il consiste à générer la donnée privée sur demande et à la rendre éphémère.
2. Procédé selon la revendication 1, caractérisé en ce qu'il consiste, à chaque génération de la donnée privée (s), à initialiser une durée de vie de cette donnée privée et effacer cette donnée d'au moins un premier élément de mémorisation (21) la contenant, à l'issue de cette durée de vie.
3. Procédé selon la revendication 2 , caractérisé en ce que la génération de la donnée privée et 1 ' initialisation de sa durée de vie sont déclenchées par un même signal (St) .
4. Procédé selon la revendication 2 ou 3, caractérisé en ce qu'il consiste à réduire la durée de vie de la donnée privée (s) au fur et à mesure de ses générations.
5. Procédé selon l'une quelconque des revendications 2 à 4, caractérisé en ce que la durée de vie est variable.
6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que la donnée privée (s) est obtenue au moins partiellement à partir d'un réseau de paramètres physiques (2).
7. Procédé selon la revendication 6, caractérisé en ce que le réseau de paramètres physiques (2) est programmable.
8. Procédé selon la revendication 7, caractérisé en ce que le réseau de paramètres physiques (2) est programmé, au moins partiellement, par un mot (MP) fourni par un élément de mémorisation.
9. Procédé selon la revendication 7 ou 8, caractérisé en ce que le réseau de paramètres physiques (2) est programmé, au moins partiellement, par du bruit (23) .
10. Procédé selon l'une quelconque des revendications 6 à 9, caractérisé en ce qu'il consiste à commander le réseau de paramètres physiques (2) également hors des périodes de génération de la donnée privée (s) .
11. Procédé selon l'une quelconque des revendications 6 à 10, caractérisé en ce que la donnée privée (s) est obtenue au moins à partir : d'une première donnée (SPl) mémorisée dans le circuit intégré ; et d'une deuxième donnée (SP2) générée sur demande par le réseau de paramètres physiques (2) .
12. Procédé selon la revendication 11, caractérisé en ce qu'il consiste à rendre éphémère la deuxième donnée (SP2) .
13. Procédé selon la revendication 11 ou 12, caractérisé en ce que les nombres de bits des première (SPl) et deuxième (SP2) données sont proches l'un de l'autre, de préférence égaux.
14. Circuit intégré, caractérisé en ce qu'il comporte des moyens pour la mise en oeuvre du procédé selon l'une quelconque des revendications 1 à 13.
15. Circuit selon la revendication 14, caractérisé en ce qu'il comporte un circuit (22) de réinitialisation d'au moins un élément de mémorisation (21, 9, 25) .
16. Circuit selon la revendication 15, caractérisé en ce que le circuit de réinitialisation est constitué d'un ou plusieurs éléments retardateurs (71, 72, 73, 74, 75) initialisés par une commande de génération de la donnée privée (s) .
17. Circuit selon la revendication 16, caractérisé en ce que le retard apporté par au moins un élément retardateur (75) du circuit de réinitialisation est variable.
EP02730352A 2001-04-04 2002-04-04 Extraction d'une donnee privee pour authentification d'un circuit integre Withdrawn EP1374191A2 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0104586 2001-04-04
FR0104586A FR2823398B1 (fr) 2001-04-04 2001-04-04 Extraction d'une donnee privee pour authentification d'un circuit integre
PCT/FR2002/001190 WO2002082389A2 (fr) 2001-04-04 2002-04-04 Extraction d'une donnee privee pour authentification d'un circuit integre

Publications (1)

Publication Number Publication Date
EP1374191A2 true EP1374191A2 (fr) 2004-01-02

Family

ID=8861937

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02730352A Withdrawn EP1374191A2 (fr) 2001-04-04 2002-04-04 Extraction d'une donnee privee pour authentification d'un circuit integre

Country Status (5)

Country Link
US (1) US7827413B2 (fr)
EP (1) EP1374191A2 (fr)
JP (1) JP2004534992A (fr)
FR (1) FR2823398B1 (fr)
WO (1) WO2002082389A2 (fr)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
FR2875949A1 (fr) * 2004-09-28 2006-03-31 St Microelectronics Sa Verrouillage d'un circuit integre
GB0615392D0 (en) * 2006-08-03 2006-09-13 Wivenhoe Technology Ltd Pseudo random number circuitry
JP2008059150A (ja) * 2006-08-30 2008-03-13 Fuji Xerox Co Ltd 情報処理プログラム、画像読取プログラム、情報処理装置、画像読取装置および情報処理システム
US8312269B2 (en) * 2007-11-28 2012-11-13 Hitachi Global Storage Technologies Netherlands, B.V. Challenge and response access control providing data security in data storage devices
US9032476B2 (en) * 2009-05-12 2015-05-12 Empire Technology Development Llc Secure authentication
WO2010134192A1 (fr) 2009-05-22 2010-11-25 三菱電機株式会社 Dispositif électronique, programme de génération de clé, support d'enregistrement et procédé de génération de clé
US8572394B2 (en) 2009-09-04 2013-10-29 Computer Associates Think, Inc. OTP generation using a camouflaged key
US8843757B2 (en) * 2009-11-12 2014-09-23 Ca, Inc. One time PIN generation
US8457919B2 (en) * 2010-03-31 2013-06-04 Inside Secure Process for testing the resistance of an integrated circuit to a side channel analysis
FR2964218B1 (fr) * 2010-08-25 2013-08-09 Oberthur Technologies Securisation d'un element de memorisation d'une donnee binaire, registre de controle et d'une carte a puce
DE102013203415B4 (de) * 2013-02-28 2016-02-11 Siemens Aktiengesellschaft Erstellen eines abgeleiteten Schlüssels aus einem kryptographischen Schlüssel mittels einer physikalisch nicht klonbaren Funktion
WO2015089346A1 (fr) 2013-12-13 2015-06-18 Battelle Memorial Institute Classification de composants électroniques
US9970986B2 (en) * 2014-03-11 2018-05-15 Cryptography Research, Inc. Integrated circuit authentication
US10789550B2 (en) 2017-04-13 2020-09-29 Battelle Memorial Institute System and method for generating test vectors

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3415209A1 (de) 1983-04-29 1984-10-31 N.V. Philips' Gloeilampenfabrieken, Eindhoven Speichereinheit mit einem speicher und einer schutzeinheit
EP0128672A1 (fr) 1983-05-13 1984-12-19 Ira Dennis Gale Dispositif de sécurité pour informations
EP0186230A2 (fr) 1984-12-21 1986-07-02 Koninklijke Philips Electronics N.V. Unité de commande d'accès en mémoire à vérification parallèle d'adresse virtuelle et de mot d'action
DE3736882C2 (de) 1987-10-30 1997-04-30 Gao Ges Automation Org Verfahren zur Echtheitsprüfung eines Datenträgers mit integriertem Schaltkreis
DE4243888A1 (de) 1992-12-23 1994-06-30 Gao Ges Automation Org Datenträger und Verfahren zur Echtheitsprüfung eines Datenträgers
US5679945A (en) * 1995-03-31 1997-10-21 Cybermark, L.L.C. Intelligent card reader having emulation features
DE69714422T2 (de) * 1996-02-09 2002-11-14 Digital Privacy Inc Zugriffssteuerungs/verschlüsselungssystem
US5887065A (en) * 1996-03-22 1999-03-23 Activcard System and method for user authentication having clock synchronization
US8549310B2 (en) * 1996-04-08 2013-10-01 Walker Digital, Llc Method and apparatus for secure measurement certification
US6085323A (en) * 1996-04-15 2000-07-04 Kabushiki Kaisha Toshiba Information processing system having function of securely protecting confidential information
KR100213188B1 (ko) * 1996-10-05 1999-08-02 윤종용 사용자 인증 장치 및 방법
JP3440763B2 (ja) 1996-10-25 2003-08-25 富士ゼロックス株式会社 暗号化装置、復号装置、機密データ処理装置、及び情報処理装置
AUPO799197A0 (en) 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Image processing method and apparatus (ART01)
JPH11191149A (ja) * 1997-12-26 1999-07-13 Oki Electric Ind Co Ltd Ｉｃカード用ｌｓｉおよびその使用方法
US6028445A (en) * 1997-12-30 2000-02-22 Xilinx, Inc. Decoder structure and method for FPGA configuration
US6657535B1 (en) 1998-08-31 2003-12-02 Hawkeye Global, Inc. System for signaling a device at a remote location
US6192436B1 (en) * 1998-09-18 2001-02-20 Xilinx Inc. System and method for configuration of electronic devices using a smart card which having configuration data stored therein
DE19843424A1 (de) * 1998-09-22 2000-03-23 Fraunhofer Ges Forschung Vorrichtung zum Liefern von Ausgangsdaten als Reaktion auf Eingangsdaten und Verfahren zum Überprüfen der Authentizität und Verfahren zum verschlüsselten Übertragen von Informationen
US6161213A (en) 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
US6654889B1 (en) * 1999-02-19 2003-11-25 Xilinx, Inc. Method and apparatus for protecting proprietary configuration data for programmable logic devices
US7017043B1 (en) 1999-03-19 2006-03-21 The Regents Of The University Of California Methods and systems for the identification of circuits and circuit designs
JP3342677B2 (ja) * 1999-06-22 2002-11-11 インターナショナル・ビジネス・マシーンズ・コーポレーション コンテンツデータ鑑定装置
US6829356B1 (en) * 1999-06-29 2004-12-07 Verisign, Inc. Server-assisted regeneration of a strong secret from a weak secret
FR2796175B1 (fr) 1999-07-09 2001-08-31 Sagem Procede de preservation de l'integrite de donnees logiciel de mise en oeuvre de donnees sensibles confidentielles et carte support de ces donnees
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
US7240218B2 (en) * 2000-02-08 2007-07-03 Algotronix, Ltd. Method of using a mask programmed key to securely configure a field programmable gate array
US6769062B1 (en) * 2000-10-25 2004-07-27 Ericsson Inc. Method and system of using an insecure crypto-accelerator
US6948065B2 (en) * 2000-12-27 2005-09-20 Intel Corporation Platform and method for securely transmitting an authorization secret
FR2825873A1 (fr) * 2001-06-11 2002-12-13 St Microelectronics Sa Stockage protege d'une donnee dans un circuit integre
JP2003078518A (ja) * 2001-09-03 2003-03-14 Fuji Xerox Co Ltd 暗号化・復号システム、暗号化装置、復号装置およびそれらの方法
JP3904432B2 (ja) 2001-11-16 2007-04-11 株式会社ルネサステクノロジ 情報処理装置
US7769997B2 (en) * 2002-02-25 2010-08-03 Network Resonance, Inc. System, method and computer program product for guaranteeing electronic transactions
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
WO2006071380A2 (fr) * 2004-11-12 2006-07-06 Pufco, Inc. Dispositif configurable de maniere securisee sur le terrain

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO02082389A2 *

Also Published As

Publication number Publication date
WO2002082389A2 (fr) 2002-10-17
WO2002082389A3 (fr) 2003-02-13
JP2004534992A (ja) 2004-11-18
FR2823398A1 (fr) 2002-10-11
US20040114765A1 (en) 2004-06-17
US7827413B2 (en) 2010-11-02
FR2823398B1 (fr) 2003-08-15

Similar Documents

Publication Publication Date Title
EP1267248B1 (fr) Stockage protégé d'une donnée dans un circuit intégré
EP1374191A2 (fr) Extraction d'une donnee privee pour authentification d'un circuit integre
EP0317014B1 (fr) Unité de mémoire vive à plusieurs modes de test et ordinateur muni de telles unités
EP1993057B1 (fr) Détection d'une perturbation d'état d'une bascule d'un circuit électronique
EP1064752B1 (fr) Procede de securisation de donnees mettant en oeuvre un algorithme cryptographique
WO2001095274A1 (fr) Procede de securisation de la phase de pre-initialisation d'un systeme embarque a puce electronique, notamment d'une carte a puce, et systeme embarque mettant en oeuvre le procede
FR2948795A1 (fr) Detecteur d'injection de fautes dans un circuit integre
EP1391853A1 (fr) Diversification d'un identifiant unique d'un circuit intégré
FR3038416A1 (fr)
FR2833119A1 (fr) Generation de quantites secretes d'identification d'un circuit integre
EP0875830B1 (fr) Circuit testable à faible nombre de broches
EP1359550A1 (fr) Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
EP0884704B1 (fr) Procédé d'authentification de circuit intégré
EP1436792B1 (fr) Protocole d'authentification a verification d'integrite de memoire
EP1742407B1 (fr) Protection d'une quantité numérique contenue dans un circuit intégré comportant une interface JTAG
EP1571522A1 (fr) Dispositif de protection contre l'injection d'erreur dans un bloc logique asynchrone d'un module logique élémentaire
EP1942599A1 (fr) Protection d'une donnée statique dans un circuit intégré
EP1374242A1 (fr) Stockage d'un code binaire immuable dans un circuit integre
FR2969878A1 (fr) Procede d'authentification multimodale et generation de cle cryptographique utilisant les secure sketches generalises
WO2003039065A2 (fr) Procede securise de mise en oeuvre d'un algorithme de cryptographie et composant correspondant
EP3360034A1 (fr) Procédé et système de sauvegarde répartie dynamique
FR2823401A1 (fr) Regeneration d'une quantite secrete a partir d'un identifiant d'un circuit integre
FR2793979A1 (fr) Procede de gestion de donnees par un module de securite
FR3066846A1 (fr) Protection d'un generateur de nombres aleatoires
FR2823397A1 (fr) Diversification d'un identifiant unique d'un circuit integre

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20031017

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

17Q First examination report despatched

Effective date: 20121217

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20141031