EP0641475B1

EP0641475B1 - Procede d'affichage de differents niveaux de gris et systeme de mise en oeuvre de ce procede

Info

Publication number: EP0641475B1
Application number: EP93910133A
Authority: EP
Inventors: Denis Sarrasin
Original assignee: Commissariat a lEnergie Atomique CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 1992-05-21
Filing date: 1993-05-18
Publication date: 1996-08-21
Anticipated expiration: 2013-05-18
Also published as: WO1993023841A1; FR2691568A1; US5638091A; DE69304199T2; DE69304199D1; JP3453141B2; JPH07507158A; EP0641475A1; FR2691568B1

Abstract

L'invention concerne un procédé d'affichage de différents niveaux de gris sur un écran matriciel composé de pixels disposés selon R lignes et M colonnes d'images susceptibles de comporter QS niveaux de gris et obtenues par addition sur chaque pixel, au cours d'une étape d'inscription des données d'images ligne par ligne, lors de S sous-temps (lignes ou trames, S étant plus grand ou égal à 2), d'une succession de luminances discrètes choisies parmi N telles que toute valeur de teinte de gris comprise entre 0 et (QS-1) puisse être définie par l'addition de S de ces luminances. L'invention concerne également un système de mise en ÷uvre de ce procédé. Application notamment à l'affichage sur écrans micropointes.

Description

Domaine technique

L'invention concerne un procédé d'affichage de différents niveaux de gris et un système de mise en oeuvre de ce procédé.
Le système d'affichage de l'invention s'applique, en particulier, aux écrans à micropointes.
Dans la présente description, le terme "teinte de gris" recouvre celui des "nuances de couleur".

Etat de la technique antérieure

Dans le domaine de l'affichage, les procédés standard d'adressage ont été décrits par T Leroux, A. Ghis, R. Meyer et D. Sarrasin dans un article intitulé "Microtips Display Adressing" (SID 91 Digest pages 437 à 439). On distingue dans cet article deux types d'adressage :

un adressage analogique qui consiste à échantillonner un signal source analogique (de type vidéo par exemple) ; un adressage en modulation temporelle PWM (Pulse Width Modulation) basée sur la commutation temporelle de
la tension colonne.

La solution analogique peut donner satisfaction pour les applications télévisions. Mais La technologie actuelle pour les circuits de commande d'écrans matriciels ne permet que des taux d'échantillonnage d'environ 5 MHz, ce qui est insuffisant pour les applications informatiques. Par exemple, l'horloge "données" pour un écran VGA (standard actuel de taille d'écran) est d'environ 25 MHz. D'autre part, pour l'informatique on dispose d'une source de données numériques. Un mode de commande analogique nécessite donc une étape supplémentaire de transformation du signal source au moyen d'un convertisseur digital-analogique.
La solution numérique peut être obtenue à l'aide de plusieurs procédés bien connus :

Une modulation temporelle de type PWM (Pulse Width Modulation) consiste, avec un circuit pouvant commuter en sortie deux niveaux de tension (permettant de sélectionner les états "ON" et "OFF"), à moduler la durée de l'état "ON" de la colonne considérée pendant la sélection ligne. Ce type d'adressage fonctionne bien pour afficher un petit nombre de teintes de gris, par exemple seize. Mais pour transmettre correctement une nuance de gris, les durées de sélection doivent rester grandes devant les temps de montées des signaux. Or pour un écran VGA (640 colonnes, 480 lignes) balayé à la fréquence trame de 70 Hz, le temps de sélection ligne vaut au maximum 1/70 x 480 # 30 ps. Pour seize teintes de gris, la plus petite période de sélection vaut donc 30 ps/16# 2 us et pour deux cent cinquante six teintes : 30 ps/256 # 120ns. L'ordre de grandeur des temps de montée, liés à l'impédance de sortie des circuits colonnes et à la capacité présentée par la colonne de l'écran, est d'une centaine à quelques centaines de nanosecon- des. On voit donc que cette méthode peut être satisfaisante pour seize teintes de gris mais certainement pas pour deux cent cinquante six.

Une modulation temporelle de type FRC (Frame Rate Control) consiste à effectuer plusieurs balayages de l'image en affectant successivement des états "ON" ou "OFF" aux mêmes éléments d'images, l'oeil faisant office d'intégrateur. Cette modulation est également limitée en nombre de teintes de gris, car l'adressage multiple d'un même élément d'image conduit, d'une part, à des fréquences élevées au niveau du flux de données à l'entrée des circuits et, d'autre part, à des périodes de sélection trop courtes sur les sorties. En pratique on trouve des écrans affichant trente deux teintes de gris avec cette méthode. Mais il s'agit d'écrans à cristaux liquides de type STN (Super Twisted Nematic ou LCD multiplexés) dont les temps de réponse de l'ordre de 200 à 300 ms permettent d'effectuer le renouvellement total de l'information d'un élément d'image avec des durées supérieures à celle de la persistance rétinienne. Une telle méthode est illustrée dans les demandes de brevets européens EP-0-384 403 A2 -SEIKO et EP-0-364 307 A2 -COMPAQ.
Une méthode utilisant des circuits multi-niveaux consiste à utiliser des circuits pouvant commuter N niveaux de tension différents (en pratique, N-8 ou N-16). Le multiplexeur analogique de sortie assurant la commutation de tensions assez élevées, sa taille "silicium" est relativement importante. De plus il y a un multiplexeur par sortie. On ne peut donc guère envisager plus de seize voies commutables.
De tels circuits multi-niveaux peuvent être associés à la méthode FRC, comme décrit dans l'article de H. Mano, T. Furukashi et T. Tanaka, intitulé "Multicolor Display Control Method for TFT-LCD" (SID 91 Digest pages 547 à 550). Il s'agit d'utiliser des circuits multi-niveaux (multiplexeurs analogiques), par exemple huit, et d'effectuer deux balayages de l'écran (trame 1 et trame 2). La trame 1 est représentative des poids faibles et est obtenue en utilisant un premier jeu de huit tensions appliquées aux multiplexeurs, la deuxième, représentative des poids forts, se faisant au moyen d'un second jeu de huit tensions distinctes des premières.
La figure 1 illustre cette méthode en donnant un exemple de synoptique pour soixante quatre niveaux de gris avec deux jeux de huit niveaux de tensions différents.
Sur cette figure 1 une source 10 de données numériques à afficher délivre ces données numériques à trois multiplexeurs logiques 11 à deux entrées et une sortie, les bits de poids 1, 2 et 4 étant reliés respectivement à une première entrée de ces multiplexeurs 11, les bits de poids 8, 16 et 32 étant reliés respectivement à la seconde entrée de ces multiplexeurs 11.
Les trois sorties de ces multiplexeurs sont connectées respectivement à trois circuits de stockage de données 12 comprenant des registres à décalage associés à des registres de mémorisation.
Un générateur 15 fournit un premier jeu de huit tensions V_oa à V_7aet un second jeu de huit tensions V_Ob à V_7b qui sont deux à deux reliées aux entrées de sept multiplexeurs "haute" tension 14 à deux entrées et une sortie.
Un contrôleur 16 relié à la source de données 10 délivre un signal de contrôle ST qui est envoyé sur chacun des multiplexeurs logiques 11 et sur chacun des multiplexeurs "haute" tension 14.
Un circuit 13 de commande colonne de l'écran 17 reçoit d'une part les sorties des circuits 12 et, d'autre part, celles des multiplexeurs "haute" tension 14. Ce circuit de commande 13 est formé de huit multiplexeurs analogiques à huit entrées et une sortie.
Sur cette figure 1 le circuit de commande ligne n'a pas été représenté. Ce peut être un circuit classique, utilisant par exemple des registres à décalage, permettant de sélectionner successivement les lignes de l'écran une par une.
La source de données comprend une mémoire pour stocker les données correspondant à une page d'écran.
Le signal ST, relié à tous les multiplexeurs 11 et 14, à deux entrées et une sortie, est un signal de sélection multiplexeur par parité de trame.
Une telle méthode nécessite seize valeurs de tension pour soixante quatre niveaux de gris ( et vingt quatre si on veut l'appliquer à deux cent cinquante six niveaux sur trois trames) avec des précisions assez importantes.
Par exemple, pour soixante quatre niveaux (avec des données sur six bits), on a les poids :

2°₌1 2¹ ₌2 2² ₌4 2³ ₌8 2⁴=16 2⁵=32 la première trame devant traduire les poids 1, 2, 4 de ces données et la seconde les poids 8, 16, 32, on a les niveaux de luminance suivants sur l'écran 17 :

Une telle méthode conduit à une diminution du contraste de l'écran, car la moitié du temps effectif d'adressage est consacré à afficher un niveau de poids faible. Par exemple pour un affichage du blanc avec deux trames pour soixante quatre niveaux de gris, on a :

pour la trame 1 : L(V_a) = 7xL (V₁)
pour la trame 2 : L(V_b) = 56xL(V₁).

Le rendement global n'est donc que de 9/16, ce qui, avec deux sous-trames, donne une perte de luminance pour le blanc d'environ 40 %.

Exposé de l'invention

L'invention a pour objet un procédé d'affichage sur un écran matriciel composé de pixels disposés selon R lignes et M colonnes d'images susceptibles de comporter un nombre discret de Q_s teintes de gris, obtenues par addition sur chaque pixel, au cours d'un processus d'inscription des données d'images ligne par ligne lors de S sous-temps de durée identique (lignes ou trames ; S >, 2) d'une succession de luminances L(Vi) discrètes choisies parmi N (N>4) avec 0<i<N-1, chaque luminance L(Vi) étant associée àune tension Vi appliquée sur la colonne correspondante, ces luminances sont telles que toute valeur de teinte de gris comprise entre 0 et Q_s-1 puisse être définie par l'addition de S de ces luminances et plus particulièrement procédé tel que :

Quelle que soit la phase d'adressage, donc de sous-temps en cours, toute luminance parmi les N possibles est sélectionnable :
- Ces luminances sont telles que si on définit les deux luminances extrêmes L(V_o) correspondant à la luminance minimum et L(V_N-1) correspundant à la luminance maximum par les égalités suivantes :
  ε étant une valeur faible et a un coefficient de proportionnalité égal à (L(V_N-1)-L(V₀))/K_a où K_a est un coefficient indicé par a = (N/4)-1, les N-2 autres luminances s'expriment alors par les relations suivantes :
  où K_x, avec x allant de a à 1, sont des coefficients au nombre de (N/4)-1 respectivement attribués à un groupe de quatre luminances. K_x étant tels que :
  - pour x=1, si S est impair K_i≤S²+4S
    - si S est pair K₁≤S²+5S-1
  - pour x allant de (a-1 ) à 2
    - si S est impair K_x≤K_x-1+S²+2S
    - si S est pair K_x≤K_x-1+S²+3+S-1
  - et pour x=a, quel que soit S, (Q-1)/S⋧K_a≥(Q_s-1)/S.

Ces N luminances sélectionnables sont obtenues par ajustement des N tensions V_o, ...., V_N-1 et permettent d'obtenir un nombre Q (Q⋧Q_s) de gris sélectionnable égal à :

si S est impair, Q=S(aS²+(2a+2).S) +1
si S est pair, Q=S(aS²+(3a+2).S-a)) + 1
et pour N=4 Q=(S+1)² avec L(V_o)=ae,
L(V₁)=α+L(V₀), L(V₂)=α(S+1)+L(V₀) et L(V₃)= a(S+2)+(V_o).

Avantageusement le procédé de mise en oeuvre du système de l'invention comporte les étapes suivantes :

envoi, à partir d'une source d'images à afficher, d'une donnée sous forme d'adresse binaire, correspondant au code du niveau de gris à afficher, dans une matrice de transcodage ;
envoi, simultanément, de signaux synchronisés à un contrôleur d'écran afin qu'il fournisse successivement les adresses des S sous-temps soit à la matrice de transcodage, soit à un dispositif multiplexeur logique disposé en amont du dispositif multiplexeur analogique commandant l'écran, ce multiplexeur analogique étant relié à un générateur d'au moins N tensions ;
pour un sous-temps donné, envoi de l'adresse de la tension à commuter issue du transcodage vers un ensemble à registres à décalage associés à des registres de mémorisation ;
transfert du contenu des registres associés dans les multiplexeurs analogiques de commande de l'écran soit directement, soit à travers un dispositif multiplexeur logique ;
commutation de la tension sélectionnée sur la colonne de l'écran.

Avantageusement la combinaison des valeurs de tensions se fait suivant un arrangement croissant ou décroissant. On peut également, dans le cas de sous-temps ligne, suivre un ordre croissant pour une parité ligne et un ordre décroissant pour l'autre parité ligne.
L'invention a également pour objet un système permettant la mise en oeuvre de ce procédé d'affichage de niveau de gris par voie numérique sur écran matriciel.
Plus particulièrement ce système comprend :

une source de données numériques à afficher;
un contrôleur d'écran recevant des signaux de synchronisation de la source de données qui délivre successivement
les adresses des S sous-temps vers un circuit de transcodage;
un système de stockage des données ;
un circuit de commande des colonnes de l'écran ;
un générateur d'au moins N tensions discrètes ;

- le circuit de transcodage relié à la source de données numériques recevant de cette dernière les addresses binaires correspondant au code du niveau de gris à afficher et délivrant notamment l'adresse de la tension à commuter à un circuit de commande permettant de valider 1 parmi N tensions analogiques discrètes.

Dans une première variante de réalisation Le contrôleur d'écran est lié au système de stockage des données. Le système de stockage des données comprend des registres à décalage associés à des registres de mémorisation. Le circuit de commande des colonnes de l'écran comporte plusieurs circuits permettant de sélectionner une tension parmi plusieurs tensions discrètes, cette tension commandant la colonne considérée de l'écran.
Dans une seconde variante de réalisation, le contrôleur d'écran est lié directement au moyen de commande de l'écran. Le circuit de transcodage comporte des sous-matrices de transcodage correspondant chacune à un sous-temps. Le système de stockage de données comporte des registres à décalage en parallèle associés chacun à un registre et liés chacun à une sous-matrice de transcodage. Le circuit de commande des colonnes de l'écran comporte des circuits permettant de sélectionner une tension parmi plusieurs tensions discrètes, cette tension commandant la colonne considérée de l'écran et des multiplexeurs numériques liés au contrôleur et disposés entre les registres associés et lesdits circuits.
Avantageusement le système de l'invention permet de mixer le mode uniquement temporel (méthode PWM : découpage du temps ligne en S sous-temps ligne) et le mode uniquement en tension (choix entre n tensions de sortie pour le circuit colonne), en un mode mixte temps/tension avec une grille de répartition qui tout en évitant à la fois les "trous" de code et les pertes de luminance permet d'atteindre un grand nombre de niveaux de gris avec un minimum d'entrées en temps et tension.
Ce système permet de satisfaire plusieurs critères :

multiplexeur de tension limité en nombre de voies ;

- minimisation du nombre des sous-temps ligne nécessaires (pour pouvoir accéder à des écrans plus complexes) ;
- les niveaux maximum des tensions utilisés restent proches de ceux d'un adressage uniquement noir/blanc, ce qui implique que toutes les tensions peuvent être appliquées à n'importe quel sous-temps.

Brève description des dessins

- La figure 1 illustre un système de l'art antérieur qui a été décrit précédemment ;
la figure 2 illustre une première variante du système de l'invention
la figure 3 illustre une seconde variante du système de l'invention
les figures 4 et 5 représentent deux courbes illustrant le fonctionnement du système selon l'invention;
les figures 6 et 7 illustrent une étape du procédé de l'invention.

Exposé détaillé de modes de réalisation

De manière connue, l'adressage d'un écran matriciel de R lignes et M colonnes s'effectue ligne par ligne (temps ligne = T_R) au cours d'une trame de durée T_t supérieure ou égale à L.T_R. Lors de l'adressage de chaque ligne, les informations à afficher sur les M pixels (éléments d'image) de cette ligne sont appliquées simultanément aux M colonnes de l'écran.
Dans ce qui suit, il sera également question de sous-temps ligne. En effet, au cours de la sélection d'une même ligne, il est envisagé de pouvoir appliquer aux colonnes (donc aux mêmes pixels) S informations successives au cours de S sous-temps ligne de durée égale à T_R/S. Toutefois, si l'utilisation de sous-temps ligne est préférable dans le cas des écrans à micropointes, le procédé de l'invention s'applique de façon identique dans le cas de l'utilisation de sous-trames (dans le cas d'écrans de type TFT-LCD ou Thin Film Transistor Type Liquid Crystal Displays).
Dans le système de l'invention, le nombre de tensions utilisées est égal au nombre de niveaux commutables par les multiplexeurs analogiques de sortie. On n'opère pas en décomposant la donnée en bits de poids fort/poids faible comme pour le système de l'art antérieur représenté sur la figure 1, mais on fait passer l'ensemble du mot dans une matrice de transcodage, qui peut être par exemple une PROM (Programmable Read Only Memory), qui fournit directement l'adresse de la tension à valider sur le multiplexeur analogique de la sortie considérée. On utilise N tensions qui sont ajustées de telle façon que l'on puisse décrire les Q_s teintes de gris souhaités.
On peut distinguer deux variantes pour la mise en oeuvre du dispositif.
Une première variante du système de l'invention, tel que représenté à la figure 2, comprend :

une source de données numériques 20 à afficher, reliée à une mémoire 19,
un contrôleur d'écran 21 délivrant S adresses des sous-temps correspondant aux phases d'adressage des niveaux de gris, ledit contrôleur d'écran recevant des signaux de synchronisation SS de la source de données 20 ;
un circuit de transcodage 22 relié à la source de données numériques 20, recevant de cette dernière les adresses binaires correspondant au code de niveau de gris à afficher ainsi que l'adresse du sous-temps en cours et délivrant pour chaque sous-temps l'adresse de la tension à commuter ;
un système de stockage des données 23, qui comprend des registres à décalage 28 associés à des registres de mémorisation 29 (Latches), relié au circuit de transcodage 22 et au contrôleur d'écran 21 ;
un circuit de commande des colonnes de l'écran 24 ;
un générateur 25 de N tensions discrètes, ici au nombre de huit.

Pendant chaque sous-temps, déterminé par le contrôleur 21, la combinaison de trois bits en sortie de chaque registre associé 29 correspond à l'adresse d'une tension V_o à V₇. La tension sélectionnée est donc commutée directement sur le circuit de commande 24 de colonne d'écran. Ce circuit 24 est ici réalisé par plusieurs multiplexeurs analogiques 26 à huit entrées et à une sortie.
Comme dans le système de l'art antérieur représenté à la figure 1, le circuit de commande ligne, bien connu de l'homme du métier, n'a pas été représenté.
La figure 2 donne un exemple de synoptique pour Q_S=64 teintes de gris avec N=8 tensions et S=3 sous-temps.
L'information image est fournie par la source de données 20 sous forme de mots de d bits (pour soixante quatre teintes de gris Q_s = 64=2^d=2⁶). A partir des signaux de synchronisation SS, le contrôleur 21 fournit une horloge donnée CK, un signal de fin de séquence ligne LE, une horloge de synchronisation ligne HL et des signaux de comptage SC (compteur de séquences) qui donnent le numéro du sous-temps en cours.
Dans le cas d'une utilisation de sous-temps trames, il y a nécessité d'utiliser une mémoire de page 19. On effectue S lectures de cette mémoire, le compteur de séquences décodant successivement les S sous-trames nécessaires à la formation de l'image. La luminance d'un élément d'image codée sur d bits, et fournie par la source de données 20 est mémorisée dans la mémoire de page 19. Celle-ci fournil ce mot de d bits à la matrice de transcodage 22 qui produit un mot fonction du compteur séquence sur p bits (p tel que 2P=N nombre de tensions sélectables par les multiplexeurs analogiques de sorties).
Un registre à décalage à p entrées reçoit ce mot de p bits. Un coup d'horloge CK le fait passer dans le premier registre 28, chaque coup d'horloge CK venant le faire avancer d'une case dans les registres 28. Quand tous les mots correspondant à une ligne d'affichage (un mot par colonne de l'écran) ont été ainsi placés dans les registres 28, on valide le signal LE et les mots précédents passent dans les registres 29 associés. On peut alors activer l'horloge HL et recommencer le processus pour la ligne suivante pendant que les registres associés 29 présentent aux multiplexeurs analogiques 26 de sortie le mot de p bits correspondant à l'adresse de la tension à commuter (Rq dans ce cas HL=LE).
Quand toutes les lignes de l'écran 27 ont été ainsi décrites, on incrémente le compteur séquence et on recommence le cycle précédent. L'image est formée au terme des S sous-trames.
Dans le cas de sous-temps lignes, il y a nécessité d'une mémoire de ligne 19. Les données d'une ligne sont chargées dans une mémoire de ligne 19 puis relues S fois au cours de S sous-temps lignes. Dans ce cas, le compteur de séquence est incrémenté à chaque sous-ligne, c'est-à-dire au rythme des validations du signal LE, tandis que l'horloge HL n'est activée qu'une fois toutes les S sous-lignes. Les données sont par ailleurs traitées par la matrice de transcodage 22, puis par l'ensemble constitué par les registres à décalage 28 avec registres associés 29 et les multiplexeurs analogiques de sortie 26.
Dans une seconde variante représentée à la figure 3, plusieurs modifications on été apportées au système représenté à la figure 2 :

le contrôleur d'écran 21 est lié directement au circuit de commande 24 de l'écran 27 ;
le circuit de transcodage 22 comporte S sous-matrices de transcodage 30 correspondant chacune à un sous-temps ;
le système de stockage de données comporte S registres à décalage 31 en parallèle associés chacun à un registre 33 et liés chacun à une sous-matrice de transcodage 30 ;
le circuit de commande de l'écran 24 comporte les multiplexeurs analogiques 26 commandant l'écran et des multiplexeurs numériques 32 liés au contrôleur 21 et disposés entre les bascules associées aux S registres à décalage 31 et les multiplexeurs analogiques 26.

Dans le cas des sous-temps lignes, on constate qu'une limite du système précédent, représenté à la figure 2, est la relecture séquentielle des mêmes données, ce qui nécessite la présence d'une mémoire et surtout la recirculation de l'information "données", ce qui conduit à multiplier les fréquences tant au niveau de la matrice de transcodage que de celui de l'horloge CK des registres à décalage du circuit "driver" d'écran (23, 24).
Aussi dans cette seconde variante, le circuit de transcodage 22 est constitué par la juxtaposition de S sous-matrices 30 qui permettent de traiter en parallèle les données correspondant aux S sous-temps lignes. L'ensemble "driver" d'écran 23, 24 est constitué de S sous-ensembles registres à décalage 31 + registres associés 33 de p bits. Les données correspondant aux S sous-temps lignes sont ainsi mémorisées dans les registres associés 33 et présentées aux entrées des p multiplexeurs logiques 32 parmi S. Dans ce cas les signaux HL (horloge de synchronisation ligne) et LE (fin de séquence ligne) sont identiques. Les multiplexeurs logiques 32, pilotés par le compteur de sous-temps ligne, permettent de commuter le mot du sous-temps considéré vers le multiplexeur analogique 26 de sortie qui valide ainsi la tension présélectionnée.
Le système de l'invention nécessitant une mesure de la luminosité de l'écran pour un réglage donné, on peut avantageusement réserver une zone hors pupille adressée de façon similaire au reste de l'écran et couplée à une photodiode. Un tel dispositif, couplé à un contrôleur permet de réajuster automatiquement les différentes tensions de sortie des circuits.
Sur les figures 4 et 5 sont représentés les signaux amplitude en fonction du temps, obtenus sur une sortie colonne, en utilisant des sous-temps ligne :

avec N=8 ; Q_s=64 ; S=3 ; K=21 pour la figure 4 ;
et N=8 ; Q_s = 256 ; S=6 ; K=43 pour la figure 5.

Sur ces deux figures sont représentées la durée T_R d'un temps ligne et des plages correspondant au blanc : B, à différentes nuances de gris : G, au noir : N, avec trois sous-temps ligne pour la première courbe et six sous-temps ligne pour la seconde.
Pour la mise en oeuvre des deux variantes décrites ci-dessus, le procédé d'affichage de niveaux de gris selon l'invention comporte les étapes suivantes :

envoi, à partir d'une source d'images 20, d'une donnée sous forme d'adresse binaire, correspondant au code du niveau de gris à afficher, dans une matrice de transcodage 22 ;
envoi, simultanément, de signaux synchronisés au contrôleur d'écran 21 afin qu'il fournisse successivement les adresses des S sous-temps soit à la matrice de transcodage 22, soit à un dispositif multiplexeur logique 32 disposé en amont du dispositif multiplexeur analogique 26 commandant l'écran, ce multiplexeur analogique étant relié à un générateur d'au moins N tensions discrètes ;
pour un sous temps donné, envoi de l'adresse de la tension à commuter issue du transcodage vers un ensemble à registres à décalage 31 associé à des registres 33 de mémorisation ;
transfert du contenu des registres associés 33 dans les multiplexeurs analogiques 26 de commande de colonne de l'écran soit directement, soit à travers un dispositif multiplexeur logique 32 ;
- commutation de la tension sélectionnée sur la colonne de l'écran 27.

On va à présent étudier cette étape de génération de N=2^p tensions discrètes.
On note S le nombre de sous-temps ligne utilisé, Q le nombre de niveaux de gris et N le nombre de tensions disponibles sur les multiplexeurs de sortie des circuits utilisés.
A chaque niveau Vi de tension est associé un niveau L(vi) de luminance (ou de transmission pour un écran passif). Pour effectuer la somme temporelle de S niveaux de luminance et atteindre ainsi un grand nombre de gris, il faut affecter des coefficients à ces N niveaux de luminance.
Le contraste d'un écran se définissant comme le rapport des luminances maximales/luminances minimales, si on attribue la valeur comme coefficient du gris numéro 0, on suppose un contraste infini. En pratique, il subsiste toujours une luminance résiduelle que l'on note ε. De ce fait, on note L(V₀)=αε la luminance minimum.
Selon l'invention, le nombre de niveau de gris possible dépend du nombre de tensions utilisables (disponible sur le circuit) et du nombre de sous-temps.

Si S est impair, Q=S(aS²+2S(a+1)) +1
si S est pair, Q=S(aS²+S(3a+2)-a) + 1 avec a=(N/₄)-₁.

Le cas N=4 est un cas particulier correspondant à un sous-cas de N=8. Pour N=4 on prend a=1 par défaut et les luminances sont prises telles que :
avec K_a-1=S+1, soit K_a=S+2.
Le nombre Q_(N=4) de gris possible est alors Q_(N=4)= S K_a+1=S(S+2)+1=(S+1)^2.
Le tableau ci-dessous donne le nombre Q de gris sélectionnable en fonction de N et de S.

Adaptation du niveau de Luminance maximum L(V_N-1) selon le nombre de gris souhaité

Soit Q₅, le nombre de gris que l'on souhaite afficher. Ce nombre Q_s ne rencontrant pas forcément le nombre Q de gris possible, il faut adapter la valeur de K_a à Q_s, soit :
l'optimum étant le plus petit entier possible répondant à ce critère.
Si par exemple on traite le cas N=8 et donc a=1, Q_s=256, il faut prendre S=6 et Q=391 avec :
on prend donc : K₁ > 43.
Par ailleurs K_a devant être inférieur à (Q-1)/S, K_a doit être inférieur à 65. On peut donc choisir pour K_a n'importe quelle valeur comprise entre 43 et 65 et avantageusement 43.

Détermination des coefficients K_x

Les coefficients K_x avec x allant de 1 à a sont attribués à des groupes de quatre luminances.
Le premier groupe (N=₄ excepté) a toujours les quatre coefficients 0, 1, S+1, 2S, avec les valeurs de luminance suivantes :
Les groupes de quatre luminances suivantes sont tels que :
la relation entre S et K₁ étant :

pour S impair K₁ < S²+4S
et pour S pair K₁ < S²+5S-1

Dans l'exemple précédent où N=8, Q_s = 256 avec S=6, on a donc la relation :
ou. puisqu'ici K₁=K_a :
On a donc la double inégalité pour K_a=K₁:
L'optimum, pour minimiser les écarts entre coefficients étant de prendre K_a=43 qui donne dans cet exemple :
Toujours à titre d'exemple, le cas Q_s=6₄ avec N=8 nous donne Q=6₄ et S=3.
On prend donc K₁=21, avec les huit réglages de luminances tels que :
On peut obtenir les Q_s niveaux de gris donnés dans le tableau suivant en associant à chacun de ces signaux, trois luminances (une à chacun des sous-temps T₀ T₁ et T₂).
Les groupes de quatre coefficients de façon générale sont bâtis sur le modèle K_x-2S, K_x-(S+1), K_x-1, K_x, avec x allant de 1 à a.
Ces coefficients K_x, au nombre de (N/4)-1 sont respectivement attribués à un groupe de quatre luminances, K_x étant tels que :

si S impair : K_x < K_x-1+S²+2S
si S pair : K_x < K_x-1+S²+3S-1

Considérons un nouvel exemple avec Q_s= 256 et N=16. Le tableau du nombre de gris possible nous donne Q=357 pour S=₄.
On a donc a=(N/4)-1=3
et

et donc

On prend alors par exemple K₃= 64. Il vient :

K3 étant égal à 64, on a les quatre dernières luminances :

K₁ et K₂ étant déterminés à partir de K_3; on a alors de multiples choix pour K₁ et K₂ :

K₁ < S²+5S-1 soit K₁ < 35
K₂ < K₁+S²+3Q-1 soit K₂ < K₁+27
K₃ < K₂+S²+3S-1 soit 64 < K₂+27 soit K₂ > 37 ce qui donne la double inégalité :
K₁ doit donc être au maximum égal à 35 et K₂ à 62.

On peut prendre par exemple K₁ =24 et K₂=46. D'où les valeurs des deux groupes intermédiaires de luminances:
Il est clair qu'en suivant ces différentes phases, on a le choix entre de multiples solutions pratiques, à la fois pour les valeurs de K_x intermédiaires, et pour les combinaisons de luminances possibles pour un même niveau de gris lorsque Q>Q_s. Cette redondance peut être mise à profit pour minimiser les problèmes résiduels de consommation, retournements de code, couplages etc...
Pour minimiser les transitions, la combinaison des S valeurs se fait préférentiellement suivant un arrangement croissant ou décroissant. Dans le cas de sous-temps ligne, on peut suivre un ordre croissant pour une parité ligne et décroissant pour l'autre, de façon à minimiser les écarts de tension tant pour une plage de gris uniforme que pour une suite aléatoire de niveaux de gris.
Ainsi, sur la figure 6 est représenté un signal colonne utilisant un arrangement croissant pour des lignes successives R_j, R_(j+1), R_(j+2), R_(j+3), étant l'indice de la ligne, et sur la figure 7 un signal colonne utilisant un arrangement croissant puis décroissant.
Pour un niveau de gris donné, quand plusieurs choix de coefficients sont possibles, on préférera la combinaison qui minimise les écarts de tension (ou de coefficient). Par exemple, dans le cas N=8, S=3, Q_s=64, le niveau G=41 sera obtenu par 6, 15, 20 plutôt que par 0, 20, 21.
La redondance peut être également utilisée en produisant plusieurs combinaisons pour un même gris et en faisant tourner ces différentes combinaisons d'une sortie colonne à l'autre (en cas d'effets optiques liés à des retournements de code).
On peut remarquer qu'un mode de commande permettant de décrire plus de 256 niveaux de gris peut être utile pour obtenir une image avec une palette de gris ayant une réponse plus proche d'une image réelle (correction de y).
l'application du procédé de l'invention à un écran couleur ne modifie pas la description précédente : le terme "teintes de gris" recouvre celui de "nuances de couleurs". La différence esentielle provient de la source de données qui fournit en parallèle les informations concernant les trois couleurs rouge, vert et bleu. Le passage à la couleur pour un écran matriciel s'obtient, de manière connue de l'homme de métier, au moyen d'un des deux procédés suivants :

le premier consiste à tripler les électrodes colonnes et à placer en regard de ces colonnes soit un filtre, soit un luminophore coloré selon le type d'écran. Dans ce cas, on adresse en parallèle les trois couleurs et il faut tripler le dispositif d'adressage ;
le second consiste à valider successivement les luminophores rouge, vert et bleu (EFM : anode commutée) et dans ce cas, on conserve la même structure de "drivers" que pour un écran monochrome en rajoutant toutefois un plan mémoire par couleur (mémoire de ligne ou de trame en accord avec la validation des couleurs à la ligne ou à la trame) directement après la source de données, un multiplexeur permettant de valider les données de la couleur à traiter. La pénalisation de ce mode étant le triplement des vitesses d'horloge puisqu'il faut traiter les trois couleurs en série, dans un temps qui doit rester inférieur à celui de la persistance rétinienne, qui est d'environ 20 ms.

Ill est bien entendu que la présente invention n'a été décrite et représentée qu'à titre d'exemple préférentiel et que l'on pourra remplacer ses éléments constitutifs par des éléments équivalents sans, pour autant, sortir du cadre de l'invention.

Claims

1. Procédé d'affichage de différents niveaux de gris sur un écran matriciel composé de pixels disposés selon R lignes et M colonnes d'images susceptibles de comporter Q_s niveaux de gris, caractérisé en ce que chaque image est obtenue par addition sur chaque pixel, au cours d'une étape d'inscription des données d'images ligne par ligne, lors de S sous-temps de durée identique (lignes ou trames, S étant plus grand ou égal à 2), d'une succession de luminances L(V_i) discrètes choisies parmi N (N > 4) avec 0 > i >N-1, chaque luminance L(V_i) étant associée à une tension V_i appliquée sur la colonne correspondante, ces luminances sont telles que toute valeur de teinte de gris comprise entre 0 et Q_s-1 puisse être définie par l'addition de S de ces luminances ; en ce que quelle que soit la phase d'adressage, donc de sous-temps en cours, toute luminance parmi les N possibles est sélectionnable, ces luminances sont telles que si on définit les deux luminances extrêmes L(V_o) correspondant à la luminance minimum et L(V_N-1) correspondant à la luminance maximum par les égalités suivantes :

ε étant une valeur faible et a un coefficient de proportionnalité égal à L(V_N-1)-L(V₀))/K_a où K_a est un coefficient indicé par a = (N/4)-1, les N-2 autres luminances s'expriment alors par les relations suivantes :

où K_x, avec x allant de a à 1, sont des coefficients au nombre de (N/4)-1 respectivement attribués à un groupe de quatre luminances ; K_x étant tels que :

pour x=1, si S est impair K₁≤S²+4S

si S est pair K₁<S²+5S-1

pour x allant de (a-1 ) à 2

si S est impair K_x≤K_x-1+S²+2S

si S est pair K_x≤K_x-1+S²+3S-1

et pour x=a, quel que soit S, (Q-1)/S≥K_a≥(Q_s-1)/S,

et en ce que ces N luminances sélectionnables sont obtenues par ajustement des N tensions V_o, ...., V_N-1 et permettent d'obtenir un nombre Q (Q≥Q_s) de gris sélectionnable égal à :

si S est impair : Q=S(aS²+(2a+2).S) + 1

si S est pair : Q=S(aS²+(3a+2).S-a)) + 1

et pour N=4 : Q=(S₊₁)2

avec L(V₀)=αε, L(V₁)= a+L(V₀), L(V₂)=α(S+1)+L(V₀) et L(V₃)= a(S+2)+L(V_o).

2. Procédé selon la revendication 1, caractérisé en ce qu'il comporte les étapes suivantes :

envoi, à partir d'une source d'images à afficher (20) d'une donnée sous forme d'adresse binaire, correspondant au code du niveau de gris à afficher, dans une matrice de transcodage (22) ;

envoi, simultanément, de signaux synchronisés à un contrôleur d'écran (21) afin qu'il fournisse successivement les adresses des S sous-temps soit à la matrice de transcodage (22), soit à un dispositif multiplexeur logique (32) disposé en amont du dispositif multiplexeur analogique (26) commandant l'écran (27), ce multiplexeur analogique étant relié à un générateur d'au moins N tensions ;

pour un sous-temps donné, envoi de l'adresse de la tension à commuter issue du transcodage vers un ensemble à registres à décalage (28, 31) associés à des registres (29, 33) de mémorisation ;

transfert du contenu des registres associés (29, 33) dans les multiplexeurs analogiques (26) de commande de l'écran soit directement, soit à travers un dispositif multiplexeur logique (32) ;

commutation de la tension sélectionnée sur la colonne de l'écran (27).

3. Procédé selon la revendication 2, caractérisé en ce que l'addition des luminances au cours des S sous-temps se fait en utilisant des combinaisons des valeurs de tension suivant un arrangement croissant ou décroissant.

4. Procédé selon la revendication 3, caractérisé en ce que dans le cas de sous-temps ligne on suit un ordre croissant pour une parité ligne et un ordre décroissant pour l'autre parité ligne.

5. Système de mise en oeuvre du procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte :

une source de données numérique (20) à afficher ;

un contrôleur d'écran (21) recevant des signaux de synchronisation (SS) de la source de données, qui délivre S adresses de sous-temps soit vers un circuit de transcodage (22), soit à un dispositif multiplexeur logique (32) disposé en amont du dispositif multiplexeur analogique étant relié à un générateur d'au moins N tensions ; un système de stockage des données (23) ;

un circuit de commande des colonnes de l'écran (24) ;

un générateur (25) de tensions discrètes ;

- le circuit de transcodage (22) relié à la source de données numériques (20) recevant de cette dernière les adresses binaires correspondant au code du niveau de gris à afficher et délivrant l'adresse de la tension à commuter à un circuit de commande (24) permettant de valider parmi N tensions analogiques discrètes.

6. Système selon la revendication 5, caractérisé en ce que le contrôleur d'écran (21) est lié au système de stockage des données (23), en ce que le système de stockage des données (23) comprend des registres à décalage (28) associés à des registres de mémorisation (29), et en ce que le circuit de commande des colonnes de l'écran (24) comporte plusieurs circuits (26) permettant de sélectionner une tension parmi plusieurs tensions discrètes, cette tension commandant la colonne considérée de l'écran (27).

7. Système selon la revendication 5, caractérisé en ce que le contrôleur d'écran (21) est lié directement au moyen de commande de l'écran, en ce que le circuit de transcodage (22) comporte des sous-matrices de transcodage correspondant chacune à un sous-temps, en ce que le système de stockage de données (23) comporte des registres à décalage (31) en parallèle associés chacun à un registre (33) et liés chacun à une sous-matrice de transcodage, et en ce que le circuit de commande des colonnes de l'écran comporte des circuits (26) permettant de sélectionner une tension parmi plusieurs tensions discrètes, cette tension commandant la colonne considérée de l'écran, et des multiplexeurs numériques (32) liés au contrôleur et disposés entre les registres associés (33) et lesdits circuits (26).