EP0161175A1 - Dispositif pour modifier l'aspect des points d'une image sur un écran d'une console de visualisation d'images graphiques - Google Patents

Dispositif pour modifier l'aspect des points d'une image sur un écran d'une console de visualisation d'images graphiques Download PDF

Info

Publication number
EP0161175A1
EP0161175A1 EP85400734A EP85400734A EP0161175A1 EP 0161175 A1 EP0161175 A1 EP 0161175A1 EP 85400734 A EP85400734 A EP 85400734A EP 85400734 A EP85400734 A EP 85400734A EP 0161175 A1 EP0161175 A1 EP 0161175A1
Authority
EP
European Patent Office
Prior art keywords
memory
modification
attribute
processor
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP85400734A
Other languages
German (de)
English (en)
Other versions
EP0161175B1 (fr
Inventor
Luc Pham Van Cang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Video Equipement
Original Assignee
Thomson Video Equipement
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Video Equipement filed Critical Thomson Video Equipement
Publication of EP0161175A1 publication Critical patent/EP0161175A1/fr
Application granted granted Critical
Publication of EP0161175B1 publication Critical patent/EP0161175B1/fr
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/30—Control of display attribute

Definitions

  • the present invention relates to a device for modifying the appearance of the points of an image on a screen of a graphic image display console, the image being analyzed according to the principle of analysis of television images, and the console being controlled by a graphics processor.
  • the display consoles controlled by a graphics processor include a random access graphics memory interposed between the console screen and the processor which stores the data relating to each point or "pixel" of the graph appearing on the screen.
  • the modification of the graph can be obtained at any time by changing the content of the data relating to each point of the graph stored in the graphic memory, which has the effect of affecting the luminance and / or the color of each point or pixel of the graph which is to be modified.
  • the modification is usually carried out by an operator who introduces on a keyboard linked to the processor the instructions which allow the modification of the data relating to each of the modified points.
  • the action of the operator on the keyboard triggers in the processor a modification cycle, which is executed either by the launching of a particular program or by the activation of wired logical operators.
  • the object of the invention is to overcome the aforementioned drawbacks.
  • the subject of the invention is a device for modifying the appearance of an image on the screen of a console for viewing graphic images analyzed according to the principle of analysis of television images controlled by a graphics processor.
  • a graphic memory of all the points of the screen interposed between the screen of the display console and the processor the graphic memory being organized in words of n bits, each bit being representative of the state d '' a point in the image and having a value 1 or 0 depending on whether the point it represents on the image is visible or is confused with the background of the image and an attribute memory containing the attributes of each of the dots of the image, characterized in that it also comprises a decoder for selecting a bit in each word read in the graphic memory and a modification circuit connected to the decoder, the attribute memory and the processor for modifying each attribute from the point corresponding to u bit selected by means of modification bits supplied by the processor and memorize each attribute modified inside the attribute memory, and a reforming circuit coupled to the modification circuit, to the decoder and
  • the main advantage of the device according to the invention is that it makes it possible to optimize the duration of the read, modify and write cycles of each point or pixel whose corresponding data are stored in the graphic memory as well as the range of operations that can be performed within this cycle.
  • the device according to the invention has great processing flexibility, practically identical to that which is obtained with systems. purely software processing while allowing faster processing.
  • the device 1 for modifying the appearance of the points of an image written on a screen of a display console according to the invention is represented in FIG. 1 inside a dotted line, coupled between a processor 2 designated by the abbreviation CPU which is the contraction of the English term Central Processing Unit and a display console 3.
  • the device 1 includes a graphic memory 4 which contains a binary matrix representation of all the characteristic points of the graphic image which is displayed on the display console 3, each bit of information contained in the graphic memory 4 having, for example, the value 0 when it corresponds to the uniform background of the graph and the binary value 1 when it corresponds to a point or pixel of the graphic that stands out on the bottom of it.
  • the graphic memory is organized in words of n bits representing the state of n pixels, each word being addressed either by the processor 2 or by the display console 3 via a multiplexer circuit of address 5 with two inputs multiplexing, a first multiplexing input being connected by the address line 6 to the address output of the processor 2 and a second address input being connected by the address line 7 to the address output of the display console 3.
  • the output of the address multiplexer 5 is connected to the addressing inputs of the graphics memory 4 by means of the address line 8.
  • the data read from the graphics memory 4 at the memory locations designated by the address words applied to the address line 8 are applied respectively to the inputs of a parallel-series register 10 and to the inputs of a multiplexer circuit 11.
  • the device 1 also includes an attribute memory 12 possibly formed by p memory plans additional memory res graphic 4 which contains the attributes coded on respective p bits at each of the n pixels represented in each word of n bits contained in graphic memory 4, this attribute memory 12 being addressed simultaneously to graphic memory 4 by the address line 8.
  • the words read in the graphic memory and in the attribute memory 12 are applied to the circuits, not shown, of the display console 3, by means of the register 10, to allow the display of the pixels which they represent by the viewing console.
  • the attribute words PA of each pixel, addressed by each of the address words applied to the address line 8, are applied by a data line 13 to a first input of a modification circuit 14 through the multiplexer 11 and a decoder 19 connected in series.
  • the modification circuit 14 is connected by second and third inputs to the data outputs of processor 2 by means of a data line 15 for the purpose of applying modification data denoted FM and PN to the second and third inputs. of the modification circuit 14, to modify the values of the attributes of the points or pixels PA read in the attribute memory 12 and which are applied to the first input of the modification circuit 14 by the data line 13.
  • the output of the modification 14 is connected by a data line 16 to a data input of a reforming circuit 17 to record each attribute modified PM by the modification circuit 14 at the location which it occupies in the attribute memory 12
  • the reforming circuit 17 is also connected by a second input, by means of line 18, to the output of the decoder 19 addressed by the address line 8 and connected by its input to the output of the multiplexer II.
  • the purpose of the decoder 19 addressed by the address line 8 is to select, within the word of n bits applied to the input of the multiplexer II each bit designated by the address word applied to its input and the word PA attribute coded on p bits corresponding to it.
  • the bit representative of the selected pixel and its attribute PA are applied respectively to a fourth input and to the first input of the modification circuit 14 with the aim of possibly modifying their values as a function of the modification data which are applied to the second and third input. of the modification circuit 14.
  • the bits not selected by the decoder 19 are applied by the line 18 to the input of the reform 17 which reform, as a function of the information modified or not supplied at the output of the modification circuit 14, a new binary word which is applied to the input of a write demultiplexer circuit 20 by means of a line data 21 for writing the possibly modified word and the attributes corresponding to the addresses which they normally occupy in the graphic memory 4 and the attribute memory 12.
  • the modification data of each of the words contained in the graphic memory 4 and the memory attribute 12 are introduced from a keyboard 22 which is connected to processor 2 via the connection line 23.
  • a mass memory 24 is optionally coupled by a line 25 to processor 18 to transfer to the inside processor 2 the program instructions necessary for the operation of the assembly.
  • the processor 2 is also connected to a random access memory MMU 26 responsible for memorizing, during operation, the instructions and the data entered from the keyboard 22 or from the mass memory 24.
  • the graphic memory according to the invention is dual access by cycle sharing.
  • a first cycle is reserved for the operation of the display console 3
  • a second cycle is reserved for the operation of the modification process controlled by the processor 2, this modification cycle being characterized by a read cycle, a modification cycle and a cycle to rewrite the modified information in the graphic memory and a third direct reading cycle from the graphic memory, all of these cycles being represented by the time diagram in FIG. 2.
  • the cycles in FIG. 2 are executed by processor 2 which applies control signals to the control bus 27 to refresh the points or pixels of the graph displayed on the screen of the display console and to control the read and write cycles of the graphic memory 4 and the attribute memory 12.
  • the refresh cycle marked "VISU" of the display console is represented with a duration T over a period of 2T
  • the cycle of reading L of the information contained in the graphic memory 4 and in the attribute memory 12 is shown interlaced for a duration T apart from the refresh duration of the display console 3 over a period of duration 4T
  • the modification cycle M follows the reading cycle L with the same duration T and a same equal period of duration 4T
  • the write cycle E follows the modification cycle M with the same duration T during a period equal to 4T and the cycle of direct access to the graphic memory and to the attribute memory takes place during a duration T between the instants of refreshment of the display console 3.
  • this mode of cycle sharing can be advantageously used for the display of words of 16 pixels for a duration of 1184 nanoseconds and the execution of read-modify-write cycles of twice 1184 nanoseconds per pixel or point to be modified, which makes it possible to cover high operating ranges, for example, processing of 720 image points or pixels per scanning line on 576 lines respecting the CCIR standards for 625-line television scanning, the bit rate of the display console corresponding in this case to the digital television standard of 13.5 MHZ for 25 frames / second and the cycle time T being close 400 nanoseconds.
  • the 3 attribute bits read in the attribute memory 12 corresponding to the point or to the pixel to be modified are applied to the first input of the modification circuit 14 while the processor 2 simultaneously applies via the data line 15.4 PN modification bits at the same time as 6 function bits corresponding to the FM modification function chosen by the operator allowing the execution of 64 modification functions.
  • the bit of the selected memory word and the corresponding attribute are modified to form a 4-bit PM word which is obtained at the output of the modification circuit 14 which is a function of the value 0 or 1 of the bit of the point or of the pixel to be modified read in the graphic memory 4, of the corresponding attribute read in the attribute memory 12, of the modification data PN supplied by processor 2 at the input of the modification circuit 14 and of the modification function also transmitted on the third input of the modification circuit 14 by the processor 2.
  • the invention which has just been described using the embodiment shown in FIG. 1 is not limited to this type of embodiment, it goes without saying that other embodiments are also possible without however depart from the very framework of the invention, in particular it will be understood that the invention also applies as in the example represented in FIG. 3, to the production of more complex devices associating in parallel the device represented in FIG. 1 for versions of the invention requiring rapid processing.
  • the device represented in FIG. 3 is made up of four devices of the type represented in FIG. 1 composed in particular of graphic memories 4 respectively . , 4 2 , 4 3 and 4 4 and 4 modification and reforming circuits 29, 30, 31, 32 similar to the example described in FIG.
  • the data bus 15 acts on the modification and reforming circuits 29, 30, 31, 32 through a multiplexer 28 which directs the PN modification data and the FM modification function to each of the inputs of the circuits placed inside circuits 29, 30, 31, 32.
  • This organization allows for example in conditional transfer mode to modify all the pixels of the graphic memory concurrently with the same FM modification function applied to each of the modification and reformation circuits 29, 30, 31, 32 while in graphic mode, for example, in vector trace mode, a single FM modification function corresponding to the single pixel addressed is activated.
  • conditional transfer speed is very significantly increased under these conditions, in practice it is possible with a parallel configuration making it possible to process for example eight pixels in parallel, and to obtain an access time equivalent to either: 150 nanoseconds per pixel, or a conditional transfer time of the order of 80 milliseconds for an image of 512 x 512 pixels.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)

Abstract

Le dispositif (1) selon l'invention comprend, une mémoire graphique (4) de tous les points de l'écran interposée entre l'écran et la console de visualisation(3) et un processeur de commande (2). La mémoire graphique (4) est organisée en mots de n bits, chaque bit est représentatif de l'état d'un point de l'image et a une valeur 1 ou 0 suivant que le point qu'il représente sur l'image est visible ou est confondu avec le fond de l'image. Une mémoire d'attribut (12) contient les attributs de chacun des points de l'image. Le dispositif comprend également un décodeur (19) pour sélectionner un bit dans chaque mot lu dans la mémoire graphique (4). Un circuit de modification (14) est relié au décodeur (19) à la mémoire d'attribut (12) et au processeur (2) pour modifier chaque attribut du point correspondant au bit sélectionné d'un mot à l'aide de bits de modification fournis par le processeur (2) et mémoriser chaque attribut modifié à l'intérieur de la mémoire d'attribut (12). Un circuit de reformation (17) est couplé au circuit de modification (14), au décodeur (19) et à la mémoire graphique (4) pour reconstituer le mot modifié et le mémoriser à l'intérieur de la mémoire graphique. Application: processeurs graphiques.

Description

  • La présente invention concerne un dispositif pour modifier l'aspect des points d'une image sur un écran d'une console de visualisation d'images graphiques, l'image étant analysée suivant le principe d'analyse des images de télévision, et la console étant commandée par un processeur graphique.
  • Les consoles de visualisation commandées par un processeur graphique comportent une mémoire graphique à accès aléatoire interposée entre l'écran de la console et le processeur qui mémorise les données relatives à chaque point ou "pixel" du graphique apparaissant sur l'écran. La modification du graphique peut être obtenue à tout instant en changeant le contenu des données relatives à chaque point du graphique mémorisé à l'intérieur de la mémoire graphique, ce qui a pour effet d'agir sur la luminance et/ou la couleur de chaque point ou pixel du graphique qui est à modifier. La modification est habituellement effectuée par un opérateur qui introduit sur un clavier lié au processeur les instructions qui permettent la modification des données relatives à chacun des points modifiés. L'action de l'opérateur sur le clavier déclenche dans le processeur un cycle de modification, qui est exécuté soit par le lancement d'un programme particulier soit par la mise en action d'opérateurs logiques câblés.
  • Si les méthodes de programmation utilisées permettent d'effectuer à faible coût un nombre très élevé et complexe d'opérations de remplacement, elles ont pour inconvénient d'occuper beaucoup de temps de cycle de calcul du processeur. Par contre, l'utilisation de logiques câblées permet de gagner en temps de traitement mais a pour inconvénient d'être onéreuse et d'être limitée à l'utilisation d'opérateurs logiques élémentaires ce qui réduit très nettement les possibilités des systèmes à logiques câblées.
  • Le but de l'invention est de pallier les inconvénients précités.
  • A cet effet, l'invention a pour objet, un dispositif pour modifier l'aspect d'une image sur récran d'une console de visualisation d'images graphiques analysées suivant le principe d'analyse des images de télévision commandée par un processeur graphique, du type comprenant, une mémoire graphique de tous les points de l'écran interposée entre l'écran de la console de visualisation et le processeur, la mémoire graphique étant organisée en mots de n bits, chaque bit étant représentatif de l'état d'un point de l'image et ayant une valeur 1 ou 0 suivant que le point qu'il représente sur l'image est visible ou est confondu avec le fond de l'image et une mémoire d'attribut contenant les attributs de chacun des points de l'image, caractérisé en ce qu'il comprend également un décodeur pour sélectionner un bit dans chaque mot lu dans la mémoire graphique et un circuit de modification relié au décodeur, à la mémoire d'attribut et au processeur pour modifier chaque attribut du point correspondant au bit sélectionné à raide de bits de modification fournis par le processeur et mémoriser chaque attribut modifié à l'intérieur de la mémoire d'attribut, et un circuit de reformation couplé au circuit de modification, au décodeur et à la mémoire graphique pour reconstituer le mot modifié et le mémoriser à l'intérieur de la mémoire graphique.
  • Le dispositif selon l'invention a pour principal avantage qu'il permet d'optimiser la durée des cycles de lecture, de modification et d'écriture de chaque point ou pixel dont les données correspondantes sont mémorisées dans la mémoire graphique ainsi que la gamme des opérations qui peuvent être effectuées à l'intérieur de ce cycle. En offrant la possibilité de traiter en parallèle chaque mot contenu dans la mémoire graphique avec chacun des attributs correspondants des points ou pixels, le dispositif selon !'invention présente une grande souplesse de traitement, pratiquement identique à celle que l'on obtient avec des systèmes à traitement purement logiciel tout en permettant des traitements plus rapides.
  • D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description faite au regard des dessins annexés donnés uniquement à titre d'exemple et dans lesquels :
    • - la figure 1 est une représentation du dispositif selon l'invention ;
    • - la figure 2 est une représentation des diagrammes des temps du cycle de rafraichissement de l'écran d'une console de visualisation balayé suivant le principe de balayage des écrans de télévision, du cycle de lecture, de modification et d'écriture de la mémoire graphique ainsi que du cycle d'accès direct DMA à la mémoire graphique ;
    • - la figure 3 est une représentation d'une organisation parallèle du dispositif de la figure 1 permettant la modification en parallèle de l'ensemble des données relatives aux points ou pixels de l'image d'un graphique contenus dans un mot de la mémoire graphique.
  • Le dispositif 1 pour modifier l'aspect des points d'une image inscrite sur un écran d'une console de visualisation selon l'invention est représenté sur la figure 1 à l'intérieur d'une ligne en pointillées, couplé entre un processeur 2 désigné par l'abréviation CPU qui est la contraction du terme anglo-saxon Central Processing Unit et une console de visualisation 3. Le dispositif 1 comprend une mémoire graphique 4 qui contient une représentation binaire matricielle de tous les points caractéristiques de l'image graphique qui est visualisée sur la console de visualisation 3, chaque bit d'information contenu dans la mémoire graphique 4 ayant, par exemple, la valeur 0 lorsqu'il correspond au fond uniforme du graphique et la valeur binaire 1 lorsqu'il correspond à un point ou pixel du graphique qui se détache sur le fond de celui-ci. La mémoire graphique est organisée en mots de n bits représentant l'état de n pixels, chaque mot étant adressé soit par le processeur 2 ou par la console de visualisation 3 par l'intermédiaire d'un circuit multiplexeur d'adresse 5 à deux entrées de multiplexage, une première entrée de multiplexage étant reliée par la ligne d'adresse 6 à la sortie d'adresse du processeur 2 et une deuxième entrée d'adresse étant reliée par la ligne d'adresse 7 à la sortie d'adresse de la console de visualisation 3. La sortie du multiplexeur d'adresse 5 est reliée aux entrées d'adressage de la mémoire graphique 4 au moyen de la ligne d'adresse 8. Les données lues dans la mémoire graphique 4 aux emplacements de mémoire désignées par les mots d'adresse appliqués sur la ligne d'adresse 8 sont appliquées respectivement aux entrées d'un registre parallèle-série 10 et aux entrées d'un circuit multiplexeur 11. Le dispositif 1 comprend également une mémoire d'attribut 12 formée éventuellement par p plans de mémoires supplémentaires de la mémoire graphique 4 qui contient les attributs codés sur p bits respectifs à chacun des n pixels représentés dans chaque mot de n bits contenus dans la mémoire graphique 4, cette mémoire d'attribut 12 étant adressée simultanément à la mémoire graphique 4 par la ligne d'adresse 8. Les mots lus dans la mémoire graphique et dans la mémoire d'attribut 12 sont appliqués aux circuits non représentés de la console de visualisation 3, par Pinter- médiaire du registre 10, pour permettre la visualisation des pixels qu'ils représentent par la console de visualisation. Les mots d'attribut PA de chaque pixel, adressés par chacun des mots d'adresse appliqués sur la ligne d'adressage 8, sont appliqués parune ligne de données 13 sur une première entrée d'un circuit de modification 14 au travers du multiplexeur 11 et d'un décodeur 19 reliés en série. Le circuit de modification 14 est relié par des deuxième et troisième entrées aux sorties de données du processeur 2 au moyen d'une ligne de données 15 dans le but, d'appliquer des données de modification notées FM et PN sur les deuxième et troisième entrées du circuit de modification 14, pour modifier les valeurs des attributs des points ou pixels PA lus dans la mémoire d'attribut 12 et qui sont appliqués sur la première entrée du circuit de modification 14 par la ligne de données 13. La sortie du circuit de modification 14 est reliée par une ligne de donnée 16, à une entrée de donnée d'un circuit de reformation 17 pour enregistrer chaque attribut modifié PM par le circuit de modification 14 à l'emplacement qu'il occupe dans la mémoire d'attribut 12. Le circuit de reformation 17 est également relié par une deuxième entrée, au moyen de la ligne 18, à la sortie du décodeur 19 adressé par la ligne d'adresse 8 et relié par son entrée à la sortie du multiplexeur Il. Le décodeur 19 adressé par la ligne d'adresse 8 a pour but de sélectionner, à l'intérieur du mot de n bits appliqué à l'entrée du multiplexeur Il chaque bit désigné par le mot d'adresse appliqué sur son entrée et le mot d'attribut PA codé sur p bits qui lui correspond. Le bit représentatif du pixel sélectionné et son attribut PA sont appliqués respectivement à une quatrième entrée et à la première entrée du circuit de modification 14 dans le but de modifier éventuellement leurs valeurs en fonction des données de modification qui sont appliquées sur les deuxième et troisième entrée du circuit de modification 14. Les bits non sélectionnés par le décodeur 19 sont appliqués par la ligne 18 à l'entrée du circuit de reformation 17 qui reforme, en fonction de l'information modifiée ou non fournie à la sortie du circuit de modification 14, un nouveau mot binaire qui est appliqué à l'entrée d'un circuit démultiplexeur d'écriture 20 au moyen d'une ligne de données 21 pour écrire le mot éventuellement modifié et les attributs correspondants aux adresses qu'ils occupent normalement dans la mémoire graphique 4 et la mémoire d'attribut 12. Les données de modification de chacun des mots contenus dans la mémoire graphique 4 et la mémoire d'attribut 12 sont introduites à partir d'un clavier 22 qui est relié au processeur 2 par l'intermédiaire de la ligne de liaison 23. Une mémoire de masse 24 est éventuellement couplée par une ligne 25 au processeur 18 pour transférer à l'intérieur du processeur 2 les instructions de programme nécessaires au fonctionnement de l'ensemble. Le processeur 2 est également relié à une mémoire vive MMU 26 chargée de mémoriser en cours de fonctionnement les instructions et les données introduites à partir du clavier 22 ou de la mémoire de masse 24.
  • La mémoire graphique selon l'invention est à double accès par partage de cycle. Un premier cycle est réservé au fonctionnement de la console de visualisation 3, un deuxième cycle est réservé au fonctionnement du processus de modification contrôlé par le processeur 2, ce cycle de modification étant caractérisé par un cycle de lecture, un cycle de modification et un cycle de ré-écriture des informations modifiées dans la mémoire graphique et un troisième cycle de lecture directe de la mémoire graphique, l'ensemble de ces cycles étant représenté par le diagramme des temps de la figure 2. Les cycles de la figure 2 sont exécutés par le processeur 2 qui applique des signaux de commande sur le bus de commande 27 pour rafraichir les points ou pixels du graphique visualisés sur l'écran de la console de visualisation et commander les cycles de lecture et d'écriture de la mémoire graphique 4 et de la mémoire d'attribut 12. Sur la figure 2 le cycle de rafraichissement marqué "VISU" de la console de visualisation est représenté avec une durée T sur une période de 2T, le cycle de lecture L des informations contenues dans la mémoire graphique 4 et dans la mémoire d'attribut 12 est représenté entrelacé pendant une durée T en dehors de la durée de rafraichissement de la console de visualisation 3 sur une période de durée 4T, le cycle de modification M suit le cycle de lecture L avec une même durée T et une même période égale de durée 4T, le cycle d'écriture E suit le cycle de modification M avec une même durée T durant une période égale à 4T et le cycle d'accès direct à la mémoire graphique et à la mémoire d'attribut a lieu pendant une durée T entre les instants de rafraichissement de la console de visualisation 3. A titre d'exemple, ce mode de partage de cycles peut être avantageusement utilisé pour la visualisation de mots de 16 pixels pendant une durée de 1184 nanosecondes et l'exécution de cycles de lecture-modification-écriture de deux fois 1184 nanosecondes par pixel ou point à modifier ce qui permet, de couvrir des plages de fonctionnement élevées, par exemple, un traitement de 720 points d'image ou pixels par ligne de balayage sur 576 lignes en respectant les normes CCIR du balayage de télévision à 625 lignes, le débit de la console de visualisation correspondant dans ce cas au standard de télévision numérique de 13,5 MHZ pour 25 image/seconde et la durée de cycle T étant voisine de 400 nanosecondes. Ces résultats sont obtenus en organisant par exemple la mémoire graphique en mots de 16 pixels et la mémoire d'attribut 12 en mots d'attribut de 3 bits, chacun des mots étant adressé par le processeur 2 par les bits d'adresse appliqués sur le bus d'adresse 8. Chaque mot lu dans la mémoire graphique 4 et dans la mémoire d'attribut 12 est appliqué à l'entrée du multiplexeur 11. La place d'un bit dans le mot correspondant au point ou pixel à modifier est sélectionnée par le multiplexeur 11 et le décodeur 19 à partir des quatre bits de poids faible du mot d'adresse en même temps que 3 bits d'attribut correspondants sont adressés dans la mémoire d'attribut 12 par le bus d'adresse 8. Les bits du mot non désignés par le multiplexeur Il et le décodeur 19 sont dirigés directement vers les entrées du dispositif de reformation du mot 17 tandis que le bit sélectionné est pris en compte par le circuit de modification 14. Les 3 bits d'attribut lus dans la mémoire d'attribut 12 correspondant au point ou au pixel à modifier sont appliqués sur la première entrée du circuit de modification 14 pendant que le processeur 2 applique simultanément par la ligne de données 15,4 bits de modification PN en même temps que 6 bits de fonction correspondant à la fonction de modification FM choisie par l'opérateur permettant ainsi l'exécution de 64 fonctions de modification. Le bit du mot mémoire sélectionné et l'attribut correspondant sont modifiés pour former un mot PM sur 4 bits qui est obtenu à la sortie du circuit de modification 14 qui est fonction de la valeur 0 ou 1 du bit du point ou du pixel à modifier lu dans la mémoire graphique 4, de l'attribut correspondant lu dans la mémoire d'attribut 12, des données de modification PN fournies par le processeur 2 à l'entrée du circuit de modification 14 et de la fonction de modification transmise également sur la troisième entrée du circuit de modification 14 par le processeur 2. Cette transformation est effectuée à l'aide de mémoires mortes électriquement programmables du type connu sous la désignation anglo saxonne "EPROM" ou des mémoires vives du type connu sous la désignation anglo saxonne "RAM" contenant des tables de fonctions de modification de l'aspect des points de l'image graphique adressés par le processeur 2 et par les bits d'attribut PA de chaque mot sélectionné de la mémoire d'attribut, pour remplir les multiples fonctions qui peuvent être données au circuit de modification, ces fonctions pouvant être des fonctions logiques simples du type ET logique, OU logique, OU EXCLUSIF, ou des fonctions plus compliquées permettant l'exécution, par exemple, d'interpolations linéaires entre "pixels" anciens et "pixels" nouveaux, des opérations condition- nelles, des opérations d'interpolation linéaires pour l'attribut de luminance d'un pixel en fonction de l'adressage fractionnaire du pixel nouveau pour résoudre en particulier les phénomènes d'aliasing connus des processeurs graphiques, ou encore pour exécuter des contrôles de texture d'image en superposition etc...
  • L'invention qui vient d'être décrite à l'aide du mode de réalisation représenté à la figure 1 n'est pas limitée à ce type de réalisation, il va de soi que d'autres modes de réalisation sont également possibles sans pour autant sortir du cadre même de l'invention, en particulier on concevra que l'invention s'applique également comme dans l'exemple représenté à la figure 3, à la réalisation de dispositifs plus complexes associant en parallèle le dispositif représenté à la figure 1 pour des versions de l'invention requérant un traitement rapide. Le dispositif représenté à la figure 3 se compose de quatre dispositifs du type représenté à la figure 1 composés en particulier respectivement de mémoires graphiques 4. , 42, 43 et 44 et de 4 circuits de modification et reformation 29, 30, 31, 32 similaires à l'exemple décrit à la figure 1 et qui permettent de traiter les pixels PIX 0, PIX1 PIX-, PIX3 consécutifs du mot de 16 pixels adressés dans les mémoires 4,...44. Le bus de données 15 agit sur les circuits de modification et reformation 29, 30, 31, 32 au travers d'un multiplexeur 28 qui dirige sur chacune des entrées des circuits placés à l'intérieur des circuits 29, 30, 31, 32 la donnée de modification PN et la fonction de modification FM. Cette organisation permet par exemple en mode de transfert conditionnel de modifier tous les pixels de la mémoire graphique concuremment avec la même fonction de modification FM appliquée sur chacun des circuits de modification et reformation 29, 30, 31, 32 tandis qu'en mode graphique, par exemple, en mode de trace de vecteurs, une seule fonction de modification FM correspondant au seul pixel adressé est activé. La vitesse de transfert conditionnel se trouve dans ces conditions très sensiblement accrue, en pratique il est possible avec une configuration parallèle permettant de traiter par exemple huit pixels parallèlement, et d'obtenir un temps d'accès équivalent à
    Figure imgb0001
    soit : 150 nanosecondes par pixel, soit un temps de transfert conditionnel de l'ordre de 80 millisecondes pour une image de 512 x 512 pixels.

Claims (10)

1. Dispositif (1) pour modifier l'aspect des points d'une image sur un écran d'une console de visualisation (3) d'images graphiques analysées suivant le principe d'analyse des images de télévision commandée par un processeur graphique (2) du type comprenant, une mémoire graphique (4) de tous les points de l'écran interposée entre l'écran et la console de visualisation (3) et le processeur (2), la mémoire graphique (4) étant organisée en mots de n bits, chaque bit étant représentatif de l'état d'un point de l'image et ayant une valeur 1 ou 0 suivant que le point qu'il représente sur l'image est visible ou est confondu avec le fond de l'image, et une mémoire d'attribut (12) contenant les attributs de chacun des points de l'image, caractérisé en ce qu'il comprend également un décodeur (19) pour sélectionner un bit dans chaque mot lu dans la mémoire graphique (4) et un circuit de modification (14) relié au décodeur (19), à la mémoire d'attribut (12) et au processeur (2) pour modifier chaque attribut du point correspondant au bit sélectionné d'un mot à l'aide de bits de modification fournis par le processeur (2) et mémoriser chaque attribut modifié à l'intérieur de la mémoire d'attribut (12), et un circuit de reformation (17) couplé au circuit de modification (14), au décodeur (19) et à la mémoire graphique (4) pour reconstituer le mot modifié et le mémoriser à l'intérieur de la mémoire graphique.
2. Dispositif selon la revendication 1, caractérisé en ce que le circuit de modification (14) est constitué par des mémoires programmables contenant des tables de fonction de modification de l'aspect des points de l'image graphique, adressées par le processeur graphique (2) et par les bits d'attribut de chaque mot sélectionné de la mémoire d'attribut (12).
3. Dispositif selon l'une quelconque des revendications 1 et 2, caractérisé en ce que les bits de modification et d'adressage des fonctions de modification sont engendrés par le processeur graphique (2) à partir d'instructions entrées dans le processeur (2) à partir d'un clavier (22).
4. Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la mémoire graphique (4) est adressée d'une part, par la console de visualisation et d'autre part, par le processeur graphique (2) au travers un multiplexeur d'adresse commandé par le processeur pour partager les cycles d'accès à la mémoire graphique initialisés par la console de visualisation (3) et le processeur (2).
5. Dispositif selon la revendication 4, caractérisé en ce que la mémoire graphique (4) est organisée en mots de longueur fixe.
6. Dispositif selon les revendications 4 et 5, caractérisé en ce que le cycle d'accès du processeur (2) à la mémoire graphique (4) se décompose en un cycle de tecture de chaque mot dans lequel se trouve le bit d'un point d'image à modifier, et du mot d'attribut correspondant dans la mémoire d'attribut (12), suivi par un cycle de modification du bit du point correspondant à modifier identifié à l'intérieur du mot lu dans la mémoire graphique et de modification du mot d'attribut lu dans la mémoire d'attribut (12), également suivi par cycle de réécriture du mot contenant le bit modifié dans la mémoire graphique (4) et de réécriture du mot d'attribut modifié dans la mémoire d'attribut (12).
7. Dispositif selon l'une quelconque des revendications 2 à 6, caractérisé en ce que les mémoires programmables du circuit de modification sont des mémoires mortes électriquement programmables.
8. Dispositif selon rune quelconque des revendications 2 à 6, caractérisé en ce que les mémoires vives programmables du circuit de modification sont des mémoires vives.
9. Dispositif pour modifier l'aspect des points d'une image sur un écran d'une console de visualisation (3) d'images graphiques analysées suivant le principe d'analyse des images de télévision, commandé par un processeur graphique (2), caractérisé en ce qu'il comprend plusieurs dispositifs selon rune quelconque des revendications 1 à 8 couplés en parallèle.
10. Dispositif selon la revendication 9, caractérisé en ce que le couplage des dispositifs entre eux est obtenu à l'aide d'un circuit multiplexeur (28) qui dirige sur chaque des entrées des circuits de modification, la donnée de modification et la fonction de modification pour permettre la modification de tous les points de l'image graphique avec la même fonction de modification.
EP85400734A 1984-04-17 1985-04-12 Dispositif pour modifier l'aspect des points d'une image sur un écran d'une console de visualisation d'images graphiques Expired EP0161175B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8406052 1984-04-17
FR8406052A FR2563024B1 (fr) 1984-04-17 1984-04-17 Dispositif pour modifier l'aspect des points d'une image sur un ecran d'une console de visualisation d'images graphiques

Publications (2)

Publication Number Publication Date
EP0161175A1 true EP0161175A1 (fr) 1985-11-13
EP0161175B1 EP0161175B1 (fr) 1988-08-17

Family

ID=9303225

Family Applications (1)

Application Number Title Priority Date Filing Date
EP85400734A Expired EP0161175B1 (fr) 1984-04-17 1985-04-12 Dispositif pour modifier l'aspect des points d'une image sur un écran d'une console de visualisation d'images graphiques

Country Status (4)

Country Link
US (1) US4692759A (fr)
EP (1) EP0161175B1 (fr)
DE (1) DE3564501D1 (fr)
FR (1) FR2563024B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0256838A2 (fr) * 1986-08-11 1988-02-24 Tektronix, Inc. Système pour améliorer le fonctionnement des affichages à deux couleurs

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2520872B2 (ja) * 1985-12-10 1996-07-31 オリンパス光学工業株式会社 画像表示装置
US4988985A (en) * 1987-01-30 1991-01-29 Schlumberger Technology Corporation Method and apparatus for a self-clearing copy mode in a frame-buffer memory
FR2644960B1 (fr) * 1989-03-21 1991-05-31 Thomson Consumer Electronics Dispositif de detection de fin de connexion a un programme payant recu par un poste d'abonne via un reseau de teledistribution interactive
GB9027678D0 (en) * 1990-12-20 1991-02-13 Ncr Co Videographics display system
TW266277B (en) * 1994-12-31 1995-12-21 Sega Of America Inc Videogame system and methods for enhanced processing and display of graphical character elements
AU2003263769A1 (en) * 2002-07-01 2004-01-19 Xidem, Inc. Electronically controlled electric motor
US7590290B2 (en) * 2004-07-21 2009-09-15 Canon Kabushiki Kaisha Fail safe image processing apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303986A (en) * 1979-01-09 1981-12-01 Hakan Lans Data processing system and apparatus for color graphics display

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57101893A (en) * 1980-12-17 1982-06-24 Hitachi Ltd Liquid crystal display character generation circuit
US4462028A (en) * 1981-02-19 1984-07-24 Honeywell Information Systems Inc. Access control logic for video terminal display memory
US4420770A (en) * 1982-04-05 1983-12-13 Thomson-Csf Broadcast, Inc. Video background generation system
US4504828A (en) * 1982-08-09 1985-03-12 Pitney Bowes Inc. External attribute logic for use in a word processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303986A (en) * 1979-01-09 1981-12-01 Hakan Lans Data processing system and apparatus for color graphics display

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WESCON CONFERENCE RECORD, vol. 25, septembre 1981, pages 31/5-1 - 31/5-10, El Sequndo, US; J.L. WISE: "Color graphics with an advanced LSI controller" *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0256838A2 (fr) * 1986-08-11 1988-02-24 Tektronix, Inc. Système pour améliorer le fonctionnement des affichages à deux couleurs
EP0256838A3 (en) * 1986-08-11 1989-08-09 Tektronix, Inc. System for improving two-color display operations

Also Published As

Publication number Publication date
FR2563024B1 (fr) 1986-05-30
DE3564501D1 (en) 1988-09-22
US4692759A (en) 1987-09-08
EP0161175B1 (fr) 1988-08-17
FR2563024A1 (fr) 1985-10-18

Similar Documents

Publication Publication Date Title
FR2583541A1 (fr) Tampon z a haute vitesse munie d'une memoire dynamique a acces aleatoire
FR2604019A1 (fr) Dispositif d'affichage video couleur pour systeme d'ordinateur, et procede de conversion de signaux video couleur a cet effet
FR2534400A1 (fr) Procedes et appareil d'affichage graphique
LU84342A1 (fr) Systeme tampon de lignes destine a visualiser plusieurs images dans un jeu video
FR2599873A1 (fr) Systeme d'affichage video
FR2494022A1 (fr) Systeme de memoire et de conversion de balayage aux ultrasons ainsi que procede de memorisation et de lecture
FR2631766A1 (fr) Procede et appareil de traitement d'un signal d'image fixe
FR2547968A1 (fr)
EP0161175B1 (fr) Dispositif pour modifier l'aspect des points d'une image sur un écran d'une console de visualisation d'images graphiques
EP0233095B1 (fr) Transformateur numérique d'images pour homogénéisation d'une image issue d'une conversion de coordonnées.
FR2686438A1 (fr) Circuiterie pour manipuler des flux de donnees.
FR2554948A1 (fr) Procedes et appareils de codage et d'affectation d'emplacements de memoire pour affichage d'images traitees numeriquement
FR2680890A1 (fr) Antememoire configurable et systeme de traitement d'images contenant une telle antememoire.
FR2566949A1 (fr) Systeme d'affichage d'images video sur un ecran a balayage ligne par ligne et point par point
FR2522490A1 (fr) Appareil pour diagnostic par ultrasons
CA1241752A (fr) Dispositif et procede de traitement d'images
FR2588405A1 (fr) Dispositif d'affichage graphique
EP0161176B1 (fr) Dispositif pour l'obtention de tracés continus sur l'écran d'une console de visualisation commandée par un processeur graphique
US4912771A (en) Image memory apparatus
FR2587520A1 (fr) Appareil et procedes d'affichage a fenetre a acces direct en memoire
FR2637706A1 (fr) Dispositif d'effacement rapide de l'ecran d'affichage d'un ordinateur, notamment pour la creation d'images animees
FR2665542A1 (fr) Procede de mise en óoeuvre d'une memoire tampon permettant de produire un schema de declenchement et appareil de memorisation tampon associe.
FR2477745A1 (fr) Dispositif d'affichage graphique en couleurs
EP0230158B1 (fr) Processeur numérique d'images échographiques, à interpolation
EP0149399B1 (fr) Contrôleur de visualisation graphique

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): BE DE GB

17P Request for examination filed

Effective date: 19860417

17Q First examination report despatched

Effective date: 19871216

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE GB

REF Corresponds to:

Ref document number: 3564501

Country of ref document: DE

Date of ref document: 19880922

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20010312

Year of fee payment: 17

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20010523

Year of fee payment: 17

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020412

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20021101

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20020412