DE69920687T2

DE69920687T2 - Bildsensor mit erweitertem dynamikbereich

Info

Publication number: DE69920687T2
Application number: DE69920687T
Authority: DE
Inventors: A. Peter LEVINE; J. Donald SAUER; J. Nathaniel McCAFFREY
Original assignee: Dialog Semiconductor GmbH
Current assignee: Digital Imaging Systems GmbH
Priority date: 1998-05-29
Filing date: 1999-05-28
Publication date: 2005-10-06
Anticipated expiration: 2019-05-29
Also published as: EP1082849B1; KR20010043893A; US6441852B1; AU4409999A; DE69920687D1; JP2002517135A; KR100552946B1; EP1082849A4; US6040570A; EP1082849A1; WO1999062244A1

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf abbildende Systeme, und insbesondere auf abbildende Systeme, welche die Ladungskapazität eines Fotodetektors zum Ende der Integrationsperiode hin erhöhen, um den Dynamikbereich des abbildenden Systems zu erweitern.
Stand der Technik
Verschiedene Typen von Abbildern (gelegentlich auch als Bildsensoren bezeichnet) werden heutzutage benutzt, einschließlich CCD-(charge-coupled device) Abbilder und CMOS-(complementary metal-oxide semidconductor) Abbilder. Typischerweise sind diese Vorrichtungen jeweils in CCD- und CMOS-Abbildungssystemen integriert. Solche abbildenden Systeme umfassen eine Anordnung von Pixeln von denen jeder ein lichtempfindliches Sensorelement, wie zum Beispiel eine CCD oder, in CMOS-Abbildern, eine Fotodiode mit N⁺-zu-p-Substrat, einen vergrabenen n-Kanal Fotodetektor mit einem virtuellen Gate, oder einen Detektor mit Fotogatter umfassen. Solche lichtempfindlichen Sensorelemente werden nachfolgend als Fotodetektoren bezeichnet.
Ein CMOS-Abbilder mit aktivem Pixelsensor wird in "Mendis S K et al: CMOS Active Pixel Image Sensors for highly integrated Imaging Systems, IEEE Journal of Solid-State Circuits, US, IEEE Inc., New York, Band 32, No. 2, 1. Februar 1997 (01.02.1997), Seiten 187 bis 197, XP0006761 115 ISSN: 0018-9200" beschrieben.
CMOS-Abbilder benutzen typischerweise eine Anordnung von aktiven Pixelsensoren und eine Zeile (Register) von damit verknüpften Doppelabfrage- (CDS) Schaltkreisen oder -verstärkern, um den Ausgang einer gegebenen Zeile von Pixel-Abbildern der Anordnung abzufragen und zu halten. Jedes aktive Pixel enthält typischerweise eine pixelverstärkende Vorrichtung (gewöhnlich ein Quellenfolger). Der Begriff "aktiver Pixelsensor" (APS) bezieht sich auf elektronische Bildsensoren innerhalb aktiver Vorrichtungen, wie zum Beispiel Transistoren, welche mit jedem Pixel verknüpft sind. CMOS-Abbilder werden oft austauschbar als CMOS-APS-Abbilder oder als CMOS mit aktiven Pixel-Abbildern bezeichnet. Die aktiven Pixel-Sensoren und zugehörigen Schaltkreise für jedes Pixel der Anordnung werden nachfolgend als APS-Schaltkreise oder APS-Pixel-Schaltkreise bezeichnet.
Entsprechend der Strahlungsintensität, welche die relevante Sensorfläche eines Fotodetektors erreicht, akkumuliert während der optischen Integrationsperiode sowohl in CMOS- und auch in CCD-Abbildungssystemen jeder Fotodetektor Ladung und damit Spannung. Während Ladung akkumuliert wird, beginnt sich der Fotodetektor zu füllen. Mitunter sagt man, daß die in einen Fotodetektor ge speicherte Ladung in einem „Ladungswall" des Fotodetektors vom CCD-Typ ist. Wenn der Fotodetektor vollständig geladen ist, wird, teilweise um das Blooming bzw. Überstrahlen zu verhindern, überschüssige Ladung in einen „Blooming-Drain" geleitet. Blooming ist ein Phänomen, in welchem überschüssige Ladung oberhalb der Pixelsättigung in benachbarte Pixel überläuft, was Unschärfe und damit verbundene Artefakte hervorruft. In einem CMOS-System sinkt beispielsweise die Spannung der Fotodiode entsprechend mit der negativen Ladung. Wenn jedoch der Fotodetektor vor dem Ende der Integrationsperiode voll ist, und weitere Photonen auf den Fotodetektor fallen, kann keine weitere Ladung akkumuliert werden (bei CMOS kann die Diodenspannung nicht weiter fallen). Wenn daher zum Beispiel sehr helles Licht auf einen Fotodetektor gerichtet wird, kann dies dazu führen, daß der Fotodetektor vor dem Ende der Integrationsperiode voll ist, daher sättigt, und Informationen verliert.
Jeder APS-Schaltkreis erzeugt am Ende einer Integrationsperiode ein Ausgangssignal, welches mit der während der Integrationsperiode akkumulierten Ladungsmenge in Beziehung steht. Die Ladungsmenge ist seinerseits mit der Lichtmenge, welche vom Fotodetektor des APS-Schaltkreises während der Integrationsperiode empfangen wird, verknüpft. Das Ausgangssignal kann von einem CDS-Schaltkreis abgefragt und gehalten werden, und dann an einen Puffer für die Signalverarbeitung angelegt werden.
Das am 27. April 1976 an Levine ("Levine") erteilte US-Patent Nr. 3,953,733 offenbart ein Verfahren zum Betreiben eines CCD-Abbilders um dieses Problem zu vermeiden. Die an die Elektroden eines CCDs angelegte Spannung hat zur Folge, daß sich eine stark verarmte Region unterhalb der Elektrode ausbildet, welche „Potentialwälle" oder Ladungswälle mit gegebener maximaler Ladungskapazitäten bildet. Eine größere Elektrodenspannung führt dazu, daß sich ein entsprechend größerer Ladungskapazitätswall ausbildet. Die Spannung, die die maximale Ladungskapazität eines Fotodetektors bestimmt, wie zum Beispiel die CCD-Elektrodenspannung, wird nachfolgend als Ladungskapazitäts-Kontrollspannung bezeichnet, und die maximale Ladung, die in einem Fotodetektor akkumuliert werden kann, wird nachfolgend als die Ladungskapazität des Fotodetektors bezeichnet. Die Ladungskapazitäts-Kontrollspannung wird auch als Blooming-Barrierenspannung bezeichnet, da sie als ein Blooming-Drain wirkt, welcher Ladung von der Pixel-Fotodiode wegführt, um ein Überlaufen von Ladung zu benachbarten Pixeln während des optischen Übersteuerns zu vermeiden.
Typischerweise ist die angelegte Ladungskapazitäts-Kontrollspannung während der Integrationsperiode konstant, so daß während der Integrationsperiode eine feste Ladungskapazität für jeden Pixel des Abbilderanordnung vorliegt. Bei Levine wird die Ladungskapazitäts-Kontrollspannung während der Integrationsperiode variiert, um den optischen Dynamikbereich des CCD-Abbilders zu erhöhen. Levine offenbart daher ein System mit einem erweiterten Dynamikbereich (XDR). Zum Beispiel lehrt Levine in einer Ausführungsform, die Ladungskapazitäts-Kontrollspannung (und damit die Ladungskapazität) auf nichtlineare Weise zu erhöhen, indem die Ladungskapazitäts-Kontrollspannung zum Ende der Integrationsperiode hin in diskreten Schritten erhöht wird. Levine lehrt auch andere Verfahren, um die Ladungskapazitäts-Kontrollspannung und die Ladungskapazität zum Ende der Integrationsperiode hin zu erhöhen, um den Dynamikbereich des Abbilder-Systems zu erweitern, wie zum Beispiel der Einsatz einer genügenden Zahl von diskreten Schritten, um eine kontinuierlich zunehmende Ladungskapazitäts-Kontrollspannung zu implementieren, oder den Gebrauch von linear zunehmenden Signalformen der Ladungskapazitäts-Kontrollspannung und der Steigerung der Steigung oder Steigungen solcher Signalformen.
In einem CMOS-XDR-Abbildersystem ist jeder Fotodetektor einer Anordnung von Fotodetektoren so konfiguriert, daß er Ladung bis zu einer ersten maximalen Ladungskapazität während eines ersten und größten Teils der Integrationsperiode akkumuliert. Dies kann dadurch erfolgen, daß die Fotodiodenspannung zum Beginn der Integrationsperiode auf einen Anfangswert zurückgesetzt wird. Während Ladung akkumuliert wird, nimmt die Spannung ausgehend von ihrem Anfangswert ab. Zu einem Zeitpunkt vor dem Ende der Integrationsperiode wird die Fotodiodenspannung auf ein zweites Niveau hochgesetzt wenn sie in Sättigung gegangen sein sollte (das heißt, sie unterhalb des zweiten Niveaus ist). Auf diese Weise wird des Pixel des Signals jenseits des zweiten Niveaus bereinigt, was es erlaubt, mehr Ladung für die verbleibende Zeit der Integrationsperiode zu akkumulieren. Damit wird auf effektive Weise eine erste Ladungskapazität während des ersten Teils der Integrationsperiode und eine weitere Ladungskapazität für den restlichen Teil derselben zur Verfügung gestellt.
Sehr helles Licht wird daher während des ersten Zeitabschnitts sättigen und wird während des zweiten Zeitabschnitts erneut akkumuliert werden. Der Punkt zwischen dem ersten Abschnitt der Integrationsperiode und dem verbleibenden Abschnitt, wenn eine Sättigung stattfindet (und daher XDR benutzt wird), kann als Stoppunkt bezeichnet werden. Der erste Zeitabschnitt und die während dieses Zeitabschnitts akkumulierte Ladung ist mit dem „linearen" Bereich verknüpft, und der verbleibende Zeitabschnitt und jegliche überschüssige Ladung, die während dieses verbleibenden Abschnitts akkumuliert wird, ist mit dem „erweiterten" Dynamikbereich verknüpft. Der lineare Bereich hat eine höhere Empfindlichkeit als der XDR, aber der XDR erlaubt es, daß zumindest ein gewisser Kontrast bei höheren Lichtmengen gemessen wird, welche ansonsten im linearen Bereich zur Sättigung führen würden.
Die gesamte akkumulierte Ladung kann am Ende der Integrationsperiode durch einen CDS-Schaltkreis oder andere geeignete Mittel ausgelesen werden, welche den Ausgang eines vorgegebenen Fotodetektors der Anordnung abfragt und hält. Dies kann in eine Zahl konvertiert werden, welche die Gesamtladung repräsentiert. Bekannte mathematische Verfahren werden dann bezüglich dieser Information angewandt, welche auf dem Verhältnis der zwei Zeitintervalle und zugehöriger Informationen basieren, um die gesamte Lichtmenge zu bestimmen, die auf den jeweiligen Fotodetektor während der Integrationsperiode gefallen ist.
CMOS-Abbilder haben mehrere Vorteile gegenüber CCD-Abbildern. Zum Beispiel lassen sich CCD-Abbilder wegen komplexer Herstellungserfordernisse und relativ hoher Kosten nicht so einfach in mit einem CMOS-Prozeß hergestellte periphere Schaltkreise integrieren. Im Gegensatz hierzu lassen sich solche Sensoren einfacher in ein auf einem einzigen Chip befindliches System unter Einsatz integrierter Schaltkreis-(IC) Herstellungsprozesse integrieren, weil CMOS-Abbilder mit derselben CMOS-Verarbeitungstechnologie hergestellt werden wie diejenigen peripheren Schaltkreise, welche erforderlich sind, um die CMOS-Abbilder zu betreiben. Durch Benutzung von CMOS-Abbildern ist es möglich, eine monolithische Integration einer Kontrollogik, des Timings, der Bildverarbeitung und der signalverarbeitenden Schaltkreise, wie zum Beispiel Analog/Digital (A/D) Wandler, vorzunehmen, und zwar alle innerhalb eines einzigen Sensor-Chips. Daher können CMOS-Abbilder im Vergleich zu CCD-Abbildern unter Einsatz üblicher CMOS-IC-Herstellungsprozesse hergestellt werden.
Zusätzlich benötigen CCD-Abbilder üblicherweise drei unterschiedliche Eingangsspannungen mit unterschiedlichen Spannungsversorgungen für ihre Steuerung. CCD-Abbilder benötigen auch relativ hohe Versorgungsspannungen und müssen daher mit einer relativ hohen Energieaufnahme betrieben werden. Im Gegensatz hierzu benötigen CMOS-Vorrichtungen lediglich eine einzige Spannungsversorgung, die auch benutzt werden kann, um die peripheren Schaltkreise zu versorgen. Dies gibt den CMOS-Abbildern einen Vorteil hinsichtlich der Leistungsaufnahme und der Komplexität externer Schaltkreise und auch bezüglich der Größe der Chip-Fläche oder des Platzbedarfs, welche die Spannungsversorgung einnimmt. CMOS-Abbilder sind bezüglich der Leistungsaufnahme relativ bescheiden, weil sie für den Betrieb mit relativ niedrigen Spannungswerten auskommen, und auch weil nur eine Zeile von Pixeln in der APS-Anordnung während eines Ausleseprozesses aktiviert werden muß.
Trotz dieser Vorteile haben jedoch CMOS-Abbilder verschiedene Nachteile im Vergleich zu CCD-Abbildern. Zum Beispiel können bei CMOS-Systemen Fehlanpassungen zwischen den Komponenten der APS-Pixel-Schaltkreise vorkommen. Solche Variationen bei Komponenten können dazu führen, daß unterschiedliche Fotodetektoren unterschiedliche Stoppunkte haben. Zum Beispiel kann in einem CMOS-Abbildersystem die Ladungskapazität eines Fotodetektors von einer ersten maximalen Ladungskapazität zu der zweiten maximalen Ladungskapazität mittels eines Rückstelltransistors umgeschaltet werden (das heißt, daß der Rückstelltransistor benutzt wird, um die Fotodiodenspannung auf eine Anfangsspannung hochzusetzen, und dann auf ein zweites Spannungsniveau). Die Rückstelltransistoren können jeder einen damit verbundenen unterschiedlichen Schwellwert besitzen, welcher dazu führt, daß der Stoppunkt etwas um seinen Idealwert herum variiert. Zum Beispiel können bei CMOS-Abbildern die Stoppunkte etwa um 10 % bis 15 % um den Idealwert schwanken.
Die Variation der Stoppunkte zwischen den Pixeln einer Anordnung kann zu verschiedenen Artefakten führen, wie zum Beispiel den Artefakten des „Puddlings" und des „schmutzigen Fensters" bzw. „dirty window". Puddling ist ein Artefakt mit feststehender geometrischer Anordnung, in welchem einige benachbarte Pixel relativ hell erscheinen, und andere relativ schwach, da sie dadurch entstehen, daß sie in den linearen oder den erweiterten Dynamikbereich fallen. Dies verursacht eine Struktur sehr ähnlich dem sich eines schlängelnden Flusses, welcher zwischen Pixel-Regionen des linearen Bereichs und solchen des XDR-Bereichs sichtbar ist. Der Artefakt des schmutzigen Fensters tritt in Bereichen mit relativ hoher Intensität auf welche den erweiterten Dynamikbereich des Systems nutzen, da jeder von diesen einen geringfügig unterschiedlichen Gleichstrom-Offset wegen unterschiedlicher Stoppunkte besitzen. Der letztgenannte Artefakt ist teilweise auch darauf zurückzuführen, daß während der Linearisierung des nichtlinearen stückweisen Signals die XDR-Komponenten mit einer ganzen Zahl multipliziert werden, zum Beispiel einer Zahl in der Größenordnung von 9, um die Steigung des linearen Bereichs abzugleichen, was ebenfalls solche durch Stoppunkte verursachten Unterschiede in den XDR-Bereichen verstärkt.
Bekannte Vorgehensweisen um solche Probleme zu lösen sind nicht immer zufriedenstellend. Zum Beispiel wird Frame-Speicher benutzt, um zu versuchen, solche Artefakte zu mindern, indem man solche Unterschiede mit feststehender geometrischer Anordnung zwischen Pixeln der Anordnung korrigiert. Solche Vorgehensweisen können jedoch teuer, komplex oder in gewissen Anwendungsgebieten unerwünscht sein. Weiterhin können Stoppunkte oder andere Bestandteile oder Charakteristika zwischen Pixeln mit der Temperatur oder anderen variablen Parametern variieren, was Lösungen mit Frame-Speicher komplexer und teuer oder sogar undurchführbar werden läßt.
Zusammenfassung
Gemäß der vorliegenden Erfindung wird ein Abbilder mit einem erweiterten Dynamikbereich bereitgestellt, der aufweist:
eine Anordnung von Pixeln, die in Zeilen und Spalten angeordnet sind, wobei jedes Pixel ein Ausgangssignal bereitstellt, das mit einer Lichtmenge in Bezug steht, die während einer Integrationsperiode von diesem Pixel aufgefangen wurde,
einen Rückstellschaltkreis, der die Pixel in einer ausgewählten Reihe der Anordnung auf einen ursprünglichen Ausgangssignalwert zurücksetzt, bevor die Integrationsperiode beginnt, und
eine Reihe von Abfrage- und Halteeinrichtungen, die zwei Abfrage- und Halteschaltkreise für jede Spalte der Anordnung haben,
dadurch gekennzeichnet, daß
der Rückstellschaltkreis weiterhin ein XDR-Klemmniveausignal an die Pixel in einer ausgewählten Reihe der Anordnung von Pixeln am Ende des ersten Zeitintervalls und vor dem Ende der Integrationsperiode anlegt,
wobei die Reihe von Abfrage- und Halteeinrichtungen eine Reihe von XDR-Abfrage- und -Halte-Schaltkreisen beinhaltet, die ein XDR-Signal für jedes Pixel in der ausgewählten Reihe aufnehmen, wobei das XDR-Signal mit der Lichtmenge in Bezug steht, die von jedem Pixel in der ausgewählten Reihe während eines zweiten Zeitintervalls nach dem ersten Zeitintervall und vor dem Ende der Integrationsperiode aufgenommen wurde, wenn das Ausgangssignal dieses Pixels am Ende des ersten Zeitintervalls kleiner als das XDR-Klemmniveausignal ist, und wobei das XDR-Signal Null ist, wenn das Ausgangssignal dieses Pixels am Ende des ersten Zeitintervalls gleich oder größer als das XDR-Klemmniveausignal ist, und wobei die Reihe von Abfrage- und -Halteeinrichtungen weiterhin eine Reihe von linearen Abfrage- und Halte-Schaltkreisen beinhaltet, die ein lineares Signal für jedes Pixel in der ausgewählten Reihe aufnehmen, wobei das lineare Signal mit der Lichtmenge in Beziehung steht, die von dem Pixel während des zweiten Intervalls aufgenommen wurde, wenn das Ausgangssignal dieses Pixels am Ende des ersten Zeitintervalls kleiner als das XDR-Klemmniveausignal ist und wobei das lineare Signal mit der Lichtmenge in Bezug steht, die von diesem Pixel während der Integrationsperiode aufgenommen wurde, wenn das Ausgangssignal von diesem Pixel am Ende des ersten Intervalls gleich oder größer als das XDR-Klemmniveausignal ist.
Kurze Beschreibung der Figuren
Diese und weitere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden mit der folgenden Beschreibung, den beigefügten Ansprüchen und den begleitenden Figuren vollständig deutlich, bei denen:
1 ein Blockdiagramm eines CMOS-Abbilders gemäß einer Ausführungsform der vorliegenden Erfindung zeigt,
2 einen detaillierten Schaltplan zeigt, welcher einen APS-Schaltkreis der APS-Anordnung des Systems von 1 zeigt, und einen linearen CDS-Schaltkreis, sowie einen CDS-Schaltkreis mit erweitertem Dynamikbereich (XDR) der CDS-Reihen des Systems von 1,
3a ein Timing-Diagramm zeigt, das die Signalformen veranschaulicht, die beim Betrieb des APS-Schaltkreises und der CDS-Schaltkreise von 2 während einer horizontalen Austastperiode gemäß einer Ausführungsform der vorliegenden Erfindung benutzt werden,
3b–3c exemplarisch Spannungssignale des APS-Schaltkreises und der CDS-Schaltkreise von 2 zeigen, die während einer hellen Szene unter Benutzung von XDR aufgenommen wurden, und einer dunklen Szene, die kein XDR benutzt,
4 einen Graph zeigt, der die lineare und die XDR-Signalantwort des Systems von 1 veranschaulicht,
5a ein Timing-Diagramm zeigt, welches die Signalformen veranschaulicht, die benutzt werden, um den APS-Schaltkreis und die CDS-Schaltkreise von 2 während einer horizontalen Austastperiode gemäß einer alternativen Multi-Stoppunkt-Ausführungsform der vorliegenden Erfindung zu betreiben, und
5b einen Graphen zeigt, der die lineare und die XDR-Signalantwort des Systems von 2 zeigt, gemäß der Multi-Stoppunkt-Ausführungsform von 5a.
Beschreibung der bevorzugten Ausführungsformen
Bei der vorliegenden Erfindung, die nachfolgend näher beschrieben wird, liest ein XDR-Abbildungssystem sowohl den XDR-Kanal als auch den linearen Kanal eines Pixel-Schaltkreises aus, so daß die Kanäle verbunden werden können, ohne daß sich Schwankungen bei den Stoppunkten der Pixel-Schaltkreise negativ auswirken können. In einer Ausführungsform ist das XDR-Abbildungssystem ein CMOS-basierendes Abbildungssystem, daß eine Anordnung von APS-Pixel-Schaltkreisen besitzt, welches wenigstens zwei separate CDS-Schaltkreise benutzt, um separate Kanäle für jeden der beiden Signalansprechbereiche, den linearen Bereich und den XDR-Bereich, bereitzustellen. Benutzt man diesen Ansatz, können der lineare Kanal und der XDR-Kanal verbunden werden, um ein Signal S zu erhalten, das über den gesamten Dynamikbereich bis zur Sättigungsgrenze des XDR-Kanals linear zu der Lichtintensität verläuft, ohne daß sich Schwankungen in den Stoppunkten des jeweiligen APS-Pixel-Schaltkreises negativ auswirken können.
CMOS-XDR-Abbildersystem
Bezugnehmend auf 1 ist ein Blockdiagramm eines CMOS-Abbildersystems 100 dargestellt, gemäß einer Ausführungsform der vorliegenden Erfindung. Das Abbildersystem 100 umfaßt einen Prozessor 110, eine CMOS-APS-Anordnung 120, welche an den Prozessor 110 über den Bus 115 gekoppelt ist, und CDS-Zeilen 130, welche über den Bus 125 an die APS-Anordnung 120 gekoppelt sind. In einer Ausführungsform kann die APS-Anordnung 120 eine 640(H) × 480(V) APS-Anordnung von APS-Schaltkreisen sein. CDS-Zeilen 130 enthalten zwei unterschiedliche Zeilen oder Register 131 und 132 mit jeweils 640 CDS-Schaltkreisen. Die CDS-Zeilen 130 enthalten zwei CDS-Schaltkreise, einen für den linearen Kanal und einen für den XDR-Kanal, für jede Spalte der APS-Anordnung 120. CDS-Zeilen 130 umfassen daher CDS-Mittel für doppelte Register.
Während des Betriebs wird während einer horizontalen Austastperiode vor der Darstellung einer bestimmten Linie oder Zeile einer APS-Anordnung 120 die gegebene Reihe des APS-Schaltkreises aktiviert. Jeder APS-Schaltkreis stellt ein Ausgangsspannungssignal bereit, welches mit der Lichtintensität in Bezug steht, mit welcher die Fotodetektorregion des APS-Schaltkreises während der vo rangegangenen Integrationsperiode (die Zeitspanne, während der die Fotodetektoren Ladung integriert haben) beaufschlagt wurden. In einzeiligen CDS-Systemen wird das Ausgangssignal von jedem APS-Schaltkreis der aktivierten Zeile durch den CDS-Schaltkreis der gleichen Spalte abgefragt und gehalten. Danach wird der Ausgang von jedem der 640 CDS-Schaltkreise nacheinander an einem Puffer angelegt, so daß das Signal für jede Spalte verstärkt werden kann, und, sofern gewünscht, an einen A/D-Wandler (nicht dargestellt) angelegt werden kann, um eine weitere Signalverarbeitung vorzunehmen, und um auf einem Monitor (nicht gezeigt) dargestellt zu werden. In einem XDR-System können jedoch die oben beschriebenen Artefakte auftreten. Ein CMOS-Abbilder, welcher einen einzigen CDS-Schaltkreis benutzt, um das Ausgangssignal für einen APS-Pixelschaltkreis abzufragen und zu halten, wird in der US-Patentanmeldung 08/867,577, hinterlegt am 02. Juni 1997 (für "CMOS (mager with Reduced Fixed Pattern Noise", Anwaltszeichen: SAR 11994, Erfinder: Donald Jon Sauer) beschrieben. Weiterhin wird, ergänzend zu der Referenz von Levine die eingangs erwähnt wurde, ein weiteres XDR-Abbildersystem, welches entweder einen CCD- oder einen CMOS-Abbilder benutzt, in der US-Patentanmeldung Nr. 08/867,652, angemeldet am 02. Juni 1997 ("Extended Dynamic Ranged Imaging System and Method", Anwaltsakte: SAR 12217, Erfinder: Nathamiel Joseph McCaffrey et al) beschrieben.
In einer Ausführungsform der vorliegenden Erfindung werden daher CDS-Mittel mit Doppelregister, welche zwei Reihen von CDS-Schaltkreisen und daher zwei CDS-Schaltkreise pro Spalte haben, benutzt, um die separaten linearen und XDR-Kanäle eines bestimmten APS-Pixels nach der Integrationsperiode auszulesen, um so die Wirkungen von unterschiedlichen Pixel-Stoppunkten zu mindern oder zu beseitigen, wie es nachfolgend näher erläutert wird.
Schaltkreis des CMOS-Abbilders
Bezugnehmend auf 2 wird ein Schaltkreis 200 gezeigt, welcher einen CMOS-APS-Abbilderschaltkreis bzw. Pixel 210 der APS-Anordnung 120, sowie des lineareren CDS-Schaltkreises 230, und des XDR-CDS-Schaltkreises 240 der CDS-Zeilen 130 von 1 näher dargestellt. APS-Schaltkreis 210, welcher einen Pixel der APS-Anordnung 120 repräsentiert, umfaßt einen Fotodetektor 216 und drei NMOS-Feldeffekttransistoren M1, M2 und M3. In einer Ausführungsform ist der Fotodetektor 216 eine Fotodiode mit einem N⁺-zu-p-Substrat. Der APS-Schaltkreis 210 ist auch an Busleitungen angekoppelt, welche die folgenden vom Prozessor 110 bereitgestellten Signale tiefem: das Phasenrückstellsignal PR(x) und die Zeilenwahl RS(x). (Der Ausdruck in Klammern (x) bezieht sich auf das x-y-Koordinatensystem mit Spalten (die x-Koordinate) oder Zeilen (die y-Koordinate) der APS-Pixel-Anordnung, welche es erlaubt, für eine Aktivierung bestimmte Spalten oder Zeilen der Anordnung auszuwählen.
Der Fotodetektor 216 ist elektrisch zwischen Masse, dem Source-Anschluß des Transistors M1 und dem Steueranschluß des Transistors M2 angeschlossen. Der Steueranschluß von Transistor M1 ist an die PR-Signalleitung angeschlossen, und der Drain-Anschluß des Transistors M1 mit der Quellspannung V_DO (zum Beispiel +5V) verbunden, welche ihrerseits mit dem Drain-Anschluß des Transistors M2 verbunden ist. Der Source-Anschluß des Transistors M2 ist mit dem Drain-Anschluß des Transistors M3 verbunden, wobei dessen Source-Anschluß über die Spalte „read Col_Read(x)) line" 220 mit den CDS-Schaltkreisen 230, 240 verbunden ist. Der Steueranschluß des Transistors M3 ist mit der RS-Signalleitung verbunden.
Die Transistoren M2 und M3 werden benutzt, um eine Spannung V_CR, welche ein bekanntes Vielfaches der Spannung V_DIODE ist, auf die Leitung 220 auszugeben, wenn das RS-Signal hoch ist, und während des Auslesens desjenigen Signals, welches mit der akkumulierten Ladung infolge des Lichtsignals korrespondiert. Der Transistor M2 wird als ein Quellenfolger benutzt, um die Spalte „Read Line Col_Read(x)" in bestimmten Zeilen anzusteuern. Der Transistor M3 dient dazu, den APS-Schaltkreis 210 von der Leitung 220 zu trennen, wenn andere Zeilen der APS-Anordnung 120 ausgelesen werden.
Der Rückstelltransistor M1 (bevorzugterweise ein NMOS-Transistor) wird benutzt, um V_DIODE unter Kontrolle des Eingangssignals PR auf ein bestimmtes Niveau zurückzusetzen. Zum Beispiel bringt ein PR-Signal von 7V V_DIODE etwa auf 5V, wenn es weniger als 5V ist. Ein PR-Signal von 3,5V bringt V_DIODE auf etwa 3,5V wenn es weniger als 3,5V ist; ist jedoch V_DIODE größer als 3,5V, zum Beispiel 4V, dann hat ein PR-Signal von 3,5V keine Auswirkungen auf V_DIODE Dies liegt daran, daß für V_DIODE ≥ 3,5V nicht genügend integrierte Signalladung bei der Fotodiode 216 vorliegt, um den Rückstelltransistor M1 leitend zu machen, da V_DIODE nicht unter den Wert V_rm – V_tn fällt, wobei V_tn der NMOS-Leitfähigkeitsschwellwert des Rückstelltransistors ist.
Dies kann benutzt werden, um V_DIODE vor dem Beginn der Integrationsperiode zurückzusetzen oder um V_DIODE zu Beginn des zweiten Abschnitts der Integrationsperiode auf das XDR-Klemmpotential (zum Beispiel 3,5V) zurückzusetzen. Eine ähnliche Rückstelloperation kann während des Auslesens des XDR-Kanals benutzt werden, wie es nachfolgend näher beschrieben werden wird.
Der APS-Schaltkreis 210 ist in einer Ausführungsform nach den Entwurfsregeln und der Technologie des 0,5 μm CMOS-SPTM- (single-polysilicon triple-metal) Prozesses gefertigt. Dies kann zum Beispiel benutzt werden, um eine 640(H) × 480(V) APS-Anordnung, die eine Bildgröße von 4,8 mm × 3,6 mm besitzt, und die mit 1/3'' Optiken kompatibel ist, oder eine 640(H) × 480(V) APS-Anordnung mit einer Bildgröße von 3,6 mm × 2,7 mm, welche mit 1/4'' Optiken kompatibel ist, zu bilden.
In alternativen Ausführungsformen können anstelle einer Fotodiode andere Arten von Fotodetektoren für den Fotodetektor 216 benutzt werden, wie zum Beispiel ein vergrabener n-Kanal Fotodetektor mit einem virtuellen Gate-Anschluß oder ein Fotogate-Detektor. Obwohl ein Fotodetektor mit virtuellem Gate ein besseres Ansprechverhalten bei blauem Licht im Vergleich zu Fotogates auf Poly-Silicium-Basis bietet, erfordert die Herstellung von Detektoren mit virtuellem Gate zwei zusätzliche Implantierungsschritte im Vergleich zu normalen CMOS-Prozessen, und kann daher mit einigen existierenden niederpreisigen IC-Herstellungsprozessen nicht durchführbar sein.
CDS-Schaltkreise mit geschalteten Kondensatoren
Jeder der CDS-Schaltkreise 230, 240 enthält ähnliche Komponenten und Zwischenverbindungen. Der lineare CDS-Schaltkreis 230 enthält zum Beispiel einen Transistor M8, an dessen Gate V_DIODE anliegt, den Transistor M4, an dessen Gate das Abfrage- und Haltesignal SH1 anliegt, und die Kondensatoren C1 und C2, die wie gezeigt verbunden sind. Der Transistor M5 ist an seinem Gate an das Klemmsignal CL1 gekoppelt. Der Schaltkreis 230 gibt das lineare Signal oder CDS_LIN heraus. Entsprechend gibt der Schaltkreis 240 das XDR-Signal CDS_XDR aus. Der Prozessor 110 stellt die verschiedenen Signale, wie Phasenrückstellung, Zeilenwahl, Klemm- sowie Abfrage- und Haltesignale bereit, die über Busse 115, 215 an die Komponenten des APS-Pixel-Schaltkreises 210 und der CDS-Schaltkreise 230, 240 angelegt werden.
Eine nicht gezeigte Stromquelle ist bevorzugterweise mit der Leitung 220, welche einen 20 μA Ladestrom bereitstellt, in Serie geschaltet. Jede der Kondensatoren C1, C2, C3 und C4 hat bevorzugterweise eine Kapazität von 1 pF. Im CDS-Schaltkreis 230 werden die Kondensatoren C1 und C2 mit den zugehörigen Transistoren oder Schaltern M4 und M5 genutzt, um die lineare CDS-Funktion für jede Spalte zu implementieren, und um ein horizontales Auslesen in einen Puffer zu realisieren.
Die Funktion des CDS-Schaltkreises 230 ist es, eine CDS-Ausgangsspannung CDS_LIN zu erfassen und bereitzustellen, welche die Änderung in der APS-Ausgangsspannung V_CR auf Leitung 220 korrespondierend zum linearen Kanal anzeigt. Um dies vorzunehmen, muß die Änderung in der APS-Ausgangsspannung V_CR sich in der CDS-Ausgangsspannung CDS_LIN widerspiegeln. Der Fachmann wird leicht erkennen, daß sich diese Spannungsänderung in einer Spannung V_LIN entlang dem Kondensator C1 widergespiegelt wird, indem zuerst die Spannung V_CR auf der Leitung 220 abgefragt und gehalten wird, bevor durch Einschalten des Transistors M3 die APS-Ausgangsspannung hieran angelegt wird. Dann wird der Transistor M3 durch ein Zeilenauswahlsignal RS eingeschaltet, was die Spannung V_CR auf der Leitung 220 ändert. Diese Änderung wird daher in der vom Kondensator C2 gespeicherten Spannung reflektiert. Es ist ersichtlich, daß das CDS_LIN-Signal durchgelassen werden kann, zum Beispiel zu einem nicht dargestellten Puffer, um, sofern gewünscht, durch Ausschalten des Transistors M4 die Kondensatoren C1 und C2 vom APS-Schaltkreis 210 und der coll_read-Leitung 220 zu isolieren, so daß sie in Serie geschaltete Kondensatoren darstellen, und die APS-Ausgangsspannung wird als eine Netto-Signalladung repräsentiert, welche in der Serienschaltung der Kondensatoren C1 und C2 gespeichert ist. Dies kann auf eine bekannte Weise ausgelesen werden, um es einem Prozessor zu ermöglichen, die Änderung des Signalausgangs des APS-Schaltkreises 210 zu bestimmen.
Auf ähnliche Weise kann der CDS-Schaltkreis 214 betrieben werden, um CDS_XDR zu erfassen, welcher die Änderung in der APS-Ausgangsspannung V_CR auf Leitung 220 korrespondierend zum XDR-Kanal anzeigt. Der Betrieb der CDS-Schaltkreise 230, 240 wird nachfolgend im Detail mit Bezug auf die 3a–c beschrieben.
Betrieb des APS-Schaltkreises und der CDS-Schaltkreis mit geschaltetem Kondensator
Bezugnehmend auf 3a wird ein Timing-Diagramm 310 gezeigt, das die Signalformen zeigt, mit denen der APS-Schaltkreis 210 und die CDS-Schaltkreise 130 von 2 während einer horizontalen Austastperiode in Übereinstimmung mit der vorliegenden Erfindung betrieben werden. Die Figuren 3b und 3c veranschaulichen exemplarisch Signalspannungen des APS-Schaltkreises 210 und der CDS-Schaltkreise 130 von 2, welche während einer hellen Szene unter Benutzung von XDR aufgenommen wurden, und einer dunklen Szene, welche nicht XDR benutzt. Es ist klar, daß die Eingangsspannungen RS, PR, CL1, SH1, CL2 und SH2 von einem Signalerzeugungsschaltkreis erzeugt werden, wie zum Beispiel den programmierten Allzweck-Prozessor 110.
Vor der horizontalen Austastperiode für der aktuellen Zeile hat der Fotodetektor 216 entsprechend der Lichtintensität, welche die Oberfläche des Fotodetektors 216 während der vorangegangenen Integrationsperiode erreichte, Ladung akkumuliert oder integriert. Die Integrationsperiode beginnt, nachdem der die Zeile enthaltende APS-Schaltkreis 210 nach dem vorhergehenden Auslesen der Zeile zurückgesetzt wurde, typischerweise 1/30 oder 1/60 Sekunde vorher und abhängig von der Frame-Anzeigerate. Zu diesem Zeitpunkt sind die PR-Signale bei 7V, und wird V_DIODE auf ein anfängliches 5V-Niveau (das anfängliche Dioden-Rückstellniveau) gebracht, welches allmählich während der Integrationsperiode abhängig von dem auf die Fotodiode 216 einfallenden Licht abnimmt. Nachdem eine Zeile ausgelesen ist, wird jeder APS-Schaltkreis erneut durch das Signal auf Leitung PR, welches von 2V auf 7V umgeschaltet wird, und welches V_DIODE auf 5V bringt, zurückgesetzt, so daß während des nächsten Frames erneut Licht während einer weiteren Integrationsperiode akkumuliert wird.
Während der Integrationsperiode, während Photonen auf die Oberfläche des Fotodetektors 216 fallen, wird negative Ladung akkumuliert, wodurch das anfängliche Diodenrückstellniveau von 5V entsprechend der während dieses Zeitraums integrierten Lichtintensität herabgesetzt wird. Diese Spannung kann ein Minimum von ungefähr 2,5V erreichen, bevor es zur Sättigung kommt (dem minimalen Diodenniveau). In einer Ausführungsform wird eine Signalvariation um 1,5V zwischen 5V und 3,5V für den linearen Bereich benutzt, und wird die verbleibende Signalvariierung um 1 V zwischen 3,5V und 2,5V für XDR benutzt (und auch für den linearen Bereich für niedrigere Lichtpegel). Dies kann dadurch realisiert werden, daß V_DIODE auf eine XDR-Rückstellspannung (zum Beispiel 3,5V) zurückgesetzt wird, und zwar eine kurze Zeit vor dem Ende der Integrationsperiode, wodurch die Integrationsperiode in einem ersten und zweiten Abschnitt unterteilt wird. Zum Beispiel wird bei einer Integrationsperiode von 500H (500 Abtastzeilen) V_DIODE bei 450H auf eine XDR-Rückstellspannung von 3,5V zurückgesetzt (1H ist die Periode der horizontalen Linienrate, nominell 63,5 μs für den NTSC Videostandard). Wenn somit V_DIODE zu einer Zeit 450N wegen hellen Lichts unter 3,5V gefallen ist, hat der lineare Kanal gesättigt, und wird V_DIODE auf 3,5V zurückgesetzt (Es ist klar, daß dies analog zu einer Erhöhung der Ladungskapazität eines CCD-Pixels in CCD-Abbildersystemen ist). Dies bedeutet, daß während der verbleibenden 50H der Integrationsperiode V_DIODE von 3,5V ausgehend fallen kann, um einen gewissen Kontrast für das helle Licht bereitzustellen, welches den linearen Bereich gesättigt hat. Wenn jedoch V_DIODE > 3,5V ist, wird V_DIODE jedoch durch die Rückstelloperation bei 450H nicht geändert.
Zu Beginn der horizontalen Austastperiode wird daher V_DIODE im Bereich zwischen 5,0V und 2,5V (das heißt zwischen dem anfänglichen Diodenrückstellniveau und dem Mindestdiodenniveau) liegen. Ist V_DIODE unterhalb des XDR-Klemmpotentials (3,5V), dann repräsentiert der Unterschied zwischen V_DIODE und 3,5V die nach 450H akkumulierte Komponente, welche eine XDR-Komponente ist, wenn der lineare Kanal gesättigt hat. Wie oben beschrieben, können verschiedene Techniken eingesetzt werden, um das gesamte Licht, welches während einer Integrationsperiode auf den Fotodetektor 216 gefallen ist, zu bestimmen. Zum Beispiel kann die relative Dauer des XDR- und des linearen Abschnitts als T_XDR und T_LIN bezeichnet werden. Im vorangegangenen Beispiel sind diese Zeiten 50N und 500N (das heißt 50H + 450H). Es ist klar, daß unter Annahme eines relativ konstanten Lichtniveaus während der Integrationsperiode angenommen werden kann, daß, solange CDS_XDR ≤ (T_XDR/(T_LIN – T_XDR)·CDS_LIN ist, der lineare Kanal nicht gesättigt hat. In diesem Fall ist das gesamte lineare Ausgangssignal S ganz einfach CDS_XDR + CDS_LIN. Wenn jedoch CDS_XDR > (T_XDR/(T_LIN – T_XDR)·CDS_LIN ist, impliziert dies, daß der lineare Kanal gesättigt hat. In diesem Fall muß ein Verbinden durchgeführt werden, daß nachfolgend näher beschrieben wird, um ein Signal S zu erhalten, das über den gesamten Dynamikbereich bis zur Sättigungsgrenze des XDR-Kanals linear mit der Lichtintensität verläuft.
Erneut bezugnehmend auf die 3a–c bezeichnet t_–1 einen Zeitpunkt kurz nach dem Ende der Integrationsperiode, und kurz vor dem Beginn des Auslesens des XDR- und des linearen Kanals. Vor dem Zeitpunkt t_–1, sowohl im Fall der hellen Szene, als auch der dunklen Szene, ist V_DIODE von einem Anfangswert von 5V auf eine niedrigere Spannung gefallen, abhängig davon, wie viel Licht auf die Diode 216 während der Integrationsperiode gefallen ist. In 3b, der hellen Szene, ist V_DIODE auf 2,5V gefallen, deutlich unterhalb der 3,5V Rückstellspannung, auf welche die Diode 260 nur 50H vor dem Ende der Integrationsperiode von 500N zurückgesetzt wurde. Die lineare Komponente, welche zu dem ersten Abschnitt korrespondiert, ist daher (5V – 3,5V =) 1,5V, und die XDR-Komponente ist (3,5V – 2,5V =) 1,0V. In 3c, der Szene mit wenig Licht, ist V_DIODE nur auf 4,0V gefallen, welches oberhalb des Rückstellspannungsniveaus von 3,5V ist. In diesem Fall gibt es daher keine XDR-Komponente, und die lineare Komponente ist (5V – 4V =) 1,0V. In beiden Fällen werden die dualen CDS-Schaltkreise 230, 240 durch Kontrollsignale kontrolliert, so daß das Ausgangssignal S erzeugt wird, und nicht durch kleine Änderungen in der XDR-Rückstellspannung beeinflußt wird.
Zum Zeitpunkt t_–1 werden die Signale CL1, SH1, CL2 und SH2 angehoben. Dies schaltet die Transistoren oder Schalter M4, M5, M6 und M7 ein, was V_XDR und V_LIN auf 0V zurücksetzt, da zu diesem Zeitpunkt RS weiterhin aus ist, und daher V_CR 0V ist. Eine kurze Zeit später wird RS angehoben, so daß die APS-Ausgangsspannung an V_CR angelegt wird. Das heißt, daß sich bei der hellen Szene V_CR von 0V auf 2,5V ändert (3b); in der dunklen Szene wechselt V_CR von 0V auf 4,0V (3c). Da die rechten Anschlüsse der Kondensatoren C2 und C4 auch zu diesem Zeitpunkt auf Masse liegen, haben sie die gleichen daran anliegenden Spannungen VLIN und V_XDR, weil diese auch an den gegenüberliegenden Kondensatoren C1 und C3 anliegen.
Anschließend wird zum Zeitpunkt t₀ ein Klemmsignal CL2 (für den XDR-CDS-Schaltkreis 240) auf low geschaltet, wodurch der Schalter M7 geöffnet wird, so daß eine Referenzspannung V_C4 am Kondensator C4 angelegt wird, welche gleich der anfänglichen APS-Ausgangsspannung V_CR (das heißt 2,5V und 4,0V für die helle und die dunkle Szene) ist. Kurz nach dem Zeitpunkt t₀ schaltet dann PR auf 3,5V, und bringt V_DIODE, sofern erforderlich, auf das XDR-Klemmniveau (3,5V). Das heißt, in der hellen Szene steigt V_CR, und daher V_LIN und V_XDR, auf 3,5V von 2,5V aus (3b), ein Anstieg um 1V (was der XDR-Komponente des APS-Ausgangssignals entspricht). Da jedoch M7 offen ist, ändert sich V_C4 nicht, und bleibt daher bei 2,5V, was dazu führt, daß CDS_XDR um den Unterschiedsbetrag anwächst, bzw. um 1,0V (3,5V – 2,5V). In der dunklen Szene ändert sich jedoch V_CR, und daher V_LIN und V_XDR, nicht, da diese Spannungen bereits bei 4,0V sind, so daß sie nicht auf 3,5V hochgehoben werden können.
Zum Zeitpunkt t₁ wird das Phasen-Rückstellsignal PR ausgeschaltet, und, eine kurze Zeit später, zum Zeitpunkt t₂ sowohl das Abfrage- und Haltesignal SH2 und das Klemmsignal CL1 ausgeschaltet. Durch das Ausschalten von SH2 wird V_XDR das XDR-Signal zugeführt, wobei der Unterschiedsbetrag von 1,0V an V_C4 anliegt. Das Ausschalten von CL1 öffnet jedoch den Schalter M5, so daß eine Referenzspannung V_C2 am Kondensator C2 angelegt wird, welche nur dem linearen Abschnitt des Signals entspricht, da V_DIODE, sofern erforderlich, bereits auf das XDR-Klemmniveau hochgehoben wurde (3,5V). Zum Beispiel sind in der hellen Szene V_C2 und V_LIN 3,5V, dem gesättigten linearen Niveau für den ersten 450H-Abschnitt der Integrationsperiode, und 4V im Fall der dunklen Szene.
Zum Zeitpunkt t₃ springt das Phasen-Rückstellsignal PR auf 7,0V, und bringt V_DIODE, und daher V_CR, auf das Anfangsniveau von 5,0V. Im Fall der hellen Szene steigt daher V_LIN von 3,5V auf 5,0V, und in der dunklen Szene von 4,0V auf 5,0V. V_XDR ändert sich in beiden Fällen nicht, da SH2 (und daher der Transistor M6) bereits ausgeschaltet wurde. Wenn V_LIN auf 5,0V ansteigt, ändert sich V_C2 nicht, da M5 offen ist. Daher steigt CDS_LIN um den Unterschiedsbetrag zwischen 5,0V und dem vorherigen Wert von V_LIN (zum Beispiel 3,5V oder 4,0V in den hellen und der dunklen Szene) an. Anschließend wird zum Zeitpunkt t₀ das Abfrage- und Halte-Signal SH1 ausgeschaltet, wodurch V_LIN freigegeben wird. Zu diesem Zeitpunkt können das lineare Signal und das XDR-Signal CDS_LIN und CDS_XDR ausgelesen werden. Die vollständig linearisierten Ausgangssignale können, wie nachfolgend mit Bezug auf die 4 näher erläutert, rekonstruiert werden.
Mit Bezug auf 4 wird ein Graph 400 dargestellt, welcher die lineare und die XDR-Signalantwort des Systems 100 von 1 zeigt. Für Licht mit bis zu 10 lux wird der lineare Kanal nicht gesättigt werden. Für mehr Licht wird jedoch der lineare Kanal gesättigt, und fällt V_DIODE unterhalb 3,5V, wodurch es bei 450H auf das XDR-Klemmpotential zurückgesetzt wird. In diesem Fall wird das XDR des Systems ausgenutzt, wodurch es bei ungefähr 11 lux zu einem Stoppunkt in der Signalantwort kommt. Es ist klar, daß der Stoppunkt nicht genau bei 10 lux liegt, da V_DIODE bei genau 450H nur ungefähr 3,5V sein kann, und daher nicht ganz gesättigt ist, wodurch in diesem Fall zusätzliches Licht mit einer ähnlichen Intensität in den verbleibenden 50H-Abschnitt der Integrationsperiode fallen kann und zum linearen Signal beiträgt. Dies bedeutet für die hellen Szenen, daß ein Stoppunkt bei ungefähr 11 lux vorkommt. Oberhalb des Punkts von 11 lux ist der Anstieg des XDR-Kanals nur ein Bruchteil desjenigen des linearen Kanals, mit einem Verhältnis, welches durch den Quotienten der Integrationszeiten T_XDR/T_LIN = 50/500 = 0,1 ausgedrückt wird. Dies bedeutet, daß der Anstieg des XDR-Kanals nur 1/10 des Anstiegs des linearen Kanals ist.

Der lineare und der XDR-Kanal können digital verbunden werden, um ein Signal zu erhalten, welches über den gesamten Dynamikbereich bis zur Sättigungsgrenze des XDR-Kanals (zum Beispiel 100 lux in diesem Fall) linear mit der Lichtintensität geht. In einer Ausführungsform kann der folgende Algorithmus für diese Verbindungsoperation benutzt werden:

Wenn CDS_XDR ≤ (T_XDR/(T_LIN – T_XDR)·CDS_LIN	{das heißt, wenn es keine Sättigung des linearen Bereichs gab, zum Beispiel I ≤ 11 lux}
dann S = CDS_LIN + CDS_XDR	{kombiniert das in beiden Abschnitten der Integrationsperiode akkumulierte Signal}
Wenn CDS_XDR > (T_XDR/(T_LIN – T_XDR)·CDS_LIN	{wenn es eine Sättigung im linearen Kanal gab}
dann S = CDS_LIN + CDS_XDR + (T_LIN/T_XDR)[CDS_XDR – (T_XDR/(T_LIN – T_XDR))·CDS_LIN]	{kombiniert das über beide Abschnitte der Integra tionsperiode akkumulierte Signal}

wobei S das verbundene Signal ist, welches den linearen und den XDR-Kanal zusammenfaßt.

Bei der vorliegenden Erfindung wird daher der XDR-Kanal durch den XDR-CDS-Schaltkreis 240 und der lineare Kanal durch den linearen CDS-Schaltkreis 230 abgefragt. Der XDR-CDS-Schaltkreis 240 fragt die gesamte Signaländerung ab, bewirkt eine Klemmung dieses Werts, setzt das Pixel zurück, um den XDR-Anteil wegzuleiten, und fragt diesen neuen Wert ab. Der XDR-CDS-Schaltkreis 240 fragt daher die Änderung in der XDR-Komponente ab und speichert diese, was zum Zeitpunkt t₀ durch CDS_XDR reflektiert wird. Die Änderung in der XDR-Komponente besteht jedoch bezüglich des tatsächlichen XDR-Klemmpotentials des Pixels (APS-Schaltkreis 210), selbst wenn dieses vom Idealwert von 3,5V verschieden sein sollte. Dieses Differenzsignal korrespondiert genau zur tatsächlichen Änderung von V_DIODE, welche durch Photonen verursacht wird, die auftreffen, nachdem die Diode 216 auf das Klemmpotential bei 450H zurückgesetzt wurde, weil zu diesem Zeitpunkt die Diode 216 gleichzeitig auf das tatsächliche, nichtideale XDR-Klemmpotential zurückgesetzt wurde. Das vom XDR-CDS-Schaltkreis 240 abgefragte und gehaltene XDR-Signal ist daher eine getreue Wiedergabe des XDR-Signals, selbst wenn sich das XDR-Klemmpotential vom Idealwert unterscheiden sollte. Diese Vorgehensweise ist daher genauer als wenn nur ein einziger CDS-Schaltkreis benutzt würde, bei dem Informationen verloren gehen würden.
Danach wird das tatsächliche XDR-Klemmpotential im linearen CDS-Schaltkreis 230 als ein Referenzwert gespeichert, und das Pixel wird vollständig auf das anfängliche Diodenrückstellniveau (idealerweise 5V) zurückgesetzt. Wenn jedoch das XDR-Klemmpotential (idealerweise 3,5V) zum Beispiel um 0,1V abweicht, ist es wahrscheinlich, daß das anfängliche Diodenrückstellniveau auch um einen ähnlichen Betrag abweicht, so daß der Unterschied zwischen dem tatsächlichen anfänglichen Diodenrückstellniveau und dem tatsächlichen XDR-Klemmpotential dichter an den gleichen Unterschied für benachbarte Pixel heranreicht, selbst wenn deren XDR-Klemmpotentiale nicht übereinstimmen. Für ein Auslese-System mit einem einzigen CDS-Schaltkreis und einem XDR-System gehen Informationen darüber verloren, wo der Stoppunkt ist, und sind die Abweichungen zwischen Pixeln größer.
Es ist klar, daß die vorliegende Erfindung daher Stoppunkt-Unterschiede beseitigen oder mindern kann. Dem Fachmann wird klar sein, daß die vorliegende Erfindung die Bereitstellung der kombinierten Signalantwort des erweiterten Dynamikbereichs erlaubt, wobei die nachteiligen Effekte durch stoppunktbezogene Inter-Pixel-Unterschiede, wie durch zum Beispiel Unterschiede im XDR-Klemmpotential, gemindert werden.
Man nehme zum Beispiel an, daß eine geänderte Herstellung des APS-Schaltkreises 210 zur Folge hat, daß das Klemmpotential 3,4V anstelle von 3,5V ist. Das Ausgangssignal wird hier sowohl für den Fall des idealen XDR-Klemmpotentials (3,5V) veranschaulicht, als auch für das angenommene XDR-Klemmpotential (3,4V), wobei die helle Szene von 3b als Beispiel genommen wird.
Wenn das XDR-Klemmpotential 3,5V ist, haben wir das mit Bezug auf 3b gezeigte und diskutierte numerische Zahlenbeispiel. Im gegebenen Beispiel wurde angenommen, daß V_DIODE zum Ende der Integrationsperiode auf 2,5V abfällt. Dies bedeutet, daß V_DIODE während des ersten 450H-Abschnitts der Integrationsperiode um 1,5V (5,0V – 3,5V) abfällt, und um weitere 1,0V (3,5V – 2,5V) während des zweiten 50H-Abschnitts. Da gemäß der oben angegebenen Gleichungen 1,0V > (50/(500 – 50)) × 1,5V = 0,17V ist, bedeutet dies, daß der lineare Kanal gesättigt ist. Benutzt man 1,5V und 1,0V, und das Verhältnis des ersten und des zweiten Abschnitts der Integrationsperiode (das heißt T_LIN und T_XDR), kann eine lineare Signalantwort rekonstruiert werden.
Wenn das XDR-Klemmpotential jedoch 3,4V ist, geschieht das Folgende: In dem 3,5V-Fall fiel V_DIODE wegen des Lichts, das auf den Pixel-Schaltkreis 210 fällt, während des letzten oder zweiten 50H-Abschnitts der Integrationsperiode um 1V. Da das XDR-Klemmpotential im idealen Fall 3,5V war, verursachte der Unterschied von 1,0V den Endwert von V_DIODE von 2,5V. Im 3,4V-Fall ist jedoch bei 450H das XDR-Klemmpotential 3,4V, und verursacht ein Abfall von 1,0V, so daß V_DIODE = 2,4V ist (obwohl das ideale Mindestdiodenniveau 2,5V ist, können kleinere Grenzwerte erreicht werden, insbesondere geringfügig kleinere Niveaus in der Größenordnung der Schwankungen im XDR-Klemmpotential; weiterhin, wenn ein gegebener APS-Schaltkreis 210 kein ideales XDR-Klemmpotential hat, kann sein Mindestdiodenniveau auch nicht ideal sein). Da der XDR-CDS-Schaltkreis 240 das tatsächliche XDR-Klemmpotential von 3,4V benutzt, um das XDR-Signal zu erfassen, erfaßt es weiterhin den Unterschied von 1,0V, den gleichen Unterschied wie im idealen Fall von 3,5V. Weil der größte Teil des Fehlers, welcher zu den oben beschriebenen Artefakten führt, durch Fehler im XDR-Signal verursacht sind (weil der Fehler viele Male während des Relinearisierens der gesamten Signalantwort multipliziert wird), führt ein Erfassen des genauen XDR-Signals auf diese Weise zu einer erheblichen Reduzierung dieser Artefakte.
Zum Erfassen des linearen Signals durch den linearen CDS-Schaltkreis 230 wird der Unterschied zwischen dem tatsächlichen anfänglichen Diodenrückstellniveau und dem tatsächlichen XDR-Klemmniveau erfaßt. Das tatsächliche anfängliche Diodenrückstellniveau kann in diesem Fall anstelle der idealen 5,0V bei 4,9V liegen, aus den gleichen oder ähnlichen Gründen, warum das tatsächliche XDR-Klemmpotential an Stelle von 3,5V bei 3,4V liegt. Durch Erfassen des Unterschieds zwischen den Beiden (4,9V – 3,4V = 1,5V) wird daher das Signal des ersten Abschnitts erfaßt, welches das Gleiche ist wie dasjenige, das im idealen Fall erfaßt worden wäre. Eine genauere Erfassung des linearen Signals hilft auch die oben beschriebenen Artefakte zu mindern. Nichtsdestotrotz, selbst in Fällen, bei denen das lineare Signal weiterhin einen gewissen Fehler wegen Schwankungen in den Stoppunkten besitzt, mindert die vorliegende Erfindung, wie oben beschrieben, den größten Teil des Artefakts und des Fehlers durch das XDR-Signal.
XDR-Systeme mit mehreren Stoppunkten
In den oben beschriebenen Ausführungsformen wurde angenommen, daß ein XDR-System mit einem einfachen Stoppunkt und einer doppelten Steigung verwendet wird, und welches zwei separate CDS-Schaltkreise für jeden Anstieg der charakteristischen Signalantwort aufweist. In alternativen Ausführungen kann ein Multi-Stoppunkt-System benutzt werden, das hilft, Artefakte, welche erzeugt werden, wenn nur zwei Anstiege (und ein Stoppunkt) benutzt werden, zu mindern. Solche Artefakte können bedingt durch scharte Peaks in der Ableitung der Abbilderantwort beim Stoppunkt entstehen, insbesondere, wenn es einen großen Unterschied zwischen der linearen und XDR-Kanalverstärkung gibt. Selbst wenn es möglich ist, die voneinander separierten linearen und XDR-Kanalkomponenten nahtlos zu rekonstruieren (zu verbinden), kann die zusätzliche Verstärkung des XDR-Kanals derart hoch sein, daß das statistische Rauschen dieses Kanals oberhalb des Schrotrauschens des Signals im linearen Kanal ist. Daher wird eine relativ glatte, nichtlineare Kompressionscharakteristik, welche ungefähr eine logarithmische (oder andere) Antwort darstellt, bereitgestellt, indem eine stückweise lineare Antwort mit mehreren Stoppunkten benutzt wird.
In einem solchen System werden N Stoppunkte mit N-1 Segmenten oder Anstiegen benutzt, das heißt das erste, lineare Segment, und N zusätzliche XDR-Segmente. Die zugehörigen Signale für jedes Segment können in jede beliebige Zahl von Kanälen, von 1 bis N+1, ausgelesen werden. Es ist klar, daß die gewählte Anzahl von Signalkanälen einen Kompromiß zwischen der Systemkomplexität und dem Pixel-zu-Pixel Abgleich der einzelnen Stoppunkte erlaubt. Daher können zum Beispiel zwei Kanäle wie beim oben beschriebenen System 100 benutzt werden, selbst für ein System mit mehreren Stoppunkten, oder mehr als zwei und bis zu N+1 Kanäle, und einer gleichen Zahl CDS-Schaltkreise.
Im Allgemeinen werden für N-Stoppunkte C = N+1 CDS-Schaltkreise die Fähigkeit bereitstellen, die lineare Signalantwort zu rekonstruieren, wobei Pixel-Stoppunkt-Variationen berücksichtigt werden, und wodurch Artefakte reduziert werden, die normalerweise auftreten infolge von Inter-Pixel-Unterschieden in diesen Stoppunkten. Wenn C < N+1 wird der letzte CDS-Schaltkreis benutzt, um N+2–C > 1 Segmente zu rekonstruieren, wobei die Fähigkeit gemindert wird, Inter-Pixel-Unterschiede in den Stoppunkten zwischen diesen Segmenten zu kompensieren. Für spätere Stoppunkte jedoch – und tatsächlich für alle Stoppunkte nach dem ersten – wird die Änderung in der Steigung zwischen benachbarten Segmenten relativ klein, was die Artefakte, welche durch Inter-Pixel-Stoppunkt-Fehlanpassungen hervorgerufen werden, mindern. In einer alternativen Ausführungsform eines Systems mit mehreren Stoppunkten werden daher nur zwei CDS-Schaltkreise benutzt, einen für die lineare Antwort, und den anderen für die XDR-Antwort von allen anderen Anstiegen.
In einer Ausführungsform unterstützt das Verfahren, das benutzt wird, um das Signal in zwei Kanäle mit einem einzigen Stoppunkt auszulesen, die V_t-Variationen der ersten Ordnung im Pixel-Rückstell transistor M1 (weitere Details betreffend die Rekonstruktion einer Multi-Stoppunkt-XDR-Signalantwort können in dem Dokument von Levine und in der US-Patentanmeldung Nr. 08/867,652 gefunden werden, welche beide oben erwähnt wurden). Dies erlaubt es einem Algorithmus zum Verbinden eine lineare Signalantwort über einen erweiterten Dynamikbereich für den optischen Input zu rekonstruieren, was bei Abbilder-Systemen hilfreich ist, welche Farbfilteranordnungen benutzen, da die Empfindlichkeit jedes Pixel von der Farbbandbreite abhängt. In einer weiteren Ausführungsform, einem monochromen System, bei dem die Relinearisierung der Antwort nicht kritisch ist, kann das Auslesen eines einzigen Kanals, welcher die gesamte (N+1)-segmentige stückweise lineare Antwort enthält, zusammen mit Zeit-Multiplexing benutzt werden.
Das Verfahren zum Auslesen eines CMOS-APS-Abbilders, mit dem eine (N+1)-segmentige stückweise lineare Antwort erhalten werden kann, wird nachfolgend näher beschrieben. Die (N+1)-segmentige stückweise lineare Antwort des Signals kann in jede beliebige Zahl von Signalkanälen unterteilt werden, von 1 bis N+1, wie oben beschrieben, und das zugehörige Verfahren zum Auslesen kann logisch in zwei Abschnitte unterteilt werden.
Erstens wird die nichtlineare Antwort bei CMOS-artigen Abbildersystemen, wie bei Levine beschrieben, kontrolliert. Das heißt, die Integrationszeit der voneinander separierten Segmente in der Antwort stellen sich ein durch Adressieren einer Zeile in Abbilder-M(x)-Zeilenzeiten, bevor sie ausgelesen wird (das heißt, vor dem Ende der Integrationsperiode), wobei vorübergehend die Zeilen-Rückstelleitung (zum Beispiel PR in 2) auf einen Wert VM(x) angehoben wird, wobei M(x+1) > M(x) und VM(x+1) > VM(x); wobei M(x) ein ganzzahliger Wert ist, der zwischen 1 und der gesamten Anzahl der Zeilen im Frame variieren kann. Diese Operation ist bequem und wird am besten mit einem System, welches eine Architektur hat, welche eine Zufallsadressierung von Zeilen bereitstellt, während der horizontalen Austastperiode einer Zeilenzeit durchgeführt. Ungefähr 1 μs wird benötigt, um eine neue Zeilenadresse auszuwählen und um die Zeilenwahl vorzunehmen, wobei vorübergehend die Zeilenrückstellzeile in der gewählten Zeile auf VM(x) angehoben wird. Daher ist es bei einem System, das eine Ausleserate von 30 Frames/s (fps) bei einer eingesetzten horizontalen Austastperiode von 10 μs hat, möglich, ungefähr 5 Stoppunkte zu haben, und weiterhin 5 μs für die Ausleseoperationen der zwei CDS-Schaltkreise, wie oben beschrieben, zur Verfügung zu haben.
Zweitens wird die im Pixel gespeicherte integrierte Ladung in eine Anzahl von Kanälen, welche von 1 bis N+1 reicht, ausgelesen, indem ein CDS-Schaltkreis für jeden Signalkanal benutzt wird, welcher an den Wert des Pixels, nachdem die Zeilenrückstelleitung auf einen Wert VM(x) gebracht wird, geklemmt wird, und der dann den Wert des Pixels, nachdem die Zeilenrückstelleitung auf den Wert VM(x+1) gebracht wird, abtastet. Die mehreren Sets von CDS-Schaltkreisen in jeder Spalte werden daher mit den entsprechenden Signalen während der horizontalen Austastperiode geladen, und können während der aktiven Zeilenzeit parallel ausgelesen werden, wie es mit Bezug auf die 5a bis 5b weiter unten näher beschrieben wird.
Bezugnehmend auf 5a wird ein Timing-Diagramm 510 gezeigt, welches die Signalformen veranschaulicht, welche benutzt werden, um den APS-Schaltkreis 210 und die CDS-Schaltkreise 130 von 2 während der horizontalen Austastperiode zu benutzen, in Übereinstimmung mit einer alternativen Multi-Stoppunkt-Ausführungsform der vorliegenden Erfindung. 5b ist ein Graph 550, der die lineare und die XDR-Signalantwort des Systems 100 von 1 veranschaulicht, in Übereinstimmung mit der Multi-Stoppunkt-Ausführungsform der 5a. Es ist dem Fachmann klar, daß Eingangssignale V_add, V_strb, Grh, CL1, SH1, CL2, SH2, Grm und Vrh, durch Signalerzeugungsschaltkreise erzeugt werden, wie zum Beispiel programmierte Allzweck-Prozessoren 110. Das XDR-Signal wird ungefähr bei der Zeit t₂ abgetastet, wenn SH2 auf low geschaltet wird. Das lineare Signal wird ungefähr bei der Zeit t₄ abgetastet, wenn SH1 auf low geschaltet wird. In 5a ist das Signal Vadd die Zeilenadresse des vertikalen Schieberegisters, das Signal V_strb ist der V_add-Latchpuls, welcher RS der gewählten Zeile frei gibt, das Signal Grh taktet das Rückstellgatesignal PR mit einer Spannung, die identisch ist zu Vrh (7V), das Signal Grm taktet das Rückstellgatesignal PR mit einer Spannung, die identisch ist zu V_rm (3,5V nominal), und das Signal Vrh ist ein Analogsignal, welches den Transistor anschaltet und die Diode bis auf 5V auflädt (gelöscht). V_rm wird den Transistor anschalten und die Diode auf V_rm – V_th (XDR gelöscht, oder Klemmniveau) aufladen, so daß das lineare Signal übrig bleibt. Die Signal m, m+32, m+16 etc. sind Zeilenadressen. Durch eine Adressierung 32 Zeilen vor der aktuell ausgelesenen Zeile m kann das Signal für eine begrenzte Zeitperiode von 32 Zeilen freigegeben werden. Entweder können das XDR- oder das lineare Signal freigegeben werden. Durch Freigeben des linearen Signals wird das XDR-Signal standardmäßig freigegeben, so daß eine lineare Freigabe durchgeführt werden muß, mit einer Zeilenadresse, die einen Offset aufweist, und die größer ist als die Offset-Adresse der freigegebenen XDR-Zeile. Zum Beispiel kann das lineare Signal 32 Zeilen vorher freigegeben werden, und der XDR 16 Zeilen vorher, aber nicht umgekehrt. Zusätzlich können in dieser Ausführungsform die Pixel, ohne daß das Signal durch den CDS-Schaltkreis verläuft, freigegeben werden.
Bezugnehmend auf 5b zeigt Graph 550 die Signalantwort für ein System mit vier Stoppunkten und fünf Segmenten, mit Stoppunkten BP1, BP2, BP3 und BP4. BP1 entspricht den ersten 525H eines 585H-Systems, und BP2 tritt 32H später auf, usw. Das heißt, es wird durch die Benutung der mehreren Stoppunkte eine glattere und ungefähr logarithmische Signalantwort bereitgestellt. In der Ausführungsform, welche in den 5a–b dargestellt ist, werden nur zwei CDS-Schaltkreise benutzt, einen für die lineare Antwort und den anderen für die XDR-Antwort der anderen Anstiege (das heißt für die Segmente nach BP1). Das heißt, daß in dieser Ausführungsform die CDS-Mittel mit doppeltem Register der CDS-Zeilen 130 von 1 und 2 benutzt werden können, um die Signalauslesung vorzunehmen.
In einer anderen Ausführungsform werden mehrere Segmente benutzt, aber nur ein einziger Kanal und ein einziger CDS-Schaltkreis pro Spalte, und wird Zeit-Multiplexing eingesetzt, um die verschie denen Signalantwortsegmente auszulesen. Diese Ausführungsform bedingt eine höhere Komplexität und eine höhere horizontale Auslese-Taktrate für die gleiche Frame-Rate des Abbilders im Betrieb.
In alternativen Ausführungsformen kann der oben beschriebene Algorithmus zum Bereitstellen des verbundenen Signals S modifiziert werden, um das Dunkelrauschen zu minimieren. Um zum Beispiel zu verhindern, daß die Komponente des Dunkelrauschens im XDR-Kanal auch im verbundenen Ausgabesignal S für niedrige Lichtpegel auftritt, kann der XDR-Kanal auf stumm geschaltet werden, wenn das lineare Signal CDS_LIN unterhalb eines relativ hohen und festgehaltenen Schwellwerts liegt, zum Beispiel bei 80 % des Sättigungsniveaus, wenn das Schrotrauschen des linearen Signals wesentlich höher ist als das Dunkelrauschen des XDR-Kanals.
Es ist klar, daß verschiedene Änderungen in den Details, Materialien und Anordnungen der Teile, welche oben beschrieben und veranschaulicht wurden, um das Wesen dieser Erfindung zu erklären, vom Fachmann vorgenommen werden können, ohne das Prinzip der Erfindung zu verlassen, und ohne den Schutzbereich der Erfindung, wie er in den nachfolgenden Ansprüchen festgehalten wird, zu verlassen.

Claims

Abbilder mit erweitertem Dynamikbereich (XDR), der aufweist: eine Anordnung von Pixeln (120), die in Zeilen und Spalten angeordnet sind, wobei jedes Pixel ein Ausgangssignal bereitstellt, das mit einer Lichtmenge in Bezug steht, die während einer Integrationsperiode von diesem Pixel aufgefangen wurde, einen Rücksetzschaltkreis (110, 115), der die Pixel in einer ausgewählten Reihe der Anordnung auf einen ursprünglichen Ausgangssignalwert zurücksetzt, bevor die Integrationsperiode beginnt, und eine Reihe von Abfrage- und Halteeinrichtungen (130), die zwei Abfrage- und Halteschaltkreise für jede Spalte der Anordnung haben, dadurch gekennzeichnet, daß der Rücksetzschaltkreis weiterhin ein XDR-Klemmniveausignal an die Pixel in einer ausgewählten Reihe der Anordnung von Pixeln (120) an dem Ende eines ersten Zeitintervalls bevor die Integrationsperiode endet, anlegt, wobei die Reihe von Abfrage- und Halteeinrichtungen (130) eine Reihe von XDR-Abfrage- und -Halteschaltkreisen (132) beinhaltet, die ein XDR-Signal für jedes Pixel in der ausgewählten Reihe aufnehmen, wobei das XDR-Signal mit der Lichtmenge in Bezug steht, die von jedem Pixel in der ausgewählten Reihe während eines zweiten Zeitintervalls nach dem ersten Zeitintervall und bevor die Integrationsperiode endet, aufgenommen wurde, wenn das Ausgangssignal dieses Pixels an dem Ende des ersten Zeitintervalls kleiner als das XDR-Klemmniveausignal ist, und wobei das XDR-Signal Null ist, wenn das Ausgangssignal dieses Pixels an dem Ende des ersten Zeitintervalls gleich oder größer als das XDR-Klemmniveausignal ist, und wobei die Reihe von Abfrage- und Halteeinrichtungen weiterhin eine Reihe von linearen Abfrage- und Halteschaltkreisen (131) beinhaltet, die ein lineares Signal für jedes Pixel in der ausgewählten Reihe aufnehmen, wobei das lineare Signal mit der Lichtmenge in Beziehung steht, die von dem Pixel während des zweiten Intervalls aufgenommen wurde, wenn das Ausgangssignal dieses Pixels an dem Ende des ersten Zeitintervalls kleiner als das XDR-Klemmniveausignal ist, und wobei das lineare Signal der Lichtmenge in Bezug steht, die von diesem Pixel während der Integrationsperiode aufgenommen wurde, wenn das Ausgangssignal von diesem Pixel an dem Ende des ersten Intervalls gleich oder größer als das XDR-Klemmniveausignal ist.
Ein XDR-Abbilder nach Anspruch 1, wobei: der Rückstellschaltkreis (110, 115) eine Mehrzahl von jeweils unterschiedlichen XDR-Klemmniveausignalen einschließlich eines ersten XDR-Klemmniveausignals jeweils mehrere Male an die ausgewählte Reihe bevor die Integrationsperiode endet, anlegt, und wobei die Reihe von Abfrage- und Halteeinrichtungen (130) während einer Mehrzahl von aufeinanderfolgenden verschiedenen Zeitintervallen eine jeweilige Mehrzahl von XDR-Signalen aufnimmt, die jeweils mit einem der Mehrzahl von XDR-Klemmniveausignalen in Bezug stehen, und während eines weiteren Zeitintervalls, das sich von der Mehrzahl von nacheinanderfolgenden Zeitintervallen unterscheidet, ein lineares Signal für jede Spalte der ausgewählten Reihe aufnimmt, wobei das lineare Signal mit einer Differenz zwischen dem ursprünglichen Ausgangssignal und dem größeren von dem Ausgangssignal und dem ersten XDR-Klemmniveausignal in Bezug steht.
XDR-Abbilder nach Anspruch 2, wobei der Abbilder durch eine stückweise lineare Signalantwort mit einem linearen Abschnitt, der zu der gesamten Integrationsperiode korrespondiert, und mit einer Mehrzahl von XDR-Abschnitten, die jeweils zu den mehreren Malen bevor die Integrationsperiode endet, korrespondieren, charakterisiert wird.
XDR-Abbilder nach Anspruch 1 oder 2 oder 3, wobei jeder der XDR-Abfrage- und -Halteschaltkreisen (132) ein erster korrelierter Doppelabfrage-(CDS)Schaltkreis (240) ist für das Speichern von jeweils einem der XDR-Signale, und wobei jeder der linearen Abfrage- und Halteschaltkreise (131) ein zweiter CDS-Schaltkreis (230) für das Speichern jeweils eines der linearen Signale ist.
XDR-Abbilder nach Anspruch 4, wobei der erste und der zweite CDS-Schaltkreis geschaltete Kapazitäts-CDS-Schaltkreise sind.
XDR-Abbilder nach Anspruch 1, 2, 3, 4 oder 5, wobei die Pixel komplementäre Metalloxidhalbleiterpixel (CMOS) (210) sind, die jeweils eine Fotodiode (216) mit einer Fotodiodenspannung haben, die von einer ursprünglichen Fotodiodenspannung in Antwort auf Lichtsignale abfällt, die auf die Fotodiode (216) auftreffen.
XDR-Abbilder nach einem der Ansprüche 1 bis 5, wobei das ursprüngliche Ausgangssignal näherungsweise 5 V beträgt und wobei das XDR-Klemmniveau näherungsweise 3,5 V ist.
XDR-Abbilder nach einem der vorherigen Ansprüche, wobei jedes Pixel (210) in dem Abbilder aufweist: einen Fotodetektor (216), um die elektrische Ladung in Antwort auf das Licht während der Integrationsperiode zu sammeln und ein Ausgangssignal zu erzeugen basierend auf einer Menge der gesammelten Ladung, und einen Rückstellschaltkreis (M1) mit einer Drainelektrode, die mit einer Spannungsquelle verbunden ist, wobei der Rückstellschaltkreis mit dem Fotodetektor verbunden ist, um den Fotodetektor auf ein vorbestimmtes Niveau entweder i) vor der Integrationsperiode oder ii) während der Integrationsperiode einzustellen, wobei ein Steuersignal (PR(X)) an einer Gateelektrode des Rückstellschaltkreises (M1) bereitgestellt wird, wobei das Steuersignal ein Spannungsniveau an dem Beginn der Integrationsperiode hat, so daß der Fotodetektor (216) ein Potential hat, das gleich dem vorbestimmten Niveau ist, und wobei während der Integrationszeit der Gateanschluß des Rückstellschaltkreises auf eine Spannung eingestellt ist, die kleiner ist als diejenige, die notwendig ist, um das Potential des Fotodetektors (216) auf das vorbestimmte Niveau einzustellen, wobei, wenn die Ladungsmenge, die von dem Fotodetektor (216) gesammelt ist, ein Potential bereitstellt, das geringer als ein weiteres vorbestimmtes Niveau ist, der Rückstellschaltkreis (M1) den Fotodetektor (216) auf das weitere vorbestimmte Niveau einstellt.
Einen XDR-Abbilder nach Anspruch 8, wobei das Steuersignal eine sich verändernde Spannung hat.
Einen XDR-Abbilder nach Anspruch 9, wobei das Steuersignal während der Integrationsperiode eine Mehrzahl von Niveaus hat.
XDR-Abbilder nach Anspruch 8, 9 oder 10, der weiterhin einen Signalverstärker (M2) aufweist, der mit dem Fotodetektor verbunden ist, um das Ausgangssignal des Fotodetektors zu verstärken.
XDR-Abbilder nach Anspruch 8, 9, 10 oder 11, wobei der Fotodetektor (216) eine Fotodiode ist.
XDR-Abbilder nach Anspruch 8, 9, 10, 11, oder 12, wobei die Mehrzahl von Pixeln komplementäre Metalloxidhalbleiterpixel (CMOS) sind.
XDR-Abbilder nach einem der vorherigen Ansprüche, einschließlich einer Einrichtung für das Kombinieren des XDR-Signals und des linearen Signals.
XDR-Abbilder nach Anspruch 14, die eine Einrichtung für das digitale Verbinden des XDR-Signals und des linearen Signals aufweisen.