DE69334011T2

DE69334011T2 - Kombinierter Endgerätsadapter für SMDS- und Rahmen-Relais-Hochgeschwindigkeitsdatendienste

Info

Publication number: DE69334011T2
Application number: DE69334011T
Authority: DE
Inventors: Daniel Simon Cary Abensour; Jon E. Cary Fox; Mehendra Jayantilal Raleigh Joshi; Fuyung Raleigh Lai; Kian-Bon K. Sy
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-03-10
Filing date: 1993-02-23
Publication date: 2006-10-12
Anticipated expiration: 2013-02-24
Also published as: CN1029810C; JPH0685870A; CA2091084A1; EP0560706A2; US5251207A; CN1077832A; EP0560706B1; KR960014985B1; JPH0773291B2; DE69334011D1; KR930020281A; TW211097B; EP0560706A3; CA2091084C

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf Hochgeschwindigkeits-Datennetze in der Telekommunikation und insbesondere auf einen Terminaladapter, der sowohl dem Frame-Relay-(FR)- als auch dem Switched-Multimegabit-Data-Services(SMDS)-Hochgeschwindigkeitsdatendienst den Zugriff auf Datenendeinrichtungen (Data Terminal Equipment, DTE) ermöglicht, ohne dass zusätzliche dienstspezifische Software und Hardware für das Teilnehmergerät (Customer Premises Equipment, CPE) erforderlich werden.
Stand der Technik
In den vergangenen zehn Jahren sind viele Unternehmen gewachsen, haben sich mit anderen Unternehmen zusammengeschlossen oder ihre Standorte landesweit – und vielen Fällen weltweit – verteilt. An den verschiedenen Unternehmensstandorten werden lokale Netze (Local Area Networks, LANs) für die Verbindung von Personengruppen mittels PCs und Arbeitsstationen verwendet, die vor Ort an den Standorten vorhanden sind. Mit zunehmender LAN-Anzahl steigt auch der Bedarf an einer Verknüpfung dieser LANs, die im gesamten Land und rund um den Globus verteilt sind.
Die europäische Patentschrift 0 420 531 offenbart Verfahren und Vorrichtungen für die Bereitstellung einer Schnittstelle zwischen Computerkanälen und einem Breitband-ISDN-Netz (Integrated Services Digital Network, Dienstintegrierendes Digitales Nachrichtennetz), um den Kanälen so zu ermöglichen, mit einer großen Anzahl von anderen Kanälen über große Entfernungen hinweg und mit einer großen, von dem B-ISDN-Netz bereitgestellten Bandbreite Daten auszutauschen. In einem Terminaladapter werden Kanaladressen in Netzadressen und Kanalformatdaten in B-ISDN-Formatdaten umgewandelt, um so zu ermöglichen, dass Datennachrichten über das B-ISDN-Netz zwischen Kanälen ausgetauscht werden können.
Mit zunehmender Größe und geografischer Verteilung dieser privaten Netze steigen jedoch die Verbindungskosten. Mit zunehmendem Bedarf an Einheiten, Anlagen und Fachwissen nehmen auch die Kosten und Komplexität für den Aufbau und die Verwaltung dieser privaten Netze exponential zu.
SMDS- und Frame-Relay-Dienste sind vergleichsweise neue Alternativen, mit denen Betreiber öffentlicher Netze Daten durch das Netz schalten können. Frame Relay und SMDS, bei denen es sich in beiden Fällen um Multiplex-Spezifikationen für die Hochgeschwindigkeits-Paketvermittlung handelt, sind für die Schaffung leistungsfähigerer weiträumiger Netze (Wide Area Networks, WANs) ausgelegt, indem die Benutzer nur auf die Bandbreite zugreifen können, die sie für eine bestimmte Anwendung benötigen. Außerdem sind sowohl Frame Relay als auch SMDS bekanntermaßen in der Lage, LAN-Netzlösungen durch die Standardisierung von LAN-Verbindungsmethoden und die Verringerung der Anzahl an erforderlichen Mietleitungen in einem Netz zu verbessern.
Damit erschöpft sich die Ähnlichkeit zwischen den beiden Diensten jedoch auch schon. So ist Frame Relay z.B. ein „verbindungsorientiertes" Protokoll. Es stellt für die Dauer eines Rufs eine logische Verbindung her und ist zunächst als permanente virtuelle Verbindung (Permanent Virtual Circuit, PVC) realisiert. Im Gegensatz hierzu verwendet SMDS, das mit dem IEEE 802.6-Protokoll arbeitet, gegenwärtig ein „verbindungsloses" Protokoll, was bedeutet, dass es für die Dauer des Rufs keine laufende logische Verbindung herstellt.
Ein weiterer wichtiger Unterschied zwischen Frame Relay und SMDS besteht in den Datenpaketen selbst. Frame-Relay-Datenpakete, auch als Datenrahmen bezeichnet, weisen eine variable Länge auf – jeder Datenrahmen in einem Frame-Relay-Netz kann eine andere Länge haben. SMDS-Datenpakete, die auch als SMDS-Zellen bezeichnet werden, haben dagegen eine einheitliche Länge von 53 8-Bit-Zeichen, wobei es sich um Datengruppen von je acht Bits handelt.
Darüber hinaus definieren die Frame-Relay-Spezifikationen Verbindungen mit Geschwindigkeiten zwischen 56 KBit/s und 1,5 MBit/s, während SMDS Geschwindigkeiten zwischen 1,5 MBit/s und 30 MBit/s beschreibt.
Obwohl noch nicht klar ist, welchen der beiden Dienste – oder aber beide Dienste – die öffentlichen Netze langfristig anbieten werden, ist bereits heute offensichtlich, dass sich die Netzbenutzer darauf einstellen sollten, einen der beiden oder aber beide Dienste zu verwenden. Momentan verwendet der Dienstteilnehmer ein Datenübertragungsprodukt (DTE) wie beispielsweise eine Datenübertragungssteuereinheit, einen Router oder eine Kanalerweiterungseinheit, um auf die Frame-Relay- und SMDS-Dienste zuzugreifen. Ein Terminaladapter (TA) dient zur Bereitstellung einer Schnittstelle zwischen der DTE und dem Netz. Da sich Mechanismus und Protokoll für den Zugriff auf diese Dienste so grundlegend voneinander unterscheiden, werden ein getrennter Kommunikationsadapter (Communications Adapter, CA) (für die Bereitstellung einer Schnittstelle zwischen DTE und TA) und ein getrennter TA benötigt, um auf diese beiden Dienste zugreifen zu können. Dies wird in 1 gezeigt.
Um beispielsweise auf das FR-Netz 10 zugreifen zu können, muss ein Teilnehmer mit einem Teilnehmergerät (CPE) 11, das eine DTE 12 umfasst, einen FR-CA 14 nutzen, um eine Schnittstelle zu einem FR-TA 16 herzustellen. Gegenwärtig ist das anerkannte Protokoll für den Datenaustausch zwischen dem FR-CA 14 und dem FR-TA 16 ein Schnittstellenprotokoll des Typs RVX (oder RS 449, V35 oder X.21). Die DTE 12 und der FR-CA 14 umfassen eine „systemspezifische" FR-DTE 15. Entsprechend wird für die Datenübertragung über das FR-Netz 10 unter Verwendung von Link Access Procedure-D (LAPD), einem Protokoll, das aus den ISDN-Standards hervorging, der FR-TA 16 benötigt.
Mit Bezug auf ein SMDS-Netz 10' muss der Teilnehmer mit einem CPE 11', das eine DTE 12 umfasst, einen SMDS-CA 14' verwenden, um eine Schnittstelle zu einem SMDS-TA 16' bereitzustellen, da das akzeptierte Schnittstellenprotokoll nach dem HSSI-Standard (High Speed Serial Interface) arbeitet. Die DTE 12 und der SMDS-CA 14' umfassen eine systemspezifische SMDS-DTE 15'. Der SMDS-TA 16' tauscht über das SMDS-Netz 10' Daten aus, das mit dem IEEE 802.6-Protokoll arbeitet, welches sowohl Datenpaketdienste für Sprach-/Videodaten als auch den Datenaustausch unterstützt.
Aufgrund von entwicklungsbedingten Überlegungen, die z.B. die Schnittstellen- und Protokollstandardisierung sowie die Verfügbarkeit von Einheiten betreffen, werden FR und SMDS nebeneinander existieren müssen. Daher ist es wünschenswert, über ein CPE um verfügen, das einen einzigen TA umfasst, der einerseits eine Schnittstelle zu einer DTE' und einem CA des Teilnehmers und andererseits auf der Netzseite eine Schnittstelle zu einem SMDS- oder FR-Netz bereitstellt.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung umfasst einen Terminaladapter zur Bereitstellung einer Schnittstelle zwischen einer Datenendeinrichtung (DTE) und einem Frame-Relay-(FR)- oder Switched-Multimegabit-Data-Service-(SMDS)-Telekommunikationsnetz. Dabei ist die Art des Netzes, über welche die DTE Daten überträgt, für die DTE durchlässig.
Der TA der vorliegenden Erfindung führt eine Abbildung eines Protokolls auf ein anderes durch, so dass eine systemspezifische FR-DTE auf ein SMDS-Netz und eine systemspezifische SMDS-DTE auf ein FR-Netz zugreifen kann. Der TA weist drei Elemente auf: ein FR-Element, ein SMDS-Element und ein Element für die Protokollumwandlung und Adressumsetzung. Das FR-Element unterstützt das FR-Protokoll und entspricht diesem. Ebenso unterstützt das SMDS-Element das SMDS-Protokoll und entspricht diesem. Das Element für die Protokollumwandlung und Adressumsetzung führt die Adress- und Protokollabbildung zwischen FR und SMDS durch.
Zusätzlich unterscheidet sich das von dem Element für die Protokollumwandlung und Adressumsetzung durchgeführte Verfahren für die Adressabbildung grundsätzlich von anderen Verfahren. Dabei werden die Adressen unter Verwendung einer Methode mit parallelen Verweistabellen abgebildet, welche die Gefahr einer Kollision (wenn sich zwei oder mehr Adressen auf denselben Tabelleneintrag beziehen) vermindert, die herkömmliche Vergleichsfunktion zur Erkennung einer Kollision sowie die herkömmliche Zeigermethode bei Auftreten einer Kollision entbehrlich macht.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Während die technische Beschreibung mit Ansprüchen endet, die den Geltungsumfang der Erfindung im Einzelnen deutlich machen und beanspruchen, werden Einzelheiten einer bevorzugten Ausführungsform der Erfindung aus der folgenden technischen Beschreibung und den beigefügten Zeichnungen sehr viel besser verständlich, wobei:
1 eine Darstellung des Stands der Technik ist, die zeigt, wie der Zugriff auf ein FR- und ein SMDS-Netz gegenwärtig erfolgt.
2 eine Darstellung ist, die den FR-/SMDS-TA der vorliegenden Erfindung zeigt, der eine Schnittstelle zu einem SMDS-Netz bereitstellt.
3 eine Darstellung ist, die den FR-/SMDS-TA der vorliegenden Erfindung zeigt, der eine Schnittstelle zu einem FR-Netz bereitstellt.
4 eine Darstellung ist, welche die drei Elemente des FR-/SMDS-TA zeigt, der eine Schnittstelle zu einem SMDS-Netz bereitstellt.
5 eine Darstellung ist, welche die drei Elemente des FR-/SMDS-TA zeigt, der eine Schnittstelle zu einem FR-Netz bereitstellt.
6 eine Darstellung ist, welche die Segmentierung einer L2_PDU und das Zusammenfügen zu einer L3_PDU zeigt.
7 eine Darstellung ist, welche die Segmentierung einer L3_PDU und das Zusammenfügen zu einer L2_PDU zeigt.
8 ein Blockschaubild ist, welches das Verfahren der Umsetzung einer FR- in eine SMDS-Adresse zeigt.
9 ein Blockschaubild des Stands der Technik ist, das die vorliegende Methode der Adressumsetzung zeigt.
10 die Erzeugung von Zeigern für die Adressierung der Speichertabellen zeigt.
11 eine Darstellung ist, die das Abbildungssystem bei der Einrichtung zeigt.
die 12 bis 19 ein Beispiel der Konfiguration des Abbildungssystems zeigen.
20 ein Blockschaubild ist, das den Tabellenzugriff zeigt.
21 eine Wahrheitstabelle für die Kombinationslogikschaltung des Abbildungssystems ist.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
1. Der FR-/SMDS-Terminaladapter (TA)
2 zeigt zwei FR-/SMDS-TAs 20 der vorliegenden Erfindung, die eine Schnittstelle zwischen zwei systemspezifischen FR- DTEs 15 und einem SMDS-Netz 10' bereitstellen. Ein SMDS-TA 16' stellt eine Schnittstelle zwischen einer systemspezifischen SMDS-DTE 15' und dem SMDS-Netz bereit.
Um eine Schnittstelle zwischen einer systemspezifischen FR-DTE 15 und einem SMDS-Netz zu ermöglichen, muss der FR-/SMDS-TA 20 auf der FR-DTE-Seite den von der FR-DTE unterstützten Protokollen entsprechen. Genauer gesagt, unterstützt die FR-DTE auf der physikalischen Ebene RS422, X.21, V.35 (Hochgeschwindigkeits-RVX) oder High Speed Serial Interface (HSSI). Entsprechend zeigen die 3 und 5 den FR-/SMDS-TA 20 der vorliegenden Erfindung, der eine Schnittstelle zwischen SMDS-DTEs 15' und einem FR-Netz 10 sowie zwischen einer FR-DTE 15 und einem FR-Netz 10 bereitstellt. Wie bei der Bereitstellung einer Schnittstelle zwischen einem SMDS-Netz 10' und einer FR-DTE 15, muss der FR-/SMDS-TA 20 bei dieser Anordnung dieselbe Unterstützung auf der physikalischen und logischen Ebene für beide Protokolle bereitstellen, um einwandfrei als Schnittstelle funktionieren zu können. Der einzige Unterschied zwischen den beiden Anordnungen besteht darin, dass die betreffende Adressumsetzung durch das PCAT-Element 26 erfolgt, das weiter unten erläutert wird. Aus diesem Grund muss der FR-/SMDS-TA 20 auf der physikalischen Ebene der FR-DTE-Seite diese Protokolle unterstützen.
Auf der Steuerungsebene der Datenverbindung unterstützt eine FR-DTE die von CCITT I.121 (LAPD) bereitgestellten Kernfunktionen wie die Abgrenzung von Datenrahmen, das Multiplexen/Demultiplexen von Datenrahmen, die Prüfung von Datenrahmen auf Fehler mittels einer Blockprüfzeichenfolge usw. Der FR-/SMDS-TA 20 muss diese Kernfunktionen unterstützen.
Auf der Seite des SMDS-Netzes muss der FR-/SMDS-TA 20 das SMDS-Protokoll (IEEE 802.6) unterstützen. So muss der FR-/SMDS-TA 20 auf der physikalischen Ebene der SMDS-Netz-Seite z.B. entweder die T1- oder die T3-Rahmenbildung unterstützen. Auf den Ebenen über der physikalischen Ebene müssen die Datenblöcke segmentiert und (für die Übertragung an das SMDS-Netz) in kleinere Datenzellen einheitlicher Länge oder in Datenrahmen variabler Länge zusammengefügt werden (wenn sie vom SMDS-Netz empfangen werden). Dieser Prozess wird weiter unten ausführlich erläutert.
Außerdem muss der FR-/SMDS-TA 20 die Adressumsetzung von der FR-Data-Link-Control-Identifier-(DLCI)-Kennung auf die SMDS-E.164-Adressierung durchführen.
Wie aus 4 hervorgeht, umfasst der FR-/SMDS-TA 20 drei Elemente: (1) ein FR-Element 22, (2) ein SMDS-Element 24 und (3) ein Element 26 für die Protokollumwandlung und Adressumsetzung (Protocol Conversion and Address Translation, PCAT).
a. Das FR-Element
Das FR-Element 22 stellt eine Schnittstelle zu der FR-DTE 15 her und unterstützt lediglich das FR-Protokoll. Es empfängt Datenrahmen von der FR-DTE 15 und leitet sie für die Protokollumwandlung und Adressumsetzung an das PCAT-Element 26 weiter. Das FR-Element 22 empfängt außerdem Datenrahmen von dem PCAT-Element 26 und leitet sie an die FR-DTE 15 weiter. Das FR-Element arbeitet auf zwei Ebenen: (1) einer physikalischen Ebene und (2) einer logischen Ebene.
Auf der physikalischen Ebene unterstützt das FR-Element 22 entweder eine V.35-Schnittstelle (Hochgeschwindigkeits-RVX mit bis zu 1,5 MBit/s) oder eine HSSI-Schnittstelle (1,5 bis 52 MBit/s). Auf der logischen Ebene stellt das FR-Element 22 eine Schnittstelle zu dem PCAT-Element 26 bereit, indem es in einer Richtung von dem PCAT-Element 26 Datenrahmen an die physikalischen Ebene zur Übertragung an die FR-DTE 15 weiterleitet und indem es in der entgegengesetzten Richtung die FR-Dateianfangs- und -Dateiend-Etiketten der von der FR-DTE 15 empfangenen Datenrahmen syntaktisch analysiert, bevor es diese Datenrahmen an das PCAT-Element 26 weiterleitet. Durch die syntaktische Analyse der Dateianfangs- und Dateiend-Etiketten der FR-Datenrahmen führt das FR-Element 22 auf der logischen Ebene eine Datenrahmen-Abgrenzung, eine DLCI-Prüfung, eine Prüfung der Datenrahmen auf Fehler mittels einer Blockprüfzeichenfolge usw. durch, wie dies durch I.121 vorgegeben wird.
b. Das SMDS-Element
Das SMDS-Element 24 stellt eine Schnittstelle zwischen dem PCAT-Element 26 auf der einen Seite und dem SMDS-Netz 10' auf der anderen Seite bereit und unterstützt ausschließlich das SMDS-Protokoll. In einer Richtung empfängt das SMDS-Element 24 Datenrahmen von dem SMDS-Netz 10' und leitet sie an das PCAT-Element 26 weiter. In der entgegengesetzten Richtung empfängt das SMDS-Element 24 Datenrahmen von dem PCAT-Element 26 und leitet sie an das SMDS-Netz 10' weiter.
Das SMDS-Element 24 arbeitet auf drei Ebenen: (1) einer physikalischen Ebene, (2) einer logischen Ebene und (3) einer SMDS-Ebene. Auf der physikalischen Ebene unterstützt das SMDS-Element 24 sowohl die T1- als auch die T3-Rahmenbildung für die Bereitstellung einer Schnittstelle zum SMDS-Netz 10', wobei dies abhängig von dem Dienst ist, der von dem Netz bereitgestellt wird.
Auf der logischen Ebene empfängt das SMDS-Element 24 in einer Richtung Datenzellen einheitlicher Länge von dem SMDS-Netz 10'. Diese Datenzellen, auch als Layer 2 Packet Data Units (Ebene-2-Paketdateneinheiten) oder L2_PDUs bezeichnet, werden in 6 gezeigt. Jede L2_PDU 30 besteht aus 53 8-Bit-Zeichen; sieben 8-Bit-Zeichen für das Dateianfangs-Etikett („H") 32, 44 8-Bit-Zeichen für die Daten („Info") 34 und zwei 8-Bit-Zeichen für das Dateiend-Etikett („T") 36. Jede L2_PDU entspricht dem IEEE-802.6-Standard für SMDS-Netzwerke. Auf der logischen Ebene werden das Dateianfangs-Etikett „H" 32 und das Dateiend-Etikett „T" 36 einer jeden L2_PDU 30 überprüft und entfernt. Danach werden die „Info"-Abschnitte 44 zu einem Datenrahmen oder einer L3_PDU 40 zusammengefügt, indem für die Übertragung an die SMDS-Ebene an jedem Ende ein SMDS-Dateianfangs-Etikett H_SMDS 42 und ein SMDS-Dateiend-Etikett T_SMDS 44 hinzugefügt werden. Jedes H_SMDS 42 beinhaltet Quell- und Zieladressen, ein Längenfeld (Länge des Datenrahmens), eine laufende Nummer, eine Protokollkennung usw. Das T_SMDS 44 ist eine Teilgruppe des H_SMDS 42 und enthält lediglich das Längenfeld und die laufende Nummer.
Wie in 7 gezeigt, empfängt das SMDS-Element in der entgegengesetzten Richtung auf der logischen Ebene eine L3_PDU (Layer 3 Packet Data Unit, Ebene-3-Paketdateneinheit) 40 von der SMDS-Ebene, segmentiert die L3_PDU 40 in Datenblöcke einheitlicher Länge („Info" 34) und hängt ein Dateianfangs-Etikett („H" 32) sowie ein Dateiend-Etikett („T" 36) an jeden Block („Info" 34) an, um eine L2_PDU 30 zu bilden. Jede L2_PDU 30 wird zur Übertragung über das SMDS-Netz an die physikalische Ebene weitergeleitet.
Auf der dritten oder SMDS-Ebene stellt das SMDS-Element 24 eine Schnittstelle zu dem PCAT-Element 26 bereit und empfängt in einer Richtung Datenrahmen von diesem. Da von dem PCAT-Element 26 bereits SMDS-Dateianfangs- und -Dateiend-Etiketten angehängt wurden, werden die Datenrahmen einfach an die logische Ebene des SMDS-Elements weitergeleitet. In der entgegengesetzten Richtung empfängt die SMDS-Ebene L3_PDUs 40 von der logischen Ebene und führt eine syntaktische Analyse durch um sicherzustellen, dass das H_SMDS 42 und das T_SMDS 44 korrekt sind, bevor die L3_PDUs 40 an das PCAT-Element 26 weitergeleitet werden.
c. Das Element für die Protokollumwandlung und Adressumsetzung (PCAT-Element)
Das PCAT-Element 26 dient als Schnittstelle zwischen dem FR-Element 22 und dem SMDS-Element 24 und führt für einen (von dem FR-Element 22 oder dem SMDS-Element 24) eingehenden Datenrahmen die folgenden Funktionen durch: (1) Entfernen des ursprünglichen Datenrahmenanfangs- und -endetiketts des Datenrahmens, (2) Durchführen einer Adressabbildung zwischen FR-DLCI und SMDS E.164 und (3) Anhängen des neuen Datenrahmenanfangs- und -endetiketts.
Das PCAT-Element 26 wird für die Adressabbildung in zwei Richtungen benötigt: (1) für die Abbildung der DLCI auf die SMDS-Zieladresse und (2) für die Abbildung der SMDS-Quelladresse auf die DLCI, so dass zwei Tabellen erforderlich sind. Die in 8 gezeigte Abbildung der DLCI auf die SMDS-Zieladresse wird verwendet, wenn die Datenrahmen von der FR- DTE 15 an das SMDS-Netz 10' übertragen werden. Die DLCI 50, die in diesem Fall zehn Bits umfasst, gibt die FR-Zieladresse an. Um über das SMDS-Netz 10' übertragen werden zu können, muss die DLCI 50 auf eine zugehörige SMDS-Zieladresse abgebildet werden. Alle zugehörigen SMDS-Adressen sind in der SMDS-Adresstabelle 52 aufgeführt. Da die DLCI 50 eine Länge von zehn Bits hat, gibt es maximal 2¹⁰ oder rund 1000 zugehörige SMDS-Adressen. Aus diesem Grund hat die SMDS-Adresstabelle 52 eine Länge von 1000 Speicherstellen. Bei einem Dienst, der ausschließlich innerhalb der USA betrieben wird, hat eine SMDS-Adresse eine Länge von 40 Bits, wobei dies der Hexadezimalcodierung einer zehnstelligen Telefonnummer entspricht. Dies macht das folgende Beispiel deutlich. Für die Telefonnummer (919) 254-9717 gilt die folgende 40-Bit-Darstellung:
Somit ist die SMDS-Adresstabelle 52 bei einem auf die USA beschränkten Dienst 40 Bits breit und 2¹⁰ Bits lang. Um die FR-Adresse auf die SMDS-Adresse abzubilden, wird die DLCI 50 in einen Binärcodierer 54 eingegeben, der auf die betreffende Speicherstelle in der SMDS-Adresstabelle 52 zeigt, wo sich die zugehörige SMDS-Adresse befindet.
In der entgegengesetzten Richtung (wenn die Datenrahmen von dem SMDS-Netz an die FR-DTE übertragen werden) muss die SMDS-Quelladresse auf die DLCI abgebildet werden. Die Abbildung der SMDS-Adresse auf die DLCI wird später erläutert.
2. Methode für eine Abbildung zwischen der SMDS-Adresse und der DLCI
Wie weiter oben erläutert, ist eine Abbildung zwischen der DLCI und den E.164-Adressen erforderlich. Da die DLCI eine Länge von nur zehn (10) Bits aufweist, gibt es bei der Abbildung von FR auf SMDS maximal 2¹⁰ bzw. rund 1000 zugehörige E.164-Adressen (bzw. Telefonnummern). Für die Abbildung von FR auf SMDS reicht eine Tabelle mit 2¹⁰ Speicherstellen aus, wobei jede Speicherstelle zehn Ziffern oder 40 Bits lang ist (d.h. die Länge der E.164-Telefonnummer bei einem auf die USA beschränkten Dienst). Aufgrund der verhältnismäßig kleinen Anzahl von Speicherstellen kann das Direktabbildungsverfahren unter Verwendung des oben beschriebenen Binärcodierers 54 verwendet werden, ohne dass es zu einer zu großen Verzögerung kommt. Bei der Abbildung von SMDS auf FR wäre bei Verwendung des Direktabbildungsverfahrens jedoch eine Tabelle mit 2⁴⁰ (d.h. mehr als einer Trillion) Speicherstellen notwendig. Somit ist offensichtlich, dass ein anderes Verfahren verwendet werden muss.
a. Die herkömmliche Abbildungsmethode
Die herkömmliche Methode ist in 9 dargestellt. Speicherblock 60 weist 2¹⁰ Speicherstellen auf, wobei jede Speicherstelle die folgenden drei Elemente beinhaltet: die E.164-Adresse 62, die zugehörige DLCI 64 und einen Zeiger 66. Die abzubildende E.164-Adresse 70 wird mittels einer Hash-Funktion 68 gesucht. In vielen Fällen ist die Hash-Funktion 68 lediglich eine EXKLUSIV-ODER-Funktion. Wenn über die Hash-Funktion 68 auf den Eintrag 72 zugegriffen wird, wird die abzubildende E-164-Adresse 70 mit der E.164-Adresse in Speicherblock 60 verglichen. Bei einer Übereinstimmung ist die zugehörige DLCI 64 die korrekt abgebildete Adresse. Wenn keine Übereinstimmung besteht, kommt es zu einer so genannten Kollision. Über den Wert des Zeigers 66 wird auf den nächsten Tabelleneintrag zugriffen, und derselbe Vergleichsprozess wird noch einmal durchgeführt. Bei der herkömmlichen Methode führt die übermäßig häufige Wiederholung des Tabellenzugriffs und des Vergleichs mit der E.164-Adresse zu einer sehr langsamen Zugriffszeit.
b. Methode für die parallele Adressabbildung unter Verwendung mehrerer Tabellen
Eine neue Methode für eine parallele Adressabbildung macht den bisher erforderlichen Vergleich entbehrlich, kommt ohne einen Zeiger in der Tabelle aus, verringert die Wahrscheinlichkeit einer Kollision auf ein Mindestmaß und führt – bei entsprechender Hardwareunterstützung – die Abbildungsfunktion parallel durch.
Die Methode für eine parallele Adressabbildung der vorliegenden Erfindung umfasst zwei Phasen: (1) eine anfängliche Tabelleneinrichtungsphase und (2) eine Tabellenzugriffsphase. Während der Tabelleneinrichtungsphase werden die Tabellen für die E.164-auf-DLCI-Abbildung zunächst so konfiguriert, dass sich an den entsprechenden Stellen der Tabelle die korrekten Tabelleneinträge befinden. Die Anfangskonfiguration erfolgt während der Verbindungszeit und bleibt so lange unverändert, bis eine Adresse geändert oder gelöscht werden muss. Während der zweiten Phase wird immer dann auf die Tabelle zugegriffen, wenn eine E.164-Adresse auf eine DLCI abgebildet werden muss.
Wie aus 10 hervorgeht, kommen bei der Methode mit paralleler Adressabbildung anstelle der einzelnen Tabelle mit 1 K des herkömmlichen Verfahrens vier Tabellen 80a, 80b, 80c und 80d mit jeweils einer Länge von 2¹⁰ bzw. rund 1 K Speicherstellen zum Einsatz. Dabei sind vier Speicherstellen 81a, 81b, 81c und 81d abgebildet, von denen sich je eine in den Tabellen 80a, 80b, 80c und 80d befindet. Jede Speicherstelle 81a, 81b, 81c und 81d enthält eine einzige DLCI, mehrere DLCIs oder aber keine DLCIs.
Die Zeiger 82a, 82b, 82c und 82d werden verwendet, um auf jede Speicherstelle der Tabellen 80a, 80b, 80c bzw. 80d zu zeigen. Die 40 Bits umfassende E.164-Adresse wird in vier 10-Bit-Gruppen unterteilt, wobei jede Gruppe einen der Zeiger 82a, 82b, 82c und 82d definiert. Da jeder E.164-Adresse zehn Hexadezimalzeichen zugewiesen sind, werden die einzelnen Zeiger 82a, 82b, 82c und 82d durch Auswahl eines Bits aus dem Hexadezimalzeichen abgeleitet. Genauer gesagt, umfasst der Zeiger 82a das erste Bit eines jeden Hexadezimalzeichens, der Zeiger 82b umfasst das zweite Bit eines jeden Hexadezimalzeichens usw. Obwohl auch andere Arten der Aufteilung der 40-Bit-E.164-Adresse verwendet werden können, wird durch eine derartige Aufteilung der E.164-Adresse die Möglichkeit einer Kollision auf ein Mindestmaß reduziert. Das Ziel besteht darin, die E.164-Adresse auf die gesamte Tabelle zu verteilen und so die Möglichkeit einer Kollision auf ein Mindestmaß zu reduzieren.
Wenn sich bei einem Zugriff auf die Tabellen in einer der Speicherstellen 81a, 81b, 81c und 81d nur eine einzige DLCI befindet, die einem der Zeiger 82a, 82b, 82c und 82d entspricht, ist sie gemäß dem vorgeschlagenen Abbildungsverfahren die richtige. Wenn sich in allen vier Speicherstellen 81a, 81b, 81c und 81d, die für eine bestimmte E.164-Adresse indiziert werden, mehrere Einträge befinden, muss ermittelt werden, ob es in den vier indizierten Speicherstellen eine gemeinsame DLCI gibt. Wenn dies der Fall ist, ist die gemeinsame DLCI die richtige. Im unwahrscheinlichen Fall, dass in jeder indizierten Speicherstelle mehrere DLCIs vorhanden sind und es keine gemeinsame DLCI gibt, enthält ein Sicherheitspufferspeicher 82 (20) die zugehörige DLCI.
Zur Veranschaulichung soll die Telefonnummer (919) 254-9717 des obigen Beispiels dienen. Wie aus 10 hervorgeht, umfasst die E.164-Adresse zehn Hexadezimalzeichen mit jeweils vier Bits. Der Zeiger 82a verwendet das erste Bit eines jeden Hexadezimalzeichens und umfasst somit die 10-Bit-Adresse „1010001000". Entsprechend umfasst der Zeiger 82b das zweite Bit eines jeden Hexadezimalzeichens usw.
In diesem Beispiel enthält die vom Zeiger 82d indizierte Speicherstelle 81d lediglich eine einzige DLCI, und somit handelt es sich um die DLCI, die der E.164-Adresse (919) 254-9717 entspricht. Wenn die Speicherstelle 81d mehrere DLCIs enthielte, müsste ermittelt werden, ob in den vier indizierten Speicherstellen 81a, 81b, 81c und 81d eine gemeinsame DLCI vorhanden ist. In diesem Beispiel lautet die gemeinsame DLCI 9. In dem unwahrscheinlichen Fall, dass die indizierten Speicherstellen der vier Tabellen 80a, 80b, 80c und 80d keine gemeinsame DLCI enthalten sollten, enthielte der Sicherheitspufferspeicher 84 (20) die korrekte DLCI. Dabei ist zu beachten, dass in 10 die Speicherstellen 81a, 81b und 82c nur deshalb mit mehreren DLCIs abgebildet sind, um das Konzept der Abbildungstechnologie zu verdeutlichen. In der Realität weisen die Speicherstellen eine einheitliche Länge von einer DLCI und drei Steuerbits auf. Dies wird weiter unten erläutert.
1. Tabelleneinrichtung
Das Ziel der Realisierung besteht im Erhalt einer einzigen DLCI pro Speicherstelle, um so eine einheitliche Eintragslänge aller Speicherstellen 81a, 81b, 81c und 81d zu ermöglichen. Dies wird durch die Tabelleneinrichtungsphase erreicht.
Wie aus 11 hervorgeht, enthält jede Speicherstelle 81a, 81b, 81c und 81d eine einzige DLCI 86 sowie drei Steuerbits: ein NOT-VALID-(NV)-Bit 88, ein REUSE-(R)-Bit 90 und ein PURGE-(P)-Bit 92.
Zusätzlich gibt es eine 1 K große Zählertabelle 94 mit einem Zähler 96, der jeder der 1 K großen DLCIs zugewiesen ist. Jeder Zähler 96 enthält einen Zählerwert (CNTR) 98, der zwischen null und vier betragen kann und die Anzahl der gültigen Einträge für diese DLCI angibt, sowie ein einziges Steuerbit, ein REUSED-(RC)-Bit 100.
Bei der Tabelleneinrichtung wirken die Zähler und die Steuerbits zusammen. Wenn die Ausgangs-DLCI auf den Speicher abgebildet wird, wird sie in allen vier Tabellen 80a, 80b, 80c und 80d in eine Speicherstelle eingegeben, alle Steuerbits in den vier zugehörigen Speicherstellen werden auf Null gesetzt, und der dieser DLCI zugewiesene Zähler wird auf den Wert Vier gesetzt, um vier gültige Einträge anzuzeigen. Wenn eine andere DLCI auf den Speicher abgebildet wird, tritt eine Kollision ein, wenn sie in eine Speicherstelle eingegeben wird, die bereits eine andere DLCI enthält. Wenn es in einer Speicherstelle der Tabelle zu einer Kollision kommt, wird das NV-Bit 88 dieser Speicherstelle gesetzt, und der dieser DLCI zugewiesene Zähler wird um den Wert Eins vermindert. Wenn alle Speicherstellen, die einer einzelnen DLCI zugewiesen wurden, ungültig gesetzt sind (d.h. für alle NV = 1 gilt), wird der dieser DLCI zugewiesene Zählerwert (CNTR) auf den Wert Null verringert, und ein R-Bit 90 sowie ein RC-Bit 100, die dieser DLCI zugewiesen sind, werden gesetzt. Das Vorhandensein der NV-Bits 88 und R-Bits 90 in allen vier Tabellen 80a, 80b, 80c und 80d sowie des RC-Bits 100 im Zähler gibt an, dass der Eintrag wieder gültig ist, und der dieser DLCI zugewiesene CNTR wird wieder auf den Wert Vier gesetzt. Wenn sowohl ein NV-Bit 88 als auch ein R-Bit 90 gesetzt wurden und eine Kollision eintritt, wird ein P-Bit 92 gesetzt um anzuzeigen, dass der Eintrag wieder ungültig gesetzt werden soll. Dabei ist es aus den folgenden Gründen äußerst unwahrscheinlich, dass alle einer einzelnen DLCI zugewiesenen Einträge gelöscht werden:

1. Die Adresse der Tabellen wird unter Verwendung eines Bits pro Hexadezimalzeichen verteilt. Auf diese Weise werden die E.164-Adressen auf alle Tabelleneinträge verteilt.
2. Da es vier Tabellen gibt, ergibt ein beliebiger Treffer (d.h. eine einzige DLCI in einem Eintrag) die korrekte DLCI. Um die korrekte DLCI zu löschen, werden vier Kollisionen benötigt.
3. Wenn die obigen Bedingungen gegeben sind, werden alle Einträge ungültig gesetzt, wobei alle Einträge, die dieser DLCI zugewiesen sind, unter Verwendung des REUSE-Bit erneut verwendet werden können.
4. Um die gleichen vier Einträge erneut zu löschen, sind weitere vier Kollisionen erforderlich. Für diesen Fall wird eine dieser E.164-Adresse zugewiesene DLCI in einem getrennten Pufferspeicher gespeichert.

Im Folgenden wird ein Beispiel für eine Tabelleneinrichtung beschrieben und in den zugehörigen 18 und 19 dargestellt. Aus Gründen der Einfachheit werden sechs DLCIs (D1 bis D6), die sechs E.164-Adressen (E1 bis E6) entsprechen, in vier Tabellen (80a, 80b, 80c und 80d) eingerichtet. Zusätzlich werden lediglich sechs Speicherstellen (101, 102, 103, 104, 105 und 106) in jeder Tabelle 80a, 80b, 80c und 80d gezeigt. Dabei sollte klar sein, dass in der Realität während der anfänglichen TA-Konfiguration Tausende von DLCIs auf diese Weise eingerichtet werden müssen und jede Tabelle 80a, 80b, 80c und 80d sehr viel mehr Speicherstellen, z.B. 1 KByte, aufweist.
Aus Gründen der Klarheit werden die vier Zeiger 82a, 82b, 82c und 82d außerdem als P1_x, P2_x, P3_x bzw. P4_x bezeichnet, wobei x angibt, für welche DLCI (D1 bis D6) der Zeiger verwendet wird. Die Zeiger P1_x, P2_x, P3_x bzw. P4_x zeigen jeweils auf die Speichertabellen 80a, 80b, 80c bzw. 80d. Die Zählertabelle 94 ist mit sechs Zählern 111, 112, 113, 114, 115 und 116 abgebildet, die den sechs DLCIs entsprechen. Tabelle 110 zeigt die Beziehung zwischen den sechs E.164-Adressen (E1 bis E6) und ihren zugehörigen DLCIs (D1 bis D6).
In 12 wird die Einrichtung der DLCI D1 gezeigt. Wie weiter oben beschrieben, ist die betreffende E.164-Adresse (in diesem Fall E1) in vier Gruppen (d.h. die Zeiger P1₁, P2₁, P3₁ und P4₁) unterteilt, um so die vier Speicherstellen (eine in jeder Tabelle 80a, 80b, 80c und 80d) anzugeben, in welche die zugehörige DLCI (in diesem Fall D1) eingegeben werden soll. In diesem Beispiel zeigt P1₁ auf die Speicherstelle 101, und D1 wird dort eingegeben. Entsprechend zeigen die Zeiger P2₁, P3₁ und 4P₁ jeweils auf die Speicherstellen 102, 102 bzw. 104, und D1 wird dem entsprechend dort eingegeben. Da keine Kollision gegeben ist, wird der Zähler 111 für D1 auf „4" für vier gültige Einträge gesetzt, und es wird keines der Steuerbits NV-Bit 88, R-Bit 90, P-Bit 92 bzw. RC-Bit 100 gesetzt.
13 zeigt eine ähnliche Einrichtung für die E.164-Adresse E2. E2 ist in vier Gruppen, die Zeiger P1₂, P2₂, P3₂ und P4₂ unterteilt, die auf die Speicherstellen 101, 103, 104 und 101 in den Speichertabellen 80a, 80b, 80c bzw. 80d zeigen. Die DLCI für E2, D2, wird in diese Speicherstellen eingegeben. Da in die Speicherstelle 101 der Speichertabelle 80a bereits D1 eingegeben wurde, kommt es zu einer Kollision. Als Ergebnis wird das NV-Bit 88 für diese Speicherstelle gesetzt, und der Zähler 112 für D2 wird auf „3" gesetzt (und gibt so drei gültige Einträge für D2 an). Außerdem wird der Zähler 111 für D1 auf den Wert Drei vermindert und gibt so an, dass noch drei gültige Einträge für D1 verbleiben.
In 14 wird in den Speichertabellen 80a, 80b, 80c und 80d die DLCI D3 (für E3) eingerichtet. D3 wird in die Speicherstellen eingegeben, auf die durch die Zeiger P1₃, P2₃, P3₃ und P4₃ gezeigt wird, und in den Speichertabellen 80b und 80d (Speicherstellen 102 bzw. und 104) kommt es zu Kollisionen. In jeder dieser beiden Speicherstellen wird das NV-Bit 88 gesetzt, der Zähler 111 wird um den Wert Zwei vermindert (d.h. es gibt noch zwei gültige Einträge für D1), und der Zähler 113 für D3 wird auf den Wert Zwei gesetzt. Der Eintrag für die Speicherstelle 101 in Tabelle 80a lautet "x", was angibt, dass dies nicht weiter von Belang ist, da das NV-Bit 88 gesetzt und das R-Bit 90 zurückgesetzt ist.
In 15 wird DLCI D4 gemäß den oben beschriebenen Schritten eingerichtet. Die NOT-VALID-Bits, d.h. das NV-Bit 88, der Speicherstelle 103, Tabelle 80a, und der Speicherstelle 102, Tabelle 80c, werden gesetzt, die Zähler 111 und 113 werden um den Wert Eins vermindert, und der Zähler 114 wird auf den Wert Zwei gesetzt. Da der Zähler 111 nun Null beträgt, wird sein „wiederverwendetes" Bit RC 100 gesetzt, und der Zählerwert wird wieder auf vier gesetzt, wie aus 16 hervorgeht. Zusätzlich werden die REUSE-Bits 90 der Speicherstellen 101, 102, 103 und 104 der jeweiligen Tabellen 80a, 80b, 80c bzw. 80d gesetzt, und die Werte der jeweiligen Speicherstellen werden ebenfalls wieder auf D1 gesetzt.
In 17 zeigt die Einrichtung für D5, dass es (in Tabelle 80b) erneut zu einer Kollision mit D1 ebenso wie mit D2 (in Tabelle 80c) kommt. Da die Speicherstelle 102 in Tabelle 80b zuvor bereits „wiederverwendet" wurde, kann sie nicht erneut wiederverwendet werden und muss daher „gelöscht" werden, d.h. das PURGE-Bit P-Bit 92 dieser Speicherstelle wird gesetzt. Die Zähler 111 und 112 werden vermindert.
18 zeigt die Einrichtung von D5, wobei in Speicherstelle 104 von Tabelle 80c und in Speicherstelle 104 von Tabelle 80d eine Kollision auftritt, wobei letztere Speicherstelle gelöscht wird, da sie bereits wiederverwendet wurde. Der Zähler 111 wird um den Wert Eins auf zwei vermindert, und der Zähler 116 wird auf zwei gesetzt.
19 zeigt das Endergebnis (bereit für die verweisfunktion) der Speichertabellen 80a, 80b, 80c und 80d nach der Anfangskonfiguration, wobei jede DLCI mindestens einen gültigen Eintrag in mindestens einer Speicherstelle aufweist. Wenn jedoch einer der Zähler gleich Null wäre und sein RC-Bit 100 gesetzt würde, gäbe es keine gültigen Einträge für diese konkrete DLCI, und diese DLCI müsste in einem getrennten Pufferspeicher gespeichert werden. Dieses Ergebnis ist jedoch in höchstem Maße unwahrscheinlich.
Nach der anfänglichen Einrichtung bzw. immer dann, wenn der TA neu konfiguriert werden muss, wenn beispielsweise eine neue Verbindung eingerichtet oder eine Verbindung getrennt werden muss, werden weder die Tabelle 110 noch die Zählertabelle 94 benötigt.
Zusammenfassend gesagt, kann jede Speicherstelle unter Verwendung der Steuerbits mehrmals verwendet werden, wodurch das Problem der Kollisionen gelöst wird. Solange es mindestens einen gültigen Eintrag für eine bestimmte DLCI gibt, kann sie sehr schnell (innerhalb einiger weniger Speicherzyklen) in den Speichertabellen gefunden werden. Wenn kein gültiger Eintrag für eine DLCI vorhanden ist (wobei dies äußerst unwahrscheinlich ist), wird sie in einem getrennten Pufferspeicher gespeichert.
2. Tabellenzugriff
Die Hardwarestruktur für den Tabellenzugriff wird in 10 gezeigt. Die Hardwarestruktur umfasst die Tabellen 80a, 80b, 80c und 80d, die zugehörigen Pufferspeicher 120a, 120b, 120c und 120d, den Sicherheitspufferspeicher 84, die Kombinationslogik 122, den Zwischenspeicher 124 und einen DLCI-Pufferspeicher 126. Der E.164-Adressbus 126 überträgt die 40-Bit-E.164-Adresse, wobei an jede Speichertabelle 80a, 80b, 80c und 80d die entsprechenden zehn Bits übertragen werden. Zusätzlich ist jede Speicherstelle 81a, 81b, 81c und 81d mit einem Pufferspeicher 120a, 120b, 120c und 120d verbunden, um ihren DLCI-Inhalt dorthin zu übertragen, sowie mit dem Zwischenspeicher 124, um ihren Steuerbitinhalt (NV-Bit 88, R- Bit 90 und P-Bit 92) weiterzuleiten. Die Ausgaben der einzelnen Pufferspeicher 120a, 120b, 120c und 120d sowie des Sicherheitspufferspeichers 84 werden in die Kombinationslogik 122 eingegeben. Die Steuerbits werden in der Kombinationslogik 122 zwischengespeichert, um so zu ermitteln, welche Pufferspeicherausgabe die betreffende DLCI beinhaltet. Die entsprechende Pufferspeicherausgabe wird von der Kombinationslogik 122 an den DLCI-Pufferspeicher 126 übertragen.
Während des Betriebs wird die 40-Bit-E.164-Adresse in den entsprechenden 10-Bit-Gruppen wie oben erörtert an die Speichertabellen 80a, 80b, 80c und 80d übertragen. Die 10-Bit-Gruppen umfassen die Zeiger, die auf die jeweilige Speicherstelle 81a, 81b, 81c und 81d einer jeden Speichertabelle 80a, 80b, 80c und 80d zeigen bzw. diese adressieren. Der Inhalt der adressierten Speicherstellen 81a, 81b, 81c und 81d wird an den Zwischenspeicher 124 (der Steuerbitanteil) und an die Pufferspeicher 120a, 120b, 120c und 120d (der DLCI-Anteil) weitergeleitet. Die Steuerbits werden in der Kombinationslogik 122 zwischengespeichert. Ausgehend von der Logikschaltung wird die entsprechende DLCI dann an den DLCI-Pufferspeicher 126 übertragen. Sollten alle vier Einträge der Tabellen gelöscht worden sein, enthält der fünfte (Sicherheits-)Pufferspeicher 84 die korrekte DLCI.
21 zeigt die der Kombinationslogik zugehörige Wahrheitstabelle. In der Wahrheitstabelle stehen NV1, NV2, NV3 und NV4 für die NOT-VALID-Bits (NV-Bit 88), R1, R2, R3 und R4 stehen für die REUSE-Bits (R-Bit 90), und P1, P2, P3 und P4 stehen für die PURGE-Bits (P-Bit 92) einer jeden Speicherstelle 81a, 81b, 81c und 81d. 01, 02, 03, 04 und 05 sind die Ausgaben der Kombinationslogik 122, die angeben, welcher Pufferspeicher die korrekte DLCI enthält, wobei 01 angibt, dass der Inhalt des Pufferspeichers 120a, der die DLCI der Speicherstelle 81a enthält, die korrekte DLCI für die betreffende E.164-Adresse ist und an den DLCI-Pufferspeicher 126 übertragen wird. Entsprechend gibt 02 an, dass der Inhalts des Pufferspeichers 120b, der die DLCI der Speicherstelle 81b enthält, die korrekte DLCI für die betreffende E.164-Adresse ist und an den DLCI-Pufferspeicher 126 übertragen wird, und so weiter für 03 und 04. 05 gibt an, dass der Sicherheitspufferspeicher 84 die korrekte DLCI für die betreffende abgebildete E.164-Adresse enthält und diese an den DLCI-Pufferspeicher 126 übertragen wird.
Somit wird ersichtlich, dass der besondere Terminaladapter der vorliegenden Erfindung eine Schnittstelle zwischen einer Datenendeinrichtung (DTE) und entweder einem FR- oder einem SMDS-Telekommunikationsnetz bereitstellt, so dass die Art des Netzes, über das die DTE Daten überträgt, für die DTE durchlässig ist. Auf diese Weise kann der Teilnehmer sowohl auf FR- als auch auf SMDS-Netze zugreifen, ohne hierfür verschiedene TAs erwerben zu müssen. Der TA der vorliegenden Erfindung führt eine Abbildung zwischen einem Protokoll und dem anderen durch, so dass eine systemspezifische FR-DTE auf ein SMDS-Netz und eine systemspezifische SMDS-DTE auf ein FR-Netz zugreifen kann. Das von dem TA durchgeführte besondere Adressabbildungsverfahren setzt eine Methode unter Verwendung paralleler Verweistabellen ein, welche die Gefahr einer Kollision (wenn sich zwei oder mehr Adressen auf denselben Tabelleneintrag beziehen) vermindert, die herkömmliche Vergleichsfunktion zur Erkennung einer Kollision sowie die herkömmliche Zeigertechnologie bei Auftreten einer Kollision entbehrlich macht. Dieses Verfahren zur Adressabbildung führt zu einer dramatischen Verringerung der Zykluszeiten für die Adressabbildung, insbesondere, wenn eine Adresse erheblich länger ist als die andere.

Claims

Terminaladapter TA (20) zur Bereitstellung einer Schnittstelle zwischen einer systemspezifischen Frame-Relay-(FR)-Datenendeinrichtung DTE (15) und einem Switched-Multimegabit-Data-Services-(SMDS)-Telekommunikationsnetz (10'), so dass das SMDS-Netz (10') für die FR-DTE (15) durchlässig ist, wobei der TA (20) dadurch gekennzeichnet ist, dass er Folgendes umfasst: ein FR-Element (22) für die Bereitstellung einer Schnittstelle zu der FR-DTE (15); ein SMDS-Element (24) für die Bereitstellung einer Schnittstelle zu dem SMDS-Netz (10'); und ein Element für die Protokollumwandlung und Adressumsetzung (PCAT-Element) (26), das mit dem FR-Element (22) und dem SMDS-Element (24) verbunden ist, um das Übertragungsprotokoll zwischen FR und SMDS umzuwandeln und um die Adressen zwischen FR und SMDS umzusetzen, wobei das FR-Element (22) ein Mittel für das Empfangen von Datenrahmen von der FR-DTE (15), wobei jeder Datenrahmen ein Dateianfangs- und ein Dateiend-Etikett aufweist, ein Mittel für das syntaktische Analysieren der Datenrahmen sowie ein Mittel für das Weiterleiten der syntaktisch analysierten Datenrahmen an das PCAT-Element umfasst, wobei das FR-Element des Weiteren ein Mittel für das Empfangen von Datenrahmen von dem PCAT-Element (26) sowie ein Mittel für das Senden von Datenrahmen an die FR-DTE (15) umfasst; wobei das SMDS-Element (24) ein Mittel für das Empfangen von Datenzellen von dem SMDS-Netz, wobei jede Zelle ein Dateianfangs- und ein Dateiend-Etikett aufweist, ein Mittel für das Überprüfen und Entfernen der Dateianfangs- und Dateiend-Etiketten, um so kürzere Datenblöcke einheitlicher Länge zu bilden, ein Mittel für das Zusammenfügen einer Vielzahl von Datenblöcken sowie ein Mittel für das Weiterleiten der zusammengefügten Datenblöcke an das PCAT-Element (26) umfasst, wobei das SMDS-Element (24) des Weiteren ein Mittel für das Empfangen zusammengefügter Datenblöcke von dem PCAT-Element (26), ein Mittel für das Segmentieren der zusammengefügten Datenblöcke in kürzere Datenblöcke einheitlicher Länge, ein Mittel für das Hinzufügen eines Dateianfangs- und Dateiend-Etiketts zu jedem Datenblock einheitlicher Länge, um so eine Vielzahl von Datenzellen zu bilden, sowie ein Mittel für das Senden von Datenzellen an das SMDS-Netz (10') umfasst; und wobei das PCAT-Element (26) ein Mittel für das Senden und Empfangen von Datenrahmen an das und von dem FR-Element (22), ein Mittel für das Senden und Empfangen von zusammengefügten Datenblöcken an das und von dem SMDS-Element (24), ein Mittel für das Entfernen der FR-Dateianfangs- und -Dateiend-Etiketten von den empfangenen Datenrahmen und für das Anhängen von SMDS-Dateianfangs- und -Dateiend-Etiketten an die zusammengefügten Datenblöcke, die an das SMDS-Element (24) gesendet werden sollen, ein Mittel für das Entfernen der SMDS-Dateianfangs- und -Dateiend-Etiketten von den empfangenen zusammengefügten Datenblöcken und für das Anhängen von FR-Dateianfangs- und -Dateiend-Etiketten, um so Datenrahmen hinzuzufügen, die an das FR-Element (22) gesendet werden sollen, ein Mittel für das Umsetzen von FR-Adressen in SMDS-Adressen und ein Mittel für das Umsetzen von SMDS-Adressen in FR-Adressen umfasst.
TA (20) nach Anspruch 1, wobei der TA des Weiteren eine Schnittstelle zwischen einer systemspezifischen SMDS-DTE und einem FR-Netz bereitstellt, wobei das FR-Element des Weiteren ein Mittel für das Empfangen von Datenrahmen von dem FR-Netz und ein Mittel für das Senden von Datenrahmen an das FR-Netz umfasst; und wobei das SMDS-Element des Weiteren ein Mittel für das Empfangen von Datenzellen von der SMDS-DTE, wobei jede Zelle ein Dateianfangs- und Dateiend-Etikett aufweist, sowie ein Mittel für das Senden von Datenzellen an die SMDS-DTE umfasst.
TA (20) nach Anspruch 1 und 2, wobei das Mittel für das Umsetzen der SMDS-Adressen in FR-Adressen Folgendes umfasst: eine Vielzahl von Tabellen, von denen jede eine Vielzahl von Speicherstellen aufweist, wobei jede Speicherstelle einer jeden Tabelle eine eindeutige Speicheradresse aufweist, welche die Position der Speicherstelle innerhalb ihrer Tabelle angibt, wobei jede Tabelle des Weiteren ein ihr zugehöriges Zeigerregister mit einem Wert aufweist, der von der niedrigsten Speicheradresse zur höchsten Speicheradresse dieser Tabelle reicht; ein Mittel für das Bilden der Werte der Zeigerregister auf der Grundlage der SMDS-Adresse, indem die SMDS-Adresse in eine Vielzahl von Teilen segmentiert und jeder Teil einem Zeigerregister zugewiesen wird; ein Mittel für das Überprüfen des Inhalts der Speicherstelle einer jeden Tabelle mit einer Speicheradresse, die gleich dem Wert des Zeigerregisters ist, das der Tabelle zugehörig ist; ein Mittel für das Ermitteln der Anzahl der Einträge, die in dem Inhalt der adressierten Speicherstellen enthalten sind; und ein Mittel für das Abrufen eines einzelnen Eintrags, wenn eine beliebige der adressierten Speicherstellen einen einzelnen Eintrag aufweist.
TA (20) nach Anspruch 3, wobei das Mittel für das Umsetzen der SMDS-Adressen in FR-Adressen des Weiteren ein Mittel für das Abrufen des Eintrags umfasst, den alle adressierten Speicherstellen gemeinsam aufweisen, wenn keine der adressierten Speicherstellen einen einzelnen Eintrag aufweist.
TA (20) nach den Ansprüchen 3 und 4, wobei das Mittel für das Umsetzen der SMDS-Adressen in FR-Adressen des Weiteren einen getrennten Pufferspeicher und ein Mittel für das Abrufen des Inhalts des getrennten Pufferspeichers umfasst, wenn sich in den adressierten Speicherstellen kein gemeinsamer Eintrag befindet.
TA (20) nach den Ansprüchen 3 bis 5, wobei die SMDS-Adresse eine zehnstellige Ziffer ist, die durch zehn 4-Bit-Gruppen dargestellt ist, wobei die Vielzahl der Tabellen vier Tabellen umfasst und wobei das Mittel für das Bilden von Zeigerregisterwerten die SMDS-Adresse in vier 10-Bit-Teile segmentiert.
TA (20) nach Anspruch 6, wobei ein erstes Zeigerregister, das einer ersten Tabelle zugehörig ist, das erste Bit einer jeden der zehn 4-Bit-Gruppen umfasst, ein zweites Zeigerregister, das einer zweiten Tabelle zugehörig ist, das zweite Bit einer jeden der zehn 4-Bit-Gruppen umfasst, ein drittes Zeigerregister, das einer dritten Tabelle zugehörig ist, das dritte Bit einer jeden der zehn 4-Bit-Gruppen umfasst und ein viertes Zeigerregister, das einer vierten Tabelle zugehörig ist, das vierte Bit einer jeden der zehn 4-Bit-Gruppen umfasst.
Terminaladapter TA (20) für die Bereitstellung einer Schnittstelle zwischen einer systemspezifischen Switched-Multimegabit-Data-Service-SMDS-Datenendeinrichtung DTE (15') und einem Frame-Relay-(FR)-Telekommunikationsnetz (10), so dass das FR-Netz (10) für die FR-DTE (15') durchlässig ist, wobei der TA (20) dadurch gekennzeichnet ist, dass er Folgendes umfasst: ein FR-Element (24) für die Bereitstellung einer Schnittstelle zu dem FR-Netz (10); ein SMDS-Element (22) für die Bereitstellung einer Schnittstelle zu der SMDS-DTE (15'); und ein Element für die Protokollumwandlung und Adressumsetzung (PCAT-Element) (26), das mit dem FR-Element (24) und dem SMDS-Element (22) verbunden ist, um das Übertragungsprotokoll zwischen FR und SMDS umzuwandeln und um die Adressen zwischen FR und SMDS umzusetzen, wobei das FR-Element (24) ein Mittel für das Empfangen von Datenrahmen von dem FR-Netz (10), wobei jeder Datenrahmen ein Dateianfangs- und ein Dateiend-Etikett aufweist, ein Mittel für das syntaktische Analysieren der Datenrahmen sowie ein Mittel für das Weiterleiten der syntaktisch analysierten Datenrahmen an das PCAT-Element (26) umfasst, wobei das FR-Element (24) des Weiteren ein Mittel für das Empfangen von Datenrahmen von dem PCAT-Element (26) sowie ein Mittel für das Senden von Datenrahmen an das FR-Netz (10) umfasst; wobei das SMDS-Element (22) ein Mittel für das Empfangen von Datenzellen von der SMDS-DTE (15'), wobei jede Zelle ein Dateianfangs- und ein Dateiend-Etikett aufweist, ein Mittel für das Überprüfen und Entfernen der Dateianfangs-und Dateiend-Etiketten, um so kürzere Datenblöcke einheitlicher Länge zu bilden, ein Mittel für das Zusammenfügen einer Vielzahl von Datenblöcken sowie ein Mittel für das Weiterleiten der zusammengefügten Datenblöcke an das PCAT-Element (26) umfasst, wobei das SMDS-Element (22) des Weiteren ein Mittel für das Empfangen zusammengefügter Datenblöcke von dem PCAT-Element (26), ein Mittel für das Segmentieren der zusammengefügten Datenblöcke in kürzere Datenblöcke einheitlicher Länge, ein Mittel für das Hinzufügen eines Dateianfangs- und Dateiend-Etiketts zu jedem Datenblock einheitlicher Länge, um so eine Vielzahl von Datenzellen zu bilden, sowie ein Mittel für das Senden von Datenzellen an die SMDS-DTE (15') umfasst; und wobei das PCAT-Element (26) ein Mittel für das Senden und Empfangen von Datenrahmen an das und von dem FR-Element (24), ein Mittel für das Senden und Empfangen von zusammengefügten Datenblöcken an das und von dem SMDS-Element (22), ein Mittel für das Entfernen der FR-Dateianfangs- und -Dateiend-Etiketten von den empfangenen Datenrahmen und für das Anhängen von SMDS-Dateianfangs- und -Dateiend-Etiketten an die zusammengefügten Datenblöcke, die an das SMDS-Element (22) gesendet werden sollen, ein Mittel für das Entfernen der SMDS-Dateianfangs- und -Dateiend-Etiketten von den empfangenen zusammengefügten Datenblöcken und für das Anhängen von FR-Dateianfangs- und -Dateiend-Etiketten an die Datenrahmen, die an das FR-Element (24) gesendet werden sollen, ein Mittel für das Umsetzen von FR-Adressen in SMDS-Adressen und ein Mittel für das Umsetzen von SMDS-Adressen in FR-Adressen umfasst.