DE4422786B4 - Speichersystem - Google Patents
Speichersystem Download PDFInfo
- Publication number
- DE4422786B4 DE4422786B4 DE4422786A DE4422786A DE4422786B4 DE 4422786 B4 DE4422786 B4 DE 4422786B4 DE 4422786 A DE4422786 A DE 4422786A DE 4422786 A DE4422786 A DE 4422786A DE 4422786 B4 DE4422786 B4 DE 4422786B4
- Authority
- DE
- Germany
- Prior art keywords
- logic units
- bus
- cache memory
- units
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
- G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2089—Redundant storage control functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/85—Active fault masking without idle spares
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
- G06F2211/10—Indexing scheme relating to G06F11/10
- G06F2211/1002—Indexing scheme relating to G06F11/1076
- G06F2211/1009—Cache, i.e. caches used in RAID system with parity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/26—Using a specific storage system architecture
- G06F2212/261—Storage comprising a plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/31—Providing disk cache in a specific location of a storage system
- G06F2212/312—In storage controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
Abstract
Speichersystem
mit
mehreren ersten Logikeinheiten (1), die mit einer Host-Vorrichtung verbunden sind und Schnittstellen für diese Host-Vorrichtungen bilden;
einer Speichervorrichtung (5), die von der Host-Vorrichtung empfangene Information speichert;
mehreren zweiten Logikeinheiten (2), die mit der Speichervorrichtung (5) verbunden sind und für diese Speichervorrichtung (5) Schnittstellen bilden;
einer Cache-Speichervorrichtung (3), die Daten, die zwischen den mehreren ersten Logikeinheiten (1) und den mehreren zweiten Logikeinheiten (2) übertragen werden, temporär speichert; und
einem gemeinsamen Bus (4), der zwischen den mehreren ersten Logikeinheiten (1), den mehreren zweiten Logikeinheiten (2) und der Cache-Speichervorrichtung (3) verläuft und mit diesen funktional verbunden ist,
dadurch gekennzeichnet, daß
der Bus (4) einen E/A-Hochgeschwindigkeitsbus (26) zur Datenübertragung, der in zwei Kanäle unterteilt ist, die unterschiedliche Daten übertragen können, sowie einen Einzelkanal-Multiprozessor-Bus (25) zur Übertragung von Steuerinformation für die Datenübertragung, enthält,
wobei
dann, wenn im Multiprozessor-Bus (25) ein Fehler auftritt, einer der...
mehreren ersten Logikeinheiten (1), die mit einer Host-Vorrichtung verbunden sind und Schnittstellen für diese Host-Vorrichtungen bilden;
einer Speichervorrichtung (5), die von der Host-Vorrichtung empfangene Information speichert;
mehreren zweiten Logikeinheiten (2), die mit der Speichervorrichtung (5) verbunden sind und für diese Speichervorrichtung (5) Schnittstellen bilden;
einer Cache-Speichervorrichtung (3), die Daten, die zwischen den mehreren ersten Logikeinheiten (1) und den mehreren zweiten Logikeinheiten (2) übertragen werden, temporär speichert; und
einem gemeinsamen Bus (4), der zwischen den mehreren ersten Logikeinheiten (1), den mehreren zweiten Logikeinheiten (2) und der Cache-Speichervorrichtung (3) verläuft und mit diesen funktional verbunden ist,
dadurch gekennzeichnet, daß
der Bus (4) einen E/A-Hochgeschwindigkeitsbus (26) zur Datenübertragung, der in zwei Kanäle unterteilt ist, die unterschiedliche Daten übertragen können, sowie einen Einzelkanal-Multiprozessor-Bus (25) zur Übertragung von Steuerinformation für die Datenübertragung, enthält,
wobei
dann, wenn im Multiprozessor-Bus (25) ein Fehler auftritt, einer der...
Description
- Die vorliegende Erfindung betrifft ein Speichersystem gemäß dem Oberbegriff des Anspruch 1. Ein derartiges Speichersystem ist aus der EP-A-0 445 479 bekannt. Das Speichersystem weist eine mit einem Großcomputer, einem Computernetz oder dergleichen verbundene Speichervorrichtung wie etwa eine Magnetplatteneinrichtung, eine Magnetbandeinrichtung, eine Halbleiterspeichereinrichtung oder eine optische Plattenspeichereinrichtung auf.
- Aus der JP-B-61-43742 (die dem US-Patent Nr. 4,636,946 entspricht) ist ein herkömmliches Speichersystem bekannt, das mit einem Großcomputer verbunden ist und bei dem Schnittstellen (Host-Adaptereinrichtungen) für eine höherrangige oder Host-Vorrichtung (Computer, CPU), ein Cache-Speicher sowie Schnittstellen (Platten-Adaptereinrichtungen) für eine Speichervorrichtung wie etwa eine Magnetplatteneinrichtung über Direktverbindungsleitungen (die im folgenden einfach Leitungen genannt werden) miteinander verbunden sind.
-
20 zeigt eine schematische Darstellung einer Anordnung eines herkömmlichen Speichersystems. In der Zeichnung bezeichnen die Bezugszeichen201-1 bis201-n Host-Adaptereinrichtungen, die mit mehreren Host-Computern (CPUs, Logikmodule, die mit einem Host-Computer verbunden sind), die Bezugszeichen202-1 bis202-n Platten-Adaptereinrichtungen (Logikmodule, die mit einer Speichervorrichtung verbunden sind), die ihrerseits mit einer gemeinsam genutzten Groß-Plattenspeichereinrichtung205 verbunden sind, das Bezugszeichen203 einen von den mehreren Host-Adaptereinrichtungen gemeinsam genutzten Cache-Speicher und das Bezugszeichen206 einen gemeinsam genutzten Verwaltungsspeicher. In einem herkömmlichen Speichersystem sind zwischen den Host-Adaptereinrichtungen201-1 bis201-n und dem Cache-Speicher203 , zwischen dem Cache-Speicher203 und den Platten-Adaptereinrichtungen202-1 bis202-n , zwischen die Host-Adaptereinrichtungen201-1 bis201-n und dem Verwaltungsspeicher206 und zwischen dem Verwaltungsspeicher206 und den Platten-Adaptereinrichtungen202-1 bis202-n Direktverbindungsleitungen207-1 bis207-n bzw.208-1 bis208-n eingefügt. Ferner sind mit den jeweiligen Host- und Plattenadaptereinrichtungen über entsprechende zugehörige Leitungen (nicht gezeigte) Wartungsprozessoren (SVPs) verbunden, die die Überwachungs- und Wartungsoperationen dieser Host- und Platten-Adaptereinrichtungen ausführen. - Da in dem obenbeschriebenen Stand der Technik die Direktverbindungsleitungen zwischen den Host-Adaptereinrichtungen (Logikmodule, die mit der Host-Vorrichtung verbunden sind) und der Host-Vorrichtung, zwischen den Platten-Adaptereinrichtungen (Logikmodule, die mit der Speichervorrichtung verbunden sind) und der Speichervorrichtung sowie dem Cache-Speicher (Cache-Speichermodul) verlaufen und mit diesen funktional verbunden sind, ist die Systemkonfiguration relativ kompliziert, außerdem sind die Host-Adaptereinrichtungen, der Cache-Speicher, die Platten-Adaptereinrichtungen und die Plattenspeichervorrichtung weniger gut erweiterbar, so daß es unmöglich ist, eine sogenannte skalierbare (erweiterbare oder reduzierbare) Systemkonfiguration zu verwirklichen. Ferner wird im Stand der Technik der Forderung keine Beachtung geschenkt, daß bei einem Ausfall einer Komponente und/oder einem Austausch einer Komponente während des Betriebs (ein Substrat oder ein Schaltungsteil wird ausgetauscht, während das System in Betrieb ist) die Mehrfachausstattung des Systems einen verminderten Betrieb (eines der mehrfach vorhandenen Untersysteme wird angehalten, während die anderen Untersysteme weiterbetrieben werden) ermöglicht. Daher besteht im obenbeschriebenen Stand der Technik das Problem, daß dann, wenn bei einem Ausfall einer Komponente diese Komponente ausgetauscht werden soll oder wenn ein System-Steuerprogramm aufgerüstet werden soll, das System hierzu vorübergehend angehalten werden muß.
- Aus der EP-A-0 445 479 ist ein Massenspeichersystem bekannt. Es weist Host-Adapter, Disk-Adapter und Cache-Adapter auf. Diese Adapter sind wahlweise mit einem oder mit beiden von zwei vorhandenen Bussen verbunden. Die Busse werden immer unabhängig voneinander betrieben.
- Aus der
US 5 206 939 ist ein System und ein Verfahren für das Platten-Mapping und für Datenwiedergewinnung bekannt. Host-Adapter, Platten-Adapter sowie ein Cache-Speicher sind mit einem Bus verbunden. - Aus der
US 5 093 826 ist ein Verfahren zum Betreiben einer zentralen Mehrprozessor-Steuerungseinheit eines Schaltsystems bekannt. In diesem System sind verschiedene Komponenten, unter anderem das Bussystem, redundant ausgelegt. - Die
US 4 417 334 beschreibt ein Datenverarbeitungssystem mit einem zweikanaligen Systembus. Einer der Kanäle kann ausschließlich genutzt werden, wenn der andere Kanal ausfällt. Außerdem können über die zwei Kanäle gleichzeitig mehrere Komponenten miteinander kommunizieren. - Aufgabe der Erfindung ist es, ein Speichersystem anzugeben, das auch dann, wenn auf den Bus Fehler auftreten, den Datenverkehr in zumindest vermindertem Betrieb aufrechterhalten kann.
- Diese Aufgabe wird gemäß den Merkmalen des Anspruchs 1 gelöst. Abhängige Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
- Es wird ein Speichersystem geschaffen, das versehen ist mit mehreren Logikeinheiten, die mit einer Host-Vorrichtung verbunden sind und für diese Host-Vorrichtung Schnittstellen bilden, einer Speichereinheit, mehreren Logikeinheiten, die mit der Speichereinheit verbunden sind und für die Speichereinheit Schnittstellen bilden, und Cache-Speichern (die von den mit der Host-Vorrichtung verbundenen mehreren Logikeinheiten und von den mit der Speichereinheit verbundenen mehreren Logikeinheiten gemeinsam genutzt werden), die zwischen diesen Vorrichtungen und Einheiten zu übertragende Daten temporär speichern. Die mit der Host-Vorrichtung verbundenen mehreren Logikeinheiten, die mit der Speichereinheit verbundenen mehreren Logikeinheiten und die Cache-Speicher sind über einen von diesen Vorrichtungen und Einheiten gemeinsam genutzten Bus (gemeinsamer Bus) miteinander verbunden. Im Ergebnis kann ein skalierbares System erhalten werden, das die Erweiterung und die Modifikation der mit der Host-Vorrichtung verbundenen mehreren Logikeinheiten, der mit den Speichern verbundenen mehreren Logikeinheiten und der Cache-Speicher ermöglicht, indem diese lediglich zum gemeinsamen Bus hinzugefügt werden oder modifiziert werden, während sie an den Bus angeschlossen sind, so daß eine Auf rüstung des Systems mittels einer Systemerweiterung einfach erhalten werden kann.
- Da die mit der Host-Vorrichtung verbundenen mehreren Logikeinheiten, die mit den Speichern verbundenen mehreren Logikeinheiten und die Cache-Speicher jeweils doppelt vorhanden sind und der gemeinsame Bus zwischen diesen Logikeinheiten und dem Speicher in zwei Kanäle unterteilt ist, kann selbst bei einem Ausfall einer dieser Einheiten die andere Einheit verwendet werden, um einen verminderten Betrieb auszuführen. Hierbei wird in den gemeinsam genutzten Speicher Information geschrieben, die den Status des verminderten Betriebs bei einem Ausfall angibt.
- Da in diesem Fall jede der mit der Host-Vorrichtung verbundenen mehreren Logikeinheiten, jede der mit der Speichereinheit verbundenen mehreren Logikeinheiten und jeder der Cache-Speicher mit einer Anschlußeinrichtung versehen ist, die eine Ersetzung während des Betriebs ermöglicht, läßt das System eine Wartung und einen Eingriff für einen Austausch eines fehlerhaften Teils ebenso zu wie die Hinzufügung und/oder die Modifikation von Komponenten zur Systemerweiterung, wobei in keinem Fall der Systembetrieb angehalten werden muß.
- Weitere Aufgaben, Merkmale und Vorteile der Erfindung sind in den Neben- und Unteransprüchen angegeben, die sich auf bevorzugte Ausführungsformen der vorliegenden Erfindung beziehen.
- Die Erfindung wird im folgenden anhand bevorzugter Ausführungsformen mit Bezug auf die Zeichnungen näher erläutert; es zeigen:
-
1 auf abstrakte Weise eine schematische Anordnung eines Speichersystems gemäß einer Ausführungsform der vorliegenden Erfindung; -
2 eine detaillierte Anordnung des Speichersystems der Ausführungsform der vorliegenden Erfindung; -
3 eine Darstellung zur Erläuterung des Datenstroms und des Datenformats in der in2 gezeigten Anordnung; -
4 eine Ansicht der äußeren Erscheinungsform der Ausführungsform der vorliegenden Erfindung; -
5A eine Vorderansicht einer Steuereinheit in dem System gemäß der Ausführungsform der vorliegenden Erfindung, wobei ein Beispiel gezeigt ist, wie die Steuereinheit montiert ist; -
5B eine Seitenansicht der Steuereinheit des Speichersystems gemäß der Ausführungsform der vorliegenden Erfindung; -
6A eine Vorderansicht einer Matrix-Platteneinheit in dem System gemäß der Ausführungsform der vorliegenden Erfindung, in der ein Beispiel für die Montage der Matrix-Platteneinheit gezeigt ist; -
6B eine Seitenansicht der Matrix-Platteneinheit in dem System gemäß der Ausführungsform der vorliegenden Erfindung; -
7 ein Montageschaltbild eines Logikeinheit-Rahmenteils in dem System gemäß der Ausführungsform der vorliegenden Erfindung; -
8 eine auseinandergezogene, perspektivische Ansicht des Logikeinheit-Rahmenteils im System gemäß der Ausführungsform der vorliegenden Erfindung, in der die Montage des Logikeinheit-Rahmenteils gezeigt ist; -
9 eine Konfiguration der Software, die in der Ausführungsform der vorliegenden Erfindung verwendet wird; -
10 ein Diagramm zur Erläuterung der Datenströme und der gemeinsam genutzten Software-Funktionen in der Ausführungsform der vorliegenden Erfindung; -
11A ein Diagramm zur Erläuterung eines gemeinsamen, doppelt vorhandenen Busses in der Ausführungsform der vorliegenden Erfindung; -
11B ein Diagramm zur Erläuterung des verminderten Betriebs in der Ausführungsform der vorliegenden Erfindung; -
12 ein Diagramm zur Erläuterung des Duplexbetriebs und des verminderten Betriebs eines jeden Teils im System gemäß der Ausführungsform der vorliegenden Erfindung; -
13 ein Diagramm zur Erläuterung des Mehrfachbetriebs und des verminderten Betriebs eines Leistungsversorgungssystems in dem System ge mäß der Ausführungsform der vorliegenden Erfindung; -
14 in tabellarischer Form mehrere Konfigurationen einer aus mehreren einzelnen Magnetplattenvorrichtungen aufgebauten Matrix-Platteneinheit; -
15 in graphischer Form die Zugriffszeiten der der Matrix-Platteneinheiten von14 in Abhängigkeit von der Anzahl der ausgegebenen E/A-Befehle; -
16 den Aufbau einer kleinen Matrix-Platteneinheit, die mit einem Hochleistungs-Cache-Speicher mit großer Kapazität versehen ist; -
17 den Aufbau einer großen Matrix-Platteneinheit, die mit einem Hochleistungs-Cache-Speicher mit großer Kapazität versehen ist; -
18 den Aufbau eines fehlertoleranten Hochleistungs-Serversystems; -
19 den Aufbau eines billigen Serversystems; und -
20 die bereits erwähnte schematische Anordnung eines Speichersystems des Standes der Technik. -
1 ist eine abstrakte Darstellung zur Erläuterung des Aufbaus des erfindungsgemäßen Speichersystems. Mit Bezug auf1 wird eine entsprechende Ausführungsform dieses erfindungsgemäßen Speichersystems erläutert. - Das Bezugszeichen
1 bezeichnet eine Host-Adaptereinrichtung, der durch einen Logikmodul gegeben ist, der mit einer Host-Zentraleinheit (Host-Computer) verbunden ist, das Bezugszeichen2 bezeichnet eine Platten-Adaptereinrichtung, die durch einen Logikmodul gegeben ist, der mit einem Speichermedium verbunden ist, das Bezugszeichen3 bezeichnet eine Cache-Speicher-Baueinheit (Cache-Speicher-Modul) zur temporären Speicherung von Daten, die zwischen den beiden obengenannten Modulen übertragen werden sollen, das Bezugszeichen4 bezeichnet einen gemeinsamen Bus zur Steuerung der Datenübertragung zwischen der Host-Adaptereinrichtung1 , der Platten-Adaptereinrichtung2 und der Cache-Speicher-Baueinheit3 , das Bezugszeichen5 bezeichnet eine Gruppe von Magnetplatten (die im folgenden lediglich als "Matrix-Platteneinheit" bezeichnet wird), die ein Speichermedium bildet, das vertikal und horizontal in einer Matrix angeordnet ist. Die Host-Adaptereinrichtung1 enthält eine Einrichtung zur Umwandlung des Datenformats und des Adressenformats auf Seiten der Host-Schnittstelle in Daten- und Adressenformate auf Seiten der Speichermedium-Schnittstelle, sowie einen doppelt vorhandenen Mikroprozessor für die Ausführung der Steuerung und der Verwaltung dieser Einrichtung. Die Platten-Adaptereinrichtung2 besitzt eine Adressenverarbeitungsfunktion zur Speicherung der Daten in dem Speichermedium, eine Funktion zur Erzeugung redundanter Daten zur Sicherung der Speicherdaten, eine Funktion zur Erkennung von Information bezüglich der Struktur des Speichermediums sowie einen doppelt vorhandenen Mikroprozessor für die Ausführung der Steuerung und der Verwaltung dieser Funktionen. - In
1 schreibt die Host-Adaptereinrichtung von der Host-Vorrichtung (CPU) empfangene Schreibdaten und Information bezüglich der Verwaltung der Schreibdaten einmal über den gemeinsamen Bus4 in die Cache-Speicher-Bauein heit3 und meldet nach Abschluß der Schreiboperation an die Host-Vorrichtung den Abschluß dieser Schreiboperation. In einer darauf folgenden Leerlaufzeit liest die Platten-Adaptereinrichtung2 auf der Grundlage der Verwaltungsinformation der Cache-Speicher-Baueinheit3 Daten aus der Cache-Speicher-Baueinheit3 aus. - Wenn die Host-Adaptereinrichtung
1 von der Host-Vorrichtung einen Datenlesebefehl empfängt und die entsprechenden Daten in der Cache-Speicher-Baueinheit3 vorhanden sind, führt sie keine Leseoperation dieser Daten aus der Matrix-Platteneinheit5 aus, sondern überträgt die in der Cache-Speicher-Baueinheit3 vorhandenen Daten zur Host-Vorrichtung. Wenn andererseits die Daten nicht in der Cache-Speicher-Baueinheit3 vorhanden sind, schreibt die Platten-Adaptereinrichtung2 die Daten und deren Verwaltungsinformation von der Matrix-Platteneinheit5 über den gemeinsamen Bus4 in die Cache-Speicher-Baueinheit3 . Die Host-Adaptereinrichtung1 nimmt auf die Verwaltungsinformation Bezug, liest die Daten aus der Cache-Speicher-Baueinheit3 aus und überträgt sie zur Host-Vorrichtung. - Die Anzahl der Host-Adaptereinrichtungen
1 , die Anzahl der Platten-Adaptereinrichtungen2 und die Anzahl der Cache-Speicher in der Cache-Speicher-Baueinheit3 , die an den gemeinsamen Bus4 angeschlossen sind, können jeweils beliebig geändert werden. Wenn die Anzahl der angeschlossenen Host-Adaptereinrichtungen1 geändert wird, wird auch die Anzahl der mit den Host-Vorrichtungen verbundenen Busse geändert, so daß die Datenübertragungskapazität zur Host-Vorrichtung gesteigert werden kann. Wenn die Anzahl der angeschlossenen Platten-Adaptereinrichtungen2 geändert wird, wird auch die Anzahl der mit dem Speichermedium verbundenen Busse geändert, so daß die Kapazität der Schreib-/Lese-Vorgänge in das bzw. aus dem Speichermedium gesteigert werden kann. Gleichzeitig kann auch die Anzahl der Speichermedien erhöht werden. Wenn die Anzahl der angeschlossenen Cache-Speicher in der Cache-Speicher-Baueinheit3 geändert wird, wird die Kapazität der als temporärer Datenspeicher dienenden Cache-Speicher-Baueinheit ebenfalls geändert, so daß das Verhältnis der Kapazität der Cache-Speicher-Baueinheit zur Gesamtkapazität des Speichermediums erhöht werden kann, was dadurch zum Ausdruck kommt, daß eine skalierbare Systemanordnung verwirklicht werden kann, bei der die Wahrscheinlichkeit erhöht ist, daß die Daten, auf die von der Host-Vorrichtung zugegriffen wird, in den Cache-Speichern vorhanden sind (was auch als "Cache-Trefferrate" bezeichnet wird). -
2 zeigt eine genaue Anordnung des abstrakten Diagramms von1 . In2 sind nur eine der mehreren Host-Adaptereinrichtungen1 und nur eine der mehreren Platten-Adaptereinrichtungen2 gezeigt, während die übrigen Adaptereinrichtungen weggelassen sind. - Die Host-Adaptereinrichtung
1 enthält einen Signalwandler6 , der ein optisches Signal von der Host-Schnittstelle in ein elektrisches Signal umwandelt, einen Formatwandler7 , der das Format der Daten der Host-Vorrichtung in ein für die Matrix-Platteneinheit5 geeignetes Format umwandelt, sowie eine Datenübertragungs-Steuereinrichtung8 , die die Datenübertragung zum gemeinsamen Bus4 steuert und einen Pufferspeicher enthält, der ein Daten-Übertragungspaket speichert. Die Host-Adaptereinrichtung1 enthält außerdem einen Bustreiber9 eines Typs mit kleiner Stromamplitude (dieser Treiber wird im folgenden mit BTL bezeichnet), der einen Komponentenaustausch während des Betriebs ermöglicht. Es wird darauf hingewiesen, daß "BTL" ein eingetragenes Warenzeichen von National Semiconductor Ltd. ist. - Eine Datenübertragungsanforderung vom Host-Computer wird an einen Mikroprozessor
10 (der im folgenden lediglich als MP 10 bezeichnet wird) geschickt, wobei die Datenübertragungssteuerung in der Host-Adaptereinrichtung1 der Steuerung des MP10 unterstellt wird. - Um eine hohe Zuverlässigkeit bei Erfassung eines Ausfalls des MP
10 sicherzustellen, besitzt die Host-Adaptereinrichtung1 zusätzlich zum MP10 einen MP10' , der dem MP 10 ähnlich ist. Eine Prüfeinrichtung11 führt einen Vergleich zwischen dem MP10 und dem MP10' aus. - Eine Boot-Vorrichtung
12 , in der ein Programm zur Steuerung des MP10 gespeichert ist, verwendet einen wiederbeschreibbaren Blitzlicht-Speicher mit großer Kapazität. Der MP10 erzeugt gegebenenfalls eine Kopie des Steuerprogramms in einem lokalen Speicher13 , wobei die Speicherzugriffszeit auf den MP10 kurz ist bzw. die Zugriffsgeschwindigkeit hoch ist. Ein Abschnitt29 , der in2 von einer Strichlinie umgeben ist, bezeichnet einen Kanaladapter-Modul. Jede Host-Adaptereinrichtung1 besitzt zwei solche Module29 . - Die Platten-Adaptereinrichtung
2 enthält einen Pufferspeicher14 , in dem Sektoreinheiten von in die Matrix-Platteneinheit5 zu schreibenden Daten gespeichert sind, einen Datensteuerpuffer15 , der den Pufferspeicher14 und die Datenübertragungssteuerung steuert, einen Generator16 für redundante Daten, der das Schreiben von Daten in die Matrix-Platteneinheit5 sicherstellt, sowie einen Initiator17 (SCSI-Master-Schnittstelle für die Matrix-Platteneinheit5 (Ziel). - Die Datenübertragungssteuerung in der Plattenadaptereinrichtung
2 erfolgt unter der Steuerung eines peripheren MP (der den MP10 , den MP10' , die Prüfeinrichtung11 , die Boot-Vorrichtung12 und den lokalen Speicher13 sowie ein Steuerprogramm für die Platten-Adaptereinrichtung2 enthält), der im wesentlichen die gleiche Struktur wie die Host-Adaptereinrichtung1 besitzt. - Obwohl in
2 für die Matrix-Platteneinheit5 nur vier Platten (Ziele) gezeigt sind, ist die Matrix-Platteneinheit tatsächlich aus beispielsweise 4 (horizontal) × 4 (vertikal) Platten aufgebaut, die der einzigen Platten-Adaptereinrichtung2 zugeordnet sind. Jede der horizontalen Reihen bildet eine Fehlerkorrekturgruppe (ECC-Gruppe), die beispielsweise aus drei Datenplatten und einer einzigen Paritätsplatte aufgebaut ist. Ferner sind zwischen einem Satz solcher Matrix-Platteneinheiten5 und der Platten-Adaptereinrichtung mehrere Busse vorgesehen, die mit wenigstens zwei oder mehr Platten-Adaptereinrichtungen2 verbunden sind, wie später beschrieben wird. Außerdem sind zwischen der CPU und der Host-Adaptereinrichtung1 mehrere Busse vorgesehen, die mit wenigstens zwei Host-Adaptereinrichtungen1 verbunden sind. Wenn in einer der Host-Adaptereinrichtungen ein Fehler auftritt, kann ein Zugriff von dieser CPU auf dieselbe Matrix-Platteneinheit5 über die andere Host-Adaptereinrichtung1 und/oder die andere Platten-Adaptereinrichtung2 erfolgen. - Die Cache-Speicher-Baueinheit
3 enthält einen gemeinsam genutzten Speicher18 , in dem verschiedene Arten von Verwaltungsinformationen gespeichert sind und auf die gemeinsam durch die MPs10 der Adaptereinrichtungen zugegriffen werden kann, eine gemeinsam genutzte Speichersteuereinrichtung19 , einen Cache-Speicher20 sowie eine Cache-Speicher-Steuereinrichtung21 . Jede der beiden Speicher-Steuereinrichtungen19 und21 besitzt eine ECC-Erzeugungsschaltung für die Speicher-Schreibdaten und eine Inspektions-/Korrekturschaltung für gelesene Daten. - Die gesamte Cache-Speicher-Baueinheit
3 besitzt eine Cache-Kapazität von bis zu 1 GB, wobei im Hinblick auf einen doppelt vorhandenen Cache-Speicher in dem System zwei Cache-Speicher-Baueinheiten3 angebracht sind. - Wenn gewünscht ist, die Kapazität der Cache-Speicher weiter zu erhöhen, wird anstelle der Cache-Speicher-Baueinheit
3 (oder aber zusätzlich zu der Cache-Speicher-Baueinheit3 ) eine Cache-Anschlußbaueinheit22 angebracht, die mit einer Cache-Einheit24 über ein Kabel23 verbunden ist, das dem Anschluß hinterer Ebenen (d.h. Anbringungsplatten für den Einschub von Substraten) dient. Die Cache-Einheit24 besitzt eine Cache-Speicher-Baueinheit24a mit Cache-Speichern20' , eine Cache-Anschlußbaueinheit24b , die mit dem Kabel23 zur Verbindung von Zwischenebenen mit den hinteren Ebenen verbunden ist, sowie einen E/A-Hochgeschwindigkeitsbus24c , der mit der Cache-Speicher-Baueinheit24a und mit der Cache-Anschlußbaueinheit24b verbunden ist, um dazwischen eine Hochgeschwindigkeits-Datenübertragung auszuführen. Die Cache-Speicher20' in der zusätzlich vorgesehenen Einheit24 sind so beschaffen, daß auf sie über die Cache-Anschlußbaueinheit22 und das Kabel23 zugegriffen werden kann. Die Bereitstellung der Cache-Einheit24 ermöglicht eine erhöhte Cache-Kapazität bis zu 2 × 8 GB.2 zeigt den Fall, in dem zusätzlich zu den zwei Cache-Speicher-Baueinheiten3 die Cache-Anschlußbaueinheit22 angebracht ist, die über das Kabel23 mit der Cache-Einheit24 verbunden ist. - Die oben beschriebenen Host-Adaptereinrichtungen
1 , Platten-Adaptereinrichtungen2 und Cache-Speicher-Baueinheiten3 sind miteinander über den gemeinsamen Bus4 verbunden, der einen Multiprozessor-Bus25 (der im folgenden mit M-Bus bezeichnet wird), durch den der MP10 einer jeden Adaptereinrichtung auf den gemeinsamen Speicher zugreift, sowie einen (schnellen) E/A-Hochgeschwindigkeitsbus26 (der im folgenden mit S-Bus bezeichnet wird) umfaßt. - Der S-Bus
26 wird normalerweise mit parallelem Zweikanalbetrieb und einer Breite von 64 Bit betrieben, so daß dann, wenn in einem der beiden Kanäle ein Fehler auftritt, der andere einen verminderten Betrieb ausführt. Wenn in dem M-Bus25 ein Fehler auftritt, wird einer der beiden Kanäle des S-Busses26 als M-Bus verwendet, während der verbleibende Kanal als S-Bus verwendet wird. - Weiterhin wird das Element BTL
9 als Schnittstelle mit dem gemeinsamen Bus4 verwendet, wobei dieses Element BTL9 einen Austausch von Komponenten während des Betriebs zuläßt (bei einem Einfügen oder Entnehmen einer Komponente kann diese Einfüge- oder Entnahmeoperation bei geringer Beanspruchung der eingefügten oder entnommenen Komponente ausgeführt werden, so daß diese Operation des Einfügens oder Entnehmens einer Komponente bei aktivem System ausgeführt werden kann). Wenn in der Host-Adaptereinrichtung1 ein Fehler auftritt, wird diese Host-Adaptereinrichtung gesperrt. D.h., daß das System den entsprechenden fehlerhaften Bus sperrt und statt dessen die andere normal arbeitende Host-Adaptereinrichtung1 verwendet, um den Zugriff auf die Matrix-Platteneinheit5 durch die Host-Vorrichtung (dieselbe CPU) fortzusetzen. Der Wartungsoperator entnimmt die Host-Adaptereinrichtung1 , in der während des Systembetriebs ein Fehler aufgetreten ist und die in den gesperrten Zustand versetzt worden ist. Danach wird eine normal arbeitende Host-Adaptereinrichtung1 in das System eingesetzt, außerdem wird von einem Wartungsprozessor27 (der im folgenden als SVP bezeichnet wird) in ein LAN28 ein Wiederherstellungsbefehl eingegeben, so daß das System die Operation der ausgetauschten Host-Adaptereinrichtung1 in der Weise prüft, daß bei normal arbeitender Host-Adaptereinrichtung das System den gesperrten Bus wiederherstellt, um einen ununterbrochenen Betrieb auszuführen. In der Zeichnung bezeichnet das Bezugszeichen LANC eine LAN-Steuereinrichtung (SVP-Schnittstellensteuereinrichtung). Der SVP27 ist zu Überwachungs- und Wartungszwecken auf ähnliche Weise mit der anderen Host-Adaptereinrichtung1 und der Platten-Adaptereinrichtung2 verbunden. - Wenn das Steuerprogramm einer jeden Adaptereinrichtung modifiziert werden muß, schreibt der SVP
27 die Inhalte des Steuerprogramms über das LAN28 erneut in die Boot-Vorrichtung12 , um eine Aufrüstung ohne Anhalten des Betriebs zu ermöglichen. - Wenn daher eine Aufrüstung des Steuerprogramms des Systems gewünscht ist, wird zunächst das Steuerprogramm der Boot-Vorrichtung
12 , der Host-Adaptereinrichtung1 und der Platten-Adaptereinrichtung2 für die Programmaufrüstung neu geschrieben. Nach Abschluß des Neuschreibvorgangs des Steuerprogramms wird die Adaptereinrichtung mit dem neugeschriebenen Steuerprogramm zurückgesetzt, um den Austausch des Systemsteuerprogramms auszuführen. -
3 ist ein Diagramm zur Erläuterung des Datenstroms und der gesicherten Daten in der Anordnung von2 . - Wenn von der Host-Vorrichtung Daten in die Matrix-Platteneinheit
5 geschrieben werden, wird eine Information bezüglich einer physikalischen Adresse (die im folgenden lediglich mit PA bezeichnet wird) in einen Speicherbereich als Schreibziel geschrieben, anschließend werden Daten (CKD-Format, Zählkenndaten-Format) sowie ein CRC-Code (zyklisch redundanter Prüfcode) beispielsweise von einem ESCON (Handelsname der IBM Ltd) geschickt. Diese optischen Signale werden in dem Signalwandler6 in elek trische Signale umgewandelt, außerdem wird eine Parität erzeugt. Der Formatwandler7 wandelt ein Datenformat in ein FBA-Format (Format mit fester Blockarchitektur) um und fügt einen LRC-Code (longitudinal redundanter Prüfcode) hinzu, verwendet die PA als Teil der Daten, um eine logische Adresse zu erzeugen (die im folgenden mit LA bezeichnet wird), fügt die Paritäten an sämtliche dieser Informationen an und schickt diese auf den S-Bus26 . - Die Cache-Speicher-Baueinheit
3 fügt einen Fehlerkorrekturcode ECC an die vom S-Bus26 empfangenen Daten an und schreibt sie in den Cache-Speicher20 . - Die Platten-Adaptereinrichtung
2 fügt ferner an die vom S-Bus26 empfangenen Daten einen CRC-Code an und schickt die mit dem Code versehenen Daten über die SCSI-Schnittstelle zur Matrix-Platteneinheit5 , um den ECC jeder Magnetplatteneinheit hinzuzufügen und die Schreibdaten zu sichern. - Selbst bei einem Lesen der Daten von der Matrix-Platteneinheit
5 werden die gelesenen Daten auf ähnliche Weise auf der Grundlage eines jedes Prüfcodes untersucht und korrigiert, um deren Zuverlässigkeit zu verbessern. - Wie oben erläutert worden ist, liegt der Prüfcode doppelt vor, d.h., daß eine horizontale Prüfung für jede vorgegebene Länge in Datenlängsrichtung ausgeführt wird, während eine vertikale Prüfung (beispielsweise für jede Byte-Einheit) in vertikaler Datenrichtung (Breitenrichtung) ausgeführt wird, so daß einer der doppelt vorhandenen Prüfcodes zuverlässig in Form von Daten zwischen den Übertragungsbereichen (die in der Zeichnung von einer Strichpunktlinie umgeben sind) übertragen wird, um den in Form von Daten übertragenen Prüfcode mit einem aus den übertragenen Daten erzeugten Prüfcode zu vergleichen, so daß die Daten definitiv gesichert werden.
- In
4 ist das äußere Erscheinungsbild einer Vorrichtung gezeigt, in der das in Verbindung mit1 erläuterte skalierbare Speichersystem implementiert werden kann. Diese Vorrichtung enthält zwei Einheiten, nämlich eine Steuereinheit41 zur Steuerung der Matrix-Platteneinheit5 und eine Matrixeinheit42 , in der die Matrix-Platteneinheit5 angebracht werden kann. - Die
5A und5B zeigen Darstellungen der Montage der Steuereinheit41 , wobei5A eine Vorderansicht und5B eine Seitenansicht hiervon ist. In5B bezeichnet das Bezugszeichen51 ein Logikeinheit-Rahmenteil für die Montage der Host-Adaptereinrichtungen1 , der Platten-Adaptereinrichtungen2 und der Cache-Speicher-Baueinheit3 , das Bezugszeichen52 ein Batterieteil für die Versorgung des durch einen flüchtigen Speicher gebildeten Cache-Speichers mit Leistung bei einem Ausfall der gewöhnlichen Leistungsversorgung, das Bezugszeichen53 ein Cache-Speicher-Erweiterungsteil, in dem die Cache-Einheit24 sowie eine zusätzliche Batterie für den hinzugefügten Cache-Speicher angebracht sind, das Bezugszeichen54 ein SVP-Montageteil, das Bezugszeichen55 eine schaltbare Leistungsversorgung des Logikeinheit-Rahmens für die Versorgung des Logikeinheit-Teils mit Leistung, das Bezugszeichen56 ein Matrix-Platteneinheit-Montageteil, falls die Konfiguration (Kapazität) der Matrix-Platteneinheit5 gering ist, das Bezugszeichen57 eine schaltbare Leistungsversorgung für die Matrix-Platteneinheit5 und das Bezugszeichen58 eine Netzstromversorgung-Steuereinheit für die Zuführung von Leistung an die beiden schaltbaren Leistungsversorgungen55 und57 . - Die
6A und6B zeigen Montageansichten der Matrixeinheit41 , wenn die Anordnung einer Matrix-Platteneinheit mit großer Kapazität gewünscht ist, wobei6A eine Vorderansicht und6B eine Seitenansicht hiervon ist. - Das Matrix-Platteneinheit-Montageteil
56 kann 112 Magnetplatteneinheiten (2 × 7 Reihen × 8 Spalten) aufnehmen, wobei für einen einfachen Austausch einer fehlerhaften Magnetplatteneinheit das Anbringungsteil56 ein Anbringungssystem verwendet, bei dem fehlerhafte Einheiten bzw. neue Einheiten von der Vorderseite der Einheit bzw. von der Rückseite der Einheit entnommen bzw. eingesetzt werden können. - In
6B bezeichnet das Bezugszeichen61 einen Kühlungslüfter für die Abführung der in der gesamten Einheit erzeugten Wärme. Um die Kühlungswirkung zu verbessern und um den Geräuschpegel niedrig zu halten, umfaßt der Lüfter61 mehrere kleine Kühlungslüfter, die in dem Montageteil56 verteilt sind, um die Luft von der Bodenseite zur Deckenseite zu bewegen und so eine Ventilationskühlung zu erzeugen. -
7 ist ein Montageschaltplan des mit Bezug auf die5A und5B erläuterten Logikeinheit-Rahmenteils. - In der Zeichnung bezeichnet das Bezugszeichen
71 eine hintere Ebene (Platte für den Einschub von Substraten), in der der gemeinsame Bus4 in Form einer gedruckten Schaltung verdrahtet ist, während das Bezugszeichen72 einen Anschluß für die Ankopplung der einzelnen Adaptereinrichtungen, der Cache-Speicher-Baueinheit und der hinteren Ebene71 bezeichnet. - Da die Datenübertragung zwischen den Host-Adaptereinrichtungen
1 , den Platten-Adaptereinrichtungen2 und der Cache-Speicher-Baueinheit3 über den gemeinsamen Bus4 erfolgt, kann jede Adaptereinrichtung und die Baueinheit an jeder beliebigen Position des Anschlusses72 angeschlossen werden, wobei die Anzahl der montierten Host-Adaptereinrichtungen1 und die Anzahl der montierten Platten-Adaptereinrichtungen2 beliebig geändert werden können. - Wenn hierbei gewünscht ist, die Kapazität des Cache-Speichers zu erhöhen, wird entweder die Cache-Speicher-Baueinheit
3 durch die Cache-Anschlußbaueinheit22 ersetzt oder die Cache-Anschlußbaueinheit22 wird zusätzlich zu der Cache-Speicher-Baueinheit3 angebracht und über das Verbindungskabel23 mit der Cache-Einheit24 verbunden, wie in7 gezeigt ist. Im Ergebnis kann die Kapazität des Cache-Speichers gegenüber der Kapazität von 2 GB der Cache-Speicher-Baueinheit3 um einen Wert von bis zu 2 × 8 GB erhöht werden. -
8 ist eine auseinandergezogene perspektivische Ansicht des in den5A und5B gezeigten Logikeinheit-Rahmenteils, die der Erläuterung des Aufbaus der Rahmeneinheit dient. - In
8 ist der gemeinsame Bus4 auf einer hinteren Ebene71 in deren horizontaler Richtung in Form einer gedruckten Schaltung verdrahtet, wobei auch die Montageteile der Substrate (CP) der Cache-Abschlußbaueinheiten22 , die Montageteile der Substrate (C) der Cache-Speicher-Baueinheiten3 , die Montageteile der Substrate (H) der Host-Adaptermodule1 sowie die Montageteile der Substrate (D) der Platten-Adaptermodule2 an der hinteren Ebene71 vorgesehen sind, so daß jedes Substrat von der Einschub-/Entnahmeseite aus befestigt und gelöst werden kann, wie durch den Pfeil84 gezeigt ist. Wenn das Substrat in die hintere Ebene71 eingesetzt ist, ist dieses Substrat mit dem gemeinsamen Bus4 elektrisch verbunden. - Das Bezugszeichen
81 bezeichnet ein optisches Anschlußteil, das in den unteren Bereichen der Substrate der Host-Adaptereinrichtungen1 montiert ist und eine Schnittstelle mit der Host-Vorrichtung bildet, das Bezugszeichen82 bildet ein SCSI-Anschlußteil, das in den unteren Bereichen der Substrate der Platten-Adaptereinrichtungen2 montiert ist und mit der Matrix-Platteneinheit5 verbunden ist, das Bezugszeichen83 bezeichnet einen Anschluß für die Verbindung des Kabels23 zwischen den hinteren Ebenen, wenn die Cache-Anschlußbaueinheit22 angebracht ist, und das Bezugszeichen85 bezeichnet ein Cache-Speicher-Gehäuse (den Cache-Speicher20 in2 ), der im unteren Teil des Substrats C der Cache-Speicher-Baueinheit3 montiert ist. - Um die Funktionsfähigkeit bei der Entnahme der fehlerhaften Adaptereinrichtung oder Baueinheit und beim Einsetzen einer neuen bei Auftreten eines Fehlers zu verbessern, sind die Anschlüsse mit Ausnahme des Anschlusses
83 nicht auf der Bedienungsseite84 , sondern konzentriert auf seiten der hinteren Ebene71 montiert. -
9 zeigt die Konfiguration der in der vorliegenden Erfindung verwendeten Software. - Das Bezugszeichen
91 bezeichnet ein Kanaladapter-Steuerprogramm (das im folgenden mit CHP bezeichnet wird), das in die Boot-Vorrichtung12 der Host-Adaptereinrichtung1 geschrieben ist. Von den in die Boot-Vorrichtung12 der Platten-Adaptereinrichtung2 geschriebenen Platten-Adapter-Steuerprogrammen bezeichnen das Bezugszeichen92 ein Plattenadapter-Mastersteuerprogramm (das im folgenden mit DMP bezeichnet wird), das die in der Matrix-Plattenein heit5 ausgeführte Operation sowie die Datenübertragung zwischen dem Cache-Speicher20 und der Matrix-Platteneinheit5 steuert, und das Bezugszeichen93 ein Plattenadapter-Slavesteuerprogramm (das im folgenden mit DSP bezeichnet wird), das die Steuerung der Datenübertragung zwischen dem Cache-Speicher20 und der Matrix-Platteneinheit5 unter der Steuerung des DMP92 steuert. - In die Boot-Vorrichtung
12 der Platten-Adaptereinrichtung2 sind die Programme DMP92 und DSP93 mit zwei verschiedenen Arten von Funktionen geschrieben, so daß bei n Sätzen von Matrix-Platteneinheiten eine der Platten-Adaptereinrichtungen als DMP92 betrieben wird, während eine weitere als Reserve-DMP92 spezifiziert ist (und als DSP93 betrieben wird), und die verbleibenden n-2 Platten-Adaptereinrichtungen als DSP93 betrieben werden. - Das Bezugszeichen
94 bezeichnet ein SVP-Steuerprogramm für den SVP27 zur Überwachung und Wartung der Programme CHP91 , DMP92 und DSP93 . Wenn die Erneuerung eines jeden Steuerprogramms gewünscht ist, kann der SVP27 direkt das Steuerprogramm des MP10 , das in der Boot-Vorrichtung12 der zu aktualisierenden Adaptereinrichtung gespeichert ist, oder aber das Steuerprogramm eines weiteren MP10 erneuern. -
10 zeigt die gemeinsam genutzten Funktionen der Software-Konfiguration von9 anhand des Datenstroms. - Das CHP
91 wandelt die Adressen- und Datenformate der höherrangigen oder Host-Vorrichtung in Adressen- und Datenformate der niederrangigen Vorrichtung um und schreibt diese in den Cache-Speicher20 . Das Bezugszeichen101 bezeichnet ein Segment, das Bezugszeichen102 einen Block und das Bezugszeichen103 einen Streifen, der die Datenmenge pro Magnetplatte angibt, die in die Ma trix-Platteneinheit5 geschrieben wird. Das DMP92 liest eine Streifen-Dateneinheit aus dem Cache-Speicher aus, wandelt eine Adresse niedriger Ordnung der Daten in eine Zeilennummer und eine Spaltennummer, eine FBA und eine Blocknummer der Matrix-Platteneinheit um, während das DSP93 die Daten in die Matrix-Platteneinheit5 schreibt. - Das DMP
92 verwaltet außerdem die Information bezüglich der Konfiguration und der Matrix-Platteneinheit5 . - Da die jeweiligen Steuerprogramme wie oben beschrieben die jeweiligen Funktionen gemeinsam nutzen, kann dann, wenn ein Wechsel der Host-Schnittstelle zu einem SCSI- oder zu einem Faser-Kanal gewünscht ist, dieser Wechsel lediglich durch Andern des Steuerprogramms CHP
91 ausgeführt werden. Wenn ferner eine Änderung der Konfiguration der Matrix-Platteneinheit gewünscht ist (Anzahl der Reihen/Anzahl der Spalten von Platten, RAID-System (redundantes Matrixsystem billiger Platten) usw.), kann dies lediglich durch Ändern des Steuerprogramms des DMP92 erfolgen. Wenn die Verbindung der Host-Adaptereinrichtungen1 und der Platten-Adaptereinrichtungen2 modifiziert wird und die jeweiligen Steuerprogramme neu geschrieben werden, kann eine Skalierbarkeit verwirklicht werden, ferner kann der Aufwand für die Softwareentwicklung verringert werden. - Die
11A und118 sind Diagramme zur Erläuterung des gemeinsamen, doppelt vorhandenen Busses4 und des verminderten Betriebs. Das Bezugszeichen111 bezeichnet einen Bus-Master (die Host-Adaptereinrichtung1 oder die Platten-Adaptereinrichtung2 mit dem MP10 ), der eine Zugriffserlaubnis auf den gemeinsamen Bus4 erlangen kann, während das Bezugszeichen112 einen Bus-Slave (Cache-Speicher-Baueinheit) bezeichnet, der eine Zugriffsanforderung vom Bus-Master111 empfängt. - Der S-Bus
26 verwirklicht in seinem normalen Betriebszustand eine Übertragungsrate von 400 MP/s anhand zweier Kanäle mit einer jeweiligen Breite von 64 Bit (je 200 MB/s), wobei jeder Bus-Kanal anhand der Paritätsprüfung oder der Zeitauslösung einen Fehler erfassen kann. Wenn in einem der beiden Kanäle ein Fehler auftritt, wird der Bus-Master111 in seinen verminderten Zustand versetzt, so daß der verbleibende Kanal so verwendet wird, daß er auf den Bus-Slave112 zugreift, woraufhin die Information bezüglich des verminderten Betriebs in den Verwaltungsbereich des gemeinsam genutzten Speichers18 eingetragen wird. - Die Zuverlässigkeit der Systemsteuersignale (einschließlich eines Bus-Rücksetzsignals) im gemeinsamen Bus wird erhöht, weil die Signalleitung die Form eines Triplex-Systems besitzt, so daß im Normalbetrieb ein System mit Übereinstimmung der drei Leitungen (Kanäle) verwendet wird und im verminderten Betrieb ein System mit Übereinstimmung von zwei Leitungen (Kanälen) mittels Mehrheitsentscheidung verwendet wird.
-
12 ist ein Diagramm zur Erläuterung der Mehrfachstrukturen der jeweiligen Teile und des verminderten Betriebs. - Das Bezugszeichen
121 bezeichnet einen Kanalbus mit zwei Anschlüssen. Die Host-Adaptereinrichtung1 ist mit zwei der Kanaladaptermodule29 und mit vier Kanalbussen für die Host-Vorrichtung versehen, so daß bei einem Ausfall eine alternative Kanaladaptereinrichtung (CHP) und ein alternativer Kanalbus verwendet werden, um in den verminderten Betrieb einzutreten. - Das Bezugszeichen
122 bezeichnet einen SCSI-Bus, der eine Schnittstelle zwischen der Platten-Adaptereinrichtung2 und der Matrix-Platteneinheit5 bildet. Der SCSI-Bus122 ist doppelt vorgesehen, so daß eine weitere Platten-Adaptereinrichtung2 auf eine Reihe von Magnetplatten zugreifen kann, wobei bei Auftreten eines Fehlers in einem Bus. der alternative SCSI-Bus dazu verwendet wird, in den verminderten Betrieb einzutreten. Das DMP92 zur Steuerung des Matrix-Platteneinheit-Masters bestimmt eines der DSP93 als alternatives DMP92 , so daß bei Auftreten eines Fehlers das alternative DMP92 dazu verwendet wird, den Matrix-Platteneinheit-Master zu steuern. - Der gemeinsam genutzte Speicher
18 und der Cache-Speicher. 20 sind ebenfalls doppelt vorhanden, so daß bei Auftreten eines Fehlers in einem der doppelt vorgesehenen und gemeinsam genutzten Speicher der andere Speicher dazu verwendet wird, in den verminderten Betrieb einzutreten; wenn hingegen in einem doppelt vorhandenen Cache-Speicher ein Fehler auftritt, werden die zum Schreiben anstehenden Daten (im Cache-Speicherverbliebene Daten) auf die Platte ausgespeichert, um den verminderten Betrieb unter Verwendung des weiteren Cache-Speichers mit Ausnahme des fehlerhaften Cache-Speichers auszuführen. - Wenn in einer der Magnetplatten in der Matrix-Platteneinheit
5 ein Fehler auftritt, wird die Lese-/Schreiboperation ausgeführt, während die fehlerhafte Magnetplatte abgetrennt wird und durch eine Reserve-Magnetplatte ersetzt wird. -
13 ist ein Diagramm zur Erläuterung der Mehrfachstruktur eines Leistungsversorgungssystems und des verminderten Betriebs. - Da Netzstromversorgungs-Steuereinrichtungen
58 an jeweiligen unabhängigen Wechselstromeingängen doppelt vorgesehen sind, um an schaltbare Leistungsversorgungen55 des Logikeinheit-Rahmens bzw. an schaltbare Leistungsversorgungen57 der Matrix-Platteneinheit Leistung zu liefern, wird bei Auftreten eines Fehlers in einer Netzstromversorgungs-Steuereinrichtung58 die andere Netzstromversorgungs-Steuereinrichtung58 dazu verwendet, in den verminderten Betrieb einzutreten. - Das Bezugszeichen
131 bezeichnet eine Leistungsversorgungs-Steuerschaltung (die im folgenden als PC1 bezeichnet wird), die eine Fernsteuerung des Ein- und Ausschaltens der Leistung von der Host-Vorrichtung ausführt und die Netzstromversorgungs-Steuereinrichtungen58 sowie Leistungsversorgungsschaltungen wie etwa die beiden schaltbaren Leistungsversorgungen55 und57 steuert. - Wenn die schaltbaren Leistungsversorgungen
55 des Logikeinheit-Rahmens in einer Anzahl vorgesehen sind, die gegenüber der für den redundanten Betrieb erforderlichen Anzahl zur Leistungsversorgung der Logikeinheit-Rahmen51 und der Batterien52 über den gemeinsamen Leistungsbus um 2 erhöht ist, kann das System selbst dann betrieben werden, wenn in zwei der schaltbaren Leistungsversorgungen55 ein Fehler auftritt. - Ebenso kann dann, wenn die schaltbaren Leistungsversorgungen
57 der Matrix-Platteneinheit für die Zuführung von Leistung an die Reiheneinheiten einer Gruppe von Magnetplatten in einer Anzahl vorgesehen sind, die gegenüber der Anzahl, die für den redundanten Betrieb für die Leistungsversorgung über den gemeinsamen Leistungsbus erforderlich ist, um 2 erhöht ist, das System selbst dann betrieben werden, wenn in zwei der schaltbaren Leistungsversorgungen57 ein Fehler auftritt. Weiterhin ist das System billiger als ein System, in dem die beiden schaltbaren Leistungsversorgungen55 und57 mit Doppelstruktur vorgesehen sind. - Bei einem Ausfall der Leistung wird über den gemeinsamen Leistungsbus von der doppelt vorgesehenen Batterie
52 an den durch einen flüchtigen Speicher gebildeten Cache-Speicher in dem Logikeinheit-Rahmen sowie an die PC1131 Leistung geliefert, so daß das System selbst dann betrieben werden kann, wenn in mehr als einer Batterie ein Fehler auftritt. - Die
14 und15 zeigen in tabellarischer bzw. graphischer Form Vergleiche von Systemleistungen, wenn die verschiedenen Matrix-Platteneinheiten aus Magnetplatteneinheiten mit unterschiedlichen Speicherkapazitäten aufgebaut sind. - Genauer zeigt
14 die Struktur von Matrix-Platteneinheiten mit gleicher Kapazität, jedoch bei Verwendung unterschiedlicher Typen von Magnetplatteneinheiten. - In der Matrixstruktur bilden 14 Datenplatten und zwei Paritätsplatten einen Satz. Bei der Positionsnummer
141 wird eine Magnetplatteneinheit mit 3 GB (3,5-Zoll-Platte) verwendet, wobei 5 Sätze von Matrix-Konfigurationen vorgesehen sind. Bei der Positionsnummer142 wird eine Magnetplatteneinheit mit 4 GB (5-Zoll-Platte) verwendet, wobei vier Sätze von Matrix-Konfigurationen vorgesehen sind. Bei der Positionsnummer143 wird eine Magnetplatteneinheit mit 8,4 GB (6,4-Zoll-Platte) verwendet, wobei zwei Sätze von Matrix-Konfigurationen vorgesehen sind. -
15 zeigt die Beziehung zwischen der Anzahl der pro Sekunde ausgegebenen E/A-Befehle und der mittleren Antwortzeit der Magnetplatteneinheiten141 ,142 bzw.143 . Um die Transaktionsleistung des Matrix-Plattensystems zu verbessern, kann zur Erhöhung der Matrix-Konfiguration bei Verwendung einer Magnetplatteneinheit mit geringer Kapazität (kleinem Durchmesser) die höchste Leistung erhalten werden. Daher wird erfindungsgemäß die 3,5-Zoll-Magnetplatteneinheit141 für die Verwirklichung des Matrix-Plattensystems verwendet. Wenn daher eine Magnetplatteneinheit mit einer bestimmten Speicherkapazität, die aus einer einzigen großdimensionierten Magnetplatteneinheit aufgebaut ist, mit einer Magnetplatteneinheit mit der gleichen Speicherkapazität verglichen wird, die jedoch aus mehreren kleindimensionierten Magnetplatteneinheiten aufgebaut ist, die in einer Matrix angeordnet sind, so ist diese letztere Matrixstruktur mit mehreren kleindimensionierten Magnetplatteneinheiten von Vorteil, weil die mittlere Zugriffszeit kürzer ist. - In den
16 bis19 sind modellhafte Beispiele der Systemstruktur gezeigt, die bei Verwendung einer skalierbaren Architektur, wie sie oben erläutert worden ist, implementiert wird - Genauer zeigt
16 eine Anordnung, bei der die Anzahl der Platten-Adaptereinrichtungen2 , die am gemeinsamen Bus4 angeschlossen sind, erniedrigt ist und bei der ferner die Cache-Anschlußbaueinheiten22 so beschaffen sind, daß sie über das Kabel23 mit den Cache-Einheiten24 verbunden werden, um auf diese Weise eine Plattenmatrix mit geringen Abmessungen und hoher Leistung zu verwirklichen, wobei Cache-Speicher mit großer Kapazität eine hohe Cache-Trefferrate schaffen. - Wenn die Platten-Adaptereinrichtungen
2 nicht angeschlossen sind und das System lediglich mit der Host-Adaptereinrichtung1 und mit den Cache-Speichern versehen ist (einer Anordnung, die in16 von der unterbrochenen Linie umgeben ist), sind die als Speichermedium dienenden Magnetplatten durch Halbleiterspeicher ersetzt, so daß ein Hochleistungs-Halbleiterspeichersystem mit höherer Datenübertragungsgeschwindigkeit verwirklicht wird. -
17 zeigt eine Anordnung, bei der eine maximale Anzahl von Platten-Adaptereinrichtungen2 vorgesehen ist, wobei die Cache-Speicher-Baueinheiten3 oder die Cache-Anschlußbaueinheiten22 so vorgesehen sind, daß sie über das Kabel23 mit den Cache-Einheiten verbunden sind, um auf diese Weise ein großdimensioniertes Matrix-Plattensystem mit hoher Leistung und mit Cache-Speichern mit hoher Kapazität zu verwirklichen. -
18 zeigt eine Anordnung, bei der die Host-Vorrichtungs-Schnittstellen der Host-Adaptereinrichtungen1 durch Schnittstellen wie etwa SCSI-/Faser-Kanäle ersetzt sind, um die Anzahl der angeschlossenen Platten-Adaptereinrichtungen2 zu reduzieren, ferner ist der S-Bus26 aus zwei Kanälen mit einer Bitbreite hergestellt, die der halben Bitbreite des S-Busses entspricht, um dadurch ein für den freien Markt konstruiertes Serversystem mit ununterbrochenem Betrieb, hoher Leistung und Fehlertoleranz (hochzuverlässig) zu verwirklichen. -
19 zeigt eine möglichst einfache Version der in18 gezeigten Anordnung, wobei der Duplex-Struktur und der Möglichkeit des Austausches von Komponenten während des Betriebs keine Beachtung geschenkt wird, um dadurch ein billiges Serversystem für den freien Markt zu verwirklichen. In der Zeichnung hat das Bezugszeichen4D +1P die bedeutung von vier Datenplatten und einer einzigen Paritätsplatte. - In den obenbeschriebenen Ausführungsformen können die optischen Plattenspeichereinheiten an den gemeinsamen Bus
4 über optische Platten-Adaptereinrichtungen (Logikmodule für den Anschluß optischer Platten) angeschlossen werden, während Magnetband- und Magnetplatteneinheiten an den gemeinsamen Bus über Magnetband- bzw. Magnetplatten-Steuereinrichtungen (Logikmodule für den Anschluß von Magnetbändern bzw. Magnetplatten) angeschlossen werden können und Halbleiterspeicher über Logikmodule für den Anschluß von Halbleiterspeichern an den gemeinsamen Bus angeschlossen werden können. Ferner können an den gemeinsamen Bus4 über einen weiteren Typ von Host-Adaptereinrichtungen Arbeitsstationen angeschlossen werden. Auf diese Weise können an den gemeinsamen Bus Speichermedium-Adaptereinrichtungen für verschiedene Speichertypen angeschlossen werden. - Wie oben erläutert worden ist, wird erfindungsgemäß ein Speichersystem geschaffen, das versehen ist mit mehreren Logikeinheiten, die mit einer Host-Vorrichtung verbunden sind und für diese Host-Vorrichtung Schnittstellen bilden, mehreren Logikeinheiten, die mit den Speichern verbunden sind und für die Speichereinheit Schnittstellen bilden, und Cache-Speichern (die von den mit der Host-Vorrichtung verbundenen mehreren Logikeinheiten und von den mit der Speichereinheit verbundenen mehreren Logikeinheiten gemeinsam genutzt werden), in denen Daten, die zwischen diesen Vorrichtungen und Einheiten übertragen werden sollen, temporär gespeichert werden. Hierbei sind die mit der Host-Vorrichtung verbundenen mehreren Logikeinheiten, die mit der Speichereinheit verbundenen mehreren Logikeinheiten sowie die Cache-Speicher über einen gemeinsamen Bus miteinander verbunden, der von diesen Vorrichtungen und Einheiten gemeinsam genutzt wird. Im Ergebnis kann ein skalierbares System erhalten werden, mit dem eine Erweiterung und eine Modifikation der mit der Host-Vorrichtung verbundenen mehreren Logikeinheiten, der mit den Speichern verbundenen mehreren Logikeinheiten und der Cache-Speicher möglich sind, indem lediglich weitere Einheiten zum gemeinsamen Bus hinzugefügt und/oder modifiziert werden. Damit kann auf der Grundlage der Möglichkeit der Systemerweiterung eine Aufrüstung einfach erzielt werden. Da ferner die mit der Host-Vorrichtung verbundenen Logikeinheiten, die mit den Speichern verbundenen Logikeinheiten und die Cache-Speicher in Form von Modulen gebildet sind, die an einer hinteren Ebene lösbar angebracht sind, auf der der gemeinsame Bus vorgesehen ist, kann die erforderliche Anzahl von Einheiten und Speichern vorteilhaft einfach erhöht werden.
- Da die mit der Host-Vorrichtung verbundenen Logikeinheiten, die mit den Speichern verbundenen Logikeinheiten und die Cache-Speicher doppelt vorhanden sind und der gemeinsame Bus zwischen diesen Logikeinheiten und den Speichern in zwei Kanäle unterteilt ist, kann selbst dann, wenn in einer dieser Einheiten ein Fehler auftritt, die andere dazu verwendet werden, einen verminderten Betrieb auszuführen. Da in diesem Fall jede der mit der Host-Vorrichtung verbundenen Logikeinheiten, jede der mit den Speichern verbundenen Logikeinheiten und jeder der Cache-Speicher mit einem Anschluß versehen ist, der einen Austausch von Komponenten während des Betriebs erlaubt, ist mit dem System vorteilhaft eine Wartung und ein Eingriff für den Austausch eines fehlerhaften Teils während des Betriebs möglich, ferner können für eine Systemerweiterung Teile hinzugefügt werden, ohne daß das in Betrieb befindliche System angehalten werden muß.
- Da ferner die Speichereinheit in Matrixform aus mehreren kombinierten kleinen Speichern gebildet ist, kann mit der Speichermatrix die Zugriffszeit gegenüber Speichern, die aus einer einzigen, herkömmlichen großdimensionierten Platteneinheit gebildet sind, vorteilhaft verkürzt werden.
- Da außerdem die Cache-Speicher-Einheit aus Cache-Speicher-Modulen (Cache-Speicher-Baueinheiten) hergestellt ist, die direkt an den gemeinsamen Bus und an Erweiterungs-Cache-Einheiten angeschlossen sind und da die erforderliche Anzahl von Erweiterungs-Cache-Einheiten über Erweiterungs-Cache-Anschlußbaueinheiten angeschlossen werden können, die direkt und lösbar mit dem gemeinsamen Bus verbunden werden können, kann die Anzahl der Cache-Einheiten vorteilhaft leicht erhöht oder erniedrigt werden.
- Im Ergebnis kann ein hochzuverlässiges Speichersystem erhalten werden.
Claims (18)
- Speichersystem mit mehreren ersten Logikeinheiten (
1 ), die mit einer Host-Vorrichtung verbunden sind und Schnittstellen für diese Host-Vorrichtungen bilden; einer Speichervorrichtung (5 ), die von der Host-Vorrichtung empfangene Information speichert; mehreren zweiten Logikeinheiten (2 ), die mit der Speichervorrichtung (5 ) verbunden sind und für diese Speichervorrichtung (5 ) Schnittstellen bilden; einer Cache-Speichervorrichtung (3 ), die Daten, die zwischen den mehreren ersten Logikeinheiten (1 ) und den mehreren zweiten Logikeinheiten (2 ) übertragen werden, temporär speichert; und einem gemeinsamen Bus (4 ), der zwischen den mehreren ersten Logikeinheiten (1 ), den mehreren zweiten Logikeinheiten (2 ) und der Cache-Speichervorrichtung (3 ) verläuft und mit diesen funktional verbunden ist, dadurch gekennzeichnet, daß der Bus (4 ) einen E/A-Hochgeschwindigkeitsbus (26 ) zur Datenübertragung, der in zwei Kanäle unterteilt ist, die unterschiedliche Daten übertragen können, sowie einen Einzelkanal-Multiprozessor-Bus (25 ) zur Übertragung von Steuerinformation für die Datenübertragung, enthält, wobei dann, wenn im Multiprozessor-Bus (25 ) ein Fehler auftritt, einer der beiden Kanäle des E/A-Hochgeschwin digkeitsbusses (26 ) als Multiprozessor-Bus verwendet wird und der Betrieb des E/A-Hochgeschwindigkeitsbusses (26 ) durch den anderen Kanal fortgesetzt wird. - Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Cache-Speichervorrichtung (
3 ) aus doppelt vorhandenen Cache-Speichern (20 ) besteht, die gemeinsam oder im Fehlerfall einzeln betrieben werden. - Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Logikeinheiten (
1 ), die zweiten Logikeinheiten (2 ) und die Cache-Speichervorrichtung (3 ) in Form von Modulen gebildet sind, wobei jeder der Module am gemeinsamen Bus (4 ) lösbar angebracht ist. - Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß der gemeinsame Bus (
4 ) in einer Ebene (71 ) angeordnet ist und die ersten Logikeinheiten (1 ), die zweiten Logikeinheiten (2 ) und die Cache-Speichervorrichtung (3 ) in Form von Modulen an der Ebene (71 ) lösbar angebracht sind. - Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Logikeinheiten (
1 ) unterschiedliche Schnittstellen haben. - Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Speichervorrichtung (
5 ) mehrere kleindimensionierte Speichereinheiten enthält, von denen eine Paritätsdaten speichert und die zusammen eine Fehlerkorrekturgruppe bilden. - Speichersystem nach Anspruch 1, gekennzeichnet durch mehrere doppelt vorhandene erste Logikeinheiten (
1 ), und mehrere doppelt vorhandene zweite Logikeinheiten (2 ), wobei beim Ausfall jeweils einer Logikeinheit (1 ,2 ) die jeweils andere einen verminderten Betrieb aufrechterhält. - Speichersystem nach Anspruch 7, dadurch gekennzeichnet, daß die ersten Logikeinheiten (
1 ), die zweiten Logikeinheiten (2 ) und die Cache-Speichervorrichtung (3 ) in Form von Modulen gebildet sind, wobei jeder der Module am gemeinsamen Bus (4 ) lösbar angebracht ist. - Speichersystem nach Anspruch 7, dadurch gekennzeichnet, daß der gemeinsame Bus (
4 ) in einer Ebene (71 ) angeordnet ist und die ersten Logikeinheiten (1 ), die zweiten Logikeinheiten (2 ) und die Cache-Speichervorrichtung (3 ) in Form von Modulen an der hinteren Ebene (71 ) lösbar angebracht sind. - Speichersystem nach Anspruch 7, dadurch gekennzeichnet, daß die Speichervorrichtung (
5 ) mehrere kleindimensionierte Speichereinheiten enthält, von denen eine Paritätsdaten speichert und die zusammen eine Fehlerkorrekturgruppe bilden. - Speichersystem nach Anspruch 7, dadurch gekennzeichnet, daß die Host-Vorrichtung mit dem gemeinsamen Bus (
4 ) über wenigstens zwei der mehreren ersten Logikeinheiten (1 ) verbunden ist. - Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Speichervorrichtung (
5 ) mit dem gemeinsamen Bus (4 ) über wenigstens zwei der mehreren zweiten Logikeinheiten (2 ) verbunden ist. - Speichersystem nach Anspruch 7, dadurch gekennzeichnet, daß die mehreren ersten Logikeinheiten (
1 ) und die mehreren zweiten Logikeinheiten (2 ) jeweils einen doppelt vorhandenen Mikroprozessor (MP10 , MP10' ) sowie eine Prüfeinrichtung (11 ), die den Betrieb der doppelt vorhandenen Mikroprozessoren (MP10 , MP10' ) vergleicht, enthalten. - Speichersystem nach Anspruch 7, dadurch gekennzeichnet, daß die mehreren ersten Logikeinheiten (
1 ), die mehreren zweiten Logikeinheiten (2 ) und die Cache-Speichervorrichtung (3 ) in bezug auf den gemeinsamen Bus (4 ) einen Austausch von Komponenten während des Betriebes zulassen. - Speichersystem nach Anspruch 14, dadurch gekennzeichnet, daß die ersten Logikeinheiten (
1 ), die zweiten Logikeinheiten (2 ) und die Cache-Speichervorrichtung (3 ) in Form von Modulen gebildet sind, wobei jeder der Module am gemeinsamen Bus (4 ) lösbar angebracht ist. - Speichersystem nach Anspruch 14, dadurch gekennzeichnet, daß der gemeinsame Bus (
4 ) in einer Ebene (71 ) angeordnet ist und die ersten Logikeinheiten (1 ), die zweiten Logikeinheiten (2 ) und die Cache-Speichervorrichtung (3 ) in Form von Modulen an der Ebene (71 ) lösbar angebracht sind. - Speichersystem nach Anspruch 14, dadurch gekennzeichnet, daß die Speichervorrichtung (
5 ) mehrere kleindimensionierte Speichereinheiten enthält, von denen eine Paritätsdaten speichert und die zusammen eine Fehlerkorrekturgruppe bilden. - Speichersystem nach Anspruch 14, gekennzeichnet durch einen Leistungsbus, der mit den mehreren ersten Logikeinheiten (
1 ), den mehreren zweiten Logikeinheiten (2 ), der Cache-Speichervorrichtung (3 ) und der Speichervorrichtung (5 ) verbunden ist, einen Mehrfachleistungsversorgungsteil, der dem Leistungsbus Leistung zuführt, und einen doppelt vorhandenen Leistungsversorgungsteil, der an den Mehrfachleistungsversorgungsteil Leistung zuführt, und dadurch, daß die Anzahl der Leistungsversorgungen im Mehrfachleistungsversorgungsteil gleich der Anzahl, die für die mehreren ersten Logikeinheiten (1 ), die mehreren zweiten Logikeinheiten (2 ), die Cache-Speichervorrichtung (3 ) und die Speichervorrichtung (5 ) notwendig ist, erhöht um 1, ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16202193A JP3264465B2 (ja) | 1993-06-30 | 1993-06-30 | 記憶システム |
JP5-162021 | 1993-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4422786A1 DE4422786A1 (de) | 1995-01-12 |
DE4422786B4 true DE4422786B4 (de) | 2005-04-21 |
Family
ID=15746560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4422786A Expired - Lifetime DE4422786B4 (de) | 1993-06-30 | 1994-06-29 | Speichersystem |
Country Status (3)
Country | Link |
---|---|
US (6) | US5819054A (de) |
JP (2) | JP3264465B2 (de) |
DE (1) | DE4422786B4 (de) |
Families Citing this family (143)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3264465B2 (ja) * | 1993-06-30 | 2002-03-11 | 株式会社日立製作所 | 記憶システム |
JP3717551B2 (ja) | 1995-08-31 | 2005-11-16 | 株式会社日立製作所 | ディスクアレイシステム |
JP3776496B2 (ja) * | 1996-01-17 | 2006-05-17 | 株式会社日立製作所 | データ記憶システム |
US6233660B1 (en) | 1996-02-16 | 2001-05-15 | Emc Corporation | System and method for emulating mainframe channel programs by open systems computer systems |
US6438586B1 (en) * | 1996-09-30 | 2002-08-20 | Emc Corporation | File transfer utility which employs an intermediate data storage system |
US6324608B1 (en) * | 1997-05-13 | 2001-11-27 | Micron Electronics | Method for hot swapping of network components |
JPH10326224A (ja) * | 1997-05-27 | 1998-12-08 | Nec Corp | ディジタル・シグナル・プロセッサ |
US5946214A (en) * | 1997-07-11 | 1999-08-31 | Advanced Micro Devices | Computer implemented method for estimating fabrication yield for semiconductor integrated circuit including memory blocks with redundant rows and/or columns |
JPH1185659A (ja) * | 1997-09-03 | 1999-03-30 | Hitachi Ltd | ディスク制御装置及びこれを用いた記憶装置 |
EP0901078A1 (de) * | 1997-09-08 | 1999-03-10 | Deutsche Thomson-Brandt Gmbh | Architektur zum Ermöglichen von Cachespeicherung |
EP0901077A1 (de) * | 1997-09-08 | 1999-03-10 | Deutsche Thomson-Brandt Gmbh | Architektur zum Ermöglichen von Cachespeicherung |
US6381674B2 (en) * | 1997-09-30 | 2002-04-30 | Lsi Logic Corporation | Method and apparatus for providing centralized intelligent cache between multiple data controlling elements |
DE19882831T1 (de) | 1997-11-17 | 2001-03-22 | Seagate Technology | Verfahren und Dedizierte Frame-Puffer zum Empfangen von Frames |
US5941972A (en) | 1997-12-31 | 1999-08-24 | Crossroads Systems, Inc. | Storage router and method for providing virtual local storage |
USRE42761E1 (en) | 1997-12-31 | 2011-09-27 | Crossroads Systems, Inc. | Storage router and method for providing virtual local storage |
US5996024A (en) * | 1998-01-14 | 1999-11-30 | Emc Corporation | Method and apparatus for a SCSI applications server which extracts SCSI commands and data from message and encapsulates SCSI responses to provide transparent operation |
US6061750A (en) * | 1998-02-20 | 2000-05-09 | International Business Machines Corporation | Failover system for a DASD storage controller reconfiguring a first processor, a bridge, a second host adaptor, and a second device adaptor upon a second processor failure |
US6799224B1 (en) * | 1998-03-10 | 2004-09-28 | Quad Research | High speed fault tolerant mass storage network information server |
JP4292713B2 (ja) * | 1998-05-18 | 2009-07-08 | 株式会社日立製作所 | ディスクアレイ制御装置 |
JP3946873B2 (ja) | 1998-06-19 | 2007-07-18 | 株式会社日立製作所 | ディスクアレイ制御装置 |
US6467060B1 (en) * | 1998-06-26 | 2002-10-15 | Seagate Technology Llc | Mass storage error correction and detection system, method and article of manufacture |
JP4392877B2 (ja) | 1998-09-18 | 2010-01-06 | 株式会社日立製作所 | ディスクアレイ制御装置 |
JP3712874B2 (ja) * | 1998-10-29 | 2005-11-02 | 株式会社日立製作所 | データ2重化制御方式 |
JP4132322B2 (ja) * | 1998-12-16 | 2008-08-13 | 株式会社日立製作所 | 記憶制御装置およびその制御方法 |
US6493795B1 (en) * | 1998-12-30 | 2002-12-10 | Emc Corporation | Data storage system |
US6389494B1 (en) | 1998-12-30 | 2002-05-14 | Emc Corporation | System for interfacing a data storage system to a host utilizing a plurality of busses for carrying end-user data and a separate bus for carrying interface state data |
US7117275B1 (en) | 1999-01-04 | 2006-10-03 | Emc Corporation | Data storage system having separate data transfer section and message network |
US7073020B1 (en) | 1999-01-04 | 2006-07-04 | Emc Corporation | Method for message transfer in computer storage system |
JP4400895B2 (ja) | 1999-01-07 | 2010-01-20 | 株式会社日立製作所 | ディスクアレイ制御装置 |
US6915475B1 (en) * | 1999-06-29 | 2005-07-05 | Emc Corporation | Data integrity management for data storage systems |
US6574709B1 (en) * | 1999-09-30 | 2003-06-03 | International Business Machine Corporation | System, apparatus, and method providing cache data mirroring to a data storage system |
US6604155B1 (en) * | 1999-11-09 | 2003-08-05 | Sun Microsystems, Inc. | Storage architecture employing a transfer node to achieve scalable performance |
US6766359B1 (en) * | 1999-12-29 | 2004-07-20 | Emc Corporation | Method and apparatus for utilizing multiple paths in a file transfer utility employing an intermediate data storage system |
US6571367B1 (en) * | 2000-03-15 | 2003-05-27 | Emc Corporation | Method and apparatus connecting between a fiber channel and a cache memory |
US6877061B2 (en) * | 2000-03-31 | 2005-04-05 | Emc Corporation | Data storage system having dummy printed circuit boards |
US6581112B1 (en) | 2000-03-31 | 2003-06-17 | Emc Corporation | Direct memory access (DMA) receiver |
US7007194B1 (en) * | 2000-06-29 | 2006-02-28 | Emc Corporation | Data storage system having point-to-point configuration |
US6584513B1 (en) | 2000-03-31 | 2003-06-24 | Emc Corporation | Direct memory access (DMA) transmitter |
US7003601B1 (en) | 2000-03-31 | 2006-02-21 | Emc Corporation | Data storage system having separate data transfer section and message network with plural directions on a common printed circuit board |
US6993621B1 (en) | 2000-03-31 | 2006-01-31 | Emc Corporation | Data storage system having separate data transfer section and message network with plural directors on a common printed circuit board and redundant switching networks |
US7010575B1 (en) | 2000-03-31 | 2006-03-07 | Emc Corporation | Data storage system having separate data transfer section and message network having bus arbitration |
US6735715B1 (en) * | 2000-04-13 | 2004-05-11 | Stratus Technologies Bermuda Ltd. | System and method for operating a SCSI bus with redundant SCSI adaptors |
US6708283B1 (en) | 2000-04-13 | 2004-03-16 | Stratus Technologies, Bermuda Ltd. | System and method for operating a system with redundant peripheral bus controllers |
US6510482B1 (en) * | 2000-04-25 | 2003-01-21 | Integrated Technology Express Inc. | Multiplexed bus data transmission control system |
US6779071B1 (en) | 2000-04-28 | 2004-08-17 | Emc Corporation | Data storage system having separate data transfer section and message network with status register |
US6651130B1 (en) | 2000-04-28 | 2003-11-18 | Emc Corporation | Data storage system having separate data transfer section and message network with bus arbitration |
US7127668B2 (en) * | 2000-06-15 | 2006-10-24 | Datadirect Networks, Inc. | Data management architecture |
WO2002003387A2 (en) * | 2000-06-29 | 2002-01-10 | Emc Corporation | Data storage system having point-to-point configuration |
US8281022B1 (en) | 2000-06-30 | 2012-10-02 | Emc Corporation | Method and apparatus for implementing high-performance, scaleable data processing and storage systems |
US6948031B2 (en) * | 2000-12-19 | 2005-09-20 | Emc Corporation | Methods and apparatus for transferring a data element within a data storage system |
US6748486B2 (en) | 2001-01-04 | 2004-06-08 | International Business Machines Corporation | Method, system, and data structures for superimposing data records in a first data format to memory in a second data format |
US20040233910A1 (en) * | 2001-02-23 | 2004-11-25 | Wen-Shyen Chen | Storage area network using a data communication protocol |
US7058788B2 (en) * | 2001-02-23 | 2006-06-06 | Falconstor Software, Inc. | Dynamic allocation of computer memory |
US6715098B2 (en) | 2001-02-23 | 2004-03-30 | Falconstor, Inc. | System and method for fibrechannel fail-over through port spoofing |
US7093127B2 (en) * | 2001-08-09 | 2006-08-15 | Falconstor, Inc. | System and method for computer storage security |
US6779063B2 (en) * | 2001-04-09 | 2004-08-17 | Hitachi, Ltd. | Direct access storage system having plural interfaces which permit receipt of block and file I/O requests |
JP4039821B2 (ja) | 2001-05-09 | 2008-01-30 | 株式会社日立製作所 | ディスク制御装置を用いた計算機システムおよびその運用サービス |
US6664658B2 (en) * | 2001-05-14 | 2003-12-16 | International Business Machines Corporation | Power limiting system and method in a multiple power source environment |
JP4121255B2 (ja) * | 2001-06-12 | 2008-07-23 | 株式会社日立製作所 | クラスタ構成記憶システム |
US7111084B2 (en) * | 2001-12-28 | 2006-09-19 | Hewlett-Packard Development Company, L.P. | Data storage network with host transparent failover controlled by host bus adapter |
JP3759048B2 (ja) | 2002-02-04 | 2006-03-22 | 日本電気株式会社 | ディスクアレイ装置のディスクキャッシュ管理方法 |
US6907483B1 (en) | 2002-03-28 | 2005-06-14 | Emc Corporation | Data storage system having dummy printed circuit boards with jumpers |
US6868479B1 (en) * | 2002-03-28 | 2005-03-15 | Emc Corporation | Data storage system having redundant service processors |
JP2003296290A (ja) | 2002-04-02 | 2003-10-17 | Hitachi Ltd | 記憶装置システム及びデータ転送方法 |
JP2003296039A (ja) | 2002-04-02 | 2003-10-17 | Hitachi Ltd | クラスタ構成記憶システム及び制御方法 |
JP4219610B2 (ja) * | 2002-04-23 | 2009-02-04 | 株式会社日立製作所 | ディスクサブシステム装置 |
JP2003316713A (ja) | 2002-04-26 | 2003-11-07 | Hitachi Ltd | 記憶装置システム |
US7447778B2 (en) * | 2002-05-06 | 2008-11-04 | Qlogic, Corporation | System and method for a shared I/O subsystem |
US7093038B2 (en) | 2002-05-06 | 2006-08-15 | Ivivity, Inc. | Application program interface-access to hardware services for storage management applications |
JP4189171B2 (ja) * | 2002-05-24 | 2008-12-03 | 株式会社日立製作所 | ディスク制御装置 |
EP1394559A1 (de) * | 2002-08-27 | 2004-03-03 | Siemens Aktiengesellschaft | Verfahren und Anordnung zur Erkennung und Behebung von Leitungsdefekten |
AU2003272358A1 (en) * | 2002-09-16 | 2004-04-30 | Tigi Corporation | Storage system architectures and multiple caching arrangements |
JP2004110503A (ja) * | 2002-09-19 | 2004-04-08 | Hitachi Ltd | 記憶制御装置、記憶システム、記憶制御装置の制御方法、チャネル制御部、及びプログラム |
JP2004171437A (ja) | 2002-11-22 | 2004-06-17 | Fujitsu Ltd | ストレージ制御装置及びその制御方法 |
JP2004213470A (ja) * | 2003-01-07 | 2004-07-29 | Nec Corp | ディスクアレイ装置及びディスクアレイ装置におけるデータ書き込み方法 |
JP2004234558A (ja) * | 2003-01-31 | 2004-08-19 | Hitachi Ltd | 記憶デバイス制御装置、及びプログラム |
JP2004234555A (ja) * | 2003-01-31 | 2004-08-19 | Hitachi Ltd | ストレージシステムの制御方法、ストレージシステム、及びプログラム |
JP4342804B2 (ja) * | 2003-01-31 | 2009-10-14 | 株式会社日立製作所 | ストレージシステムの制御方法、ストレージシステム、及びプログラム |
US7143306B2 (en) * | 2003-03-31 | 2006-11-28 | Emc Corporation | Data storage system |
JP4060235B2 (ja) | 2003-05-22 | 2008-03-12 | 株式会社日立製作所 | ディスクアレイ装置及びディスクアレイ装置の制御方法 |
JP2004348464A (ja) | 2003-05-22 | 2004-12-09 | Hitachi Ltd | ストレージ装置、及び通信信号の整形回路 |
DE10327955A1 (de) * | 2003-06-20 | 2005-01-13 | Fujitsu Siemens Computers Gmbh | Massenspeichereinrichtung und Verfahren zum Betrieb einer Massenspeichereinrichtung |
JP2005019562A (ja) | 2003-06-24 | 2005-01-20 | Hitachi Ltd | 電子機器の冷却構造 |
JP2005149436A (ja) * | 2003-11-20 | 2005-06-09 | Hitachi Ltd | ストレージ装置、ストレージ装置における制御方法、ジョブスケジューリング処理方法及び障害処理方法並びにそれらのプログラム |
JP4156499B2 (ja) | 2003-11-28 | 2008-09-24 | 株式会社日立製作所 | ディスクアレイ装置 |
JP4274916B2 (ja) | 2003-11-28 | 2009-06-10 | 株式会社日立製作所 | ディスクアレイ装置 |
JP4075790B2 (ja) * | 2003-12-08 | 2008-04-16 | 株式会社日立製作所 | 複合計算機システムおよび複合i/oシステム |
JP4497918B2 (ja) | 2003-12-25 | 2010-07-07 | 株式会社日立製作所 | ストレージシステム |
US7167359B2 (en) | 2003-12-29 | 2007-01-23 | Sherwood Information Partners, Inc. | System and method for mass storage using multiple-hard-disk-drive enclosure |
JP2005196331A (ja) | 2004-01-05 | 2005-07-21 | Hitachi Ltd | ディスクアレイ装置及びディスクアレイ装置の構成変更方法 |
JP4634049B2 (ja) | 2004-02-04 | 2011-02-16 | 株式会社日立製作所 | ディスクアレイ装置における異常通知制御 |
JP4494031B2 (ja) * | 2004-02-06 | 2010-06-30 | 株式会社日立製作所 | ストレージ制御装置、及びストレージ制御装置の制御方法 |
JP4441286B2 (ja) * | 2004-02-10 | 2010-03-31 | 株式会社日立製作所 | ストレージシステム |
US7213094B2 (en) * | 2004-02-17 | 2007-05-01 | Intel Corporation | Method and apparatus for managing buffers in PCI bridges |
CA2557641A1 (en) * | 2004-02-27 | 2005-09-15 | Tigi Corporation | System and method for data manipulation |
JP2005275829A (ja) * | 2004-03-25 | 2005-10-06 | Hitachi Ltd | ストレージシステム |
JP5038589B2 (ja) * | 2004-10-04 | 2012-10-03 | 株式会社日立製作所 | ディスクアレイ装置及びその負荷分散方法 |
JP4634157B2 (ja) | 2005-01-17 | 2011-02-16 | 株式会社日立製作所 | ストレージシステム |
US7797394B2 (en) * | 2005-04-18 | 2010-09-14 | Dell Products L.P. | System and method for processing commands in a storage enclosure |
JP4728060B2 (ja) | 2005-07-21 | 2011-07-20 | 株式会社日立製作所 | ストレージ装置 |
JP4511455B2 (ja) * | 2005-12-20 | 2010-07-28 | 富士通株式会社 | ファイバーチャネルスイッチおよびそれを用いたコンピュータシステム |
JP5089896B2 (ja) | 2006-03-17 | 2012-12-05 | 株式会社日立製作所 | マイクロプロセッサの負荷分散機能を備えたストレージシステム |
JP5089901B2 (ja) * | 2006-03-28 | 2012-12-05 | 株式会社日立製作所 | 記憶制御装置及び記憶制御装置の制御方法 |
CN101410784B (zh) * | 2006-04-10 | 2011-01-12 | 国际商业机器公司 | 从多个带记录装置选择数据保存目的地的装置、方法 |
US20080005382A1 (en) * | 2006-06-14 | 2008-01-03 | Hitachi, Ltd. | System and method for resource allocation in fault tolerant storage system |
JP2007048319A (ja) * | 2006-11-09 | 2007-02-22 | Hitachi Ltd | 複合計算機システムおよび複合i/oシステム |
JP4521410B2 (ja) * | 2007-01-12 | 2010-08-11 | 株式会社日立製作所 | ディスクアレイ制御装置 |
JP5064820B2 (ja) * | 2007-02-01 | 2012-10-31 | マーベル ワールド トレード リミテッド | 磁気ディスクコントローラおよび方法 |
JP5221044B2 (ja) * | 2007-02-01 | 2013-06-26 | マーベル ワールド トレード リミテッド | 磁気ディスクコントローラおよび方法 |
JP5031392B2 (ja) * | 2007-02-13 | 2012-09-19 | 株式会社日立製作所 | 記憶制御装置及びストレージシステム |
JP2007200357A (ja) * | 2007-04-20 | 2007-08-09 | Hitachi Ltd | ディスク制御装置 |
US8468287B2 (en) * | 2007-08-22 | 2013-06-18 | Nec Corporation | Information processor and information processing method |
JP4977583B2 (ja) * | 2007-11-22 | 2012-07-18 | 株式会社日立製作所 | 記憶制御装置及び記憶制御装置の制御方法 |
US7496784B1 (en) * | 2008-01-10 | 2009-02-24 | International Business Machines Corporation | Method and system for thresholding hardware errors |
US20090210622A1 (en) * | 2008-02-19 | 2009-08-20 | Stefan Birrer | Compressed cache in a controller partition |
JP5183403B2 (ja) | 2008-09-30 | 2013-04-17 | 株式会社日立製作所 | ストレージシステムおよび制御プログラムならびにストレージシステム制御方法 |
JP5349897B2 (ja) * | 2008-10-21 | 2013-11-20 | 株式会社日立製作所 | ストレージシステム |
JP4693893B2 (ja) * | 2008-11-25 | 2011-06-01 | 株式会社日立製作所 | 記憶制御装置及び記憶制御装置の制御方法 |
JP4944220B2 (ja) * | 2010-03-12 | 2012-05-30 | 株式会社バッファロー | 記憶装置及びその制御プログラム |
JP4936088B2 (ja) * | 2010-03-15 | 2012-05-23 | 日本電気株式会社 | ディスクアレイ装置、ディスクアレイシステム、及びキャッシュ制御方法 |
JP2011238114A (ja) * | 2010-05-12 | 2011-11-24 | Sharp Corp | ハイブリッドドライブ装置 |
WO2012049709A1 (en) | 2010-10-14 | 2012-04-19 | Hitachi, Ltd. | Storage control apparatus and method |
US8910031B1 (en) * | 2011-03-29 | 2014-12-09 | Emc Corporation | DIF-CRC based fast hashing |
US10318171B1 (en) * | 2012-06-29 | 2019-06-11 | EMC IP Holding Company LLC | Accessing fast memory in a data storage array |
WO2014087458A1 (en) | 2012-12-06 | 2014-06-12 | Hitachi, Ltd. | Storage apparatus and data management method |
WO2014188479A1 (ja) * | 2013-05-20 | 2014-11-27 | 株式会社日立製作所 | ストレージ装置及びストレージ装置の制御方法 |
CN108447516B (zh) * | 2013-08-23 | 2020-04-24 | 慧荣科技股份有限公司 | 存取快闪存储器中存储单元的方法以及使用该方法的装置 |
CN104424127A (zh) | 2013-08-23 | 2015-03-18 | 慧荣科技股份有限公司 | 存取快闪存储器中储存单元的方法以及使用该方法的装置 |
CN104425018B (zh) | 2013-08-23 | 2019-07-23 | 慧荣科技股份有限公司 | 存取快闪存储器中储存单元的方法以及使用该方法的装置 |
CN107632904B (zh) * | 2013-08-23 | 2020-12-22 | 慧荣科技股份有限公司 | 存取快闪存储器中储存单元的方法以及使用该方法的装置 |
WO2015056301A1 (ja) | 2013-10-15 | 2015-04-23 | 株式会社日立製作所 | ストレージシステム及びキャッシュ制御方法 |
US10372361B2 (en) | 2014-02-27 | 2019-08-06 | Mitsubishi Electric Corporation | Data storage device including multiple memory modules and circuitry to manage communication among the multiple memory modules |
JP6231661B2 (ja) * | 2014-04-02 | 2017-11-15 | 株式会社日立製作所 | ストレージ装置 |
JP6515579B2 (ja) * | 2015-02-23 | 2019-05-22 | コニカミノルタ株式会社 | 画像処理装置、画像処理方法、画像処理装置の制御プログラム、および画像形成システム |
CN107202940B (zh) * | 2017-07-17 | 2019-07-12 | 国网上海市电力公司 | 一种电缆故障的等效长度自动归算及故障点定位方法 |
US11240306B2 (en) | 2017-11-06 | 2022-02-01 | Vast Data Ltd. | Scalable storage system |
US10678461B2 (en) | 2018-06-07 | 2020-06-09 | Vast Data Ltd. | Distributed scalable storage |
US10656857B2 (en) | 2018-06-07 | 2020-05-19 | Vast Data Ltd. | Storage system indexed using persistent metadata structures |
US11227016B2 (en) | 2020-03-12 | 2022-01-18 | Vast Data Ltd. | Scalable locking techniques |
US11301380B2 (en) | 2020-05-18 | 2022-04-12 | Micron Technology, Inc. | Sector-based tracking for a page cache |
US11550725B2 (en) * | 2020-05-18 | 2023-01-10 | Micron Technology, Inc. | Dynamically sized redundant write buffer with sector-based tracking |
US11625308B2 (en) * | 2021-09-14 | 2023-04-11 | Dell Products L.P. | Management of active-active configuration using multi-pathing software |
CN115165332B (zh) * | 2022-06-29 | 2023-05-12 | 中国人民解放军海军航空大学 | 一种装备机内测试与综合测试一体化设计方法及系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4417334A (en) * | 1981-04-16 | 1983-11-22 | Ncr Corporation | Data processing system having dual-channel system bus |
EP0445479A1 (de) * | 1990-03-08 | 1991-09-11 | Bull S.A. | Peripheres Massenspeichersubsystem |
US5093826A (en) * | 1987-03-19 | 1992-03-03 | Siemens Aktiengesellschaft | Method for the operation of a multi-processor central control unit of a switching system |
US5206939A (en) * | 1990-09-24 | 1993-04-27 | Emc Corporation | System and method for disk mapping and data retrieval |
Family Cites Families (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4158235A (en) * | 1977-04-18 | 1979-06-12 | Burroughs Corporation | Multi port time-shared associative buffer storage pool |
US4300194A (en) * | 1979-01-31 | 1981-11-10 | Honeywell Information Systems Inc. | Data processing system having multiple common buses |
US4453215A (en) | 1981-10-01 | 1984-06-05 | Stratus Computer, Inc. | Central processing apparatus for fault-tolerant computing |
US4509113A (en) * | 1982-02-02 | 1985-04-02 | International Business Machines Corporation | Peripheral interface adapter circuit for use in I/O controller card having multiple modes of operation |
US4636946A (en) | 1982-02-24 | 1987-01-13 | International Business Machines Corporation | Method and apparatus for grouping asynchronous recording operations |
US4490785A (en) | 1982-05-07 | 1984-12-25 | Digital Equipment Corporation | Dual path bus structure for computer interconnection |
US4494156A (en) * | 1982-05-14 | 1985-01-15 | Media Systems Technology | Selectable format computer disk copier machine |
JPS6045857A (ja) | 1983-08-24 | 1985-03-12 | Hitachi Ltd | 半導体フアイルのデ−タ保持方式 |
US4688170A (en) * | 1983-09-22 | 1987-08-18 | Tau Systems Corporation | Communications network for communicating with computers provided with disparate protocols |
JPS6074018A (ja) | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | 入出力制御システム |
US4604686A (en) * | 1984-01-27 | 1986-08-05 | Martin Marietta Corporation | Associative data access method (ADAM) and its means of implementation |
JPS6121525A (ja) | 1984-07-10 | 1986-01-30 | Fujitsu Ltd | 固定長データセットと可変長データセット間のアドレス変換方法 |
US4695952A (en) | 1984-07-30 | 1987-09-22 | United Technologies Corporation | Dual redundant bus interface circuit architecture |
JPS6143742A (ja) | 1984-08-07 | 1986-03-03 | Fuji Photo Film Co Ltd | 銀塩拡散転写法用処理組成物 |
US4637024A (en) * | 1984-11-02 | 1987-01-13 | International Business Machines Corporation | Redundant page identification for a catalogued memory |
US4754397A (en) * | 1985-02-15 | 1988-06-28 | Tandem Computers Incorporated | Fault tolerant modular subsystems for computers |
AU568977B2 (en) * | 1985-05-10 | 1988-01-14 | Tandem Computers Inc. | Dual processor error detection system |
US5034914A (en) * | 1986-05-15 | 1991-07-23 | Aquidneck Systems International, Inc. | Optical disk data storage method and apparatus with buffered interface |
JPS63147247A (ja) | 1986-12-10 | 1988-06-20 | Fujitsu Ltd | デ−タフオ−マツトの変換装置 |
JP2514208B2 (ja) * | 1987-07-15 | 1996-07-10 | 富士通株式会社 | ホットスタンドバイメモリ−コピ−方式 |
US4947367A (en) * | 1988-03-28 | 1990-08-07 | Emc Corporation | System for converting digital data from magnetic tape format apparatus and method for converting a sequentially accessible magnetic tape data format to directly accessible write-once disk data format to worm optical disk format |
US5438674A (en) * | 1988-04-05 | 1995-08-01 | Data/Ware Development, Inc. | Optical disk system emulating magnetic tape units |
US5301304A (en) * | 1988-05-20 | 1994-04-05 | International Business Machines Corporation | Emulating records in one record format in another record format |
JPH01306917A (ja) | 1988-05-20 | 1989-12-11 | Internatl Business Mach Corp <Ibm> | 記憶制御方法及び装置 |
FR2633414B1 (fr) * | 1988-06-27 | 1993-07-09 | Bull Sa | Systeme informatique a interconnexion centrale |
US4947319A (en) | 1988-09-15 | 1990-08-07 | International Business Machines Corporation | Arbitral dynamic cache using processor storage |
US5148432A (en) * | 1988-11-14 | 1992-09-15 | Array Technology Corporation | Arrayed disk drive system and method |
US5089958A (en) * | 1989-01-23 | 1992-02-18 | Vortex Systems, Inc. | Fault tolerant computer backup system |
JPH02234254A (ja) * | 1989-03-08 | 1990-09-17 | Nec Corp | データ転送回路 |
US5155809A (en) * | 1989-05-17 | 1992-10-13 | International Business Machines Corp. | Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware |
JP2646755B2 (ja) * | 1989-06-28 | 1997-08-27 | 日本電気株式会社 | オンラインリペア可能な情報処理装置 |
US5247618A (en) * | 1989-06-30 | 1993-09-21 | Digital Equipment Corporation | Transferring data in a digital data processing system |
US5224213A (en) * | 1989-09-05 | 1993-06-29 | International Business Machines Corporation | Ping-pong data buffer for transferring data from one data bus to another data bus |
JPH03147247A (ja) | 1989-10-19 | 1991-06-24 | Gte Prod Corp | 封じ込めのため遮蔽体およびセラミックファイバメッシュを用いたランプ組立体 |
US5037310A (en) * | 1989-12-06 | 1991-08-06 | Gespac, Inc. | Connector apparatus and method for distributed control modules used in computer networks |
FR2656441B1 (fr) * | 1989-12-22 | 1993-12-10 | Bull Sa | Procede securise d'ecriture rapide d'informations pour dispositif de memoire de masse. |
JPH03192425A (ja) * | 1989-12-22 | 1991-08-22 | Hitachi Ltd | デイスク駆動装置 |
JPH03245246A (ja) * | 1990-02-23 | 1991-10-31 | Nec Corp | データ転送装置 |
US5235689A (en) * | 1990-06-11 | 1993-08-10 | Storage Technology Corporation | Interface circuit for dual port disk drive systems |
US5155845A (en) * | 1990-06-15 | 1992-10-13 | Storage Technology Corporation | Data storage system for providing redundant copies of data on different disk drives |
JP2720580B2 (ja) * | 1990-06-29 | 1998-03-04 | 日本電気株式会社 | フォールト・トレラント・コンピュータ |
JPH0496818A (ja) * | 1990-08-15 | 1992-03-30 | Hitachi Ltd | 集合ディスク装置 |
US5335352A (en) * | 1990-09-24 | 1994-08-02 | Emc Corporation | Reconfigurable, multi-function data storage system controller selectively operable as an input channel adapter and a data storage unit adapter |
US5544347A (en) * | 1990-09-24 | 1996-08-06 | Emc Corporation | Data storage system controlled remote data mirroring with respectively maintained data indices |
JPH04155466A (ja) * | 1990-10-19 | 1992-05-28 | Fujitsu Ltd | マルチプロセッサシステム |
JPH04157549A (ja) * | 1990-10-22 | 1992-05-29 | Toshiba Corp | バス管理方式 |
US5237567A (en) * | 1990-10-31 | 1993-08-17 | Control Data Systems, Inc. | Processor communication bus |
US5155835A (en) * | 1990-11-19 | 1992-10-13 | Storage Technology Corporation | Multilevel, hierarchical, dynamically mapped data storage subsystem |
JP2752247B2 (ja) * | 1990-11-29 | 1998-05-18 | 富士通株式会社 | 情報記憶装置 |
JP2761289B2 (ja) * | 1990-11-30 | 1998-06-04 | 富士通株式会社 | ディスクトラックエミュレーション方法 |
JPH04223518A (ja) * | 1990-12-26 | 1992-08-13 | Fujitsu Ltd | 複数のコマンドに対応するディスク制御装置 |
JP3206006B2 (ja) * | 1991-01-25 | 2001-09-04 | 株式会社日立製作所 | 二重化バス制御方法及び装置 |
AU661680B2 (en) * | 1991-02-06 | 1995-08-03 | Storage Technology Corporation | Disk drive array memory system using nonuniform disk drives |
JPH04264910A (ja) * | 1991-02-20 | 1992-09-21 | Hitachi Ltd | コンピュータ外部記憶装置のデータ更新方法 |
US5191584A (en) * | 1991-02-20 | 1993-03-02 | Micropolis Corporation | Mass storage array with efficient parity calculation |
JP2546074B2 (ja) | 1991-03-13 | 1996-10-23 | 富士通株式会社 | ディスク装置の使用率収集方式 |
JPH04284523A (ja) * | 1991-03-14 | 1992-10-09 | Meidensha Corp | 活線挿抜方式 |
GB9108599D0 (en) * | 1991-04-22 | 1991-06-05 | Pilkington Micro Electronics | Peripheral controller |
US5285456A (en) * | 1991-05-15 | 1994-02-08 | International Business Machines Corporation | System and method for improving the integrity of control information |
JPH0553936A (ja) | 1991-08-21 | 1993-03-05 | Nec Corp | バス二重化制御システム |
JPH0559142A (ja) | 1991-08-28 | 1993-03-09 | Osaka Gas Co Ltd | 有機強磁性体の製造方法 |
US5367695A (en) * | 1991-09-27 | 1994-11-22 | Sun Microsystems, Inc. | Bus-to-bus interface for preventing data incoherence in a multiple processor computer system |
JPH05134945A (ja) | 1991-11-14 | 1993-06-01 | Nec Corp | バスインターフエース機構 |
US5708784A (en) * | 1991-11-27 | 1998-01-13 | Emc Corporation | Dual bus computer architecture utilizing distributed arbitrators and method of using same |
JP3451099B2 (ja) | 1991-12-06 | 2003-09-29 | 株式会社日立製作所 | 外部記憶サブシステム |
JPH05206939A (ja) | 1992-01-23 | 1993-08-13 | Clarion Co Ltd | コードレス電話システム |
JP3175371B2 (ja) * | 1992-03-06 | 2001-06-11 | 三菱電機株式会社 | データ記憶フォーマット変換方式及びその変換方法及びアクセス制御装置及びデータアクセス方法 |
JP2851982B2 (ja) * | 1992-04-17 | 1999-01-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 情報処理装置 |
US5471586A (en) | 1992-09-22 | 1995-11-28 | Unisys Corporation | Interface system having plurality of channels and associated independent controllers for transferring data between shared buffer and peripheral devices independently |
US5337414A (en) * | 1992-09-22 | 1994-08-09 | Unisys Corporation | Mass data storage and retrieval system |
US5495585A (en) * | 1992-10-16 | 1996-02-27 | Unisys Corporation | Programmable timing logic system for dual bus interface |
US5459853A (en) * | 1992-11-23 | 1995-10-17 | International Business Machines Corporation | Efficient variable-block data storage system employing a staggered fixed-block-architecture array |
EP0612015A1 (de) * | 1993-02-16 | 1994-08-24 | International Business Machines Corporation | Verbesserte Speicherplattenanordnung mit besonderen Paritätsgruppen für Datenblöcke mit hoher Aktualisierungsfrequenz |
JP3264465B2 (ja) * | 1993-06-30 | 2002-03-11 | 株式会社日立製作所 | 記憶システム |
US5630056A (en) * | 1994-09-20 | 1997-05-13 | Stratus Computer, Inc. | Digital data processing methods and apparatus for fault detection and fault tolerance |
US5734861A (en) * | 1995-12-12 | 1998-03-31 | International Business Machines Corporation | Log-structured disk array with garbage collection regrouping of tracks to preserve seek affinity |
JP3781212B2 (ja) * | 1996-06-04 | 2006-05-31 | 株式会社日立製作所 | サブシステム |
FR2754899B1 (fr) * | 1996-10-23 | 1998-11-27 | Elf Antar France | Procede de suivi et de surveillance d'une unite de fabrication et/ou d'un spectrometre proche infrarouge au moyen d'un critere de qualite d'ensembles de spectres |
-
1993
- 1993-06-30 JP JP16202193A patent/JP3264465B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-29 DE DE4422786A patent/DE4422786B4/de not_active Expired - Lifetime
-
1997
- 1997-03-17 US US08/819,625 patent/US5819054A/en not_active Expired - Lifetime
-
1998
- 1998-01-26 US US09/013,039 patent/US6012119A/en not_active Expired - Lifetime
- 1998-09-18 JP JP10265194A patent/JPH11167521A/ja active Pending
-
1999
- 1999-11-15 US US09/440,285 patent/US6578100B1/en not_active Expired - Fee Related
-
2001
- 2001-08-22 US US09/933,805 patent/US7120738B2/en not_active Expired - Fee Related
- 2001-08-22 US US09/933,800 patent/US6581128B2/en not_active Expired - Fee Related
-
2006
- 2006-06-29 US US11/476,699 patent/US7444467B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4417334A (en) * | 1981-04-16 | 1983-11-22 | Ncr Corporation | Data processing system having dual-channel system bus |
US5093826A (en) * | 1987-03-19 | 1992-03-03 | Siemens Aktiengesellschaft | Method for the operation of a multi-processor central control unit of a switching system |
EP0445479A1 (de) * | 1990-03-08 | 1991-09-11 | Bull S.A. | Peripheres Massenspeichersubsystem |
US5206939A (en) * | 1990-09-24 | 1993-04-27 | Emc Corporation | System and method for disk mapping and data retrieval |
Also Published As
Publication number | Publication date |
---|---|
JPH0720994A (ja) | 1995-01-24 |
US6581128B2 (en) | 2003-06-17 |
DE4422786A1 (de) | 1995-01-12 |
US6012119A (en) | 2000-01-04 |
JPH11167521A (ja) | 1999-06-22 |
US6578100B1 (en) | 2003-06-10 |
US7120738B2 (en) | 2006-10-10 |
US5819054A (en) | 1998-10-06 |
US7444467B2 (en) | 2008-10-28 |
US20060248245A1 (en) | 2006-11-02 |
US20010054136A1 (en) | 2001-12-20 |
US20010056527A1 (en) | 2001-12-27 |
JP3264465B2 (ja) | 2002-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4422786B4 (de) | Speichersystem | |
DE602005002292T2 (de) | Speicherplattenanordnung und Datenverarbeitungsverfahren dafür | |
DE69824078T2 (de) | Heterogenes Computersystem, heterogenes Ein/Ausgabesystem und Datensicherungsverfahren für die Systeme | |
DE4341510C2 (de) | Vorrichtungen und Verfahren zum Beheben von Fehlern für ein Subsystem mit Verwendung von Magnetbandeinheiten | |
DE60210211T2 (de) | Redundante Datensicherungsvorrichtung und -Verfahren | |
DE69937768T2 (de) | Externe Speichervorrichtung und Verfahren zur Datensicherung | |
DE60031499T2 (de) | Verfahren zur Übertragung von Signalen der Typen "fibre-channel" und "non-fibre-channel" über ein gemeinsames Kabel | |
DE69724846T2 (de) | Mehrweg-Ein/Ausgabespeichersysteme mit Mehrweg-Ein/Ausgabeanforderungsmechanismus | |
DE102004013112B4 (de) | Speichersteuerung | |
US5737510A (en) | Disc array system having disc storage devices dispersed on plural boards and accessible at withdrawal of part of the boards | |
DE69534994T2 (de) | Steuerungsvorrichtung für speicherplattenanordnung und speicherplattenanordnungsgerät | |
DE602004007878T2 (de) | Speicherplattenanordnung mit einer Mehrzahl von austauschbaren Magnetplatteneinheiten | |
DE10297278T5 (de) | Bus-Zoning in einer kanalunabhängigen Speichercontrollerarchitektur | |
DE102004027672A1 (de) | Speicherplattenarraysystem | |
DE10297283T5 (de) | Controller-Daten-Sharing mittels einer DMA-Architektur | |
DE102011014588A1 (de) | Multicasting-Schreibanforderungen an Mehrfachspeicher-Controller | |
DE69635713T2 (de) | Diskarray-Teilsystem | |
DE602004007884T2 (de) | Speichersteuerungssystem und -Verfahren | |
DE19515661C2 (de) | Halbleiter-Plattenvorrichtung | |
DE10236179A1 (de) | Speichersystem und Verfahren zur Verwendung desselben | |
DE112013006549T5 (de) | Computersystem und Datensteuerverfahren | |
DE69930307T2 (de) | Datenspeichersystem | |
DE102006047656A1 (de) | Speichersteuerung | |
DE69934665T2 (de) | Vorrichtung und verfahren zum gesicherten schreiben in einem plattencachespeicher für festplatten eines massenspeichersubsystems | |
DE102014112943A1 (de) | Modulares Computersystem und Servermodul |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |