DE4135986A1 - Verbundhalbleitervorrichtung - Google Patents
VerbundhalbleitervorrichtungInfo
- Publication number
- DE4135986A1 DE4135986A1 DE4135986A DE4135986A DE4135986A1 DE 4135986 A1 DE4135986 A1 DE 4135986A1 DE 4135986 A DE4135986 A DE 4135986A DE 4135986 A DE4135986 A DE 4135986A DE 4135986 A1 DE4135986 A1 DE 4135986A1
- Authority
- DE
- Germany
- Prior art keywords
- compound semiconductor
- semiconductor layer
- layer
- conductivity type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06203—Transistor-type lasers
Description
Die vorliegende Erfindung bezieht sich auf eine
Verbundhalbleitervorrichtung, insbesondere auf eine
Vorrichtung, die durch Ausbilden eines bipolaren
Heteroübergangstransistors (HBT) in der Vertikalstruktur
einer Laserdiode einen einzelnen Chip bildet.
Seit kurzem hat der Bedarf nach
Hochgeschwindigkeitsrechnern, Hochfrequenz- und optischer
Kommunkation entsprechend den gesellschaftlichen
Entwicklungen in Richtung auf eine
Informations-Kommunikationsgesellschaft zugenommen.
Herkömmliche Si-Vorrichtungen sind jedoch hinsichtlich der
Befriedigung dieses Bedarfs begrenzt. Daher sind
Verbundhalbleiter mit besseren Materialeigenschaften in
aller Breite untersucht worden.
Unter den Verbundhalbleitern weist die Zusammensetzung
GaAs wegen ihrer hohen Elektronenbeweglichkeit und ihren
halbisolierenden Eigenschaften eine hohe
Betriebsgeschwindigkeit und einen niedrigen
Leistungsverbrauch auf, wodurch sie viele Vorteile im
Bereich der Militär- und Weltraumkommunikation besitzt.
Durch Nutzung dieser überlegenen Materialeigenschaften von
GaAs sind verschiedene Vorrichtungen entwickelt worden.
Typische Vorrichtungen dieser Art sind: die Laserdiode
(LD), der Metall-Halbleiter-Feldeffekttransistor (MESFET),
der bipolare Heteroübergangstransistor (HBT) und der
deltadotierte Feldeffekttransistor (δ-dotierter FET).
Die LD sendet Licht durch Rekombination des Elektrons mit
einem Loch im Hauptmedium des P-N-Übergangs aus, wenn ein
genügend großer Durchlaßstrom fließt. Da die LD klein ist
und kohärentes Licht liefert, wird sie in großem Umfang
als Lichtquelle in der optischen Kommunikation und in der
optischen Signalverarbeitung verwendet.
Andererseits nutzt der HBT den Heteroübergang eines
Emitters mit breiter Energiebandlücke sowie eine Basis mit
kleiner Energiebandlücke aus. Dabei wird die
Löcherinjektion von der Basis in den Emitter verhindert,
so daß die Elektroneninjektion vom Emitter in die Basis
einfacher wird, wodurch der Wirkungsgrad der
Elektroneninjektion des Emitters erhöht wird, was eine
Zunahme des Stromes zur Folge hat.
Der HBT kann also als LD-Treibervorrichtung verwendet
werden. Die Treiber- bzw. Steuerverfahren des LD werden
entsprechend der Position des HBT unterteilt in die
Methode der Innensteuerung und in die Methode der
Außensteuerung. Die Außensteuerung erlaubt die Verwendung
der hybriden integrierten Schaltung (IC), der LD und des
HBT durch Bondieren und Verdrahten, während die
Innensteuerung den Einbau der LD und des HBT in das
gleiche Chip ermöglicht.
Bei der Außensteuerung treten jedoch einige Probleme auf,
in der Weise, daß die Vorrichtungen durch Störsignale
fehlerhaft arbeiten, die durch parasitäre Kapazitäten im
Hochgeschwindigkeitsbetrieb auftreten, und daß weiter die
Kosten und der Flächenbedarf aufgrund des Hybridverfahrens
zunehmen.
Daher werden optoelektronische integrierte Schaltungen
(OEIC) untersucht, um die genannten Probleme bei der
Bildung der LD und des HBT im gleichen Chip zu lösen.
Fig. 1 stellt eine Querschnittsansicht eines herkömmlichen
Verbundhalbleiters dar. Die Verbundhalbleitervorrichtung
ist eine OEIC, bestehend aus einem selbstausgerichteten
HBT und einer LD. Die Verbundhalbleitervorrichtung ist in
einen HBT-Bereich (H-Bereich) und einen LD-Bereich
(L-Bereich) unterteilt. Weiter wird ein gemeinsames,
halbisolierendes GaAs-Substrat 1 verwendet.
Eine N⁺-leitende GaAs-Schicht 3, eine N-leitende
AlGaAs-Schicht 5, die als Kollektorbereich dient, eine
P⁺-leitende GaAs-Schicht 7, die als Basisbereich dient,
eine N⁺-leitende AlGaAs-Schicht 9, die als Emitterbereich
dient, und eine N⁺-leitende GaAs-Schicht 11, die als
Dachbereich dient, werden hintereinander hergestellt.
Die N⁺-leitende GaAs-Schicht 3 bildet ein
Subkollektorgebiet im H-Bereich. Eine T-förmige
Emittereleketrode 17 wird in einem vorbestimmten Abschnitt
der N⁺-leitenden GaAs-Schicht 11 gebildet, die als
Dachbereich benutzt wird.
Unter Verwendung dieser Emittereleketrode als
Implantierungsmaske wird ein P⁺-Bereich 13 erzeugt, der
von der N-leitenden AlGaAs-Schicht 5 überlappt wird.
Auf der Oberfläche des P⁺-Bereiches 13 wird eine
Basiselektrode 18 gebildet, während ein Isolationsbereich
15 auf dem exponierten Abschnitt der N⁺-leitenden
GaAs-Schicht 3 durch Ionenimplantation von H2 gebildet
wird.
Weiter werden auf dem LD-Bereich (L-Bereich) der
N⁺-leitendenden GaAs-Schicht 3 eine N-leitende
AlGaAs-Schicht 5, die als Deckbereich dient, eine
P-leitende oder N-leitende GaAs-Schicht 23, die als aktive
Schicht 23 dient, eine P-leitende AlGaAs-Schicht 25, die
als Deckbereich dient, und eine P⁺-leitende GaAs-Schicht
26, die als Dachbereich dient, übereinandergeschichtet.
Die N⁺-leitende GaAs-Schicht 3 dient als Pufferschicht.
Auf der P⁺-leitenden GaAs-Schicht 26 wird eine
Isolierschicht 28 aufgebracht, mit Ausnahme eines
vorbestimmten Abschnittes eines Hochwiderstandsbereiches
27, der von der N-leitenden AlGaAs-Schicht 5 überlappt
wird, welche unter der Isolierschicht 28 angebracht ist.
Auf der Isolierschicht 28 wird eine P-leitende Elektrode
29 in Kontakt mit der P⁺-leitenden GaAs-Schicht 26 erzeugt.
Weiter wird eine gemeinsame Elektrode 19 als
Kollektorelektrode des HBT sowie eine N-leitende Elektrode
des LD im exponierten Graben 21 der N⁺-leitenden
GaAs-Schicht 3 zwischen dem HBT-Bereich (H-Bereich) und
dem LD-Bereich (L-Bereich) erzeugt.
Die sowohl den HBT als auch die LD im gleichen Chip
enthaltende Verbundhalbleitervorrichtung wird als eine
OEIC in optischen Kommunikationssystemen verwendet. Bei
dieser OEIC sendet die LD Licht aus, während der HBT das
Licht verstärkt, um die LD einfach so zu steuern, daß die
parasitäre Kapazität minimiert wird. Dadurch wird das
anormale Funktionieren sowie die Behinderung während der
Hochgeschwindigkeitsoperation verhindert und es werden die
Kosten und die Chipfläche verringert.
Beim herkömmlichen Verbundhalbleiter werden jedoch der HBT
und die LD in jedem Bereich getrennt voneinander
hergestellt, so daß die Chipfläche groß werden kann.
Darüber hinaus ist die Struktur kompliziert und die
Topologie schlecht.
Es ist ein Ziel der vorliegenden Erfindung, eine
Verbundhalbleitervorrichtung zu schaffen, welche durch
Beseitigen des HBT-Bereiches die Chipgesamtfläche
minimiert.
Ein weiteres Ziel der vorliegenden Erfindung besteht in
der Schaffung einer Verbundhalbleitervorrichtung mit einer
verbesserten Topographie.
Ein zusätzliches Ziel der vorliegenden Erfindung besteht
in der Schaffung einer Verbundhalbleitervorrichtung mit
einem niedrigen Schwellenstrom.
Gemäß der vorliegenden Erfindung wird eine
Verbundhalbleitervorrichtung mit einer LD und einem HBT im
gleichen Chip geschaffen, die folgende Komponenten
aufweist: einen LD-Abschnitt, bestehend aus einem ersten
leitenden Verbundhalbleitersubstrat, eine erste
Verbundhalbleiterschicht von einem ersten Leitungstyp, die
auf dem Verbundhalbleitersubstrat als untere Deckschicht
aufgebracht ist, eine zweite Verbundhalbleiterschicht, die
auf der ersten Verbundhalbleiterschicht zur Aussendung des
Lichtes angebracht ist, eine dritte
Verbundhalbleiterschicht vom zweiten Leitungstyp, die auf
der zweiten Verbundhalbleiterschicht als obere Deckschicht
aufgebracht ist, sowie eine dritte Elektrode; und einen
HBT-Abschnitt, bestehend aus einer vierten
Verbundhalbleiterschicht vom ersten Leitungstyp, der auf
der dritten Verbundhalbleiterschicht als Basisbereich
aufgebracht ist, eine fünfte Verbundhalbleiterschicht vom
zweiten Leitungstyp, die auf der vierten
Verbundhalbleiterschicht als Emitterbereich aufgebracht
ist, eine erste Elektrode vom zweiten Leitungstyp, die auf
einem vorbestimmten Abschnitt der fünften
Verbundhalbleiterschicht gebildet ist, zweite Elektroden
vom ersten Leitungstyp, die auf beiden Seiten der ersten
Elektrode der fünften Verbundhalbleiterschicht gebildet
sind, einen hochdotierten Bereich eines ersten
Leitungstyps, der unter den zweiten Elektroden zum
Anschließen der dritten Verbundhalbleiterschicht an die
vierte Verbundhalbleiterschicht angebracht ist, und eine
dritte Verbundhalbleiterschicht, die als Kollektorbereich
dient und gemeinsam mit dem LD-Abschnitt benutzt wird.
Nachfolgend wird der wesentliche Gegenstand der Figuren
kurz beschrieben.
Fig. 1 stellt eine Querschnittsansicht einer herkömlichen
Verbundhalbleitervorrichtung dar;
Fig. 2 stellt eine Querschnittsansicht der bevorzugten
Ausführungsform einer Verbundhalbleitervorrichtung
gemäß der vorliegenden Erfindung dar;
Fig. 3 stellt ein Ersatzschaltbild der
Verbundhalbleitervorrichtung der Fig. 2 dar; und
Fig. 4 stellt eine weitere Ausführungsform einer
Verbundhalbleitervorrichtung gemäß der
vorliegenden Erfindung dar.
Nachfolgend werden die bevorzugten Ausführungsformen der
Erfindung näher beschrieben.
Fig. 2 stellt eine Querschnittsansicht der bevorzugten
Ausführungsform einer Verbundhalbleitervorrichtung gemäß
der vorliegenden Erfindung dar.
Die in Fig. 2 dargestellte Halbleitervorrichtung ist eine
optoelektronische, integrierte Schaltung (OEIC), die einen
bipolaren Hybridübergangstransistor (HBT) und eine
Laserdiode (LD) im gleichen Chip vereinigt.
Der HBT soll als Treiberkomponente und die LD als optische
Komponente arbeiten.
Ein P⁺-leitendes GaAs-Verbundhalbleitersubstrat 31 mit den
Flächenindizes <100< ist mit Störatomen, wie Ge oder Zn in
einer Dosis von 1×1017∼1×1018 Ionen/cm3 dotiert.
Auf dem Substrat 31 sind nacheinander eine erste
Verbundhalbleiterschicht 33 von P-leitendem AlxGal-xAs,
eine zweite Verbundhalbleiterschicht 35 von P-leitendem
Aly Gal-yAs, eine dritte Verbundhalbleiterschicht 37 vom
N-leitenden AlxGal-xAs, eine vierte
Verbundhalbleiterschicht 39 von P-leitendem GaAs, und eine
fünfte Verbundhalbleiterschicht 41 von N-leitendem
AlxGal-zAs aufgeschichtet.
Eine erste Elektrode 45 aus Ge/Mo/W ist auf einem
vorbestimmten Abschnitt der fünften
Verbundhalbleiterschicht 41 gebildet, während eine zweite
Elektrode 47 aus Au/Mn zu beiden Seiten der ersten
Elektrode 45 gebildet ist.
Unter den zweiten Elektroden 47 ist ein P⁺-leitender
Bereich 43 angebracht, der von der dritten
Verbundhalbleiterschicht 37 mit einer vorbestimmten Dicke
überlappt wird.
Weiter ist unter dem Verbundhalbleitersubstrat 31 eine
dritte Elektrode 49 aus Au/Zn gebildet.
Die ersten und die zweiten Elektroden 45 und 47 dienen
jeweils als Emitter und Basiselektroden des HBT, während
die dritte Elektrode 49 als P-leitende Elektrode des LD
dient.
Die zweite Verbundhalbleiterschicht 35 dient als aktives
Gebiet zum Aussenden des Lichtes durch Rekombination eines
Elektrons und eines Loches, während die erste und die
dritte Verbundhalbleiterschicht 33 und 37 als P-leitende
und N-leitende Abdeckgebiete zur Führung des ausgesandten
Lichtes dienen.
Die Energiebandlücke jeweils der ersten und der dritten
Verbundhalbleiterschicht 33 und 37 muß also breiter als
diejenige der zweiten Schicht 35 sein, wobei die erste und
die dritte Verbundhalbleiterschicht 33 und 37 mehr Al
enthalten müssen als die zweite Schicht 35, d. h., das
gilt: 1x<Y0. Weiter dient die dritte
Verbundhalbleiterschicht 37 als Kollektorbereich des HBT.
Die vierte und die fünfte Verbundhalbleiterschicht 39 bzw.
41 dienen jeweils als Basisbereich bzw. als Emitterbereich
des HBT.
Um eine Löcherinjektion von der vierten
Verbundhalbleiterschicht 39 in die fünfte
Verbundhalbleiterschicht 41 zu verhindern und die
Elektroneninjektion von der fünften
Verbundhalbleiterschicht 41 in die vierte
Verbundhalbleiterschicht 39 zu erleichtern, muß die fünfte
Verbundhalbleiterschicht 41 viel Al enthalten.
Allgemein ist der Wert von Z, der die Menge an Al
darstellt, umso besser, je größer er ist, wobei er bei der
vorliegenden Erfindung fast dem Wert X entspricht, der die
Menge an Al in der dritten Verbundhalbleiterschicht 37
darstellt. Darüberhinaus ist die vierte
Verbundhalbleiterschicht 39 nur schwach ausgebildet, um
einen schnellen Fluß der Löcher zu erzielen.
Wie oben erwähnt, kann die Chipfläche erheblich reduziert
werden, da der HBT in die Vertikalstruktur der LD
integriert ist; und weiter kann auch die Topographie
verbessert werden, da die erste und die zweite Elektrode
45 und 47 auf der fünften Verbundhalbleiterschicht 41
angebracht sind. Fig. 3 stellt das Ersatzschaltbild der in
Fig. 2 dargestellten Verbundhalbleitervorrichtung dar.
Die Betriebsweise der in Fig. 2 dargestellten
Verbundhalbleitervorrichtung wird nun unter Bezugnahme auf
Fig. 3 beschrieben.
Zwischen die erste Elektrode 5 und die zweite Elektrode 47
wird eine Durchlaßvorspannung angelegt, während zwischen
die zweite Elektrode 47 und die dritte Elektrode 49 eine
Sperrvorspannung angelegt wird.
Dadurch werden die Löcher in die zweite Elektrode 47
injiziert, fließen durch den P-leitenden Bereich 43 zur
vierten Verbundhalbleiterschicht 39; die Elektronen werden
in die erste Elektrode 45 injiziert und fließen zur
fünften Verbundhalbleiterschicht 41, wobei die Elektronen
Majoritätsladungsträger und die Löcher
Minoritätsladungsträger sind.
Die Löcher in der vierten Verbundhalbleiterschicht 39
werden also mit einigen Elektronen in der fünften
Verbundhalbleiterschicht 41 rekombiniert und bilden den
Strompfad. Die verbleibenden Elektronen fließen in die
dritte Verbundhalbleiterschicht 37 und werden mit den
durch die dritte Elektrode 39 in die zweite
Verbundhalbleiterschicht 35 injizierten Löchern unter
Aussendung von Licht rekombiniert.
Das ausgesandte Licht wird durch die
Energiebandlückendifferenz auf die zweite
Verbundhalbleiterschicht 35 begrenzt, wobei seine
Intensität proportional zur Anzahl der durch die zweite
Elektrode 47 injizierten Löcher ist. Die Lichtstärke der
LD kann also durch den HBT gesteuert werden.
Fig. 4 stellt eine weitere Ausführungsform der
Verbundhalbleitervorrichtung gemäß der vorliegenden
Erfindung dar.
Bei der in Fig. 4 dargestellten Ausführungsform ist eine
sechste Verbundhalbleiterschicht 51 zwischen das
Verbundhalbleitersubstrat 31 und die erste
Verbundhalbleiterschicht 33 eingefügt, um den
Schwellenstrom zu verringern.
Die sechste Verbundhalbleiterschicht 51 aus N-leitendem
GaAs ist streifenförmig in einer entsprechenden Position
zur senkrechten Achse der ersten Elektrode 45 angebracht.
Die sechste Verbundhalbleiterschicht 51 besitzt mit
anderen Worten einen streifenförmigen V-Kanal durch
Einschneiden des Verbundhalbleitersubstrates 31 bis auf
eine vorbestimmte Tiefe, so daß die durch die dritte
Elektrode 49 injizierten Löcher nur im V-Kanal fließen
können, um den Schwellenstrom zu verringern.
Das Ersatzschaltbild zu Fig. 4 ist in der gleichen Weise
aufgebaut wie das der Fig. 3.
Wie oben beschrieben, wird die Topographie der
Verbundhalbleitervorrichtung flach, wobei die LD durch den
HBT schnell angesteuert wird, da der HBT in der
Vertikalstruktur der LD gebildet ist und mit dieser viele
Schichten gemeinsam hat. Weiter fließen die Löcher durch
Anbringen von Schichten zur Begrenzung des Löcherstromes
nur in den vorbestimmten Abschnitt, wodurch der
Schwellenstrom verringert wird.
Die vorliegende Erfindung ist also geeignet, die
Flächengröße der Verbundhalbleitervorrichtung zu
minimieren und eine flache Topographie zu erzielen.
Claims (7)
1. Verbundhalbleitervorrichtung, die eine Laserdiode und
einen bipolaren Heteroübergangstransistor im gleichen
Chip enthält,
dadurch gekennzeichnet, daß sie
folgende Komponenten aufweist:
einen Laserdiodenabschnitt, bestehend aus:
einem Verbundhalbleitersubstrat eines ersten Leitungstyps,
eine erste Verbundhalbleiterschicht eines ersten Leitungstyps, die auf dem Verbundhalbleitersubstrat als untere Deckschicht angebracht ist,
eine zweite Verbundhalbleiterschicht, die auf der ersten Verbundhalbleiterschicht zum Aussenden von Licht angebracht ist,
eine dritte Verbundhalbleiterschicht vom zweiten Leitungstyp, die auf der zweiten Verbundhalbleiterschicht als obere Deckschicht angebracht ist, sowie
eine dritte Elektrode, die auf dem genannten Verbundhalbleitertyp gebildet ist; und
einen bipolaren Heteroübergangstransistor, bestehend aus:
eine vierte Verbundhalbleiterschicht eines ersten Leitungstyps, die auf der dritten Halbleiterschicht als Basisbereich aufgebracht ist,
eine fünfte Verbundhalbleiterschicht vom zweiten Leitungstyp, die auf der vierten Verbundhalbleiterschicht als Emitterbereich aufgebracht ist,
eine erste Elektrode des zweiten Leitungstyps, die auf einem vorbestimmten Abschnitt der fünften Verbundhalbleiterschicht gebildet ist,
zweite Elektroden vom ersten Leitungstyp, die zu beiden Seiten der ersten Elektrode auf der fünften Verbundhalbleiterschicht gebildet sind,
einen hochdotierten Bereich vom ersten Leitungstyp unter den zweiten Elektroden, der die dritte Verbundhalbleiterschicht in einer vorbestimmten Tiefe überlappt und zum elektrischen Anschließen der dritten Verbundhalbleiterschicht an die vierte Verbundhalbleiterschicht dient; und
eine dritte Verbundhalbleiterschicht als Kollektorbereich, die gemeinsam vom Laserdiodenabschnitt benutzt wird.
einen Laserdiodenabschnitt, bestehend aus:
einem Verbundhalbleitersubstrat eines ersten Leitungstyps,
eine erste Verbundhalbleiterschicht eines ersten Leitungstyps, die auf dem Verbundhalbleitersubstrat als untere Deckschicht angebracht ist,
eine zweite Verbundhalbleiterschicht, die auf der ersten Verbundhalbleiterschicht zum Aussenden von Licht angebracht ist,
eine dritte Verbundhalbleiterschicht vom zweiten Leitungstyp, die auf der zweiten Verbundhalbleiterschicht als obere Deckschicht angebracht ist, sowie
eine dritte Elektrode, die auf dem genannten Verbundhalbleitertyp gebildet ist; und
einen bipolaren Heteroübergangstransistor, bestehend aus:
eine vierte Verbundhalbleiterschicht eines ersten Leitungstyps, die auf der dritten Halbleiterschicht als Basisbereich aufgebracht ist,
eine fünfte Verbundhalbleiterschicht vom zweiten Leitungstyp, die auf der vierten Verbundhalbleiterschicht als Emitterbereich aufgebracht ist,
eine erste Elektrode des zweiten Leitungstyps, die auf einem vorbestimmten Abschnitt der fünften Verbundhalbleiterschicht gebildet ist,
zweite Elektroden vom ersten Leitungstyp, die zu beiden Seiten der ersten Elektrode auf der fünften Verbundhalbleiterschicht gebildet sind,
einen hochdotierten Bereich vom ersten Leitungstyp unter den zweiten Elektroden, der die dritte Verbundhalbleiterschicht in einer vorbestimmten Tiefe überlappt und zum elektrischen Anschließen der dritten Verbundhalbleiterschicht an die vierte Verbundhalbleiterschicht dient; und
eine dritte Verbundhalbleiterschicht als Kollektorbereich, die gemeinsam vom Laserdiodenabschnitt benutzt wird.
2. Verbundhalbleitervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß der bipolare
Heteroübergangstransistor in einer Vertikalstruktur
der Laserdiode gebildet ist.
3. Verbundhalbleitervorrichtung nach Anspruch 2, dadurch
gekennzeichnet, daß der bipolare
Heteroübergangstransistor die Laserdiode treibt.
4. Verbundhalbleitervorrichtung nach Anspruch 3, dadurch
gekennzeichnet, daß die Lichtstärke proportional zur
Anzahl der in die vierte Verbundhalbleiterschicht
injizierten Minoritätsladungsträger ist.
5. Verbundhalbleitervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die Energiebandlücke der fünften
Verbundhalbleiterschicht im wesentlichen derjenigen
der dritten Verbundhalbleiterschicht entspricht.
6. Verbundhalbleitervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die sechste
Verbundhalbleiterschicht zwischen dem
Verbundhalbleitersubstrat und der ersten
Verbundhalbleiterschicht durch Erstrecken eines
V-Kanals und Exponieren des
Verbundhalbleitersubstrates gebildet ist.
7. Verbundhalbleitervorrichtung nach Anspruch 6, dadurch
gekennzeichnet, daß der V-Kanal in einer
entsprechenden Position zur senkrechten Achse der
ersten Elektrode angeordnet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910005361A KR940005454B1 (ko) | 1991-04-03 | 1991-04-03 | 화합물반도체장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4135986A1 true DE4135986A1 (de) | 1992-10-15 |
Family
ID=19312857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4135986A Ceased DE4135986A1 (de) | 1991-04-03 | 1991-10-31 | Verbundhalbleitervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5181085A (de) |
JP (1) | JPH04324691A (de) |
KR (1) | KR940005454B1 (de) |
DE (1) | DE4135986A1 (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5283447A (en) * | 1992-01-21 | 1994-02-01 | Bandgap Technology Corporation | Integration of transistors with vertical cavity surface emitting lasers |
US5408105A (en) * | 1992-02-19 | 1995-04-18 | Matsushita Electric Industrial Co., Ltd. | Optoelectronic semiconductor device with mesa |
US5323026A (en) * | 1992-08-03 | 1994-06-21 | Xerox Corporation | Semiconductor laser with integrated phototransistor for dynamic power stabilization |
US5563902A (en) * | 1994-08-23 | 1996-10-08 | Samsung Electronics, Co. Ltd. | Semiconductor ridge waveguide laser with lateral current injection |
SE511314C2 (sv) * | 1997-02-07 | 1999-09-06 | Ericsson Telefon Ab L M | Framställning av heterobipolär transistor och laserdiod på samma substrat |
US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
EP1290733A1 (de) * | 2000-05-31 | 2003-03-12 | Motorola, Inc. | Halbleiterbauelement und dessen herstellungsverfahren |
WO2002009187A2 (en) * | 2000-07-24 | 2002-01-31 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
US20020096683A1 (en) * | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
US20030010992A1 (en) * | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Semiconductor structure and method for implementing cross-point switch functionality |
US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
US6855992B2 (en) * | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
US20030036217A1 (en) * | 2001-08-16 | 2003-02-20 | Motorola, Inc. | Microcavity semiconductor laser coupled to a waveguide |
US20030071327A1 (en) * | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
US20040012037A1 (en) * | 2002-07-18 | 2004-01-22 | Motorola, Inc. | Hetero-integration of semiconductor materials on silicon |
US20040069991A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Perovskite cuprate electronic device structure and process |
US20040070312A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Integrated circuit and process for fabricating the same |
US6965128B2 (en) * | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
US7020374B2 (en) * | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
US20040164315A1 (en) * | 2003-02-25 | 2004-08-26 | Motorola, Inc. | Structure and device including a tunneling piezoelectric switch and method of forming same |
CN104377547B (zh) * | 2014-11-19 | 2017-07-21 | 北京工业大学 | 一种GaN基HEMT和LD单片集成的直接调制半导体激光器结构及其生长过程 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3138804A1 (de) * | 1980-10-06 | 1982-06-03 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Halbleiteranordnung mit lokalisierten elektrolumineszierenden dioden |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4349906A (en) * | 1979-09-18 | 1982-09-14 | Xerox Corporation | Optically controlled integrated current diode lasers |
JPS59987A (ja) * | 1982-06-26 | 1984-01-06 | Semiconductor Res Found | 半導体レ−ザ |
US4956682A (en) * | 1987-04-28 | 1990-09-11 | Matsushita Electric Industrial Co., Ltd. | Optoelectronic integrated circuit |
DE69030129T2 (de) * | 1989-04-12 | 1997-10-09 | Sumitomo Electric Industries | Herstellungsverfahren einer integrierten Halbleiterschaltung |
US5038185A (en) * | 1989-11-30 | 1991-08-06 | Xerox Corporation | Structurally consistent surface skimming hetero-transverse junction lasers and lateral heterojunction bipolar transistors |
-
1991
- 1991-04-03 KR KR1019910005361A patent/KR940005454B1/ko not_active IP Right Cessation
- 1991-10-22 US US07/780,466 patent/US5181085A/en not_active Expired - Lifetime
- 1991-10-30 JP JP3284744A patent/JPH04324691A/ja active Pending
- 1991-10-31 DE DE4135986A patent/DE4135986A1/de not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3138804A1 (de) * | 1980-10-06 | 1982-06-03 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Halbleiteranordnung mit lokalisierten elektrolumineszierenden dioden |
Non-Patent Citations (2)
Title |
---|
"Appl. Phys. Lett." 57(1990) S. 2750-2752 * |
"Electronics Letters" 19(1983) S. 194-196 * |
Also Published As
Publication number | Publication date |
---|---|
KR920020697A (ko) | 1992-11-21 |
KR940005454B1 (ko) | 1994-06-18 |
JPH04324691A (ja) | 1992-11-13 |
US5181085A (en) | 1993-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4135986A1 (de) | Verbundhalbleitervorrichtung | |
DE102017124871B4 (de) | Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung | |
DE3738670C2 (de) | Leitfähigkeitsmodulierter MOSFET | |
DE2824133A1 (de) | Feldgesteuerter thyristor | |
DE102011077841A1 (de) | Leistungshalbleitervorrichtung | |
EP0833391A1 (de) | Halbleitervorrichtung auf III-V Halbleitersubstrat und Verfahren zu dessen Herstellung | |
DE2832154C2 (de) | ||
EP0657941B1 (de) | Steuerbares Leistungshalbleiterbauelement mit Pufferzone und Verfahren zu dessen Herstellung | |
DE2608562A1 (de) | Halbleiteranordnung zum erzeugen inkohaerenter strahlung und verfahren zu deren herstellung | |
DE3027599C2 (de) | ||
DE112021002169T5 (de) | Halbleitervorrichtung | |
DE4026121B4 (de) | Leitfähigkeitsmodulations-MOSFET | |
DE102004017723A1 (de) | In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE69930715T2 (de) | Elektronische Halbleiterleistung mit integrierter Diode | |
DE2754412A1 (de) | Leistungstransistor und verfahren zu dessen herstellung | |
DE19521751A1 (de) | MOS-gesteuerter Thyristor | |
EP0176028B1 (de) | Verfahren zur Herstellung einer Laserdiode mit vergrabener aktiver Schicht und mit seitlicher Strombegrenzung durch selbstjustierten pn-übergang | |
DE102016104757B4 (de) | Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors | |
DE3527269C2 (de) | ||
EP0285923B1 (de) | Gate-Ausschaltthyristor und Verfahren zu dessen Herstellung | |
DE2848576C2 (de) | ||
EP0206350A2 (de) | Thyristor mit verminderter Mittelzonendicke | |
DE2909795C2 (de) | Halbleiter-Schaltvorrichtung | |
DE2431011A1 (de) | Halbleitervorrichtung | |
DE3033731C2 (de) | Statische bipolare Speicherzelle und aus solchen Zellen aufgebauter Speicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |