DE4029060A1 - Verfahren zur herstellung von bauteilen fuer elektronische, elektrooptische und optische bauelemente - Google Patents

Verfahren zur herstellung von bauteilen fuer elektronische, elektrooptische und optische bauelemente

Info

Publication number
DE4029060A1
DE4029060A1 DE4029060A DE4029060A DE4029060A1 DE 4029060 A1 DE4029060 A1 DE 4029060A1 DE 4029060 A DE4029060 A DE 4029060A DE 4029060 A DE4029060 A DE 4029060A DE 4029060 A1 DE4029060 A1 DE 4029060A1
Authority
DE
Germany
Prior art keywords
layer
crystalline
crystal
mixed crystal
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4029060A
Other languages
English (en)
Other versions
DE4029060C2 (de
Inventor
Siegfried Mantl
Bernd Hollaender
Rainer Butz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Priority to DE4029060A priority Critical patent/DE4029060C2/de
Priority to EP91115340A priority patent/EP0475378B1/de
Priority to CA002051154A priority patent/CA2051154C/en
Priority to JP3233480A priority patent/JPH076950A/ja
Priority to US07/759,571 priority patent/US5735949A/en
Publication of DE4029060A1 publication Critical patent/DE4029060A1/de
Application granted granted Critical
Publication of DE4029060C2 publication Critical patent/DE4029060C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Bauteilen für elektrooptische Bau­ elemente, bestehend aus Substrat und darauf abge­ schiedenem, kristallinem Film.
Häufig wird die Herstellung einkristalliner Filme durch das zur Verfügung stehende Substratmaterial stark begrenzt bzw. die Qualität der Filme vermin­ dert. Unterschiedliche Kristallstrukturen sowie un­ terschiedliche Gitterparameter (Gitterfehlanpassung) zwischen Substrat und Schichtmaterial machen z. B. eine Epitaxie auf Si-Scheiben nur in ganz speziellen Fällen möglich. Werden bei nicht angepaßten Gitter­ parametern Schichten abgeschieden, hat dies zur Fol­ ge, daß bei Schichtdicken, die für Bauelemente häufig erforderlich sind, Versetzungen an der Grenz­ fläche eingebaut werden. Da sich die meisten dieser Versetzungen durch die neu gewachsene Schicht hin­ durch fortsetzen, verschlechtern sie die elektri­ schen und insbesondere die optischen Eigenschaften des Schichtmaterials erheblich. Alternative Verfah­ ren, wie z. B. das Abscheiden auf porösem Si, waren bisher wenig erfolgreich.
Aufgabe der Erfindung ist es, ein Verfahren der ein­ gangs bezeichneten Art zu schaffen, bei dem die oben angegebenen Nachteile weitgehend vermieden werden.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein kristallines Substrat mit vergrabener, amorpher Schicht und darauf aufgebrachter einkristal­ liner Schicht eingesetzt und diese einkristalline Schicht in einen Mischkristall oder eine chemische Verbindung umgewandelt wird, die entweder dem ge­ wünschten kristallinen Film entsprechen oder jeweils in ihrer Gitterstruktur dem gewünschten Kristallfilm näher kommen als die ursprüngliche kristalline Schicht.
Durch die erfindungsgemäße Umwandlung der einkri­ stallinen Oberflächenschicht in einen Legierungs­ kristall (Mischkristall) oder eine chemische Verbin­ dung werden die nicht angepaßten Kristallgitter durch eine amorphe Schicht getrennt und die Bildung eines Versetzungsnetzwerkes verhindert, da an der kristallin-amorphen Grenzfläche im Gegensatz zu nicht angepaßten Kristallstrukturen keine Kohärenz­ spannungen auftreten. Entweder ist die so hergestell­ te Schicht bereits das gewünschte Produkt, der ge­ wünschte Film oder sie bildet eine geeignete Basis (Pufferschicht) für das Aufwachsen einer weiteren Schicht des gewünschten Films, d. h. sie ist Keim­ schicht für das weitere einkristalline Wachstum des gewünschten Films.
Die Umwandlung der einkristallinen Oberflächenschicht kann auf verschiedene Weise durchgeführt werden. So ist es beispielsweise möglich, daß die zur Bildung des Mischkristalls oder der chemischen Verbindung erforderliche Komponente auf der einkristallinen Schicht deponiert wird und gleichzeitig oder an­ schließend eine Erwärmung der Schicht erfolgt, um durch thermische Diffusion und/oder chemische Reak­ tion eine Homogenisierung der kristallinen Schicht bzw. Bildung des Mischkristalls oder der Verbindung zu erzielen.
Eine alternative Verfahrensweise besteht darin, daß die zur Bildung des Mischkristalls oder der chemi­ schen Verbindung erforderliche Komponente durch Ionen­ implantation in die einkristalline Schicht einge­ bracht wird, wobei der Ionenimplantation eine Glüh­ behandlung nachgeschaltet sein kann.
Bei dem sich bildenden Mischkristall (Legierungskri­ stall) kann die Konzentration der Komponenten in Wachstumsrichtung sich ändern, wobei in einem nicht ideal gitterangepaßten System in der umgewandelten Schicht ein Gradient im Gitterparameter in Wachstums­ richtung entsteht.
Eine weitere, alternative Verfahrensweise zur Umwand­ lung der einkristallinen Schicht besteht darin, daß die zur Bildung des Mischkristalls bzw. der chemi­ schen Verbindung erforderliche Komponente auf der einkristallinen Schicht mittels Epitaxie abgeschie­ den wird und während oder nach der epitaktischen Abscheidung der Komponenten eine Glühbehandlung vor­ genommen wird.
Wie sich gezeigt hat, kann sich der Gitterparameter der umgewandelten Schicht wesentlich von dem des Substratmaterials unterscheiden, wobei sich eine höhere Kristallqualität als mit herkömmlichen Ver­ fahren erreichen läßt. Aufgrund dessen weist diese Schicht eine höhere Temperaturbeständigkeit auf.
Durch die Verwendung eines Substrats mit einer elek­ trisch isolierenden, vergrabenen, amorphen Schicht (wie z. B. bei SIMOX-Wafern) ist der neue Film zudem dielektrisch vom Substrat isoliert. Damit weist das erfindungsgemäße Bauteil alle inhärenten Vorteile der SIMOX-Strukturen (isolation electronics) für mikroelektronische Anwendungen, wie z. B. Hochfrequenz­ verhalten.
In der Zeichnung wird zur Verdeutlichung der erfin­ dungsgemäßen Verfahrensweise in schematischen Dar­ stellungen ein nach der bisherigen Verfahrensweise hergestelltes Bauteil mit einem nach dem erfindungs­ gemäßen Verfahren hergestellten Bauteil verglichen.
Es zeigen:
Fig. 1 ein Bauteil, das nach dem bisherigen Verfahren mit Heteroepitaxie auf nicht­ gitterangepaßtem Substrat hergestellt wurde;
Fig. 2 ein nach dem erfindungsgemäßen Verfahren hergestelltes Bauteil.
Wie aus Fig. 1 zu ersehen ist, gelingt es nach dem bisherigen Verfahren nicht, auf dem Substrat eine einkristalline Oberflächenschicht, den gewünschten Film, ohne das Entstehen eines Versetzungsnetzwerkes abzuscheiden.
Bei dem in Fig. 2 dargestellten Bauteil ist das einkristalline Substrat, das eine andere Gitterstruk­ tur besitzt als der gewünschte Film, von der ein­ kristallinen Oberflächenschicht (dem Film) durch eine amorphe Schicht getrennt. Ein Versetzungsnetz­ werk tritt dabei nicht auf.
Ausführungsbeispiel 1 Einkristalliner Si-Ge Mischkristall auf SiO2 Isolationsschicht
Als Substrat wurde ein SIMOX-Wafer (SIMOX = separation by implantation of oxygen) verwendet. Diese käuflichen Substrate bestehen aus einer Si- Scheibe mit einer vergrabenen, amorphen Silicium­ dioxid-Schicht und einer einkristallinen Si-Ober­ flächenschicht.
Die Si-Oberflächenschicht wurde zunächst durch Plas­ maätzen auf eine Dicke von ca. 20 nm abgedünnt. Das so präparierte Substrat wurde in einer Epitaxiean­ lage mittels Molekularstrahlepitaxie (MBE) - wie in der Si-Epitaxie üblich - gereinigt, um eine per­ fekte und saubere Oberfläche zu erhalten. Anschließend wurden bei 450°C Si und Ge im Verhältnis 80 : 20 abgeschieden. Durch nachfolgendes Tempern (1100°C, 30s) wurde eine vollständige Homogenisierung der Si-Keimschicht und des aufgebrachten Si-Ge-Films erreicht.
Die so hergestellten Si-Ge-Schichten können entweder direkt verwendet werden oder als Zwischenschicht für weiteres epitaktisches Wachstum von Heterostruk­ turen und Übergittern dienen.
Ausführungsbeispiel 2 Einkristallines Kobaldsilicid auf Siliciumdioxid
Ausgangsmaterial war erneut eine Siliciumscheibe mit einer vergrabenen SiO2-Schicht, ein SIMOX-Wafer.
Die einkristalline Si-Oberflächenschicht wurde erst chemisch gereinigt und mit Plasma­ ätzen auf die gewünschte Dicke abgedünnt. Anschließend wurde in einer Aufdampfanlage, unter Ultrahochvakuum­ bedingungen, das Co aufgedampft. Die Silicidbildung erfolgte in situ in der Anlage durch thermische Be­ handlung.
Die erzielbaren Schichtdicken hängen von dem gewähl­ ten System ab. Im vorliegenden Falle des CoSi2 ergab eine 100 nm dicke Si-Ausgangsschicht mit einem auf­ gebrachten Co-Film von 28 nm Dicke nach Ablauf der Festkörperepitaxie eine Silicidschichtdicke von eben­ falls 100 nm. Die für ein vollständiges Durchreagieren der CoSi2-Schicht erforderlichen Temperaturen und Anlaß­ zeiten betrugen ca. 600°C und 30 min.
Das so hergestellte Bauteil besaß eine einkristalline Silicidschicht hoher elektrischer und kristalliner Qualität auf einer elektrisch isolierenden SiO2-Schicht.

Claims (6)

1. Verfahren zur Herstellung von Bauteilen für elektro­ nische, elektrooptische und optische Bauelemente, bestehend aus Substrat und darauf abgeschiedenem, kristallinem Film, dadurch gekennzeichnet, daß ein kristallines Substrat mit vergrabener, amor­ pher Schicht und darauf hergestellter einkristal­ liner Schicht eingesetzt und diese einkristalline Schicht in einen Mischkristall oder eine chemische Verbindung umgewandelt wird, die entweder dem ge­ wünschten kristallinen Film entsprechen oder jeweils in ihrer Gitterstruktur dem gewünschten Kristallfilm näher kommen als die ursprüngliche kristalline Schicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zur Bildung des Mischkristalls oder der chemischen Verbindung erforderliche Komponente auf der einkristallinen Schicht deponiert wird und gleichzeitig oder anschließend eine Erwärmung der Schicht erfolgt, um durch thermische Diffusion und/oder chemische Reaktion eine Homogenisierung der kristallinen Schicht bzw. Bildung des Mischkri­ stalls oder der Verbindung zu erzielen.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zur Bildung des Mischkristalls oder der chemischen Verbindung erforderliche Komponente durch Ionenimplantation in die einkristalline Schicht ein­ gebracht wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Ionenimplantation eine Glühbehandlung nachgeschaltet ist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zur Bildung des Mischkristalls bzw. der chemischen Verbindung erforderliche Komponente auf der einkristallinen Schicht mittels Epitaxie abge­ schieden wird und während oder nach der epitakti­ schen Abscheidung der Komponente eine Glühbehandlung vorgenommen wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dicke der einkristallinen Schicht zuvor an das Verfahren der Umwandlung angepaßt wird.
DE4029060A 1990-09-13 1990-09-13 Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente Expired - Fee Related DE4029060C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE4029060A DE4029060C2 (de) 1990-09-13 1990-09-13 Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente
EP91115340A EP0475378B1 (de) 1990-09-13 1991-09-11 Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
CA002051154A CA2051154C (en) 1990-09-13 1991-09-11 Method of producing electronic, electrooptical and optical components
JP3233480A JPH076950A (ja) 1990-09-13 1991-09-12 電子、電光および光学的な構成要素に対する構造部品を作製する方法
US07/759,571 US5735949A (en) 1990-09-13 1991-09-13 Method of producing electronic, electrooptical and optical components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4029060A DE4029060C2 (de) 1990-09-13 1990-09-13 Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente

Publications (2)

Publication Number Publication Date
DE4029060A1 true DE4029060A1 (de) 1992-03-19
DE4029060C2 DE4029060C2 (de) 1994-01-13

Family

ID=6414180

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4029060A Expired - Fee Related DE4029060C2 (de) 1990-09-13 1990-09-13 Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente

Country Status (5)

Country Link
US (1) US5735949A (de)
EP (1) EP0475378B1 (de)
JP (1) JPH076950A (de)
CA (1) CA2051154C (de)
DE (1) DE4029060C2 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6749687B1 (en) 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
US6562128B1 (en) 2001-11-28 2003-05-13 Seh America, Inc. In-situ post epitaxial treatment process
US6338756B2 (en) 1998-06-30 2002-01-15 Seh America, Inc. In-situ post epitaxial treatment process
US6184112B1 (en) * 1998-12-02 2001-02-06 Advanced Micro Devices, Inc. Method of forming a MOSFET transistor with a shallow abrupt retrograde dopant profile
JP2001050874A (ja) * 1999-08-04 2001-02-23 Mitsubishi Electric Corp 半導体基板の検査方法
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6638838B1 (en) * 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US7046719B2 (en) 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US20030016567A1 (en) * 2001-07-23 2003-01-23 Motorola, Inc. Apparatus including a memory system that utilizes independently accessible arrays for transaction based on processing
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US6793731B2 (en) * 2002-03-13 2004-09-21 Sharp Laboratories Of America, Inc. Method for recrystallizing an amorphized silicon germanium film overlying silicon
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
US6703293B2 (en) * 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
TWI452703B (zh) * 2007-11-16 2014-09-11 Semiconductor Energy Lab 光電轉換裝置及其製造方法
US8962376B2 (en) * 2009-04-21 2015-02-24 The Silanna Group Pty Ltd Optoelectronic device with lateral pin or pin junction
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
US4357183A (en) * 1980-08-13 1982-11-02 Massachusetts Institute Of Technology Heteroepitaxy of germanium silicon on silicon utilizing alloying control
JPS5748246A (en) * 1980-08-13 1982-03-19 Fujitsu Ltd Manufacture of semiconductor device
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
US5047111A (en) * 1985-03-16 1991-09-10 Director-General Of The Agency Of Industrial Science And Technology Method of forming a metal silicide film
JPH0770711B2 (ja) * 1986-06-05 1995-07-31 株式会社日本自動車部品総合研究所 半導体装置
US4902642A (en) * 1987-08-07 1990-02-20 Texas Instruments, Incorporated Epitaxial process for silicon on insulator structure
DE3743734C2 (de) * 1987-12-23 1996-09-26 Licentia Gmbh Verfahren zur Herstellung von vergrabenen, isolierenden Schichten und damit hergestellter Halbleiterkörper
JPH02237109A (ja) * 1989-03-10 1990-09-19 Hitachi Cable Ltd 半導体装置の製造方法
JPH0311728A (ja) * 1989-06-09 1991-01-21 Seiko Epson Corp 固相エピタキシャル
US4975387A (en) * 1989-12-15 1990-12-04 The United States Of America As Represented By The Secretary Of The Navy Formation of epitaxial si-ge heterostructures by solid phase epitaxy

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. Lett. 55(20), Nov. 89, pp. 2075-2077 *
ibid. pp. 29-39 *
J. Vac. Sci. Tech. B8(2)M./A. 1990, pp. 297-300 *
Jap. J. Appl. Phys., Vol. 29, No. 7, 1990, pp. L 1059-L 1061 *
Material Research Soc. Symp. Proc., Vol. 107, 1988, pp. 513-518 *

Also Published As

Publication number Publication date
DE4029060C2 (de) 1994-01-13
US5735949A (en) 1998-04-07
EP0475378A1 (de) 1992-03-18
CA2051154C (en) 2000-12-12
EP0475378B1 (de) 1998-01-07
JPH076950A (ja) 1995-01-10
CA2051154A1 (en) 1992-03-14

Similar Documents

Publication Publication Date Title
DE4029060C2 (de) Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente
DE69530859T2 (de) Verfahren zur herstellung einer mehrschicht-solarzelle
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE69133416T2 (de) Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen
DE1933690C3 (de) Verfahren zum Herstellen eines mindestens bereichsweise einkristallinen Films auf einem Substrat
DE69728022T2 (de) Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
DE19859429A1 (de) Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
DE4138121C2 (de) Verfahren zur Herstellung einer Solarzelle
DE19802977A1 (de) Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
DE3335189A1 (de) Verfahren zum herstellen einer heterostruktur
DE3422750A1 (de) Verfahren zum herstellen einer schicht aus einem mehrbestandteilmaterial
DE19751294A1 (de) Halbleiter-Einrichtung und Verfahren zu ihrer Herstellung
DE2036621A1 (de) Zusammengesetzter Korper
DE3112186A1 (de) Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
DE102018213434A1 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
EP0538611A1 (de) Mehrschichtige Zusammensetzung mit einer Schicht aus monokirstallinem Beta-Siliziumkarbid
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE10009876B4 (de) Verfahren zum Bilden eines einkristallinen Films
DE3613012C2 (de)
DE4193392C2 (de) Verfahren zur Herstellung einer Solarzelle mittels eines Epitaxialwachstumsverfahrens
DE4440072C1 (de) Verfahren zur Herstellung einer vergrabenen monokristallinen Siliziumcarbidschicht
DE3124456C2 (de) Halbleiterbauelement sowie Verfahren zu dessen Herstellung
DE69938609T2 (de) Epitaktisches substrat aus aluminium-galliumnitrid-halbleitern und herstellungsverfahren dafür
DE4113143C2 (de) Verfahren zur Herstellung eines Schichtsystems und Schichtsystem
JP2800060B2 (ja) 半導体膜の製造方法

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee