DE4024360A1

DE4024360A1 - Heart frequency classification circuit - compares input signal with normal and critical threshold values to detect abnormal increase rate

Info

Publication number: DE4024360A1
Application number: DE4024360A
Authority: DE
Inventors: Wolfgang Dr Ing Geistert; Ulrich Dipl Ing Tietze; Joachim Prof Dr Witte; Hansjuergen Dr Med Bondke
Original assignee: Transformatoren und Roentgenwerk GmbH
Current assignee: Transformatoren und Roentgenwerk GmbH
Priority date: 1989-09-08
Filing date: 1990-08-01
Publication date: 1991-03-21
Also published as: DD287649A5

Abstract

The classification circuit, using the variation rate of the heart frequency signal amplitude, has two measuring comparators (M1, M2) receiving the input signal (E) obtained from the heart beat and respective signal threshold values (A1, S2). The output of the first measuring comparator (M1) is fed to the data input of a history memory (H), receiving a clock signal (C) at its write input. The output of the history memory (H) is fed to a decoder circuit (D), in turn fed to a memory element (SP), receiving the output of the second measuring comparator (M2) via a delay stage (V). The clock signal (C) may be fixed or programmable, or alternatively it is obtained from the supplied input signal. ADVANTAGE - Simplified circuit allowing full scale integration.

Description

Die Erfindung betrifft eine Schaltunganordnung zur Klassi fizierung der Änderungsgeschwindigkeit der Signalgröße Herzfrequenz. Sie kann zum Beispiel in automatischen implan tierbaren Defibrillatoren/Kardiovertern eingesetzt werden.The invention relates to a circuit arrangement for classi Determination of the rate of change of the signal size Heart rate. You can, for example, in automatic implan animal defibrillators / cardioverters are used.

In automatischen implantierbaren Defibrillatoren/Kardiover tern werden u. a. Schaltungen eingesetzt, mit denen, nachdem die Herzfrequenz einen bestimmten kritischen Grenzwert über schritten hat, unterschieden werden soll, ob sich die Herz frequenz zuvor sprunghaft oder langsam in Richtung dieses Grenzwertes änderte. Von Zipes u. a. wird im "New England Journal od Medicine" (Aug. 23), 1984, S. 485-490 unter der Überschrift "Early experience with an implantable cardio verter" ein solches Verfahren beschrieben. Dieses vergleicht nach Erkennen einer zu schnellen Herzfrequenz die Perioden dauer eines tachykarden Herzschlages mit der Periodendauer des letzten normalen Herzschlages. Übersteigt die Differenz der beiden Periodendauern einen bestimmten programmierbaren Wert, so gilt die Änderung als plötzlich und sprunghaft. Dieses Verfahren hat den Nachteil, daß nur ein einzelnes ver gangenes Herschlagintervall zur Bestimmung der Sprunghaftig keit herangezogen wird und die Schaltung deshalb im praktischen Einstz nicht zuverlässig funktioniert, da aufgrund der ge ringen Signalamplituden immer mit Störungen gerechnet werden muß, die zu einer Fehldetektion führen. Unter einer Fehldetek tion sei hier verstanden, daß ein tatsächlicher aufgetretener Herzschlag nicht erkannt wird oder daß vom Herzschlagdetektor ein Herzschlag gemeldet wird, obwohl tatsächlich kein solcher aufgetreten ist. In der US-PS 47 96 620 ist ein anders, kom pliziertes Verfahren beschrieben, das außer dem zu kurzen Herzschlagintervall, welches zum Start des Detektionsalgo rithmus führte, ein oder zwei weitere (davor- oder dahinter liegende) Herzschlagintervalle zur Bestimmung heranzieht, ob ein plötzlicher Frequenzansteig vorlag oder nicht. Auch bei diesem Verfahren sind jedoch Fälle denkbar, bei denen eine Fehler detektion zu einer falschen Entscheidung führt.In automatic implantable defibrillators / cardiover tern will u. a. Circuits used with those after the heart rate exceeds a certain critical limit has made a distinction, whether the heart frequency suddenly or slowly towards this Limit changed. From Zipes u. a. is published in "New England Journal od Medicine "(Aug. 23), 1984, pp. 485-490 under the Headline "Early experience with an implantable cardio described such a method. This compares the periods after recognizing a too fast heart rate duration of a tachycardic heartbeat with the period of the last normal heartbeat. Exceeds the difference of the two periods a specific programmable Value, the change is considered sudden and erratic. This method has the disadvantage that only a single ver Current beat interval to determine discontinuous speed is used and the circuit is therefore practical Does not work reliably because of the ge ringing signal amplitudes can always be expected with interference must lead to incorrect detection. Under a mistake tion is understood here that an actual occurred Heartbeat is not detected or that is from the heartbeat detector a heartbeat is reported, although actually not occured. In US-PS 47 96 620 is a different, com described a complicated procedure, which besides being too short Heartbeat interval, which is the start of the detection algo rithmus led, one or two more (before or after lying heartbeat intervals to determine whether a sudden frequency increase or not. This one too However, procedures are conceivable where an error occurs detection leads to a wrong decision.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsan ordnung zu schaffen, mit der es nach Überschreitung eines kritischen Grenzwertes durch die Herzfrequenz auf zuverlässige Weise möglich ist, festzustellen, ob sich die Herzfrequenz sprunghaft oder langsam aus ihrem Normalbereich heraus in Richtung dieses Grenzwertes geändert hat. Die Schaltungsan ordnung soll auch im Falle einer bestimmten Anzahl von Fehl detektionen eine richtige Entscheidung treffen. Unter Fehl detektion soll hierbei sowohl die Nichterkennung eines tat sächlich vorhandenen Ereignisses, d. h. Herzschlages, als auch die Erkennung eines tatsächlich nicht vorhandenen Er eignisses verstanden werden.The invention has for its object a circuit to create order with which it is exceeded after a critical limit through the heart rate to reliable Way is possible to determine whether the heart rate erratic or slow out of their normal range Direction of this limit has changed. The circuit order should also in the case of a certain number of mistakes detections make the right decision. Under mistake Detection is supposed to be both the non-detection of an act actual event, d. H. Heartbeat when also the detection of an actually non-existent Er event can be understood.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß zwei ein gangsseitig mit einem vom Herzschlag abgeleiteten Eingangs signal beaufschlagte Meß- und Vergleichsschaltungen vorgesehen sind, daß der ersten Meß- und Vergleichsschaltung eingangs seitig außerdem ein erster Schwellwert zugeführt ist, daß der zweiten Meß- und Vergleichsschaltung eingangsseitig außer dem ein zweiter Schwellwert zugeführt ist, daß ein History speicher vorgesehen ist, dessen Dateneingang mit dem Ausgang der ersten Meß- und Vergleichsschaltung verbunden ist, daß der Schreibeingang des Historyspeichers mit einem Taktsignal beaufschlagt ist, daß eine Dekodierschaltung vorgesehen ist, die eingangsseitig an die Ausgänge des Historyspeichers geschaltet ist, daß der Ausgang der Dekodierschaltung mit dem Dateneingang eines Speicherelementes verbunden ist und daß der Schreibeingang des Speicherelementes an den Ausgang der zweiten Meß- und Vergleichsschaltung geschaltet ist. Wesentlich ist, daß die interessierende Signalgröße des Eingangs signals von den beiden Meß- und Vergleichsschaltungen gemes sen und mit zwei Schwellwerten verglichen wird. Die Schwell werte können dabei programmierbar oder steuerbar sein. Der zur zweiten Meß- und Vergleichsschaltung gehörige zweite Schwellwert stellt einen kritischen Grenzwert für besagte Signalgröße dar. Der zur ersten Meß- und Vergleichsschaltung gehörige erste Schwellwert liegt näher am Normalwert der besagten Signalgröße als der zweite Schwellwert und grenzt einen bereits außerhalb des Normalbereiches liegenden, aber noch unkritischen Zwischenbereich ab, der von der Signalgröße durchschritten wird, wenn sie sich langsam ändert, aber über sprungen wird, wenn sie sich plötzlich ändert. In einer weite ren Ausgestaltung der Erfindung ist es möglich, daß der erste Schwellwert automatisch aus dem zweiten Schwellwert errechnet wird. Das Ergebnis der ersten Meß- und Vergleichs schaltung sei positiv, wenn die gemessene Signalgröße jenseits des ersten Schwellwertes, also einerseits bereits nicht mehr im Nor malbereich, aber andererseits nicht unbedingt schon jenseits des kritischen Grenzwertes liegt. Die Vergleichergebnisse der ersten Meß- und Vergleichsschaltung werden in von einem Taktsignal bestimmen Abständen in den Historyspeicher einge speichert. Die Einspeicherung kann je nach Erfordernis in festen oder programmierbaren Zeitabständen oder vom Eingangs signal abgeleitet, z. B. bei jedem Herzschlag, erfolgen. Der Historyspeicher kann beispielsweise als Schieberegister oder als Speicher mit wahlfreiem Zugriff ausgebildet sein. Die Dekodierschaltung wertet eine bestimmte, einem Betrachtungszeit raum äquivalente Anzahl der im Historyspeicher abgespeicherten Vergleichsergebnisse aus und liefert ein logisches Ausgangs signal, welches darüber Auskunft gibt, ob das Verhältnis von positiven zu negativen Vergleichsergebnissen einen bestimmten Wert überschreitet oder nicht bzw. ob die Anzahl von positiven oder negativen Vergleichsergebnissen einen bestimmten Wert überschreitet oder nicht. Wenn die interessierende Signal größe den kritischen Grenzwert überschreitet, kann somit festgestellt werden, ob sie sich plötzlich und sprunghaft aus dem Normalbereich heraus in Richtung Grenzwert geändert hat - in diesem Fall stehen überwiegend negative Vergleichs ergebnisse im Historyspeicher - oder ab sie sich vorher eine Zeit lang im Bereich zwischen Normalbereich und Grenz wert aufgehalten hat, sich also offenbar langsam aus dem Normalbereich heraus in Richtung Grenzwert geändert hat - in diesem Fall stehen überwiegend positive Vergleichsergebnisse im Historyspeicher. Die Anzahl der in die Betrachtung einzu beziehenden vergangenen Vergleichsergebnisse und damit die minimale Speicherkapazität des Historyspeichers richtet sich nach der notwendigen Größe des Betrachtungszeitraums und der gewünschten Sicherheit gegenüber Fehldetektionen. Je mehr Vergleichsergebnisse in die Betrachtung einbezogen werden, desto zuverlässiger arbeitet die Schaltung trotz Fehldetek tionen, desto höher wird aber auch der Schaltungsaufwand. Die Dekodierschaltung kann im einfachsten Fall als kombina torische Logikschaltung ausgebildet sein. Denkbar wären aber beispielsweise auch Dekodierschaltungen, die als eine Kombi nation aus einer Zählerschaltung und einer kombinatorischen Schaltung ausgebildet sind. Der Zähler würde dann beispiels weise in die eine Richtung zählen, wenn ein positives bzw. negatives Vergleichsergebnis in den Historyspeicher eingeschrie ben wird und in die andere Richtung zählen, wenn ein positives bzw. negatives Vergleichsergebnis aus dem betrachteten Bereich des Historyspeichers entfernt, also z. B. herausgeschoben wird. Aus dem Zählerstand kann dann durch die Logikschaltung abge lesen werden, wieviele positive bzw. negative Vergleichser gebnisse im Betrachtungszeitraum vorlagen und damit implizit, wie das Verhältnis zwischen positiven und negativen Vergleichs ergebnissen ist. Da die Aussage, ob die Signalgrößenänderung sprunghaft war oder nicht u. U. erst später, wenn noch andere Kriterien erfüllt sind, benötigt wird, ist ein Speicherelement vorgesehen, in das das Ergebnis der Dekodierschaltung einge schrieben wird. Das Einschreibe erfolgt, wenn die zweite Meß- und Vergleichsschaltung meldet, daß die Signalgröße den kritischen Grenzwert erreicht oder überschritten hat oder wenn die Signalgröße einen bestimmten Zeitraum lang an haltend den kritischen Grenzwert erreicht oder überschritten hat. Letztere Möglichkeit wird durch eine Verzögerungsschal tung realisiert, die zwischen den Ausgang der zweiten Meß- und Vergleichsschaltung und den Schreibeingang des Speicherelements geschaltet ist. Die Verzögerungszeit kann fest, programmier bar oder durch das Eingangssignal, also z. B. durch die Herz frequenz bestimmt sein. Der Ausgang des Speicherelements ist gleichzeitig der Ausgang der Klassifizierungsschaltung und zeigt, nachdem die interessierende Signalgröße einen kritischen Grenzwert erreicht hat, an, ob sich die Signal größe zuvor sprunghaft aus dem Normalbereich heraus oder über einen durch den ersten Schwellwert bestimmten Zwischen bereich hinweg langsam geändert hat und damit beispielsweise, ob sich die Herzfrequenz krankhaft oder belastungsbedingt normal erhöht hat.According to the invention the object is achieved in that two one on the aisle side with an input derived from the heartbeat provided signal and comparison circuits are that the first measuring and comparison circuit input side also a first threshold is supplied that the second measuring and comparison circuit on the input side except which is supplied with a second threshold value that a history Memory is provided, the data input with the output the first measuring and comparison circuit is connected that the write input of the history memory with a clock signal is applied that a decoding circuit is provided, the input side to the outputs of the history memory is switched that the output of the decoding circuit with the data input of a memory element is connected and that the write input of the memory element to the output the second measuring and comparison circuit is connected. It is essential that the signal size of interest of the input signals measured by the two measuring and comparison circuits and compared with two threshold values. The swell values can be programmable or controllable. The second belonging to the second measuring and comparison circuit Threshold represents a critical limit for said Signal size represents that of the first measuring and comparison circuit The corresponding first threshold is closer to the normal value of the said signal size as the second threshold and limits one that is already outside the normal range, however still uncritical intermediate range that depends on the signal size is passed if it changes slowly but over will jump if it suddenly changes. In a wide area Ren embodiment of the invention, it is possible that the first threshold value automatically from the second threshold value is calculated. The result of the first measurement and comparison circuit is positive if the measured signal size is beyond of the first threshold, on the one hand no longer in the nor painting area, but on the other hand not necessarily beyond of the critical limit. The comparison results the first measuring and comparison circuit are in one Clock signal determine intervals in the history memory saves. The storage can be done in fixed or programmable intervals or from the entrance signal derived, e.g. B. with every heartbeat. The History memory can be used, for example, as a shift register or be designed as a random access memory. The Decoding circuit evaluates a certain one viewing time equivalent number of rooms stored in the history memory Comparison results and provides a logical output signal which provides information as to whether the ratio of positive to negative comparison results Value exceeds or not or whether the number of positive or negative comparison results a certain value exceeds or not. If the signal of interest size may exceed the critical limit be determined whether they are sudden and erratic changed from the normal range towards the limit value has - in this case there are mostly negative comparisons results in the history memory - or starting with them beforehand for a while in the range between normal range and limit worth stopping, apparently slowly leaving the Normal range has changed towards the limit - in In this case there are mostly positive comparative results in the history memory. The number of to be considered related past comparison results and thus the Minimum memory capacity of the history memory is based according to the necessary size of the observation period and the desired security against false detections. The more Comparison results are included in the consideration, the more reliable the circuit works despite misdetection tion, the higher the switching effort. In the simplest case, the decoding circuit can be combined toric logic circuit. But would be conceivable for example also decoding circuits that act as a combination nation from a counter circuit and a combinatorial Circuit are formed. The counter would then, for example count wisely in one direction if a positive or negative comparison result written into the history memory will count and count in the other direction if a positive or negative comparison result from the area under consideration the history memory removed, e.g. B. is pushed out. From the meter reading can then abge by the logic circuit will read how many positive or negative comparators results were available in the period under review and therefore implicit, like the relationship between positive and negative comparison results. Because the statement of whether the signal size change was erratic or not u. Maybe later, when others Criteria are met is a storage element provided in which the result of the decoding circuit is turned on is written. The enrollment takes place when the second Measuring and comparison circuit reports that the signal size has reached or exceeded the critical limit or if the signal size stays on for a certain period of time holding the critical limit reached or exceeded Has. The latter option is provided by a delay scarf device realized between the output of the second measuring and comparison circuit and the write input of the memory element is switched. The delay time can be fixed, programmable bar or by the input signal, e.g. B. through the heart frequency must be determined. The output of the storage element is also the output of the classification circuit and after the signal size of interest shows a has reached critical limit on whether the signal size previously jumped out of the normal range or about an intermediate determined by the first threshold has slowly changed across the range and thus, for example, whether the heart rate is abnormal or due to exertion has increased normally.

Es ist auch denkbar, die eben beschriebene Schaltung so zu verändern, daß statt der zwei Meß- und Vergleichsschaltungen nur eine Meßschaltung und zwei Vergleichsschaltungen vorge sehen sind. Diese Veränderung wird in den meisten Fällen eine Vereinfachung des Schaltungsaufbaus bedeuten. Die Funktion wird davon nicht berührt. Die erfindungsgemäße Schaltung ist vollständig integrierbar.It is also conceivable to close the circuit just described change that instead of the two measuring and comparison circuits only one measuring circuit and two comparison circuits pre-selected are seen. In most cases, this change will be a Simplification of the circuit structure mean. The function is not affected. The circuit according to the invention is fully integrable.

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In der Zeichnung zeigtThe invention is based on an exemplary embodiment are explained in more detail. In the drawing shows

Fig. 1 eine erfindungsgemäße Schaltungsanordnung zur Klassi fizierung der Änderungsgeschwindigkeit der Signalgröße Herzfrequenz, Fig. 1 shows a circuit arrangement of the invention for classi fication rate of change of signal magnitude heart rate,

Fig. 2 mögliche von einem Herzschlagdetektor kommende Eingangs signale E. Fig. 2 possible signals from a heartbeat detector coming input E.

(a) with a slowly increasing heart rate and one Incorrect detection (heartbeat not recognized),
(b) with a skyrocketing heart rate and one Incorrect detection (heartbeat detected too much),
(c) with a skyrocketing heart rate and one Incorrect detection (heartbeat not recognized).

Gemäß Fig. 1 besteht die Schaltungsanordnung (Fig. 1) aus zwei Meß- und Vergleichsschaltungen M1 und M2, einem als Schiebe register oder Speicher mit wahlfreiem Zugriff ausgebildeten Historyspeicher H, einer als kombinatorische Logikschaltung oder als Kombination aus Zählerschaltung und kombinatorischer Logikschaltung ausgebildeten Dekodierschaltung D, einem Speicher element SP und einer Verzögerungsschaltung V.Referring to FIG. 1, the circuit arrangement (Fig. 1) consists of two measurement and comparison circuits M 1 and M 2, a register as a shift or memory trained random access history memory H, formed a as a combinational logic circuit or as a combination of counter circuit and combinatorial logic circuit Decoding circuit D, a memory element SP and a delay circuit V.

Die Meß- und Vergleichsschaltungen M1, M2 sind dabei eingangs seitig mit einem Eingangssignal E beaufschlagt, das von einer in der Zeichnung nicht dargestellten bekannten Herzschlagdetek torschaltung herrührt, die bei jedem von ihr erkannten Herzschlag einen Impuls abgibt. Außerdem ist diesen Meß- und Vergleichs schaltungen M1, M2 jeweils ein Schwellwert S1 bzw. S2 zuge führt. Ausgangsseitig ist die erste Meß- und Vergleichsschal tung M1 mit dem Dateneingang des Historyspeichers H verbunden, an dessen Schreibeingang ein Taktsignal C liegt. Das Taktsignal C kann ein fester oder programmierbarer Zeittakt oder vom Eingangssignal E abgeleitet sein. Der Ausgang der zweiten Meß- und Vergleichsschaltung M2 arbeitet hingegen unter Zwi schenschaltung der Verzögerungsschaltung V auf den Schreib eingang des Speicherelements SP. Auch die Verzögerungszeit der Verzögerungsschaltung V kann von einem festen oder pro grammierbaren Zeittakt oder vom Eingangssignal E abgeleitet sein. Dem Historyspeicher H ist die Dekodierschaltung D nachgeschaltet, die ihrerseits ausgangsseitig mit dem Daten eingang des Speicherelements SP verbunden ist. Die vorstehend in ihrem Aufbau beschriebene Schaltungsanordnung funktioniert wie folgt:The measuring and comparison circuits M 1 , M 2 are applied to the input side with an input signal E, which comes from a known Herzschlagdetek gate circuit, not shown in the drawing, which emits a pulse at each heartbeat detected by it. In addition, these measuring and comparison circuits M 1 , M 2 each have a threshold value S 1 or S 2 supplied. On the output side, the first measuring and comparison circuit M 1 is connected to the data input of the history memory H, at whose write input a clock signal C is present. The clock signal C can be a fixed or programmable clock or derived from the input signal E. The output of the second measuring and comparison circuit M 2 , however, works with interposition of the delay circuit V on the write input of the memory element SP. The delay time of the delay circuit V can also be derived from a fixed or programmable clock cycle or from the input signal E. The history memory H is followed by the decoding circuit D, which in turn is connected on the output side to the data input of the memory element SP. The circuit arrangement described above works as follows:

Jedes Herzschlagintervall wird von den beiden Meß- und Vergleichs schaltungen M1 und M2 vermessen und mit den zwei Schwellwerten S1 bzw. S2 verglichen. Es ist ein Maß für die augenblickliche Herzfrequenz. Der zur zweiten Meß- und Vergleichsschaltung ge hörige zweite Schwellwert S2 stellt den kritischen Grenzwert der Herzfrequenz dar. Er könnte programmierbar, steuerbar oder fest eingestellt sein, z. B. auf 140 bqm (bqm = beats per minute = Schläge pro Minute). Der zur ersten Meß- und Vergleichsschaltung gehörige erste Schwellwert liegt näher am Normalwert der Herzfrequenz von beispielsweise 70 bqm, z. B. bei 100 bqm. Er könnte ebenfalls programmierbar, steuer bar oder fest eingestellt sein oder auch automatisch aus dem ersten Schwellwert S1 errechnet werden. Das Ergebnis der ersten Meß- und Vergleichsschaltung M1 sei positiv, wenn die gemessene Herzfrequenz über dem ersten Schwellwert S1, also einerseits bereits nicht mehr im Normalbereich, aber andererseits nicht unbedingt schon jenseits des kritischen Grenzwertes liegt. Die Vergleichsergebnisse der ersten Meß- und Vergleichsschaltung M1 werden in von einem Taktsignal C bestimmten Abständen in den Historyspeicher H eingespeichert. Die Einspeicherung erfolge beispielsweise mit jedem neuen, vom Herzschlagdetektor kommenden Impuls. Die Verzögerungs schaltung V ist beispielsweise so gestaltet, daß sie erst dann ein Signal zum Abspeichern des Ergebnisses der Dekodier schaltung D an das Speicherelement SP abgibt, wenn zwei auf einanderfolgende Herzschläge registriert wurden, deren Fre quenz über dem kritischen Grenzwert liegt. Die Zeitpunkte, in denen diese Abspeicherung des Ergebnisses der Dekodier schaltung D und damit die Klassifizierung erfolgt, sind in Fig. 2 mit 2, 4 bzw. 6 gekennzeichnet. Um eine einzelne Fehldetektion mit großer Sicherheit tolerieren zu können, betrachtet die Dekodierschaltung vier Herzschlagintervalle, und zwar die vier unmittelbar vor den besagten zwei aufeinander folgenden tachykarden Herzschlägen, deren Frequenz den kri tischen Grenzwert überschritten hat. Diese vier Herzschlag intervalle stellen den Betrachtungszeitraum dar und sind in Fig. 2 mit B1, B2 bzw. B3 gekennzeichnet. Die beispiel hafte Dekodierschaltung ist so ausgelegt, daß sie dann einen langsamen, schleichenden Übergang zur hohen Herzfrequenz meldet, wenn mindestens 3 der 4 betrachteten Vergleichswerte positiv sind, die Herzfrequenz in diesen Fällen also bereits oberhalb des ersten Schwellwertes S1 lag. Im umgekehrten Fall wird ein plötzlicher, sprunghafter Übergang gemeldet. Dieses Vorgehen sichert ein richtiges Ergebnis auch in Fällen kri tischer Fehldetektionen, wie Fig. 2 zeigt. In Fig. 2(a) ist ein schleichende Erhöhung der Herzfrequenz dargestellt, wo bei ein Herzschlag zum Zeitpunkt 1 vom Herzschlagdetektor nicht erkannt wurde. Betrachtete man nur die beiden Herzschlag intervalle um den Übergang in den kritischen Bereich hinein, so würde dieser Übergang als sprunghaft erscheinen, da ein sehr langes Intervall von einem sehr kurzen gefolgt wird. Die beispielhafte Schaltung klassifiziert den Übergang aber richtig, da 3 der 4 Herzschlagintervalle im Betrachtungszeit raum B1 bereits in den Bereich zwischen den beiden Schwell werten fallen. Fig. 2(b) zeigt einen sprunghaften Übergang, wobei störungsbedingt ein scheinbarer Herzschlag zum Zeitpunkt 3 gemeldet wird. Durch diese Fehldetektion entstehe ein Inter vall, welches im Zwischenbereich liegt und eines welches jenseits des kritischen Grenzwertes liegt. Wenn man nur den Übergang betrachtet, wird hier ein schleichender vorgetäuscht. Von der beispielhaften Schaltung wird er jedoch richtiger weise als sprunghaft klassifiziert, da nur eines der Herz schlagintervalle im Betrachtungszeitraum B2 in den Zwischen bereich fiel. Fig. 2(c) zeigt einen sprunghaften Übergang, wobei ein Herzschlag zum Zeitpunkt 5 nicht detektiert wurde. Auch hier entscheidet die Detektionsschaltung richtig, da nur einer der Vergleichswerte im Betrachtungszeitraum B3 positiv ist. Das Ergebnis der Klassifizierung steht am Ausgang des Speicherelements SP als Ausgangssignal A der Klassifizierungs schaltung zur späteren Verwendung zur Verfügung. Es wäre auch eine Ausgestaltungsform dieser Schaltungsanordnung denkbar, bei der statt der zwei Meß- und Vergleichsschaltungen M1, M2 nur eine Meßschaltung vorgesehen ist, die eingangs seitig mit dem Eingangssignal E beaufschlagt ist und an deren Ausgang zwei Vergleichsschaltungen angeschlossen sind, die das Ergebnis der Meßschaltung mit den beiden Schwellwerten S1, S2 vergleichen. Diese Ausgestaltungsform der Schaltungs anordnung funktioniert im weiteren wie oben beschrieben.Each heartbeat interval is measured by the two measuring and comparison circuits M 1 and M 2 and compared with the two threshold values S 1 and S 2 . It is a measure of the current heart rate. The second threshold and ge associated with the second measurement and comparison circuit S 2 represents the critical limit of the heart rate. It could be programmable, controllable or fixed, z. B. to 140 bqm (bqm = beats per minute = beats per minute). The first threshold value belonging to the first measuring and comparison circuit is closer to the normal value of the heart rate of, for example, 70 bqm, e.g. B. at 100 bqm. It could also be programmable, controllable or fixed, or it could also be calculated automatically from the first threshold value S 1 . The result of the first measuring and comparison circuit M 1 is positive if the measured heart rate is above the first threshold value S 1 , that is to say on the one hand no longer in the normal range, but on the other hand is not necessarily beyond the critical limit value. The comparison results of the first measuring and comparison circuit M 1 are stored in the history memory H at intervals determined by a clock signal C. The storage occurs, for example, with each new pulse coming from the heartbeat detector. The delay circuit V is designed, for example, so that it only emits a signal for storing the result of the decoding circuit D to the storage element SP when two successive heartbeats have been registered, the frequency of which lies above the critical limit value. The times at which this storage of the result of the decoding circuit D and thus the classification takes place are identified in FIG. 2 by 2, 4 and 6 . In order to be able to tolerate a single incorrect detection with great certainty, the decoding circuit considers four heartbeat intervals, namely the four immediately before the said two consecutive tachycardic heartbeats whose frequency has exceeded the critical limit value. These four heartbeat intervals represent the observation period and are labeled B 1 , B 2 and B 3 in FIG. 2. The exemplary decoding circuit is designed in such a way that it then reports a slow, gradual transition to high heart rate if at least 3 of the 4 comparison values considered are positive, the heart rate in these cases was therefore already above the first threshold value S 1 . In the opposite case, a sudden, sudden transition is reported. This procedure ensures a correct result even in the case of critical incorrect detections, as shown in FIG. 2. A gradual increase in heart rate is shown in FIG. 2 (a), where a heartbeat at time 1 was not recognized by the heartbeat detector. If one only considered the two heartbeat intervals around the transition into the critical area, this transition would appear to be erratic, since a very long interval is followed by a very short one. The exemplary circuit correctly classifies the transition, however, since 3 of the 4 heartbeat intervals in the observation period B 1 already fall within the range between the two threshold values. Fig. 2 (b) shows an abrupt transition, whereby interference caused an apparent heartbeat at the time 3 is reported. This incorrect detection results in an interval that lies in the intermediate range and one that lies beyond the critical limit value. If you only look at the transition, a creeping one is faked here. From the exemplary circuit, however, it is correctly classified as erratic, since only one of the heartbeat intervals in the observation period B 2 fell into the intermediate range. Fig. 2 (c) shows an abrupt transition, whereby a heartbeat is not detected at the time. 5 The detection circuit also makes the right decision here, since only one of the comparison values in the observation period B 3 is positive. The result of the classification is available at the output of the memory element SP as the output signal A of the classification circuit for later use. An embodiment of this circuit arrangement would also be conceivable, in which instead of the two measuring and comparison circuits M 1 , M 2, only one measuring circuit is provided, which is supplied with the input signal E on the input side and to the output of which two comparison circuits are connected, which produce the result Compare the measuring circuit with the two threshold values S 1 , S 2 . This embodiment of the circuit arrangement works further as described above.

Claims

1. Circuit arrangement for classifying the rate of change of the signal size heart rate, characterized in that

- that two measuring and comparison circuits (M 1 , M 2 ) are provided on the input side with an input signal (E) derived from the heartbeat,
- That the first measuring and comparison circuit (M 1 ) is also supplied on the input side with a first threshold value (S 1 ),
- that the second measuring and comparison circuit (M 2 ) is also supplied on the input side with a second threshold value (S 2 ),
- That a history memory (H) is provided, the data input is connected to the output of the first measuring and comparison circuit (M 1 ),
a clock signal (C) is applied to the write input of the history memory (H),
- That a decoding circuit (D) is provided, which is connected on the input side to the outputs of the history memory (H),
- That the output of the decoding circuit (D) is connected to the data input of a memory element (SP) and
- That the write input of the memory element (SP) is connected to the output from the second measuring and comparison circuit (M 2 ).

2. Circuit arrangement according to claim 1, characterized in that between the output of the second measuring and comparison circuit (M 2 ) and the write input of the memory element (SP) additionally a delay circuit (V) is connected.

3. Circuit arrangement according to claim 1 or 2, characterized records that the clock signal (C) a fixed or programming real time is.

4. Circuit arrangement according to claim 1 or 2, characterized records that the clock signal (C) from the input signal (E) is leading.

5. Circuit arrangement according to claim 1 or 2, characterized records that the history memory (H) out as a shift register forms is.

6. Circuit arrangement according to claim 1 or 2, characterized records that the history memory (H) as a memory with choice free access is formed.

7. Circuit arrangement according to claim 1 or 2, characterized records that the decoding circuit (D) as a combinatorial Logic circuit is formed.

8. Circuit arrangement according to claim 1 or 2, characterized characterizes the decoding circuit (D) as a combination of Counter circuit and combinatorial logic circuit formed which is the current position in the history memory (H) ven or negative comparison results counts and an output signal that indicates whether this number has a predetermined value exceeds or not.

9. Circuit arrangement according to claim 1 or 2, characterized in that the two threshold values (S 1 , S 2 ) are programmable or controllable.

10. Circuit arrangement according to claim 1 or 2, characterized in that the second threshold value (S 2 ) is automatically derived from the first threshold value (S 1 ).

11. Circuit arrangement according to claim 2, characterized in that the delay time of the delay circuit (V) of a fixed or programmable timing is determined.

12. Circuit arrangement according to claim 2, characterized in that the delay time of the delay circuit (V) from Input signal (E) is derived.

13. Circuit arrangement according to claims 1 to 12, characterized in

- that instead of the two measuring and comparison circuits (M 1 , M 2 ) a measuring circuit and two comparison circuits are provided,
- That the measuring circuit is acted upon on the input side by the input signal (E) and on the output side is connected to the two comparison circuits and
- That the first comparison circuit also the first threshold value (S 1 ) and the second comparison circuit also the second threshold value (S 2 ) is supplied.