DE3934145A1 - Platteneinheit-steuerungsvorrichtung und informationsverarbeitungssystem, das dieselbe enthaelt - Google Patents

Description

Die vorliegende Erfindung betrifft eine Steuervorrichtung für einen externen Speicher und ein Informationsverarbeitungssystem, und insbesondere eine Steuervorrichtung (abgekürzt als "DKC"), die einen Cachespeicher für einen externen Speicher der Art einer Platteneinheit bzw. eines Plattenlaufwerkes (abgekürzt als "DKU") trägt bzw. beinhaltet.

In kürzlich entwickelten Computersystemen hat ein Speicher in der zentralen Verarbeitungseinheit (CPU) wie ein Cachespeicher eine Zugriffszeit, die bezüglich der Geschwindigkeit einige Nanosekunden (ns) bis einige zehn Nanosekunden hoch ist, und ein Hauptspeicher (MS) in der CPU hat einige zehn ns bis einhundert plus einige zehn ns. Weiterhin ist die Verarbeitungs­ geschwindigkeit der zentralen Verarbeitungseinheit in der Größenordnung von Picosekunden (ps) hinsichtlich der Gatter-Verzögerungszeiten bzw. Gatter­ laufzeiten einer hoch integrierten logischen Schaltung (LSI), die die zentrale Verarbeitungseinheit bildet.

In einer magnetischen Platteneinheit bzw. einem magnetischen Plattenlauf­ werk oder dergleichen, welches von der Art eines DASD (Direktzugriffs­ speichereinrichtung) ist, die mit einer Hochgeschwindigkeitsverarbeitungsein­ heit verbunden ist und eine wichtige Rolle insbesondere als ein externer Speicher für das Speichern einer großen Menge von Daten spielt, beträgt andererseits die Zugriffszeit einige zehn ms (Millisekunden) hauptsächlich hinsichtlich bzw. aufgrund der mechanischen Operationen wie das Kopf- Suchen und das Warten auf das Drehen der Magnetplatte, die einen Speicher bildet. Die Datentransfergeschwindigkeit dieser Einrichtung ist mit einigen hundert ns pro Byte auch gering verglichen mit der der zentralen Ver­ arbeitungseinheit, so daß die Datenmenge, die pro Zeiteinheit austauschbar ist, begrenzt ist. Diese Begrenzung des Datendurchsatzes bildet einen er­ heblichen Engpaß beim Verbessern der Verarbeitungskapazität des Computer­ systems als ganzem.

Im allgemeinen hat eine große Menge der in einem externen Speicher ge­ speicherten Daten einen vergleichsweise geringen Bereich, der von der zentralen Verarbeitungseinheit innerhalb einer vorbestimmten Zeit erreichbar bzw. zugreifbar ist. Mit anderen Worten, er hat eine lokale Bezugs­ charakteristik. Hinsichtlich dessen ist der Stand der Technik, wie in der JP- A 59-1 00 964 gut bekannt, bei dem ein Cachespeicher in einer externen Speicher-Steuerungseinheit vorgesehen ist, die auf der Seite der zentralen Verarbeitungseinheit zwischen einer Vielzahl von Kanälen und einem externen Speicher wie einer magnetischen Platteneinheit vorgesehen ist zum Steuern der Eingänge zu und der Ausgänge von externen Einheiten, und zwar anstelle der zentralen Verarbeitungseinheit. Dieser Cachespeicher weist einen Halb­ leiterspeicher oder dergleichen auf, auf den mit einer größeren Geschwindig­ keit zuzugreifen ist als auf die magnetische Platteneinheit. Unter den in der Magnetplatteneinheit gespeicherten Daten werden die, von denen erwartet wird, daß sie eine hohe Zugriffswahrscheinlichkeit haben, von Zeit zu Zeit in den Cachespeicher kopiert, und eine Zugriffsanforderung auf die Daten in der Magnetplatteneinheit von einem Kanal wird mit hoher Geschwindigkeit erfüllt durch Verwendung der in dem Cachespeicher kopierten Daten, und zwar so weit wie möglich (bei etwa 70% bis 80% Cache-Trefferrate). Die Möglich­ keiten bzw. Wahrscheinlichkeiten eines direkten Zugriffs auf den externen Speicher mit einer großen Zugriffszeit von einem Kanal werden somit redu­ ziert, wodurch die Verarbeitungskapazität verbessert wird, d. h. der Durchsatz des ganzen Systems.

In dem zuvor erwähnten System des Standes der Technik ist die externe Speicher-Steuerungseinheit mit einer Funktion ausgestattet zum Ausführen eines Datenaustausches auf parallele Weise sowohl zwischen einer Vielzahl von Kanälen und einem Cachespeicher und zwischen einem Cachespeicher und einem externen Speicher.

Die Steuerfunktion der externen Speicher-Steuerungseinheit erlaubt einen Datenaustausch zwischen den Kanälen und dem externen Speicher in dem Fall, wenn der Datenaustausch zwischen den Kanälen und dem Cachespeicher mit dem zwischen dem Cachespeicher und dem externen Speicher konkurriert.

Das oben erwähnte System des Standes der Technik zieht die Anzahl der Datentransferverbindungen bzw. -leitungen bzw. -verknüpfungen zwischen den Kanälen und dem Cachespeicher und zwischen dem Cachespeicher und dem externen Speicher nicht in Betracht, wobei beide die gleiche Anzahl von Verbindungen haben.

Wenn die Daten, für die ein Zugriff in jedem der Datentransferverbindungen oder -durchgänge zwischen den Kanälen und dem Cachespeicher angefordert wird, in dem Cachespeicher nicht vorhanden sind, was als ein "Cache-Ver­ fehlen" bezeichnet wird, und die Notwendigkeit zum direkten Zugriff auf dem externen Speicher auftritt, werden daher alle Datentransferverbindungen auf der Kanalseite mit den Datentransferleitungen auf der externen Speicherseite verbunden und werden somit vollständig belegt, was als der Belegt-Zustand zwischen DKC und DKU bezeichnet wird. Bei diesem Zustand, selbst wenn eine Anforderung von einem anderen Kanal auf Zugriff auf die Daten in dem Cachespeicher auftritt, ist der externe Speicher nicht in der Lage, diese Anforderung zu empfangen, womit das Problem herausgestellt ist, daß der Cachespeicher nicht effektiv verwendet bzw. ausgenutzt wird.

Das bedeutet, daß eine zentrale Verarbeitungseinheit warten muß, bevor eine Anforderung auf Zugriff auf die Daten in dem externen Speicher erfüllt wird, mit dem Ergebnis, daß der Datendurchsatz zwischen den Kanälen und dem externen Speicher reduziert ist, wodurch zu einer reduzierten Leistungs­ fähigkeit des Computersystems als ganzem beigetragen wird.

Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, eine externe Speichersteuerungstechnik anzugeben, die in der Lage ist, den Durchsatz von Daten zwischen einer hierarchisch oberen Verarbeitungseinheit wie einem Hostprozessor und einem externen Speicher zu verbessern, und zwar durch Erhöhen bzw. Verbessern der Gebrauchseffizienz bzw. Ausnutzung eines Cachespeichers einer Steuerungseinheit, die zwischen der Hostverarbeitungs­ einheit und dem externen Speicher vorgesehen ist.

Eine weitere Aufgabe der vorliegenden Erfindung liegt darin, ein Informa­ tionsverarbeitungssystem anzugeben, das in der Lage ist, die Datenverar­ beitungskapazität des gesamten Systems zu verbessern durch Reduzieren der Zugriffswartezeit von einem Hostverarbeitungssystem auf einen externen Speicher.

Um die zuvor erwähnten Aufgaben zu lösen bzw. zu erreichen, wird gemäß einem Aspekt der Erfindung eine externe Speichersteuerungsvorrichtung angegeben, die einen Cachespeicher aufweist, der zwischen einer hierarchisch oberen Verarbeitungseinheit und einem externen Speicher zum Speichern von Daten, die mit der Verarbeitungseinheit ausgetauscht werden, vorgesehen ist, wobei der Cachespeicher temporär Kopien der in dem externen Speicher gespeicherten Daten hält, wobei eine Anforderung der Verarbeitungseinheit auf Zugriff auf die in dem externen Speicher gespeicherten Daten erfüllt wird durch Verwendung der in dem Cachespeicher gehaltenen Daten, und zwar so weit wie möglich, und wobei auch die Anzahl der ersten Transfer­ verbindungen zwischen der Verarbeitungseinheit und dem Cachespeicher größer ist als die der zweiten Transferverbindungen zwischen dem Cache­ speicher und dem externen Speicher.

Gemäß einem weiteren Aspekt der Erfindung wird ein Informationsverarbei­ tungssystem angegeben, daß aufweist eine obere Verarbeitungseinheit wie eine CPU mit einem Hauptspeicher, einen externen Speicher zum Speichern der Daten, die mit der oberen Verarbeitungseinheit ausgetauscht werden, einen Cachespeicher, der zwischen der Verarbeitungseinheit und dem externen Speicher angeordnet ist zum temporieren Halten von Kopien der in dem externen Speicher gespeicherten Daten, und eine Steuerungsvorrichtung, die in Antwort auf eine Anforderung von der Verarbeitungseinheit auf Zugriff auf die in dem externen Speicher gespeicherten Daten arbeitet bzw. betrieben wird, und zwar durch Verwendung der in dem Cachespeicher gehaltenen Daten, und zwar soweit wie möglich, wobei die Anzahl der ersten Transfer­ verbindungen zwischen der Verarbeitungseinheit und dem Cachespeicher größer ist als die der zweiten Transferverbindungen zwischen dem Cache­ speicher und dem externen Speicher.

Gemäß der oben beschriebenen Steuerungsvorrichtung gemäß der vorliegenden Erfindung, selbst in dem Fall, wo soviele direkte Zugriffe auf den externen Speicher auftreten, wie zweite Verbindungsleitungen vorhanden sind, und zwar in einer gegebenen ersten Verbindungsleitung, werden andere Zugriffe von der Verarbeitungseinheit auf den Cachespeicher parallel über die verblei­ benden ersten Transferverbindungen realisiert bzw. durchgeführt. Als ein Ergebnis wird ein Cachespeicher, auf den mit hoher Geschwindigkeit zuzu­ greifen ist, erhalten und die Gebrauchseffizienz bzw. Ausnutzung der in dem Cachespeicher gespeicherten Daten wird wesentlich verbessert, wodurch ein verbesserter bzw. erhöhter Durchsatz der Daten zwischen der oberen Ver­ arbeitungseinheit und dem externen Speicher erreicht wird.

Das Informationsverarbeitungssystem gemäß der vorliegenden Erfindung erlaubt auf parallele Weise sowohl den Zugriff auf wenigstens einen Daten­ satz in dem Cachespeicher für eine erste Transferverbindung von einer gegebenen oberen Verarbeitungseinheit und den Zugriff von einer anderen oberen Verarbeitungseinheit auf den Cachespeicher oder den direkten Zugriff auf den externen Speicher. Die Wartezeit, bevor eine Zugriffsan­ forderung auf den externen Speicher von jeder oberen Verarbeitungseinheit erfüllt wird, nimmt somit ab, wodurch die Verarbeitungskapazität des In­ formationsverarbeitungssystems als ganzes verbessert wird.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung in Verbindung mit der Zeichnung.

Fig. 1 ist ein Blockdiagramm, das eine Konfiguration eines Informationsver­ arbeitungssystems gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.

Fig. 2 ist ein Blockdiagramm, das einen Teil der Konfiguration in größerer Genauigkeit zeigt.

Fig. 3 ist ein Flußdiagramm, das ein Beispiel des Betriebs des Informations­ verarbeitungssystems gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.

Fig. 4 ist ein Blockdiagramm, das eine generelle Konfiguration einer Kom­ munikationsschaltung mit einem erweiterten Steuerspeicher zum Steuern der Kommunikationen zwischen Mikroprozessoren einer Steuervorrichtung beinhaltet.

Fig. 5 ist ein Diagramm, das im Format ein Beispiel der Daten zeigt, die in dem erweiterten Steuerspeicher gespeichert sind, der in Fig. 4 gezeigt ist.

Eine Ausführungsform der vorliegenden Erfindung wird im Detail im folgen­ den mit Bezug auf die Zeichnungen beschrieben.

Ein Blockdiagramm einer Konfiguration bzw. eines Aufbaus eines In­ formationsverarbeitungssystems gemäß einer Ausführungsform der vorliegenden Erfindung ist in Fig. 1 gezeigt.

Ein Informationsverarbeitungssystem gemäß dieser Ausführungsform umfaßt eine zentrale Verarbeitungseinheit CPU, einen Hauptspeicher MS, der ein Programm zum Steuern des Betriebs einer Instruktionsverarbeitungseinheit IP und die zu verarbeitenden Daten speichert, eine Vielzahl von Kanälen Ch ₁, Ch ₂, . . ., Ch _n (Hostverarbeitungseinheiten) zum Steuern der Dateneingänge und -ausgänge zwischen dem Hauptspeicher MS und externen Einheiten anstelle der Instruktionsverarbeitungseinheit IP, eine Magnetplatteneinheit 4 (externer Speicher DKU) zum Speichern der Daten, die mit einem Kanal Ch ausgetauscht werden, ein Cluster 1 a und ein Cluster 1 b, die eine Vielzahl von Steuereinheiten ausmachen, die zwischen einer Vielzahl von Kanälen Ch ₁, . . ., Ch _n und den Magnetplatteneinheiten 4 angeordnet sind und betrieben werden, um den Austausch von Steuerdaten und anderen Daten zwischen den Kanälen und den Magnetplatteneinheiten zu steuern, und eine Cachespeicher­ einheit 2, die über die Cluster 1 a und 1 b mit den Hostkanälen Ch ₁, Ch ₂, und so weiter, verbunden ist, und untergeordnete Magnetplatteneinheiten 4. Die DKU 4 enthält z. B. 5 G-Byte-Plattentreibereinheiten und hat eine Speicher­ kapazität von 40 G-Bytes.

Die Cachespeichereinheit 2 wird gebildet aus einem Cachespeicher 22 und einem Verzeichnisspeicher 221. Der Cachespeicher 22 dient zum Speichern von Kopien der in den Magnetplatteneinheiten 4 gespeicherten Daten, und zwar in einem Format, das äquivalent ist zu den Daten in der internen Speicherung der Magnetplatteneinheiten 4, z. B. in einem Format, das aufweist einen Zählerabschnitt, einen Schlüsselabschnitt und einen Datenabschnitt. In dem Cachespeicher 22 ist z. B. ein Speicher mit einem 16-Byte breiten Bus mit 4-Byte-Puffern verbunden, wobei jeder der Ausgänge von einem Mikropro­ zessor oder dergleichen gesteuert wird.

Der Verzeichnisspeicher 221 ist zum Steuern, und zwar auf der Basis der bekannten LRU (zuletzt kürzlich verwendet) -Regel, der Information der Position, wo die Daten in dem Cachespeicher 22 innerhalb der Magnetplatten­ einheiten 4 gespeichert sind (Zylindernummer oder Kopfnummer) und der Information, die die Adressen anzeigt, die den Speicherpositionen in dem Cachespeicher 22 entsprechen. Um den Cachespeicher 22 effizient zu ge­ brauchen, steuert der Verzeichnisspeicher 221 auch das Speichern von neuen Daten in den Cachespeicher 22 aus den Magnetplatteneinheiten 4 und das Entfernen der bereits in dem Cachespeicher 22 gespeicherten Daten.

Die Cluster 1 a und 1 b, die zwischen einer Vielzahl von Kanälen Ch ₁, Ch ₂, . . ., Ch _n und den Magnetplatteneinheiten 4 angeordnet sind, sind jeweils mit den bestimmten Kanälen Ch über eine Vielzahl von Kanalwegen 24 a bis 24 h verbunden, und auch mit den untergeordneten Magnetplatteneinheiten 4 über eine Reihe von Steuerwegen 28 a, 28 b (zweite Transferverbindungen) und Steuerwegen 30 a, 30 b (zweite Transferverbindungen) jeweils verbunden.

Im Fall der vorliegenden Ausführungsform haben die Cluster 1 a und 1 b die gleiche Konfiguration und Funktion und daher konzentriert sich die folgende Erklärung auf den Cluster 1 a, um eine Verdoppelung der Erläuterung zu vermeiden.

Die zwei Steuerwege 28 a und 28 b des Clusters 1 a, der mit den Magnetplat­ teneinheiten 4 verbunden ist, sind auch mit einer Vielzahl von Puffern 13 a und 13 b über Steuerschnittstellen-Steuereinheiten 15 a und 15 b verbunden.

Die Steuerschnittstellen-Steuereinheiten 15 a und 15 b sind wiederum mit dem Cachespeicher 22 der Cachespeichereinheit 2 über zwei Cache-Unterwege 29 a und 29 b (zweite Transferverbindungen) verbunden.

Weiterhin werden die Steuerschnittstellen-Steuereinheiten 15 a und 15 b unabhängig voneinander durch Mikroprozessoren 14 a und 14 b zum Steuern von Magnetplatteneinheiten 4 und der Cachespeichereinheit 2 gesteuert, um somit von Zeit zu Zeit die Verbindung der Magnetplatteneinheiten 4 auf eine Vielzahl von Datenpuffern 13 a und 13 b und den Cachespeicher 22 zu schal­ ten.

Andererseits ist ein Steuerschalter 3 zum Ausführen solcher Operationen wie die Auswahl einer bestimmten Magnetplatteneinheit 4 auf der Verbindung der Steuerpfade 28 a, 28 b und 30 a, 30 b vorgesehen, die von den Clustern 1 a, 1 b zu den Magnetplatteneinheiten 4 führen.

Gemäß der vorliegenden Ausführungsform sind eine Vielzahl von Kanalwegen 24 a bis 24 h zum Verbinden des Clusters 1 a mit den Hostkanälen Ch mit entweder dem Datenpuffer 13 a oder 13 b über die Kanalschalteinheit 11 und mit Wegen 26 a bis 26 d verbindbar, die mit vier Kanalanschlüssen 12 a, 12 b, 12 c und 12 d (erste Transferverbindungen) verbunden sind.

Weiterhin sind vier Kanalanschlüsse 12 a bis 12 d getrennt voneinander mit dem Cachespeicher 22 über vier obere Cachewege 25 a, 25 b, 25 c und 25 d verbunden (erste Transferverbindungen).

Die vier Kanalanschlüsse 12 a bis 12 d werden unabhängig voneinander, haupt­ sächlich durch eine Vielzahl von Mikroprozessoren 10 a, 10 b, 10 c, 10 d zum Steuern der Cachespeichereinheit 2 und der Kanalwege 24 a bis 24 h gesteuert, so daß die Verbindungen mit den Datenpuffern 13 a, 13 b oder dem Cache­ speicher 22, und zwar der Kanalwege 24 a bis 24 h, die mit den Kanalanschlüs­ sen 12 a bis 12 d über den Kanalschalter 11 verbunden sind, ausgelegt sind, um wie gewünscht geschaltet zu werden.

Eine detaillierte Ansicht der Kanalschalteinheit 11 ist in Fig. 2 gezeigt. Die in Fig. 2 gezeigte Konfiguration beinhaltet Schnittstellensteuereinheiten 110 a bis 110 h zum Steuern einer Vielzahl von Kanalwegen 24 a bis 24 h getrennt voneinander, und eine Schaltsteuereinheit 120 zum Steuern der Verbindung zwischen einer Vielzahl von Schnittstellensteuereinheiten 110 a bis 110 h und eine Vielzahl von Kanalanschlüssen 12 a bis 12 d.

In Antwort auf ein Start-Annahmesignal 111 a, das von den Schnittstellen­ steuereinheiten 110 a bis 110 h zur Zeit des Ankommens einer Zugriffan­ forderung abgegeben wird, die an die Kanalwege 24 a bis 24 h von dem Hostkanal Ch abgegeben wird, prüft die Schaltsteuereinheit 120 PRT FREE (Anschluß frei) -Signale 122 a bis 122 d, die von einer Vielzahl von Kanalan­ schlüssen 12 a bis 12 d erzeugt werden und andeuten, daß ein bestimmter Kanalanschluß verwendbar ist, und wenn ein bestimmter Kanalanschluß als verbindbar gefunden ist, und arbeitet, um durch Erzeugen von ACT (aktiv)- Signalen 112 a bis 112 h zu reagieren, während, wenn alle Kanalanschlüsse nicht verbindbar wären, BUSY (belegt) -Signale 113 a bis 113 h als Antwort abgegeben werden. Zur gleichen Zeit führt die Schaltsteuereinheit 120 den Kanalanschlüssen 12 a bis 12 d PRT SEL (Anschluß ausgewählt) -Signale 121 a bis 121 d zu, die den belegten bzw. besetzten Zustand eines bestimmten Kanals zeigen.

Im folgenden wird der Betrieb eines Informationsverarbeitungssystems gemäß der betrachteten Ausführungsform unter Bezugnahme auf das Flußdiagramm nach Fig. 3 erläutert.

Zunächst prüft der Kanalschalter 11 auf eine Zugriffsanforderung auf die Kanalwege 24 a bis 24 h von einer Vielzahl von Kanälen Ch (Schritt 301). Die Schnittstellensteuereinheiten 110 a bis 110 h des Kanalschalters 11 schalten beim Empfang einer an die Kanalwege 24 a bis 24 h abgegebenen Zugriffsan­ forderung die Start-Annahmesignale 111 a bis 111 h für die Schaltsteuereinheit 120 an.

Wenn dieses Signal vorliegt, prüft die Schaltsteuereinheit 120, und zwar um einen der Kanalanschlüsse 12 a bis 12 d auszuwählen, die Zustände der PRT FREE-Signale 122 a bis 122 d, die von den Kanalanschlüssen 12 a bis 12 d erzeugt werden und stellt sicher, ob irgendein Kanalanschluß verwendbar ist (Schritt 302).

Wenn einer der Kanalanschlüsse mit den angeschalteten PRT FREE-Signalen 122 a bis 122 d verwendbar ist, wird einer von diesen ausgewählt und eines der PRT FREE-Signale 121 a bis 121 d, das dem ausgewählten Anschluß ent­ spricht, wird eingeschaltet. Weiterhin, eines der ACT-Signale 112 a bis 112 h, das den Schnittstellensteuereinheiten 110 a bis 110 h entspricht, die eine Zugriffsanforderung empfangen haben, wird eingeschaltet (Schritt 303).

Für den Fall, daß beim Schritt 302 alle Kanalanschlüsse 12 a bis 12 d belegt (besetzt) sind, schaltet andererseits die Schaltsteuereinheit 120 die BUSY- Signale 113a bis 113 h an, die den Schnittstellensteuereinheiten 110 a bis 110 h entsprechen, die die Zugriffsanforderung empfangen haben und berichtet somit, daß ein von der Kanalseite angeforderter Zugriff zurückgewiesen ist (Schritt 307). Der Prozeß wird dann zum Schritt 301 zurückgelenkt.

Bei Auswahl einer der Kanalanschlüsse 12 a bis 12 d auf diese Weise dekodiert einer der Mikroprozessoren 10a bis 10 d, der dem ausgewählten Kanalanschluß entspricht, ein Kommando, das das Lesen oder Schreiben von Zieldaten für die Magnetplatteneinheiten von einem Kanal Ch anweist, und prüft, um nachzusehen, ob die durch die Zulaßanforderung bestimmten Daten in dem Cachespeicher 22 gespeichert sind (Schritt 304).

Dieser Betrieb wird realisiert durch Durchsuchen des Verzeichnisspeichers 221 auf der Basis der Information in der Zieldaten-Speicherposition (Zylinder­ nummer und Kopfnummer) in den Magnetplatteneinheiten 4 und dergleichen, wobei die Information das Kommando als ein Parameter, der von dem Kanal Ch kommt, begleitet.

In dem Fall, wo die Zieldaten in dem Cachespeicher 22 existieren (was als Cache-Treffer bezeichnet wird), wird ein Hochgeschwindigkeitsdatentransfer zwischen dem Cachespeicher 22 und dem Kanal Ch über einen der Kanalan­ schlüsse 12 a bis 12 h ausgeführt, der auf die oben beschriebene Weise ausge­ wählt wird, und über die Kanalschalteinheit 11 gefolgt von einer Rückkehr des Prozesses zum Schritt 301.

Wenn keine der Zieldaten in dem Cachespeicher 22 gefunden werden (was als "Cache-Verfehlen" bezeichnet wird), werden im Gegensatz dazu die Steuer­ schnittstellen-Steuereinheiten 15 a und 15 b auf Verfügbarkeit überprüft (Schritt 308).

Dieser Betrieb wird ausgeführt durch Kooperation zwischen den Mikroprozes­ soren 10 a bis 10 d, die die Kanalanschlüsse 12 a bis 12 d steuern und den Mikroprozessoren 14 a und 14 b, die die Steuerschnittstellen-Einheiten 15 a und 15 b steuern, und zwar über eine nicht gezeigte Schnittstelle.

Genau genommen entscheiden die Mikroprozessoren 10 a bis 10 d unter Bezug­ nahme auf z. B. das Statusregister der Mikroprozessoren 14 a, 14 b, ob die Steuerschnittstellen-Einheiten 15 a und 15 b verwendbar sind.

Wenn irgendeine Steuerschnittstellen-Einheit 15 a oder 15 b verwendbar ist, wird die bestimmte Einheit ausgewählt (Schritt 309) und die zu der Zugriffs­ anforderung zugeordneten Daten werden zwischen dem Kanal Ch und den Magnetplatteneinheiten 4 durch die Kanalschalteinheit 11, den ausgewählten der Kanalanschlüsse 12 a bis 12 d, den Datenpuffer 13 a oder 13 b und die Steu­ erschnittstellen-Einheit 15 a oder 15 b übertragen (Schritte 310 und 311), gefolgt von einer Rückkehr zum Schritt 301.

In diesem Fall werden die Mikroprozessoren 10 a bis 10 d mit den Mikro­ prozessoren 14 a und 14 b über die zuvor erwähnte, nicht gezeigte Schnittstel­ le synchroniert, um den Datentransfer auszuführen.

Wenn beide Steuerschnittstellen-Einheiten 15 a und 15 b beim Schritt 308 belegt sind, schalten die Mikroprozessoren 10 a bis 10 d die PRT FREE-Signale 122 a bis 122 d der Kanalanschlüsse 12 a bis 12 d aus und die Schaltsteuereinheit 120 schaltet die BUSY-Signale 113 a bis 113 h für die Schnittstelleneinheiten 110 a bis 110 h an. Die zugeordnete der Schnittstellen-Einheiten 110 a bis 110 h, die diesen Zustand erfaßt hat, richtet die Zurückweisung einer Zugriffsanfor­ derung auf den Kanal Ch (BUSY) beim Schritt 307, gefolgt von einem Zurückkehren zum Schritt 301.

Die Steuerschnittstellen-Einheiten 15 a und 15 b sind in zwei Fällen belegt.

In einem der Fälle wird ein direkter Zugriff von dem Kanal Ch auf die Magnetplatteneinheiten 4 über die Kanalanschlüsse 12 a bis 12 d und die Datenpuffer 13 a bis 13 b ausgeführt.

In diesem Fall ist einer der Kanalanschlüsse 12 a bis 12 d mit einer der Steuerschnittstellen-Steuereinheiten 15 a und 15 b verbunden.

Der andere Fall liegt vor, wenn ein Datensatz zwischen dem Cachespeicher 22 und den Magnetplatteneinheiten 4 transferiert wird. Dieses beinhalte genau genommen den Fall, bei dem die in den Cachespeicher 22 geschriebe­ nen Daten aktuell bzw. derzeitig in eine vorbestimmte Position der Magnet­ platteneinheiten 4 zurückgeschrieben werden oder den Fall, bei dem ein Teil der in den Magnetplatteneinheiten 4 gespeicherten Daten im voraus in Vorbereitung auf eine zukünftige Zugriffsanforderung gelesen wird und in den Cachespeicher 22 kopiert wird. In jedem der Fälle sind die Kanalan­ schlüsse 12 a bis 12 d nicht mit den Steuerschnittstellen-Einheiten 15 a und 15 b verbunden.

Die Kommunikationssteuerung zwischen den Mikroprozessoren 10 a bis 10 d und 14 a bis 14 b wird unter Bezugnahme auf die Fig. 4 und 5 erläutert.

Kommunikationen zwischen den Mikroprozessoren (MP 1) 10 a bis 10 d, die hauptsächlich zur Kanalsteuerung eingesetzt werden, und den Mikroprozesso­ ren (MP 2) 14 a und 14 b, die den Hauptzweck der DKU-Steuerung haben, werden über einen erweiterten Steuerspeicher (ECM) 50 bewirkt. Fig. 4 zeigt eine Anordnung des ECM 50, der einen Speicher enthält, auf den von den MPIs 10 a bis 10 d und 14 a bis 14 b zugreifbar ist und eine Funktion als Aufsicht bzw. Überwacher hat, der die ausschließliche Steuerung für jeden Weg erlaubt. Bereiche 1 und 2 in Fig. 5 werden für die Kommunikationen zwischen den MP1s 10 a bis 10 d und MP2s 14 a und 14 b verwendet. Der Bereich 1 ist für Kommunikationen von MP1 nach MP2 und der Bereich 2 von MP2 nach MP1. Jeder der Bereiche 1 und 2 ist in Seitenrahmen bzw. Schlitze von 64 Bytes unterteilt. Jeder Schlitz hat darin Daten in dem in Fig. 5 gezeigten Format gespeichert. Alle Daten des Bereiches 1 werden unten erklärt.

• - ASSIGN (Zuweisung) (Byte 0)
• (FF): zeigt an, daß ein Schlitz frei ist.
• (00): zeigt an, daß ein Schlitz registriert ist, jedoch irgendein passen­ der bzw. verbindender MP2 nicht bestimmt ist.
• (MP2*): eine MP2-Nummer zum Verarbeiten eines Schlitzes ist bestimmt und gespeichert. Ex (Beispiel): MP2 14 a . . . 01 MP2 14 b . . . 02
• - MP Nummer (Byte 1)
• Die MP1-Nummer, mit der ein Schlitz registriert ist, ist gespeichert. Ex (Beispiel): MP1 10 a . . . 01 MP1 10 b . . . 02
• - TASK ID (Byte 2)
• Identifizierung (ID) Nummer der Verarbeitung (task), die für einen Schlitz registriert ist. Im allgemeinen eine Task-annehmende Nummer innerhalb jedes MP1.
• - TASK (Byte 3)
• Ein Code bzw. Programm der zu verarbeitenden Task ist gespeichert. Ex (Beispiel): SUCHE . . .(07)
• - DKU ADDRESS (Byte 4)
• Eine DKU-Adresse, die von einer Task erfaßt bzw. getroffen ist
• - Anzahl der Steuerdaten-Bytes (Byte 5)
• Anzahl der Bytes für effektive Daten unter den Steuerdaten, wobei die Anzahl von 6 Bytes bis 62 Bytes rangiert.
• - Steuerdaten (Byte 6 bis Byte 63)
• Steuerdaten für die Task sind gespeichert. Ex (Beispiel): Wenn die Task "SUCHE" ist, sind die zu su­ chende Zylindernummer und Kopfnummer gespeichert.
• - END CODE (Byte 63)
• Zeigt an, daß die Bearbeitung des Schlitzes zu Ende ist. (FF) ist gespei­ chert.

Der Betrieb des ECM 50 wird erläutert. Wenn das SUCHE (SEEK) durch den MP1 10 a von einem Kanal empfangen wird, findet der MP1 10 a zunächst einen freien Schlitz des ECM heraus (suchen nach einem Schlitz des Berei­ ches 1, wo das Byte 0 ist (FF). Der MP1 10 a setzt dann das Byte 0 des freien Schlitzes auf (00), was anzeigt, da der bestimmte Schlitz registriert ist, jedoch irgendein zugeordneter bzw. passender MP2 nicht bestimmt ist. (01) ist als MP-Nummer gespeichert, was anzeigt, daß der MP, wo der bestimmte Sitz registriert ist, MP1 ist. TASK ID, der die Steuernummer der TASK in dem MP 10 a zur Verfügung stellt, ist als TASK-annehmende Nummer gespeichert. Der Typ der zu verarbeitenden TASK d. h. der Code (07) des SUCHE (SEEK)-Kommandos ist in TASK gespeichert. Eine logische Zieladresse der DKU ist in der DKU-Adresse gespeichert. Da 2 Bytes, die die zu suchende Zylindernummer und Kopfnummer beinhalten, als die Steuerdaten gespeichert sind, ist die Anzahl der Steuerdatenbytes (2). MP1 registriert einen Schlitz wie zuvor erwähnt und entweder MP2 14 a oder 14 b, der freige­ setzt worden ist, tastet den Bereich 1 ab bzw. durchläuft diesen, erfaßt den Schlitz, wo das ZUWEISE (ASSIGN)-Byte (00) ist, und wenn MP2 14 a ange­ sprochen ist, wird (01) in dem ZUWEISE (ASSIGN)-Byte gespeichert. Die Verbindung zwischen dem MP1 und dem MP2 wird auf diese Art eingerichtet, wodurch das SUCHE (SEEK)-Kommando von MP2 14 a verarbeitet wird. MP1 10 a wird frei, bis der END CODE (FF) wird, und zwar nach der Bestätigung, daß das ZUWEISE (ASSIGN)-Byte (01) wird, um somit bereitzustehen zum Empfangen einer Anforderung von einem Kanal für eine andere Verarbeitung, wie das Zugreifen auf den Cachespeicher.

Gemäß der vorliegenden Ausführungsform sind, wie zuvor beschrieben, die Kanalanschlüsse 12 a bis 12 d und die Cachehostwege 25 a bis 25 d in vier Systemen verschlossen bzw. betriebsbereit, verglichen mit nur zwei Systemen, die die Steuerschnittstellen-Einheiten 15 a und 15 b und die Cache-Unterwege 29 a und 29 b in jedem der Cluster 1 a und 1 b. Wenn eine Zugriffsanforderung von einem Kanal Ch für die in dem Cachespeicher 22 gespeicherten Daten vorliegt, ist daher ein paralleler Datenaustausch zwischen einem Maximum der vier Kanäle Ch und dem Cachespeicher 22 möglich. Zur gleichen Zeit, wenn die von einem Kanal Ch angeforderten Daten nicht in dem Cachespei­ cher 22 verfügbar sind und die Kanalanschlüsse 12 a bis 12 d mit den Steuer­ schnittstellen-Einheiten 15 a und 15 b verbunden sind, werden zumindest die Kanalanschlüsse der zwei Systeme belegt bzw. besetzt, während die Kanalan­ schlüsse der verbleibenden zwei Systeme bereit sind, eine Zugriffsanforderung von anderen Kanälen Ch zu empfangen.

Mit anderen Worten, trotz der Tatsache, daß die Anzahl der Steuerschnitt­ stellen-Einheiten 15 a, 15 b und der Cache unter- oder niederrangigeren Wege 29 a, 29 b der Magnetplatteneinheiten 4 in dem Stand der Technik begrenzt sind, ist in dem Fall, wo die Daten, die einer Zugriffsanforderung zugeordnet sind, in dem Cachespeicher 22 verfügbar sind, eine Hochgeschwindigkeits­ antwort unter Verwendung der Daten möglich, um somit den Datendurchsatz zwischen den Kanälen Ch und den Magnetplatteneinheiten 4 zu verbessern.

Der Zugriff auf einen oder mehrere Datensätze in dem Cachespeicher 22 über die erste Transferverbindung von einem vorgegebenen Kanal ist parallel zu dem Zugriff von anderen Kanälen Ch auf den Cachespeicher 22 oder direkten Zugriff auf die Magnetplatteneinheiten 4 bewirkbar, und daher wird die Wartezeit, die erforderlich ist zum Antworten auf eine Zugriffsanforderung der Magnetplatteneinheiten 4 von jedem Kanal Ch verringert, und zwar für eine verbesserte Verarbeitungskapazität des Informationsverarbeitungssystems als Ganzem.

Trotz der vorangegangenen spezifischen Erläuterung der vorliegenden Erfin­ dung, die von den Erfindern gemäß der Ausführungsform gemacht worden ist, ist die vorliegende Erfindung nicht auf solche Ausführungsformen be­ grenzt, sondern natürlich auf verschiedene Arten modifizierbar innerhalb des Schutzbereiches, wobei die Idee der Erfindung nicht verlassen wird.

Auch können Kanalanschlüsse in irgendeiner anderen Anzahl anstelle von vier vorgesehen sein, wie im Vergleich mit den Steuerschnittstellen-Steuereinhei­ ten der zwei Systeme für jeden Cluster, und zwar im Gegensatz zu den zuvor erwähnten Ausführungsformen.

Weiterhin können die Magnetplatteneinheiten, die als externe Speicher in den oben erläuterten Ausführungsformen verwendet werden, durch andere Arten von externen Speichern mit gleicher Wirkung ersetzt werden.

Claims (8)

1. Steuervorrichtung, aufweisend einen Cachespeicher (2), der zwischen einer hierarchisch oberen Verarbeitungseinheit (CPU) und einem externen Speicher (4) zum temporären Halten von Kopien der in dem externen Speicher gespeicherten Information angeordnet ist, wobei eine Anforde­ rung von der oberen Verarbeitungseinheit auf Zugriff auf die in dem externen Speicher gespeicherte Information beantwortet wird durch Verwendung der in dem Cachespeicher gehaltenen Information soweit wie möglich, und wobei die Anzahl der ersten Informations-Transferverbin­ dungen zwischen der oberen Verarbeitungseinheit und dem Cachespeicher größer ist als die der zweiten Informations-Transferverbindungen zwi­ schen dem Cachespeicher und dem externen Speicher.

2. Steuervorrichtung nach Anspruch 1, weiterhin aufweisend eine Vielzahl von Steuereinrichtungen (MP1, MP2), mittels derer der Austausch von Information zwischen der oberen Verarbeitungseinheit und dem Cache­ speicher über die ersten Transferverbindungen unabhängig von dem Austausch zwischen dem Cachespeicher und dem externen Speicher über die zweiten Transferverbindungen bewirkt wird.

3. Informationsverarbeitungssystem, aufweisend:

• (a) eine obere Verarbeitungseinheit (CPU);
• (b) einen externen Speicher (4) zum Speichern der mit der oberen Verarbeitungseinheit ausgetauschten Information; und
• (c) einen Cachespeicher (2), der zwischen der oberen Verarbeitungsein­ heit und dem externen Speicher zum temporären Halten von Kopien der in dem externen Speicher gehaltenen Information angeordnet ist; und
• (d) eine Steuereinrichtung (1 a, 1 b) zum Antworten auf eine Zugriffsan­ forderung von der oberen Verarbeitungseinheit auf die in dem exter­ nen Speicher gespeicherte Information, und zwar mittels Verwendung der in dem Cachespeicher gehaltenen Information so weit wie möglich;

wobei die Anzahl der ersten Transferverbindungen für die Information zwischen der oberen Verarbeitungseinheit und dem Cachespeicher größer ist als die der zweiten Transferverbindungen zwischen Cachespeicher und dem externen Speicher.

4. Informationsverarbeitungssystem nach Anspruch 3, wobei die Steuerein­ richtung eine Vielzahl von Steuerbauelementen aufweist, durch die der Austausch der Information zwischen der oberen Verarbeitungseinheit und dem Cachespeicher über die ersten Transferverbindungen unabhängig von dem Austausch zwischen dem Cachespeicher und dem externen Speicher über die zweiten Transferverbindungen bewirkt wird.

5. Platteneinheit-Steuereinrichtung (1 a, 1 b), die einen Cachespeicher (2) aufweist, der zwischen einer Hostverarbeitungseinheit (CPU) und Platten­ einheiten (4) als ein externer Speicher zum Speichern der mit der Hostverarbeitungseinheit ausgetauschten Information verbunden ist, wobei der Cachespeicher (2) temporär Kopien der in den Platteneinheiten gehaltenen Information speichert, wobei die Informationswege derart gesteuert werden, daß eine Zugriffsanforderung von der Hostverarbei­ tungseinheit auf die Platteneinheiten so weit wie möglich auf den Cachespeicher angewendet wird, um das Lesen und Schreiben der ange­ forderten Information zwischen dem Cachespeicher und der Hostverarbei­ tungseinheit zu bewirken, wobei die Steuereinrichtung weiterhin aufweist:
eine Kanalumschalt-Schaltung (11), die mit einer Vielzahl von Kanälen von der Hostverarbeitungseinheit verbunden ist und eine Zu­ griffsanforderung von den Kanälen annimmt;
eine Vielzahl von Kanalanschlüssen (12 a bis 12 d), die von der Kanalumschalt-Schaltung ausgewählt werden;
erste Wegeinrichtungen (25 a bis 25 d) zum Einrichten eines Informations-Austauschweges zwischen dem Cachespeicher und jedem der Kanalanschlüsse;
zweite Wegeinrichtungen (26 a bis 26 d) zum Einrichten eines Informationsaustauschweges zwischen den Platteneinheiten und jedem der Kanalanschlüsse;
eine Vielzahl von dritten Wegeinrichtungen (29 a bis 29 d) zum Einrichten eines Weges zum Informationsaustausch zwischen dem Cachespeicher und den Platteneinheiten, wobei die Anzahl der dritten Wegeinrichtungen gerin­ ger ist als die Gesamtanzahl der ersten Wegeinrichtungen;
eine Vielzahl von ersten Steuerprozessoren (10 a bis 10 d), die jeweils für eine Vielzahl von Kanalanschlüssen vorgesehen sind zum Erfassen der Zustände des Cachespeichers in Antwort auf eine Zugriffs­ anforderung von einem Kanal und zum Steuern der Auswahl der ersten und zweiten Wege von den Kanalanschlüssen;
eine Vielzahl von zweiten Steuerprozessoren (14 a, 14 b), die jeweils für die dritten Wegeinrichtungen vorgesehen sind zum selektiven Einrichten der zweiten und dritten Wege zu den Platteneinheiten; und
eine Prozessor-Überwachungseinrichtung (50) zum Einrichten von Kommunikationen zwischen den ersten und zweiten Steuerprozessoren zum Einrichten eines unabhängigen Betriebs jeder der Steuerprozessoren und zum Steuern der Konkurrenz zwischen den Steuerprozessoren.

6. Einrichtung nach Anspruch 5, weiterhin aufweisend eine Schnittstellen­ einrichtung (15 a, 15 b), die zwischen die dritten Wegeinrichtungen und die Platteneinheiten eingefügt ist zum Ausbilden eines Informationsweges unter der Steuerung des zweiten Steuerprozessors, und eine Vielzahl von Datenpuffereinrichtungen (13 a, 13 b), die zwischen die Schnittstellenein­ richtung und die zweiten Wegeinrichtungen eingefügt sind zum Anpassen der Gesamtanzahl von Information der dritten Wegeinrichtung mit der der zweiten Wegeinrichtung.

7. Einrichtung nach Anspruch 5, wobei die ersten und zweiten Steuerpro­ zessoren Mikrocomputer sind, wobei die Überwachungseinrichtung einen Steuerspeicher beinhaltet, auf den von den Steuerprozessoren zuzugreifen ist, und der einen Registrationsbereich hat zum Speichern der Daten, die die Verarbeitung der Anforderung von den Prozessoren und den Status jedes Prozessors betrifft, wobei jeder Prozessor nach einer auszuführen­ den Task unter Bezugnahme auf die in dem Steuerspeicher gespeicherten Daten sucht und beim Vorliegen einer Task, die Task in Zusammenarbeit mit einem Steuerprozessor ausführt, der die bestimmten Task registriert hat.