DE3921395A1 - Strom- und spannungsgeregelte schaltung fuer eeprom-speicherzellen - Google Patents
Strom- und spannungsgeregelte schaltung fuer eeprom-speicherzellenInfo
- Publication number
- DE3921395A1 DE3921395A1 DE3921395A DE3921395A DE3921395A1 DE 3921395 A1 DE3921395 A1 DE 3921395A1 DE 3921395 A DE3921395 A DE 3921395A DE 3921395 A DE3921395 A DE 3921395A DE 3921395 A1 DE3921395 A1 DE 3921395A1
- Authority
- DE
- Germany
- Prior art keywords
- current
- source
- voltage
- transistor
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims 8
- 238000010168 coupling process Methods 0.000 claims 8
- 238000005859 coupling reaction Methods 0.000 claims 8
- 238000001514 detection method Methods 0.000 claims 2
- 230000003213 activating effect Effects 0.000 claims 1
- 230000000415 inactivating effect Effects 0.000 claims 1
- 230000009182 swimming Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Description
Die vorliegende Erfindung bezieht sich auf einen
Schaltungsaufbau zur Verwendung in integrierten
Speicherschaltungen. Insbesondere bezieht sich die
Erfindung auf einen Steuerschaltungsaufbau zum Löschen von
EEPROM-Speicherzellen.
Bei bekannten Speicherschaltungen wird eine Spannung zum
Löschen der Speicherzellen eines EEPROM verwendet. Dabei
ist auf dem integrierten Schaltungs-Chip eine Schaltung
angeordnet, die den Speicher zur Erzeugung dieser Spannung
aufweist. Es ist jedoch schwierig, die für das Löschen und
Programmieren von EEPROM-Zellen benutzte Spannungsquelle
über den Strom zu steuern.
Die vorliegende Erfindung betrifft eine Steuerschaltung
zum Löschen von EEPROM-Zellen. Insbesondere weist die
vorliegende Erfindung zur Lieferung eines Stromes eine
Ladepumpe auf, die durch gesteuerte Stromquellen betrieben
wird und an die eine Spannungsklemmschaltung angeschlossen
ist. Die Source-Diffusionsbereiche der Speicherzellen, mit
denen die Steuerschaltung der vorliegenden Erfindung
arbeitet, sind an eine Spannungsquelle Vss über einen
Schalter angeschlossen, der während des Löschens geöffnet
ist. Die Anwendung dieses Strompumpkreises ermöglicht ein
geregeltes Löschen.
Die einzige Figur der beigefügten Zeichnung
veranschaulicht ein schematisches Schaltbild einer
bevorzugten Ausführungsform der Stromquellenschaltung der
vorliegenden Erfindung einschließlich der Speicherzellen
und des Quellenwahlschalters.
Nachfolgend wird die Wirkungsweise der bevorzugten
Ausführungsform der Erfindung beschrieben.
Gemäß der in der Figur dargestellten Schaltung werden zwei
taktgesteuerte Stromquellen von gegeneinander geschalteter
Taktgeber gesteuert. Die erste Stromquelle weist eine
Verarmungstransistoreinheit 12 auf, deren Drain an eine
Source der Programmierspannung Vpp angeschlossen ist, und
deren Source und Gate zusammen an den Drain der
N-Kanal-Transistoreinheit 14 angeschlossen ist. Die Source
der N-Kanal-Tranistoreinheit 14 ist an eine
Spannungsquelle Vss angeschlossen, während das Gate der
N-Kanal-Transistoreinheit 14 mit dem CLK-Ausgang eines
Taktgeberkreises verbunden ist.
Die zweite taktgebergesteuerte Stromquelle ist mit der
ersten identisch und weist eine
Verarmungstransistoreinheit 16 auf, deren Drain mit der
Spannungsquelle Vpp verbunden ist, und deren Source und
Gate zusammen an den Drain der N-Kanal-Transistoreinheit
18 angeschlossen ist. Die Source der
N-Kanal-Transistoreinheit 18 ist an die Spannungsquelle
Vss angeschlossen, und ihr Gate wird durch ein Taktsignal
CLK gesteuert, das dem Taktsignal komplementär ist,
welches seinerseits die erste Stromquelle steuert.
Der gemeinsame Anschlußpunkt der Source der
Verarmungstransistoreinheit 12 und der
N-Kanal-Transistoreinheit 14 ist mit dem
Source/Drain-Diffusionsbereich eines ersten
Gate-Kondensators 20 verbunden. Der gemeinsame
Anschlußpunkt der Source der Verarmungstransistoreinheit
16 und der N-Kanal-Transistoreinheit 18 ist mit dem
Source/Drain-Diffusionsbereich eines zweiten
Gate-Kondensators 22 verbunden.
Die gateseitigen Anschlüsse der Kondensatoren 20 und 22
sind mit einem Paar über-Kreuz-gekoppelter
N-Kanal-Transistoreinheiten 24 und 26 verbunden. Die
Drains der N-Kanal-Transistoreinheiten 24 und 25 sind
beide mit der Spannungsquelle Vpp verbunden. Die Source
des N-Kanal-Transistors 24 ist an den Drain und an das
Gate der N-Kanal-Transistoreinheit 28 angeschlossen, bei
der es sich um einen als Diode geschalteten Transistor
handelt. Die Source der N-Kanal-Transistoreinheit 28 ist
an die Source der N-Kanal-Transistoreinheit 30
angeschlossen, bei der es sich um einen weiteren, als
Diode geschalteten Transistor handelt. Der Drain und das
Gate der N-Kanal-Transistoreinheit 30 sind beide mit der
Source der N-Kanal-Transistoreinheit 26 verbunden. Das
Gate der N-Kanal-Transistoreinheit 24 ist mit der Source
der N-Kanal-Transistoreinheit 26 verbunden. Das Gate der
N-Kanal-Transistoreinheit 26 ist an die Source der
N-Kanal-Transistoreinheit 24 angeschlossen.
Der Ausgang des Gate-Kondensators 20 ist an die Source der
N-Kanal-Transistoreinheit 24, und der Ausgang des
Gate-Kondensators 22 ist an die Source der
N-Kanal-Transistoreinheit 26 angeschlossen. Die Sources
der als Dioden geschalteten N-Kanal-Transistoreinheiten 28
und 30 sind zusammen mit dem Knoten 60 und mit dem Drain
der N-Kanal-Klemmtransistoreinheit 32 verbunden. Das Gate
der N-Kanal-Transistoreinheit 32 ist an eine
Konstantspannung von vorzugsweise etwa 18 V angeschlossen,
die über eine Zenerdiode, mit festgelegtem Gate, versorgt
wird, welche in der Zeichnung als
N-Kanal-Transistoreinheit 34 dargestellt ist. Das Gate und
die Source dieser Einheit ist mit der Spannungsquelle Vss
verbunden, während ihr Drain an das Gate der
N-Kanal-Transistoreinheit 32 und an eine Stromquelle 36
angeschlossen ist. Die Durchbruchsspannung der Zenerdiode
34 mit geerdetem Gate kann auf etwa 18 V eingestellt
werden. Fachleuten ist klar, daß auch andere
Konstantspannungsquellen verwendet werden können.
Die Klemmschaltungseinheit 32 schaltet ab, wenn die
Spannung an ihrer Source, d.h. die an den Drains der
Transistoreinheiten erscheinende Spannung der Spannung an
ihren Gates gleicht, vermindert um 1 Vt. Diese Maßnahme
verhindert eine übermäßige Löschung, die die
Programmierzeiten im nächsten Zyklus vergrößern würde.
Die beschriebene Steuerschaltung ist an zwei
Y-Wahltransistoreinheiten 38 und 40 angeschlossen, die
durch die Symbole Y n und Y (n+1) gekennzeichnet sind.
Die Y-Wahltransistoreinheit 38 ist für die Auswahl von
beispielsweise drei EEPROM-Speicherzellentransistoren 42,
44 und 46 bestimmt, die mit ihren Gates jeweils an die
Wortleitungen WL 1, WL 2, WL 3 angeschlossen sind. Die
Y-Wahltransistoreinheit 40 ist beispielweise an die drei
EEPROM-Speicherzellentransistoren 48, 50 und 52
angeschlossen, deren Gates jeweils mit den Wortleitungen
WL 1, WL 2 und WL 3 verbunden sind. Die Sources der
Speicherzellentransistoren 42, 44, 46, 48, 50 und 52 sind
zusammen an den Drain der Quellen-Wahl-Transistoreinheit
54 angeschlossen. Die Source der
Quellen-Wahl-Transistoreinheit 54 ist mit der
Spannungsquelle Vss verbunden, während an ihr Gate ein
geeignetes Triggersignal angelegt ist. Die Funktion der
Quellen-Wahl-Transistoreinheit wird unter Bezugnahme auf
die Betriebsweise der in der Zeichnung dargestellten
Steuerschaltung erläutert.
Die Wirkungweise der Stromquellen-Ladepumpe gemäß der
vorliegenden Erfindung ist folgende. Anfänglich arbeitet
die Schaltung bei inaktiven Taktgebern und CLK=0 bzw.
CLK=1 mit der Spannung Vpp am
Source-/Drain-Diffusionsende des Kondensators 20 und mit
einer Spannung von annähernd null Volt am
Source-/Drain-Diffusionsende des Kondensators 22. Die
Knoten 56 und 58 schwimmen und können durch Ableitung
beide an Erde liegen. Es fließt kein Wirkstrom durch die
Pumpe.
Die komplementären Taktsignale CLK und CLK mit einer
Frequenz zwischen etwa 1 bis 30 MHz, vorzugsweise etwa 10
MHz, steuern die Stromquellen mit der
Verarmungstransistoreinheit 12 und der
Verarmungstransistoreinheit 16. Nach einigen Taktzyklen,
wenn das CLK-Eingabesignal am Gate der
N-Kanal-Transistoreinheit 14 klein ist, arbeitet die
Verarmungstransistoreinheit 12 als Konstantstromquelle und
lädt den Gate-Kondensator 20 auf. Da die
Verarmungstransistoreinheit 12 als Konstantstromquelle
arbeitet, ist der durch den Gate-Kondensator 20 fließende
Strom wahrend des Ladens relativ konstant. Dieser Strom
fließt in den Knoten 56, also dem gemeinsamen Anschluß der
Source der N-Kanal-Transistoreinheit 24 und dem Drain der
N-Kanal-Transistoreinheit 28. Die Einheit 24 ist
ausgeschaltet. Da der Knoten 56 an einer Spannung liegt,
die nicht größer ist als die Schwellenspannung am Knoten
60, fließt der Strom vom Gate-Kondensator 20, unabhängig
von der Spannung am Knoten 60, in den Knoten 56. Das Gate
der N-Kanal-Transistoreinheit 26 ist an den Knoten 56
angeschlossen, so daß sich dieser Transistor einschaltet
und das Auftreten einer Spannung in Höhe von Vpp oder das
Auftreten der am Knoten 56 liegenden Spannung, minus 1Vt,
an Knoten 58 ermöglicht. Da die Spannung an der Source der
N-Kanal-Transistoreinheit 24 größer ist als deren
Gate-Spannung, bleibt die Einheit ausgeschaltet. Während
dieser Taktphase lädt der Kondensator 21, dessen
Source-/Drain-Diffusionsende durch den N-Kanal-Transistor
18 effektiv an Erde liegt, bis auf die am Knoten 58
liegende Spannung auf.
Der als Diode geschaltete N-Kanal-Transistor 28 ist in
Durchlaßrichtung vorgespannt und leitet Strom an den
Knoten 60, während der als Diode geschaltete
N-Kanal-Transistor 30 in Sperrichtung vorgespannt ist und
keinen Strom leitet.
Wenn der Taktübergang auftritt und das CLK-Eingangssignal
zur N-Kanal-Transistoreinheit 14 nach oben geht, schaltet
die N-Kanal-Transistoreinheit 14 ein und zieht das
Drain-/Source-Diffusionsende des Gate-Kondensators 20 an
Erde. Während diser Taktphase lädt der Kondensator 20,
dessen Source-/Drain-Diffusionsende durch den
N-Kanal-Transistor 14 effektiv an Erde liegt, bis auf die
am Knoten 56 liegende Spannung auf, welche der am Knoten
58 liegenden Spannung, minus 1Vt, oder der Spannung Vpp
entspricht, je nachdem, welche von beiden niedriger ist.
Jetzt ist das -Eingabesignal klein. Es schaltet die
N-Kanal-Transistoreinheit 18 ab und ermöglicht es der
Konstantstromquellen-Verarmungstransistoreinheit 16, einen
Strom durch den Gate-Kondensator 22 an den Knoten 58
fließen zu lassen. In diesem Zeitpunkt steht der Knoten 56
unter einer Spannung, die annähernd der Spannung am Knoten
58, minus 1Vt, oder der Spannung Vpp entspricht, je
nachdem, welche von beiden niedriger ist. Die als Diode
geschaltete N-Kanal-Transistoreinheit 30 ist in
Vorwärtsrichtung vorgespannt und leitet den Strom
unabhängig von ihrer Spannung in den Knoten 60 weiter.
Der Effekt zweier, durch gegeneinandergeschaltete
Taktgeber gesteuerter Stromquellen sowie der
über-Kreuz-gekoppelten Einheiten 24 und 26 besteht darin,
daß der von diesen Stromquellen gepumpte Strom mehr als
ein Gleichstrom wirkt als ein gepulster Strom, was der
Fall wäre, wenn nur eine einzige Ladepumpe benutzt würde.
Hierdurch werden ein effizienteres Löschen der
EEPRROM-Speicherzellen sowie weitere Vorteile ermöglicht.
Die Klemmschaltungseinheit 32 klemmt die durch die
Strompumpe erzeugte Spannung auf einen Wert fest, der
sicherstellt, daß die EEPROM-Speicherzellen nicht
übermäßig gelöscht werden. Übermäßiges Löschen der
Speicherzellen verursacht bestenfalls längere
Programmierzeiten für die betreffenden Zellen, beschädigt
oder zerstört aber die Speichereinheiten schlimmstenfalls.
Wenn eine Speicherzelle gelöscht ist, steigt die an ihrem
Drain liegende Spannung. Wenn die Spannung am Drain der
Speicherzelle eine Höhe erreicht, bei der die Spannung
an der Source der Klemmschaltungseinheit 22 der Spannung
an ihrem Gate, minus 1Vt, entspricht, schaltet die
Klemmschaltungseinheit 32 ab, womit das Ende des
Löschzyklus angezeigt und ein übermäßiges Löschen
verhindert wird. Die an das Gate der
Klemmschaltungseinheit 32 angelegte Spannung ist so
gewählt, daß sie der von einer völlig gelöschten
Speicherzelle dargebotenen Spannung entspricht.
Die Verwendung der Strompumpe der vorliegenden Erfindung
bei der Löschung von EEPROM-Speicherzellen kann aus der
Zeichnung ersehen werden. Nachdem der Pumpstrom von Knoten
60 durch die Klemmschaltungseinheit 32 geflossen ist, ist
er den Y-Wahleinheiten zugänglich. Wenn der
Y n -Wahleingang offen (true) und der Y (n+1) -Wahleingang
geschlossen (false) ist, ist die Y-Wahl-Transistoreinheit
38 eingeschaltet und die Y-Wahl-Transistoreinheit 40
ausgeschaltet. Der Strom, der durch die
Klemmschaltungseinheit 22 geflossen ist, fließt durch die
N-Kanal-Y-Wahl-Transistoreinheit 38. Falls der
Speicherzellentransistor 42 zur Löschung ausgewählt wurde,
geht sein Gate, die Wortleitung WL 1, an Erde.
Um die bei der vorliegenden Erfindung verwendeten
Transistoren mit schwimmendem Gate zu löschen, sollte der
Source-Anschluß eines derartigen Transistors zur
Verhinderung von Rücksprüngen schwimmend gehalten bleiben.
Deshalb wird während des Löschbetriebs die
Quellen-Wahl-Transistoreinheit 54 durch Absenken der an
ihrem Gate liegenden Spannung abgeschaltet.
Der von der Stromquelle durch die Klemmschaltungseinheit
32 und durch die Y-Wahleinheit 38 fließende Strom gelangt
in den Drain des Speicherzellentransistors 42 und beginnt
mit der Löschung der Einheit über ihr Gate. Anfänglich
liegen etwa 9 V am Drain des Speicherzellentransistors 42.
Diese Spannung wird solange "streiken", d.h. anwachsen,
bis sie etwa 18 V erreicht. Dieser Anstieg wird durch die
Y-Wahleinheit 38 abgekoppelt und an der Source der
Klemmschaltungseinheit 32 auftreten. In dem Zeitpunkt, in
dem die Spannung an der Source der Klemmschaltungseinheit
32 den Klemmspannungspegel überschreitet, schaltet die
Klemmschaltungseinheit 32 ab und stellt die Lieferung von
Löschstrom ein.
Wenn hier auch besondere Ausführungsformen und Anwendungen
der vorliegenden Erfindung beschrieben und dargestellt
worden sind, ist es Fachleuten doch klar, daß es viele
andere Variationen gibt, ohne vom Erfindungskonzept
abzuweichen. Die Erfindung soll daher nicht beschränkter
ausgelegt werden, als es dem Sinn der beigefügten
Patentansprüche entspricht.
Claims (6)
1. Speicherschaltung (zum Löschen), mit einer Vielzahl von
EEPROM-(Speicher-)Transistoren, von denen jeder eine
Source und ein Drain aufweist, sowie mit einer
Löschschaltung,
dadurch gekennzeichnet, daß die
Löschschaltung als Bestandteile aufweist:
- - erste und zweite (geschaltete) Konstantspannungsquellen (die durch gegeneinander geschaltete Taktgeber gesteuert werden);
- - Mittel zur abwechselnden Aktivierung der ersten und zweiten Stromquelle;
- - erste Stromankopplungsmittel zum Ankoppeln der Ströme der ersten und der zweiten Konstantstromquelle jeweils an erste und zweite Knoten (zur Erzeugung eines Löschstromes an diesen ersten und zweiten Knoten);
- - zweite Stromankopplungsmittel zur Vereinigung des genannten Stromes in einem Löschstrom an einem dritten Knoten;
- - Mittel zur Auswahl eines zu löschenden EEPROM-Transistors;
- - (zweite Stromkopplungs-)Mittel zum Ankoppeln des Löschstromes an den Drain des (eines der) ausgewählten EEPROM-(Speicher-)Transistors(en);
- - (Erfassungs-)Mittel zur Erfassung der Spannung am Drain des ausgewählten EEPROM-Transistors und zum (Abschalten des Löschstromes) Inaktivieren der Mittel zum Ankoppeln des Löschstromes, wenn die (erfaßte) Spannung am Drain des ausgwählten EEPROM-Transistors einen vorbestimmten Wert erreicht.
2. Schaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die ersten
Stromankopplungsmittel MOS-Gate-Kondensatoren sind.
3. Schaltung nach Anspruch 1,
dadurch gekennzeichnet, daß das
Erfassungsmittel ein als Spannungsklemmer geschalteter
MOS-Transistor ist.
4. Schaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die zweiten
Stromankopplungsmittel als Diode geschaltete
MOS-Transistoren sind.
5. Schaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die
Schaltung weiter Mittel zum (Abtrennen) Schwimmenlassen
der Source eines (des zu löschenden
EEPROM-Speicher-Transistors) zu löschenden ausgewählten
EEPROM-Transistors aufweist.
6. Schaltung nach Anspruch 5,
dadurch gekennzeichnet, daß die Mittel
zum Schwimmenlassen eine Transistoreinheit umfassen,
die zwischen die Source des ausgewählten
EEPROM-Speicher-Transistors und eine
Spannungsversorgungsquelle geschaltet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/212,974 US4888738A (en) | 1988-06-29 | 1988-06-29 | Current-regulated, voltage-regulated erase circuit for EEPROM memory |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3921395A1 true DE3921395A1 (de) | 1990-01-18 |
Family
ID=22793198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3921395A Withdrawn DE3921395A1 (de) | 1988-06-29 | 1989-06-29 | Strom- und spannungsgeregelte schaltung fuer eeprom-speicherzellen |
Country Status (5)
Country | Link |
---|---|
US (1) | US4888738A (de) |
JP (1) | JP2821621B2 (de) |
DE (1) | DE3921395A1 (de) |
GB (1) | GB2220811B (de) |
NL (1) | NL8901646A (de) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5095461A (en) * | 1988-12-28 | 1992-03-10 | Kabushiki Kaisha Toshiba | Erase circuitry for a non-volatile semiconductor memory device |
GB2232798B (en) * | 1989-06-12 | 1994-02-23 | Intel Corp | Electrically programmable read-only memory |
FR2655762B1 (fr) * | 1989-12-07 | 1992-01-17 | Sgs Thomson Microelectronics | Fusible mos a claquage d'oxyde tunnel programmable. |
GB9007790D0 (en) | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
GB9007791D0 (en) | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
US5214602A (en) * | 1990-04-06 | 1993-05-25 | Mosaid Inc. | Dynamic memory word line driver scheme |
US5751643A (en) * | 1990-04-06 | 1998-05-12 | Mosaid Technologies Incorporated | Dynamic memory word line driver |
US5132935A (en) * | 1990-04-16 | 1992-07-21 | Ashmore Jr Benjamin H | Erasure of eeprom memory arrays to prevent over-erased cells |
KR940006611B1 (ko) * | 1990-08-20 | 1994-07-23 | 삼성전자 주식회사 | 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법 |
KR920006991A (ko) * | 1990-09-25 | 1992-04-28 | 김광호 | 반도체메모리 장치의 고전압발생회로 |
US5241507A (en) * | 1991-05-03 | 1993-08-31 | Hyundai Electronics America | One transistor cell flash memory assay with over-erase protection |
US5220533A (en) * | 1991-11-06 | 1993-06-15 | Altera Corporation | Method and apparatus for preventing overerasure in a flash cell |
KR940008206B1 (ko) * | 1991-12-28 | 1994-09-08 | 삼성전자 주식회사 | 고전압 스위치 회로 |
US5455800A (en) * | 1993-02-19 | 1995-10-03 | Intel Corporation | Apparatus and a method for improving the program and erase performance of a flash EEPROM memory array |
US5508971A (en) * | 1994-10-17 | 1996-04-16 | Sandisk Corporation | Programmable power generation circuit for flash EEPROM memory systems |
US5481492A (en) * | 1994-12-14 | 1996-01-02 | The United States Of America As Represented By The Secretary Of The Navy | Floating gate injection voltage regulator |
KR0142364B1 (ko) * | 1995-01-07 | 1998-07-15 | 김광호 | 소거된 메모리 쎌의 임계전압 마아진 확보를 위한 공통 소오스라인 구동회로 |
KR100217917B1 (ko) * | 1995-12-20 | 1999-09-01 | 김영환 | 플래쉬 메모리셀의 문턱전압 조정회로 |
EP0786779B1 (de) * | 1996-01-24 | 2004-07-28 | STMicroelectronics S.r.l. | Löschspannungs-Steuerschaltkreis für eine löschbare, nichtflüchtige Speicherzelle |
EP0786778B1 (de) * | 1996-01-24 | 2003-11-12 | STMicroelectronics S.r.l. | Verfahren zum Löschen einer elektrisch programmierbaren und löschbaren nichtflüchtigen Speicherzelle |
US5625544A (en) * | 1996-04-25 | 1997-04-29 | Programmable Microelectronics Corp. | Charge pump |
US5907484A (en) * | 1996-04-25 | 1999-05-25 | Programmable Microelectronics Corp. | Charge pump |
US5661677A (en) | 1996-05-15 | 1997-08-26 | Micron Electronics, Inc. | Circuit and method for on-board programming of PRD Serial EEPROMS |
US5940284A (en) * | 1997-12-18 | 1999-08-17 | Zilog, Inc. | Low voltage charge pump circuit |
US6292898B1 (en) * | 1998-02-04 | 2001-09-18 | Spyrus, Inc. | Active erasure of electronically stored data upon tamper detection |
US6734718B1 (en) * | 2002-12-23 | 2004-05-11 | Sandisk Corporation | High voltage ripple reduction |
US6922096B2 (en) * | 2003-08-07 | 2005-07-26 | Sandisk Corporation | Area efficient charge pump |
US7307898B2 (en) * | 2005-11-30 | 2007-12-11 | Atmel Corporation | Method and apparatus for implementing walkout of device junctions |
US8044705B2 (en) | 2007-08-28 | 2011-10-25 | Sandisk Technologies Inc. | Bottom plate regulation of charge pumps |
US7646638B1 (en) * | 2007-09-06 | 2010-01-12 | National Semiconductor Corporation | Non-volatile memory cell that inhibits over-erasure and related method and memory array |
US7586362B2 (en) * | 2007-12-12 | 2009-09-08 | Sandisk Corporation | Low voltage charge pump with regulation |
US7586363B2 (en) * | 2007-12-12 | 2009-09-08 | Sandisk Corporation | Diode connected regulation of charge pumps |
US7969235B2 (en) | 2008-06-09 | 2011-06-28 | Sandisk Corporation | Self-adaptive multi-stage charge pump |
US20090302930A1 (en) * | 2008-06-09 | 2009-12-10 | Feng Pan | Charge Pump with Vt Cancellation Through Parallel Structure |
US8710907B2 (en) | 2008-06-24 | 2014-04-29 | Sandisk Technologies Inc. | Clock generator circuit for a charge pump |
US7683700B2 (en) * | 2008-06-25 | 2010-03-23 | Sandisk Corporation | Techniques of ripple reduction for charge pumps |
US7795952B2 (en) * | 2008-12-17 | 2010-09-14 | Sandisk Corporation | Regulation of recovery rates in charge pumps |
US7973592B2 (en) | 2009-07-21 | 2011-07-05 | Sandisk Corporation | Charge pump with current based regulation |
US8339183B2 (en) | 2009-07-24 | 2012-12-25 | Sandisk Technologies Inc. | Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories |
US8294509B2 (en) | 2010-12-20 | 2012-10-23 | Sandisk Technologies Inc. | Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances |
US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
US8699247B2 (en) | 2011-09-09 | 2014-04-15 | Sandisk Technologies Inc. | Charge pump system dynamically reconfigurable for read and program |
US8514628B2 (en) | 2011-09-22 | 2013-08-20 | Sandisk Technologies Inc. | Dynamic switching approach to reduce area and power consumption of high voltage charge pumps |
US8400212B1 (en) | 2011-09-22 | 2013-03-19 | Sandisk Technologies Inc. | High voltage charge pump regulation system with fine step adjustment |
US8710909B2 (en) | 2012-09-14 | 2014-04-29 | Sandisk Technologies Inc. | Circuits for prevention of reverse leakage in Vth-cancellation charge pumps |
US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2828836C2 (de) * | 1978-06-30 | 1983-01-05 | Siemens AG, 1000 Berlin und 8000 München | Wortweise elektrisch löschbarer, nichtflüchtiger Speicher |
DE2828855C2 (de) * | 1978-06-30 | 1982-11-18 | Siemens AG, 1000 Berlin und 8000 München | Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s) |
DE3069124D1 (en) * | 1979-03-13 | 1984-10-18 | Ncr Co | Write/restore/erase signal generator for volatile/non-volatile memory system |
US4393481A (en) * | 1979-08-31 | 1983-07-12 | Xicor, Inc. | Nonvolatile static random access memory system |
JPS6252797A (ja) * | 1985-08-30 | 1987-03-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPS6339198A (ja) * | 1986-08-04 | 1988-02-19 | Nec Corp | Eprom高速書込回路 |
US4785423A (en) * | 1987-01-22 | 1988-11-15 | Intel Corporation | Current limited epld array |
US4797856A (en) * | 1987-04-16 | 1989-01-10 | Intel Corporation | Self-limiting erase scheme for EEPROM |
-
1988
- 1988-06-29 US US07/212,974 patent/US4888738A/en not_active Expired - Lifetime
-
1989
- 1989-06-23 GB GB8914531A patent/GB2220811B/en not_active Expired - Lifetime
- 1989-06-29 DE DE3921395A patent/DE3921395A1/de not_active Withdrawn
- 1989-06-29 NL NL8901646A patent/NL8901646A/nl not_active Application Discontinuation
- 1989-06-29 JP JP16826889A patent/JP2821621B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB2220811A (en) | 1990-01-17 |
JPH0287395A (ja) | 1990-03-28 |
US4888738A (en) | 1989-12-19 |
GB8914531D0 (en) | 1989-08-09 |
JP2821621B2 (ja) | 1998-11-05 |
GB2220811B (en) | 1992-08-26 |
NL8901646A (nl) | 1990-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3921395A1 (de) | Strom- und spannungsgeregelte schaltung fuer eeprom-speicherzellen | |
DE69531820T2 (de) | Durchbruchschutzschaltung mit hochspannungsdetektierung | |
DE102005061375B4 (de) | NOR-Flashspeicherbauelement mit Mehrpegel-Speicherzelle und Bitwert-Detektionsverfahren | |
DE3340567A1 (de) | Spannungswandlerschaltung | |
DE3148806C2 (de) | ||
DE2411839B2 (de) | Integrierte Feldeffekttransistor-Schaltung | |
DE19749602C2 (de) | Substratspannungs-Generatorschaltung | |
DE2712537A1 (de) | Speicherwerk | |
DE2356974A1 (de) | Aus feldeffekttransistoren aufgebaute gegentakt-treiberschaltung fuer digitale anwendungen | |
DE102010054763A1 (de) | Aktive parasitäre Leistungsschaltung | |
DE1774708B2 (de) | ||
EP0499673B1 (de) | Regelschaltung für einen Substratvorspannungsgenerator | |
DE2528066A1 (de) | Digitale datenverarbeitungsschaltung | |
DE19521730C2 (de) | Halbleitervorrichtung mit Programmierspannungserzeugung | |
DE3107902C2 (de) | Integrierte MOS-Schaltung | |
DE3630679A1 (de) | Stromversorgungsschalter-schaltkreis fuer groesstintegration auf einem wafer | |
DE4117882C2 (de) | ||
DE2611114C2 (de) | Detektorschaltung | |
DE102004045903A1 (de) | Schaltungsanordnung und Verfahren zum Schalten von Hochspannungssignalen mit Niederspannungssignalen | |
DE2842690C2 (de) | ||
DE19601369C1 (de) | Vorrichtung zur Spannungsvervielfachung, insb. verwendbar zur Erzeugung der Löschspannung für ein EEPROM | |
DE3108342A1 (de) | Dynamische schieberegisterschaltung | |
EP0635838A2 (de) | Spannungserzeugungsschaltung | |
EP0496910B1 (de) | Schaltungsanordnung zur Generierung eines Rücksetzsignals | |
DE19808525A1 (de) | Integrierte Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |