DE3501194C2 - Verfahren und Vorrichtung zum Datenaustausch zwischen Mikroprozessoren - Google Patents

Description

Stand der Technik

Die Erfindung geht aus von einem Verfahren zum Datenaus­ tausch zwischen Mikroprozessoren nach der Gattung des Haupt­ anspruchs. Die Kopplung zweier Mikroprozessoren ist als sol­ che seit langem bekannt. Die Datenübertragung erfolgt dabei entweder seriell über genormte Schnittstellen oder aber parallel über einen sogenannten Datenbus. Die serielle Kopplung hat den Nachteil, daß die Datenübertragung wegen der bitweisen Übertragung nur langsam vonstatten geht. Wird eine allgemeine Busleitung verwendet, so ist der anzuspre­ chende Baustein zuerst zu adressieren, danach kann das Datenprotokoll übertragen werden. Insbesondere bei zeitkri­ tischen Datenübertragungen ist dieser Weg im allgemeinen nicht gangbar, da für die Adressierung ein verhältnismäßig großer Zeitaufwand erforderlich ist.

Aus der Druckschrift DE: Elektronik 1980, Heft 3, Seite 75-80 ist die Verknüp­ fung eines Hauptprozessors mit einem Ein-/Ausgabe-Prozessor bekannt. Bei der Datenübertragung zwischen beiden Prozesso­ ren wird aber der Systembus verwendet, wobei auch Sen­ der/Empfänger-Latches zur Zwischenspeicherung eingesetzt werden. Die Busvergabe des Systembus geschieht mit Hilfe eines Bus-Prioritäts-Controllers.

Es ist Aufgabe der Erfindung, einen schnellen Datenaustausch zwischen zwei Mikroprozessoren zu ermöglichen, wobei die Mikroprozessoren für den Datenaustausch zeitlich nur gering belastet werden und wobei nur ein geringer zusätzlicher Schaltungsaufwand entsteht. Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.

Vorteile der Erfindung

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vor­ teil, daß der Datenaustausch unter Zuhilfenahme der für den Datenaustausch erforderlichen Impulse sehr schnell von statten geht. Die Adressierung erfolgt ohne weiteren Zeitaufwand mit dem Ansprechen des Zwischen­ speichers. Die Daten werden in einer vorgegebenen Reihen­ folge übertragen.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Werden als spezifische Signale die Schreib- und/oder Lesebefehle des Mikroprozessors verwendet, so wird die Übertragung besonders schnell. Als weiterer Vorteil ist anzusehen, daß nur wenige zusätzliche elektrische Bau­ elemente und Leitungen erforderlich sind. Weiterhin ist es günstig, wenn einer der Mikroprozessoren nach Ab­ schluß der Übertragung ein Signal abgibt. Dadurch ist die Signalübertragung für den übertragenden Mikropro­ zessor nachprüfbar und es wird die Möglichkeit er­ öffnet, weitere Signale zu übertragen.

Die Ausbildung der spezifischen Signale insbesondere der Schreib- oder Lesesignale erfolgt zweckmäßiger Weise über ein Schaltglied, mit dessen Ausgangs­ signal der Slaveprozessor schaltbar ist. Dadurch ist die Datenübertragung mit einem minimalen Auf­ wand zu realisieren. Das Ende jeder Übertragung wird am zweckmäßigsten über eine Quittierleitung mit­ geteilt. Weiterer schaltungstechnischer Aufwand ist dann nicht erforderlich.

Zeichnung

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen

Fig. 1 ein Ausführungsbeispiel einer Vorrichtung zum Datenaustausch, Fig. 2 ein Struktogramm zur Erläuterung der Arbeitsweise der Mikroprozessoren und Fig. 3 eine Impulsdiagramm zur Erläuterung der Funktions­ weise der Schaltungsanordnung.

Beschreibung des Ausführungsbeispiels

Die Fig. 1 zeigt einen Mastermikroprozessor 10, dessen I/O-Port mit dem Eingang eines Latches 11 verbunden ist. Mit dem entsprechenden Eingang des Latches 11 ist außer­ dem der Schreibsignalausgang des Mastermikroprozessors 10 verbunden. Der Schreibsignalausgang führt des wei­ teren zu einem Eingang eines ODER-Gliedes 14. Der Ausgang des Latches 11 führt zu einem I/O-Port eines Slavemikro­ prozessors 12. Mit dem Latch 11 ist des weiteren der Lese­ signalausgang des Mikroprozessors 12 verbunden. Ein Latch 13 ist antiparallel zum Latch 11 geschaltet und übernimmt Signale des I/O-Ports des Slavemikroprozessors 12, um sie an den I/O-Port des Mastermikroprozessors 10 weiterzuleiten. Mit dem Latch 13 ist der Schreibsignal­ ausgang des Mikroprozessors 12 verbunden. Des weiteren ist der Lesesignalausgang des Mikroprozessors 10 mit dem Latch 13 verbunden. Weiterhin führt eine Leitung vom Lese­ signalausgang des Mikroprozessors 10 zu einem weiteren Eingang des ODER-Gliedes 14. Der Ausgang des ODER-Gliedes 14 führt zu einem Eingang eines Toggel-Flip-Flops 15.

Das Toggel-Flip-Flop 15 ändert bei jedem Schreib- oder Lesebefehl des Mastermikroprozessors seinen Ausgangszu­ stand. Der Ausgang des Toggel-Flip-Flop 15 steht mit dem Interrupteingang des Slavemikroprozessors 12 in Ver­ bindung. Des weiteren ist ein Port P des Mastermikropro­ zessors 10 mit einem äquivalenten Port P des Slavemikro­ prozessors 12 verbunden. Als Mikroprozessoren eignen sich insbesondere Mikroprozessoren des Typs 8051 der Firma In­ tel. Ebenso sind jedoch auch andere Mikroprozessoren, insbesondere der 80 er Serie der Firma Intel, verwendbar. Die Frage, welcher I/O-Port beim Masterprozessor 10 oder beim Slaveprozessor 12 zur Datenein- oder Ausgabe ver­ wendet wird, ist ein Frage der Programmierung des Mikro­ prozessors und prinzipiell gleichgültig. Als Port P kann eine beliebige Signalleitung der vorhandenen Ports ver­ wendet werden. Auch diese ist durch das Programm fest­ gelegt und für die Erfindung als solche nicht von Be­ deutung. Desweiteren ist eine Rücksetzschaltung 16 vor­ gesehen, die beispielsweise bei Spannungseinbrüchen oder bei sonstigen elektrischen Störungen anspricht. Die Rück­ setzschaltung 16 ist mit dem Rücksetzeingang des Master­ prozessors 10 und des Toggel-Flip-Flop 15 verbunden. Da­ durch wird verhindert, daß das Toggel-Flip-Flop 15 im Störungsfall eine undefinierbare Stellung annimmt.

Die Wirkungsweise des Datenaustausches, der auch aus einer Datenübertragung in einer Richtung bestehen kann, soll nunmehr anhand der Struktogramme in Fig. 2 und dem Dia­ gramm in Fig. 3 näher erläutert werden. Der Mikropro­ zessor 10 arbeitet als Masterprozessor und nimmt bei­ spielsweise Steuerungsaufgaben für die Brennkraftmaschine eines Kraftfahrzeuges wahr. Der Umfang der in Echtzeit zu erledigenden Steuerungsaufgaben macht es notwendig, daß der Masterprozessor einen Teil seiner berechneten Aus­ gabedaten an den Slaveprozessor überträgt und dieser die zeitgerechte Ausgabesteuerung für diese Größen übernimmt (z. B. sequentielle Einspritzungen). Auch ein Teil der Be­ rechnung dieser Daten kann im Slaveprozessor stattfinden. Des weiteren kann der Slaveprozessor einen Teil der vom Masterprozessor benötigten Daten erfassen, vorverarbeiten und an den Masterprozessor übertragen. Soll nunmehr die durch die beiden Mikroprozessoren gegebene Schnelligkeit nicht bei der Datenübertragung verloren gehen, so ist es notwendig, daß der Datentransfer sehr schnell erfolgt.

Der Masterprozessor 10 hat bei der Datenübertragung abso­ luten Vorrang, d. h. der Masterprozessor 10 ruft die Daten bei Bedarf ab oder gibt sie bei Bedarf an den Slavepro­ zessor 12 weiter. Der Slaveprozessor wird dabei über seinen Interrupteingang gesteuert, d. h. , der Slave­ prozessor 12 unterbricht auf Anforderung des Masterpro­ zessors 10 sein laufendes Programm und stellt die er­ forderlichen Daten bereit oder holt die übermittelten Da­ ten ab. Wesentlich dabei ist, daß die Daten in der rich­ tigen Reihenfolge vom und/oder zum Slaveprozessor über­ tragen werden. Zu diesem Zwecke muß der Datenaustausch zu einem bestimmten vereinbarten Startpunkt begonnen wer­ den. Danach ist die Datenfolge aufgrund der einzelnen Programmschritte, die vom Masterprozessor 10 abgearbeitet werden, festgelegt. Durch die erwähnte Synchronisation wird erreicht, daß auch beim Einschalten des Systems oder bei einem Rücksetzimpuls nach einer Störung niemals falsche Daten vom Slaveprozessor 12 zum Masterprozessor 10 ge­ geben werden, wobei unter falschen Daten auch eine falsche Zuordnung der Daten untereinander zu verstehen ist.

In Fig. 2a ist das Beispiel eines Struktogramms für den Masterprozessor in Fig. 2b das Struktogramm für den Slave­ prozessor 12 bezüglich der Datenübertragung darge­ stellt. Sollen nunmehr Daten ausgetauscht werden, so gibt der Masterprozessor 10 an der Stelle 20 zweimal dieselben Daten mittels eines Schreibbefehls in das Latch 11. Danach fährt er an der Stelle 21 mit seinem Master­ programm fort. Durch den zweimaligen Schreibbefehl wird durch das ODER-Glied 14 das Flip-Flop 15 zweimalig um­ geschaltet. Am Ausgang des Flip-Flops 15 ist daher das Signal 40 erkennbar, das in Fig. 3a näher dargestellt ist. Durch den ersten Schreibbefehl kommt die abfallende Flanke, durch den zweiten Schreibbefehl die ansteigende Flanke zustande. Der Interrupt im Mikroprozessor 12 wird im beschriebenen Beispiel durch die abfallende Flanke des Interruptsignals erzeugt. Der Slavemikropro­ zessor 12, der zwischenzeitlich sein Slaveprogramm an der Stelle 30 in Fig. 2b abarbeitet, beendet nach dem Eingang des Interrupt 31 die begonnene Anweisung und springt dann in ein spezielles Interruptprogramm über, das den Datenaustausch des Slaveprozessors steuert. In Fig. 3b sind die jeweiligen Einsprung­ stellen durch einen senkrechten Strich gekennzeichnet. Die Zeit zwischen dem Interrupt und dem Einsprung ist dadurch bedingt, daß der Slaveprozessor den augen­ blicklichen Programm-Befehl noch beenden muß.

Sobald der Slaveprozessor 12 in das Interruptprogramm eingesprungen ist, fragt er an der Stelle 32 ab, welchen Zustand die Interruptleitung hat. Hierfür sind zusätz­ liche Leitungen nicht erforderlich, da auf die Inter­ ruptleitung direkt zugegriffenwerden kann. Liegt an dieser Leitung nach dem Einsprung eine logische 1, so bedeutet dies, daß der Masterprozessor die zwei ersten Schreib- oder Lesebefehle eines Datenüber­ tragungszyklusses abgegeben hat. Der Slaveprozessor erkennt hiermit, daß er nun mit der Übertragung des ersten Datenwortes beginnen muß. An der Stelle 33 holt er die vom Masterprozessor an der Stelle 20 in das Latch 11 eingeschriebene Daten ab. An der Stelle 34 werden Daten in das Latch 13 eingeschrieben. Nach der Beendigung des Datenaustausches wird am Port P durch den Slavemikroprozessor ein Signal abgegeben, das lediglich in einer Änderung des ursprünglichen Zustandes des Signales besteht, wie dies in Fig. 3c dargestellt ist. Der erste Datenaustausch ist nunmehr abgeschlossen.

Nach einem durch das Masterprogramm bestimmten Zeit­ abschnitt fragt der Masterprozessor 10 den Port P an der Stelle 22 ab. Hat dieser seinen Zustand geändert, weiß der Masterprozessor 10, daß der Slaveprozessor 12 seine Arbeiten abgeschlossen und die von ihm ge­ wünschten Daten aufgenommen oder übertragen werden können. Da zuletzt Daten an der Stelle 34 vom Slave­ prozessor 12 in das Latch 13 geschrieben worden sind, holt nun der Masterprozessor 10 die Daten aus dem Latch 13 heraus, in dem er an Stelle 23 einen Lese­ befehl an das Latch 13 abgibt. Durch diesen Lesebe­ fehl wird über das ODER-Glied 14 das Flip-Flop 15 ge­ kippt (44).

Während der Masterprozessor 10 nach der Datenübernahme an der Stelle 24 mit dem Masterprogramm weiter fährt, wird durch das Kippen des Flip-Flops 15 ein neuerlicher Interrupt ausgelöst. Das Ablaufen des Slaveprogramms an der Stelle 36 wird unterbrochen durch einen Einsprung in die Interruptroutine. Der Slaveprozessor erkennt nun daran, daß der Interrupt auf 0 steht, daß nicht das erste Datenwort auszulesen ist sondern das nach­ folgende Datenwort. Welches Datenwort ein- oder ausge­ lesen werden soll, ist im Slaveprozessor 12 leicht durch einen programmierten Zähler zu ermitteln, der die Ein­ sprünge nach der Synchronisierung zählt. Wie oben be­ schrieben werden nunmehr in den Latches 11 oder 13 Da­ ten ein- oder ausgelesen. Nach Abschluß des Lesevor­ ganges wird wiederum nach Fig. 3c der Port P durch den Slaveprozessor geschaltet.

Die in Fig. 3 dargestellten Diagramme sind so ausgeführt, daß im Masterprozessor nach dem initialisierenden zwei­ maligen Schreibbefehl (40) und dem nachfolgenden einmaligen Schreib- oder Lesebefehl (44) immer abwechselnd ein Lese- und ein Schreibbefehl erfolgt. Sollen daher Daten an der Abfragestelle 25 eingelesen oder übernommen werden, so wird beispielsweise mit der ansteigenden Flanke des Im­ pulses 41 Daten mit einem Schreibbefehl in das Latch 11 gelesen und mit der abfallenden Flanke Daten aus dem Latch 13 übernommen. Da ein Interrupt jeweils nur noch von einem Impuls von 1 nach 0 bewirkt wird, hat daher der Schreib­ befehl bei der Abfragestelle 26 noch keinen Interrupt zu­ folge, sondern erst der darauf folgende Lesebefehl an der Stelle 27, nachdem sich der Masterprozessor 10 an der Stelle 25 versichert hat, daß der Slaveprozessor 12 seine vorherige Datenübertragung bereits beendet hat. Ist ein komplettes Datenbündel übertragen, so ist es mög­ lich, nach einem gewissen Zeitablauf die Interrupt­ leitung und die Portleitung P auf eine logische 1 zu setzen, wie dies am rechten Rand der Fig. 3 darge­ stellt ist. Durch dieses Hochsetzen werden keine wei­ teren Funktion ausgelöst, da, wie bereits erwähnt, ein Interrupt nur beim Übergang von 1 auf 0 stattfindet.

Das Beispiel zeigt, daß auf diese Art und Weise schnell und sicher Datenbündel übertragen werden können, wobei der Start des Datenbündels hier durch den zwei­ mal erfolgenden Schreibbefehl gekennzeichnet ist. Es ist jedoch willkürlich, wie die Datenübertragung be­ gonnen wird. Statt der zweimaligen Schreibbefehle ist es ebenfalls möglich, daß zweimalige Lesebefehle vom Mikroprozessor 10 oder abwechselnd Schreib- und Lesebe­ fehle ausgegeben werden. In das Latch 11 werden durch den Masterprozessor 10 jeweils Daten eingeschrieben, aus dem Latch 13 jeweils ausgelesen. Dies können bei­ spielsweise auch logische Nullen sein, wenn im Latch 13 noch keine Daten eingeschrieben sind. Dies muß jedoch zuvor durch das Programm vereinbart sein. Es ist auch ohne weiteres erkennbar, daß das beschriebene abwechselnde Schreiben und Lesen auch durch ein Lesen und Schreiben oder durch ein zweimaliges Lesen oder durch ein zweima­ liges Schreiben ersetzt werden kann. Dies ist abhängig vom Anwendungsfall. Weiterhin ist erkennbar, daß die Interruptfunktionen nicht unbedingt durch die Ansteuerung des Interrupteingang erzielt werden müssen, sondern z. B. auch durch das Ansteuern eines beliebigen anderen Ports. Wesentlich ist, daß durch eine spezielle Strukturierung des ersten Signals eine Synchronisation zwischen den beiden Mikroprozessoren 10 und 12 stattfindet und daß die folgende Datenübertragung zuvor aufeinander abge­ stimmt ist, d. h. das Datenbündel in seiner Abfolge definiert ist.

Vorteilhaft ist auch, daß die bereits beim Mikroprozessor vorhandenen Ein- und Ausgänge zur Datenübertragung benutzt werden können, wobei die zusätzlich zu ziehenden Lei­ tungen in ihrer Zahl sehr gering sind.

Claims (6)

1. Verfahren zum Datenaustausch eines Datenbündels zwischen einem Master-Prozessor und einem Slave-Prozessor, wobei zum Datenaustausch mindestens ein Zwischenspeicher verwendet wird, dadurch gekennzeichnet, daß der Datenaustausch durch eine erste, spezifische, vom Master-Prozessor (10) ausgelö­ ste Signal folge gestartet wird, daß aufgrund der ersten, spezifischen Signal folge das Datenbündel in seiner Abfolge definiert ist, daß die Datenworte des Datenbündels in einer festgelegten Folge nacheinander derart ausgetauscht werden, daß jeweils ein Datenwort von dem Slave-Prozessor (12) in den mindestens einen Zwischenspeicher (11, 13) ein­ geschrieben oder ein von dem Master-Prozessor (10) eingeschriebenes Datenwort aus dem Zwischenspeicher (11, 13) ausgelesen wird, wobei von dem Slave-Prozessor (12) nach dem Erhalt oder der Absendung jedes Datenwortes jeweils ein Signal (P) an den Master-Prozessor (10) abgegeben wird und daß der Master-Prozessor (10) ab dem zweiten Datenwort den Austausch jedes weiteren Datenwortes jeweils durch weitere, von der ersten Signal folge unterschiedliche Signalfolgen anfordert.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste spezifische Signal folge durch zumindest zweimalige Ausgabe eines Schreib- oder Lese-Befehls oder durch hinter­ einanderfolgende Ausgabe eines Schreib- und eines Le­ se-Befehls erzeugt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Datenübertragung durch wechselweises Schreiben und Lesen der Mikroprozessoren (10, 12) durchgeführt wird.

4. Vorrichtung zur Durchführung eines Verfahrens nach einem der vorhergehenden Ansprüche mit einem Master-Prozessor und einem Slave-Prozessor und mit einem Zwischenspeicher für jede vorgesehene Übertragungsrichtung, wobei der Zwischen­ speicher mit einer Lese- oder Schreib-Leitung des Ma­ ster-Prozessors und mit einer Schreib- oder Lese-Leitung des Slave-Prozessors verbunden ist, mit einem Schaltglied, durch dessen Schaltvorgang ein Interrupt im Slave-Prozessor ausgelöst wird, dadurch gekennzeichnet, daß der Zwischenspeicher (11, 13) mit einem I/O-Port des Master-Prozessors (10) und des Slave-Prozessors (12) verbun­ den ist, daß mit der Lese- oder Schreib-Leitung (, ) die von dem Master-Prozessor (10) zu dem Zwischenspeicher (11, 13) geschaltet ist, das Schaltglied (15) verbunden ist, so daß das Schaltglied (15) mit einem Schreib- oder Lese-Befehl des Master-Prozessors schaltbar ist, und daß eine Quittierleitung zwischen Slave-Prozessor (12) und Master-Prozessor (10) geschaltet ist.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß Rücksetzmittel (16) vorgesehen sind, mit denen der Master-Prozessor (10) und das Schaltglied (15) in eine vor­ gegebene Stellung bringbar sind.

6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß das Schaltglied (15) vom Master-Prozessor (10) rücksetzbar ist.