DE3245344C2 - Circuit arrangement for a receiver for data transmission by means of four-stage phase shift keying - Google Patents
Circuit arrangement for a receiver for data transmission by means of four-stage phase shift keyingInfo
- Publication number
- DE3245344C2 DE3245344C2 DE19823245344 DE3245344A DE3245344C2 DE 3245344 C2 DE3245344 C2 DE 3245344C2 DE 19823245344 DE19823245344 DE 19823245344 DE 3245344 A DE3245344 A DE 3245344A DE 3245344 C2 DE3245344 C2 DE 3245344C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- signal
- demodulator
- input
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
Abstract
Die Erfindung betrifft eine Schaltungsanordnung für einen Empfänger für Datenübertragung mittels vierstufiger Phasenumtastung des Leitungssignales zwischen einem ersten, zweiten, dritten und vierten Signalpunkt, wobei vor der Datenübertragung eine Präambel zur Einstellung einer adaptiven Entzerrung übertragen wird, welche einen ersten Abschnitt mit abwechselnder Sendung des ersten und des zweiten Signalpunktes aufweist, gefolgt von einem zweiten Abschnitt, bestehend aus einer Pseudozufallsfolge der dritten und vierten Signalpunkte. Aufgabe der Erfindung ist es, eine aufwandsarme Schaltungsanordnung zum Erkennen des Beginns des zweiten Abschnittes anzugeben. Dazu wird während des ersten Abschnittes ein Hilbertfilter durch Einstellung fester Koeffizienten auf eine geringe Bandbreite eingestellt und die Phasenlage einer zur Demodulation benutzten Trägerschwingung so geregelt, daß ein Gleichspannungssignal an einem Demodulatorausgang einen Größtwert annimmt. Mit Beginn des zweiten Abschnittes wechselt dieses Gleichspannungssignal seine Polarität. Dieser Polaritätswechsel wird zum Starten eines Referenzgenerators zum Erzeugen einer Referenz-Pseudozufallsfolge ausgenutzt, welche zur Einstellung der addaptiven Entzerrung dient.The invention relates to a circuit arrangement for a receiver for data transmission by means of four-stage phase shift keying of the line signal between a first, second, third and fourth signal point, with a preamble for setting an adaptive equalization being transmitted before the data transmission of the second signal point, followed by a second section consisting of a pseudo-random sequence of the third and fourth signal points. The object of the invention is to provide a low-cost circuit arrangement for recognizing the beginning of the second section. For this purpose, a Hilbert filter is set to a narrow bandwidth during the first section by setting fixed coefficients and the phase position of a carrier wave used for demodulation is regulated so that a DC voltage signal at a demodulator output assumes a maximum value. At the beginning of the second section, this DC voltage signal changes its polarity. This polarity change is used to start a reference generator to generate a reference pseudo-random sequence, which is used to set the adaptive equalization.
Description
Die Erfindung betrifft eine Schaltungsanordnung für einen Empfänger für Datenübertragung mittels vierstufiger Phasenumtastung gemäß dem Oberbegriff des Patentanspruches 1. Bei einer solchen Schaltungsanordnung muß der Beginn der Pseudozufallsfolge erkannt werden, um den Referenzgenerator zu starten.The invention relates to a circuit arrangement for a receiver for data transmission by means of four-stage Phase shift keying according to the preamble of claim 1. In such a circuit arrangement the beginning of the pseudo-random sequence must be recognized in order to start the reference generator.
In einer bekannten Schaltungsanordnung (europäische Patentschrift 00 12 884) wird dazu die augenblickliche und die durchschnittliche Signalleistung ermittelt und der Abfall der augenblicklichen Signalleistung unter die durchschnittliche Signalleistung als der Beginn der Pseudozufallsfolge ausgewertet Hierzu ist eine verhältnismäßig aufwendige Baugruppe notwendig, die aus zwei Tiefpässen, drei Multiplizierern, einem Summierer, einem Integrator, einem Verzögerer, zwei Subtrahierern, zwei VorzeicheneTitscheidem und einer Torschaltung besteht.In a known circuit arrangement (European patent specification 00 12 884) this is the instantaneous and the average signal power is determined and the drop in the instantaneous signal power below the average signal power is evaluated as the beginning of the pseudo-random sequence Complex assembly required, which consists of two low-pass filters, three multipliers, an adder, an integrator, a delay, two subtractors, two signed equivalents and a gate circuit consists.
Aufgabe der Erfindung ist es, den Aufwand für die Erkennung des Beginns der Pseudozufallsfolge zu verringern. The object of the invention is to reduce the effort involved in recognizing the start of the pseudo-random sequence.
Diese Aufgabe wird durch eine Schaltungsanordnung nach dem Patentanspruch 1 gelöst.This object is achieved by a circuit arrangement according to claim 1.
Durch die Einstellung einer geringen Bandbreite weist der erfindungsgemäße Empfänger den Vorteil einer geringen Empfindlichkeit gegen Störsignale auf.By setting a low bandwidth, the receiver according to the invention has the advantage of low sensitivity to interfering signals.
Durch die Weiterbildung nach dem Patentanspruch 2 wird die Empfindlichkeit gegen Störsignale weiter verringert. As a result of the development according to claim 2, the sensitivity to interfering signals is further reduced.
Die Erfindung wird an Hand der F i g. 1 bis 6 beschrieben. The invention is illustrated with reference to FIGS. 1 to 6 described.
Die F i g. 1 und 5 zeigen Blockschaltbilder von Ausführungsbeispielen der erfindungsgemäßen Empfänger, wobei die F i g. 1 sich auf den Anspruch 1, die F i g. 5 auf den Anspruch 2 bezieht. In den F i g. 2 und 4 werden an Hand sogenannter Phasensterne verschiedene Phasenlagen des Leitungssignales gezeigt. Die Fig.6 betrifftThe F i g. 1 and 5 show block diagrams of exemplary embodiments the receiver according to the invention, FIG. 1 to claim 1, the F i g. 5 on the claim 2 relates. In the F i g. 2 and 4 are different phase positions on the basis of so-called phase stars of the line signal shown. The Fig.6 concerns
eine Funktion des Empfängers nach der F i g. 5.a function of the receiver according to FIG. 5.
Es wird zunächst anhand der F i g. 1 der Aufbau eines Empfängers nach dem Anspruch 1 beschrieben. Das Leitungssignal wird über einen Eingang E, einem Empfangsfilter EFund einem Regelverstärker 1 einem Abtaster 2 zugeführt Dem Abtaster 2 folgt ein Analog-Digital-Wandler 3 und diesem ein Hilbertfilterpaar 4, bestehend aus zwei Filtern Hn und Hq. Dem Hilbertfilterpaar 4 sind zwei weitere Abtaster 5 und 6 und diesen ein Demodulator 7 nachgeschaltet. Der Demodulator 7 weist zwei Ausgänge auf, einen ersten Demodulatorausgang .r'und einen zweiten Demodulatorausgang y', welche mit Eingängen eines Entscheiders 8 verbunden sind. Ober die Ausgänge χ und y des Entscheiders 8 werden die empfangenen Daten einem nicht gezeichneten Datenverarbeitungsgerät zugeführtIt will first be based on FIG. 1 describes the structure of a receiver according to claim 1. The line signal is fed to a sampler 2 via an input E, a receiving filter EF and a control amplifier 1. The sampler 2 is followed by an analog-to-digital converter 3 and this is a pair of Hilbert filters 4, consisting of two filters Hn and Hq. Two further samplers 5 and 6 and a demodulator 7 are connected downstream of the Hilbert filter pair 4. The demodulator 7 has two outputs, a first demodulator output .r 'and a second demodulator output y', which are connected to inputs of a decision maker 8. The received data are fed to a data processing device (not shown) via the outputs χ and y of the decision maker 8
Ein Taktgenerator 9 versorgt die Abtaster 2,5 und 6 mit einem Takt, wobei der Abtaster 2 unmittelbar, die Abtasters und 6 über einen Teiler 10 versorgt werden.A clock generator 9 supplies the samplers 2, 5 and 6 with a clock, the sampler 2 directly, the Sampler and 6 are supplied via a divider 10.
Die zwei Filter Hn und Hq sind als Transversalfilter mit Koeffizienten-Adaption ausgeführt Zur Koeffizienten-Einstellung dient ein erster steuerbarer Schalter 11, ein Speicher 12 für feste Koeffizienten, eine Koetfizien.-tensteuerung 13 und ein Referenzgenerator 1* für die Referenz-Pseudozufallsfolge.The two filters Hn and Hq are designed as transversal filters with coefficient adaptation. A first controllable switch 11, a memory 12 for fixed coefficients, a coefficient control 13 and a reference generator 1 * for the reference pseudo-random sequence are used to set the coefficients.
Für Versorgung des Demodulators 7 mit einer Trägerschwingung ist ein Trägergenerator 15 vorgesehen, wobei die Phasenlage φ der Trägerschwingung von einer Phasensteuerung 16 gesteuert wird. Die Phasensteuerung 16 wird über einen zweiten steuerbaren Schalter 17 entweder von einem an den DemoJulatorausgang y* angeschlossenen Vorzeichenentscheider 18 oder von einem Phasenfehlerdetektor 19 gesteuert, der mit den Demodulatorausgängen x' und y1 sowie den Ausgängen χ und yaes Entscheiders 8 verbunden istA carrier generator 15 is provided for supplying the demodulator 7 with a carrier wave, the phase position φ of the carrier wave being controlled by a phase controller 16. The phase control 16 is controlled via a second controllable switch 17 either by a sign decider 18 connected to the demodulator output y * or by a phase error detector 19 connected to the demodulator outputs x ' and y 1 and the outputs χ and yaes decider 8
Mit dem Demodulatorausgang x'ist ein zweiter Vorzeichenentscheider 20 verbunden, dessen Ausgang mit dem ersten Eingang einer ersten Oder-Schaltung 21 verbunden ist, deren Ausgang mit dem Starteingang des Referenzgenerators 14, den Steuereingängen der steuerbaren Schalter 11 und 17 sowie dem zweiten Eingang der ersten Oder-Schaltung 21 verbunden istWith the demodulator output x 'there is a second sign decider 20, the output of which is connected to the first input of a first OR circuit 21 is whose output with the start input of the reference generator 14, the control inputs of the controllable Switches 11 and 17 and the second input of the first OR circuit 21 is connected
Es folgt nun eine Funktionsbeschreibung des zuvor beschriebenen Empfängers an Hand der F i g. i bis 4.There now follows a functional description of the receiver described above with reference to FIGS. i to 4.
Die F i g. 2 bis 4 zeigen verschiedene Phasenlagen des Leitungssignales sowie die zugehörigen Signale an den Demodulatorausgängen x' und y', wobei die .r-Achse der F i g. 2 bis 4 den Signalen des Demodulatorausganges x' und die y-Achse denen des Demodulatorausganges y' zugeordnet ist Die F i g. 2 betrifft eine normale so Datenübertragung, die F i g. 3 den ersten Abschnitt dsr Präambel und die F i g. 4 den Übergang vom ersten zum zweiten Abschnitt.The F i g. 2 to 4 show different phase positions of the line signal and the associated signals at the demodulator outputs x ' and y', the .r axis of FIG. 2 to 4 are assigned to the signals of the demodulator output x ' and the y-axis is assigned to those of the demodulator output y' . 2 relates to a normal data transmission as shown in FIG. 3 the first section of the preamble and F i g. 4 the transition from the first to the second section.
Die F i g. 2 zeigt die Soll-Phasenlagen des gesendeten Leitungssignales. Das Leitungssignal kann vier verschiedene Phasenlage (0°, 90°, 180°, 270°) gegenüber der Bezugsphase 0° annehmen. Diese vier Phasenlagen sind mit den Signalpunkten A, B, C und D bezeichnet. Sowohl zwischen dem ersten Signalpunkt A und dem dritten Signalpunkt C als auch zwischen dem zweiten Signalpunkt B und dem vierten Signalpunkt D besteht jeweils eine Phasendifferenz von 180°. Zwischen benachbarten Signalpunkten bestehen in diesem Beispiel Phasendifferenzen von 90°, jedoch kann die Erfindung auch in Systemen angewendet werden, in denen eine von 90° abweichende Phasendifferenz besteht.The F i g. 2 shows the nominal phase positions of the transmitted line signal. The line signal can assume four different phase positions (0 °, 90 °, 180 °, 270 °) compared to the reference phase 0 °. These four phase positions are denoted by the signal points A, B, C and D. There is a phase difference of 180 ° between the first signal point A and the third signal point C as well as between the second signal point B and the fourth signal point D. In this example, there are phase differences of 90 ° between adjacent signal points, but the invention can also be used in systems in which there is a phase difference other than 90 °.
Während des ersten Abschnittes der Präambel weisen die steuerbaren Schalter 11 und 17 die Stellung a bzw. a' auf. Dadurch ist der Speicher für feste Koeffizienten 12 mit den Koeffizientensteuereingängen der Filter Hn und Hq verbunden. Diese festen Koeffizienten bewirken die Einstellung einer geringen Bandbreite in diesen Filtern. Der in der F i g. 1 nicht dargestellte Sender sendet während des ersten Abschnittes ein Leitungssignal, das abwechselnd die Signalpunkte A und B(Fig. 2) aufweist Da zu Beginn des ersten Abschnittes der Trägergenerator 15 mit einer beliebigen Phasenlage schwingt stimmen die Signalpunkte des empfangenen Leitungssigna-Ies nicht mit den Soll-Punkten A und B der F i g. 2 überein, sondern es ergeben sich 2. B. die in der Fig.3 gezeigten Signalpunkte Λ'und B'. Wiesen die Filter Hn und Hq eine für normale Datenübertragung ausreichende Bandbreite auf, so ergäben sich an den Demodulatorausgängen x' und y ständige Signalwechsel zwischen xmlLt und Xmm bzw. jw und ymm, wobei die Signale xmlx und JW beim Empfang des Signalpunktes Λ'aufträten. Durch die festen Koeffizienten wird jedoch eine so geringe Bandbreite eingestellt, daß der Empfänger den schnellen Wechseln zwischen den Signalpunkten A'und B' nicht folgen. Da der Ausgang des t-.-.r'ien Vorzeichenentscheiders 18 über den zweiten steuert jren Schalter 17 mit der Phasensteuerung 16 verbunden ist wird der Trägergenerator 15 in seiner Phasenlage so geregelt, daß der Mittelwert y am Demodulatorausgang y' zu Null wirl Dadurch nimmt gleichzeitig der Betrag des Mittelwertes χ seinen Größtwert an, der mittlere Signalpunkt kommt als Signalpunkt M' auf die x-Achse (F i g. 4) zu liegen und die Signalpunkte A und B nehmen die mit/4"bzw.5"bezeichneten Lagen em.During the first section of the preamble, the controllable switches 11 and 17 are in position a and a ' , respectively. Thereby the fixed coefficient memory 12 is connected to the coefficient control inputs of the filters Hn and Hq. These fixed coefficients have the effect of setting a narrow bandwidth in these filters. The one shown in FIG. 1 transmitter, not shown, sends a line signal during the first section, which alternately has the signal points A and B (Fig. 2) Target points A and B of FIG. 2, but 2. B. the signal points Λ 'and B' shown in Figure 3 result. If the filters H n and Hq had a sufficient bandwidth for normal data transmission, then there would be constant signal changes between x mlLt and Xmm or jw and y m m at the demodulator outputs x ' and y , whereby the signals x mlx and JW when receiving the Signal point Λ 'appearances. However, the fixed coefficients set such a narrow bandwidth that the receiver does not follow the rapid changes between the signal points A 'and B'. Since the output of the t -.-. R'ien sign decider 18 is connected to the phase controller 16 via the second controlled switch 17, the phase position of the carrier generator 15 is regulated so that the mean value y at the demodulator output y ' becomes zero at the same time the magnitude of the mean value χ reaches its maximum value, the mean signal point comes to lie on the x-axis ( FIG. 4) as signal point M ' and signal points A and B take the positions marked / 4 "and 5", respectively em.
Im nun folgenden zweiten Abschnitt sendet der Sender eme Pseudozufallsfolge der Signalpunkte C und D, wobei er mit Wechseln C-D-C-D usw. beginnt Da der Trägergenerator 15 zunächst noch mit der während des ersten Abschnittes eingeregelten Phasenlage weiterschwingt, ergäben sich im Empfänger bei genügend großer Bandbreite der Filter Hs und Hq die Signaipunkte C" und D". Da jedoch die Filter· Hn und Hq noch auf eine geringe Bandbreite eingestellt sind, kann der Empfänger auch den anfänglichen schnellen Wechseln zwischen den Signalpunkten C" und D" nicht folgen, und an den Demodulatorausgängen x' und y' erscheinen Signale, die einem mittleren Signalpunkt S entsprechen. Der Wechsel vom ersten zum zweiten Abschnitt also der Beginn der Pseudozufallsfolge, wirkt sich auf die Signale an den Demodulatorausgängen x' und y' in der Weise aus, daß der Wert am Demodulatorausgang y' auf Null bleibt und der Wert am Demodulatorausgang x' seine Polarität, in diesem Beispiel von Minus nach Plus, wechselt. In the second section that follows, the transmitter sends a pseudo-random sequence of the signal points C and D, starting with CDCD changes etc. Since the carrier generator 15 initially continues to oscillate with the phase position regulated during the first section, the filter would result in the receiver if the bandwidth is sufficiently large Hs and Hq the signal points C " and D". However, since the filters · Hn and Hq are still set to a small bandwidth, the receiver can not follow the initial rapid changes between the signal points C " and D" , and signals appear at the demodulator outputs x ' and y' that have a mean Correspond to signal point S. The change from the first to the second section, i.e. the beginning of the pseudo-random sequence, affects the signals at the demodulator outputs x ' and y' in such a way that the value at the demodulator output y ' remains at zero and the value at the demodulator output x' has its polarity , in this example from minus to plus.
Dieser Polaritätsw<schsel bewirkt einen Wechsel des Signals am Ausgang des zweiten Vorzeichenentscheiders 20 von »nein« nach »ja«. Aus diesem ja-Signal wird über die srste Oder-Schaltung 21 ein Umschaltsignal zum Umschalten des Empfängers zum Auswerten des zweiten Abschnittes gewonnen. Durch die Rückkoppelung des Umschaltsignales auf den zweiten Eingang der Oder-Schaltung 21 wird erreicht, daß die Umschaltung auch noch bestehen bleibt, wenn der zweite Vorzeichenentscheider 20 später wieder ein nein-Signal abgibtThis change in polarity causes the Signal at the output of the second sign decider 20 from “no” to “yes”. This yes signal becomes Via the first OR circuit 21, a switching signal for switching the receiver to evaluate the second section won. By feeding back the switching signal to the second input of the OR circuit 21 ensures that the switchover also remains when the second sign decider 20 later emits a no signal again
Das Umschaltsignal bewirkt das Umschalten der steuerbaren Schalter 11 und 17 in die Stellung b bzw. b' und über die Leitung »Start« das Starten des Referenzgenerators 14. Die Koeffizienten der Filter Hn und Hq werden jetzt von der Koeffizientensteuerung 13 durch den Vergleich der Signale an den Demodulatorausgängen x' und y' mit der vom Referenzgenerator 14 erzeug-The switching signal causes the controllable switches 11 and 17 to be switched to position b or b ' and the reference generator 14 to be started via the "Start" line. The coefficients of the filters Hn and Hq are now determined by the coefficient controller 13 by comparing the signals at the demodulator outputs x ' and y' with the generated by the reference generator 14
ten Referenz-Pseudozufailsfolge gesteuert. Ferner wird die Phasenlage φ der vom Trägergenerator 15 abgegebenen Trägerschwingung von dem Phasenfehlerdetektor 19 durch den Vergleich der Signale an den Demodulatorausgängen x'und /'mit denen an den Ausgängen & und $ des Entscheiders 8 gesteuert. Auf diese Weise wird der Empfänger für die der Präambel folgende Datenübertragung optimal eingestellt.th reference pseudo random sequence controlled. Furthermore, the phase position φ of the carrier wave emitted by the carrier generator 15 is controlled by the phase error detector 19 by comparing the signals at the demodulator outputs x ' and /' with those at the outputs & and $ of the decision maker 8. In this way, the receiver is optimally set for the data transmission following the preamble.
Es folgt nun die Beschreibung eines Empfängers nach der Fig.5. Er unterscheidet sich von dem nach der Fig. 1 dadurch, daß dem Ausgang der ersten Oder-Schaltung 21 eine Und-Schaltung 22 nachgeschaltet ist und außerdem noch eine zweite Oder-Schaltung 23, ein Verzögerungsglied 24 und eine Pegelüberwachung PÜ vorgesehen sind. Der Ausgang der ersten Oder-Schaltung 21 ist mit dem ersten Eingang der Und-Schaltung 22 verbunden, deren Ausgang mit dem Start-Eingang des Referenzgenerators 14, den Steuereingängen der steuerbaren Schalter 11 und 17, dem zweiten Eingang der ersten Odcr-Schaitup.g 21 sowie dem erM?n F.ingang ?n der zweiten Oder-Schaltung 23 verbunden ist.The description of a receiver according to FIG. 5 now follows. It differs from that according to FIG. 1 in that the output of the first OR circuit 21 is followed by an AND circuit 22 and, in addition, a second OR circuit 23, a delay element 24 and a level monitor PÜ are provided. The output of the first OR circuit 21 is connected to the first input of the AND circuit 22, the output of which is connected to the start input of the reference generator 14, the control inputs of the controllable switches 11 and 17, the second input of the first Odcr Schaitup.g 21 and the erM? N F. input? N of the second OR circuit 23 is connected.
Der zweite Eingang der Und-Schaltung 22 ist an den Ausgang der zweiten Oder-Schaltung 23 angeschlossen, deren zweiter Eingang mit dem Ausgang des Verzögerungsgliedes 24 verbunden ist Dem Eingang der Pegel-Überwachung PÜ wird das Eingangssignal, nachdem es das Empfangsfilter EF durchlaufen hat, zugeführt. Der Ausgang der Pegelüberwachung PÜ ist mit dem Eingang des Verzögerungsgliedes 24 verbunden.The second input of the AND circuit 22 is connected to the output of the second OR circuit 23, whose second input is connected to the output of the delay element 24 to the input of the level monitor PÜ the input signal after the reception filter EF has passed through, fed. The output of the level monitoring PÜ is connected to the input of the delay element 24.
Auch in seinen Funktionen unterscheidet sich der Empfänger nach der Fig.5 von dem nach der Fig. 1 nur durch die Funktionen der zusätzlichen Baugruppen. Diese werden an Hand der Fig.6 beschrieben. In der ersten Zeile ist das Leitungssignal dargestellt. Vor dem Anfang der Präambel (Zeitpunkt fi) ist kein Nutzsignal auf der Leitung, und die Ausgänge der Pegelüberwachung PÜ sowie des Verzögerungsgliedes 24 führen logische nein·Signale. Zum Zeitpunkt fi tritt ein Leitungssignal, der Anfang der Präambel, auf. Daraufhin wechselt das Signal am Ausgang der Pegelüberwachung PÜ mit einer Ansprechverzögerung tA zum Zeitpunkt f2 von »nein« auf »ja«. Nach einer Verzögerungszeit tv wechselt zum Zeitpunkt f3 auch das Signal am Ausgang des Verzögerungsgliedes 24 von »nein« auf »ja«.The receiver according to FIG. 5 also differs in its functions from that according to FIG. 1 only in the functions of the additional assemblies. These are described with reference to Fig. 6. The line signal is shown in the first line. Before the start of the preamble (time fi) there is no useful signal on the line, and the outputs of the level monitoring unit PÜ and of the delay element 24 carry logical no signals. A line signal, the beginning of the preamble, occurs at time fi. The signal at the output of the level monitoring PÜ then changes from “no” to “yes” at time f2 with a response delay t A. After a delay time tv , the signal at the output of the delay element 24 also changes from “no” to “yes” at time f3.
Zum Zeitpunkt u beginnt mit einem Phasensprung von 180° der zweite Abschnitt der Präambel. Dieser Phasensprung führt zum Zeitpunkt fs wie schon in der Beschreibung der F i g. 1 beschrieben zu einem Wechsel des Signals von »nein« auf »ja« am Ausgang des zweiten Vorzeichenentscheiders 20. Da jetzt über die beiden Oder-Schaltungen 21 und 23 an beiden Eingängen der Und-Schaltung 22 ja-Signale anliegen, gibt auch ihr Ausgang ein ja-Signal ab. Dieses ja-Signal wird, wie in der Beschreibung der F i g. 1 schon beschrieben, als Umschaltsigna} ausgenutzt Da der erste Eingang der zweiten Oder-Schaltung 23 mit dem Ausgang der Und-Schaltung 22 verbunden ist, bleibt das Umschaltsignal auch bei kurzzeitigen Pegelabsenkungen unter die Ansprechschwelle der Pegelauswertung PÜ erhalten.At time u , the second section of the preamble begins with a phase jump of 180 °. This phase jump leads to the point in time fs as in the description of FIG. 1 describes a change in the signal from “no” to “yes” at the output of the second sign decider 20. Since yes signals are now present at both inputs of the AND circuit 22 via the two OR circuits 21 and 23, its output also gives a yes signal. This yes signal is, as in the description of FIG. 1 already described, used as a switchover signal. Since the first input of the second OR circuit 23 is connected to the output of the AND circuit 22, the switchover signal is retained even if the level drops briefly below the response threshold of the level evaluation PÜ.
Durch die Pegelüberwachung PÜ, das Verzögerungsglied 24 und die Und-Schaltung 22 wird erreicht, daß vor dem Zeitpunkt r3 durch Störsignale hervorgerufene ja-Signale am Ausgang des zweiten Vorzeichenentscheiders 20 keine vorzeitige Umschaltung des Empfängers auf den zweiten Abschnitt der Präambel bewirken. Um diesen Schutz gegen vorzeitige Umschaltung möglichst wirksam zu gestalten, muß durch entsprechende Bemessung der Verzögerungszeit rv unter Berücksichtigung der bekannten Länge der Präambel zwischen ihrem Anfang und dem Beginn ihres zweiten Abschnittes der Zeitpunkt h möglichst nahe an den Zeitpunkt U heran gelegt werden. Der Zeitpunkt /3 darf auch noch zwischen den Zeitpunkten U und /5 liegen, jedoch darf bei größtmöglichen Plus-Toleranzen der Ansprechverzögerung tA und der Verzögerungszeit tv der Zeitpunkt /3 nicht nach dem Zeitpunkt f5 liegen.The level monitoring PÜ, the delay element 24 and the AND circuit 22 ensure that yes signals at the output of the second sign decider 20 caused by interference signals before time r3 do not cause the receiver to switch to the second section of the preamble prematurely. In order to make this protection against premature switchover as effective as possible, the time h must be set as close as possible to the time U by appropriately dimensioning the delay time rv, taking into account the known length of the preamble between its beginning and the beginning of its second section. The point in time / 3 may also lie between the points in time U and / 5, but with the greatest possible plus tolerances of the response delay tA and the delay time tv, the point in time / 3 must not be after the point in time f 5 .
Hierzu 5 Blatt ZeichnungenIn addition 5 sheets of drawings
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823245344 DE3245344C2 (en) | 1982-12-08 | 1982-12-08 | Circuit arrangement for a receiver for data transmission by means of four-stage phase shift keying |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823245344 DE3245344C2 (en) | 1982-12-08 | 1982-12-08 | Circuit arrangement for a receiver for data transmission by means of four-stage phase shift keying |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3245344A1 DE3245344A1 (en) | 1984-06-14 |
| DE3245344C2 true DE3245344C2 (en) | 1986-07-17 |
Family
ID=6180074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19823245344 Expired DE3245344C2 (en) | 1982-12-08 | 1982-12-08 | Circuit arrangement for a receiver for data transmission by means of four-stage phase shift keying |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3245344C2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734678A (en) | 1985-03-20 | 1998-03-31 | Interdigital Technology Corporation | Subscriber RF telephone system for providing multiple speech and/or data signals simultaneously over either a single or a plurality of RF channels |
| DE19638405A1 (en) * | 1996-09-19 | 1998-04-02 | Siemens Ag | Circuit arrangement for receiving digital signal bursts with a high-pass filter leading to a digital signal decider, in particular in the case of multipoint-to-point connections |
| US5852604A (en) | 1993-09-30 | 1998-12-22 | Interdigital Technology Corporation | Modularly clustered radiotelephone system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4825448A (en) * | 1986-08-07 | 1989-04-25 | International Mobile Machines Corporation | Subscriber unit for wireless digital telephone system |
-
1982
- 1982-12-08 DE DE19823245344 patent/DE3245344C2/en not_active Expired
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734678A (en) | 1985-03-20 | 1998-03-31 | Interdigital Technology Corporation | Subscriber RF telephone system for providing multiple speech and/or data signals simultaneously over either a single or a plurality of RF channels |
| US6014374A (en) | 1985-03-20 | 2000-01-11 | Interdigital Technology Corporation | Subscriber RF telephone system for providing multiple speech and/or data signals simultaneously over either a single or a plurality of RF channels |
| US6282180B1 (en) | 1985-03-20 | 2001-08-28 | Interdigital Technology Corporation | Subscriber RF telephone system for providing multiple speech and/or data signals simultaneously over either a single or a plurality of RF channels |
| US6393002B1 (en) | 1985-03-20 | 2002-05-21 | Interdigital Technology Corporation | Subscriber RF telephone system for providing multiple speech and/or data signals simultaneously over either a single or a plurality of RF channels |
| US6771667B2 (en) | 1985-03-20 | 2004-08-03 | Interdigital Technology Corporation | Subscriber RF telephone system for providing multiple speech and/or data signals simultaneously over either a single or a plurality of RF channels |
| US5852604A (en) | 1993-09-30 | 1998-12-22 | Interdigital Technology Corporation | Modularly clustered radiotelephone system |
| US6208630B1 (en) | 1993-09-30 | 2001-03-27 | Interdigital Technology Corporation | Modulary clustered radiotelephone system |
| US6496488B1 (en) | 1993-09-30 | 2002-12-17 | Interdigital Technology Corporation | Modularly clustered radiotelephone system |
| DE19638405A1 (en) * | 1996-09-19 | 1998-04-02 | Siemens Ag | Circuit arrangement for receiving digital signal bursts with a high-pass filter leading to a digital signal decider, in particular in the case of multipoint-to-point connections |
| DE19638405C2 (en) * | 1996-09-19 | 1998-09-24 | Siemens Ag | Circuit arrangement for receiving digital signal bursts with a high-pass filter leading to a digital signal decider, in particular in the case of multipoint-to-point connections |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3245344A1 (en) | 1984-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2902680C2 (en) | Band pass filter circuit | |
| DE19732019C2 (en) | High speed data receiver | |
| DE69721360T2 (en) | Radio frequency radio receiver for digital communication | |
| DE3022307A1 (en) | IGNITION TIMING CONTROL DEVICE FOR AN INTERNAL COMBUSTION ENGINE | |
| DE3107970A1 (en) | FM receiver | |
| DE3600280A1 (en) | COMBINED MULTIPLE RECEIVER | |
| DE3016118A1 (en) | NOISE REDUCTION DEVICE IN AN FM RECEIVER | |
| DE3245344C2 (en) | Circuit arrangement for a receiver for data transmission by means of four-stage phase shift keying | |
| DE2613470C2 (en) | Circuit arrangement for the detection of interference signals | |
| DE3100687C2 (en) | ||
| DE2600661C3 (en) | Band compression arrangement | |
| DE2247877C2 (en) | Receiver for range finder pulse radar devices | |
| DE3042267C2 (en) | Circuit arrangement for regulating the speed of an electric motor to be operated at two speeds | |
| DE2064350C3 (en) | Monitoring device for signal-controlled steering devices | |
| DE2741952C3 (en) | ||
| DE3700417C2 (en) | ||
| DE2749990C2 (en) | ||
| DE4210797B4 (en) | Method and circuit arrangement for monitoring a line for a pulse-shaped signal | |
| DE2912689C2 (en) | Device for detecting impulsive interference signals | |
| DE2520707C3 (en) | Circuit arrangement for suppressing interference in a car radio receiver | |
| EP0727897B1 (en) | Circuit for receiving a signal transmitted on a bus as voltage level variations | |
| CH637511A5 (en) | Device for transmitting the output signals of a plurality of radio receivers via a common data line | |
| DE3222489A1 (en) | PULSE DOPPLER RADAR DEVICE WITH A PULSE LENGTH DISCRIMINATOR | |
| DE2806890A1 (en) | SQUARE DETECTOR | |
| DE2912653C2 (en) | Switching arrangement for generating signals with a specific time slot |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |