DE3048362A1 - Subdivision of semiconductor wafer - obtains higher yield by dividing into chips of different sizes - Google Patents

Subdivision of semiconductor wafer - obtains higher yield by dividing into chips of different sizes

Info

Publication number
DE3048362A1
DE3048362A1 DE19803048362 DE3048362A DE3048362A1 DE 3048362 A1 DE3048362 A1 DE 3048362A1 DE 19803048362 DE19803048362 DE 19803048362 DE 3048362 A DE3048362 A DE 3048362A DE 3048362 A1 DE3048362 A1 DE 3048362A1
Authority
DE
Germany
Prior art keywords
chips
semiconductor
semiconductor wafer
wafer
semiconductor components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803048362
Other languages
German (de)
Inventor
Wolfgang 7800 Freiburg i.Br. Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19803048362 priority Critical patent/DE3048362A1/en
Publication of DE3048362A1 publication Critical patent/DE3048362A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

Semiconductor elements are usually manufactured on a wafer which is subsequently divided up into equal chips. This results in a higher reject rate among the chips from the perimeter of the wafer. A higher yield is obtained by taking larger chips from the central area and smaller, hence more numerous chips, from the perimeter. A circular wafer is subdivided into chips of different sizes. The largest (A) is taken from the centre, with smaller chips (B), and still smaller chips (C), taken from outer areas.

Description

Verfahren zur Herstellung von HalbleiterbauelementenProcess for the production of semiconductor components

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen nach dem Oberbegriff des Anspruchs 1.The invention relates to a method for producing semiconductor components according to the preamble of claim 1.

Bei der Herstellung von Halbleiterbauelementen, z.B. diskreten Bauelementen oder integrierten Schaltkreisen, wird üblicherweise eine Vielzahl von Bauelementen gleichzeitig auf einer einzelnen Halbleiterscheibe erzeugt. Die dabei angewendete Technik ist bekannt, es handelt sich um lichtoptische Verfahren oder Elektronenstrahlverfahren, mit denen eine selbst wiederum aus die Struktur des herzustellenden Halbleiterbauelements verkörpernden Zwischenstufen bestehende Vorlage auf eine Halbleiter scheibe, auch Wafer, genannt, übertragen wird. Der Vorgang wird ggf wiederholt, bis die ganze Halbleiterscheibe mit Halbleitorbauelementen gleicher Größe also gleichen Flächenbedarfs, bedeckt ist. Im Anschluß daran erfolgt das Vereinzeln der Halbleiterscheibe in die Halbleiterbauelemente enthaltende Halbleiterplättchen, auch Chips genannt. Das Übertragen der Vorlage auf die Halbleiterscheibe kann sowohl über Masken, die jeweils Zwischenstrukturen der Halbleiterbauelemente darstellen, siehe hierzu z.B. DE-OS 30 17 582, Seiten 8 bis 12, wie durch direkte Projektion von ihr erfolgen. In allen Fällen werden dabei flächengleiche Halbleiterplättchen hergestellt, die vor dem Vereinzeln noch auf ihre elektrischen Eigenschaften geprüft werden müssen. Dabei ergibt sich statistisch, daß um das Zentrum der Halbleiterscheibe die meisten guten Halbleiterplättchen liegen, während zum Rande der Scheibc hin die fehlerhaften zunehmen. Der Grund ist darin zu suchen, daß das Randgebiet durch Kristallfehler und die durch den Prozeßablauf in diesem Bereich bedingte Defekte stärker in Mitleidenschaft gezogen ist.In the manufacture of semiconductor components, e.g. discrete components or integrated circuits, is usually a variety of components generated simultaneously on a single semiconductor wafer. The applied Technology is known, it is light-optical processes or electron beam processes, with which one itself in turn from the structure of the semiconductor component to be manufactured embodied intermediates existing template on a semiconductor wafer, too Wafer, called, is transferred. The process is repeated if necessary until the whole Semiconductor wafer with semiconductor components of the same size, i.e. the same area requirement, is covered. This is followed by the isolation of the semiconductor wafer into the Semiconductor wafers containing semiconductor components, also called chips. Transferring The template on the semiconductor wafer can be done using masks, each of which has intermediate structures the semiconductor components, see e.g. DE-OS 30 17 582, pages 8 to 12 as done by direct projection from it. In all cases will be in the process, semiconductor wafers of the same area are produced, which are still in place before the separation have to be checked for their electrical properties. This results statistically, that most of the good semiconductor wafers are located around the center of the semiconductor wafer, while the faulty ones increase towards the edge of the disc. The reason is in it to look for the edge area due to crystal defects and those due to the process flow Defects caused in this area are more severely affected.

Mit Fehlern behaftete Halbleiterplättchen vermindern die Ausbeute pro Halbleiterscheibe. Je größer die Halbleiterplättchen werden, desto stärker machen sich Fehler bemerkbar, die Ausbeute sinkt, die Kosten steigen. Da der Flächenbedarf bei den Halbleiterplättchen immer mehr zunimmt, insbesondere bei der Herstellung von integrierten Schaltkreisen wie z.B. VLSI-Schaltkreisen,und gleichzeitig auch eine höhere Packungsdichte auf den Halbleiterplättchen angcstrebt wird, so ergeben sich dadurch erhebliche Probleme hinsichtlich der Ausbeute. Nachdem der Preis für eine Halbleiterscheibe einen nicht unerheblichen Teil der Gesamtherstellungskosten der Halbleiterplättchen ausmacht, ist eine gute Ausbeute naturgemäß wünschenswert.Semiconductor wafers with defects reduce the yield per semiconductor wafer. The bigger the die, the stronger they make errors become noticeable, the yield drops, the costs rise. As the space requirement in semiconductor wafers is increasing, especially in manufacturing of integrated circuits such as VLSI circuits, and at the same time a higher packing density on the semiconductor wafers is sought, so result this causes considerable problems with regard to the yield. After the price for a semiconductor wafer accounts for a not inconsiderable part of the total production costs which makes up semiconductor wafers, a good yield is naturally desirable.

Der Erfindung liegt deshalb die Aufgabe zugrunde, durch Erhöhung der Ausbeute bei der Herstellung der Halbleiterplättchen die Kosten zu senken. Die Aufgabe wird durch das im Anspruch 1 gekennzeichnete Verfahren gelöst. Zweckmäßige Weiterbildungen und Ausgestaltungen sind in den Unteransprüchen gekennzeichnet.The invention is therefore based on the object by increasing the Yield in the manufacture of the semiconductor die to reduce the cost. The task is achieved by the method characterized in claim 1. Appropriate training and refinements are characterized in the subclaims.

Die Erfindung betrifft ein Verfahren, bei dem im Gegensatz zum bekannten Stand der Technik die auf einer Halbleiterscheibe erzeugten Halbleiterbauelemente, integrierte Schal tungen oder diskrete Bauelemente, von unterschiedlichem Flächenbedarf sind.The invention relates to a method in which, in contrast to the known State of the art the semiconductor components produced on a semiconductor wafer, integrated circuits or discrete components, with different space requirements are.

Das Verfahren wird dann anhand der beigefügten Zeichnung erläutert. Die einzige Figur zeigt eine Halbleiterscheibe aus z.B. Silicium, die nicht wie üblich das Muster einer Vielzahl gleichgroßer Halbleiterplättchen oder Chips enthält, sondern bei der im Zentrum ein großes Halbleiterplättchen A liegt, um dieses herum etwas kleinere Halbleiterplättchen B angeordnet sind und zum Rande der Scheibe * einkristallinem hin die flächenkleinsten Halbleiterplättehen C sich befinden. Man erhält auf diese Weise eine wesentlich bessere Flächenausnutzung, da trotz der größeren Defektdichte am Rande der Halbleiterscheibe immer noch für die kleineren Halbleiterplättchen eine höhere Ausbeute zu erwarten ist.The method is then explained with reference to the accompanying drawing. The only figure shows a semiconductor wafer made of e.g. silicon, which is not like Usually the pattern contains a large number of semiconductor wafers or chips of the same size, but with a large semiconductor wafer A in the center, around it somewhat smaller semiconductor wafers B are arranged and to the edge of the disc * single crystal towards the semiconductor wafers C with the smallest area are located. In this way you get a much better use of space, because despite the greater defect density at the edge of the semiconductor wafer still for the smaller wafers a higher yield can be expected.

Ein praktisches Beispiel soll dies erläutern. Geht man von einer herkömmlichen Halbleiterscheibe aus, so ergibt sich für eine ganze Reihe derartiger Scheiben eines bestimmten Herstellungstyps ein statistischer Mittelwert in der Ausbeute von ca. 51%. Mit anderen Worten, ungefähr die Hälfte der hergestellien Halbleiterplättchen entsprechen den Anforderungen. Nimmt man den inneren Flächenanteil von ca. 50% heraus, so zeigt es sich, daß dort 70% der guten Halbleiterbauelemente liegen, d.h. aber umgekehrt, daß im Außenbereich 70% der fehlerhaften zu finden sind. Bei einer Verdoppelung der Kristallzahl im Außenbereich läßt sich eine Verbesserung der Flächenausnutzung von ungefähr 17% erzielen, wie das statistische Auszählen ergeben hat.A practical example should explain this. Assuming a conventional one Semiconductor wafer, then one results for a whole series of such wafers a statistical mean value in the yield of approx. 51%. In other words, about half of the die produced meet the requirements. If you take out the inner surface area of approx. 50%, so it turns out that 70% of the good semiconductor components are located there, i.e. but conversely, that in the outside area 70% of the defective are to be found. When doubling the number of crystals in the outside area can be used to improve the utilization of space of about 17%, according to statistical counting.

Die eigentliche Herstellung der Halbleiterbauelemente auf der jeweiligen Halbleiterscheibe kann nach dem bekannten Verfahren erfolgen, z.B. mittels der herkömmlichen lichtoptischen Übertragung von Masken, oder auch durch direkte Übertragung der die Struktur der jeweiligen Halbleiterbauelemente enthaltenden Vorlagen mittels Lichtoptik oder Elektronenstrahl. Das erfindungsgemäße Verfahren setzt also bereits bei der Herstellung der Masken bzw. Vorlagen ein, die die Vorstufe für die Masken bzw. die Schablone für die Dircktübertragung darstellen, da an dieser Stelle bereits die gewünschte Flächenaufteilung berücksichtigt werden muß.The actual manufacture of the semiconductor components on the respective Semiconductor wafer can be made by the known method, for example by means of the conventional one optical transmission of masks, or by direct transmission of the Structure of the templates containing the respective semiconductor components by means of light optics or electron beam. The method according to the invention is therefore already in the Production of the masks or templates, which are the preliminary stages for the masks or the Represent the template for the direct transmission, since at this point the desired division of space must be taken into account.

Dabei ist es in das Belieben des Herstellers gestellt, zwei oder mehr unterschiedlichen Flächenbedarf aufweisende Bauelemente vorzusehen. Dies ist im Rahmen der derzeit gebräuch- lichen Technologie ohne weiteres möglich. Darüberhinaus läßt sich bei der Herstellung von integrierten Schaltkreisen auch die Packungsdichte derselben auf den Halbleiterplättchen verändern, in dem man bei den zur Mitte der Halbleiterscheibe hin liegenden Halbleiterplättchen ein höhere Packungsdichte vorsieht als bei den weiter außen liegenden.It is at the discretion of the manufacturer, two or more to provide components having different space requirements. This is in Within the framework of the currently all technology is easily possible. It can also be used in the manufacture of integrated circuits change the packing density of the same on the semiconductor wafer by using the semiconductor wafers lying towards the center of the semiconductor wafer a higher one Provides packing density than for those further out.

Auf diese Weise läßt sich bei integrierten Schaltkreisen mit hoher Packungsdichte eine Ausbeuteverbesserung erreichen.In this way, integrated circuits with high Packing density achieve a yield improvement.

Das erfindungsgemäße Verfahren bietet gegenüber dem Stand der Technik jedoch ganz allgemein den Vorteil einer Ausbeutensteigerung durch Erhöhung der Zahl guter Halbleiterbauelemente, sowie ferner eine bessere Flächenausnutzung, da bei Herstellung großflächiger Halbleiterplättchen die Ränder der Halbleiterscheiben durch die dort angeordneten Halbleiterbauelemente mit geringerem Flächenbedarf bessen ausgenutzt werden.The method according to the invention offers compared to the prior art however, in general, the advantage of increasing the yield by increasing the number good semiconductor components, and also a better use of space, as with Manufacture of large-area semiconductor wafers the edges of the semiconductor wafers because of the semiconductor components that are arranged there and require less space be exploited.

Das erfindungsgemäße Verfahren wurde in Verbindung mit einer einkristallinen Siliciumscheibe erläutert, es kann natürlich mit jeder beliebigen Scheibe aus Halbleitermaterial durchgeführt werden. Die Herstellungstechnik der Halbleiterbauelemente spielt ebenfalls keine Rolle, abgesehen davon, da die Halbleiterbauelemente unterschiedlichen Flächenbedarf 5 auf ein und derselben Halbleiterscheibe in der gleichen Technik hergestellt werden müssen.The inventive method was used in conjunction with a single crystal Silicon wafer explained, it can of course with any desired wafer of semiconductor material be performed. The manufacturing technology of the semiconductor components also plays a role It doesn't matter, apart from that, since the semiconductor components take up different areas 5 can be produced on one and the same semiconductor wafer using the same technology have to.

LeerseiteBlank page

Claims (3)

Patentansprüche Verfahren zur Herstellung von Halbleiterbauelementen, wobei auf einer Halbleiterscheibe eine Vielzahl von Halbleiterbauelementen erzeugt und danach die Halbleiterscheibe in Halbleiterbauelemente e@@haltende Plättchen zerteilt wird, d a d u r c h g e k e n n z e i c h n e t, daß um das Zentrum der Halbleiterscheibe herum großflächige Halbleiterbauelemente, zum Rand derselben hin vom Flächenbedarf her kleinere Halbleiterbauelemente erzeugt werden. Claims method for the production of semiconductor components, wherein a plurality of semiconductor components are produced on a semiconductor wafer and then the semiconductor wafer in platelets holding semiconductor components is divided, d u r c h e k e n n n z e i c h n e t that around the center of the Semiconductor wafer around large-area semiconductor components, towards the edge of the same smaller semiconductor components can be produced in terms of space requirements. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterscheibe eine einkristalline Siliciumscheibe ist.2. The method according to claim 1, characterized in that the semiconductor wafer is a single crystal silicon wafer. 3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß unabhängig vom Flächenbedarf zum Zentrum hie Halbleiterbauelemente mit höherer Packungsdichte erzeugt werden.3. The method according to claim 1 and 2, characterized in that independently From the space requirement to the center, these are semiconductor components with a higher packing density be generated.
DE19803048362 1980-12-20 1980-12-20 Subdivision of semiconductor wafer - obtains higher yield by dividing into chips of different sizes Withdrawn DE3048362A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803048362 DE3048362A1 (en) 1980-12-20 1980-12-20 Subdivision of semiconductor wafer - obtains higher yield by dividing into chips of different sizes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803048362 DE3048362A1 (en) 1980-12-20 1980-12-20 Subdivision of semiconductor wafer - obtains higher yield by dividing into chips of different sizes

Publications (1)

Publication Number Publication Date
DE3048362A1 true DE3048362A1 (en) 1982-07-29

Family

ID=6119875

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803048362 Withdrawn DE3048362A1 (en) 1980-12-20 1980-12-20 Subdivision of semiconductor wafer - obtains higher yield by dividing into chips of different sizes

Country Status (1)

Country Link
DE (1) DE3048362A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0268859A2 (en) * 1986-10-27 1988-06-01 Kabushiki Kaisha Toshiba Method of dividing semiconductor wafers
US5329157A (en) * 1992-07-17 1994-07-12 Lsi Logic Corporation Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area
EP0709740A1 (en) * 1994-09-30 1996-05-01 Texas Instruments Incorporated Integrated circuit and method of making the same
US5532934A (en) * 1992-07-17 1996-07-02 Lsi Logic Corporation Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions
US5561086A (en) * 1993-06-18 1996-10-01 Lsi Logic Corporation Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches
CN110625267A (en) * 2019-08-22 2019-12-31 大族激光科技产业集团股份有限公司 Method for processing sapphire substrate LED wafer and laser device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2353999A1 (en) * 1972-12-08 1974-06-12 Ibm METHOD FOR SIMULTANEOUSLY PRODUCTION OF INTEGRATED CIRCUITS

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2353999A1 (en) * 1972-12-08 1974-06-12 Ibm METHOD FOR SIMULTANEOUSLY PRODUCTION OF INTEGRATED CIRCUITS

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0268859A2 (en) * 1986-10-27 1988-06-01 Kabushiki Kaisha Toshiba Method of dividing semiconductor wafers
EP0268859A3 (en) * 1986-10-27 1988-11-09 Kabushiki Kaisha Toshiba Method of dividing semiconductor wafers
US5329157A (en) * 1992-07-17 1994-07-12 Lsi Logic Corporation Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area
US5341024A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer, and increasing the ratio of I/O area to active area per die
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die
US5532934A (en) * 1992-07-17 1996-07-02 Lsi Logic Corporation Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions
US5561086A (en) * 1993-06-18 1996-10-01 Lsi Logic Corporation Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches
EP0709740A1 (en) * 1994-09-30 1996-05-01 Texas Instruments Incorporated Integrated circuit and method of making the same
CN110625267A (en) * 2019-08-22 2019-12-31 大族激光科技产业集团股份有限公司 Method for processing sapphire substrate LED wafer and laser device

Similar Documents

Publication Publication Date Title
DE3543251C2 (en)
DE2311913A1 (en) METHOD FOR PRODUCING MATRIX CIRCLES WITH PARALLEL GATES
DE3215671C2 (en) Programmable logic arrangement
DE3247141A1 (en) METHOD FOR ARRANGING RECORDING AREAS IN A DIVIDING PRINTING DEVICE
DE2106678A1 (en) Process for the manufacture of a printed magnetic field coil
EP0024515A1 (en) Process for manufacturing separating nozzles for separating gaseous or vaporous mixtures, particularly isotopic mixtures, and separating nozzles produced according to this process
DE3048362A1 (en) Subdivision of semiconductor wafer - obtains higher yield by dividing into chips of different sizes
WO2005015634A1 (en) Method for placing wires on a panel with compensation of positional errors of semiconductor chips in panel component positions
EP0278076B1 (en) Lithographic mask for obtaining patterns
DE2259133C3 (en) Method for contacting a semiconductor arrangement and application of the method
DE2917388C2 (en)
DE2425915C3 (en)
DE2333812C3 (en) Thin-film magnetic head and process for its manufacture
DE102005003183A1 (en) Semiconductor structures manufacturing method, involves aligning main semiconductor structures perpendicular to dipole axis and manufacturing compound semiconductor structure by interconnecting two of main semiconductor structures
DE2318322A1 (en) METHOD FOR MANUFACTURING MAGNETIC CONVERTER HEADS
EP1910952A1 (en) Method for designing a mask for an integrated circuit having separate testing of design rules for different regions of a mask plane
DE1166935B (en) Method for producing masks on semiconductor bodies
DE19703969B4 (en) Air hood system for a projection lens
DE3209879A1 (en) Method of producing a bright-finished bevel and milling cutter for carrying out the method
DE1073046B (en) High-frequency arrangement for the meter and decimeter range, consisting of inductances and capacitances, which are designed as double-sided printed circuits
DE2052809C3 (en) Integrated circuit manufacturing photomask and method for making the same
DE2727190A1 (en) METHOD FOR MANUFACTURING PHOTOMASKS
DE10136304C2 (en) Method of manufacturing an integrated memory circuit and integrated memory circuit
EP0180205A1 (en) Deflection system for colour picture tubes
DE102005003185B4 (en) An imaging system and method of fabricating semiconductor structures on a wafer by imaging a mask on the wafer with a dipole aperture

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee