DE3013473A1 - Verfahren und anordnung zur steuerung und regelung eines motors mit permanentmagnetischem laeufer - Google Patents

Description

Verfahren und Anordnung zur .teuerung und Regelung eines Motors mit permanentmagnettschem Läufer

Die Erfindung bezieht sich auf ein Verfahren zur Steuerung und Regelung eines Motors mit einem permanentmagnetisehen Läufer gemäß dem Oberbegriff des Patentanspruchs 1 iowie auf eine Anordnung zur Durchführung dieses Verfahrens.

Als elektromechanische Wand 1 ir für zeithaltende Geräte wie Quartzuhren, die die untersetzte Quartzfroquenz auf eine Anzeigevorrichtung übertragen, dienen niederfrequente, elektromagnetisch erregte Schrittschaltwerke, erregte oder synchronisierte Schwingungssysteme, Schrittschaltmotoren und Synchronmotoren. Die Synchronmotoren werden selbstanlaufend oder nicht selbstanlaufend mit der Erregerfrequenz angetrieben. Derartige reaktive Synchronmotoren weisen mindestens eine Feldwicklung auf, die mit einer zur rotatorischen Bewegung des durch den Läufer erzeugten magnetischen Feldes synchronen Wechselspannung beaufschlagt wird.

Aus der Literaturstelle G. Glaser: "Quarzuhrentechnik" (Verlag Wilhelm Kempter KG, 1979, Seiten 1^2 - 161, insbesondere Seite 153) ist eine Anordnung zur Phasenregelung zwischen einem Quarzoszillator und einem elektromechanischen Wandler (Motor) bekannt. Bei dieser bekannten An-Ordnung wird ein Phasenvergl »ich zwischen der Phase eines entsprechend heruntergeteilten Signals der vom Quartzoszi1lator abgegebenen Sollfrequenz und der Phase eines Signals der vom elektromechanischen Wandler abgegriffenen !stfrequenz du'chgeführt. Jedem Wert der gemessenen Phasendifferenz entspricht eine bestimmte Energiezufuhr pro Periode des Motors. Damit stellt sich in Abhängigkeit von der Belastung des Motors eine stabile Phasenlage der Motorsignale in Bezug auf die Signale der Sollfrequenz ein. Die Synchronisierungssignale, d.h. die Sollfrequenzsignale»können über eine zusätzliche Synchronisierungsspule zugeführt oder direkt zusätzlich an die Antriebsspule angelegt oder über eine

130042/0197

Schaltung zu den Antriebs impulsen addiert werden. Eine andere, technisch günstigere Lösung ist die, die Phasenlage zwischen Wandler- und Synchronisierungssignalen über eine monostabile oder bistabile Kippstufe zu messen und die Impulsbreite der Antriebsimpulse zu steuern (impulsbreitensteuerung).

Ip der deutschen Patentanmeldung P 29 49 9^7 ist ein Verfahren zur Steuerung und Regelung eines Motors mit einem permanentmagnetisehen Läufer mit mindestens einem Polpaar und einem Ständer mit zwei oder mehr Wicklungen, von denen mindestens eine mit Antriebsimpulsen beaufschlagt wird, insbesondere für Reaktionsmoton'n von zeithaltenden Geräten wie Uhren, vorgeschlagen worden, bei dem <lie Läuferdrehzahl erfaßt und bei Absinken der Drehzahl unterhalb eines vorgebbaren Wertes ein Selbstanlauf zur stufenweisen oder quasi-kontinuierlichen Steigerung der Läuferdrehzahl durch zyklisches Umschalten und Umpolen der Antriebsimpulse von der ersten zur zweiten Wicklung eingeleitet und bei Erreichen einer festlegbaren Drehzahl der Selbstanlauf abgeschaltet und eine Nominallauf-Regelung eingeschaltet wird. Bei diesem Steuerverfahren wird eine der Läuferdrehzahl proportionale Spannung von der zweiten Wicklung abgegeben und mit zwei Referenzspannungen verglichen und bei drehzahlproportionalen Spannungen, die größer als die beiden Referenzspannungen sind, werden zwei im wesentlichen rechteckförmige Signale abgegeben, die von Störimpulsen befreit und um eine einstellbare Zeit verzögert als Istfrequenz-Impulse einer Kegeleinrichtung für den Nominalbetrieb eingegeben und dort mit Sol 1frecuenz-lmpulsen verglichen werden.

In Abhängigkeit von diesem Vergleich verden von der Regeleinrichtung für den Nomina!betrieb zwei verschiedene Nominallauf-lmpulse zur Beschleunigung oder zur Abbremsung des Motors algegeben. Mit Hilfe des entstörten und verzögerten Istfrequenz-Signals werden Impulse zum Beschleunigen des Motors erzeugt, wenn das Istfrequenz-: ignal hinter dem Sol Ifrequenz-Signal liegt,wobei die Breite der erzeugten Impulse der Differenz der abfallenden Flanke der Sollfrequenz und der abfallenden Flanke des ent-

130042/0197

störten und verzögerten Istfrequenz-Signals entspricht. Impulse zum Bremsen des Motors werden erzeugt, wenn das Istfrequenz-Signal vor dem Sollfrequenz-Signal liegt, *obei die Breite der erzeugten Impulse ebenfalls der Differenz der abfallenden Flanke des Istfrequenz-Signals und der abfallenden Flanke des Sol Ifrequenz-Signals entspricht. Die Verzögerung des Istfrequenz-Sifnais ist deshalb erforderlich, weil ansonsten Beschleunigungs- oder Bremsinpulse vorkommen können, die abhängig von der Lage der Sol Ifrequenz-Signale sind, so daß Impulse erzeugt werden, die in einem Beschleunigungsbereich bremsen beziehungsweise in einem Bremsbereich beschleunigen. Oie verzögerte Lage der erzeugten Steuerimpulse und das aktive Bremsen, d.h. bremsen durch Erzeugung eines Bremsimpulses, führt zu einem erhöhten Stromverbrauch der gesamten Anordnung, was insbesondere bei batteriebetriebenen Uhren unerwünscht ist.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Steuerung und Regelung eines Motors mit einem permanentmagnet!schem Läufer anzugeben, das eine äußerst geringe Stromaufnahme beim Betrieb eines solchen Motors bei hoher Regel genauigkeit und -Schnelligkeit ermöglicht sowie eine Anordnung zur Durchführung dieses Verfahrens zu schaffen, die sich durch eine geringstmögliche Leistungsaufnahme auszeichnet.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren gelöst, dessen kennzeichnende Merkmale im Patentanspruch 1 aufgeführt sind.

Weiterführende Merkmale des erfindungsgemäßen Steuer- und Regelverfahrens sind den Kennzeichen der Patentansprüche 2 und 3 zu entnehmen. Eine An-Ordnung zur Durchführung de- erfindungsgemäßen Steuer- und Regelverfahrens ist durch die Merkm. Ie des Patentanspruchs k gekennzeichnet.

Mit der erfindungsgemäßen Lesung wird eine exakte und schnelle Steuerung und Regelung der Drehzahl eines reaktiven Motors bei äußerst geringer Leistungsaufnahme erzielt, so daß insbesondere bei der Anwendung des reaktiven Motors in einer batteriebetriebenen Uhr die Lebensdauer der Batterie erheblich verlängert wird.

130042/0197 "^1o"

Anhand eines in der Zeichnung dargestellten Ausführungsbeispieles des Erfindungsgegenstandes soll der der Erfindung zugrundeliegende Gedanke näher erläutert werden.

Es zeigen:
Figur 1

eine Blockschaltbild der Steuer- und Regelanordnung für einen reaktiven Motor;

Figur 2

Figur 3

Figur k

Figur 5

Figur 6

Figur 7

eine zeitliche Darstellung der Impulse und Signale bei der Anwendung des erfindungsgemäßen Verfahrens;

ein Blockschaltbild der Steuer- und Regelanordnung für einen reaktiven Motor mit Selbstanlauf;

ein detailliertes Schaltbild der Steuer- und Regelanordnung für einen reaktiven Motor mit Selbstanlauf gemäß Figur 3.

die schematische Darstellung eines aus einer Anzahl von x-Flip-Flops bestihenden Schieberegisters

ein detailliertes Schaltbild der Steuer- und Regelanordnung für einen reactiven Motor mit Selbstanlauf

eine zeitliche Darstellung der Impulse und Signale entsprechend der Anordnung nach Figur 6

In Figur 1 ist schematisch ein reaktiver Motor 2 dargestellt, der einen Läufer 21 mit durch Permanent-Magnete gebildeten Polen und einen nicht näher dargestellten Ständer mit zwei Wicklungen 22, 23 aufweist. Wird eine der beiden Wicklungen 22, 23 mit Impulsen beaufschlagt, so läßt sich der Läufer 21 auf eine der Polpaarzahl und der Frequenz entsprechende Drehzahl bringen. Die Umdrehung in des Läufers 21 werden für die Anwendung in zeithaltenden Geräten, wia beispielsweise Uhren, über eine Welle und ein Getriebe auf ein Anzeigesystem übertragen, welches beispielsweise eine Analoganzeige mittels mehrerer Zeiger und einem Ziffernblatt ermöglicht.

130042/0197

Für die Erfassung der Drehzah η und damit der Istfrequenz dient die Steuerwicklung 23 des Ständer, als Sensorwicklung zur Abgabe einer drehzahlproportionalen Spannung U_n für die Drehzahlregelung. Diese Steuerwicklung 23 liegt ebenso wie die Arbeitswicklung 22 im Einflußbereich der Magnetlinien der Pole des Läufers 21. Bei der Rotation des Läufers 21 schneiden die Magnetfeldlinien der Pole periodisch die Sensorwicklung 23, wodurch an den Wicklungsenden eine der Drehzahl η und damit der Istfrequenz des Läufers 21 proportionale, sinusförmige Spannung U mit Nulldurchgängen, das sogenannte Sensorsignal ansteht. Diese dreh zahl proportionale Spannung U wird zusammen mit einer Vergleichs spannung U an die Eingänge eines Vergleichsgliedes k gelegt, wo das Sensorsignal in Rechteckimpulse für die Drehzahlregelung umgesetzt wird, deren senkrechte Flanken an Schnittstellen mit der konstanten Vergleichsspannung U liegen. Das im wesentlichen rechteckförmige Ausgangssignal i des Vergleichsgliedes k, das der Istfrequenz entspricht, ist an den Eingang eines nachgeschalteter Entstörgliedes 521 gelegt, das zusätzlich mit einer ersten Taktfrequenz F₁ beaufschlagt ist. Das in Form einer mit der Taktfrequenz f. beaufrchlagten Teilerkette aufgebaute Entstörglied k soll fehlerhafte Signele, die keine Nutzsignale der Istfrequenz sind, eleminieren. Dieses Entstörglied 521 gibt entstörte Signale L sowohl an einen mit einer zweiten Taktfrequenz beaufschlagten Phasenkomparator 6 als auch an ein mit einer dritten Taktfrequenz f_ beaufschlagten Verzögerungsglied 522 ab. Dem Phasenkomparator 6 wird an einem weiteren Eingang die für den Phasenvergleich erforderliche SoIl frequenz f zugeführt. Am Ausgang des Phasenkomparator 6 stehen Im pulsfolgen Q1 beziehungsweise 33 zur Beschleunigung beziehungsweise zum Abbremsen des reaktiven Motors 2 an.

Das Verzögerungsglied 5Z2 ist ebenfalls in Form einer mit der dritten Taktfrequenz f beaufschlagten Teilerkette aufgebaut und gibt an s;inen Ausgängen gegenüber dem entstörten Istfrequenz-Signal i verzögert= Signale I sowie T ab. Die Ausgangssignale I, I; Q., Q. des Verzöjerungsgliedes 522 beziehungsweise des Phasenkomparator 6 sind an die Eingänge einer Verknüpfungslogik Io gelegt, die durch logische Verknüpfung der eingegebenen Signale mittels einer Gatterschaltung am Aus-

130042/0197 -12-

OR!Gi\'AL INSPECTED

gang Impulsfolgen abgibt, die über eine nachgeschaltete Ansteuerlogik 9» die ebenfalls aus einer bestimmten Anzahl von Gattern aufgebaut sein kann, mit einer Schaltstufe 3 verbunden sind, an der sowohl die Versorgungsspannung + U als auch die Steuer- und Arbeitswicklung 22, 23 des reaktiven Motors 2 angeschlossen sind. Die Schaltstufe 3 verbindet gesteuert von den am Ausgang der Ansieuerlogik 9 anstehenden Impulsfolgen T die Wicklungen 22, 23 des reaktiven Motors 2 mit dem einen oder anderen Pol der Spannungsquelle + U_ß, - U-.

Der gesamten Anordnung ist ein Generator zugeordnet, der einen Schwingquartz 1 und einen Frequenzteiler 11 aufweist, an dem Rechteckimpulse mit den Frequenzen f , f.. - f, anstellen, die den beschriebenen Bauteilen als Taktfrequenzen zugeführt werden.

Die Funktionsweise der Anordnung nach Figur 1 und damit des erfindungsgemäßen Verfahrens soll nachstehend imhand der zeitlichen Darstellung der einzelnen Signale in Figur 2 erfc Igen.

Die in Figur 2a und b dargestellten sinusförmigen Spannungen stellen die gegeneinander um 90 elektrisch verst tzten Spannungen an der Steuerwicklung IL-, und an der Arbeitswicklung LL„ der. Mit Hilfe des Vergleichsgliedes h wird mittels der eingestellten Referenzspannung U eine rechteckförmige Ausgangsspannung i erzeugt (Figur 2c), wobei die korrekte Drehrichtung des Läufers 21 und damit der Steuerwicklungs-Spannung IL-, mit einer ausgezogenen Linie dargestellt wurde und die der korrekten Drehrichtung entgegengesetzte Drehrichtung strichpunktiert dargestellt wurde. Dieses rechteckförmige Ausgangssignal i des Vergleichsgliedes k wird mittels des Entstörgliedes 521 von Störsignalen befreit und als Signal L dem nachgeschalteten Verzögerungsglied 522 zugeführt, dessen Ausgangssignal I in Figur 2d dargestellt ist. Dieses Signal ist gegenüber der ansteigenden beziehungsweise abfallenden Flanke des Istfrequenz-Signals i um eine Zeit Δ t verzögert. In Figur 2e ist dieses um die leitet verzögerte

-13-

130042/0197

Signal für die der korrekten Drehrichtung entgegengesetzte Drehrichtung als Signal I* dargestellt.

Figur 2f zeigt die rechteckförmigen Sollfrequenz-Signale f , deren Frequenz dem Zeitnormal der Uhr entspricht. Wie dieser zeitlichen Darstellung zu entnehmen ist, tritt die ansteigende Flanke des Sollfrequenz f zum Zeitpunkt t₁ vor der ansteigenden Flanke des Istfrequenz-Signals ί zum Zeitpunkt t„ in der korrekten Drehrichtung auf. In diesem Zeitbereich zwischen den Zeitpunkten t^ und t_, d.h. mit der ansteigenden Flanke des Sollfrequenz f beginnend und endend mit der ansteigenden Flanke des Ist frequenz-Signals i im negativan Halbwellenbereich und beginnend mit der abfallenden Flanke des Sol Ifraquenz-Signais f« und endend mit der abfallenden Flanke des Istfrequinz-Signals i im positiven Halbwellenbereich, werden der Arbeitswicklung 22 Beschleunigungsimpulse erteilt. Diese Beschleunigungsimpulse, die in Figur 2g als Impulse A und B dargestellt sind, werden jedoch auf die Arbeitswicklung 22 nur dann gegeben, wenn im negativen Halbwellenbereich das verzögerte Signal I = low ist beziehungsweise im positiven Halbwellenoereich das verzögerte Istfrequenz-Signal I = high ist. Würde innerhalb des Zeitbereichs, der zwischen den ansteigenden beziehungsweise abfallenden Flanken des Sollfrequenz-Signals f und des Istfrequenz-Signals i liegt, das verzögerte Istfrequenz-Signal I ansteigen oder abfallen, so würde der Beschleunigungsimpuls A beziehungsweise B entsprechend mit der ansteigenden beziehungsweise abfallenden Flanke des verzögerten Istfrequenz-Signals I abfallen.

Eilt das Istfrequenz-Signal i dem Sol Ifrequenz-Signal f vor, d.h. tritt die ansteigende Flanke des Istfrequenz-Signals i zum Zeitpunkt t, vor der ansteigenden Flanke des Sollfrequenz-Signals f zum Zeitpunkt t, auf, so wird der Läufer 21 des reaktiven Motors 2 durch Kurzschließen der Arbeitswicklung 22 abgebremst. Dieses Kurzschließen der Arbeitswicklung 22 erfolgt mit der ansteigenden Flanke des Istfrequenz-Signals i und endet mit der ansteigenden Flanke des Sol 1frequenz-Signals f (Bereich C) und/oder mit der abfallenden Flanke des Istfrequenz-Signals i und der abfallenden Flanke des Sol Ifrequenz-Signals f. (Bereich D).

130042/0197

In den zeitlichen Darstellungen der Figur 2h und i sind die Verhältnisse bei einer Drehrichtung des Läufers 21 entgegengesetzt der korrekten Drehrichtung dargestellt. Zum besseren Verständis muß lediglich der Verlauf der Sollfrequenz-Signale f von rechts nach links, d.h. in der eingezeichneten Peilrichtung gesehen werden. Da sich die Lage der Sollfrequenz-Signale f gegenüber der korrekten Drehrichtung nicht verändert, werden im Bereich, wo das Sol Ifrequenz-Signal f vor dem Istfrequenz-Signal i liegt, Impulse durch die Verknüpfung mit dem in Figur 2e dargestellten verzögerten Istfrequenz-Signal !"■•'für die entgegengesetzte Drehrichtung in den Bereichen E und F (Figur 2i) erzeugt, die als Beschleunigungsimpulse auftreten, aber den Läufer 21 bremsen, da sie lediglich in der korrekten Drehrichtung beschleunigen sollen. Diese Wirkung wird dadurch erzielt, daß die Istfrequenz-Singale i als Steuerimpulse verwendet werden und durch die Bereiche des verzögerten Istfrequenz-Signals !^'begrenzt werden.

Tritt anschließend das Istfrequenz-Signal i vor dem Sol Ifrequenz-Signal f auf, so werden Bremsimpulse G und H durch Kurzschließen der Arbeitswicklung 22 erzeugt, die den Läufer 21 ebenfalls abbremsen, so daß die der korrekten Drehrichtung entgegengesetzte Drehrichtung nicht mehr möglich ist.

Das in Figur 3 dargestellte Blockschaltbild eines Ausführungsbeispieles mit einem selbstanlaufenden Motor zeigt den reaktiven Motor 2, der einen Läufer 21 mit durch Permanent-Magnete gebildeten Polen und einen nicht näher dargestellten Ständer mit den beiden Wicklungen 22 und 23 aufweist. Analog zur Anordnung nach Figur 1 ist für die Erfassung der Drehzahl η und zur Abgabe einer drehzahlproportionalen Spannung U für die Drehzahlregelung beziehungsweise als Kriterium zur Einleitung eines Selbstanlaufbetriebes die Steuerwicklung 23 mit einem Vergleichsglied verbunden, an dem zwei Vergleichsspannungen U und U anliegen, die das an der Steuerwicklung abgegriffene sinusförmige Signal in zwei Rechteckimpulse für die Drehzahlregelung beziehungsweise für die Einleitung des Selbstanlaufbetriebes umsetzen. Die senkrechten Flanken der rechteckförmigen Signale liegen an den Schnittstellen mit den konstanten Vergleichsspannungen U

130042/0197

und U . Die im wesentlichen rechteckförmigen Ausgangssignale ν und i des Vergleichsgliedes k sind an die Eingänge eines nachgeschalteten Entstör- und Verzögerungsgliedes 51 für das Ausgangssignal ν beziehungsweise eines Entstörgliedes 521 für das Signal i gelegt. Das Entstör- und Verzögerungsglied 51 für das Ausgangssignal ν wird mit einer Taktfrequenz f,- beaufschlagt während dem Entstörglied 521 für das Ausgangssignal i an eine Taktfrequenz f. gelegt wird. Das entstörte Ausgangssignal i wird als Istfrequenz-Signal L sowohl an einen nachgeschalteten Phasenkomparator 6 als auch an ein Verzögerungsgi i.ed 522 abgegeben.

Das Verzögerungsglied 522 wird mit einer dritten Taktfrequenz f_ beaufschlagt und gibt an seinen Ausgängen entstörte und verzögerte Istfrequenz-Signale I beziehungsweise negierte Signale I ab. Die Entstör- und Verzögerungsglieder 51, 521 und 522 für die Ausgangssignale ν und i sind in diesem Ausführungsbeispiel zu einem gemeinsamen Entstör- und Verzögerungsglied 5 strichpunktiert zusammengefaßt.

Der Phasenkomparator 6 wird zusätzlich zu dem entstörten Istfrequenz-Signal ι" noch mit einer zweiten Taktfrequenz f„ und mit einem für den Phasenvergleich erforderlichen Sollfrequenz-Signal f sowie mit einem Umschaltsignal ß beaufschlagt. Die Ausgänge des Verzögerungsgliedes 522 und des Phasenkomparator 6 sowie das Umschaltsignalβ sind mit den Eingängen eines Verknüpfungsgliedes 1o verbunden, das in bereits beschriebener V/eise Brems- bzw. Beschleunigungssignale an seinem Ausgang an eine Ansteuerlogik 3 abgibt-.

Einer Selbstanlaufstufe 8 werden neben dem entstörten und verzögerten Selbstanlaufsignal V, das von der Entstör- und Verzögerungsstufe 51 abgegeben wird, zusätzlich eins oder mehrere voneinander verschiedene Frequenzsignale f sowie ein vorgebbares Signal N eingegeben. Das vorgebbare Signal N wird in einem Wartezeitglied 7 erzeugt, das aus einer -»der mehreren Verzögerungsstufen besteht und dem eine vierte Taktfrequenz fr eingegeben wird. Die Reset-Eingänge aller Verzögerungsstufen des

130042/0197

Wartezeitgliedes 7 werden synchron in Abhängigkeit von dem ebenfalls eingegebenen entstörten und verzögerten Selbstanlaufsignal V und von dem Umschaltsignal p zurückgesetzt.

Von der Selbstanlaufstufe 8 werden neben dem Umschaltsignal p beziehungsweise dem negierten Umschaltsignal A zwei Impulsfolgen F beziehungswiese F.. sowie F beziehungsweise F zusammen mit dem Ausgangssignal der Verknüpfungslogik Io der nachgeschalteten Ansteuerlogik 9 zugeführt, an deren Ausgang Impulsfolgen T ^ zur Ansteuerung von Schaltern einer nachgeschalteten Schaltstufe 3, die sowohl mit einer Spannungsquelle + U , - u„ als auch mit den Wicklungen 22 und 23 des reaktiven Motors 2 verbunden ist. Die Schaltstufe 3 verbindet dabei die Arbeitswicklung 22 des reaktiven Motors 2 beziehungsweise im Selbstanlaufbetrieb sowohl die Arbeitswicklung 22 als auch die Steuerwicklung 23 des reaktiven Motors 2 mit dem einen oder anderen Pol der Spannungsquelle + U bzw. -U_B.

Analog zur Anordnung nach Figur 1 ist auch dieser Anordnung ein Generator zugeordnet, der einen Schwingquartz 1 und einen Frequenzteiler 11 aufweist, an dem Rechteck-Impulse mit den Taktfrequenzen f₁ - ί_ς und den Frequenzen f und der Frequenz f für das Sollfrequenz-Signal anstehen und die an den vorgenannten Stellen den entsprechenden Bauteilen der Anordnung zugeführt werden.

Die der Figur 4 zu entnehmende detaillierte Darstellung der Steuei— und Regelkreisanordnung zeigt in strichpunktierter Einfassung die in Figur 3 dargestellten Elemente.

Das Vergleichsglied 4 enthält zwei Komparatoren 41 und 42, deren positive Eingänge an das eine Ende der Steuerwicklung 23 angeschlossen sind. Während der negative Eingang des ersten Komparators 41 an die eine Referenzspannung U angeschlossen ist, ist der negative Eingang des zweiten Komparators 42 an die andere Referenzspannung U und an das andere Wicklungsende der Steuerwicklung 23 angeschlossen. Die Referenz-

130042/0197

spannungen U bzw. U werden an einem Widerstandsteiler mit den Widerständen Rl bis R3 abgegriffen. Die Ausgänge der beiden Komparatoren 41 und kl mit den Ausgangssignalen ν und i sind getrennt auf die eine Entstör- und Verzögerungsstufe 51 bzw. auf die Entstörstufe 521 geführt. Die Entstör- und Verzögerungsstufe 51 enthält k in Reihe geschaltete, getaktete Flip-Flops D1 - Dk, deren Takteingänge C, synchron mit einer festlegbaren fünften Taktfrequenz f_, in diesem Fall einer Frequenz von 256 Hz, beaufschlagt sind. Der Eingang des ersten getakteten Flip-Flops DI ist mit dem Ausgang des ersten Komparators 41 verbunden.

Die Ausgänge Q der getakteten Flip-Flops D1 - D3 sind jeweils mit dem Eingang des nachfolgenden getakteten Flip-Flops D2 - D4 verbunden. Der Ausgang des letzten Flip-Flops Dk ist an den Eingang eines nachgeschalteten ersten NAND-Gatters G24 gelegt, an dessen anderem Eingang der Ausgang des jeweils ersten getakteten Flip-Flops DI angeschlossen ist. An die Eingänge eines zweiten NAND-Gatters G26 sind die negierten Ausgänge Q des ersten bzw. des letzten getakteten Flip-Flops D1 bzw. Dk angeschlossen.

Das Entstörglied 521 enthält drei in Reihe geschaltete getaktete Flip-Flops D5 - D7, deren Takteingänge C. synchron mit einer ersten Taktfrequenz f., in diesem Fall einer Frequenz von 1o24 Hz, beaufschlagt sind. Entsprechend zur Entstör- und Verzögerungsstufe 51 ist der Eingang des ersten getakteten Flip-Flops D5 mit dem Ausgang des zweiten Komparators kl und damit mit dem Istfrequenz-Signal i verbunden. Die Ausgänge Q der getakteten Flip-Flops D5 und D6 sind jeweils mit dem Eingang des nachfolgenden getakteten Flip-Flops D6 bzw. D7 verbunden. Der Ausgang des letzten Flip-Flops D7 ist an den Eingang eines nachgeschalteten ersten NAND-Gatters G28 gelegt, an dessen anderem Eingang der Ausgang des ersten getakteten Flip-Flops D5 angeschlossen ist. An die Eingänge eines zweiten NAND-Gatters G3o sind die negierten Ausgänge Q des ersten und letzten getakteten Flip-Flops D5 und D7 angeschlossen.

Das Verzögerungsglied 522 für das entstörte Istfrequenz-Stgnal L ist analog zur Entstör- und Verzögerungsstufe 51 aufgebaut und enthält die ge-

-18-

130042/0197

takteten Flip-Flops D8 - DIl, deren Takteingänge C, synchron mit einer dritten Taktfrequenz f , in diesem Fall einer Frequenz von 256 Hz, beaufschlagt sind. Allen drei Gliedern 51, 521 und 522 ist folgende Anordnung gemeinsam: Die Ausgänge der beiden ersten NAND-Gatter G2k, G26; G28, G3o und G35, G36 sind an den Eingang eines dritten bzw- vierten NAND-Gatters G25, G27; G29, G31 bzw. G37, G38 gelegt, deren anderer Eingang jeweils mit dem Ausgang des jeweils anderen NAND-Gatters G25 bzw. G27, G29 bzw. G31, G37 bzw. G38 verbunden ist. Das Ausgangssignal V der Entstör- und Verzogerungsstufe 51, das identisch ist mit dem Ausgangssignal des NAND-Gatters G25 wird an den Eingang der nachgeschalteten Selbstanlaufstufe 8 angeschlossen. Das entstörte Istfrequenz-Signal i«, das identisch ist mit dem Ausgangssignal des NAND-Gatters G29 ist - wie bereits beschrieben - sowohl an den Eingang des Phasenkomparators 6 als auch an den Eingang der Verzogerungsstufe 522 angeschlossen. Die beiden von den NAND-Gattern G37 und G38 abgegebenen entstörten und verzögerten Ausgangssignale I und T sind an die Eingänge der nachgeschalteten Verknüpfungslogik 1o gelegt.

Der Phasenkomparator 6 enthält zwei getaktete Flip-Flops D14, DI5, deren Takteingänge C, mit einer zweiten Taktfrequenz f von *ίο3ό Hz beaufschlagt

K S

sind. Der Eingang des ersten getakteten Fli-Flops D14 ist mit dem Sollfrequenz-Signal f von beispielsweise 16 Hz beaufschlagt, während an den Eingang des zweiten getakteten Flip-Flops D15 das entstörte Istfrequenz-Signal L gelegt ist. Die Ausgänge Q. der beiden getakteten Flip-Flops D14 und Dl5 sind an den einen Eingang je eines nachgeschalteten Exklusiv-ODER Gatters G39 und G^o gelegt, deren andere Eingänge mit dem Sol Ifrequenz-Signal f bzw. mit dem entstörten Istfrequenz-Signal L beaufschlagt sind. Die Ausgänge der beiden Exklusiv-ODER-Gatter G39, GAo sind an den einen Eingang je eines nachgeschalteten NAND-Gatters GkI bzw. G42 und über einen Inverter G43 bzw. Ghh an den anderen Eingang des jeweils anderen NAND-Gatters G42 bzw. G^I angeschlossen. Die Ausgänge dieser beiden NAND-Gatter G41 und GhZ werden zusammen mit der über einen Inverter GhS geführten zweiten Taktfrequenz f^ und dem Umschaltsignal β einem Schiebe-

-19-

130042/0197

register zugeführt- Dieses Schieberegister umfaßt 3 J/K-Flip-Flops J1 J3 sowie A ODER-Gatter G46, G48, G49, G51 sowie zwei weitere Inverter G*f7 und G5o. Die Setz-Eingänge S der J/K-Fl ip-Flops JI - J3 werden mit dem Umschaltsignal f beaufschlagt, während die TakteingMnge C. der FIip-Flops an die invertierte Taktfrequenz f„ angeschlossen sind. Die J-Eingänge der J/K-Flip-Flops J1 - J3 sind an die Ausgänge der ODER-Gatter G*»6, GA8 bzw. an den Ausgang des Inverters G5o angeschlossen. Die beiden ODER-Gatter G*»6 und G48 und der Inverter G5o sind an den Ausgang des ersten NAND-Gatters G*»1 angeschlossen. Die beiden anderen Eingänge der ODER-Gatter GA6 und G48 sind an die negierten Ausgänge 0. des zweiten J/K-Flip-Flops J2 bzw. des ersten J/K-Flip-Flops J1 angeschlossen. Zyklisch vertauscht sind die K-Eingänge der drei J/K-Flip-Flops Jl - J3 mit den Ausgängen eines Inverters G*»7 bzw. zweier ODER-Gatter G^9 bzw. G51 verbunden. Je ein Eingang der beiden ODER-Gatter G*»9 und G51 sowie der Eingang des Inverters G47 sind an den Ausgang des zweiten NAND-Gatters G42 angeschlossen. Die beiden anderen Eingänge der ODER-Gatter G*»9 und G5o sind mit den Ausgängen Q des zweiten bzw. dritten J/K-Fl ip-Flops J2 und J3 verbunden. Zur weiteren Signalverarbeitung werden die Ausgänge Q₁ und Q- des ersten bzw. dritten J/K-Flip-Flops der Verknüpfungslogik Io zugeführt.

Die Funktionsweise des Phasenkomparators 6 wird nachstehend kurz erläutert: (

Mit den beiden getakteten Flip-Flops D1*» und DI5 sowie den UND-Gattern G39, G^o sowie den Invertern G*»3, G^ und den NAND-Gattern G41 und GA2 werden zwei Impulsfolgen miteinander verglichen. Die eine Impulsfolge wird von dem Sollfrequenz-Signal f und die andere Impulsfolge vom entstörten Istfrequenz-Signal L abgeleitet. Da beide Frequenzen f und L im Normalfall gegeneinander phasenverschoben sind, werden abhängig von der Phasenverschiebung zwischen den beiden Frequenzen Signale erzeugt, die zur Beschleunigung bzw. zur Abbremsung des Läufers 21 des reaktiven Motors 2 entsprechend der zeitlichen Darstellung der Figur 2

130042/019?

führen. Das Schieberegister ist in diesem Ausführungsbeispiel erforderlich, um die Phasenverschiebung zwischen den Sol!frequenz- und den Istfrequenz-Signalen f und L nach einem eingeleiteten Selbstanlaufbetrieb zu speichern. Anstelle des Schieberegisters kann selbstverständlich auch ein Aufwärts-Abwärtszähler verwendet werden. Die Anzahl der J/K-Flip-Flops in dem Schieberegister kann von der in diesem Ausführungsbeispiel gewählten Zahl 3 auf η vergrößert werden, so daß die vom Schieberegister zur Drehzahlregelung abgegebenen Signale Q₁ und Q__ am Ausgang einer Kette erscheinen, die mehr als drei J/K-Flip-Flops beinhaltet. Mit einer vergrößerten Anzahl von J/K-Flip-Flops wird das Erinnerungsvermögen des Schieberegisters für die Lage der Sol Ifrequenz-Signale gegenüber der Lage der Istfrequenz-Signale vergrößert. Die Ausgangssignale I, T sowie (L, Q_ der Verzögerungsstufe 522 bzw. des Phasenkomparator 6 sowie das negierte Umschaltsignal ρ und die Ausgänge der jeweils vorangeschalteten NAND-Gatter werden entsprechend der nachstehenden Aufstellung an die Eingänge der NAND-Gatter der Verknüpfungslogik to geschaltet:

a) Gatter G52: Signal T und Q_,

b) Gatter G56: Signal I und Q-

c) Gatter G53: Ausgangssignal Gatter G52 und Signal Q-d) Gatter G57: Ausgangssginal Gatter G56 und Signal Q..

e) Gatter G6o: Signal T, Signal Q-, Umschaltsignal β

f) Gatter G5^: Ausgangssignal des Gatters G53 und Umschaltsignal [ä

g) Gatter G61: Signal Q , Signal I und UmschaltsignalΛ

h) Gatter G58: Ausgangssignal des Gatters G57 und Umschaltsignalß

Die Ausgangssignale 6 , F₁, F₁ und F„, F„ der Selbstanlaufstufe 8 und die Ausgangssignale der Verknüpfungslogik 1o werden in der nachgeschalteten Ansteuerlogik 9 mittels Io NAND-Gatter logisch zusammengefaßt. An die Eingänge eines ersten NAND-Gatters G6 werden die Signale F„, F. und das Umschaltsignal ß angeschlossen. An ein zweites NAND-Gatter G7 werden ebenfalls das Umschaltsignal ß und die Signale F. und F angeschlossen. Ein drittes NAND-Gatter G9 erhält die Signale F„ und F. sowie das Umschal tsignal |3 , das ebenfalls einem vierten NAND-Gatter G11 zusammen mit den Signalen F₁ und F„ zugeführt wird. Die Ausgangssignale der beiden

130042/0197 ~²¹~

ersten NAND-Gatter G6 und G7 werden über zwei Inverter G2 und G3 an die nachgeschaltete Schaltstufe 3 abgegeben. Das Ausgangssignal des dritten NAND-Gatters G9 wird an je einen Eingang zweier nachgeschalteter NAND-Gatter G59 und G63 gelegt, deren andere Eingänge mit den Ausgangs-Signalen der NAND-Gatter G6i und G58 der Verknüpfungslogik verbunden sind. Das Ausgangssignal des NAND-Gatters GIl wird an die Eingänge zweier weiterer NAND-Gatter G55 und G62 gelegt, deren andere Eingänge mit den beiden anderen Ausgangssignalen der NAND-Gatter G6o und G5*t der Verknüpfungslogik Io verbunden sind.

Die Ausgänge T5, T6 bzw. S3, S^, S7 und S8 der Ansteuerlogik 9 dienen zur Ansteuerung von acht Schaltern S1 - S8 der Schaltstufe 3> deren Schaltanschlüsse in zyklischer Vertauschung jeweils an dem positiven oder negativen Batterieanschluß +U„ und -U- sowie dem einen oder anderen Wicklungsende der Steuer- und Arbeitswicklung 22 oder 23 im Selbstanlaufbetrieb bzw. der Arbeitswicklung 22 im Regelungsbetrieb des reaktiven Motors 2 angeschlossen sind. Dabei steuert jeweils ein Ausgangssignal 15, T6 bzw. S3, S4, S7 oder S8 zwei Schalter an, die an dem einen oder anderen Batteriepol und dem einen oder anderen Wicklungsende einer der beiden Wicklungen 22 oder 23 angeschlossen sind. Die in der Schaltstufe angeordneten Dioden D1 - D8 sind den beiden Wicklungen 22 und 23 so parallel geschaltet, daß die in den Wicklungen 22 und 23 gespeicherte magnetische Energie nach Abschalten der Schalter S1 - S8 an die speisende Batterie zurückgeliefert werden kann.

Die Umdrehungen des Motorläufers 21 werden über eine nicht näher dargestellte Welle auf ein Getriebe und von diesem über eine weitere Welle auf ein Anzeigesystem übertragen, welches beispielsweise eine Analoganzeige mittels mehrerer Zeiger und einem Ziffernblatt ermöglicht.

Die Funktionsweise des erfindungsgemäßen Verfahrens und der erfindungsgemäßen Anordnung gemäß diesem Ausführungsbeispiel soll nachstehend kurz erläutert werden.

-22-

1 30042/0197

Bei der Rotations des Läufers 21 des reaktiven Motors 2 schneiden die Magnetlinien der Pole N und S periodisch die Magnetfeldlinien der Steuer-Wicklung 23, wodurch eine sinusförmige Spannung mit Nulldurchgängen, das sogenannte Sensorsignal, erzeugt wird. Durch Vergleich mit den Referenzspannungen U und U in den beiden Komparatoren 41 und 42, die auch als Impulsformer bezeichnet werden können,wird das Sensorsignal in Rechteck-Impulse umgesetzt, deren senkrechte Flanken an den Schnittpunkten des Sensorsignals mit der Referenzspannung U und U liegen.

In den Bereichen, wo das Sensorsignal größer als die jeweilige Referenzspannung U bzw. U ist, wird ein Rechtecksignal ν bzw. i abgegeben. Die Komparatoren 41 und 42 digitalisieren daher das Sensorsignal, so daß die Ausgangssignale ν und i am Ausgang der beiden Komparatoren 41 und kl im wesentlichen rechteckform ig sind. Das Signal ν ist H (für hohes Potential) nur dann, wenn das Sensorsiqnal größer als die Referenzspannung U ist. Damit kann zum Beispiel gemeld it werden, wenn die Läuferdrehzahl unter einer der Referenzspannung U entsprechenden Drehzahl absinkt. Diese Referenzspannung U dient aber auch als erhöhter Störpegelabstand, so daß eventuelle Störungen in der Steuerwicklung 23, die kleiner als die Referenzspannung U sind nicht in dem Ausgangssignal ν am Ausgang des ersten Komparators kl erscheinen. Die digitalisierten Ausgangssignale ν und i der Komparatoren 41 und kl werden auf die Eingänge der nachgeschalteten Entstör- und Verzögerungsstufe 5i bzw. der nachgeschalteten Entstörstufe 521 gegeben, die auf der Basis einer Verzögerungsstufe arbeiten, wobei die Verzögerung des Entstörg]iedis 521 wegen der hohen an ihm anliegenden Taktfrequenz vernachlässigbar ist. Nur für Zustände (L)(H), die langer dauern als eine Zeitspanne *£ft wird ein Wechsel in dem Signal nach der betreffenden Entstör- und Verzögerungsstufe bzw. der Entstörstufe erscheinen, so daß Störimpulsspitzen in der Form L-H-L oder H-L-H in den Ausgangssignalen ν und i der beiden Komparatoren 41 und 42, die kurzer sind als die genannte Zei tspanne <ύ t durch das betreffende Entstör- und Verzögerungsglied 51 bzw. das Entstörglied 521 nicht weitergeleitet werden. Das Ausgangssignal V der Entstör- und Verzögerungsstufe 51 erfüllt dabei folgende Funktion. Sinkt die Drehzahl des Läufers 21 des reaktiven Motors 2 unter eine.bestimmte Grenze, so daß das Ausgangssignal V der Entstöi—

-23-

130042/0197

und Verzögerungsstufe 51 eine gewisse Zeitspanne nicht mehr auf H (für hohes Potential) kommt, bleibt während dieser Zeitspanne der Reset-Eingang R der T-Flip-Flops TRI bis TRk des Wartezeitgliedes 7 und der Selbstanlaufstufe 8 auf L (für niedriges Potential). Dabei ist vorauszusetzen, daß das Umschaltsignal 3 im normalen Betrieb vom vorangegangenen Zustand her (L) war und wenigstens eins der beiden Ausgangssignale N oder S des Wartezeitgliedes 7 bzw. des dritten T-Flip-Flops TR5 der Selbstanlaufstufe 8 im Zustand (H) war. Bleibt das Signal während einer bestimmten Zeitspanne im Zustand (L), zum Beispiel weil der Läufer 21 des reaktiven Motors 2 sich nicht mehr bewegt, so wird der Ausgang N des zweiten T-Flip-Flops TR2 des Wartezeitgliedes 7 in den Zustand (L) gesetzt und setzt seinerseits die NAND-Gatter GIk und G15, so daß das Umschaltsignal /5 in den Zustand (H) und das negierte Umschaltsignal 3 in den Zustand (L) gesetzt wird. Nachdem β H geworden ist und solange das Umschaltsignal β in diesem Zustand verbleibt, wird ein Setzen auf Null der T-Flip-Flops TR1 - TR 5 verhindert, da der Ausgang des NOR-Gatters G3¹», d.h. das Reset-Signal für die T-Flip-Flops TRI - TR*», wegen β => H im Zustand (L) verbleibt. Solange das Umschaltsignal β im Zustand (H) bleibt, dauert der Selbstanlaufbetrieb nach dem Prinzip eines Schrittmotors mit zwei Wicklungen an. Während dieser Zeit nimmt das von dem NOR-Gatter G16 in der Selbstanlaufstufe 8 abgegebene Frequenzsignal F abhängig von dem Zeitpunkt innerhalb des Bereiches, wo das Umschaltsignal D=H ist, verschiedene Werte an. Die verschiedenen Werte werden mit Hilfe der T-Flip-Flops TR3 - TR5 und der Gatter G19, G2o sowie der Inverter G22 und G23 aus den zugeführten Frequenz-Signalen von 16 und 32 Hz erzeugt. So beträgt das Ausgangssignal F im ersten Bereich zum Beispiel 16 Hz und im zweiten Bereich 32 Hz. Die Zeitdauer dieser Bereiche ist von der dem ersten T-Flip-Flop TRI des Wartezeitgliedes 7 zugeführten Taktfrequenz von 8 Hz und von der Anzahl der T-Flip-Flops der gesamten Kette TRI - TR5 abhängig. Mit der veränderlichen Frequenz F wird in den nachgeschalteten Frequenz-Untersetzerstufen D12 und Dl3 die Frequenzfolge F₁ bzw. F_ erzeugt, die die halbe Frequenz bzw. ein Viertel der Frequenz des Signals F aufweisen. Die Frequenzsignale F₁ und F_ werden zusammen mit dem Umschaltsignal γ der nachgeschalteten Ansteuerlogik 9 eingegeben, wo sie mit

-Zk-

130042/0197

Hilfe der NAND-Gatter in dem Bereich, wo das Umschaltsignal ύ = H die Schalter S1 - S8 des Schaltgliedes 3 in der Weise ansteuern, daß die obengenannten Bedingungen erfüllt sind. Auf diese Weise werden die Wicklungen 22 und 23 des reaktiven Motors 2 in bestimmten Bereichen mit änsteigender Frequenz im Selbstanlaufbetrieb beaufschlagt. Diese Selbstanlaufsteuerung erhöht die Drehzahl des Läufers 21 von zum Beispiel 0 auf 8 Umdrehungen pro Sekunde, da die Impulsreihe mit der Frequenz von 16 Hz bei einem Läufer mit zwei Polpaaren die Drehzahl von 8 Umdrehungen pro Sekunde erzeugt. Die Umschaltzeitpunkte im Selbstanlaufbetrieb von einer Frequenz zur anderen können dabei beliebig festgelegt werden.

Wird das Ausgangssignal S des dritten T-Flip-Flops TR5 der Selbstanlaufstufe 8 am Ende des letzten Bereiches in den Zustand (L), so springt das Umschaltsignal β auf L und das negierte Umschaltsignal β auf H, was eine Änderung des bisherigen Selbstanlaufbetriebes in den Drehzahl-Regelungsbetrieb des reaktiven Motors 2 bedeutet. Im Drehzahl-Regelungsbetrieb dient die Steuerwicklung 23 des Motors 2 als sogenannte "Pick-up"-Spule, deren Ausgangssignale zu den Signalen V und I, wie oben beschrieben, führen. Da das negierte Umschaltsignal A nach Beendigung des Selbstanlaufbetriebes in den Zustand (H) gesprungen ist, werden die Ausgänge der Verknüpfungslogik 1o wirksam geschaltet und der Drehzahl-Regelungsbetrieb kann, wie oben geschildert, die Drehzahl-Konstanz des reaktiven Motors, wie oben beschrieben, regeln.

Während des Selbsanlaufbetriebes befindet sich das Umschaltsignal P im Zustand (H) und setzt damit die J/K-Flip-Flops des Schieberegisters auf hohes Potential. Jeder Sollfrequenz-Signalwechsel von H nach L oder von L nach H entsprechend den ansteigenden bzw. abfallenden Flanken des SoIlfrequenz-Signals bewirkt einen weiteren Zählschritt im Schieberegister und jeder Istfrequenz-Signalwechsel, d.h. jede ansteigende oder abfallende Flanke des Istfrequenz-Signals ergibt einen rückwärtigen Zählschritt im Schieberegister bzw. im Aufwärts-Abwärts-Zähler. Wird der Ausgang Q- des Phasenkomparators 6 in den Zustand (H) gesetzt, dann wird die Arbeitswicklung 22 wie folgt an den positiven bzw. negativen Pol der Batterie ϊ Ug angeschlossen:

130042/0197

Ist das entstörte und verzögerte Ist-requenz-Signal I im Zustand (H), so wird der Wicklungsanschluß 2 der Arbeitswicklung 22 an den Pluspol der Batterie und der Wicklungsanschluß 32 der Arbeitswicklung 22 an den Minuspol der Batterie U„ angeschlossen.

Ist das entstörte und verzögorte Istfrequenz-Signal I im Zustand (L), so wird der Wicklungsanschluß 2 der Arbeitswicklung 22 an den Minuspol der Batterie und der Wicklungsanschluß 32 an den Pluspol der Batterie U_ß angeschlossen.

Befindet sich dagegen der Ausgagn Q₁ des Phasenkomparator 6 im Zustand L, dann wird die Arbeitswicklung 22 kurzgeschlossen, zum Beispiel in der Weise, daß der Wicklungsanschluß 2 und der Wicklungsanschluß 32 an den Minuspol der Batterie IL angeschlossen werden.

Hat der Läufer 21 aus irgendeinem Grunde am Ende des Selbstanlaufbetriebes nicht die für den Drehzahl-Regelungsbetrieb erforderliche Drehzahl er reicht, so wird der Selbstanlaufbetrieb wiederholt. Da das Ausgangssignal V der Entstör- und Verzögerungsstufe 51 bei nicht Erreichen der Nenndrehzahl weiterhin im Zustand L bleibt, sorgt die Verknüpfung der Ausgangssignale N und S des Wartezeitgliedes 7 und des dritten T-Flip-Flops TR5 der Selbstanlaufstufe 8, die beide im Zustand L sind, am Ausgang des Gatters G32 für ein Signal, das über die beiden nachgeschalteten Gatter G33 und G3A zu einem Reset-Signal für die T-Fl ip-Flop-Kette TRI - TR*t führt, so daß sich der Selbstanlaufbetrieb wiederholen kann.

In Figur 5 ist ein aus einer Anzahl von x-Flip-Flops bestehendes Schieberegister schematisch dargestellt. Das in Figur 4 dargestellte detaillierte Schaltbild der Steuer- und Regelanordnung für einen reaktiven Motor mit Selbstanlauf weist im Phasenkomparator 6 ein Schieberegister auf, das aus drei J/K-Flip-Flops zusammengesetzt ist. Die Anzahl der J/K-Flip-Flops im Schieberegister kann auf eine Anzahl χ vergrößert werden, so daß die verschiedenen Steuersignale Q., Q_B> Qr in einer Kette erscheinen, die χ J/K-Flip-Flops beinhaltet. Dadurch wird das Erinnerungsvermögen für

-26-

130042/0197

die Lage der Sollwert-Signale vor oder nach den Istwert-Signalen vergrößert und die Fähigkeit der gesamten Anordnung, verlorengegangene Impulse nachzuholen, verbessert. Das in Figur 5 dargestellte Schieberegister enthält demnach x-Flip-Flops, denen die Soll- und Istwert-Signale zugeführt werden, wobei die ersten m-Flip-Flops der Speicherung und Abgabe von Brems impulsen, die Flip-Flops von m+1 bis n-1 der Speicherung von Warteimpulsen, die Flip-Flops η bis χ der Speicherung und Abgabe von Beschleunigungsimpulsen im Bereich der positiven Polarität der an der Antriebswicklung anliegenden Spannung und die Flip-Flops von ρ bis χ der Speicherung und Abgabe von zusätzlichen Beschleunigungsimpulsen auch in der negativen Polarität der an der Antriebswicklung anliegenden Spannung dienen. Die Ausgangs impulse Q., Q_ß, Q. werden in dem Ausführungsbeispiel am m-ten, η-ten, p-ten Flip-Flop der Kette abgegriffen.

Jeder Sollwertwechsel von H nach L oder L nach H ergibt einen weiteren Schritt in der Kette der Flip-Flops in Richtung des x-ten Flip-Flops und jeder Istwertwechsel von H nach L oder von L nach H ergibt einen weiteren Schritt in der Kette der Flip-Flops in Richtung des ersten Flip-Flops. Damit kann die Regelungsempfindlichkeit zur Abgabe von Brems- und Beschleunigungsimpulsen sowohl in positiver als auch in negativer Polarität beliebig fein eingestellt werden.

Das in Figur 6 dargestellte detaillierte Schaltbild der Steuer- und Regelanordnung für einen reaktiven Motor mit Selbstanlauf entspricht gehend der detaillierten Schaltung nach Figur k. Demzufolge sind der reaktive Motor 2, die Schaltstufe 3, das Vergleichsglied k, das Entstör- und Verzögerungsglied 5 sowie die Ansteuerlogik 9 nicht näher beziffert worden. Abweichungen gegenüber der Schaltung nach Figur k in dem Phasenkomparator 6, in der Selbstanlaufstufe 8 und im Verknüpfungsglied Io werden nachstehend näher erläutert.

Der Phasenkomparator 6 enthält zwei ge^.aktete Flip-Flops Dl4, D15, deren Takteingänge C, mit der zweiten Taktfrequenz f„ von Ao96 Hz beaufschlagt sind. Der Eingang des ersten getakteten Flip-Flops D14 ist mit dem SoIl-

130042/0197

frequenz-Signal f von beispielsweise 16 Hz beaufschlagt, während an den Eingang des zweiten getakteten Flip-Flops Dl5 das entstörte Istfrequenz-Signal i, gelegt ist. Die Ausgänge Q der beiden getakteten Flip-Flops Dl^ und Dl5 sind an den einen Eingang je eines nachgeschalteten Exklusiv-5 ODER-Gatters G39 und GAo gelegt, deren andere Eingänge mit dem Sollfrequenz-Signal f bzw. mit dem entstörten Istfrequenz-Signal i.. beaufschlagt sind. Die Ausgänge der beiden Exklusiv-ODER-Gatter G39 und GAo sind an den einen Eingang je eines nachgeschalteten NAND-Gatters G^1 bzw. G42 und über je einen Inverter G*t3 bzw. Gkk an den anderen Eingang des jeweils anderen NAND-Gatters G*f2 bzw. G^I angeschlossen. Die Ausgänge dieser beiden NAND-Gatter G41 und QkZ werden zusammen mit der über einen Inverter GA5 geführten zweiten Taktfrequenz f₂ und dem Umschaltsignal dem aus sechs J/K-Flip-Flops J1 - J6 sowie zehn QDER-Gatter G7o - G79 sowie zwei weitere Inverter G8o und G81 umfaßt. Die Setz-Eingänge S der J/K-Fl ip-Flops J1 - J6 werden mit dem Umschaltsignalp beaufschlagt, während die Takteingänge C. der Flip-Flops J1 - J6 an die invertierte Taktfrequenz f- angeschlossen sind. Der J-Eingang des ersten J/K-Flip-Flops J1 ist an den Ausgang des einen Inverters G8i und die J-Eingänge des zweiten bis sechsten J/K-Flip-Flops J2 - J6 sind an die Ausgänge der ODER-Gatter G7o - G7*f angeschlossen. Die K-Eingänge der ersten fünf J/K-Fl ip-Flops J1 - J5 sind an die Ausgänge weiterer ODER-Gatter G75 - G79 und der K-Eingang des sechsten J/K-Flip-Flops J6 an den Ausgang des weiteren Inverters G8o angeschlossen. Während der eine Eingang der ausgangsseitig mit den J-Eingängen verbundenen ODER-Gatter G7o - G7** und der Eingang des einen Inverters G8i an den Ausgang des ersten NAND-Gatters G^1 angeschlossen ist, sind die einen Eingänge der mit den K-Eingängen verbundenen ODER-Gatter G75 - G79 und der Eingang des weiteren Inverters G8o mit dem Ausgang des zweiten NAND-Gatters G*t2 verbunden. Der weitere Eingang der mit den J-Eingängen der J/K-Flip-Flops verbundenen ODER-Gatter G7o - G7^ ist an den negierten Ausgang Q, des jeweils vorangestellten J/K-Flip-Flops J1 - J5 angeschlossen. Die weiteren Eingänge der mit den K-Eingängen der J/K-Flip-Flops J1 - J5 verbundenen ODER-Gatter G75 - G79 sind an den Ausgang Q. des jweils nachgestellten J/K-Fl ip-Flops J2 - J6 angeschlossen. An den Ausgängen Q des dritten, vierten und fünften J/K-Flip-Flops J3 - J5 werden die entsprechenden Brems- bzw.

-28-

130042/0197

Beschleunigungsimpulse Q,, Q und Q_ an die nachgeschaltete Verknüpfungslogik 1o ab.

Mittels der acht NAND-Gatter der Verknüpfungslogik 1o werden die Ausgangssignale I, T sowie Q.., (L. und Q_ der Verzögerungsstufe 522 bzw. des Phasenkomparators 6 sowie das negierte Umschaltsignal β mit den Ausgängen des jeweils vorangestellten NAND-Gatters in folgender Weise verknüpft:

a) Gatter G52: Signal T und Q_c

b) Gatter G56: Signal Q_ß und I

c) Gatter G53: Ausgangssignal des Gatters G52 und Signal Q. d) Gatter G57: Ausgangssignal des Gatters G56 und Signal Q.

e) Gatter G6o: Umschaltsignal ß, Signal T und Signal Q_

f) Gatter G5^: Ausgangssignal des Gatters G53 und Umschaltsignal P

g) Gatter G6i: Umschaltsignal Ä, Signal Q_R und i __

/2.

h) Gatter G58: Ausgangssignal des Gatters G57 und Umschaltsignal D

Der Selbstanlaufstufe 8 werden in diesem Ausführungsbeispiel neben dem entstörten und verzögerten Selbstanlaufsignal V, das von der Entstör- und Verzögerungsstufe 51 abgegeben wird, nur ein einzelnes weiteres Frequenz-Signal, und zwar das Taktsignal des Wartezeitgliedes 7 eingegeben. Die Reset-Eingänge der beiden Verzögerungsstufe TR1 und TR2 des Wartezeitgliedes 7 und der T-Flip-Flops TR3 - TR5 der Seibstanlaufstufe 8 werden synchron in Abhängigkeit von dem ebenfalls eingegebenen entstörten und verzögerten Selbstanlaufsignal V und vom Umschaltsiqnal ß , das von der Selbstanlaufstufe 8 abgegeben wird zurückgesetzt.

Die Seibstanlaufstufe 8 besteht in diesem Ausführungsbeispiel aus drei T-Flip-Flops TR3 - TR5, deren Eingänge mit dem Ausgang Q. des vorangegangenen Flip-Flops bzw. mit dem Ausgangssignal des Wartezeitgliedes 7 beaufschlagt sind. Entsprechend dem Ausführungsbeispiel nach Figur k. ist der Ausgang des letzten T-Flip-F1ops TR5 zusammen mit dem Frequenz-Signal an ein NAND-Gatter gelegt, dessen Ausgangssignal zusammen mit dem Ausgangssignal des dritten T-Flip-Flops TR5 an den Eingang einer Kippstufe, die aus zwei mit-

130042/0197

einander in bekannter Weise verbundener NAND-Gatter besteht, gelegt ist. Am Ausgang dieser Kippstufe steht das Umschaltsignaip» bzw. das negierte Umschaltsignal jöan. Die Erzeugung des Reset-Signals für die T-Flip-Flops des Wartezeitgliedes 7 und der Selbstanlaufstufe 8 erfolgt analog zur Schaltung nach Figur 4. Zur Vorgabe verschiedener Frequenzsignale dienen in diesem Ausführungsbeispiel die Ausgänge Q und Q der beiden Teilerstufen TRI und TR2 des Wartezeitgliedes 7, die die eingegebene Taktfrequenz von z.B. 16 Hz auf 8 Hz bzw. k Hz herunterteilen und somit die Frequenzsignale F-, F« und F„, F„ vorgeben.

Die Ausgangssignale der Selbsranlaufstufe 8 und die Ausgangssignale der Verknüpfungsstufe 1o werden ii der nachgeschalteten Ansteuerlogik 9 in der Weise miteinander verknüpft, daß Sie der folgenden Wahrheitstabelle zur Ansteuerung der Schalter SI - S8 des Schaltgliedes 3 genügen:

Ansteuersignale.

H

L

%

QA

I

T

SI

S2

S3

FET-Schal

S5

S

ter

S7

S8

H

L

L

H

X

X

AUS

AUS

AUS

Sk

AL

AUS

AUS

H

L

L

L

X

X

AUS

AUS

S6

EIN

EIN

H

L

L

H

X

X

AUS

AUS

AUS

AUS

AUS

2o H

L

H

H

H

L

EIN

AUS

EIN

AUS

H

H

H

H

L

H

AUS

AUS

AUS

AUS

H

H

H

H

H

L

EIN

AUS

S

EIN

AUS

H

H

L

H

AUS

AUS

AL

AUS

EIN

EIN

AL

AUS

AUS

JS

Im Zusammenhang mit der zeitlichen Darstellung der Signale gemäß Figur soll die Funktionsweise der Anordnung nach Figur 6 näher erläutert werden. In Figur 7 sind von oben nach unten folgende Signale dargestellt:

a) das Selbstanlaufsignal V,

b) die 16 Hz-Taktfrequenz für das Wartezeitglied, die in dem Ausführungsbeispiel nach Figur 6 dem zugeführten Frequenzsignal für die Selbstanlaufstufe 8 entspricht,

130042/0197

c) das Reset-Signal zum Zurücksetzen der T-Flip-Flops der Selbstanlauf, stufe und des Wartezeitgliedes,

d) die Ausgangssignale der T-Flip-Flops der Selbstanlaufstufe und des Wartezeitgliedes,

e) das Ausgangssignal QL, des Wartezeitgliedes,

f) das Ausgangssignal V des NAND-Gliedes G9o,

g) das Umschaltsignal ö und

h) die Spannung an den Wicklungen 22 und 23 des reaktiven Motors 2.

Sinkt die Drehzahl des Läufers 21 des Motors 2 unter eine bestimmte Grenze, so daß das Ausgangssignal V eine gewisse Zeitspanne nicht mehr auf hohes Potential kommt, so bleibt während dieser Zeitspanne der gemeinsame Reset-Einang R der T-Flip-Flops TR1 - TR5 des Wartezeitliedes 7 und der Selbstanlaufstufe 8 auf niedrigem Potential. Dabei wird vorausgesetzt, daß das Umschaltsignal P) im vorangegangenen Regelungsbetrieb im Zustand niedrigen Potentials war und wenigstens eins der beiden Ausgangssignalec^oder das negierte Ausgangssignal des zweiten T-Flip-Flops der Selbstanlaufstufe 8 im Zustand hohen Potentials war. Im gesamten hier betrachteten Zeitbereich befindet sich das Ausgangssignal V im Zustand niedrigen Potentials, zum Beispiel weil der Läufer 21 des Motors 2 sich nicht mehr bewegt. Mit dem abfal!enden Selbstanlaufsignal V verschwindet auch das Reset-Signal zum Zeitpunkt t_Q (Figur 7c). Damit werden die T-Flip-Flops TR1 - TR5 wirksam geschaltet und untersetzen die eingegebene Taktfrequenz von zum Beispiel 16 Hz (Figur 7b) gemäß der Darstellung in Figur 7d, die die negierten Ausgänge der T-Flip-Flops TR1-TR4 bzw. den Ausgang Q des fünften T-FHp-Flops TR5 darstellen. Solange der Ausgang Q des fünften T-Flip-Flops TR5 im Zustand L ist, erscheint am Ausgang des Gatters G9o ein der Taktfrequenz entsprechendes Signal y . Bleibt das Seibstanlaufsignal V während einer bestimmten Zeitspanne im Zustand L, so wird das Flip-Flop G91 gesetzt, so daß das Umschaltsignal P zum Zeitpunkt t in den Zustand H und das ne-

3ogierte Umschaltsignal ß> in den Zustand L gesetzt wird. Nachdem das Umschaltsignal π in den Zustand H gesetzt worden ist und solange das Umschaltsignal Λ in diesem Zustand verbleibt, wird ein Zurücksetzen der T-Flip-Flops TRI - TR5 verhindert, da das Reset-Signal für die fünf T-Flip-Flops TR1 - TR5 wegen /3 = H im Zustand L verbleibt. Solange das Umschaltsignal β im Zustand H bleibt, dauert der Selbstanlaufbetrieb nach dem

1 30042/0 1 97

Prinzip eines Schrittmotors mit zwei Wicklungen an. Während dieser Zeit werden die beiden Wicklungen 22 und 23 des reaktiven Motors 2 mit Frequenzsignalen gemäß Figur 7h beaufschlagt, die mittels der Ansteuerlogik aus den vom ersten und zweiten T-Flip-Flöp TRI und TR2 an ihren Ausgängen Q bzw. negierten Ausgängen Q obgebenen Frequenzen zusammengesetzt werden. Dies geschieht in der Weise, -Jaß die obenangegebene Schalttabelle für die Schalter S1 - S8 erfüllt ist. Diese Einschaltlogik für die Schalter SI -S8 hat im Zeitbereich vom Zeitpunkt t. - t_ die in Figur 7h wiedergegebene Impulsfolge für die Wicklungen 22 und 23 zum Ergebnis.

Wird das Ausgangssiynal Q des fünften T-Flip-Flops TR5 in den Zustand L gesetzt, so wird d.as Flip-Flop G91 nach Ablauf eines weiteren Taktes des eingegebenen Frequenzsigmils von zum Beispiel 16 Hz mit dem Umschaltsignal β auf L und dem negierten Umschaltsignal β auf H gesetzt, was zum Zeitpunkt t^ eine Änderung des bisherigen Selbstanlaufbetriebes in den normalen Regelungsbetrieb bedeutet. Mit dieser Art der Impulsverknüpfung wird erreicht, daß der letzte Selbstaniauf-Impuls die halbe Breite, entsprechend der eingegebenen Taktfrequenz, gegenüber den vorangegangenen Selbstanlauf impulsen aufweist. Zum Zeitpunkt t, wird vom zweiten T-Flip-Flop TR2 am negierten Ausgang ein Signal gemäß Figur 7e abgegeben, das zum Rücksetz-Impuls gemäß Figur 7c führt, dessen abfallenden Flanke zum Zeitpunkt t. auftritt. Damit ist der Selbstanlaufbetrieb beendet und im darauffolgenden Normal-Regeiungsbetrieb dient die zweite Wicklung 23 des reaktiven Motors 2 als Steierspule oder als "pick-up"-Spule, deren Ausgangssignalen zu den Signal-.-n V und I, wie oben beschrieben, führen.

130042/0197

L e e r s <: 11 e

Claims (12)

1. Braun Aktiengesellschaft Rüsselsheimer Str. 22 Frankfurt /Main

   Patentansprüche

   Μ.] Verfahren zur Steuerung und Regelung eines Motors mit einem permanentmagnetischen Läufer, mit mindestens einem Pol paar und einem Ständer mit zwei oder mehr Wicklungen, von denen mindestens eine Wicklung (Arbeitswicklung) mit Steuerimpulsen beaufschlagt wird und mindestens eine weitere Wicklung als Steuerwicklung zur Erfassung der Läufer bewegung gegenüber dem Ständer dient, wobei die Läuferbewegungen in rechteckförmige Istfrequenz-Impulse umgesetzt und bezüglich ihrer Breite und Phasenlage mit Sol Ifrequenz-Impulsen vorgegebener Frequenz verglichen werden, dadurch gekennzeichnet, daß in Abhängigkeit vom Vergleich der Sollfrequenz-Impulse mit den Istfrequenz-Impulsen entweder in ihrer Lage begrenzte Steuerimpulse zur Beschleunigung des Läufers (21) erzeugt werden oder zur Abbremsung des Läufers (21) die Arbeitswicklung (22) kurzgeschlossen wird.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Istfrequenz-Impulse (i) verzögert werden und daß die Steuerimpulse (A - E) mit den ansteigenden und abfallenden Flanken der Istfrequenz- und/ oder Sollfrequenz-Impulse (i, f ) ?n den Bereichen der verzögerten Istfrequenz-Impulse (I) oder der verzögerten Istfrequenz-Impulse (l) erzeugt werden.

   130042/0197
3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zur Beschleunigung des Motors in der gewünschten Drehrichtung beziehungsweise zum Bremsen des Motors entgegen der gewünschten Drehrichtung die Steuerimpulse (, B, E, F) in der einen Halbwelle mit den ansteigenden Flanken der Sol Ifrequenz-Impulse (f ) ansteigen und der ansteigenden Flanke der Istfrequenz-Impulse (i) im Bereich der verzögerten negierten Istfrequenz-Impulse (T) abfallen beziehungsweise mit den abfallenden Flanken der Sol Ifrequenz-impulse (f ) ansteigen und der abfallenden Flanke der Istfrequenz-Impulse im Bereich der verzögerten Istfrequenz-Impulse (l) abfallen.
4. h. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zum Bremsen des Motors sowohl in der gewünschten als auch entgegen der gewünschten Drehrichtung die Arbeitswicklung (22) mit den Steuerimpulsen (C, D, G, H) mit der ansteigenden beziehungsweise abfallenden Flanke der Istfrequenz-Impulse (i) kurzgeschlossen und mit der ansteigenden beziehungsweise abfallenden Flanke der Sol!frequenz-Impulse (f_) der Kurzschluß aufgehoben wi rd.
5. 5- Verfahren nach den Ansprüchen 1 - k zur Steuerung und Regelung eines Motors mit einer Einrichtung zum Selbstanlauf des Motors nach Still— stand und/oder Erhöhung der Antriebsleistung bei erhöhtem Gegendrehmoment, dadurch gekennzeichnet, daß bei der Umschaltung vom Selbstanlaufbetrieb in den Regelungsbetrieb der letzte Impuls im Selbstanlaufbetrieb nur einen Bruchteil, vorzugsweise die Hälfte der im Selbstanlauf zuletzt aufgetretenen Impulse aufweist.
6. 6. Anordnung zur Durchführung des Verfahrens nach den Ansprüchen 1-3, dadurch gekennzeichnet, daß die Eingänge eines Vergleichsgliedes (k) sowohl mit der Steuerwicklung (23) des reaktiven Motors (2) verbunden als auch mit einer Referenzspannung (U ) beaufschlagt ist und der Ausgang (i) des Vergleichsgliedes {k) an den Eingang einer mit einer

   130042/0197 ~³~

   ersten Taktfrequenz (f..) beaufschlagten Entstörstufe (521) angeschlossen ist, deren Ausgang einerseits an einem mit einer zweiten Taktfrequenz (O beaufschlagten Phasenkomparator (6) andererseits an ein mit einer dritten Taktfrequenz (f_) beaufschlagten Verzögerungsglied (522) angeschlossen ist, daß die Ausgänge (Q-, Q_) des Phasenkomparator (6) und die Ausgänge (i, T) des Verzögerungsgliedes (522) an eine Verknüpfungslogik (1o) angeschlossen sind und daß der Ausgang der Verknüpfungslogik (lo) über eine Ansteuerlogik (9) mit einer Schaltstufe (3) verbunden ist, an der sowohl die Versorgungsspannung (Wq) ^{als aucn die} Wicklungen (22, 23) des reaktiven Motors (2) angeschlossen sind.
7. 7· Anordnung zur Durchführung des Verfahrens nach den Ansprüchen 1-3» i dadurch gekennzeichnet, daß die Eingänge eines Vergleichsgliedes W sowohl mit der Steuerwicklung (23) des reaktiven Motors (2) verbunden als auch mit zwei Referenzspannungen (U , U ) beaufschlagt sind und die beiden Ausgänge (v, i) dieses Vergleichsgliedes (¹O mit einer Entstör- und Verzögerungsstufe (5) verbunden sind, deren ersten Ausgang (K) an einen Phasenkomparator (6), deren zweiter Ausgang (V) an eine Selbstanlaufstufe (8) und ein Wartezeitglied (7) und deren dritter Ausgang (I, I) zusammen mit den Ausgängen {L , Q,) des Phasenkomparators (6) an eine Verknüpfungslogik (1o) angeschlossen sind, daß die Ausgänge ( p, (?, F^, F^, j F₂, F₂) der Selbstanlaufstufe (8) und der Ausgang der Verknüpfungslogik (lo) über eine Ansteuerlogik (9) mit einer Schaltstufe (3) verbunden sind, an der sowohl die Versorgungsspannung (+ U_ß) als auch die Wicklungen (22, 23) des reaktiven Motors (2) angeschlossen sind.
8. 8. Anordnung nach den Ansprüchen 6 und 7, dadurch gekennzeichnet, daß der Phasenkomparator (6) zwei getaktete Flip-Flops (D1*», DI5) enthält, an deren Eingänge die Sol I frequenz-Impulse (f ) beziehungsweise die Istfrequenz-Impulse (i.) und an deren Takteingänge (T.) eine zweite Taktfrequenz (f₂) anliegt und deren Ausgänge über Verknüpfungsglieder (G39 " G42) mit einem Schieberegister oder einem Aufwärts-Abwärts-Zähler verbunden sind.

   130042/0197
9. 9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß bei jedem Sollfrequenz-Signalwechsel von H nach L oder L nach H ein Sollfrequenz-Impuls abgespeichert und bei jedem Istfrequenz-Signalwechsel von H nach L oder L nach H ein Istfrequenz-Impuls abgespeichert wird.
10. 1o. Anordnung nach den Ansprüchen 8 und 9, dadurch gekennzeichnet, daß das Schieberegister aus einer Anzahl von χ J/K-Flip-Flops (JI - J6) besteht, deren Setz-Eingänge mit dem Umschaltsignal (ß) beaufschlagt sind und von denen die ersten m J/K-Flip-Flops zur Abgabe von Bremsimpulsen bzw. zum Kurzschließen der Antriebswicklung dienen, die nächsten J/K-Flip-Flops (m+1 bis n-1) als Warte-Flip-Flops ohne Angabe von Beschleunigungs- oder Bremsimpulsen dienen und daß die nächsten Flip-Flops (n bis x) erste Beschleunigungsimpulse positiver Polarität abgeben und zusätzlich Beschleunigungsimpulse negativer Polarität von den J/K-Flip-Flops ρ bis χ abgegeben werden, wobei m kleiner als η kleiner als ρ kleiner als χ ist.
11. 11. Anordnung nach den Ansprüchen 8 1o, dadurch gekennzeichnet, daß die Ausgänge (Q) der beiden getakteten Flip-Flops (DIk, DI5) an den Eingang je eines nachgeschalteten Exklusiv-ODER-Gatters (G39, Gko) gelegt sind, deren andere Eingänge mit dem Sol Ifrequenz-Signal (f ) bzw. mit dem entstörten Istfrequenz-Signal (i.) beaufschlagt sind, daß die Ausgänge der beiden Exklusiv-ODER-Gatter (G39, Gko) an den einen Eingang je eines nachgeschalteten NAND-Gatters (G4l, G42) und über je einen Inverter (G43, Gkk) an den anderen Eingang des jeweils anderen NAND-Gatters (G42, Gk\) angeschlossen sind und daß die Ausgänge dieser beiden NAND-Gatter (Gif! , G42) zusammen mit der über einen Inverter (G*»5) geführten Taktf requen;- (O und dem Umschal tsignal ( ß) dem Schieberegister bezw. Aufwärts-Abwärts-Zähler zugeführt sind.
12. 12. Anordnung nach den Ansprüchen 8-11, dadurch gekennzeichnet, daß das Schieberegister drei J/K-Flip-Flops (JI - J3) sowie vier NOR-Gatter (Gk6, G48, G49, G51) sowie zwei weitere Inverter (GkJ, G5o) enthält, daß die Takteingänge (C.) der J/K-Flip-Flops (J1 - J3) an die .invertierte zweite Taktfrequenz (f„) angeschlossen

    130042/0197

    sind, daß die J-Eingänge der J/K-Flip-Flops (J1 - J3) an die Ausgänge der NOR-Gatter (Gk6, QkQ) beziehungsweise an den Ausgang des Inverters (G5o) angeschlossen sind, daß die beiden NOR-Gatter (G46, G48) und der Inverter (G5o) an den Ausgang des ersten NAND-Gatters (G41) angeschlossen ist, daß die beiden anderen Eingänge der NOR-Gatter (G46, G*t8) an die nugierten Ausgänge (Q) des zweiten J/K-Fl ip-Flops (J2) beziehungsweise des ersten J/K-Flip-Flops (Jl) angeschlossen sind, daß die K-ingänge der drei J/K-Flip-Flops (Jl - J3) zyklisch vertauscht mit den Ausgängen des Inverters (G^7) beziehungsweise zweier NOR-Gatter (G^9, G51) verbunden sind, daß je ein Eingang der beiden NOR-Gatter (G*t9, G51) sowie der Eingang des Inverters (G47) an den Ausgang des zweiten NAND-Gatters (G^2) angeschlossen ist, und daß die beiden anderen Eingänge der NOR-Gatter (GkS, G5o) mit den Ausgängen (Q.) des zweiten beziehungsweise dritten J/K-Fl ip-Flops (J2, J3) verbunden sind.

    13- Anordnung nach den Ansprüchen 8-11, dadurch gekennzeichnet, daß das Schieberegister sechs J/K-FlipFlops (JI - J6) sowie zehn NOR-Gatter (G7o - G79) sowie zwei weitere Inverter (G80, Gel) enthält, daß die Takteingänge (C.) der J/K-Flip-Flops (J1 - J6) an die invertierte zweite Taktfrequenz (f„) angeschlossen sind, daß die J-Eingänge der J/K-Flip-Flops (J1 - J6) an die Ausgänge von NOR-Gatter (G7o - G7*0 bzw. an den Ausgang des einen Inverters (G8I) angeschlossen sind, daß jeweils ein Eingang der NOR-Gatter (G7o - 67*0 und der Inverter (G8I) an den Ausgang des ersten NAND-Gatters (G41) angeschlossen ist, daß die anderen Eingänge der NOR-Gatter (G7o - G7*0 an den negierten Ausgang (Q.) des jeweils vorangestellten J/K-Fl ip-Flops (JI - J5) angeschlossen ist, daß die K-Eingänge der ersten fünf J/K-Flip-Flops (JI J5) an die Ausgänge weiterer NOR-Gatter (G75 - G79) und der K-Eingang des sechsten J/K-Flip-Flops (J6) an den Ausgang eines weiteren Inverters angeschlossen sind, daß je ein Eingang der NOR-Gatter (G75 G79) und der Eingang des weiteren Inverters (G80) an den Ausgang des zweiten NAND-Gatters (G*t2) und die anderen Eingänge der NOR-Gatter (G75 " G79) an den Ausgang Q des nachfolgenden J/K-Flip-Flops (J2 -

    130042/0197

    angeschlossen ist und daß die Ausgänge (Q) des dritten, vierten und fünften J/K-Fl ip-Flops (J3 - J5) an die Eingänge der nachgeschal*· teten Verknüpfungsstufe (io) angeschlossen sind.

    Anordnung nach den Ansprüchen 6-13, dadurch gekennzeichnet, daß die Ausgangssignale der Selbstanlaufstufe (8) und des Phasenkomparators (6) in der Verknüpfungslogik (1o) und der Ansteuerlogik (9) in der Weise verknüpft sind, daß sie folgender Wahrheitstabelle genügen und zu folgenden Schaltzuständen der Schalter (SI - S8) der Schaltstufe (3) führen:

    Ansteuersigna % ^QA Ie I T S1 FET-Schalter S3 Sit S5 S6 S7 S8 (5 *C L H X X AUS S2 AUS AUS AUS Al AUS AUS H L L L X X AUS AUS AUS EIN EIN H L L H X X AUS AUS AUS AUS H L H H H L EIN AUS EIN AUS H L H H L H AUS AUS AUS AUS H L H H H L EIN AUS EIN AUS H H H H L H AUS EIN JS AUS EIN H H AUS AUS AUS AUS

    Bemerkung:

    1) Keine Impulse auf Wicklung 22

    2) Wicklung 22 in Kurzschluß auf OV

    3) Keine Impulse auf Wicklung 22

    4) + Impuls auf Wicklung 22

    5) Keine Impulse auf Wicklung 22

    6) + Impuls auf Wicklung 22

    7) - Impuls auf Wicklung 22

    1 30042/0197

    -7-