DE2718449C2 - - Google Patents

Info

Publication number
DE2718449C2
DE2718449C2 DE2718449A DE2718449A DE2718449C2 DE 2718449 C2 DE2718449 C2 DE 2718449C2 DE 2718449 A DE2718449 A DE 2718449A DE 2718449 A DE2718449 A DE 2718449A DE 2718449 C2 DE2718449 C2 DE 2718449C2
Authority
DE
Germany
Prior art keywords
region
layer
produced
silicon
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2718449A
Other languages
English (en)
Other versions
DE2718449A1 (de
Inventor
Hendrik Cornelis De Graaff
Paul Anton Herman Hart
Albert Schmitz
Jan Willem Eindhoven Nl Slotboom
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2718449A1 publication Critical patent/DE2718449A1/de
Application granted granted Critical
Publication of DE2718449C2 publication Critical patent/DE2718449C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special

Description

Verfahren zur Herstellung einer Halbleiteranordnung mit einem Transistor
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Transistor entsprechend dem Oberbegriff des Patentanspruchs 1.
Ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Transistor dieser Art ist u. a. aus Supplement to the Journal of the Japan Society of Applied Physics, (Proceedings of the 6th Conference on Solid State Devices, Tokyo, 1974) Band 44, 1975, Seiten 279 bis 283 bekannt. Der darin beschriebene Transistor enthält eine Emitterzone, die aus einem verhältnismäßig niedrig dotierten Teil, der an den Basis-Emitter- Übergang grenzt, und aus einem verhältnismäßig hoch dotierten Teil besteht, der an die Oberfläche grenzt und mit dem niedriger dotierten Teil einen PP⁺- oder einen NN⁺-Übergang bildet. Es hat sich gezeigt, daß ein derartiger Transistor sehr günstige Eigenschaften, insbesondere einen niedrigen Rauschpegel und auch eine hohe Stromverstärkung aufweisen kann. Weiter können derartige Transistorstrukturen, wenn die Kollektorzone einen an den Kollektor- Basis-Übergang grenzenden niedriger dotierten Teil und einen an diesen niedriger dotierten Teil grenzenden höher dotierten Teil enthält, eine ziemlich symmetrische (N⁺NPNN⁺)- oder (P⁺PNPP⁺)- Struktur aufweisen, wobei die Symmetrieeigenschaften in vielen Schaltungen mit Vorteil angewendet werden können.
Die beschriebenen Transistoren können entweder als diskreter Transistor oder in einer integrierten Schaltung verwendet werden, wobei im letzten Fall die Kollektorzone völlig oder teilweise durch eine vergrabene Schicht vom ersten Leitungstyp gebildet werden kann.
Der hochdotierte, an die Oberfläche grenzende Teil der Emitterzone, der oben als das "vierte Gebiet" bezeichnet wird, kann auf verschiedenen Wegen, z. B. durch Diffusion aus der Gasphase oder durch Ionenimplantation, hergestellt werden, wobei die erhaltene Oberflächendotierung genügend hoch, z. B. bei einem N⁺N- Emitter 1019 bis 1021 Atome/cm3, ist.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art so zu verbessern, daß eine höhere Stromverstärkung mit besserer Stromunabhängigkeit erzielt wird. Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Die nach der Erfindung hergestellte Halbleiteranordnung kann aus einer integrierten Schaltung mit einem Transistor der obenbeschriebenen Art bestehen.
Nach dem erfindungsgemäßen Verfahren hergestellte Transistoren weisen eine große Stromunabhängigkeit des Stromverstärkungsfaktors aus.
Es sei bemerkt, daß die Erzeugung einer Emitterzone durch Diffusion über eine polykristalline Siliciumschicht an sich für Hochfrequenztransistoren bekannt war, siehe z. B. die DE-OS 24 29 957. Dabei wird im Gegensatz zu der Erfindung die ganze an die Basiszone grenzende Emitterzone auf diesem Wege erzeugt. Es ist nicht klar, warum dieses Verfahren in Kombination mit einer vorher angebrachten dünnen Isolierschicht zu den genannten wichtigen Verbesserungen bei Transistoren mit einem N⁺N- oder P⁺P-Emitter führt, wobei das hochdotierte Emittergebiet in einiger Entfernung von der Basiszone liegt. Es stellt sich aber heraus, daß die Emitterwirkung der durch Anwendung des erfindungsgemäßen Verfahrens erhaltenen Transistoren erheblich stärker als die der beschriebenen bekannten Transistorstrukturen ist, deren hochdotierte Emitteroberflächenschicht auf anderem Wege hergestellt wurde.
Weiter ist es wichtig, zu bemerken, daß der Ausdruck "polykristallines Silicium" in der vorliegenden Anmeldung in weitem Sinne für nicht-einkristallines Silizium aufzufassen ist, so daß unter einer polykristallinen Schicht nicht nur eine Schicht aus größeren oder kleineren, an sich einkristallinen Gebieten, sondern auch eine Schicht mit einer amorphen Struktur zu verstehen ist, in der keine gesonderten Gebiete mit an sich regelmäßiger Ordnung der Atome zu unterscheiden sind.
Mit Vorteil wird eine dünne Isolierschicht mit einer Dicke von mindestens 2 nm und höchstens 6 nm gebildet. Als Material haben sich Siliciumnitrid und Siliciumoxid als besonders günstig erwiesen. Dabei soll in diesem Zusammenhang unter "Siliciumnitrid" eine Schicht verstanden werden, die Silicium, Stickstoff und meistens auch eine gewisse Menge Sauerstoff enthält, aber deren Stickstoffgehalt genügend hoch ist, damit sie erwünschtenfalls als Oxidationsmaske dienen kann. Ebenso ist in diesem Zusammenhang unter "Siliciumoxid" eine Schicht zu verstehen, die Silicium und Sauerstoff in einem Verhältnis enthält, das nicht notwendigerweise mit dem in SiO2 (Siliciumdioxid) übereinstimmt, wobei z. B. an ein Gemisch von SiO2 und SiO zu denken ist.
Weitere Weiterbildungen der Erfindung sind in den weiteren Unteransprüchen gekennzeichnet.
Die Erfindung wird nachstehend für ein Ausführungsbeispiel an Hand der Zeichnung näher erläutert. Es zeigen
Fig. 1 bis 7 schematisch im Querschnitt aufeinanderfolgende Stufen in der Herstellung einer Halbleiteranordnung nach dem Ausführungsbeispiel der Erfindung, und
Fig. 8 eine andere Ausführungsform einer durch das Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellten Anordnung.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet. Entsprechende Teile sind in den Figuren mit den gleichen Bezugsziffern bezeichnet. Halbleitergebiete vom gleichen Leitungstyp sind in derselben Richtung schraffiert. Sofern Bearbeitungsschritte zur Erzeugung von Halbleitergebieten und Isolierschichten auf der Oberseite des Halbleiterkörpers auch zu der Bildung von Schichten auf oder in der Unterseite führen, sind diese Schichten, die nachher entfernt werden, und für die Erläuterung der Erfindung nicht wesentlich sind, in den Figuren nicht dargestellt. Obgleich die Herstellung nur einer einzigen Anordnung beschrieben ist, werden im allgemeinen in derselben Halbleiterscheibe eine Vielzahl derartiger Anordnungen, die nachher voneinander getrennt werden können, zu gleicher Zeit hergestellt.
Fig. 1 bis 7 zeigen schematisch im Querschnitt verschiedene Stufen in der Herstellung nach dem Ausführungsbeispiel des erfindungsgemäßen Verfahrens, wobei von einem Halbleiterkörper 1 mit einem ersten Gebiet (2, 3) von einem ersten Leitungstyp ausgegangen wird. Im vorliegenden Beispiel wird von einem Halbleiterkörper aus Silicium ausgegangen, während das Gebiet (2, 3) n-leitend ist. Es kann aber auch von einem anderen Halbleitermaterial, z. B. von Germanium oder von einer III-V-Verbindung, wie z. B. Gas, ausgegangen werden.
Auf diesem ersten Gebiet (2, 3) wird ein zweites Gebiet 4 vom zweiten Leitungstyp, im vorliegenden Beispiel also ein p-leitendes Gebiet, erzeugt. Das erste Gebiet (2, 3) wird hier dadurch erhalten, daß auf einem Substrat 2 aus n-leitendem Silicium mit einem spezifischen Widerstand von 0,005 bis 0,01 Ω ·cm auf in der Halbleitertechnik allgemein bekannte Weise eine epitaktische Schicht 3 aus n-leitendem Silicium mit einem spezifischen Widerstand von etwa 0,6 Ω · cm und einer Dicke von etwa 10 µm angewachsen wird. Diese Schicht 3 wird dann thermisch oxidiert, wodurch eine Schicht 5 aus Siliziumoxid mit einer Dicke von etwa 0,5 µm erhalten wird. In diese Schicht wird danach unter Verwendung bekannter Fotolack- und Ätztechniken ein Fenster 6 mit Abmessungen von z. B. 100 × 100 µm2 geätzt, wonach in dem Fenster durch eine kurzzeitige thermische Oxidation eine sehr dünne Oxidschicht 7 mit einer Dicke von z. B. 0,05 µm gebildet wird. Durch diese dünne Oxidschicht 7 hindurch werden dann Borionen mit einer Energie von z. B. 70 keV und einer Dosis von z. B. 1013 Atomen/cm2 in die Schicht 3 implantiert. Durch Erhitzung z. B. auf zunächst 900°C während 30 Minuten in trockenem Stickstoff und dann auf 1200°C während 2 Stunden in einer oxidierenden Atmosphäre wird das zweite Gebiet 4 in Form einer p-leitenden Schicht mit einem Flächenwiderstand ρ s von etwa 10 bis 30 kΩ erhalten. Das zweite Gebiet 4 kann aber auch auf anderem Wege, z. B. durch Diffusion aus der Gasphase, aus einer dotierten Schicht, durch epitaktisches Anwachsen oder auf andere Weise, erzeugt werden. So wird die Stufe nach Fig. 1 erhalten.
Anschließend wird auf dem zweiten Gebiet 4 ein drittes Gebiet 8 vom ersten (n)-Leitungstyp erzeugt (siehe Fig. 2). Dazu wird die ganze Siliciumoberfläche reingeätzt und wird durch epitaktisches Anwachsen nach bekannten Techniken eine Schicht 8 aus n-leitendem Silicium mit einer Dicke von etwa 4 µm und einem spezifischen Widerstand von etwa 0,6 cm erhalten. Die Schicht 4 weist eine derart niedrige Dotierung auf, daß sie fast nicht in die Schicht 8 eindiffundiert. Um das Gebiet 4 später kontaktieren zu können, wird nach dem Anwachsen der Schicht 8 auf bekannte Weise durch die Schicht 8 hindurch eine hochdotierte p-leitende ringförmige Zone 9 diffundiert. Dabei bildet sich eine Oxidschicht 10. Anschließend wird in dem dritten Gebiet 8 ein an die Oberfläche grenzendes viertes Gebiet 11 vom ersten Leitungstyp, hier somit ein n-leitendes Gebiet, mit einer höheren Dotierung als das dritte Gebiet 8 erzeugt, wobei das erste Gebiet (2, 3) die Kollektorzone, das zweite Gebiet 4 die Basiszone und das dritte Gebiet 8 samt dem vierten Gebiet 11 die Emitterzone eines Bipolartransistors bilden, wie aus Fig. 7 ersichtlich ist, die einen Querschnitt durch die endgültig erhaltene Anordnung zeigt.
Nach dem Ausführungsbeispiel der Erfindung wird zur Erzeugung des vierten Gebietes auf dem dritten Gebiet 8 eine undotierte Schicht 12 aus polykristallinem Silicium gebildet (siehe Fig. 5), wonach durch Einführung eines Dotierungsstoffes, im vorliegenden Beispiel eines Donators, durch die polykristalline Siliciumschicht 12 hindurch in das dritte Gebiet 8 das vierte Gebiet 11 erhalten wird. Dies findet im vorliegenden Beispiel auf folgende Weise statt.
Zunächst wird an der Stelle des zu erzeugenden vierten Gebietes 11 eine Öffnung in die Oxidschicht 10 geätzt. Mit Vorteil wird nun zunächst (nach Eintauchen in HF, z. B. 30 Sekunden in 1% HF-Lösung) auf der Oberfläche des Gebiets 8 in der Öffnung eine sehr dünne Isolierschicht erzeugt. Diese Schicht kann z. B. aus Siliciumnitrid bestehen. Diese Schicht kann durch Erhitzung bei einer Temperatur zwischen etwa 900°C und 1100°C, z. B. bei 1000°C, während 30 Minuten, in einer Atmosphäre erzeugt werden, die Stickstoff und Ammoniak, z. B. in einem Verhältnis von 1 Volumenteil Ammoniak zu 20 Volumenteilen Stickstoff enthält. Dabei bildet sich auf der Schicht 8 eine etwa 4 nm dicke Schicht 19 (siehe Fig. 3), die neben Silicium und Stickstoff auch Sauerstoff enthält, aber deren Stickstoffgehalt, wie gefunden wurde, wohl genügend hoch ist, um als Antioxidationsmaske dienen zu können. Die Schicht 19 ist in Fig. 3 dargestellt, aber ist in den folgenden Fig. 4 bis 7 und 8 der Deutlichkeit halber weggelassen. Die Siliciumnitridschicht 19 kann auch auf andere Weise, z. B. in einem Stickstoffplasma, das bei Hochfrequenz z. B. mit einer Leistung von 600 W während 60 Minuten unter einem Druck von 4 mbar betrieben wird, oder in einem Ammoniak- (NH3)-Plasma erzeugt werden.
Statt aus Siliciumnitrid kann die Schicht 19 auch aus Siliciumoxid bestehen. Sie kann dann durch thermische Oxidation bei niedriger Temperatur (700 bis 800°C) oder dadurch erzeugt werden, daß eine Behandlung mit einem Sauerstoffplasma durchgeführt wird (in dem z. B. bei Leistungen zwischen 100 und 400 W und während Perioden zwischen 15 und 30 Minuten wahlweise Schichten mit einer Dicke zwischen 2,5 nm und 6 nm µm erhalten werden können). Auch kann eine derartige Oxidschicht durch Behandlung in rauchender bzw. konzentrierter siedender Salpetersäure erhalten werden.
Nach der Erzeugung der Schicht 19 wird eine undotierte Schicht 12 aus polykristallinem Silicium, z. B. durch chemische Umwandlung von SiH4 bei etwa 650°C, abgelagert. Die Schicht 12 weist z. B. eine Dicke von 0,5 µm auf. Um die Schicht 12 in die gewünschte Form zu bringen, wird durch thermische Oxidation eine sehr dünne Oberflächenschicht der Schicht 12 in eine Oxidschicht 13 umgewandelt, die mit einer HF-haltigen Lösung und die gewünschte Form geätzt wird und dann als Ätzmaske zum Ätzen der polykristallinen Schicht 12 dient. Das Ätzen der Schicht 12 kann mit bekannten Ätzmitteln, im allgemeinen mit einer HNO3, HF und Essigsäure enthaltenden Flüssigkeit, erfolgen. So wird die Struktur nach Fig. 4 erhalten. Nach einer Tauchätzbehandlung, bei der keine Maske erforderlich ist, und durch die die dünne Oxidschicht 13 entfernt wird, wird die Struktur nach Fig. 5 erhalten.
Dann wird über die undotierte hochohmige Schicht 12 aus polykristallinem Silicium ein Donator, im vorliegenden Beispiel Phosphor, in das Gebiet 8 eingeführt. Im vorliegenden Beispiel erfolgt dies durch Erhitzung in einer POCl3 enthaltenden Atmosphäre während etwa 20 Minuten bei 880°C, wonach eine Oxidation in feuchtem Stickstoff (etwa 20 Minuten bei 880°C) durchgeführt wird. Während dieser Bearbeitung diffundiert der Phosphor durch die polykristalline Siliciumschicht 12 hindurch in das Gebiet 8 ein und bildet darin eine sehr untiefe, hochdotierte n-leitende Schicht 11 mit einer 0,1 µm unterschreitenden Dicke. Weiter wird während dieser Bearbeitung die polykristalline Siliciumschicht 12 stark mit Phosphor dotiert, während über das Ganze eine Phosphorglasschicht 14 gebildet wird. In diese Phosphorglasschicht werden anschließend auf übliche Weise Kontaktfenster geätzt, wonach durch Aufdampfen einer Metallschicht, z. B. einer Aluminiumschicht, und durch Ätzen auf der ringförmigen Zone 9 eine Basiskontaktschicht 15 und auf der polykristallinen Siliciumschicht 12 eine Emitterkontaktschicht 16 gebildet wird. Die Unterseite der Siliciumscheibe wird, nach Entfernung aller während der vorhergehenden Verfahrensschritte auf und in dieser Unterseite gebildeten Glas- und Diffusionsschichten, mit einer Kollektorkontaktschicht 17 versehen.
Im vorliegenden Beispiel ist das vierte Gebiet 11 bis zu einer derartigen Tiefe in dem Halbleiterkörper erzeugt, daß der Abstand des Übergangs 18 zwischen dem dritten Gebiet 8 und dem vierten Gebiet 11 von dem zweiten Gebiet 4 höchstens eine Diffusionslänge der Minoritätsladungsträger (in diesem Beispiel also Löchern) in dem dritten Gebiet 8 beträgt. Dadurch wird ein hoher Stromverstärkungsfaktor erreicht. Auch wenn der genannte Abstand größer als eine Diffusionslänge ist, werden mit dem beschriebenen Verfahren Vorteile, namentlich eine große Stromunabhängigkeit des Stromverstärkungsfaktors, erzielt, obgleich der Stromverstärkungsfaktor selber dann niedriger ist.
Die nach dem beschriebenen Verfahren hergestellten Transistoren wiesen eine sehr hohe Stromverstärkung auf, was sich aus den gemessenen Emitter-Gummel-Zahlen (G E ) ergibt, die zwischen 5 · 1013 sec · cm-4 und 1014 sec · cm-4 variieren. Unter der Emitter-Gummel-Zahl ist G E = h FE × G B zu verstehen, wobei h FE der Stromverstärkungsfaktor und G B die Basis-Gummel-Zahl ist; G B wird als
definiert,
wobei W B = die Basisbreite in cm, N B = die Basisdotierung in Atomen/cm3 und D n = der Diffusionskoeffizient für Elektronen in der (p-leitenden) Basis in cm2 · sec-1 ist. Für diese Definitionen und deren Bedeutung für das Verhalten des Transistors sei auf z. B. H. C. de Graaff und J. W. Slotboom, "Solid State Electronics"; Band 19, 1976, S. 809-814 verwiesen.
Dadurch, daß in diesem Beispiel von einem Halbleiterkörper ausgegangen wurde, dessen erstes Gebiet durch ein hochdotiertes Substrat gebildet wurde, auf dem eine niedriger dotierte epitaktische Schicht vom gleichen Leitungstyp angewachsen wurde, wird eine N⁺NPNN⁺-Struktur gebildet, die günstige Symmetrieeigenschaften aufweisen kann. Das Kollektorgebiet kann aber auch auf andere Weise, z. B. als ein homogendotiertes Gebiet ohne epitaktische Schicht, gebildet werden. Auch kann das erste Gebiet (2, 3) z. B. in integrierten Schaltungen aus einer "Insel" 2 mit einer vergrabenen Schicht 3 bestehen, die völlig von einem p-leitenden Gebiet 20 umgeben sind (siehe Fig. 8, in der ein derartiger integrierter Transistor als Beispiel dargestellt ist, der in einem p-leitenden Substrat 20 neben einer in einer anderen n-leitenden Insel 21 gebildeten pn-Diode [21, 22] gebildet ist). Im Beispiel nach Fig. 1 bis 7 wurden Phosphoratome durch die polykristalline Schicht 12 hindurch diffundiert. Die Einführung von Dotierungsatomen durch die polykristalline Siliciumschicht 12 hindurch kann aber oft auch mit Vorteil mit Hilfe von Ionenimplantation nach den in Fig. 5 angegebenen Pfeilen stattfinden, wobei die Glasschicht 14 nicht gebildet wird. Wohl kann vor oder nach einer derartigen Implantation eine Isolierschicht, z. B. aus Siliciumoxid, über der Oberfläche erzeugt werden, wobei in dieser Schicht nachher die Kontaktfenster gebildet werden. Sofern eine derartige Schicht vor der Implantation erzeugt wird, muß sie selbstverständlich genügend dünn sein, um Implantation von Dotierungsionen durch diese Isolierschicht und die polykristalline Schicht hindurch zu ermöglichen.
Es sei noch bemerkt, daß die Einführung der Dotierungsatome über die polykristalline Siliciumschicht auch in zwei Schritten erfolgen kann, z. B. dadurch, daß zunächst in die undotierte polykristalline Schicht Dotierungsatome eindiffundiert oder implantiert werden und dann in einem zweiten Schritt durch Erhitzung wenigstens ein Teil dieser Dotierungsatome aus der polykristallinen Siliciumschicht in das Gebiet 8 eindiffundiert wird. Auch kann der Dotierungsstoff statt aus der Gasphase aus einer dotierten Schicht, z. B. einer dotierten Glasschicht oder einer anderen dotierten Schicht, durch die ursprüngliche undotierte polykristalline Siliciumschicht hindurch zur Bildung des vierten Gebiets eingebracht werden.
Weiter sind viele Abwandlungen des beschriebenen Verfahrens möglich; insbesondere können in den Beispielen die Leitungstypen aller Halbleitergebiete (gleichzeitig) vertauscht und andere Isolierschichten, z. B. aus Aluminiumoxid oder Siliciumnitrid, und andere Halbleitermaterialien verwendet werden. Dabei können auch verschiedene Halbleitermaterialien, die durch Heteroübergänge voneinander getrennt sind, Anwendung finden. Auch können andere Dotierungsatome, z. B. statt Phosphor ein anderer Donator und statt Bor ein anderer Akzeptor, verwendet werden.
Weiter kann der beschriebene Transistor auch einen Teil einer verwickelten Anordnung, z. B. eines Thyristors, bilden. So kann in Fig. 8 das p-leitende Gebiet 20 kontaktiert werden, wobei ein pnpn-Thyristor (20, 3, 2, 4, 8, 11,) gebildet wird.

Claims (15)

1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Transistor, bei dem von einem Halbleiterkörper mit einem ersten Gebiet von einem ersten Leitungstyp ausgegangen wird, auf dem ein zweites Gebiet vom zweiten Leitungstyp erzeugt wird, auf dem ein drittes Gebiet vom ersten Leitungstyp erzeugt wird, wonach in dem dritten Gebiet ein an die Oberfläche grenzendes viertes Gebiet vom ersten Leitungstyp mit einer höheren Dotierung als der in dem dritten Gebiet erzeugt wird, wobei das erste Gebiet die Kollektorzone, das zweite Gebiet die Basiszone und das dritte und das vierte Gebiet die Emitterzone eines Bipolartransistors bilden, dadurch gekennzeichnet, daß zur Bildung des vierten Gebietes zuerst auf dem dritten Gebiet (8) eine dünne Schicht (19) aus einem elektrisch isolierenden Material mit einer Dicke von mindestens 1 nm und höchstens 10 nm erzeugt wird, wonach auf diese dünne Isolierschicht (19) eine undotierte Schicht (12) aus polykristallinem Silicium abgelagert wird und durch Einführung eines Dotierungsstoffes durch die polykristalline Siliciumschicht (12) hindurch in das dritte Gebiet (8) das vierte Gebiet (11) erzeugt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine dünne Isolierschicht (19) mit einer Dicke von mindestens 2 nm und höchstens 6 nm erzeugt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine dünne Isolierschicht (19) aus Siliciumnitrid erzeugt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Siliciumnitridschicht (19) durch Erhitzung in einer Stickstoff und Ammoniak enthaltenden Atmosphäre erzeugt wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Siliciumnitridschicht (19) in einem Stickstoff- oder Ammoniakplasma erzeugt wird.
6. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine dünne Isolierschicht (19) aus Siliciumoxid erzeugt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Siliciumoxidschicht (19) durch thermische Oxidation erzeugt wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Siliciumoxidschicht (19) in einem Sauerstoffplasma erzeugt wird.
9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das vierte Gebiet (11) bis zu einer derartigen Tiefe in dem Halbleiterkörper erzeugt wird, daß der Abstand des Übergangs (18) zwischen dem dritten (8) und dem vierten (11) Gebiet von dem zwischen dem dritten (8) und dem zweiten (4) Gebiet höchstens eine Diffusionslänge des Minoritätsladungsträger in dem dritten Gebiet (8) beträgt.
10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das dritte Gebiet (8) durch epitaktisches Anwachsen auf dem zweiten Gebiet (4) gebildet wird.
11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper völlig aus Silicium besteht.
12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Gebiete vom ersten Leitungstyp N-leitend sind.
13. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß von einem Halbleiterkörper ausgegangen wird, dessen erstes Gebiet (2, 3) dadurch erzeugt wird, daß auf einem hochdotierten Halbleitersubstrat (2) vom ersten Leitungstyp eine epitaktische Halbleiterschicht (3) mit niedrigerer Dotierung vom ersten Leitungstyp anwachsen lassen wird, auf der dann das zweite (4) und das dritte (8) Gebiet erzeugt werden.
14. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Dotierungsstoff durch die polykristalline Siliciumschicht (12) hindurchdiffundiert wird.
15. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß der Dotierungsstoff durch die polykristalline Siliciumschicht (12) hindurch implantiert wird.
DE19772718449 1976-04-27 1977-04-26 Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung Granted DE2718449A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7604445A NL7604445A (nl) 1976-04-27 1976-04-27 Werkwijze ter vervaardiging van een halfgelei- derinrichting, en inrichting vervaardigd door toepassing van de werkwijze.

Publications (2)

Publication Number Publication Date
DE2718449A1 DE2718449A1 (de) 1977-11-10
DE2718449C2 true DE2718449C2 (de) 1987-11-26

Family

ID=19826076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772718449 Granted DE2718449A1 (de) 1976-04-27 1977-04-26 Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung

Country Status (8)

Country Link
US (1) US4151006A (de)
JP (1) JPS52139386A (de)
CA (1) CA1085061A (de)
DE (1) DE2718449A1 (de)
FR (1) FR2349955A1 (de)
GB (1) GB1522291A (de)
IT (1) IT1078440B (de)
NL (1) NL7604445A (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7810549A (nl) * 1978-10-23 1980-04-25 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
US4228452A (en) * 1979-05-02 1980-10-14 Eastman Kodak Company Silicon device with uniformly thick polysilicon
US4452645A (en) * 1979-11-13 1984-06-05 International Business Machines Corporation Method of making emitter regions by implantation through a non-monocrystalline layer
US4534806A (en) * 1979-12-03 1985-08-13 International Business Machines Corporation Method for manufacturing vertical PNP transistor with shallow emitter
DE3064143D1 (en) * 1979-12-03 1983-08-18 Ibm Process for producing a vertical pnp transistor and transistor so produced
US4301588A (en) * 1980-02-01 1981-11-24 International Business Machines Corporation Consumable amorphous or polysilicon emitter process
US4380774A (en) * 1980-12-19 1983-04-19 The United States Of America As Represented By The Secretary Of The Navy High-performance bipolar microwave transistor
US4633287A (en) * 1982-08-09 1986-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor photoelectric conversion device
US4713355A (en) * 1984-04-16 1987-12-15 Trw Inc. Bipolar transistor construction
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
USRE35642E (en) * 1987-12-22 1997-10-28 Sgs-Thomson Microelectronics, S.R.L. Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process
US5008208A (en) * 1988-12-07 1991-04-16 Honeywell Inc. Method of making planarized, self-aligned bipolar integrated circuits
US5028973A (en) * 1989-06-19 1991-07-02 Harris Corporation Bipolar transistor with high efficient emitter
US5296047A (en) * 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
US5324684A (en) * 1992-02-25 1994-06-28 Ag Processing Technologies, Inc. Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
US5989962A (en) * 1997-09-26 1999-11-23 Texas Instruments Incorporated Semiconductor device having dual gate and method of formation
US7482642B2 (en) * 2005-03-11 2009-01-27 Lsi Corporation Bipolar transistors having controllable temperature coefficient of current gain

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3536547A (en) * 1968-03-25 1970-10-27 Bell Telephone Labor Inc Plasma deposition of oxide coatings on silicon and electron bombardment of portions thereof to be etched selectively
US3775191A (en) * 1971-06-28 1973-11-27 Bell Canada Northern Electric Modification of channel regions in insulated gate field effect transistors
US3847687A (en) * 1972-11-15 1974-11-12 Motorola Inc Methods of forming self aligned transistor structure having polycrystalline contacts
US4027324A (en) * 1972-12-29 1977-05-31 Sony Corporation Bidirectional transistor
US4032956A (en) * 1972-12-29 1977-06-28 Sony Corporation Transistor circuit
US4032957A (en) * 1972-12-29 1977-06-28 Sony Corporation Semiconductor device
US4007474A (en) * 1972-12-29 1977-02-08 Sony Corporation Transistor having an emitter with a low impurity concentration portion and a high impurity concentration portion
US4028155A (en) * 1974-02-28 1977-06-07 Lfe Corporation Process and material for manufacturing thin film integrated circuits
GB1502165A (en) * 1974-04-10 1978-02-22 Sony Corp Semiconductor devices
JPS50137478A (de) * 1974-04-18 1975-10-31
DE2429957B2 (de) * 1974-06-21 1980-08-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer dotierten Zone eines bestimmten Leitungstyps in einem Halbleiterkörper
DE2449688C3 (de) * 1974-10-18 1980-07-10 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper

Also Published As

Publication number Publication date
DE2718449A1 (de) 1977-11-10
FR2349955A1 (fr) 1977-11-25
JPS52139386A (en) 1977-11-21
US4151006A (en) 1979-04-24
NL7604445A (nl) 1977-10-31
JPS6112388B2 (de) 1986-04-08
FR2349955B1 (de) 1983-06-17
CA1085061A (en) 1980-09-02
GB1522291A (en) 1978-08-23
IT1078440B (it) 1985-05-08

Similar Documents

Publication Publication Date Title
DE2718449C2 (de)
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE2823967C2 (de)
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2711562A1 (de) Halbleiteranordnung und deren herstellung
DE2133978B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE2618965A1 (de) Bipolares halbleiterbauelement
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
DE2507366B2 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE3027599C2 (de)
DE3022565A1 (de) Halbleiteranordnung
DE2943435A1 (de) Halbleiterelement und verfahren zu dessen herstellung
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
EP0116654B1 (de) Verfahren zum Herstellen von bipolaren Planartransistoren
EP0003330A1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
DE1564406C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung
DE1803026C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee