DE2715751C3

DE2715751C3 - Speicheranordnung mit defekten Modulen

Info

Publication number: DE2715751C3
Application number: DE2715751A
Authority: DE
Inventors: Takashi Dipl.-Ing. Tama Tokio/Tokyo Kanie
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1976-04-12
Filing date: 1977-04-07
Publication date: 1986-10-02
Also published as: JPS52124826A; DE2715751B2; JPS6114539B2; DE2715751A1; US4089063A

Description

Die Erfindung betrifft ekie Speicheranordnung nach dem Oberbegriff des Patentanspruchs 1. Im einzelnen betrifft die Erfindung eine Speicheranordnung, die normalerweise mit einer Hilfsspeichermoduleinheit arbeiten kann, auch wenn eine Mehrzahl von Speichermodulen, welche die Anordnung bilden, teilweise defekt ist bzw. wird.

Neuere Entwicklungen der Halbleitertechnologie können nur mit dem Wort phantastisch bezeichnet werden. So kann ein Komputerspeicher bereits durch eine integrierte Schaltungsanordnung gebildet werden, und es steht bereits ein Speicher zur Diskussion, der auf einem einzigen Scheibchen, einem sogenannten Wafer, aufgebaut werden kann. Das Hauptproblem bei der Realisierung eines Speichers auf einem Scheibchen besteht darin, die Ausbeute bei der Herstellung zu verbessern. Wenn man die Chips für die Speichermodule aus dem Wafer durch übliche Methoden herausschneidet. läßt sich in einfacher Weise ein System aufbauen, wobei

ίο lediglich die guten Module herausgeschnitten und auf eine gedruckte Schaltungsplatte montiert werden, auch wenn verschiedene defekte Module auf einem Wafer vorhanden sind. Soll jedoch ein System auf einem einzigen Wafer selbst aufgebaut werden, so müssen andererseits alle Speichermodule auf dem Wafer insgesamt aus guten Modulen bestehen. Dies erscheint jedoch auch bei der heutigen Halbleiter^echnologie noch ziemlich unmöglich zu sein. Daher wurden verschiedene Methoden in die Diskussion gebracht, um die gleichen Verfahren auf dem Wafer auszuführen, als da sind, die guten Modulchips in der derzeit üblichen Weise herauszuschneiden.

Hierzu kann beispielsweise eine diskrete Verdrahtung angeführt werden. Bei dieser Methode werden im wesentlichen mehr Speichermodule vorbereitet als voraussichtlich defekte Speichermodule vorhanden sind, und die Anschlüsse werden lediglich bei den guten Speichermodulen hergestellt, nachdem jedes Speichermodul geprüft worden ist.

Nach diesem Verfahren kann ein bestimmtes Modul herausgenommen werden. Diese Maßnahme ist jedoch aus folgenden Gründen nicht besonders zweckmäßig: Zum einen bringt dies ein Anwachsen der Anschlußarbeiten und die Notwendigkeit einer besonderen Maske für die Anschlüsse jedes Wafers mit sich. Die Kompliziertheit der Maskenherstellung auf der Grundlage des Untersuchungsergebnisses und die daraus resultierende Schwierigkeit erhöht die Herstellungskosten.
Es ist ferner möglich, einen Teil der Anschlußarbeiten zu vereinfachen, indem bereits die Anschlüsse vorher vorbereitet und eine teilweise Verdrahtung entsprechend dem Prüfergebnis durchgeführt wird. In diesem Falle ist jedoch die Selektion des gewünschten Moduls im allgemeinen nicht möglich, was zu einer Abnahme der Anwendungsmöglichkeiten der Module führt und was nicht sehr zur Verbesserung der Ausbeute beiträgt. Andererseits sind verschiedene andere Verfahren bekannt, bei denen die Speicher Mittel zur Anzeige defekter Module durch bestimmte Maßnahmen und elektrisehe Schaltkreise enthalten, wodurch defekte Module gegen gute Module ausgetauscht werden können. Beispielsweise wird bei einer Modulgruppe in Form einer Matrix, die ein defektes Modul enthält, die Reihenadresse mit dem defekten Modul gespeichert und, falls diese Adresse von außen aufgerufen wird, wird diese erkannt, und eine Umschaltung auf eine Reihe mit Hilfsmodulen durchgeführt.

Es gibt ferner eine ähnliche Methode, bei der eine Änderung der Zuordnung in Spaltenrichtung erfolgt.

Diese Verfahren erfordern jedoch Speichermittcl zur Anzeige der defekten Adressen, und allgemein wird die Zugriffszeit zu diesen Speichermitteln oft zu der des Moduls selbst hinzuaddiert. In diesem Falle wird darüber hinaus eine Änderung der Zuordnung der Reihe oder Spalte als F.inhcit durchgeführt und die daraus resultierende Effizienz bei der Modulanwendung ist nicht besonders gut, so daß nur eine geringe Verbesserung bei der Ausbeute erreicht wird. Wird andererseits die

Kinheil für die Änderung der Zuordnung klein gemacht, .so läßt sich die Effizient bei der Anwendung natürlich verbessern. Andererseits ist jedoch die Einrichtung kompliziert, da viele Schaltkreise erforderlich sind, so daß die Ausbeute und die Zuverlässigkeit der Schaltkreise selbst problematisch werden und zusätzlich eine große Speieberkapazität für die notwendige Speicherung der defekten Speicheradresse erforderlich ist Daher erscheint diese Methode ebenfalls nicht besonders praktikabel.

Eine bekannte Speicheranordnung entsprechend dem Oberbegriff des Anspruchs 1 hält die Kontinuität der Reihenadressen, auch wenn ein fehlerhaftes Speichermodul vorhanden ist (US-PS 38 03 560). Bei der bekannten Anordnung wird der Ersatz der Moduln und die mit diesem verbundene Umwandlung von Platzordnungszahlen defekter Moduln in entsprechende der nächstfolgenden guten Moduln unter Auslassung der fehlerhaften Plätze in den Spalten vorgenommen. Dagegen erfolgt bei der bekannten Anordnung nicht eine Umwandlung der Reihenadressen defekter Moduln in die Reihenadressen anderer in der gleichen Spalte liegender guter Moduln.

Der Erfindung liegt die Aufgabe zugrunde, eine Speicheranordnung der eingangs erwähnten Art zu schaffen, mit der trotz Fehlerhaftigkeit einzelner Moduln fehlerfreie, d. h. weder in den Bitwerten noch in der Bitfolge geänderte Datenwörter ausgelesen werden können. Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Eine Weiterbildung der Erfindung ist im Unteranspruch angegeben.

Die Änderung der Zuordnung läßt sich durch eine einfache 1-Bit-Information steuern, welche angibt, ob das jeweilige Modul gut oder defekt ist. Die Änderung der Zuordnung läßt sich unter Hinzufügen eines nur kurzen Zeitraums zu der Zugriffszeit des Moduls selbst realisieren. Die Änderung der Zuordnung des defekten Moduls kann von außerhalb der Matrix ohne Anbringen einer besonderen Schaltungsanordnung in der Modulmatrix durchgeführt werden. So ist es leicht, eine IC-Anordnung nur mit geringen Hardware-Aufwand einzuführen. Alle Module einschließlich der Hilfsmodule können von außen geprüft werden ohne Einfluß der Ausbeute und Zuverlässigkeit der Schaltkreise auf die Ausbeute und Zuverlässigkeit des Systems als Ganzes gesehen und ohne zusätzliche besondere Prüfwege und Prüfschaltungen. Darüber hinaus läßt sich die Änderung der Zuordnung zwischen beliebigen Modulen lediglich durch Verwendung der Hilfsmodule ausführen, die in der erwarteten Anzahl der defekten Module vorgesehen sind.

Die Erfindung ist im einzelnen anhand der Zeichnungen nachfolgend beschrieben.

F i g. 1 zeigt als Blockschaltbild eine Ausführungsform einer Speicheranordnung gemäß der Erfindung;

F i g. 2 zeigt ein detailliertes Blockschaltbild eines anderen Ausführungsbeispiels für eine Speicheranordnung gemäß der Erfindung;

F i g. 3 und 4 sind Tafeln mit Beispielen der Verteilung von defekten Modulen;

F i g. 5 zeigt das Blockschaltbild einer Modulauswahlschaltung;

F i g. 6 zeigt das Schaltbild einer Ausführungsform eines Λ-Multipliers;

F i g. 7 zeigt ein Schaltbild einer Ausführungsform der Additionsschaltung (+1 -Schaltung);

F i g. 8 zeigt ein Blockschaltbild einer Ausführungsform eines Demultiplexers:

F i g. 9 zeigt die Leitungsführung bei einer Additionsschaltung (+1 -Schaltung).

F i g. 1 zeigt das grundlegende Blockdiagramm einer Speicheranordnung nach der Erfindung.

Mit dem Bezugszeichen 1 ist ein Adressenbus (Adressenvblfachleitung) zur Übertragung der Adresse zum Auswählen eines Moduls aus einer Anzahl m vorgesehen, die jeweils eine Modulspalte bilden. Mit 2 sind die Adressenumwandlungsschaltungen, mit 3 die Modulmatrix mit m Reihen und π Spalten, mit 4 die Modulauswahlschaltung (k von i3-Schaltung) und mit 5 der Modulzustandsspeicher bezeichnet. Mit 6 ist die Adressenumwandlungsschaltung für den Moduizustandsspeicher und mit 7 der Eingangs-Ausgangssignalbus der Pk-Bits bezeichnet.

Die Modulmatrix 3 besteht aus einer zahlenmäßigen Anordnung der Module in m Reihen und π Spalten, die teilweise defekte Module enthalten. Diese Module haben eine angenommene Konfiguration von jeweils ρ Bits und q Worten, aber in einem seltenen Fall ist es ebenfalls möglich, daß diese Konfiguration nur durch 1 Bit gebildet ist Um ein einzelnes Modul aus einer Anzahl m auszuwählen, die jede Modulspalte bilden, wird die Adresse im allgemeinen an die Adressenurn-Wandlungsschaltung jeder Spalte über Adressenbus 1 gesendet Die Information des Adressenbus 1 wird in der Adresscnumwandlungsschaltung 2 umgewandelt, die jeder Modulspalte zugeordnet ist, und auf jede Modulspalte verteilt. Darauf wird eine Anzahl von m Modulen nacheinander aus jeder Spalte mittels der Adressenumwandlungsschaltung ausgewählt

Andererseits wird die Information auf dem Adressenbus 1 ferner an den Moduizustandsspeicher 5 parallel mit der oben geschilderten Operation gesendet. Wenn der Zugriff zu dem Moduizustandsspeicher 5 über die Adressenumwandlungsschaltung 6 hergestellt ist. wird die Information, die anzeigt, ob die ausgewählten n-Module in Ordnung oder fehlerhaft sind, gleich ausgelesen und darauf in die Modulauswahlschaltung 4 (k von n-Schaltung) eingegeben, k ist definiert zu l/P, wenn die Anzahl der erforderlichen Datenbits mit / Bits angenommen wird. Die Modulauswahlschaltung 4, welche die Information bezüglich der Funktionsfähigkeit für jeden der π Module erhalten hat, verbindet k Module aus den π Modulen, ausgenommen die defekten Module, mit dem Eingangs-Ausgangsbus 7.

Die Adressenumwandlungsschaltung 2 und die Adressenumwandlungsschaltung 6 führen dabei jeweils die gleiche Umwandlung aus.

Im Falle eines realisierten Systems können — wenn die Gesamtzahl der fehlerhaften Module in der m χ η-Modulmatrix kleiner als {n—k) χ m ist —, k Module, die für eine Reihe erforderlich sind, nicht erhalten werden, wenn die Zahl der fehlerhaften Module einer solchen Reiheden Wert n—kübersteigt.

In einem solchen Fall kann sogar bei der vorliegenden Erfindung die Adressenumwandlung durch eine Adressenumwandlungsschaltung 2 derart ausgeführt werden, daß die Zahl der fehlerhaften Module, die in der Auswahl von η Modulen enthalten sind, geringer als die Anzahl n—k ist. Wenn, wie oben erwähnt, die Adresse derart umgewandelt wird, daß die Zahl der defekten Module, die unter den η Modulen jeder gewählten Reihe vorhanden sind, gleichzeitig kleiner als n—k ist, unterscheidet die Modulauswahlschaltung 4 in Ordnung befindliche Module mit der Anzahl Avon η Modulen auf der Grundlage des »gut« oder »nicht gut« Signals, das der Modulzustandsanzeieer abeibt. Diese Adressenum-

wandlungsschaltung 2 wird allgemein durch eine einfache Modulzustands-Schaltung gebildet, und der Einfluß auf die Zugriffszeit ist im Vergleich zu dem bekannten Reihenumschaltsystem wesentlich verringert.

Da das Umschalten fehlerhafter Module so lange möglich ist, bis nahezu alle Hilfsmodule vollständig verbraucht sind, genügt es, so eine große Zahl von Hilfsspeichermodulen vorzubereiten, wie es der berechneten Ausbeute im Verhältnis zu den einzelnen Modulen entspricht. Dadurch werden sowohl die Anwendungsmöglichkeiten wirksam verbessert als auch gleichzeitig die Ausbeute erheblich erhöht. Die Adressenumwandlungsschaltung 6 des Modulzustandsspeichers kann vorgesehen sein oder in anderen, später beschriebenen Fällen weggelassen werden.

F i g. 2 zeigt als Aubführungsform der Erfindung das Schaltbild einer Modulmatrix mit acht Reihen und zehn Spalten. Dort ist mit 2 die Adressenumwandlungsschaltung und mit 4 die Modulauswahlschaltung bezeichnet; 8 bezeichnet die Modulmatrix, welche auch den Modulzustandsspeicher umfaßt. Mit 9 ist ein Modulauswahldekoder, mit 10 ein Speichermodul und mit ti die Schreibklemme eines elektrisch programmierbaren Nur-Lesespeichers bezeichnet. 12 bezeichnet eine Vervielfacherschaltung, d. h. eine sogenannte Λ-Multiplierschaltung, 13 die Demultiplexeranordnung, 14 ein Diodenelement als Modulzustandsanzeiger und 15 die Eingangsklemmen für die Reihenauswahladressen. 16 sind die Eingabeklemmen für die Adressenumwandlungsinformation, 17 ein Exklusiv-ODER-Gatter, 18 ein EingangsVAusgangs-Pufferregister, 19 die Eingangs-/Ausgangs-Datenleitung, 20 die Leseleitung für den Nurlese-Speicher, 21 eine Klemme zur Vorbereitung des Galois-Feldelements (CF)(a²).

Dabei sind die die Bitkapazität bestimmenden Module die 8 χ 8-Anordnung, und die Module in 8 χ 2-Anordnung stellen die Hilfsmodule dar. In der Figur ist die Leitungsführung für die Adressierung zur Auswahl der Speicherzellen in jedem Modul fortgelassen und lediglich die Leitungsführung zur Adressierung für die Auswahl eines Moduls unter acht Modulen in jeder Spalte dargestellt Darüber hinaus sind in F i g. 2 die Lese- und Schreibleitungen jedes Moduls insgesamt durch eine Leitung 19 zur Vereinfachung dargestellt Tatsächlich ist es jedoch möglich, die Eingangs- und Ausgangsleitungen jeweils in Multibitkonfiguration anzugeben.

Bei dem Ausführungsbeispiel nach F i g. 2 ist der Modulzustandsspeicher in der Modulanordnung eingebaut Als Modulzustandsspeicherelement dient ein 1-Bit-Nur-Lesespeicher, d. h. die Diode 14, zu welcher gleichzeitig durch den Modulauswahldekoder 9 für jedes Modul zugegriffen wird. Natürlich ist es möglich, den Modulzustandsspeicher an der Außenseite der Modulmatrix konzentriert anzuordnen, wie dies bei dem Ausführungsbeispiel nach F i g. 1 gezeigt ist

In der Ausführungsform nach F i g. 2 sind keine Modulzustandsspeicherelemente in der äußersten rechten Modulspalte vorgesehen. Der Sinn dieser Anordnung ist daß wenn durch die Λ-Multiplierschakung angegeben wird, ein Modul am äußersten rechten Ende zu wählen, und dieses Modul defekt ist, daß dann der Wafer nicht mehr länger benutzt werden kann.

Die Adressenumwandlungsschaltung besteht aus Exklusiv-ODER-Gattern, die die vom Adressensignaleingang (Adressenbus 15) mit den 3 Bit zur Reihenauswahl kommende Reiheninformation mit Hilfe der vorher an die drei Eingabeklemmen 16 gelegten Information für jede Reihe umwandelt

Die Modulauswahlschaltung 4 setzt auf den Erhalt der Information »nicht gut« vom Modulzustandsspeicher hin die Daten aus dem defekten Modul in den nicht angewählten Zustand, während auf die Information »gut« hin die Daten in den Zustand »Anwahl« gebracht werden und verbindet sie mit dem Eingangs-/Ausgangs-Pufferregister 18. Diese Funktion wird später beschrieben.

Bei einem Waferspeicher mit einer solchen Konfiguration unterliegt die Modulmatrix 8 der Prüfung bei der Vollendung des Herstellungsprozesses. Zu diesem Zeitpunkt ist der Signalzustand »0« an allen Klemmen 16 für die Adressenumwandlungsinformation einer jeden Spalte. Zusätzlich wird beim Prüfen der Matrix der Hauptmodule das Signal »° an die Galois-Feld GF (i*²)-Voreinsteükiemme 21 gelegt, und das Signal .v wird beim Prüfen der Hilfsmodulanordnung gesetzt. Allein durch die oben angegebenen Operationen können alle Speichermodule von außen unter den gleichen Bedingungen wie im tatsächlichen Betrieb der Speichermodule geprüft werden. Prüf leitungen und komplizierte besondere Kontrollschaltungen sind nicht erforderlich.

Auf diese Weise läßt sich die Prüfung für alle Module nach dem oben bezeichneten Verfahren ausfuhren, und die Programmierung des NUR-Lese-Speichers läßt sich bei jedem Modul in Übereinstimmung mit dem Ergebnis des genannten Prüfvorganges durchführen.

Beispielsweise wird bei dieser Programmierungsmethode ein Modul in dessen zugehöriges Modulzu-Standsspeicherelement 14 (Diode) eine »1« eingeschrieben werden soll, mittels der Adresse ausgewählt, und die vorgeschriebene Spannung an die /?OM-Schreibklemme 11 der zugehörigen Spalte gelegt, wobei die Diode 14 durchgebrannt wird.

Es wird angenommen, daß eine »1« programmiert ist. wenn die Information »nicht gut« vorliegt und daß 16 defekte Module vorliegen, was zahlenmäßig der Anzahl der Hilfsspeichermodule entspricht.

F i g. 3 (a) ist ein Beispiel der Verteilung von defekten Modulen für diesen Fall. F i g. 3 (a) entspricht einer Speichermodulmatrix von 8 Reihen χ 10 Spalten, wie sie in Fig.2 gezeigt ist Drei Bits in der linken Spalte jeder Reihe sind die Reihenauswahladressen an der Klemme 15, während drei Bits in der oberen Spalte jeder Spalte die Adressenumwandlungsinformation an der Klemme 16 darstellen.

Im Falle dieses Beispiels sind die defekten Module bei den Reihenadressen (000) und (001) konzentriert, und für diese Reihen können die notwendigen acht Module nicht erreicht werden. Aber mittels Durchführung der Adressenumwandlung für jede Reihe werden diese defekten Module verteilt Beispielsweise sei der Ersatz von zwei defekten Modulen in der 3. Spalte von links angenommen. Wenn (010) als Adressenumwandlungsinl'ormation für die Module in der 3. Spalte angenommen wird, so werden die gegebenen Adressen (000) bzw. (001) in die Adressen (010) bzw. (011) umgesetzt indem eine Exklusiv-ODER-Verknüpfung zwischen der Reihenadresseninformation, die von außen gegeben ist und dieser Umwandlungsinformation erhalten wird. Schließlich werden die Module mit den Adressen (000) bzw. (001) ausgewählt, wenn die Adressen (010) bzw. (011) von außen vorgegeben werden. Von außen betrachtet bedeutet dies in äquivalenter Weise, daß die defekten Module mit den Adressen (000) bzw. (001) durch die Adressen (010) und (011) ersetzt sind. In ähnlicher Weise ist es ferner möglich, 16 defekte Module zu ersetzen, so daß immer acht gute Module von zehn Modulen, falls

erforderlich, mit angepaßter Änderung für jede Adresse gewählt werden können. Ein entsprechendes Ausführungsbcispiel ist in F i g. 3 (b) dargestellt.

Unier diesen Bedingungen und unter der Annahme, daß /ti der Adresse (010) zugegriffen werden soll, lautet «.las aus dein Niir-l.ese-Speieher zu dieser /eil ausgelesene Informationsmusler (001 lOOÜOOO) und dieses wird in die .\-Mulliplizierschaltung 12 und in die Demulliplexerschaltung 13 der Modulauswahlschaltung 4 eingegeben, nachdem es über die /?OM-Leseleitung übertragen wurde.

Die Adressenumwandlungsinformation an der Klemme (16) kann als Wert eines Nur-Lese-Speichers mittels Durchbrennen einer Diode, wie im Falle des Modulzustandsspeichers oder durch Einschreiben in ein Serienschieberegister mti der erforderlichen Anzahl von Bits vorgegeben werden, welche letztere an den Klemmen 16 (im vorliegenden Beispiel 3x10 Klemmen = 30 Bits) nach Eingabe verfügbar sind.

F i g. 4 (a) zeigt ein anderes Verteilungsbeispiel mit 16 defekten Modulen in der Matrix und F i g. 4 (b) zeigt die äquivalente Anordnung von defekten Modulen nach der Adressenumwandlung. Da sinngemäß gleiche Verhältnisse wie bei Fig.3(a), (b) vorliegen, ist eine nähere Erläuterung fortgelassen.

F i g. 5 dient der Erläuterung der Modulauswahlschaltung und F i g. 5 (a) zeigt das Profil der Λ-Multiplierschaltung, während Fig.5(b) das Verbindungsdiagramm zwischen dem Demultiplexer und dem Eingangs-/Ausgangs-Pufferregister versinnbildlicht. Fig.6 zeigt das Verbindungsdiagramm als Beispiel für eine ii-Multiplierschaltung.

Hierbei bedeutet α das Primelement des Galoisfeldes GF (λ²). Die Λ-Multiplierschaltung i2 liefert ein Ausgangssignal durch Vervielfachung des Λ-Signals am Eingang abhängig von der information »1« oder »0« aus dem Nur-Lese-Speicher, das bedeutet vornehmlich, wenn ein mit »1« bezeichnetes Modul erscheint, so ist dieses defekt. Es wird ein Ausgangssignal ohne die obige Vervielfachung abgegeben, wenn »0« erscheint, was ein gutes Modul bedeutet Der Demultiplexer 13 in der nächsten Stufe schaltet die Verbindung unter Benutzung der Ausgangssignale ex⁰, λ¹, ex², die das Ergebnis der arithmetischen Operation der jeweiligen a-Multiplierschaltungen sind, und als Schaitbefehl dienen, um. Wenn beispielsweise ein Zugriff zu der Reihenadresse (010) der Modulmatrix ausgeführt wird, und jedes Bit des Informationsmusters (0011000000) aus dem Nur-Lese-Speicher entsprechend in die Λ-Multiplierschaltung 12 eingegeben wird, so wird λ° an der Voreinstellklemme 21 des Galoisfeldes GF(ex²) vervielfacht mit »0« zu λ°. mit 1 zu α¹ usw., wobei einer der Werte ex⁰,λ¹, ex² wie in F i g. 5 (a) abgegeben wird. Wird der Wert «° an den Steuereingang gelegt, so verbindet die Demultiplexerschallung 13 (Fig. 2) die Eingangs-/Ausgangsklemme 19 (I/O) des Moduls mit ihrer «°-Ausgangsklemme und wenn .i¹ angelegt wird, so verbindet sie diese Eingangs-/Ausgangsklemme und ihre λ¹-Ausgangsklemme. Wenn λ² eingegeben wird, ist die Moduleingangs-/Ausgangsklemme und die «²-Ausgangsk!emme verbunden.

Diese Verbindungsoperation wird jedoch nur ausgeführt, wenn die ausgelesene Festwertspeicherinformation (ROM IN) »0« ist. Im anderen Falle ist die Eingangs-/Ausgangsklemme des Moduls mit keinem Ausgang verbunden. Die «-Multiplierschaltung 12 setzt sich beispielsweise aus den logischen Schaltungen gemäß F i g. 6 zusammen, ex" ist der Steuereingang für ein Element im Galoisfeld GF {ex²), und ROM IN ist ein Eingangssignal vom Modulzustandsspeicher. Wird das Element des Galoisfeldes durch einen Vektor angegeben, so kann λ° ausgedrückt werden zu (1,0), während λ·' angegeben werden kann zu (0,1) und ex² zu (1,1). Es sei λ°, d. h. (1,0) als an den Eingang angelegt angenommen, das Signal ROM IN sei »0« (gutes Modul). Dann läßt sich <\°, d.h. (1,0) auf der Ausgaiigsseite erhalten. Wird die Verbindung derart ausgeführt, daß das Ausgangssignal der Schaltung, die in F i g. 6 dargestellt ist, λ⁰ oder

ίο λ¹ nacheinander an die neun Λ-Multiplierschaltungen 12 gelegt wird, so ist jedes Ausgangssignal aP, λ¹, χ² wie in F i g. 5 (a) erhältlich. Da die Klemmen λ°, λ¹, ex² des Demultiplexers 13 und des Eingangs-AAusgangspufferspeichers 18 durch Leitungskomplex, wie in F i g. 2 gezeigt, verbunden sind, so erscheinen von außen gesehen zehn Module entsprechend der Adresse (010) mit dem Eingangs-/Ausgangspufferregister 18 verbunden, wie in F i g. 5 (b) gezeigt ist. In diesem Falle wird die Zeitdauer vom Lesen der Information aus dem Nur-Lese-Speicher bis zur Vollendung der obengenannten Umschaltoperation natürlich problematisch. Diese wird jedoch parallel mit der Operation des Speichermoduls ausgeführt und bedeutet daher solange kein Problem, als die Lesezeit für den Festwertspeicher kürzer als die Zugriffszeit zum einzelnen Speichermodul ist.

Für den Fall eines Zugriffs zu zehn Modulen mit anderen Adressen wird die obengenannte Operation ebenfalls ausgeführt, und diese können von außen betrachtet ganz gut als 8 χ 8-Modulmatrix verwendet werden.

In Fig.2 wird die Λ-Multiplierschaltung 12 nach F i g. 6 als Modulauswahlschaltung 4 verwendet, jedoch kann diese durch eine Addierschaltung ( + 1-Schaltung) ersetzt werden. Das bedeutet, daß, wenn die Anzahl der Hauptmodule und Hilfsmodule entsprechend erhöht wird, die Anzahl der Schaltungen nicht so stark ansteigt, auch wenn die Anzahl der Bits sich vergrößert. Daher wird die Schaltungsanordnung unter Verwendung der Λ-Multiplierschaltung 12 und des Elementes des Galoisfeldes für die Steuerung des Demultiplexers 13 vereinfacht Darin besteht ein Vorteil. Werden jedoch weniger Module verwendet, so wird die Schaltungsanordnung ziemlich einfach durch die Verwendung der 4-1-Schaltung und üblicher binärer Information. Nachstehend wird die Verwendung einer -I-1-Schaltung erläutert (F i g. 7). Wenn eine »0« in die Informationseingangsklemme des Nur-Lese-Speichers (ROM IN) eingegeben wird, so liefert diese Schaltung direkt die 2-Bit-Information zum Umsteuern des Schaltkreises (Demultiplexer), welche an die Eingangsklemme IN gelegt wird. Wenn eine »1« an die /fOM-Informationseingangsklemme gelegt wird, liefert die Schaltung eine 2-Bit-lnformation + 1. In diesem Falle ist der Schaltkreis (Demultiplexer) 13 von der Funktion her gesehen der gleiche wie in der Schaltungsanordnung gemäß Fig.2. Tatsächlich besteht jedoch ein kleiner Unterschied zwischen diesen Schaltungen. In F i g. 2 dienen die Werte ex⁰ (1,0), λ¹ (0,1), λ² (1,1) als Steuerinformation. In F i g. 8 ist dagegen eine normale binäre Information (00), (10), (01) in Gebrauch.

Wenn daher das Bitmuster (0011000000) aus dem Nur-Lese-Speicher ausgelesen wird, wie dies im Falle von F i g. 5 (a) erfolgt, so entsteht die in F i g. 9 gezeigte Einstellung. Daher führt der Demultiplexer 13 dieselbe Verbindungsoperation wie im Fall von F i g. 5 (b) aus.

Wie oben erläutert, können wahlweise die Spalten mit defekten Modulen auf Spalten mit guten Modulen bzw. letztendlich auf Hilfsmodule umgeschaltet werden, ohne die Zugriffszeit zu beeinträchtigen und ohne besondere

Schaltungen in der Modulmatrix vorzusehen, wenn die
vorliegende Erfindung angewendet wird. Bei Realisierung eines Speichers auf einem Wafer kann dadurch die
Effizienz bei der Modulanwendung verbessert und
gleichzeitig die Ausbeute wesentlich erhöht werden.

Hierzu 6 Blatt Zeichnungen

10

15

jo

15

45

90

55

60

65

Claims

Patentansprüche:

1. Speicheranordnung, die auf einem Scheibchen (Wafer) ausgebildet und in jeweils mindestens eine Speicherzelle umfassende, eine Matrix aus m Reihen und π Spalten bildende Module aufgeteilt ist, von denen eine feststellbare Anzahl defekt ist und von denen gegebenenfalls ein Teil als Hilfsmoduln fungiert, mit in den m Reihen und in wenigstens n— 1 Spalten den Moduln zugeordneten und mindestens ein Bit speichernden Modulzustandsanzeigemitteln, welche bei einem Modul-Zugriff ein Signal »gut« bzw. »nicht gut« abgeben, und mit für jede Modulspalte vorgesehenen Adressenumwandlungsmitteln, die die von außen pro Spalte der Speicheranordnung eingegebenen Reihenadressen umwandeln, wobei eine frei wählbare Umwandlungnnformation, die die Art der Adressenumwandlung festlegt, für jedes Adressenumwandlungsmittel festliegt, gekennzeichnet durch Modulauswahlmittel (4), welche aus der Gesamtheit der gleichzeitig zugegriffenen Moduln (10) entsprechend der Anzeige der Modulzustandsanzeigemittel (14) nur gute Moduln auswählen, indem sie nur die Eingangs-/Ausgangs ■Datenleitungen (19) der guten Module mit den Eingangs-/Ausgangs-Leitungen (Eingangs-/Ausgangs-Pufferregister 18) der Speicheranordnung verbinden, des weiteren gekennzeichnet durch eine derartige Ausbildung der Modulauswahlmittel (4), daß, beginnend mit der ersten Spalte, wenigstens (/7—1) Spalten der Speicheranordnung miteinander in Kette geschaltete a-Multiplierschaltungen (12) zugeordnet sind, deren jeweiliges Ausgangssignal <x' der in der Kette folgenden Λ-Multiplierschaltung (12) unverändert als Eingangssignal zugeführt ist, wenn das Modulzustandsanzeigemittel (14) für den in der zugeordneten Modulspalte zugegriffenen Modul (10) »gut« anzeigt, jedoch ein Ausgangssignal λ'⁺¹ zugeführt ist, wenn »nicht gut« durch dar. Modulzustandsanzeigemittel angezeigt wird, und schließlich gekennzeichnet durch Demultiplexerschaltungen (13), denen jeweils sowohl die genannten Eingangssignale «' bzw. λ'⁺¹ als auch die Anzeigesignale (ROM IN) der Modulzustandsanzeigemittel (14) zugeführt sind und die entsprechend diesen Signalen die Verbindung zwischen den genannten Eingangs-/Ausgangs-Datenleitungen (19) und den fallweise zugehörigen Eingangs-/Ausgangs-Leitungen (Eingangs-/Ausgangs-Pufferregister 18) der Speicheranordnung schalten.

2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Multiplierschaltungen aus (+1)-Addierschaltungen bestehen.