DE2715751A1 - Speicheranordnung - Google Patents
SpeicheranordnungInfo
- Publication number
- DE2715751A1 DE2715751A1 DE19772715751 DE2715751A DE2715751A1 DE 2715751 A1 DE2715751 A1 DE 2715751A1 DE 19772715751 DE19772715751 DE 19772715751 DE 2715751 A DE2715751 A DE 2715751A DE 2715751 A1 DE2715751 A1 DE 2715751A1
- Authority
- DE
- Germany
- Prior art keywords
- module
- modules
- column
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
Description
ΡΑΤΕΝΤΑΝ\νΛΐ.ΤΕ
D - 8 MÖNCHEN 60
) LIMITE!)
Kawasaki , Japan
Kawasaki , Japan
6/28?
bpej onernnordn'inf
Priorität: Japan 12. April Λ\·?€. ΐ ^Λ-ΊΛ'^Α
Die Erfindung betrifft eine Speicheranordnung. ]'m einzelnen
betrifft die Erfindung eine Speicheranordnung, die normslerweise
unter Umschaltung auf eine vorher vorbereitete Hilfsspcichermoduleinheit
arbeiten kann, auch wenn eine Mehrzahl von
Spei chermodul en, v;e]che die Anordnung bilden, teilweise defekt
v;ird .
Neuere Entv/icklurifcen der· Hn Ibleitertechnol ofi e können nur mit
dem V/ort phantastisch bezeichnet werden. So kann ein Komputer-Speicher
berei4 r: durch eine integrierte Schaltungsanordnung
gebildet werden, und. es steht bereibs ein Speicher zur iJiskuG-sion,
der auf einem einzip-en Scheibchen, einem sogenannten Wafer,
aufgebaut v/erden kann. Das Hauptproblem bei der Realisierung eines Speichers auf einem Scheibchen besteht darin, die
Ausbeute bei der Herstellung zu verbessern. Wenn man die Chips für die Speichermodule aus dem V/afer durch übliche Methoden
herausschneidet, läßt sich in einfacher Weise ein System aufbauen, wobei lediglich die rauten Module herausgeschnitten und auf
eine gedruckte Schaltungsplatte montiert werden, auch wenn verschiedene
defekte Module auf einem V/afer vorhanden sind. Soll jedoch ein System auf einem einzigen Wafer selbst aufgebaut
werden, so müssen andererseits alle Speichermodule auf dem V/afer insgesamt aus guten Modulen bestehen. Dies erscheint jedoch
auch bei der heutigen Halbleitertechnologie noch ziemlich un-
709842/0955
möglich zu sein. Daher wurden verschiedene Methoden in die Diskussion
gebracht, um die gleichen Verfahren auf dem Wafer auszuführen, als da sind die guten Modulchips in der derzeit üblichen
Weise herauszuschneiden.
Hierzu kann beispielsweise eine diskrete Verdrahtung angeführt \/erden. Bei dieser Methode werden im wesentlichen mehr Speicherrnodule
vorbereitet nls voraussichtlich defekte Speichermodule
vorhanden sind, und die Anschlüsse werden lediglich bei den guten Speichermodulen hergestellt, nachdem Jedes Speichermodul
geprüft worden ist.
Iiach diesem Verfahren kann ein bestimmtes Modul herausgenommen
werden. Diese Maßnahme ist jedoch aus folgenden Gründen nicht besonders zweckmäßig: Zum einen bringt dies ein Anv/achsen der
Anschlußarbeiten und die Notwendigkeit einer besonderen Maske für die Anschlüsse jedes Wafers mit sich. Die Kompliziertheit
der Maskenherstellung auf der Grundlage des Untersuchungsergebnisses und die daraus resultierende Schwierigkeit erhöht die
Herstellungskosten.
PJs ist ferner möglich, einen Teil der Anschlußarbeiten zu vereinfachen,
indem bereits die Anschlüsse vorher vorbereitet und eine teiJ.wci.se Verdrahtung entsprechend dem Prüfergebnis durchi"cfHhrt
wird. In diesem Falle ist jedoch die Selektion des gewünschten Moduls im allgemeinen nicht möglich, was zu einer Abnahme
der Anwend.ungsmöglichkeiten der Module führt und was nicht
sehr zur Verbesserung der Ausbeute beiträgt.
Andererseits sind verschiedene andere Verfahren vorgeschlagen worden, bei denen die Speicher Mittel zur Anzeige defekter Module
durch bestimmte Maßnahmen und elektrische Schaltkreise enthalten, wodurch defekte Module gegen gute Module ausgetauscht
v/erden können. Beispielsweise wird bei einer Modulgruppe in Form einer Matrix, die ein defektes Modul enthält, die Reihenadresse
mit dem defekten Modul gespeichert und, falls diese Adresse von außen aufgerufen wird, wird diese erkannt, und eine Umschaltung
7098A2/09BB
auf eine Reihe mit Hilfsmodulen durchgeführt. Dieses Verfahren
ist bereits ebenso bekannt wie das obenangeführte Verfahren. Es gibt ferner eine ähnliche Methode, bei der eine Umschaltung in
Spaltenrichtung erfolgt. Diese Verfahren erfordern jedoch Speichermittel zur Anzeige der defekten Adressen, und allgemein
wird die Zugriffszeit zu diesen Speichermitteln oft zu der des Moduls selbst hinzuaddiert. In diesem Falle wird darüberhinaus
eine Umschaltung der Reihe oder Spalte als Einheit durchgeführt, und die daraus resultierende Effizienz bei der Modulanwendung
ist nicht besonders gut, sodaß nur eine geringe Verbesserung bei der Ausbeute erreicht wird. Wird andererseits die Einheit
für die Umschaltung klein gemacht, so läßt sich die Effizienz bei der Anwendung natürlich verbessern. Andererseits ist jedoch
die Umschalteinrichtung kompliziert, da viele Schaltkreise erforderlich
sind, sodaß die Ausbeute und die Zuverlässigkeit der Umschaltkreise selbst problematisch wird und zusätzlich
eine große Speicherkapazität für die notwendige Speicherung der defekten Speicheradressen erforderlich ist. Daher erscheint
diese Methode ebenfalls nicht besonders praktikabel.
Gemäß der vorliegenden Erfindung werden die obenbeschriebenen Schwierigkeiten beseitigt. Der Erfindung liegt die Aufgabe zugrunde,
eine Speicheranordnung derart zu realisieren, daß jedes beliebige defekte Modul auf nahezu jedes gewünschte Ililfsmodul
umgeschaltet werden kann. Die Steuerung der Umschaltung läßt sich durch eine einfache 1-Bit-Information steuern, welche
angibt, ob das jeweilige Modul gut oder defekt ist. Die Umschaltung läßt sich nur unter Hinzufügen eines kurzen Zeitraumes
zu der Zugriffszeit des Moduls selbst realisieren. Die Umschaltung des defekten Moduls kann von außerhalb der Matrix ohne
Anbringen einer besonderen Schaltungsanordnung in der Modulmatrix durchgeführt werden. So ist es leicht, eine IC-Anordnung
nur mit geringem Hardware-Aufwand einzuführen. Alle Module, einschließlich
der Hilfsmodule können von außen geprüft werden ohne Einfluß der Ausbeute und Zuverlässigkeit der Umschaltkreise
auf die Ausbeute und Zuverlässigkeit des Systems als Ganzes gesehen und ohne zusätzliche besondere Prüfwege und Prüfschaltun-
709842/0965
-Hr-
gen. iJariiberhinaus läßt sich die Umschaltung zwischen beliebigen
Modulen lediglich durch Verwendung der Hilfsmodule ausführen,
die in der erwarteten Anzahl der defekten Module vorgesehen
sind.
Die Erfindung ist im einzelnen anhand der Zeichnungen nachfolgend
beschrieben.
Fig.1 zeigt als Blockschaltbild eine Ausführungsform einer GpeicheronoixJnun;
■ gemäß der· Br/'indung.
1''Ir.2 zeigt ein detailliertes Blockschaltbild eines anderen Ausf
ührun· ;sbeisp i eis für eine Speicheranordnung gemäß der Erfindung.
Fig. 3 und '\ sind Tafeln nit Beispielen der Verteilung von defekten
Kodulen.
Fi?1;. > zeigt das Blockschaltbild einer Modulauswahlschaltung.
Fig.6 zeigt das Schaltbild einer Ausführungsform eines o(-Multipliers.
Tig.7 zeigt ein Schaltbild einer Ausführungsforra der Additionsschsltunpj
(+1 Schaltung).
Fig.8 zeigt ein Blockschaltbild einer Ausführungsform eines Demultiρ
lexers.
Fig.9 zeigt die Leitungsführung bei einer Additionsschaltung
(+1 Schaltung).
Fig.10 zeigt ein weiteres Ausführungsbeispiel für die Verteilung
defekter Module.
Fig.11 zeigt ein Blockschaltbild einer anderen Ausführungsform
derOC -Multiplier- oder +1 Schaltung.
Fig.12 zeigt das Schaltbild einer Ausführungsform des Demultiplexers
gemäß Fig.5(b).
Fig.13 zeigt das Schaltbild einer Ausführungsform des Demultiplexers
in Fig.3.
709842/0955
Fig.1 zeigt das grundlegende Blockdiagromin einer Speicheranordnung
nach der Erfindung;.
Mit dem Bezugszeichen 1 ist ein Adressenbar, (Adressenvielfachleitung)
zur Übertragung; der Adresse zum Auswählen eines Moduls
aus einer Anzahl m vorgesehen, die -jeweils eine Modulreihe bilden.
Mit 2 sind die Adressenänderungsseha"! tunken, mit 3 die Hodulmatrix
mit m-Reihen und η-Spalten, mit l\ die Kodulauswahlschaltung
(k von η-Schaltung) und mit 5 der Modulzustandsspeioher
bezeichnet. Mit 6 ist die AdreGGenünderunnscchaltunE für
den Zustandsspeicher und mit 7 der Eingangs-Ausgangssignalbus
der Pk-Bits bezeichnet.
Die Modulmatrix yj besteht indessen aus einer zahlenmäßigen Anordnung,
der Module in m-Reihen und η-Spalten, die teilweise defekte Module enthalten. Liese Module haben eine angenommene
Konfiguration von ,"jeweils p-ßits und q-V.'orten, aber in einem
seltenen Fall ist es ebenfalls möglich, daß diese Konfiguration
nur durch 1-Bit gebildet ist. Um ein einzelnes Modul aus einer Anzahl m auszuwählen, die jede Modulspalte bilden, wird die Adresse
im allgemeinen an die Adressenumwandlungsschaltung jeder Spalte über den Adressenbus Λ gesendet. Uie Information des Adressenbus
1 wird in der Adressenumwrmdlungsschnltun,j Tl umgewandelt,
die jeder Modulspalte zugeordnet ist, und uui? jede Hodulspalte
verteilt. Darauf wird eine Anzahl von η-Modulen nacheinander aus
jeder Spalte mittels dor Adrescenurnwonulungsschaltung ausgewählt.
Andererseits wird uie Information auf dem Adressenbus 1 ferner
an den Hodulzustandsspeieher lj parallel mit der oberigeschilderten
Operation gesendet. Wenn der Zugriff zu dem Modulzustandsspeicher 5 über die Adressenumwandlungsschaltung G hergestellt
ist, wird die Information, die anzeigt, ob die ausgewähltenn-Module
in Ordnung oder fehlerhaft sind, gleich ausgelesen und darauf in die Modulauswahlschaltung l\ (k von n-;Jchaltung) eingegeben,
k ist definiert zuZ/Γ, wenn die Anzahl der erforderlichen
Datenbits mit t -Bits angenommen wird. Die Modulauswahlschaltung 4 , welche die Information bezüglich der Funktionsfähigkeit für
7098A2/09BB
jeden der η-Module erhalten hat, verbindet k«±Module aus den n-Modulen,
ausgenommen die defekten Module, mit dem Eingangs-Ausgangsbus 7·
Die Adressenumwandlungsschaltung 2 und die Adressenumwandlungsschaltung
6 führen dabei jeweils die gleiche Umwandlung aus.
Im !''alle eines realisierten Systems können;~ wenn die Gesamtzahl
der fehlerhaften Module in der m χ n-Modulmatrix kleiner als (n - k) χ rn istr k-Module, die für eine Reihe erforderlich sind,
nicht erhalten werden, wenn die Zahl der fehlerhaften Module einer solchen Reihe den Wert η - k übersteigen.
In einem solchen Fall kann sogar bei der vorliegenden Erfindung die Adressenumwandlung durch eine Adressenumwandlungsschaltung 2
derart ausgeführt werden, daß die Zahl der fehlerhaften Module, die in der Auswahl von η-Modulen enthalten sind, geringer als
die Anzahl η - k ist. V/enn, wie oben erwähnt, &ie Adresse derart
umgewandelt wird, daß die ZaIiI der defekten Module, die unter
den η-Modulen jeder gewählten Reihe vorhanden sind, gleichzeitig kleiner als η - k ist, unterscheidet die Modulauswahlschaltung 4
in Ordnung befindliche Module mit der Anzahl k von η-Modulen auf der Grundlage des "gut" oder "nicht gut" Signals, das der Indikotorr.peicher
abgibt. Diese Adressenumsetzerschaltung 2 wird allgemein durch eine einfache Schaltung gebildet, und der Einfluß
auf die Zugriffszeit ist im Vergleich zu dem bekannten Reihenunschaltsystems
wesentlich verringert.
Da das Umschalten fehlerhafter Module solange möglich ist, bis nahezu alle Ersatzraodule vollständig verbraucht sind, genügt es so
eine große Zahl von Reservespeichermodulen vorzubereiten, wie es der berechneten Ausbeute im Verhältnis zu den einzelnen Modulen
entspricht. Dadurch v/erden sowohl die Anwendungsmöglichkeiten wirksam verbessert als auch gleichzeitig die Ausbeute erheblich
erhöht. Die Adressenumwandlungsschaltung G des Modulzustandssneichers
kann sooft erforderlich vorgesehen sein oder in anderen, später beschriebenen Fällen weggelassen werden.
709842/0955
Fig.2 zeigt als Ausführungsform der Erfindung das Schaltbild
einer Modulmabrix mit acht Reihen und zehn Spalten. Dort ist mit 2 die Adressenumwandlungsschaltung und mit 4 die Modulauswahlschaltung
bezeichnet; 8 bezeichnet die Modulanordnung, welche auch den Modulzustandsspeicher umfaßt. Mit 9 ist ein Modulauswahldekoder,
mit 10 ein Speichermodul und mit 11 die Schreibklemme eines ROM , d.h. eines Nur-LeseSpeichers bezeichnet.
12 bezeichnet eine Vervielfacherschaltung, d.h. eine sogenannte Κ -Multiplierschaltung, 13 die Demultiplexeranordnung, 14 ein
Diodenelement als Speicherzustandsanzeiger und 15 die Eingangsklemmen für die Reihenauswahladressen. 16 ist die Eingabeklemme
für die Adressenumwandlungsinformation, 1? ein Exklusiv-ODER-Gatter,
18 ein Eingan£,;s-/Aus[;;angs--Pufferspeicher, 19 die "Eingangs—/Ausgangs-Datenleitung,
20 die Leseleitung Tür den ROH-Speicher, 21 eine Klemme zur Vorbereitung des Galois-Feldelementi
(GF) (fr2)-Element.
Dabei sind die v/irklich genutzten Module die 8 χ 8-Anordnung,
und die Module in 8 χ 2-Anordnung stellen die Ersatzrnodule dar.
In der Figur ist die Leitungsführung für die Adressierung zur
Auswahl der Speicherzellen in jedem Modul fortgelassen und lediglich
die Leitungsführung zur Adressierung für die Auswahl
eines Moduls unter acht Modulen in jeder Spalte darstellt. Darüber
hinaus sind in Fig.2 die Lese - und Schreibleitungen jedes Moduls insgesamt durch eine Linie 19 zur Vereinfachung dargestellt.
Tatsächlich ist es jedoch möglich, die Eingangs- und Ausgangsleitungen jeweils in Multibitkonfiguration anzugeben.
Bei dem Ausführungsbeispiel nach Fig.2 ist der Modulzustandsindikator
in der Modulanordnung eingebaut. Als I-Iodulzustandsindikator
dient ein 1-Bit ROM, d.h. die Diode 14, zu welcher gleichzeitig durch den Modulauswahlsdekoder 9 für jedes Modul zugegriffen
wird. Natürlich ist es möglich, den Modulzustandsanzeiger an der Außenseite der Modulmatrix konzentriert anzuordnen,
wie dies bei dem Ausführungsbeispiel nach Fig.1 gezeigt ist.
709842/0965
In der Aus rührungsform nach Pig. 2 sind keine Zustandsanzeiger
in der äußersten rechten I-iodulspalte vorgesehen. Der Ginn dieser
Anordnung ist, daß wenn durch dieO^-Multiplierschaltung angegeben
v/ird, ein Modul am äußersten rechten Ende zu wählen, und dieses Modul defekt ist, daß dann der V/afer nicht mehr langer
benutzt werden kann.
Die Adressenumwandlungsschaltung steuert das Exklusiv-ODER
(EOR)-Gatter vom Adressensignaleingang und den Adressenbus 15
mit den 3 Bit zur Reihenauswahl und wandelt dadurch die vorher an die drei £inr;abeklemmen 16 gelegte Information für jede Reihe
um.
Jie wodulauswahlscha1. bung zt- bringt die Daben aus dem defekten
Modul in nichtnngewählten Zustand nach Erhalt der Information
"nicht gut" vom Modulzustandsindikator, während auf die Information
"gut" die Daten Ln den Zustand der Anwahl gebracht werden
und verbindet diesen mit dem Eingangs-/Ausgangspufferspeicher
1o. Diese lunktion wird später beschrieben.
Bei einem \7af erspeicher mit einer solchen Konfiguration unterliegt
die Modulmr.ci'Ix 3 der Prüfung bei der Vollendung des Herstellungsprosesses.
Zu diesen Zeitpunkt ist der Üignalzustand "G" an allen Getzklemmen 16 für die Adressenumwandlungsinforrnation
einer jeden Spalte. Zusätzlich wird beim Prüfen der Matrix
der Haupfcinodule C*° an die Galois-Feld GF (b£)- Vor-
einstel]klemme 21 gelegt, und ö<
wird beim Prüfen der Reservemodulanordnung gesetzt. Allein durch die obenangegebenen Operationen
können alle .opeichermodule von außen unter den gleichen
Bedingungen wie im tatsächlichen Betrieb der opeichermodule geprüft
werden. Prüfleitungen und komplizierte besondere Kontrollschaltungen
sind nicht erforderlich.
Auf diese Weise läßt sich die Prüfung für alle Module nach dem
obenbezeichneten Verfahren ausführen, und die Programmierung des Festwertspeichers (ROM) läßt sich bei jedem Modul in Übereinstimmung mit dem Ergebnis des genannten PrüfVorganges durchführen. 7090^2/0055
Beispielsweise wird bei dieser Programmierungsmethode ein Modul entsprechend dem ROM 14, in den eine "1" eingeschrieben werden
soll, mittels der Adresse ausgewählt, und die vorgeschriebene Spannung an die ROM-Schreibklemme 11 der zugehörigen Spalte gelegt,
wobei die Diode 14 durchgebrannt wird.
Wenn die Information "nicht gut" vorliegt, ist angenommen, daß eine "1" programmiert ist, und dies wird so ausgewertet, daß
dort 16 defekte Module vorliegen, was zahlenmäßig der Anzahl der Reservespeichermodule entspricht.
Fig.3(a) ist ein Beispiel der Verteilung von defekten Modulen in diesem Falle. Fig.3(a) entspricht einer Speichermodulmatrix
von 8 Reihen χ 10 Spalten, wie sie in Fig.2 gezeigt ist. Drei
Bits in der linken Spalte jeder lieihe sind die Peihenauswahladressen
(15)» während drei Bits in der oberen Spalte Jeder Spalte die Adressenumsetzungsinformation (16) darstellen.
Im Falle dieses Beispiels sind die defekten Module bei den Reihenadressen
(000) und (001) konzentriert, und für diese Reihen können die notwendigen acht Module nicht erreicht v/erden. Aber
mittels Durchführung der Adressenumwandlung für ,jede Reihe v/erden
diese defekten Module verteilt. Beispielsweise sei der Ersatz
von zwei defekten Modulen in der 3. Spalte von links angenommen.
VJonn (ö1C) als Aclressoiiuinwijndlun^yiiifox-mnl;lon fax- die
Module in der 3· Spalte angenommen v/ird, so werden die gegebenen
Adressen (OOO) und (001) in die Adressen (010) und (011) umgesetzt, indem eine Exklusiv-ODER-Kntscheidung zwischen der
Reihenadresseninformation, die von außen gegeben ist und dieser
Umsetzungsinformation erhalten wird. Schließlich werden die Module
mit den Adressen (COO) und (001) ausgewählt, wenn die Adressen
(010) und (011) von außen vorgegeben werden. Von außen betrachtet
bedeutet dies in äquivalenter V/eise, daP die defekten Module mit den Adressen (COO) und (001) durch die Adressen (010)
und (011) ersetzt sind, in ähnlicher Weise ist es ferner möglich, 16 defekte Module zu ersetzen, sodaß immer acht gute Module von
zehn Modulen, falls erforderlich mit abgepaßter Änderung für tje-Adresse
gewühlt werder kannte Ei^ entsprechendes Ausführungsbeispiel
ist in Flg.3(b) dargestellt. 709842/0955
-W-
Unter diesen Bedingungen und unter der Annahme, daß zu der Adresse
(OKj) zugegriffen werden soll, lautet das aus dem Festwertspeicher (LOM) zu dieser1 Zeit ausgelesene Inf ormationsmuster
(0011000000) und dieses wird in die ^-Multiplierschaltung 12
und in die Hultiplexerschaltung 13 der Modul auswahlschaltung 4-eingegebon,
nachdem es über die FOH-Feseleitung übertragen wurde.
Die Adressenumwandlungsinformation (16) kann als Wert eines
Festwertspeichers (ROM) mittels Durchbrennen einer Diode, wie
im I1Tj] Ie des Modulzustandsindikators oder durch Einschreiben in
ein oeriensohieberegister mit der erforderlichen Anzahl von Bits vorgegeben werden, welch letztere an den Klemmen 16 (im vorliegenden
Feispiel ~$ y. Λ0 Klemmen = 30 Bits) nach Eingabe verfügbar
sind .
lig.^-OO zeigt ein anderes Verteilungsbeispiel mit 16 defekten
Modulen in der Matrix und Fig.^(b) zeigt die äquivalente Anordnung
von defekten Modulen nach der Adressenumwandlung. Da sinngemäi.·
gleiche Verhältnisse wie bei Fig.3(a),(b) vorliegen, ist eine näForr Erläuterung fortgelassen.
l'ig.5 dient der Erläuterung der Modulauswahlschaltung und Fig.5(a)
zeigt d'.'S irofil der ÖC-Hultiplierschaltung, während. Fig.5(b) das
Verbinnungsdiagramm zwischen den Demultiplexer und dem Eingangs-/ AusgangüTiuffer versinnbildlicht. Fig.6 zeigt das Verbindungsdiagranm
als Beispiel für eine ÖC-Multiplierschaltung.
hierbei bedeutet # das J/rimitivelement des Galoisfeldes GF (2 ).
Oi e ty-Mui tipli ercchaltung 12 liefert ein Ausgongssignal durch
Vervielfachung von b<
an den Eingang entsprechend mit der Information von "1" oder "0" aus dem Festwertspeicher (KOH), des bedeutet
vornehmlich, wenn ein mit "1" bezeichnetes Modul erscheint, so ist dieses defekt. Es wird ein Ausgangssignal ohne die obige
Multiplikation abgegeben, wenn "0" erscheint, was ein gutes Modul
bedeutet. Der Demultiplexer 13 in der nächsten Stufe schal-
r\ Ί 1^
tet die Verbindung unter Benutzung von ^t , ö<
, ^t" als Ergebnis der arithmetischen Operation der Öt-Multiplierschaltung als
709842/0955
Schaltbefehl um. Wenn beispielsweise ein Zugriff zu der Reihenadresse
(010) der Modulraatrix ausgeführt wird, und ,jedes Eit des Inforraationsmusters (0011000000) aus dem Festwertspeicher
ROM entsprechend in die Or-Multiplierschaltung 12 eingegeben ist,
so wird 0,° an der Voreinstellklemme 21 des Galoisfeldes GF (2 )
vervielfacht mit ^0 somit 1 oder 0( , somit V , wobei einer der
Werte b°,^ ,^i wie in Fig.5(a) wieder abgegeben wird. Wird der
Wertet an die Prüfklemme gelegt, so verbindet die Uemultiplexerschaltung
13 die Eingangs-/Ausgangsklemme 19 (I/O) des Moduls
und die 0ι° Ausgangsklemme von Fig.2, und wenn (Se angelegt wird,
so verbindet diese die Moduleingangs-/Ausgangsklemme und die
1 2
ti( Ausgangsklemme. Während Q( eingegeben wird, ist die Modulein—
gangs-/ausgangsklemme und die ty Ausgangsklemme verbunden.
Diese Verbindungsoperation wird jedoch nur ausgeführt, v/enn die
ausgelesene Festwertspeicherinformation (EOMIN) zu "0" angenommen
wird. Im anderen Falle ist die Eingangs-/Ausgangsklenune des
Moduls mit keinem Ausgang verbunden. Die (X-Multiplierschaltung
setzt sich beispielsweise aus den logischen Schaltungen gemäß Fig.6 zusammen. ^ ist die Vorgabeeingangsklemme für ein Element
im Galoisf eld GF (2 ), und ROh III ist ein Eingangssignal vom Zustandsspeicher.
Wird das Element des Galoisfeldes durch einen Vektor angegeben, so kann CX ausgedrückt werden zu (1,0), wäh-
1 2
rend ty angegeben v/erden kann zu (0,1) und ^c zu (1,1). Somit
kann & , d.h. (1,0) als an den Eingang zur Zeit angelegt angenommen
werden, und das Signal ROM IN sei zu "0" (gutes Modul) angenommen. Damit läßt sich Ot0, d.h. (1,0) auf der Ausgangsseite erhalten.
Wird die Verbindung derart ausgeführt, daß das Ausgangssignal der Schaltung, die in Fig.6 dargestellt ist, 0<o oder $(
nacheinander an die zehn (10)ty-Multiplierschaltung 12 gelegt
wird, so ist jedes Ausgangssignal fc°,k und Oi wie in Fig.5(a)
erhältlich. Da die Klemmen ö<°,<* ,ti des Demultiplexers 13 und
des Eingangs-/Ausgangspufferspeichers 18 durch eine Leitung, wie in Fig.2 verbunden sind, so erscheinen von außen gesehen zehn
Module entsprechend der Adresse (010) mit der Eingangs-/Ausgangspufferschaltung
18 verbunden, wie in Fig.5(b) gezeigt ist. In
709842/0086
diesem Falle wird die Zeitdauer vom Lesen der Information auf dem Festwertspeicher ROM bis zur Vollendung der obengenannten
Umschaltoperation natürlich problematisch. Diese wird jedoch parallel mit der Operation des Speichermoduls ausgeführt und
bedeutet daher solange kein Problem, als die Lesezeit für den Festwertspeicher kürzer als die Zugriffszeit zum einzelnen
Speichermodul ist.
Für den Fall eines Zugriffs zu zehn Modulen mit anderen Adressen wird die obengenannte Operation ebenfalls ausgeführt, und
diese können von außen betrachtet ganz gut als 8x8 Modulmatrix
verwendet werden.
In Fig.2 v/ird die ty-Multiplierschaltung 12 nach Fig.6 als Modulauswahlschaltung
4 verwendet, ,jedoch kann diese durch eine Addierschaltung
(+1 Schaltung) ersetzt werden. Das bedeutet, daß wenn die Anzahl der üauptmodule und Reservemodule entsprechend
erhöht wird, die Anzahl der Schaltungen nicht so stark ansteigt, auch wenn die Anzahl der Bits sich vergrößert. Daher v/ird die
Schaltungsanordnung unter Verwendung der0<-Multiplierschaltung
und des Elementes des Galoisfeldes für die Steuerung des Demultiplexers
13 vereinfacht. Darin besteht der Vorteil dieses Verfahrens,
!/erden jedoch weniger Module verwendet, so wird die
Schaltungsanordnung ziemlich einfach durch die Verwendung der +I-Schaltung und üblicher binärer Information, nachstehend wird
die Verwendung einer +1-Schaltung erläutert. Näher betrachtet
ist die +1-Schaltung Bestandteil der in Fig.7 dargestellten Schaltungsanordnung. Wenn eine "0" in die Informationeingangsklemme
des Festwertspeichers (ROM IN) eingegeben wird, so liefert diese Schaltung direkt die 2-Bit-Information zum Umsteuern
des Schaltkreises (Demultiplexer), welche an die Eingangsklemme III gelegt wird. Wenn eine "1" an die ROM-Informationseingangsklemme
gelegt v/ird, liefert die Schaltung eine 2-Bit-Information
+1. In diesem Falle ist der Schaltkreis (Demultiplexer) der gleiche wie in der Schaltungsanordnung gemäß Fig.2 von der
Funktion her gesehen. Tatsächlich besteht jedoch ein kleiner
709842/09B1
Unterschied zwischen diesen Schaltungen. In I1 if.2 dienen die
Vierte (X0 (1,0), t/1 (0,1) , U'°O ,1) --1" Steuerinformation. Jedoch
in M.g.8 ist eine normale binäre "information (CO), (10), (01)
in Gebrauch. Uenn daher des Bitmuster (0011000000) r.ur, dem J/estv/ertspeicher
KGM ausgelesen v;ird, wie dies im !'alle von l''ig.5(<O
erfolgt, so entsteht die Ir Eig.° gezeigte Einstellung. Daher
führt der Demultiplexer 1> dieselbe Verbindungsoperation v/j.e im
!•'all von Mg.^(b) aus. Im Beispiel des Zustandes von Fig.2 wird
1 Bit pi'o Modul für den Modulzustandsindikator verwendet, und
die Umschaltung; wird, in Modul einheiten durchgeführt. Es ist jedoch
beispielsweise möglich, das Umschalten in Einheiten von 1/4 Modul unter Verwendung von 4-Bits für jedes Modul auszuführen.
Sogar unter der gleichen Bedingung wie im Falle, daß das
Modul für die Adressenumwandlung nicht geteilt ist, können in
diesem Faule b defekte Module Ln einer l-,'e:i.he noch gerettet werden,
wie dies in "!'ir.iC' curci"! unte rtc:i It(^r; AusiTViroTi der UnuchrJ-tun?;
in Einheiten von 1/Λ !-.OfIuI ;r.ü;jl: ch ? r,t.
Bei Betrachtun;; in der .uinlie.it von Uodulen seien .sechs Ilodule
(2), (Ό-, (r-) ι (/)■>
(·>) und (c ) defekt. 1-e.i .[.'.etroch uun;; in Einheiten
von 1/4 liodul boj spiel ;;v;cic;c, wenn 1/;! ijO'11;] in der rechten
oberen ^oko ,iedes i-iodu.T s
<ήι; ;enonr.ien wird, sind nur c;ie Module
(2) und (·'·) de^el:t.
In ähnliclier '.eise ;;ibt es nur ein oder zwei defekte Module in
jeden 1/4 ilodul in der oberen linken Ecke sowie unten rechts
■and. unten link.':; ce? jeder: Modul. Daher kann im i alle von Mg.
bei der voxO.iegendcn Erfindung eine erhebliche Ersparnis erreicht
v/erden.
In diesem !'alle genügt es, die ty -Multipli erscjmltung abzuwandeln
oder die h-1-Schaltung genial 11Ig-. 11. Die KOM-] nformntion von 4
Bits (20) aus jedem Modul wird einmal an die r;0I-l-]Eit-3elektionsschaltung
22 gegeben. Dort wird nur ein von vier Bits mittels der Adresse für die Auswahl von 1/4 Modul ausgewählt. Die selektierte
1-Bit-i^OM-lnforrnation wird der Schaltung 12 zugeführt,
709842/0955
ei ic ;-er..';i! der0\-liultiplierschaltunp; in l''i>-;.6 oder der +1-Schaltunr
in Ii;;.7 bezüglich, der KGH-Iηformationsein^än^e entspricht,
'..'.ic oben erlflutert können wahlweise die defekten Module auf die
.",•hör. ';us· -ev/ählten Heservemodul e umgeschaltet v/erden, ohne die
'·;\ϊ·-;τ-·i.:'Z1:;zeJ.t zu beeinträchtigen und. ohne besondere Schaltungen
.in i"o"" i'iOdu'J matrix vorzusehen, wenn die vorliegende Jürfindun^;
:.r;;;o\:err"el wird, liei iiealisi eruii;" eines Speichers auf einem Wa-ί
.r hniin äoi'urch die ]]ff i zienz bei der Ilodulrmwendunc verbes-
:jo.;-t T;r:d , .-ieichzeiti?: die Ausbeute wesentlich erhöht werden.
709842/0955
Leerseite
Claims (2)
- PatentansprücheSpeicheranordnung mit Unterteilung in Module, die jev/eils mindestens eine Speicherzelle umfaßt und eine Matrix vom m Reihen χ η Spalten bilden, gekennzeichnet durch Mittel zur Adressenumwandlung für jede Modulspalte, welche die Reihenandressen umwandeln, die von außen in die Speicheranordnung für ,jede Spalte eingegeben werden, ferner durch Mittel zur Adressendekodierung, welche nacheinander Module aus den m-Hodulen jeder Spalte entsprechend mit den genannten umgewandelten Reihenadressen auswählen durch ein Modulzustandsanzeigemittel, das mindestens 1 Bit speichert entsprechend jedem Modul von mindestens m Reihen χ (n - 1) Spalten, ausgenommen eine Spalte am Rande und welches beim Zugriff zu dem jeweiligen Modul die Werte "gut" oder "nicht gut" speichert, wenn zu jedem Modul zugegriffen wird und durch Modulauswahlmittel, welche nur eine bestimmte Anzahl von guten Modulen aus η zugegriffenen Modulen gleichzeitig entsprechend der Anzeige des Modulzustandsanzeigers auswählen und diese mit den Eingangs-/Ausgangsleitungen verbinden.
- 2. Speicheranordnung nach Anspruch 1, gekennzeichnet durch eine derartige Ausbildung der Modulauswahlmittel, daßO(-Multiplierschaltungen für jede Spalte vorgesehen und miteinander in Serie geschaltet sind und direkt mit ihrem Ausgang das Element fc1 eines Galoisfeldes darstellen, welches von der Schaltung in der vorangehenden Stufe geliefert wird, wenn die Anzeige für das betreffende Modul im Zustandsanzeiger "gut" angibt und ein Ausgangssignal ^y1+ abgibt, wenn der Anzeiger "nicht gut" angibt und gekennzeichnet durch eine Demultiplexerschaltung, die ebenfalls für jede Spalte vorgesehen ist und in Übereinstimmung mit dem Ausgangssignal der(X-Multiplierschaltung entsprechend der Spalte und der Anzeige des Modulzustandsanzeigers die Verbindung zwischen dem zu erreichenden Modul und der entsprechenden Spalte und den Eingangsleitungen schaltee.709842/0955■j. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, or·:?; die liodulauGWuhlrd t bei aus +1 Addierschaltungen bestehen, die jeweils ff;r jede Spalte vorgesehen und in Serie miteinander verbunden sind und direkt die binären Ausgangswerte aus der vorangehenden Stufe enthalten, wenn die Anzeige des Modulzustandes "gut" iot oder- den erwähnten Einärv/ert + den Wert 1 abgeben, wenn dor Zustand "nicht gut" ist und gekennzeichnet durch Deniul tipi exerschal Lungen, die ebenfalls für jede Spalte vorgesehen sind und in Übereinstimmung mit dem Ausgangssignal der +1-Addicrschaltung entsprechend jed.er Spalte und der Anzeige des I-iodulzustanasanzeigers die Verbindung zwischen den zuzugreifenden Modulen in der entsprechenden Spalte steuern.L\. Speicheranordnung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch ihren Aufbau auf einem einzigen Halbleiterscheiben en ('.!arer) .709842/0955
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4145476A JPS52124826A (en) | 1976-04-12 | 1976-04-12 | Memory unit |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2715751A1 true DE2715751A1 (de) | 1977-10-20 |
DE2715751B2 DE2715751B2 (de) | 1979-08-30 |
DE2715751C3 DE2715751C3 (de) | 1986-10-02 |
Family
ID=12608810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2715751A Expired DE2715751C3 (de) | 1976-04-12 | 1977-04-07 | Speicheranordnung mit defekten Modulen |
Country Status (3)
Country | Link |
---|---|
US (1) | US4089063A (de) |
JP (1) | JPS52124826A (de) |
DE (1) | DE2715751C3 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2852985A1 (de) * | 1978-12-07 | 1980-06-19 | Siemens Ag | Verfahren fuer die ansteuerung eines speichers, insbesondere in fernsprechvermittlungsanlagen |
DE3401796A1 (de) * | 1983-01-21 | 1984-07-26 | Hitachi Microcomputer Engineering Ltd., Tokio/Tokyo | Halbleiterspeichervorrichtung |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS559260A (en) * | 1978-07-03 | 1980-01-23 | Nec Corp | Information processing system |
FR2453449B1 (fr) * | 1979-04-06 | 1987-01-09 | Bull Sa | Procede et systeme d'exploitation d'une memoire adressable permettant l'identification de certaines adresses particulieres |
US4281398A (en) * | 1980-02-12 | 1981-07-28 | Mostek Corporation | Block redundancy for memory array |
US4365318A (en) * | 1980-09-15 | 1982-12-21 | International Business Machines Corp. | Two speed recirculating memory system using partially good components |
JPS57155642A (en) * | 1981-03-23 | 1982-09-25 | Nissan Motor Co Ltd | Computer capable of using correcting memory |
JPS57189396A (en) * | 1981-05-14 | 1982-11-20 | Nec Corp | Controller for plural storage parts in data processing system |
US4413339A (en) * | 1981-06-24 | 1983-11-01 | Digital Equipment Corporation | Multiple error detecting and correcting system employing Reed-Solomon codes |
US4827445A (en) * | 1982-02-18 | 1989-05-02 | University Of North Carolina | Image buffer having logic-enhanced pixel memory cells and method for setting values therein |
JPS58153293A (ja) * | 1982-03-05 | 1983-09-12 | Hitachi Ltd | 半導体メモリ |
US4461001A (en) * | 1982-03-29 | 1984-07-17 | International Business Machines Corporation | Deterministic permutation algorithm |
US4489403A (en) * | 1982-05-24 | 1984-12-18 | International Business Machines Corporation | Fault alignment control system and circuits |
JPS58183703U (ja) * | 1982-05-31 | 1983-12-07 | 松下電工株式会社 | 点滅灯 |
US4485471A (en) * | 1982-06-01 | 1984-11-27 | International Business Machines Corporation | Method of memory reconfiguration for fault tolerant memory |
US4483001A (en) * | 1982-06-16 | 1984-11-13 | International Business Machines Corporation | Online realignment of memory faults |
US4520453A (en) * | 1982-11-01 | 1985-05-28 | Ampex Corporation | Address transformation system having an address shuffler |
US4566102A (en) * | 1983-04-18 | 1986-01-21 | International Business Machines Corporation | Parallel-shift error reconfiguration |
SE441872B (sv) * | 1984-04-06 | 1985-11-11 | Ericsson Telefon Ab L M | Anordning for overvakning av ett databehandlingssystem |
US4653050A (en) * | 1984-12-03 | 1987-03-24 | Trw Inc. | Fault-tolerant memory system |
US4996641A (en) * | 1988-04-15 | 1991-02-26 | Motorola, Inc. | Diagnostic mode for a cache |
EP0389203A3 (de) * | 1989-03-20 | 1993-05-26 | Fujitsu Limited | Halbleiterspeichergerät beinhaltend Information, die die Anwesenheit mangelhafter Speicherzellen anzeigt |
EP0446002B1 (de) * | 1990-03-05 | 1997-08-06 | Fujitsu Limited | Auf einem Wafer integrierter Speicher mit Multibitzugang und System mit demselben Speicher |
US5200922A (en) * | 1990-10-24 | 1993-04-06 | Rao Kameswara K | Redundancy circuit for high speed EPROM and flash memory devices |
US5289377A (en) * | 1991-08-12 | 1994-02-22 | Trw Inc. | Fault-tolerant solid-state flight data recorder |
US5524231A (en) * | 1993-06-30 | 1996-06-04 | Intel Corporation | Nonvolatile memory card with an address table and an address translation logic for mapping out defective blocks within the memory card |
GB9323096D0 (en) * | 1993-11-09 | 1994-01-05 | Lucas Ind Plc | Memory device,manufacture of such a device and a method of simulating a contiguous memory |
US5758056A (en) * | 1996-02-08 | 1998-05-26 | Barr; Robert C. | Memory system having defective address identification and replacement |
US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
US7162594B2 (en) * | 2003-11-19 | 2007-01-09 | Buffalo Inc. | Memory module indicator device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2144870A1 (de) * | 1970-09-30 | 1972-04-06 | Ibm | Verfahren und Schaltungsanordnung zur Kompensation schadhafter Speicherstellen in Halbleiterspeichern |
DE2230759A1 (de) * | 1971-06-25 | 1973-01-11 | Ibm | Integrierter halbleiterspeicher mit defekten speicherzellen |
US3803560A (en) * | 1973-01-03 | 1974-04-09 | Honeywell Inf Systems | Technique for detecting memory failures and to provide for automatically for reconfiguration of the memory modules of a memory system |
DE2364785A1 (de) * | 1972-12-29 | 1974-07-18 | Ibm | Integrierter halbleiterspeicher mit defekten speicherzellen |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3995261A (en) * | 1975-02-24 | 1976-11-30 | Stanford Research Institute | Reconfigurable memory |
US4047163A (en) * | 1975-07-03 | 1977-09-06 | Texas Instruments Incorporated | Fault-tolerant cell addressable array |
US4019033A (en) * | 1975-12-29 | 1977-04-19 | Honeywell Information Systems, Inc. | Control store checking system and method |
-
1976
- 1976-04-12 JP JP4145476A patent/JPS52124826A/ja active Granted
-
1977
- 1977-04-07 DE DE2715751A patent/DE2715751C3/de not_active Expired
- 1977-04-08 US US05/785,825 patent/US4089063A/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2144870A1 (de) * | 1970-09-30 | 1972-04-06 | Ibm | Verfahren und Schaltungsanordnung zur Kompensation schadhafter Speicherstellen in Halbleiterspeichern |
DE2230759A1 (de) * | 1971-06-25 | 1973-01-11 | Ibm | Integrierter halbleiterspeicher mit defekten speicherzellen |
DE2364785A1 (de) * | 1972-12-29 | 1974-07-18 | Ibm | Integrierter halbleiterspeicher mit defekten speicherzellen |
US3803560A (en) * | 1973-01-03 | 1974-04-09 | Honeywell Inf Systems | Technique for detecting memory failures and to provide for automatically for reconfiguration of the memory modules of a memory system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2852985A1 (de) * | 1978-12-07 | 1980-06-19 | Siemens Ag | Verfahren fuer die ansteuerung eines speichers, insbesondere in fernsprechvermittlungsanlagen |
DE3401796A1 (de) * | 1983-01-21 | 1984-07-26 | Hitachi Microcomputer Engineering Ltd., Tokio/Tokyo | Halbleiterspeichervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
JPS52124826A (en) | 1977-10-20 |
DE2715751B2 (de) | 1979-08-30 |
JPS6114539B2 (de) | 1986-04-19 |
DE2715751C3 (de) | 1986-10-02 |
US4089063A (en) | 1978-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2715751A1 (de) | Speicheranordnung | |
DE3639169C2 (de) | ||
DE3638632C2 (de) | ||
DE2633079C3 (de) | Anordnung zum elektrischen Verbinden von auf einem Halbleiterscheibchen aufgebauten Schaltungseinheiten mit einer gemeinsamen Sammelleitung | |
DE3032630C2 (de) | Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen und Verfahren zu dessen Betrieb | |
DE19851861A1 (de) | Fehleranalysespeicher für Halbleiterspeicher-Testvorrichtungen und Speicherverfahren unter Verwendung des Fehleranalysespeichers | |
DE3530591C2 (de) | ||
DE4408876A1 (de) | Festwertspeicher, der Daten schreiben kann und Verfahren zum Schreiben/Lesen von Daten dafür | |
DE3618136C2 (de) | ||
DE3844032C2 (de) | Chip-Karte | |
DE3043100C2 (de) | ||
DE60011035T2 (de) | Verfahren zur logischen Aufteilung einer nichtflüchtigen Speichermatrix | |
DE3827174A1 (de) | Halbleiter-speichervorrichtung | |
EP1205938B1 (de) | Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen | |
DE2415600A1 (de) | Speicher fuer datenverarbeitungssystem und verfahren zur datenverarbeitung | |
DE102008030408A1 (de) | System und Verfahren zum Adressieren von Fehlern in einer Mehrchipspeichervorrichtung | |
DE10135966B4 (de) | Verfahren und Vorrichtung zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung | |
WO2009062655A1 (de) | Verfahren zum prüfen eines arbeitsspeichers | |
DE102004027423A1 (de) | Speicherschaltung mit redundanten Speicherbereichen | |
DE2335824B2 (de) | Schaltungsanordnung und Verfahren zum Prüfen der Richtigkeit von Verbindungen | |
DE19935990A1 (de) | In seiner Testbarkeit verbesserter Ein-Chip-Mikrocomputer mit eingebauter EEPROM | |
WO2000062166A1 (de) | Programmierbarer festwertspeicher und verfahren zum betreiben des festwertspeichers | |
DE10039612B4 (de) | Halbleitervorrichtung mit einem Speicher für eine Zwischenwortgröße | |
EP1088311B1 (de) | Elektronische prüfungsspeichereinrichtung | |
DE19781328B4 (de) | Speichertestgerät |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8228 | New agent |
Free format text: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8225 | Change of the main classification |
Ipc: G11C 8/00 |
|
8281 | Inventor (new situation) |
Free format text: TAKEZONO, TAKASHI, DIPL.-ING., KAWASAKI, JP KANIE, TAKASHI, DIPL.-ING., TAMA, TOKIO/TOKYO, JP |
|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |