DE2703738A1 - Structural etching of semiconductor - using brief treatment in tetra:fluoromethane plasma before etching, increasing adhesion of photoresist mask - Google Patents

Structural etching of semiconductor - using brief treatment in tetra:fluoromethane plasma before etching, increasing adhesion of photoresist mask

Info

Publication number
DE2703738A1
DE2703738A1 DE19772703738 DE2703738A DE2703738A1 DE 2703738 A1 DE2703738 A1 DE 2703738A1 DE 19772703738 DE19772703738 DE 19772703738 DE 2703738 A DE2703738 A DE 2703738A DE 2703738 A1 DE2703738 A1 DE 2703738A1
Authority
DE
Germany
Prior art keywords
etching
semiconductor
photoresist
plasma
fluoromethane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19772703738
Other languages
German (de)
Inventor
Klaus Lache
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19772703738 priority Critical patent/DE2703738A1/en
Publication of DE2703738A1 publication Critical patent/DE2703738A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers

Abstract

In structural etching of semiconductors involving coating the semiconductor surface with a photoresist, exposing and developing this and etching, the semiconductor is placed in a CF4 plasma briefly after exposure and before etching. This treatment is pref. effected for 1-3 min in a plama at ca. 0.5-1 torr. Used esp. for deep etching using negative lacquers for masking, esp. for etching mesa grooves in epitaxial base transistors. Process is simplified and the adhesion of the photoresist to the substrate is improved.

Description

Verfahren zum strukturierten Ätzen Structured etching method

einer Halbleiteranordnung Die Erfindung betrifft ein Verfahren zum strukturierten Ätzen einer Halbleiteranordnung, bei dem die Oberfläche der Halbleiteranordnung mit Fotolack beschichtet und dieser Fotolack belichtet und entwickelt wird und dann die nicht mit Fotolack abgedeckten Teile der Oberfläche mit Hilfe einer Ätzlösung geätzt werden. a semiconductor arrangement The invention relates to a method for structured etching of a semiconductor arrangement, in which the surface of the semiconductor arrangement coated with photoresist and this photoresist is exposed and developed and then the parts of the surface not covered with photoresist with the help of an etching solution to be etched.

Bei der Herstellung von Halbleiterbauelementen besteht vielfach die Notwendigkeit, tiefe Gräben in das Halbleitermaterial einzuätzen, beispielsweise um Halbleiterbauelemente voneinander zu trennen oder um einen pn-Übergang freizulegen. Bei solchen Ätzprozessen werden die Halbleiteranordnungen über relativ lange Zeit aggressiven Mischbeizen ausgesetzt, die beispielsweise aus Mischungen von Flußsäure, Essigsäure und Salpetersäure bestehen. Als Ätzmaske wird in der Regel eine strukturierte Fotolackschicht verwendet. An die Fotolackschicht ist die Forderung zu stellen, daß sie auch während der langen Ätzzeit überall auf der Halbleiteroberfläche fest haftet, um auf diese Weise Ätzungen an unerwünschten Stellen zu vermeiden.In the manufacture of semiconductor components, there is often the Need to etch deep trenches in the semiconductor material, for example to separate semiconductor components from one another or to expose a pn junction. In such etching processes, the semiconductor arrangements are over a relatively long time exposed to aggressive mixed pickles, for example from mixtures of hydrofluoric acid, Acetic acid and nitric acid exist. As a rule, a structured mask is used as the etching mask Photoresist layer used. The requirement for the photoresist layer is that they are everywhere on the semiconductor surface even during the long etching time fixed adheres in order to avoid etching in undesired places.

Um die genannte Forderung zu erfüllen, wurde bisher der Fotolack nach dem Entwickeln einer Wärmebehandlung ausgesetzt. Hierzu wurden die Halbleiteranordnungen in Ofen eingebracht und dort mindestens 30 Minuten lang bei einer Temperatur von 100 °c belassen. Bei diesem Verfahren verfestigte sich der Fotolack, so daß sich bessere Ätzergebnisse erzielen ließen. Insbesondere bei sogenannten Negativlacken zeigte sich jedoch, daß die Haftung des Fotolacks an der Unterlage nicht ausreichend ist. Außerdem stört die lange Behandlungszeit bei dem bisher angewandten Ausheizverfahren.In order to meet the above requirement, the photoresist was previously used exposed to developing a heat treatment. The semiconductor arrangements were used for this purpose placed in an oven and there for at least 30 minutes at a temperature of Leave 100 ° C. In this process, the photoresist solidified so that could achieve better etching results. Especially with so-called negative resists However, it was found that the adhesion of the photoresist to the substrate was insufficient is. In addition, the long treatment time interferes with the previously used baking process.

Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren der eingangs beschriebenen Art anzugeben, bei dem der Verfahrensablauf vereinfacht und die Hafteigenschaften des Fotolacks an der Unterlage verbessert wird. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Halbleiteranordnung nach dem Belichten des Fotolacks aber vor dem Ätzen kurzzeitig in ein Tetrafluormethan-Plasma (Freon 14) eingebracht wird.The invention is therefore based on the object of a method of Specify the type described at the beginning, in which the process flow is simplified and the adhesive properties of the photoresist on the substrate is improved. This task is achieved according to the invention in that the semiconductor device after exposure of the photoresist but briefly in a tetrafluoromethane plasma (Freon 14) is introduced.

Die Halbleiteranordnung mit dem belichteten und entwickelten und damit bereits strukturierten Fotolack wird vorzugsweise 1 bis 3 Minuten lang in dem Plasma bei einem Druck von ca. 0,5 bis 1 Torr belassen. Das erfindungsgemäße Verfahren eignet sich insbesondere zur Verwendung für Ätzprozesse großer Ätztiefe, bei denen Negativlacke zur Maskierung eingesetzt werden. Dies ist beispielsweise bei der Mesaätzung von Epitaxie-Basis-Transistoren der Fall.The semiconductor device with the exposed and developed and thus already structured photoresist is preferably for 1 to 3 minutes in the plasma at a pressure from about 0.5 to 1 Torr. The inventive Process is particularly suitable for use in etching processes with great etching depths, where negative resists are used for masking. This is for example this is the case with mesa etching of epitaxial base transistors.

Die Erfindung soll im weiteren noch anhand eines Ausführungsbeispieles näher erläutert werden.The invention is also intended to be based on an exemplary embodiment are explained in more detail.

Die Figuren zeigen im Schnitt verschiedene Herstellungsphasen eines Epitaxial-Basis-Transistors.The figures show, in section, various manufacturing phases of a Epitaxial base transistor.

Zur Herstellung dieser Bauelemente wird auf einen lialbleiterkörper 1 vom ersten Leitungstyp eine Halbleiterschicht 3 vom entgegengesetzten Leitungstyp epitaktisch aufgebracht.A semiconductor body is used to manufacture these components 1 of the first conductivity type a semiconductor layer 3 of the opposite conductivity type applied epitaxially.

Der Grundkörper bildet die Kollektorzone 2, während die Epitaxialschicht 3 als Basiszone dient. Als Halbleitermaterial wird vorzugsweise einkristallines Silizium verwendet.The base body forms the collector zone 2, while the epitaxial layer 3 serves as the base zone. Monocrystalline is preferably used as the semiconductor material Uses silicon.

Die Halbleiteroberfläche wird danach mit einer Oxydschicht 5 bedeckt, die beispielsweise durch thermische Oxydation erzeugt wird und in die Emitterdiffusionsfenster mit Hilfe der bekannten Maskierungs- und Ätztechnik eingebracht werden.The semiconductor surface is then covered with an oxide layer 5, which is generated for example by thermal oxidation and in the emitter diffusion window be introduced with the help of the known masking and etching technology.

Durch diese Emitter-Diffusionsfenster werden dann in die Epitaxialschicht 3 die Emitterzonen 4 eindiffundiert.These emitter diffusion windows are then into the epitaxial layer 3 the emitter zones 4 diffused.

Nach der Emitterdiffusion wird die die Halbleiteroberfläche bedeckende Oxydschicht wieder geschlossen und mit neuen Öffnungen versehen, die die Kontaktierungsfenster an die Basis- und die Emitterzonen bilden. Außerdem werden in die Oxydschicht Öffnungen 9 eingebracht, die die einzelnen Halbleiterbauelemente ring- oder rahmenförmig umgeben. Die Basis- und die Emitterzonen werden mit Basisanschlußkontakten 7 und Emitteranschlußkontakten 6 versehen, wobei sich die genannten Kontakte vorzugsweise auf die Isolierschicht 5 erstrecken. Die Kollektorzone 3 wird auf der dem Basis- und Emitterkontakten gegenüberliegenden Oberflächenseite noch mit dem Kollektoranschlußkontakt 12 versehen.After the emitter diffusion, the one covering the semiconductor surface becomes Oxide layer closed again and with new ones Provide openings, which form the contacting windows to the base and emitter zones. aside from that Openings 9 are made in the oxide layer, which the individual semiconductor components Surrounded in a ring or frame. The base and emitter zones have base connection contacts 7 and emitter connection contacts 6 provided, said contacts preferably extend onto the insulating layer 5. The collector zone 3 is on the basis of the and emitter contacts opposite surface side still with the collector connection contact 12 provided.

Danach wird auf die Halbleiteroberfläche eine Fotolackschicht 8 aufgebracht. Dieser Fotolack ist beispielsweise ein handelsüblicher Negativlack, der an den Stellen belichtet werden muß, die auf der Halbleiteroberfläche als Maske verbleiben sollen. Die 2 bis 4 Xum dicke Lackschicht wird über eine Fotomaske anschließend belichtet, wobei der Fotolack nur in den Bereichen unbelichtet bleibt, die die öffnungen 9 zwischen den einzelnen Halbleiterbauelementen bedecken. Diese unbelichteten Teile der Fotolackschicht werden nach dem Entwickeln des Fotolacks mit Hilfe geeigneter Lösungsmittel entfernt, so daß die in der Figur 2 dargestellte Struktur zurückbleibt. Die Fotolackschicht überdeckt somit die gesamten Halbleiterbauelemente mit Ausnahme der dazwischen liegenden Bereiche 9. In diesen Randbereichen bedeckt der Fotolack 8 die Siliziumhalbleiteroberfläche.A photoresist layer 8 is then applied to the semiconductor surface. This photoresist is, for example, a commercially available negative resist that is applied to the areas must be exposed, which should remain on the semiconductor surface as a mask. The 2 to 4 xum thick lacquer layer is then exposed through a photo mask, wherein the photoresist remains unexposed only in the areas which the openings 9 cover between the individual semiconductor components. These unexposed parts of the photoresist layer are suitable after developing the photoresist Solvent removed, so that the structure shown in Figure 2 remains. The photoresist layer thus covers all of the semiconductor components with the exception of the areas 9 in between. The photoresist covers these edge areas 8 the silicon semiconductor surface.

Dies bedeutet, daß der Foto lack sowohl am Silizium als auch am Siliziumdioxyd und an den Metall-Leitbahnen gut haften muß.This means that the photo varnish on both silicon and silicon dioxide and must adhere well to the metal interconnects.

Zur Verbesserung der Hafteigenschaften wird die in der Figur 2 dargestellte Halbleiteranordnung daher in eine Tetrafluormethan-Plasma eingebracht. Der Plasmadruck liegt vorzugsweise zwischen 0,5 und 1 Torr und die Behandlungszeit beträgt nur 1 bis 3 Minuten. Bei der Behandlung herrschen relativ niedere Temperaturen in der Größenordnung von ca. 40 OC.To improve the adhesive properties, that shown in FIG. 2 is used Semiconductor arrangement therefore introduced into a tetrafluoromethane plasma. The plasma pressure is preferably between 0.5 and 1 torr and the treatment time is only 1 up to 3 minutes. During the treatment, relatively low temperatures prevail in the Order of about 40 OC.

Es hat sich überraschend gezeigt, daß durch diese Behandlung der Elalbleiteranordnung in einem Tetrafluormethan-Plasma die Haftfestigkeit des Fotolacks an der Unterlage erheblich verbessert werden konnte. Der Fotolack haftet nun sowohl am Silizium als auch am Siliziumdioxyd und an den Kontaktierungsmetallen vorzüglich. Dadurch werden saubere Ätzkanten garantiert und Ätzungen an unerwünschten Stellen verhindert. Das Tetrafluormethan-Plasma ist vorzugsweise sauerstofffrei.It has been shown, surprisingly, that by this treatment of the Elalbleitereinrichtung in a tetrafluoromethane plasma, the adhesive strength of the photoresist on the substrate could be improved considerably. The photoresist now adheres to both the silicon and also excellent on silicon dioxide and contacting metals. This will be Guaranteed clean etched edges and prevents etching in unwanted places. That Tetrafluoromethane plasma is preferably oxygen-free.

In der Figur 3 ist die Halbleiteranordnung nach der Ätzbehandlung dargestellt. Die aggressive Ätzlösung besteht vorzugsweise aus einer Mischbeize, die sich aus Flußsäure, Salpetersäure und Essigsäure zusammensetzt. Diese Lösung wirkt so lange auf die Halbleiteroberfläche ein, bis in dem zwischen den einzelnen Bauelementen liegenden Bereichen 9 Gräben 10 mit einer Tiefe von 20 bis 40 um entstehen. Die Ätzgräben 10 müssen so tief sein, daß der Basis-Rollektorpn-Übergang in den Gräben an die Oberfläche tritt. Entlang dieser Gräben wird die in der Figur 3 dargestellte Anordnung noch zerteilt, so daß Einzelelemente entstehen, deren epitaktisch abgeschiedene Schicht 3 mesaförmig aus dem Halbleiterkörper hochragt. Es ist selbstverständlich, daß das erfindungsgemäße Verfahren vorzugsweise immer dann angewandt wird, wenn Mesabauelemente, also auch Mesadioden erzeugt werden sollen. Abschließend sei noch darauf hingewiesen, daß die Verbindung Tetrafluormethan im Handel auch unter der Bezeichnung Freon 14 erhältlich ist.In FIG. 3, the semiconductor device is after the etching treatment shown. The aggressive etching solution preferably consists of a mixed stain, which is composed of hydrofluoric acid, nitric acid and acetic acid. This solution acts on the semiconductor surface until between the individual Components lying areas 9 trenches 10 with a depth of 20 to 40 to arise. the Etched trenches 10 must be so deep that the base-Rollektorpn transition surface in the trenches. Along these trenches the one in the figure 3 shown arrangement still divided, so that individual elements arise, their epitaxial deposited layer 3 protrudes mesa-shaped from the semiconductor body. It goes without saying that the inventive method is preferably used whenever Mesa components, including mesa diodes, are to be generated. In conclusion, let me finish noted that the compound tetrafluoromethane is commercially available under the Designation Freon 14 is available.

L e e r s e i t eL e r s e i t e

Claims (4)

Patentansprüche v erfahren zum strukturierten Ätzen einer Halbleiteranordnung, bei dem die Oberfläche der Halbleiteranordnung mit Fotolack beschichtet und dieser Fotolack belichtet und entwickelt wird und dann die nicht mit Fotolack abgedeckten Teile der Oberfläche mit Hilfe einer Ätzlösung geätzt werden, dadurch gekennzeichnet, daß die Halbleiteranordnung nach dem Belichten des Fotolacks aber vor dem Ätzen kurzzeitig in ein Tetrafluormethan-Plasma (Freon 14) eingebracht wird. Claims v experience for the structured etching of a semiconductor arrangement, in which the surface of the semiconductor device is coated with photoresist and this Photoresist is exposed and developed and then those not covered with photoresist Parts of the surface are etched with the help of an etching solution, characterized in that that the semiconductor device after the exposure of the photoresist but before the etching briefly introduced into a tetrafluoromethane plasma (Freon 14). 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, das die Halbleiteranordnung 1 - 3 Minuten in deli Plasma mit einem Druck von ca. 0,5 - 1 Torr belassen wird. 2) Method according to claim 1, characterized in that the semiconductor device 1 - 3 minutes in deli plasma with a pressure of approx. 0.5 - 1 Torr is left. 3) Verfahren nach. Anspruch 1 oder 2, gekennzeichnet durch seine Verwendung für Ätzprozesse großer Ätztiefe, bei denen Negativlacke zur Maskierung eingesetzt werden. 3) Procedure according to. Claim 1 or 2, characterized by its Use for etching processes with large etching depths, in which negative resists are used for masking can be used. 4) Verfahren nach Anspruch 3, gekennzeichnet durch seine Verwendung zum Ätzen der Mesa-Gräben bei Epitaxial-Basis-Transistoren. 4) Method according to claim 3, characterized by its use for etching the mesa trenches in epitaxial base transistors.
DE19772703738 1977-01-29 1977-01-29 Structural etching of semiconductor - using brief treatment in tetra:fluoromethane plasma before etching, increasing adhesion of photoresist mask Ceased DE2703738A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772703738 DE2703738A1 (en) 1977-01-29 1977-01-29 Structural etching of semiconductor - using brief treatment in tetra:fluoromethane plasma before etching, increasing adhesion of photoresist mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772703738 DE2703738A1 (en) 1977-01-29 1977-01-29 Structural etching of semiconductor - using brief treatment in tetra:fluoromethane plasma before etching, increasing adhesion of photoresist mask

Publications (1)

Publication Number Publication Date
DE2703738A1 true DE2703738A1 (en) 1978-08-03

Family

ID=5999891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772703738 Ceased DE2703738A1 (en) 1977-01-29 1977-01-29 Structural etching of semiconductor - using brief treatment in tetra:fluoromethane plasma before etching, increasing adhesion of photoresist mask

Country Status (1)

Country Link
DE (1) DE2703738A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008389A1 (en) * 1978-08-24 1980-03-05 International Business Machines Corporation Process for stabilizing an image layer on a support
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
EP0008389A1 (en) * 1978-08-24 1980-03-05 International Business Machines Corporation Process for stabilizing an image layer on a support

Similar Documents

Publication Publication Date Title
DE1930669C2 (en) Method for manufacturing an integrated semiconductor circuit
DE2052424A1 (en) Process for making electrical line connections
DE1959895A1 (en) Method for manufacturing a semiconductor device
DE1961634A1 (en) Process for making a misfet
DE2711128A1 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
DE1231812B (en) Process for the production of electrical semiconductor components according to the mesa diffusion technique
DE2033419A1 (en) Process for the production of complementary lattice-isolated field effect transistors
DE2162445B2 (en) Method for manufacturing a semiconductor device
DE2043303A1 (en) Method for applying contacts to a semiconductor body, and semiconductor device with contact produced according to the method
EP0028786B1 (en) Ion implantations method
DE2020531C2 (en) Process for the production of silicon ultra-high frequency planar transistors
DE2703738A1 (en) Structural etching of semiconductor - using brief treatment in tetra:fluoromethane plasma before etching, increasing adhesion of photoresist mask
DE2826376A1 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
DE1546025A1 (en) Process for the production of an oxide layer on a semiconductor body made of germanium or an AIIIBV compound
DE1805707B2 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS
DE1952632A1 (en) Method for producing a diffusion zone
WO2002050878A1 (en) Method for producing a solid body comprising a microstructure
DE2152057A1 (en) Method of manufacturing a semiconductor structure
DE1292761B (en) Planar semiconductor device and method for its manufacture
DE19959346B4 (en) Method for producing a solid having a microstructure
DE1564849C3 (en) Method for producing a protective layer on a semiconductor body
EP0064745A3 (en) Method of producing a field-effect transistor
DE1521492C3 (en) Method for producing aluminum structures on semiconductor surfaces, device for carrying out the method and use of the method
DE2038361A1 (en) Method for manufacturing semiconductor devices
DE2213038A1 (en) Method for producing a semiconductor component with a pn junction

Legal Events

Date Code Title Description
OAM Search report available
OAP Request for examination filed
OC Search report available
OD Request for examination
OF Willingness to grant licences before publication of examined application
8131 Rejection