DE2633079B2 - Anordnung zum elektrischen Verbinden von auf einem Halbleiternteilchen aufgebauten Schaltungseinheiten mit einer gemeinsamen Sammelleitung - Google Patents

Anordnung zum elektrischen Verbinden von auf einem Halbleiternteilchen aufgebauten Schaltungseinheiten mit einer gemeinsamen Sammelleitung

Info

Publication number
DE2633079B2
DE2633079B2 DE2633079A DE2633079A DE2633079B2 DE 2633079 B2 DE2633079 B2 DE 2633079B2 DE 2633079 A DE2633079 A DE 2633079A DE 2633079 A DE2633079 A DE 2633079A DE 2633079 B2 DE2633079 B2 DE 2633079B2
Authority
DE
Germany
Prior art keywords
bus
memory
signal
line
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2633079A
Other languages
English (en)
Other versions
DE2633079A1 (de
DE2633079C3 (de
Inventor
Marcian E. Sunnyvale Calif. Hoff jun.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE2633079A1 publication Critical patent/DE2633079A1/de
Publication of DE2633079B2 publication Critical patent/DE2633079B2/de
Application granted granted Critical
Publication of DE2633079C3 publication Critical patent/DE2633079C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • G06F12/0669Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676Configuration or reconfiguration with decentralised address assignment the address being position dependent
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]

Description

Die Erfindung bezieht sich auf eine Anordnung zum ι« elektrischen Verbinden von auf einem Halbleiterscheibchen aufgebauten Schaltungseinheiten, von denen einige funktionsfähig und einige funktionsunfähig sind, mit einer mit den Schaltungseinheiten in Verbindung stehenden, der Nachrichtenverbindung dienenden ersten gemeinsamen Sammelleitung.
Bei der Herstellung von integrierten Schaltungen, z. B. MOS-Schaltungen in integrierter Schaltungstechnik, wird eine Vielzahl identischer Schaltungen beispielsweise eines Speichers gleichzeitig auf einem
Scheibchen aufgebaut. Das Scheibchen wird sodann entlang einer Anrißlinie mit einer Vielzahl von Chips gebrochen, welche getrennt geprüft und gehaltert werden. Die Ausbeuten aus einem vorgegebenen Scheibchen sind kleiner als 100%, und viele Chips
müssen als Ausschuß behandelt werden. Diese Herstellungsweise hat einige Nachteile. Es hat sich beispielsweise in der Halbleiterindustrie gezeigt, daß die mit der Halterung der Einzelchips verbundenen Kosten einen wesentlichen Teil der Gesamtkosten der Endprodukte
ausmachen. Außerdem kann die Scheibchenfläche nicht ökonomisch ausgenutzt werden, da ein beträchtlicher Teil für die Anrißlinien und die Anschlußelemente gebraucht wird. Es wurden bereits Maßnahmen getroffen, um nur die brauchbaren oder funktionsfähi-
J5 gen Schaltungen auf einem Scheibchen zu nutzen, die funktionsunfähigen Schaltungen dagegen ohne physikalische Trennung der Chips zu umgehen. Zu dieser Technik ist insbesondere im einleitenden Teil der US-PS 36 41 661 Stellung genommen.
ίο Aus der US-PS 38 10 301 ist eine Anordnung der eingangs genannten Art bekannt, bei der der Adressenteil jedes Speicherfeldes mit Hilfe von vorgegebenen elektrischen Impulsen programmiert werden kann. Nach dem Programmieren wird jede Schaltungseinheit
auf Funktionsfähigkeit geprüft. Ist sie funktionsfähig, so wird der programmierbare Teil der nächsten Schaltungseinheit bzw. des nächsten Speicherfeldes unter Verwendung einer anderen Gruppe von elektrischen Impulsen programmiert. Ergibt die Überprüfung
eine Funktionsunfähigkeit des programmierten Speicherfeldes, so werden die Verbindungen zwischen dem Speicherfeld und den System-Verbindungsleitungen unterbrochen. Das nächstfolgende Speicherfeld wird dann mit der gleichen Adresse, also mit der gleichen Gruppe von elektrischen Impulsen neu programmiert und überprüft. Dieses bekannte Organisationsprinzip bedingt besondere Programmierabschnitte in den eizelnen Schaltungseinheiten und erfordert ein separates Programmieren dieser Abschnitte mit einzeln zugeführten und unterschiedlichen elektrischen Impulsgruppen.
Die Erfindung hat sich zur Aufgabe gesetzt, eine Anordnung zur Verfügung zu stellen, bei der das elektrische Verbinden einer großen Anzahl von auf einem Halbleiterscheibchen angeordneten Schaltungseinheiten durch Zuführen eines ein/igen Identifizierungssignals erfolgen kann.
Ausgehend von einer Anordnung der eingangs
genannten Art, sieht die Erfindung zur Lösung dieser Aufgabe vor, daß eine ein Identifizierungssignal zu den Schaltungseinheiten übertragende zweite Sammelleitung auf dem Halbleiterscheibchen angeordnet ist, in die eine das Identifizierungssignal entlang der zweiten Sammelleitung in Abhängigkeit von der Funktionsfähigkeit der jeweiligen Schaltungseinheiten selektiv ändernde Schrittschalteinrichtung eingeschaltet ist
Statt der im Stande der Technik üblichen Verwendung von Programmierabschnitten in den einzelnen Schaltungseinheiten und dem dabei erforderlichen separaten Programmieren der Einzelabschnitte mit unterschiedlichen elektrischen Impulssignalgruppen wird im Betrieb der erfindungsgemäßen Anordnung ein Identifizierungssignal auf die zweite Sammelleitung gegeben, das von der Schrittschalteinrichtung selbsttätig geändert und in der jeweils geänderten Form den einzelnen Schaltungseinheiten zugeführt: wird. Das entlang der zweiten Sammelleitung laufend geänderte Identifizierungssignal kann dann als Bezugss^nal zum Vergleich mit dem über die erste Sammelleitung einlaufenden Adressensignal verwendet werden. Auf diese Weise wird sowohl der Schaltungsaufbau als auch die Funktionsweise beim Identifizieren beträchtlich vereinfacht.
Im folgenden wird die Erfindung anhand von in der Zeichnung schematisch dargestellten Ausführungsbeispielen näher erläutert. In der Zeichnung zeigt
F i g. 1 eine schematische Ansicht zur Darstellung der Lagen funktionsfähiger und funktionsunfähiger Schaltungseinheiten auf einem Scheibchen neben einer äquivalenten gedruckten Schaltungsplatte; anhanu dieser Darstellung soll die Anordnung der funktionsfähigen Schaltungseinheiten auf einem Scheibchen im Sinne der Erfindung erläutert werden;
F i g. 2 ein Blockschaltbild der Verbindungen zwischen mehreren Scheibchen bei der erfindungsgemäßen Anordnung;
F i g. 3 ein Blockschaltbild eines Teils der Anordnung auf einem Scheibch^n;
F i g. 4 ein Blockschaltbild eines Teils der erfindungsgemäßen Anordnung auf einem Scheibchen unter Veranschaulichung einer hierarchischen Sammelleitungsstruktur; und
F i g. 5 ein Blockschaltbild eines Teils eines alternativen Ausführungsbeispiels unter Verwendung einer Seriendatenleitung.
Bei den beschriebenen Ausführungsbeispielen werden mehrere identisch ausgebildete Spdcher oder Speichermoduln als Schaltungseinheiten verwendet, von denen jeder einen 4kbit (4kbit χ 1) Speicher mit wahlfreiem Zugriff auf einem Siliciumscheibchen aufweist. Die Speicher sind unter Verwendung herkömmlicher MOS-Technologie hergestellt und können mit N-Kanal oder P-Kanal-Bauelementen, Metallgates oder polykristallinen Siliciumgates oder auch unter Verwendung der bekannten Bipolartechnologie aufgebaut werden. Das beschriebene Anordnungssystem koppelt eine Vielzahl von 4kbit-Speichern zur Bildung eines 64kbitxl6 Speichers mit wahlfreiem Zugriff; daher ist die Anordnung auf einem einzigen Scheibchen aufgebaut. Jeder der Speichermodulen weist einen Gesamtspeicher (Speichermodul), einschließlich Eingangs- und Ausgangspuffern, Dekodierern und anderen peripheren Schaltungen auf. Wenn auch vorzugsweise statische Speicher verwendet werden, ist die Erfindung in gleicher Weise auch für dynamische Speicher geeignet. Bei Verwendung von dynamischen Speichern kann eine gemeinsame Regenerationj-Synchronisierleitung auf dem Scheibchen zum gemeinsamen gleichzeitigen Regenerieren verwendet werden. Bei dem beschriebenen Ausführungsbeispiel wird eine Zweirichtungs-Sammelleitung mit 16 Leitungen verwendet Diese Sammelleitung überträgt die Adresseninformation, die Eingangsdaten und empfängt die Ausgangsdaten.
Um die Erfindung und insbesondere die Methode, mit der die Identitätssammelleitur.g die oder funktionsfähigen Speichermodulen auf dem Scheibchen ordnet, besser verständlich zu machen wird im folgenden ein Teil eines Scheibchens neben einer äquivalenten gedruckten Schaltungsplatte anhand der F i g. 1 beschrieben. Zunächst wird auf das Teüscheibchen 10 Bezug genommen, das eine Vielzahl von Speichermodulen 13 aufweist Jeder Modul weist einen Gesamtspeicher, ;:. B. einen 4kbit-Speicher mit wahlfreiem Zugriff auf. Alle Speichermodulen 13 sind mit einer gemeinsamen Adressen/Daten-Sammelleitung 11 verbunden. Es wird zunächst angenommen, daß die Speichermodulen 13 auf dem Scheibchen 10 zusammen mit der Sammelleitung hergestellt sind, wobei jeder der Modulen zur Feststellung seiner Funktionsfähigkeit getestet wird. In Fig. 1 sind diejenigen Speichermodulen, welche ais funktionsunfähig angenommen werden, mit einem X im Modulkästchen versehen. Die Speichermodulen 13a, 136 13c, 13d und 13<7 sind daher funktionsfähige Speicher.
Es wird angenommen, daß die gedruckte Schaltungs-
plctte 16 256 Speichermodule 13 enthält, die in sechszehn Zeilen und sechzehn Spalten organisiert sind. Sechzehn Leitungen sind mit der Platte 16 verbunden; sie dienen sowohl zum Zuführen einer Adresse zum Speichersystem als auch als Zweirichtungs-Datensammelleitung. Jeder Speicher auf der Platte 16 wird mit einer acht Bit Digitalzahl identifiziert, wobei die ersten vier Bits zur Identifizierung der Zeile und die letzten vier Bits zur Identifizierung der Spalte dienen. Der der Digitalzahl 0000 0000 zugeordnete Speicher nimmt die Lage der Zeile 0 unter Spalte 0 ein, während der als 1111 1111 identifizierte Speicher in der Position der Zeile 15, Spalte 15 ist. Wie im folgenden noch genauer beschrieben werden wird, ist der erste funktionsfähige Speichermodul 13* des Scheibchens 10 demjenigen Speichermodul äquivalent, der in Zeile 0, Spalte 0 der Platte 16 liegt. Der nächste funktionsfähige Speichermodul des Scheibchens 10 (Modul Mb) hat die Lage der Zeile 0, Spalte 1. Der siebzehnte brauchbare Speichermodul 13<7 ist auf der Platte 16 in Zeile 1, Spalte 0
so dargestellt und positionsmäßig demzufolge mit 0001 0000 identifiziert. Die anderen Speichermodulen der Platte 16 sind in ähnlicher Weise entsprechend F i g. 1 identifiziert.
Die bei dem beschriebenen Ausführungsbeispiel auf dem Scheibchen verwendete Identitätssammelleitung weist acht Leitungen auf. Vier der Leitungen dienen zur Übertragung einer Datenposition, welche einer Spaltenposition entspricht, während die anderen vier Leitungen der Identitätssammelleitung zur Übertragung eines Adressenbereichs dienen, der einer Zeilenposition entsprechend der Darstellung auf der Platte 16 entspricht.
Im folgenden wird auf F i g. 3 Bezug genommen. Zwei Speichermodulen, z. B. in Form der Modulen 13 gemäß F i g. 1 r.ind als Speichermodulen 23a und 23b gezeigt, mit einer gemeinsamen Adressen- un Datensammelleitung 33a bis 33p und einer Identitätssammelleitung 35a bis 35Λ gekoppelt. Die Speichermodulen 23a und 23b
werden zusammen mil allen in F i g. 3 dargestellten Schaltungselementen und Sammelleitungen gleichzeitig iuif einem einzigen Scheibchen hergestellt. Einige hundert Speichermodulen 23 werden bei dem beschriebenen Ausführungsbeispiel vorzugsweise gleichzeitig hergestellt, um sicherzustellen, daß 256 funktionsfähige Speicher gebildet werden; die Erfindung kann jedoch bei einer beliebigen Anzahl von funktionsfähigen Speichereinheiten angewendet werden (dieser Aspekt wird in Verbindung mit F i g. 2 noch genauer erläutert).
Das Scheibchen, auf dem die Speichermodulen 23«? und 236 aufgebaut sind, weist eine gemeinsame Betriebsspannungsleitung 41 auf, die mit jedem der Speichermodulen, Torschaltungen 31a und 31 6 und bedingten Inkrementern (Schrittschaltern) 29a und 29£> über eine wahlfreie Verbindung 39a bzw. 3Si? verbunden ist. Andere Betriebsspannungsverbindungen zu Komparatoren 25a und 256 und Datenverteilern 27a und 27b sind von dem zugehörigen Speichermodul hergestellt, jedoch in F i g. 3 nicht gezeigt. Bei dem beschriebenen Ausführungsbeispiel sind diese ansteuerbaren Verbindungen in der Fabrikation »offen« und werden nach dem Prüfen jedes Speichermoduls geschlossen, wobei die betriebsfähigen Speichermodulen permanent an der Betriebsspannungsleitung 41 anliegen. Verwendet werden kann irgendein herkömmliches wahlfreies Verbindungselement, z. B. Schmelzverbindungen, laser-gebildete Verbindungen, maskendefinierte Verbindungen, durch Bonden hergestellte Verbindungen oder Verbindungen über programmierbare Bauelemente, z. B. Bauelemente mit isolierter, schwebender Gate-Elektrode, die durch Avalanche Injektion, Tunneleffekt oder andere Phänomene geladen werden. Jeder Speicher ist außerdem permanent mit einer Masse- bzw. Erdleitung 43 verbunden.
Jedem Speichermodul ist eine Identifizierungslogik und eine Torschaltung zugeordnet. Bei dem Speichermodul 23a weisen diese Schaltungsteile den Komparator 25a, den Datenverteiler 27a, den Inkrementer bzw. Schrittschalter 29a und die Torschaltung 31a auf. Der Komparator 25a und der Datenverteiler 27a sind mit den acht Leitungen 35a bis 35Λ der Identitätssammelleitung verbunden. Die Inkrementer 29 sind entlang der Identitätssammelleitung angeordnet, wobei ein Inkrementer für jeden Speichermodul vorgesehen ist. Der Verteiler und der Komparator sind für jeweils einen Modul mit der Identitätssammelleitung derart gekoppelt, daß sie das Ausgangssignal des vorhergehenden Inkrementers bzw. Schrittschalters abtasten. Mit anderen Worten, der Komparator 256 und der Datenverteiler 276 sind am Ausgang des bedingen Inkrementers 29a an die Identitätssammelleitung angeschaltet. In entsprechender Weise würden Komparator und Datenverteiler des nächstfolgenden Modulen (nicht gezeigt) am Ausgang des bedingten Inkrementers bzw. Schrittschalters 296 an die Identitätssammelleitung angeschaltet.
Jeder Komparator 25 weist eine Einrichtung zum Vergleichen von zwei 4bit-Digitalsignalen und eine Einrichtung auf, die bei Identität der beiden 4bit-Digitalsignale ein Ausgangssignal entwickelt Der Komparator 25a vergleicht das Signal auf der Leitung 35a bis 35d mit den Signalen auf der Leitung 33a bis 33c/ (nachdem die zuletzt genannten Signale die Torschaltung 31a durchlaufen haben) und entwickelt ein Ausgangssignal auf der Chip-Wählleitung 37a, wenn die beiden Digitalsignale identisch sind. Bei Anstehen des Chip-Wählsignals auf der Leitung 37a ist für den Speichermodul 23a erkennbar, daß er von der von der Sammelleitung 33 anstehenden Adresse angesteuert ist. In ähnlicher Weise zeigt ein auf der Leitung 376 vom Komparator 276 anstehendes Signal an, daß der .Speichermodul 236 gewählt ist. Als Komparatoren können herkömmliche Schaltungen verwendet werden. Der Datenverteiler 27a ist eine Multiplexeinrichtung zur Ankopplung der Datcnleitung 45a an eine der gemeinsamen Adressen-Daten-Sammelleitungen 33a bis 33p (über die Torschaltung 3Ia^ entsprechend dem Datenverteilungssignal auf den Datenpositionsleitungen 35ebis 35/ider Identitätssammelleitung.Tatsächlich ist der Verteiler 27a ein Schalter, welcher die in den oder aus dem Speichermodul 23a fließenden Daten zu einer der sechzehn Adressen- und Datensammelleitungen 33a bis 33p durchkoppelt. Daher kann der Verteiler 27a in
ati 3iv.il LrvivdiiiuLi " Libv- auigvL/iiui beu Weise richtet auch der Datenverteiler 276 die einlaufenden oder abgehenden Daten des Speichermoduls 236 von der Leitung 456 zu einer der sechzehn Adressen- und Datensammelleitungen. Jeder Verteiler 27 auf dem Scheibchen erfüllt die gleiche Funktion und ist daher mit den ihm zugeordneten Speichermodulen, der Sammelleitung 33 und den Leitungen 35e bis 35Λ der Identitätssammelleitung 35 verbunden.
Jeder bedingte Inkrementer, z. B. der Inkrementer 29a, nimmt ein 8bit-Digitalsignal auf und entwickelt selektiv ein Ausgangssignal, das gleich dem Eingangssignal plus einer binären Eins ist. Wenn daher das Signal 0000 0000 am Eingang des bedingten Inkrementers bzw. Schrittschalters 29a ansteht, und wenn dieser Inkrementer über die ansteuerbare Verbindung 39a eine Betriebsspannung von der Leitung 41 erhält, so gibt der Inkrementer bzw. Schrittschalter 29 an seinem Ausgang 0000 0001 ab. Ein Ende der Identitätsammelleitung 35 ist
■is mit Erde verbunden und wenn daher 256 bedingte Inkrementer bzw. Schrittschalter von der Leitung 41 aktiviert werden, so ergibt sich am Ausgang des letzten Inkrementers das Signal 1111 1111. Jedoch schaltet ein bedingter Inkrementer nur weiter, wenn er an der
■to Betriebsspannungsleitung 41 liegt. Wenn beispielsweise die ansteuerbare Verbindung 396 hergestellt ist, so schaltet der bedingte Inkrementer 296. Wenn derselbe Inkrementer jedoch keine Betriebsspannung von der Betriebsspannungsleitung 41 erhält, so durchläuft das am Eingang des Inkrementers anstehende Signal diesen ohne eine Beeinträchtigung. Wenn die Verbindung 396 jedoch nicht die Verbindung 39a hergestellt ist, so erscheint der am Eingang des bedingten Inkrementers 29a anstehende Binärwert 0000 1111 an dessen Ausgang unverändert, während der Ausgang des bedingten Inkrementers 296den Binärwert 0001 0000darstellt.
Eine Vielzahl von bedingten Inkrementern sind entlang der Identitätssammelleitung angeordnet wobei jeweils einer jedem Speichermodul zugeordnet ist.
Verschiedene bekannte Schrittschaltungen können als bedingte Inkrementer verwendet werden. Da die Inkrementer jeweils nur dann schalten, wen das Speichersystem Energie erhält (wenn das System zunächst eingeschaltet ist), können diese Schaltungen langsam arbeiten und geringen Energieverbrauch haben.
Jede Torschaltung 31 wird zur Kopplung der gemeinsamen Adressen- und Datensammelleitung mit dem Speichermodulen, dem Vergleicher und dem Datenverteiler verwendet, jedoch nur in dem Falle, daß die ansteuerbare Verbindung des zugehörigen Speichermodulen hergestellt ist Jede Torschaltung 31 weist eine Vielzahl von Übertragungs- oder UND-Verknüpfungs-
gliedern auf. Die Torschaltung 31 u koppelt die gemeinsame Adressen- und Datensammelleitung 33 mit dem Komparator 25a, dem Datenverteiler 276 und dem .Speichermodul 23a, wenn die ansteuerbare Verbindung 39a hergestellt ist. Genauer gesagt, koppeil die "> Torschaltung 31a die Leitungen 33a. 336. 33c- und 33t/ sowohl mit dem Komparator 25a als auch dem Datcnverteiler 27a. Die restlichen zwölf Leitungen der gemeinsamen Adressen- und Datensammelleitungen 33e bis 33p werden über die Torschaltung 31;) an den κι Datenverteiler 27a und den Speichermodul 23a angekoppelt. Die Adressensignale auf den Leitungen 33a bis 33m dienen zur Wahl einer Speichermodulgruppe und einer Stelle innerhalb dieser aufeinander bezogenen Speichermodulen. η
Es sei angenommen, daß das in Teilansicht in Fig. 3 dargestellte Speichersystem auf einem Halbleiterscheibchen hergestellt wurde und einige hundert Speichermodulen enthält, die entsprechend der Darstellung in Fig.3 gekoppelt sind. Nach dem Herstellen dieser Speicher wird jeder Speicher individuell auf Funktionsfähigkeit getestet. Zu diesem Zweck kann man sich herkömmlicher Tastköpfe bedienen. Ist ein Speicher funktionsfähig, so wird die Verbindung für diesen Speicher hergestellt.(Für einige Anwendungsfäl- ;?■> Ie kann es erwünscht sein, das System mit bereits hergestellten Verbindungen zu fertigen und diese Verbindungen für funktionsunfähige Speicher zu unterbrechen.) Es sei hier jedoch angenommen, daß die Speicher 23a und 236 funktionsfähig sind und die einschaltbaren Verbindungen 39a und 396 hergestellt wurden. Es sei ferner angenommen, daß der Speichermodul 23a der erste funktionsfähige Speicher des Scheibchens, also derjenige Speicher ist, der dem Speichermodul 13a gemäß Fig. ] entspricht. Wie oben erwähnt, ist ein Ende der Identitätssammelleitung mit Erde verbunden, so daß der Zustand der Leitungen 35a bis 35/? unter den vorgenannten Bedingungen am Eingang des bedingten Inkrementers 29a 0000 0000 ist. Am Ausgang des bedingten Inkrementers 29a erscheint eine 0000 0001, und der Ausgang des bedingten Inkrementers 29/? ergibt 0000 0010. Daher entpricht der Speichermodul 23a dem Speichermodul 13a in der Darstellung gemäß Fig. 1, während der Speichermodul 23i>dem Speichermodul 13£>in Fig. 1 entspricht.
Wenn der Speicher durch Anlegen der Betriebsspannung an die Leitung 41 aktiviert wird, werden die Signale auf der Identitätssammelleitung von den Inkrementern gesetzt. Die Identitätsinformation läuft entlang der Identitätssammelleitung und wird beim Durchlauf durch aktivierte Inkrementer bzw. Schrittschalter weitergeschaltet. Der Ausgang des 255-sten Inkrementers ist auf dem Wert 1111 1111, und der dieses Signal aufnehmende Speichermodul entspricht den in Fig. 1 für die Zeile 15. Spalte 15 dargestellten Speichergruppen. Die Ausgangswerte jedes Inkrementers bleiben während des Betriebs des Speichersystems fest; jedoch setzt sich die Identitätssammelleitung jedesmal wieder neu, wenn das Speichersystem durch Anlegen einer Betriebsspannung an die Leitung 41 eingeschaltet wird.
Während die einzelnen Speichermodulen, Komparatoren und Datenverteiler und in gewissem Umfang auch die Torschaltungen nicht vollständig perfekte Ausbeuten zu haben brauchen, wird bei dem beschriebenen &5 Ausführungsbeispiel unterstellt, daß die Identitätssammelleitung, die Inkrementer und die gemeinsame Adressen- und Datensammelleitung funktionsfähig sind.
Da jedoch diese Sammelleitungen in der Regel eine hohe Ausbeute und Zuverlässigkeit haben und da die Inkrementer relativ einfach aufgebaute Schaltungen sind, liegen Störungen aufgrund dieser Komponenten in erträglichem Rahmen. Tatsächlich ist der Ertragsverlust nicht größer als der Ausschuß aufgrund der Zerteilung eines Scheibchens.
fis sei angenommen, daß die Adresse 0000 0000 über die gemeinsame Adressen- und Datensammelleitung 33a bis 33p an den Speicher angelegt wird. Die Signale an den Leitungen 33a bis 33c/ (0000) werden nach Durchlauf der Torschaltung 31a vom Komparator 25a mit den Signalen auf den Leitungen 35a bis 35c/, also mit 0000 verglichen. Als Vergleichsergebnis erscheint in diesem Falle ein Ausgangssignal auf der Leitung 37a, durch das der Speicher 23a aktiviert wird. Da das Ausgangssignal des bedingten Inkrementers 29a 0000 0001 ist, wird in ähnlicher Weise auch der Speichermodul 396 gewählt das heißt, es erscheint ein Signal auf der Leitung 37b. Tatsächlich werden die ersten sechzehn funktionsfähigen Speichermodulen für die Adresse 0000 0000 gewählt. Die Nullwerte auf den Leitungen 33e bis 33p wählen nach Durchlauf durch die Torschaltungen, z. B. die Torschaltung 31a, jeweils eine besondere Stelle in den gewählten Speichermodulen, jede gewählte Stelle wird von den Datenverteilern mit einer verschiedenen Leitung der gemeinsamen Adressen- und Datensammelleitung gekoppelt. So nimmt beispielsweise der Verteiler 27a das Signal 0000 auf, während der Datenverteiler 27b das Signal 0001 empfängt, und jeder dieser Verteiler koppelt die gewählte Speichermodulstelle zu einer anderen Leitung der Adressen- und Datensammelleitung durch. In ähnlicher Weise richten die Datenverteiler der restlichen vierzehn angewählten Speichermodulen Daten auf eine oder von einer anderen Datenleitung. Diese Adresse (0000 0000) entspricht der Anwahl der Spalte 0 der Platte 16 in Fig. 1.
Hieraus wird klar, daß bei dem beschriebenen Ausführungsbeispiel ein 4 kbit χ 16 Speicher gewonnen wird, wenn nur sechzehn Speichermodulen auf einem vorgegebenen Scheibchen wirksam sind. Wenn weitere sechszehn Speichermodulen auf einem vorgegebenen Scheibchen wirksam sind, ergibt sich ein 8kbitxl6 Speicher, und wenn 256 Speichermodulen wirksam sind, so ergibt sich 64kbit χ 16 Speicher. In ähnlicher Weise würde die Adresse 0001 0000 (oder eine andere Adresse) eine andere Gruppe von sechzehn Speichermodulstellen (jeweils in unterschiedlichen Modulen) mit verschiedenen Leitungen der Sammelleitung 33 koppeln.
In einigen Fällen können mehr als die gewünschte Anzahl von Speichermodulen auf einem vorgegebenen Scheibchen wirksam sein. Diese Modulen können zum Ersatz anderer und ausgefallener Modulen verwendet werden. Um einen Modul »zu ersetzen«, wird die ansteuerbare Verbindung zum ausgefallenen Modul geöffnet und die Verbindung zu einem bisher noch nicht benutzten Modul geschlossen. Wenn erneut Betriebsspannung an die Leitung 41 angelegt wird, so erfolgt durch die Inkrementer (automatisch) eine Reorganisation des Speichers.
Es kann vorkommen, daß weniger als die erforderlichen funktionsfähigen Speichermodulen auf einem Einzeischeibchen vorhanden sind, so daß es erwünscht ist, mehrere Scheibchen miteinander zu koppeln, um die brauchbaren Modulen auf jedem Scheibchen maximal auszunutzen. Wenn beispielsweise 16 bit-Worte ver-
wendet werden und ein bestimmtes Scheibchen 63 brauchbare Modulen aufweist, so bleiben fünfzehn Modulen unbenutzt (sofern nicht kürzere Wortlängen verwendet werden). In Fig. 2 sind drei Scheibchen 77, 78 und 79 in Reihe an eine gemeinsame Identitätssammelleitung 75 und parallel an eine gemeinsame Adressen- und Datensammelleitung 76 angeschaltet. Die Identitätsleitungen der einzelnen Scheibchen wirken wegen ihrer Serienschaltung als eine Sammelleitung. Wenn daher das Ausgangssignal des zuletzt aktivierten Inkrementers bzw. Schrittschalters auf dem Scheibchen 77 0010 1000 ist, so ergibt sich am Ausgang des ersten aktivierten Inkrementers auf dem Scheibchen 78 das Signal 0010 1001. Dies ermöglicht eine beliebige Speichergröße selbst bei geringer Ausbeute an einem vorgegebenen Scheibchen oder einer vorgegebenen Scheibchengruppe.
Es ist klar, daß bei dem in Fig.3 dargestellten Speichersystem alle der Identitätssammelleitung und der gemeinsamen Adressen- und Datensammelleitung (zumindest vom Eingang des Scheibchens zum letzten brauchbaren Speichermodul auf demselben Scheibchen) zugeordneten Leitungen selbst für das Scheibchenspeichersystem funktionell brauchbar sein müssen. Wenn auch die Herstellung derartiger Leitungen und der zugehörigen Inkrementerbei der Identitätssammelleitung mit hoher Ausbeute, also Zuverlässigkeit erfolgt, kann das Erfordernis der Funktionsfähigkeit aller dieser Leitungen zumindest bei großen Matrixanordnungen zu nicht mehr tolerierbaren Fehlern und Ertragseinbußen führen. Durch Verwendung einer Hierarchie von Sammelleitungen, die jeweils unterschiedlichen Gruppen von Speichermodulen zugeordnet sind, können die Ausbeute-einbußen bei den Sammelleitungen und Speichermodulen verringert werden. Eine theoretische Analyse zeigt, daß zwischen 2 bis 3 (tatsächlich die Zahl »e«) Speichermodulen pro Sammelleitungszweig das optimale Verhältnis der Speichermodulen zu Sammelleitungen darstellt; bei dem beschriebenen Ausführungsbeispiel wurden in erster Linie aus topographischen Überlegungen heraus vier Speichermodulen pro Sammelleitungszweig gewählt.
In Fig.4 ist eine gemeinsame Adressen- und Daten-Hauptsammelleitung 50 und ein Identitätssammelleitungs-Hauptabschnitt 51 gezeigt, wobei letzterer mit dem Eingang eines Sammelleitungsschnittstellenmoduls 52 verbunden ist. Die Adressen- und Daten-Hauptsammelleitung 50 ist parallel zum Schnittstellenmodul 52 angeordnet, während die Identitätssammelleitungs-Hauptabschnitte in Reihe geschaltet sind. Bei dem beschriebenen Ausführungsbeispiel werden die Hauptsammelleitungen im Mittelbereich eines Scheibchens ausgebildet, wo die Ausbeuten in der Regel höher sind. Der Sammelleitungssciinittstellenmodul 52 weist mehrere Verknüpfungsglieder zur Verbindung (ansteuerbare Verbindung) der Adressen- und Datensammelleitung 50 mit der sekundären Adressen- und Datensammelleitung 67 und zur Verbindung der Identitätssammelleitung 51 mit einer sekundären Identitätssammelleitung 57 auf. Beide sekundären Sammelleitungen enthalten die gleiche Zahl von Leitern wie die entsprechenden primären Sammelleitungen. Im Modul 52 werden die ansteuerbaren Verbindungen zwischen den Sammelleitungen durch Eizelglieder bzw. -verbindungen 53 hergestellt, welche alle Verknüpfungsglieder innerhalb des Moduls 52 speisen. Selbstverständlich können auch andere ansteuerbaren Verbindungen im Modul 52 benutzt werden. Wenn die ansteuerbare Verbindung im Modul 52 nicht hergestellt ist, durchläuft der Identitätssammelleitungsabschnitt 51 den Modul 52 und vereinigt sich mit dem Sammelleitungsabschnitt 63; wenn dagegen die ansteuerbare Verbindung hergestellt ist, ·' wird die Identitätssammelleitung 51 mit der Sammelleitung 57 und der Sammelleitungsabschnitt 61 mit dem sekundären Sammelleitungsabschnitt 63 in Serie geschaltet.
Der Sammelleitungsschniitstellenmodul 54 kann
ίο identisch dem Modul 52 ausgebildet sein und ebenfalls eine ansteuerbare Verbindung in Form eines Verbindungselementes 69 aufweisen, welche die sekundären Sammelleitungen 57 bzw. 67 an die Sammelleitungszweige ankoppelt. In Fig.4 ist eine einzige Sammellei- lung (Sammelleitung 65) sowohl für den Identitätssammelleitungszweig als auch für den Adressen- und Datensammeiieitungszweig gezeigt; diese Sammelleitungen weisen jedoch jeweils die gleiche Anzahl getrennter Leitungen in ihren zugehörigen Sekundär- und Hauptsammelleitungen auf. Wenn die Verbindung über das Verbindungselement 69 hergestellt ist, so übertragen diese Leitungen in dem Sammelleitungszweig 95 die Identitätsinformation und liegen mit den entsprechenden Leitungen der sekundären Identitäts-Sammelleitungen 57 und 58 in Reihe. Die Leitungen des Sammelleitungsabschnitts 65, die zur Übertragung der Adressen- und Dateninformation dienen, sind zu der sekundären Sammelleitung 67 parallel geschaltet. Wie im Falle des Moduls 52 wird der sekundäre Sammelleitungsabschnitt 57 direkt mit dem sekundären Sammelleitungsabschnitt 58 durchverbunden, wenn die ansteuerbare Verbindung des Moduls 54 nicht hergestellt ist.
Wie oben erwähnt, sind bei dem beschriebenen Ausführungsbeispiel vier Speichermodulen 72 an jeden der in F i g. 4 gezeigten Sammelleitungszweige 65 und 66 angeschaltet. Jeder der Speichermodulen 72 kann ähnliche oder identische Ausbildung mit den in F i g. 3 dargestellten Speichermodulen 23a und 23b haben, und jeder weist eine ansteuerbare Verbindung auf, welche das Anlegen der Betriebsenergie an die Modulen ermöglicht, wenn die Modulen funktionsfähig sind. Jedem Speichermodul 72 sind eine Identifizierungslogik und Verknüpfungsglieder 73 zugeordnet, die dem Komparator 25a, dem Verteiler 27a und der Torschaltung 31a bei dem Modul 23a der Fig.3 entsprechen. Jeder Speichermodul 72 und die zugehörigen Identifizierungslogik und Verknüpfungsglieder 73 sind mit der entsprechenden Zweigsammelleitung in der gleichen Weise wie der Speichermodul 23a, der Komparator 25a, der Datenverteiler 27a und die Torschaltung 31a mit der Adressen- und Datensammelleitung 33 und der Identitätssammelleitung 35 in Fig.3 gekoppelt. Diejenigen Leitungen jeder Zweigsammelleitung, z. B. des Sammelleitungszweiges 65, welche die Identitätssammelleitungen enthalten, sind über entlang den Identitätssammelleitungszweigen angeordnete bedingte Inkrementer ähnlich den bedingten Inkrementern 29a und 296 in der Identitätssammelleitung gemäß Fig.3 miteinander verbunden.
Bei dem Ausführungsbeispiel gemäß F i g. 4 sind zwei zusätzliche Identifizierungssammelleitungs-Schnittstellenmodulen zwischen den sekundären Sammelleitungen 58 und 60 angeordnet von denen jeder die Möglichkeit
«5 der Herstellung einer wahlfreien Verbindung zu einer Zweigsammelleitung bietet. Jeder Sammelleitungszweig weist auch hier vier Speichermodulen auf, weiche dieselbe Anordnung wie die dem Sammelleitungszweig
65 zugeordneten Speichermodulen haben. Eine beliebige Anzahl von sekundären Sammelleitungen können entlang der Hauptsammelleitung angeordnet werden. Bei dem beschriebenen Ausführungsbeispiel sind alle Sammelleitungen, Speichermodulen und zugehörigen Schaltungselemente auf einem einzigen Scheibchen hergestellt.
Es sei angenommen, daß eine Vielzahl von Modulen 52 in der Anordnung gemäß F i g. 4 entlang der Adressen- und Daten-Hauptsammelleitung 50 und in in Reihe mit der Identitätssammelleitung angeordnet sind. Zunächst wird in einem Test bestimmt, ob die sekundären Sammelleitungen funktionsbereit sind. So werden beispielsweise die sekundären Identitätssammelleitungen 57, 58, 60 und 61 und die Adressen- und Datensammelleitung 67 auf Funktionsfähigkeit überprüft. Sind sie funktionsfähig, so wird die wahlfreie Verbindung innerhalb des Moduls 52 hergestellt, wodurch die sekundären Sammelleitungen 67 Teil der Hauptsammelleitungen werden. Danach werden alle Sammelleitungszweige, z. B. der Zweig 65 einzeln auf Funktionsfähigkeit überprüft. Wenn beispielsweise der Sammelleitungszweig 65 funktionsfähig ist, wird die wahlfreie Verbindung 69 hergestellt, wodurch der Sammelleitungszweig 65 in die Hauptsammelleitung des Speichers einbezogen wird. Wenn andererseits der Sammelleitungszweig 66 defekt ist, so wird die wahlfreie Verbindung 70 nicht hergestellt, so daß der Sammelleitungszweig 66 von dem Rest der Sammelleitungen auf dem Scheibchen isoliert bleibt.
Nach der Überprüfung (oder dem Test) der Sammelleitungen werden die funktionsfähigen Speichermodulen in der anhand von F i g. 3 beschriebenen Weise mit den ihnen zugeordneten funktionsfähigen Sammelleitungszweigen verbunden bzw. gekoppelt. In der Praxis kann es erwünscht sein, zunächst die einem Sammelleitungszweig zugeordneten Speichermodulen zu testen, und wenn keiner der Modulen (oder wenige Modulen) funktionsfähig sind, auf das Anschließen eines selbst funktionsfähigen Sammelleitungszweiges an die sekundäre Sammelleitung zu verzichten. Hierdurch wird eine unnötige Belastung der Sammelleitungen vermieden.
Im folgenden wird auf F i g. 5 eingegangen, in der ein alternatives Ausführungsbeispiel der Erfindung mit in Serie geschalteten Speichermodulen dargestellt ist. Jeder Speichermodul ist geeignet ausgebildet, um Informationen in Serienform aufzunehmen und zu übertragen. Diese Speichermodulen sind selbst nicht dargestellt; sie sind jedoch an die Torschaltung 82 in der in F i g. 3 beschriebenen Weise angeschaltet. Bei dem Ausführungsbeispiel gemäß Fi g. 5 sind mehrere Leitungen, z. B. eine Betriebsstromleitung 86, eine Identifizierungs-Synchronisationsleitung 94, eine Identifizierungswertleitung 95, eine Synchronisationseingabeleitung 87, eine Taktleitung 88, eine Leitung 89 für Befehle, Adressen und Daten, eine Synchronisationsausgabeleitung 90, eine Datenausgabeleitung 91 und eine Erdleitung 92 vorgesehen. Diese Leitungen finden anstelle der Identitätssammelleitung und der gemeinsamen Adressen- und Datensammelleitung des Ausführungsbeispiels gemäß F i g. 3 Verwendung.
Eine beispielsweise ähnlich den Torschaltungen 31a und 316 in F i g. 3 aufgebaute Torschaltung 82 dient zum selektiven Durchlassen von Signalen auf den Leitungen 87—91, 94 und 95 zum Speichermodul. Ein Identifizierungsmodul 84, der zum Weiterschalten des Identifizierungswertsignals auf der Leitung 95 dient, erhält seine Betriebsspannung zusammen mit der Torschaltung 82 über eine ansteuerbare Verbindung 83 und die Leitung 93. Die Leitung 93 ist auch mit dem Speichermodul verbunden und dient zum Zuführen des Betriebsstroms bzw. der Betriebsspannung zum Speicher. Diese Leitung kann ebenfalls zur Versorgung des bei dem Speichermodul verwendeten Komparators dienen. In Fig.5 nicht gezeigt, jedoch bei diesem Ausführungsbeispiel verwendet, sind in bekannter Weise aufgebaute und arbeitende Komparatoren. Diese Komparatoren dienen demselben Zweck wie die Komparatoren 25a und 256. Sie sind jedoch zur Aufnahme und zum Vergleich von Seriensignalen geeignet. Da bei diesem Ausführungsbeispiel nur eine einzige Datenleitung verwendet wird, bedarf es hier keiner Datenverteilung.
Bei diesem Ausführungsbeispiel wird der Identitätswert in Serienform über die Leitung 95 übertragen, und diese Übertragung wird durch Zeitgabesignale auf der I. D. Synchronisationsleitung 94 synchronisiert. Wenn die wahlfreie Verbindung, z. B. die Verbindung 83 hergestellt ist, so schaltet der Identifizierungsmodul 84 den über die Leitung 95 übertragenen Identifizierungswert (um eine binäre Eins) weiter. Dieses Ausführungsbeispiel arbeitet daher in ähnlicher Weise wie das zuvor erläuterte Ausführungsbeispiel. Es hat dabei den ersichtlichen Vorteil, aß es weniger Sammelleitungen bedarf.
Die restlichen, in F i g. 5 gezeigten Leitungen, z. B. die Leitungen 87 bis 91, dienen zur Betätigung des Speichers. Die Leitung 87 dient der Anzeige an die Speichermodulen, daß auf der Leitung 89 Daten folgen werden. Die Synchronisationsausgabeleitung 90 wird von dem gewählten Speichermodul zu der Anzeige verwendet, daß eine Information von diesem Modul gelesen wird.
Das Serien-Ausführungsbcispicl arbeitet im Prinzip ähnlich dem Ausführungsbeispiel nach F i g. 3. Zunächst werden die Speichermodulen getestet, um festzustellen, ob sie funktionsfähig sind. Ist ein spezieller Modul funktionsfähig, so wird die wahlfreie Verbindung, z. B. die Verbindung 83 hergestellt. Der Identitätsmodul 84 schaltet sodann den an seinem Eingang anstehenden Identitätswert um eine binäre Eins weiter. Wenn dagegen die wahlfreie Verbindung 83 nicht hergestellt worden ist, so wird der am Eingang des Moduls 84 anstehende Identitätswert unverändert durch den Modul übertragen, d. h. nicht weitergeschaltet. Wie im Fall des Ausführungsbeispiels gemäß F i g. 3 kann eine beliebige Anzahl von Speichermodulen auf einem Scheibchen zusammen mit den Sammelleitungen und den weiterschaltenden Identifizierungsmodulen angeordnet werden: Ferner können auch bei diesem Ausführungsbeispiel getrennte Scheibchen in der in F i g. 2 dargestellten und erläuterten Weise kombiniert und eine Hierarchie von Sammelleitungen verwendet werden.
Hierzu 3 Blatt Zeichnungen

Claims (9)

Patentansprüche:
1. Anordnung zum elektrischen Verbinden von auf einem Halbleiterscheibchen aufgebauten Schaltungseinheiten, von denen einige funktionsfähig und einige funktionsunfähig sind, mit einer mit den Schaltungseinheiten in Verbindung stehenden, der Nachrichtenverbindung dienenden ersten gemeinsamen Sammelleitung, dadurch gekennzeichnet, daß eine ein Identifizierungssignal zu den Schaltungseinheiten (23a, 23b) übertragende zweite Sammelleitung (35a ... 35h) auf dem Halbleiterscheibchen (IU) angeordnet ist, in die eine das Identifizierungssignal entlang der zweiten Sammelleitung in Abhängigkeit von der Funktionsfähigkeit der jeweiligen Schaltungseinheiten selektiv ändernde Schrittschalteinrichtung (29a, 29b; 84) eingeschaltet ist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schrittschalteinrichtung (84) mit einem serien-kodierten digitalen Eingangssignal beaufschlagbar und zum Weiterschalten dieses digitalen Eingangssignals geeignet ausgebildet ist.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schrittschalteinrichtung (29a, 29b) mit Paralleleingängen zur Aufnahme eines parallel übertragenen digitalen Signals versehen und zum Weiterschalten dieses Signals geeignet ausgebildet ist.
4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß mehrere Komparatoren (25a, 25Z^JeWeUs mit der ersten Sammelleitung (33), mit der zweiten Sammelleitung (35) und mit einer zugehörigen Schaltungseinheit (23a, 23b) verbunden und zum Vergleich eines Signals auf der ersten Sammelleitung (33) mit einem Signal auf der zweiten Sammelleitung (35) und zum Anlegen eines von dem Vergleichsergebnis abhängigen Signals an die zugehörige Schaltungseinheit (23a, 23b) vorgesehen sind.
5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Vielzahl von eine wählbare Kopplung zu den Schaltungseinheiten (23a, 23ÖJ herstellenden ansteuerbaren Verbindungselementen vorgesehen ist.
6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Schaltungseinheiten als Speicher (13; 23) ausgebildet sind.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß mehrere Multiplexschaltungen (27a, 27b) vorgesehen sind, die jeweils zum Abtasten eines Signals auf der zweiten Sammelleitung (35) und zum davon abhängigen Leiten von Information aus einem zugehörigen Speicher (23a, 236,) zur ersten Sammelleitung (33) mit der ersten Sammelleitung, der zweiten Sammelleitung und dem zugehörigen Speicher gekoppelt sind.
8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß wenigstens eine der Sammelleitungen (33,35; 50,51) eine Hauptsammelleitung (51) und eine sekundäre Sammelleitung (57) aufweist und daß ein ansteuerbares Verbindungselement (53) zwischen der Hauptsammelleitung (51) und der sekundären Sammelleitung (57) angeordnet ist.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß die sekundäre Sammelleitung (57) über eine ansteuerbare Verbindung (69, 70) mit einer Vielzahl von Sammelleitungszweigen (65, 66) verbunden ist, und daß die Speicher (72) an die Sammelleitungszweige (65,66) angeschaltet sind.
DE2633079A 1975-07-28 1976-07-22 Anordnung zum elektrischen Verbinden von auf einem Halbleiterscheibchen aufgebauten Schaltungseinheiten mit einer gemeinsamen Sammelleitung Expired DE2633079C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/599,709 US4007452A (en) 1975-07-28 1975-07-28 Wafer scale integration system

Publications (3)

Publication Number Publication Date
DE2633079A1 DE2633079A1 (de) 1977-02-03
DE2633079B2 true DE2633079B2 (de) 1981-06-25
DE2633079C3 DE2633079C3 (de) 1982-03-11

Family

ID=24400753

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2633079A Expired DE2633079C3 (de) 1975-07-28 1976-07-22 Anordnung zum elektrischen Verbinden von auf einem Halbleiterscheibchen aufgebauten Schaltungseinheiten mit einer gemeinsamen Sammelleitung

Country Status (5)

Country Link
US (1) US4007452A (de)
JP (1) JPS5845818B2 (de)
DE (1) DE2633079C3 (de)
GB (1) GB1550943A (de)
HK (1) HK13685A (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4250570B1 (en) * 1976-07-15 1996-01-02 Intel Corp Redundant memory circuit
US4164041A (en) * 1977-01-27 1979-08-07 Bell Telephone Laboratories, Incorporated Memory organization to distribute power dissipation and to allow single circuit pack memory growth
US4159541A (en) * 1977-07-01 1979-06-26 Ncr Corporation Minimum pin memory device
US4398248A (en) * 1980-10-20 1983-08-09 Mcdonnell Douglas Corporation Adaptive WSI/MNOS solid state memory system
US4148099A (en) * 1978-04-11 1979-04-03 Ncr Corporation Memory device having a minimum number of pins
US4145760A (en) * 1978-04-11 1979-03-20 Ncr Corporation Memory device having a reduced number of pins
US4254477A (en) * 1978-10-25 1981-03-03 Mcdonnell Douglas Corporation Reconfigurable memory circuit
US4354217A (en) * 1980-07-07 1982-10-12 Burroughs Corporation Automatic power disconnect system for wafer scale integrated circuits
GB2128382B (en) * 1980-08-21 1984-10-10 Burroughs Corp Conditionally-powered cells including wafer scale integrated circuit
FR2520896B1 (fr) * 1982-02-01 1987-06-05 Merlin Gerin Dispositif d'adressage des cartes d'un automate programmable pour la securite des echanges sur le bus
JPS58207654A (ja) * 1982-05-28 1983-12-03 Nippon Telegr & Teleph Corp <Ntt> 機能モジユ−ルの接続方法およびその接続指定信号生成回路
GB2153567A (en) * 1984-01-12 1985-08-21 Sinclair Res Ltd Arrangements for enabling the connection of one or more additional devices to a computer
US4703436A (en) * 1984-02-01 1987-10-27 Inova Microelectronics Corporation Wafer level integration technique
GB8403229D0 (en) * 1984-02-07 1984-03-14 Standard Telephones Cables Ltd Wafer scale integrated circuit
US4819205A (en) * 1985-03-25 1989-04-04 Motorola, Inc. Memory system having memory elements independently defined as being on-line or off-line
JPS6221947A (ja) * 1985-07-20 1987-01-30 塚本 巽 隅棟の施工方法
US5587962A (en) * 1987-12-23 1996-12-24 Texas Instruments Incorporated Memory circuit accommodating both serial and random access including an alternate address buffer register
US5093807A (en) 1987-12-23 1992-03-03 Texas Instruments Incorporated Video frame storage system
US5287345A (en) * 1988-02-04 1994-02-15 The City University Data handling arrays
GB9112776D0 (en) * 1991-06-13 1991-07-31 Univ City A wafer scale integrated circuit
DE69033438T2 (de) 1989-04-13 2000-07-06 Sandisk Corp Austausch von fehlerhaften Speicherzellen einer EEprommatritze
DE4033981A1 (de) * 1989-10-26 1991-05-02 Olympus Optical Co Speicherkartenvorrichtung mit einem halbleiterspeicher
EP0446002B1 (de) * 1990-03-05 1997-08-06 Fujitsu Limited Auf einem Wafer integrierter Speicher mit Multibitzugang und System mit demselben Speicher
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5498990A (en) * 1991-11-05 1996-03-12 Monolithic System Technology, Inc. Reduced CMOS-swing clamping circuit for bus lines
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture
DE69226150T2 (de) * 1991-11-05 1999-02-18 Hsu Fu Chieh Redundanzarchitektur für Schaltungsmodul
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
AU4798793A (en) * 1992-08-10 1994-03-03 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
JP3919213B2 (ja) * 1993-09-30 2007-05-23 マクロニクス インターナショナル カンパニイ リミテッド 不揮発性状態書込みを備えた自動テスト回路
US5473193A (en) * 1994-01-06 1995-12-05 Harris Corporation Package for parallel subelement semiconductor devices
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5822256A (en) * 1994-09-06 1998-10-13 Intel Corporation Method and circuitry for usage of partially functional nonvolatile memory
US5610866A (en) * 1994-10-31 1997-03-11 Sgs-Thomson Microelectronics, Inc. Circuit structure and method for stress testing of bit lines
JP3718008B2 (ja) * 1996-02-26 2005-11-16 株式会社日立製作所 メモリモジュールおよびその製造方法
US6028781A (en) * 1996-12-19 2000-02-22 Texas Instruments Incorporated Selectable integrated circuit assembly and method of operation
US6418506B1 (en) 1996-12-31 2002-07-09 Intel Corporation Integrated circuit memory and method for transferring data using a volatile memory to buffer data for a nonvolatile memory array
US5815427A (en) * 1997-04-02 1998-09-29 Micron Technology, Inc. Modular memory circuit and method for forming same
US6119189A (en) * 1997-09-24 2000-09-12 Intel Corporation Bus master transactions on a low pin count bus
US6131127A (en) * 1997-09-24 2000-10-10 Intel Corporation I/O transactions on a low pin count bus
US6157970A (en) * 1997-09-24 2000-12-05 Intel Corporation Direct memory access system using time-multiplexing for transferring address, data, and control and a separate control line for serially transmitting encoded DMA channel number
US5991841A (en) * 1997-09-24 1999-11-23 Intel Corporation Memory transactions on a low pin count bus
US6067594A (en) * 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
TWI236017B (en) * 2004-02-11 2005-07-11 Winbond Electronics Corp Device and method of the semiconductor memory using dividing the memory region to compensate the defects
DE102004041731B3 (de) * 2004-08-28 2006-03-16 Infineon Technologies Ag Speichermodul zum Bereitstellen einer Speicherkapazität
US7627732B2 (en) * 2006-06-23 2009-12-01 International Business Machines Corporation Memory systems for automated computing machinery
US7624245B2 (en) * 2006-06-23 2009-11-24 International Business Machines Corporation Memory systems for automated computing machinery
JP6269021B2 (ja) * 2013-12-17 2018-01-31 日本精工株式会社 ラジアルころ軸受用保持器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3475733A (en) * 1964-07-21 1969-10-28 Bell Telephone Labor Inc Information storage system
US3641661A (en) * 1968-06-25 1972-02-15 Texas Instruments Inc Method of fabricating integrated circuit arrays
US3644904A (en) * 1969-11-12 1972-02-22 Gen Instrument Corp Chip select circuit for multichip random access memory
US3644906A (en) * 1969-12-24 1972-02-22 Ibm Hybrid associative memory
US3765001A (en) * 1970-09-30 1973-10-09 Ibm Address translation logic which permits a monolithic memory to utilize defective storage cells
US3691538A (en) * 1971-06-01 1972-09-12 Ncr Co Serial read-out memory system
US3755791A (en) * 1972-06-01 1973-08-28 Ibm Memory system with temporary or permanent substitution of cells for defective cells
CA948705A (en) * 1972-07-28 1974-06-04 Robert C. Cook Method for making an integrated circuit apparatus
US3803562A (en) * 1972-11-21 1974-04-09 Honeywell Inf Systems Semiconductor mass memory
US3881175A (en) * 1973-12-26 1975-04-29 Lsi Systems Inc Integrated circuit SOS memory subsystem and method of making same

Also Published As

Publication number Publication date
JPS5231688A (en) 1977-03-10
HK13685A (en) 1985-03-08
DE2633079A1 (de) 1977-02-03
US4007452A (en) 1977-02-08
GB1550943A (en) 1979-08-22
JPS5845818B2 (ja) 1983-10-12
DE2633079C3 (de) 1982-03-11

Similar Documents

Publication Publication Date Title
DE2633079C3 (de) Anordnung zum elektrischen Verbinden von auf einem Halbleiterscheibchen aufgebauten Schaltungseinheiten mit einer gemeinsamen Sammelleitung
DE3638632C2 (de)
DE3716518C2 (de)
DE4328605C2 (de) Halbleiterspeichereinrichtung
DE2335785C3 (de) Schaltungsanordnung zum Prüfen einer Matrixverdrahtung
DE3520003C2 (de)
DE3724509A1 (de) Dynamischer ram
DE2948159A1 (de) Integrierter speicherbaustein mit waehlbaren betriebsfunktionen
DE3712178A1 (de) Halbleitereinrichtung
DE3530591C2 (de)
DE3537015A1 (de) Halbleiterspeicher
DE19807237C2 (de) Halbleiterbauelement-Testgerät
DE3200880A1 (de) Halbleiterspeicher
EP1205938A2 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
EP0186040B1 (de) Integrierter Halbleiterspeicher
DE10226585C1 (de) RAM-Speicherschaltung
EP0186051A2 (de) Integrierter Halbleiterspeicher
DE10063688A1 (de) Schaltungsanordnung zur Ansteuerung einer programmierbaren Verbindung
DE2146905A1 (de) Datenspeicher, insbesondere monoh thisch integrierter Halbleiter Daten speicher
DE2335824C3 (de) Schaltungsanordnung und Verfahren zum Prüfen der Richtigkeit von Verbindungen
EP0214508B1 (de) Integrierter Halbleiterspeicher
DE3405608C2 (de)
EP0089397A1 (de) Integrierte Speichermatrix mit nichtflüchtigen, umprogrammierbaren Speicherzellen
DE2629893A1 (de) Zellenadressierbare matrix
DE4401346C2 (de) Schaltung zum Verteilen von Abtast-und-Halte-Taktsignalen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee