DE2633079A1 - Anordnung zum verbinden bzw. integrieren einer vielzahl von getrennten speichern auf einem scheibchen - Google Patents

Anordnung zum verbinden bzw. integrieren einer vielzahl von getrennten speichern auf einem scheibchen

Info

Publication number
DE2633079A1
DE2633079A1 DE19762633079 DE2633079A DE2633079A1 DE 2633079 A1 DE2633079 A1 DE 2633079A1 DE 19762633079 DE19762633079 DE 19762633079 DE 2633079 A DE2633079 A DE 2633079A DE 2633079 A1 DE2633079 A1 DE 2633079A1
Authority
DE
Germany
Prior art keywords
bus
signal
memory
line
identity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762633079
Other languages
English (en)
Other versions
DE2633079C3 (de
DE2633079B2 (de
Inventor
Jun Marcian E Hoff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE2633079A1 publication Critical patent/DE2633079A1/de
Publication of DE2633079B2 publication Critical patent/DE2633079B2/de
Application granted granted Critical
Publication of DE2633079C3 publication Critical patent/DE2633079C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • G06F12/0669Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676Configuration or reconfiguration with decentralised address assignment the address being position dependent
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

PATENTANWÄLTE ZENZ & HELBER · D 43OO Ε33ΞΝ 1 · AM RÜHRSTcIN ι · TEL.: (02 01) 4126 87 SeiteI 147
Intel Corporation
3065 Bowers Avenue, Santa Clara, Kalifornien, V.St.A.
Anordnung zum Verbinden bzw. Integrieren einer Vielzahl von getrennten Speichern auf einem Scheibchen
Die Erfindung bezieht sich auf eine Anordnung zum wechselseitigen Verbinden einer Vielzahl von getrennten Speichern (oder anderen Schaltungen) auf einem Scheibchen. Insbesondere befaßt sich die Erfindung mit einer Anordnung dieser Art, welche defekte Speicher elektrisch ausschließt und betriebsfähige Speicher integriert.
Bei der Herstellung von integrierten Schaltungen, z. B. integrierten MOS—Schaltungen, wird eine Vielzahl identischer Schaltungen, z. B. ein Speicher gleichzeitig auf einem Scheibchen bzw. Plättchen hergestellt. Das Scheibchen wird sodann entlang einer Anrißlinie mit einer Vielzahl von Chips gebrochen, welche getrennt geprüft und gehaltert werden. Die Ausbeuten aus einem vorgegebenen Scheibchen sind kleiner als 100 % und viele Chips müssen als Ausschuß behandelt werden. Diese Herstellungsmethode hat einige Nachteile. So hat sich beispielsweise in der Halbleiterindustrie herausgestellt, daß die mit der Halterung der einzelnen Chips verbundenen Kosten einen wesentlichen Teil der Gesamtkosten der Endprodukte ausmachen. Außerdem kann die Scheibchenfläche nicht ökonomisch ausgenutzt werden, da ein beträchtlicher Teil für die Anrißlinien und die Anschlußelemente gebraucht wird. Es sind bereits viele Anstrengungen unternommen worden, nur die brauchbaren oder betriebsbereiten Schaltungen auf einem Scheibchen zu nutzen und die betriebsunfähigen Schaltungen ohne physikalische Trennung der Chips zu umgehen. Diese Technologie ist insbesondere im einleitenden Teil der US-PS 3,641,661 beschrieben.
809885/1091
Generell werden die betriebsfähigen Schaltungen oder Bauelemente auf einem Scheibchen von den nicht-betriebsfähigen Bauelementen unter Verwendungonahlfreien bzw. beliebig herstellbaren Verbindungen (discretionary connection) elektrisch getrennt. Nachdem beispielsweise ein Bauelement auf dem Scheibchen getestet ist und sich als funktionsfähig erwiesen hat, wird es mit einer Scheibchen-Sammelleitung oder einer Hauptschaltung verbunden. Zu den bekannten Techniken, die zur Herstellung wahlfreier Verbindungen verwendet werden, gehören besonders erzeugte Masken, vgl. beispielsweise US-PS 3,835,530; Sicherungen, Schmelzverbindungen o.dgl. beispielsweise gemäß US-PS 3,810,301.
Wie noch zu sehen sein wird, erfordert die Erfindung nur eine einzige wahlfreie Verbindung zum elektrischen Verbinden einer Schaltung oder eines Bauelements mit einer Scheibchen-Sammelleitung, und zwar auch dann, wenn jedes Bauelement ein gesamtes Speichersystem, z. B. ein 4k-Bit-Speicher mit wahlfreiem Zugriff enthält.
Die beschriebene Anordnung wird generell mit einem Halbleiterscheibchen verwendet, auf dem eine Vielzahl von Schaltungseinheiten angeordnet ist und das eine erste Sammelleitung als Verbindungsleitung mit diesen Einheiten aufweist. Erfindungsgemäß ist außerdem eine zweite Sammelleitung auf dem Scheibchen angebracht, über die den Schaltungseinheiten Identifizierungssignale zugeführt werden. Eine mit der zweiten Sammelleitung verbundene Schaltung, die zur selektiven Änderung der Identifizierungssignale entlang der zweiten Sammelleitung dient, ist auf dem Scheibchen angeordnet. Diese Identifizierungsschaltung kann ein Identifizierungssignal an jede funktionsfähige Schaltungs— einheit geben.
In bevorzugter Ausführungsform der Erfindung ist eine einzige wahlfreie Verbindung jedem der separaten Speicher zugeordnet, und diese Verbindung wird hergestellt (oder unterbrochen) nachdem der zugehörige Speicher getestet worden ist. Zusätzlich zu einer Zweirichtungs-Speicherleitung, die für Eingangs/Ausgangs-Daten und Adressen verwendet wird, weist das Scheibchen eine ge-
609885/109?
trennte Identifizierungs-Sammelleitung auf, mit deren Hilfe die Speicherorganisation definierbar ist. Die Identifizierungs-Sammelleitung ist mit einer Vielzahl von Inkrementern (Schrittschaltern) verbunden, von denen jeweils einer jedem Speicher zugeordnet ist. Das Signal auf der Identifizierungsleitung wird von funktionsfähigen bzw. brauchbaren Speichern fortgeschaltet und dieses Signal wird mit einer Adresse auf der Zweirichtungs-Speicherleitung zur organisierten Anwahl von Speichern verglichen.
Im folgenden wird die Erfindung anhand der Zeichnung beispielsweise näher erläutert. In der Zeichnung zeigen:
Fig. 1 eine schematische Ansicht zur Darstellung der
Lagen brauchbarer Bauelemente auf einem Scheibchen neben einer äquivalenten gedruckten Schaltungsplatte; anhand dieser Darstellung soll die Anordnung und Organisation der brauchbaren Bauelemente auf einem Scheibchen im Sinne der Erfindung erläutert werden;
Fig. 2 ein Blockschaltbild der Verbindungen zwischen
mehreren Scheibchen, die bei der Erfindung verwendet werden können;
Fig. 3 ein Blockschaltbild eines Teils eines entsprechend der Erfindung hergestellten Scheibchens, in welchem die auf dem Scheibchen angeordneten Speicher verbunden mit einer gemeinsamen Adressen- und Daten-Sammelleitung und einer Identitäts— bzw. Identifizierungs-Sammelleitung dargestellt sind;
Fig. 4 ein Blockdiagramm eines Teils eines erfindungsgemäß aufgebauten Scheibchens unter Veranschaulichung der hierarchischen Sammelleitungsstruktur; und
Fig. 5 ein Blockschaltbild eines Teils einer alternativen Ausführungsform der Erfindung unter Verwendung einer Seriendatenleitung.
Bei der Erfindung finden vorzugsweise eine Vielzahl identisch ausgebildeter Speicher oder Speichermodulen Verwendung, von denen
609885/1093
jeder einen 4k (4kxl) Speicher mit wahlfreiem Zugriff auf einem Siliciumscheibchen aufweist. Die Speicher sind unter Verwendung herkömmlicher MOS-Technologie hergestellt und können mit η-Kanal oder p-Kanal-Bauelementen, Metallgates oder polykristallinen Siliciumgates oder anderen bekannten Variationen, außerdem auch unter Verwendung der bekannten Bipolartechnologie aufgebaut werden. Das beschriebene Integrierungssystem koppelt eine Vielzahl von 4k-Speichern zur Bildung eines 64k χ 16 Speichers mit wahlfreiem Zugriff; daher ist das beschriebene System und die zugehörige Schaltung auf einem und demselben Scheibchen angeordnet. Jeder der Speichermodulen weist einen Gesamtspeicher (Speichermodul), einschließlich Eingangs- und Ausgangspuffern, Dekodierern und anderen peripheren Schaltungen auf. Wenn auch vorzugsweise statische Speicher verwendet werden, ist die Erfindung in gleicher Weise auch für dynamische Speicher geeignet. Bei Verwendung von dynamischen Speichern kann eine gemeinsame Regenerations—Synchronisierleitung auf dem Scheibchen zum gemeinsamen gleichzeitigen Regenerieren verwendet werden. Bei dem beschriebenen Ausführungsbeispiel wird eineZweirichtungs—Sammelleitung mit 16 Leitungen verwendet. Diese Sammelleitung überträgt die Adresseninformation, die Eingangsdaten und empfängt die Ausgangsdaten.
Um die Erfindung und insbesondere die Methode, mit der die Identitätssammelleitung die brauchbarenoder funktionsfähigen Speichermodulen auf dem Scheibchen ordnet, besser verständlich zu machen, wird im folgenden ein Teil eines Scheibchens neben einer äquivalenten gedruckten Schaltungsplatte anhand der Fig. 1 beschrieben. Zunächst wird auf das Teilscheibchen Bezug genommen, das eine Vielzahl von Speichermodulen 13 aufweist. Jeder Modul weist einen Gesamtspeicher, z. B. einen 4k-Speicher mit wahlfreiem Zugriff auf. Alle Speichermodulen 13 sind mit einer gemeinsamen Adressen/Daten-Sammelleitung verbunden. Es wird zunächst angenommen, daß die Speichermodulen 13 auf dem Scheibchen 10 zusammen mit der Sammelleitung herge*- stellt sind, wobei jeder der Modulen zur Feststellung seiner
809885/1093
Funktionsfähigkeit getestet wird. In Fig. 1 sind diejenigen Speichermodulen, welche als funktionsunfähig angenommen werden, mit einem X im Modulkästchen versehen. Die Speichermodulen 13a, 13b, 13c, 13d und 13q sind daher funktionsfähige Speicher.
Es wird angenommen, daß die gedruckte Schaltungsplatte 16 256 Speichermodule 13 enthält, die in sechzehn Zeilen und sechzehn Spalten organisiert sind. Sechzehn Leitungen sind mit der Platte 16 verbunden; sie dienen sowohl zum Zuführen einer Adresse zum Speichersystem als auch als Zweirichtungs-Datensammelleitung. Jeder Speicher auf der Platte 16 wird mit einer acht Bitdigitalzahl identifiziert, wobei die ersten vier Bits zur Identifizierung der Zeile und die letzten vier Bits zur Identifizierung der Spalte dienen. Der der Digitalzahl 0000 00Ό0 zugeordnete Speicher nimmt die Lage der Zeile 0 unter Spalte 0 ein, während der als 1111 1111 identifizierte Speicher in der Lage der Zeile 15, Spalte 15 ist. Wie im folgenden noch genauer beschriebenen werden wird, ist der erste brauchbare oder funktionsfähige Speichermodul 13a des Scheibchens 10 demjenigen Speichermodul äquivalent, der in Zeile 0, Spalte 0 der Platte 16 liegt. Der nächste funktionsfähige Speichermodul des Scheibchens 10 (Modul 13b) hat die Lage der Zeile 0, Spalte 1. Der siebzehnte brauchbare Speichermodul 13q ist auf der Plate 16 in Zeile 1, Spalte 0 dargestellt und positionsmäßig demzufolge mit 0001 0000 identifiziert. Die anderen Speichermodulen der Platte 16 sind in ähnlicher Weise entsprechend Fig. 1 identifiziert.
Die bei dem beschriebenen Ausführungsbeispiel auf dem Scheibchen
verwendete Identitätssammelleitung weist acht Leitungen auf. Vier der Leitungen dienen zur Übertragung einer Datenposition, welche einer Spaltenposition entspricht, während die anderen vier Leitungen der IdentitätsSammelleitung zur Übertragung eines Adressenbereichs dienen, der einer Zeilenposition entsprechend der Darstellung auf der Platte 16 entspricht.
809885/109 3
Im folgenden wird auf Fig. 3 Bezug genommen. Zwei Speicher— modulen, z. B. in Form der Modulen 13 gemäß Fig. 1 sind als Speichermodulen 23a und 23b gezeigt, mit einer gemeinsamen Adressen- und Datensammelleitung 33a bis 33p und einer Identitätssammelleitung 35a bis 35h gekoppelt. Die Speichermodulen 23a und 23b werden zusammen mit allen in Fig. 3 dargestellten Schaltungselementen und Sammelleitungen gleichzeitig auf einem einzigen Scheibchen hergestellt. Einige hundert Speichermodulen 23 werden bei dem beschriebenen Ausführungsbeispiel vorzugsweise gleichzeitig hergestellt, um sicherzustellen, daß 256 funktionsfähige Speicher gebildet werden; die Erfindung kann jedoch bei einer beliebigen Anzahl von funktionsfähigen Speichereinheiten angewendet werden (dieser Aspekt wird in Verbindung mit Fig. 2 noch genauer erläutert).
Das Scheibchen, auf den die Speichermodulen 23a und 23b aufgebaut sind, weist eine gemeinsame Betriebsspannungsleitung 41 auf, die mit jedem der Speichermodulen, Torschaltungen 31a und 31b und bedingten Inkrementern (Schrittschaltern) 29a und 29b über eine wahlfreie Verbindung 39a bzw. 39b verbunden ist. Andere Betriebsspannungsverbindungen zu den Komparatoren 25a und 25b und Datenverteilern 27a und 27b sind von dem zugehörigen Speichermodul hergestellt, jedoch in Fig. 3 nicht gezeigt. Bei dem beschriebenen Ausführungsbeispiel sind diese wahlfreien Verbindungen in der Fabrikation "offen" und werden nach dem Prüfen jedes Speichermoduls geschlossen, wobei die betriebsfähigen Speichermodulen permanent an der Betriebsspannungsleitung 41 anliegen. Verwendet werden kann irgendeine herkömmliche wahlfreie Verbindung, z. B. Schmelzverbindungen, laser-gebildete Verbindungen, maskendefinierte Verbindungen, durch Bonden hergestellte Verbindungen oder Verbindungen über programmierbare Bauelemente, z. B. Bauelemente mit isolierter, schwebender Gate-Elektrode, die durch Avalanche Injektion, Tunneleffekt oder andere Phänomene geladen werden. Jeder Speicher ist außerdem permanent mit einer Masse- bzw. Erdleitung 43 verbunden.
Jedem Speichermodul ist eine Identifizierungslogik und eine Tor-
609885/109 3"
schaltung zugeordnet. Bei dem Speichermodul 23a weisen diese Schaltungsteile den Komparator 25a, den Datenverteiler 27a, den Inkrementer bzw. Schrittschalter 29a und die Torschaltung 31a auf. Der Komparator 25a und der Datenverteiler 27a sind mit den acht Leitungen 35a bis 35h der Identitätssammelleitung verbunden. Die Inkrementer 29 sind entlang der Identitätssammelleitung angeordnet, wobei ein Inkrementer für jeden Speichermodul vorgesehen ist. Der Verteiler und der Komparator sind für jeweils einen Modul mit der Identitätssammelleitung derart gekoppelt, daß sie das Ausgangssignal des vorhergehenden Inkrementers bzw. Schrittschalters abtasten. Mit anderen Worten, der Komparator 25b und der Datenverteiler 27b sind am Ausgang des bedingten Inkrementers 29a an die Identitätssammelleitung angeschaltet. In entsprechender Weise würden Komparator und Datenverteiler des nächstfolgenden Modulen (nicht gezeigt) am Ausgang des bedingten Inkrementers bzw. Schrittschalters 29b an die Identitätssammelleitung angeschaltet.
Jeder Komparator 25 weist eine Einrichtung zum Vergleichen von zwei 4-Bit-Digitalsignalen und eine Einrichtung auf, die bei Identität der beiden 4-Bit-Digitalsignale ein Ausgangssignal entwickelt. Der Komparator 25a vergleicht das Signal auf der Leitung 35a bis 35d mit den Signalen auf der Leitung 33a bis 33d (nachdem die zuletzt genannten Signale die Torschaltung 31a durchlaufen haben) und entwickelt ein Ausgangssignal auf der Chip-Wählleitung 37a, wenn die beiden Digitalsignale identisch sind. Bei Anstehen des Chip-Wählsignals auf der Leitung 37a ist für den Speichermodul 23a erkennbar, daß er von der von der Sammelleitung 33 anstehenden Adresse angesteuert ist. In ähnlicher Weise zeigt ein auf der Leitung 37b vom Kompaictor 27b anstehendes Signal an, daß der Speichermodul 23b gewählt ist. Als Komparatoren können herkömmliche Schaltungen verwendet werden.
Der Datenverteiler 27a ist eine Multiplexeinrichtung zur Ankopplung der Datenleitung 45a an eine der gemeinsamen Adressen-Daten-Sammelleitungen 30a bis 30p (über die Torschaltung 31a) entsprechend dem Datenverteilungssignal auf den Datenpositions-
60988S/1093
leitungen 35e bis 35h der Identitätssammelleitung. Tatsächlich ist der Verteiler 27a ein Schalter, welcher die in den oder aus den Speichermodul 23a fließenden Daten zu einer der sechzehn Adressen- und Datenleitungen 33a bis 33p durchkoppelt. Daher kann der Verteiler 27a in einer bekannten Weise aufgebai sein. In ähnlicher Weise richtet auch der Datenverteiler 27b die einlaufenden oder abgehenden Daten des Speichermodulen 23b von der Leitung 45b zu einer der sechzehn Adressen- und Datensammelleitungen. Jeder Verteiler 27 auf dem Scheibchen erfüllt die gleiche Punktion und ist daher mit den ihn zugeordneten Speichermodulen, der Sammelleitung 33 und der Leitung 35e bis 35h der Identitätssammelleitung 35 verbunden.
Jeder bedingte Inkrementer, z. B. der Inkrementer 29a, nimmt ein acht Bitdigitalsignal auf und entwickelt selektiv ein Ausgangssignal, daß gleich dem Eingangssignal plus einer binären Eins ist. Wenn daher das Signal 0000 0000 am Eingang des bedingten Inkrementers bzw. Schrittschalters 29a ansteht, und wenn dieser Inkrementer über die wahlfreie Verbindung 39a eine Betriebsspannung von der Leitung 41 erhält, so gibt der Inkrementer bzw. Schrittschalter 29 an seinem Ausgang 0000 0001 ab. Selbstverständlich können auch andere permantente Betriebsspannungs— verbindungen erforderlich sein, die gewährleisten, daß die Inkrementer bei nicht-schaltenden Funktionen geeignet arbeiten. Ein Ende der Identitätssammelleitung 35 ist mit Masse bzw. Erde verbunden und wenn daher 256 bedingte Inkrementer bzw. Schrittschalter von der Leitung 41 aktiviert werden, so ergibt sich am Ausgang des letzten Inkrementers das Singal 1111 1111. Jedoch schaltet ein bedingter Inkrementer nur weiter, wenn er an der Betriebsspannungsleitung 41 liegt. Wenn beispielsweise die wahlfreie Verbindung 39b hergestellt ist, so schaltet der bedingte Inkrementer 29b. Wenn derselbe Inkrementer jedoch keine Betriebsspannung von der Betriebsspannungsleitung 41 erhält, so durchläuft das am Eingang des Inkrementers anstehende Signal diesen ohne eine Beeinträchtigung. Wenn die Verbindung 39a nicht, die Verbindung 39b jedoch hergestellt ist, so erscheint der am Eingang des bedingten Inkrementers 29a anstehende Binärwert 0000 1111 an dessen Ausgang unverändert, während der
R09885/1 093
Ausgang des bedingten Inkrementers 29b den Binärwert 0001 0000 darstellt.
Eine Vielzahl von bedingten Inkrementern sind entlang der Identitätssammelleitung angeordnet, wobei jeweils einer jedem Speichermodul zugeordnet ist. Verschiedene bekannte Schrittschaltungen können als bedingte Inkrementer verwendet werden. Da die Inkrementer jeweils nur dann schalten, wenn das Speichersystem Energie erhält (wenn das System zunächst eingeschaltet ist), können diese Schaltungen langsam arbeiten und geringen Energieverbrauch haben.
Jede Torschaltung 31 wird zur Kopplung der gemeinsamen Adressen- und Datensammelleitung mit dem Speichermodulen, dem Vergleicher und dem Datenverteiler verwendet, jedoch nur in dem Falle, daß die wahlfreie Verbindung (discretionary connection) des zugehörigen Speichermodulen hergestellt ist. Jede Torschaltung weist eine Vielzahl von Übertragungs- oder UND-Verknüpfungsgliedern auf. Die Torschaltung 31a koppelt die gemeinsame Adressen- und Datensammelleitung 33 mit dem Komparator 25a, dem Datenverteiler 27b und dem Speichermodul 23a, wenn die wahlfreie Verbindung 39a hergestellt ist. Genauer gesagt, koppelt die Torschaltung 31a die Leitungen 33a, 33b, 33c und 33d sowohl mit dem Komparator 25a als auch dem Datenverteiler 27a. Die restlichen zwölf Leitungen der gemeinsamen Adressen- und Datensammelleitungen 33e bis 33p werden über die Torschaltung 31a an den Datenverteiler 27a und den Speichermodul .23a angekoppelt. Die Adressensignale auf den Leitungen 33a bis 33m dienen zur Wahl einer Speichermodulgruppe und einer Stelle innerhalb dieser aufeinander bezogenen Speichermodulen.
Es sei angenommen, daß das in Teilansicht in Fig. 3 dargestellte Speichersystem auf einem Halbleiterscheibchen hergestellt wurde und einige hundert Speichermodulen enthält, die entsprechend der Darstellung in Fig. 3 gekoppelt sind. Nach dem Herstellen dieser Speicher wird jeder Speicher individuell auf Funktionsfähigkeit getestet. Zu diesem Zweck kann man sich her-
B09885/1093
kömmlicher Tastköpfe bedienen. Ist ein Speicher funktionsfähig, so wird die wahlfreie Verbindung für diesen Speicher hergestellt. (Für einige Anwendungsfälle kann es erwünscht sein, das System mit bereits hergestellten Verbindungen zu fertigen und diese Verbindungen für funktionsunfähige Speicher zu unterbrechen). Es sei hier jedoch angenommen, daß die Speicher 23a und 23b funktionsfähig sind und die wahlfreien Verbindungen 39a und 39b hergestellt wurden. Es sei ferner angenommen, daß der Speichermodul 23a der erste funktionsfähige Speicher des Scheibchens, also derjenige Speicher ist, der dem Speichermodul 13a gemäß Fig. 1 entspricht. Wie oben erwähnt, ist ein Ende der Identitätssammelleitung mit Erde bzw. Masse verbunden, so daß der Zustand der Leitung 35a bis 35h unter den vorgenannten Bedingungen am Eingang des bedingten Inkrementers 29a 0000 0000 ist. Am Ausgang des bedingten Inkrementers 29a erscheint eine 0000 0001, und der Ausgang des bedingten Inkrementers 29b ergibt 0000 0010. Daher entspricht der Speichermodul 23a dem Speichermodul 13a in der Darstellung gemäß Fig. 1, während der Speichermodul 23b dem Speichermodul 13b in Fig. 1 entspricht.
Wenn der Speicher durch Anlegen der Betriebsspannung an die Leitung 41 aktiviert wird, werden die Signale auf der Identitätssammelleitung von den Inkrementern gesetzt. Die Identitätsinformation läuft entlang der IdentitätsSammelleitung und wird beim Durchlauf durch aktivierte Inkrementer bzw. Schrittschalter weitergeschaltet. Der Ausgang des 255-sten Inkrementers ist auf dem Wert 1111 1111, und der dieses Signal aufnehmende Speichermodul entspricht den in Fig. 1 für die Zeile 15, Spalte 15 dargestellten Speichergruppen. Die Ausgangswerte jedes Inkrementers bleiben während des Betriebs des Speichersystems fest; jedoch setzt sich die Identitässammelleitung jedesmal wieder neu, wenn das Speichersystem durch Anlegen einer Betriebsspannung an die Leitung 41 eingeschaltet wird.
Während die einzelnen Speichermodulen, Komparatoren und Datenverteiler und in gewissem Umfang auch die Torschaltungen nicht
609885/1093
vollständig perfekte Ausbeuten zu haben brauchen, wird bei dem beschriebenen Ausführungsbeispiel unterstellt, daß die Identitätssammelleitung, die Inkrementer und die gemeinsame Adresse- und Datensammelleitung funktionsfähig sind. Da jedoch diese Sammelleitungen in der Regel eine hohe Ausbeute und Zuverlässigkeit haben und da die Inkrementer relativ einfach aufgebaute Schaltungen sind, liegen Störungen aufgrund dieser Komponenten in erträglichem Rahmen. Tatsächlich ist der Ertragsverlust nicht größer als der Ausschuß aufgrund der Zerteilung eines Scheibchens.
Es sei angenommen, daß die Adresse 0000 0000 über die gemeinsame Adressen— und Datensammelleitungen 33a bis 33p an den Speicher angelegt wird. Die Signale an den Leitungen 33a bis 33d (0000) werden nach Durchlauf der Torschaltung 31a vom Komparator 25a mit den Signalen auf den Leitungen 35a bis 35d, also mit 0000 vergleichen. Als Vergleichsergebnis erscheint in diesem Falle ein Ausgangssignal auf der Leitung 37a, durch das der Speicher 23a aktiviert wird. Da das Ausgangssignal des bedingten Inkrementers 29a 0000 0001 ist, wird in ähnlicher Weise auch der Speichermodul 39b gewählt, daß heißt es erscheint ein Singal auf der Leitung 3 7b. Tatsächlich werden die ersten sechzehn funktionsfähigen Speichermodulen für die Adresse 0000 0000 gewählt. Die Nullwerte auf den Leitungen 33e bis 33p wählen nach Durchlauf durch die Torschaltungen, z. B. die Torschaltung 31a, jeweils eine besondere Stelle in den gewählten Speichermodulen. Jede gewählte Stelle wird von den Datenverteilern mit einer verschiedenen Leitung der gemeinsamen Adressen- und Datensammelleitung gekoppelt. So nimmt bespielsweise der Verteiler 37a das Signal 0000 auf, während der Datenverteiler 27b das Signal 0001 empfängt, und jeder dieser Verteiler koppelt die gewählte Speichermodulstelle zu einer anderen Leitung der Adressen- und Datensammelleitung durch. In ähnlicher Weise richten die Datenverteiler der restlichen vierzehn angewählten Speichermodulen Daten auf eine oder von einer anderen Datenleitung. Diese Adresse (0000 0000) entspricht der Anwahl der Spalte 0 der Plate in Fig. 1.
RO9885/1093
Hieraus wird klar, daß bei dem beschriebenen Ausführungsbeispiel ein 4k χ 16 Speicher gewonnen wird, wenn nur sechzehn Speichermodulen auf einem vorgegebenen Scheibchen wirksam sind. Wenn weitere sechzehn Speichermodulen auf einem vorgegebenen Scheibchen wirksam sind, ergibt sich ein 8k χ 16 Speicher, und wenn 256 Speichermodulen wirksam sind, so ergibt sich 64k χ 16 Speicher. In ähnlicher Weise würde die Adresse 0001 0000 (oder eine andere Adresse) eine andere Gruppe von sechzehn Speichermodulstellen (jeweils in unterschiedlichen Modulen) mit verschiedenen Leitungen der Sammelleitung 33 koppeln.
In einigen Fällen können mehr als die gewünschte Anzahl von Speichermodulen auf einem vorgegebenen Scheibchen wirksam sein. Diese Modulen können zum Ersatz anderer und ausgefallener Modulen verwendet werden. Um einen Modul "zu ersetzen", wird die wahlfreie Verbindung zum ausgefallenen Modul geöffnet und die Verbindung zu einem bisher noch nicht benutzten Modul geschlossen. Wenn erneut Betriebsspannung an die Leitung 41 angelegt wird, so erfolgt durch die Inkrementer (automatisch) eine Reorganisation des Speichers.
Es kann vorkommen, daß weniger als die erforderlichen funktionsfähigen Speichermodulen nicht auf einem Einzelscheibchen gefunden werden können, so daß es erwünscht ist, mehrere Scheibchen miteinander zu koppeln, um die brauchbaren Modulen auf jedem Scheibchen maximal auszunutzen. Wenn beispielsweise sechzehn Bitworte verwendet werden und ein bestimmtes Scheibchen 63 brauchbare Modulen aufweisten, so bleiben fünfzehn Modulen unbenutzt (sofern nicht kürzere Wortlängen verwendet werden). In Fig. 2 sind drei Scheibchen 77, 78 und 79 in Reihe an eine gemeinsame Identitätssammelschiene 75 und parallel an eine gemeinsame Adressen- und Datensammelleitung 76 angeschaltet. Die Identitätsleitungen der einzelnen Scheibchen wirken wegen ihrer Serienschaltung als eine Sammelleitung. Wenn daher das Ausgangssignal des zuletzt aktivierten Inkrementers bzw. Schrittschalters auf dem Scheibchen 77 0010 1000 ist, so ergibt sich am Ausgang des ersten aktivierten Inkrementers auf dem Scheibchen 78 das
R0988 5/109 3
Signal 0010 1001. Dies ermöglicht eine beliebige Speichergröße selbst bei geringer Ausbeute an einem vorgegebenen Scheibchen oder einer vorgegebenen Scheibchengruppe.
Es ist klar, daß bei dem in Fig. 3 dargestellten Speichersystem alle der Identitätssammelleitung und der gemeinsamen Adressen- und Datensammelleitung (zumindest vom Eingang des Scheibchens zum letzten brauchbaren Speichermodul auf demselben Scheibchen) zugeordneten Leitungen selbst für das Scheibchenspeichersystem funktionell brauchbar sein müssen. Wenn auch die Herstellung derartiger Leitungen und der zugehörigen Inkrementer bei der Identitätssammelleitung mit hoher Ausbeute, also Zuverlässigkeit erfolgt, kann das Erfordernis der funktionsfähigkeit aller dieser Leitungen zumindest bei großen Matrixanordnungen zu nicht mehr polerierbaren Fehlern und Ertragseinbußen führen. Durch Verwendung einer Hierarchie von Sammelleitungen, die jeweils unterschiedlichen Gruppen von Speichermodulen zugeordnet sind, können die Ausbeutereinbußen bei den Sammelleitungen und Speichermodulen verringert werden. Eine theoretische Analyse zeigt, daß zwischen zwei bis 3 (tatsächlich die Zahl "e") Speichermodulen pro Sammelleitungszweig das optimale Verhältnis der Speichermodulen zu Sammelleitungen darstellt; bei dem beschriebenen Ausführungsbeispiel wurden in erster Linie aus topographischen Überlegungen heraus vier Speichermodulen pro Sammelleitungszweig gewählt.
In Fig. 4 ist eine gemeinsame Adressen- und Daten-Hauptsammelleitung 50 und ein Identitätssammelleitungs-Hauptabschnitt 51 gezeigt, wobei letzterer mit dem Eingang eines Sammelleitungsschnittstellenmoduls 52 verbunden ist. Die Adressen- und Daten-Hauptsammelleitung 50 ist parallel zum Schnittstellenmodul 52 angeordnet, während die Identitätssammelleitungs-Hauptabschnitte in Reihe geschaltet sind. Bei dem beschriebenen Ausführungsbeispiel werden die Hauptsammelleitungen im Mittelbereich eines Scheibchens ausgebildet, wo die Ausbeuten in der Regel höher sind. Der Sammelleitungs-
609885/1093
Schnittstellenmodul 52 weist mehrere Verknüpfungsglieder zur Verbindung (wahlfreie Verbindung) der Adressen- und Datensammelleitung 50 mit der sekundären Adressen- und Datensammelleitung 6 7 und zur Verbindung der Identitätssammelleitung 51 mit einer sekundären Identitätssammelleitung auf. Beide sekundäre Sammelleitungen enthalten die gleiche Zahl von Leitern wie die entsprechenden primären Sammelleitungen. Im Modul 52 werden die wahlfreien Verbindungen (discretionary connections» zwischen den Sammelleitungen durch Einzelglieder bzw. -verbindungen 53 hergestellt, welche alle Verknüpfungsglieder innerhalb des Moduls 52 speisen. Selbstverständlich können auch andere wahlfreie Verbindungen im Modul 52 benutzt werden. Wenn die wahlfreie Verbindung im Modul 52 nicht hergestellt ist, durchläuft der Identitätssammelleitungsabschnitt 51 den Modul 52 und vereinigt sich mit dem Sammelleitungsabschnitt 63; wenn dagegen die wahlfreie Verbindung hergestellt ist, wird die Identitätssammelleitung 51 mit der Sammelleitung 57 und der Sammelleitungsabschnitt 61 mit den sekundären Sammelleitungsabschnitt 63 in Serie geschaltet.
Der Sammelleitungsschnittstellenmodul 54 kann identisch dem Modul 52 ausgebildet sein und ebenfalls eine wahlfreie Verbindung in Form eines Verbindungsgliedes 69 aufweisen, welche
-en
die sekundär/Sammelleitungen 57 bzw. 67 an die Sammelleitungszweige ankoppelt. In Fig. 4 ist eine einzige Sammelleitung (Sammelleitung 65) sowohl für den Identitätssammelleitungszweig als auch für den Adressen- und Datensammelleitungszweig gezeigt; diese Sammelleitungen weisen jedoch jeweils die gleiche Anzahl getrennter Leitungen in ihre zugehörigen sekundären und Hauptsammelleitungen auf. Wenn die Verbindung über das Verbindungsglied 69 hergestellt ist, so übertragen diese Leitungen in dem Sammelleitungszweig 95 die Identitätsinformation und liegen mit den entsprechenden Leitungen der sekundären Identitätssammelleitungen 57 und 58 in Reihe. Die Leitungen des Sammelleitungsabschnitts 65, die zur Übertragung der Adressen- und Dateninformation dienen, sind zu der
609885/109 5
sekundären Sammelleitung 67 parallel geschaltet. Wie im Falle des Moduls 52 wird der sekundäre Sammelleitungsabschnitt 57 direkt mit dem sekundären Sammelleitungsabschnitt 58 durchverbunden, wenn die wahlfreie Verbindung des Moduls 54 nicht hergestellt ist.
Wie oben erwähnt, sind bei dem beschriebenen Ausführungsbeispiel vier Speichermodulen 72 an jeden der in Fig. 4 gezeigten Sammelleitungszweige 65 und 66 angeschaltet. Jeder der Speichermodulen 72 kann ähnliche oder identische Ausbildung mit den in Fig. 3 dargestellten Speichermodulen 23a und 23b haben, und jeder weist eine wahlfreie Verbindung auf, welche das Anlegen der Betriebsenergie an die .Modulen ermöglicht, wenn die Modulen funktionsfähig sind. Jedem Speichermodul 72 sind eine Identifizierungslogik und Verknüpfungsglieder 73 zugeordnet, die dem Komparator 25a, dem Verteiler 27a und der Torschaltung 31a bei dem Modul 23a der Fig. 3 entsprechen. Jeder Speichermodul 72 und die zugehörigen Identifizierungslogik und Verknüpfungsglieder 73 sind mit der entsprechenden Zweigsammelleitung in der gleichen Weise wie der Speichermodul 23a, der Komparator 25a, der Datenverteiler 27a und die Torschaltung 31a mit der Adressen- und Datensammelleitung 33 und der Identitätssammelleitung 35 in Fig. 3 gekoppelt. Diejenigen Leitungen jeder Zweigsammelleitung, z. B. des Sammelleitungszweiges 65, welche die Identitätssammelleitungen enthalten, sind über entlang den Identitätssammelleitungszweigen angeordnete bedingte Inkrementer ähnlich den bedingten Inkrementern 29a und 29b in der Identitätssammelleitung gemäß Fig. 3 miteinander verbunden.
Bei dem Ausführungsbeispiel gemäß Fig. 4 sind zwei zusätzliche Identifizierungssammelleitungs-Schnittstellenmodulen zwischen den sekundären Sammelleitungen 58 und 60 angeordnet, von denen jeder die Möglichkeit der Herstellung einer wahlfreien Verbindung zu einer Zweigsammelleitung bietet. Jeder Sammelleitungszweig weist auch hier vier Speichermodulen auf, welche dieselbe Anordnung vie die dem Sammelleitungszweig 65 zugeordneten Speichermodulen haben. Eine beliebige Anzahl von sekundären Sammelleitungen
R09885/1 093
können entlang der Hauptsammelleitung angeordnet werden. Bei dem beschriebenen Ausführungsbeispiel sind alle Sammelleitungen, Speichermodulen und zugehörigen Schaltungselemente auf einem einzigen Scheibchen hergestellt.
Es sei angenommen, daß eine Vielzahl von Modulen 52 in der Anordnung gemäß Fig. 4 entlang der Adressen- und Daten-Hauptsammelleitung 50 und in Reihe mit der Identitätssammelleitung angeordnet sind. Zunächst wird in einem Test bestimmt, ob die sekundären Sammelleitungen funktionsbereit sind. So werden beispielsweise die sekundären Identitätssammelleitungen 57, 58, 60 und 61 und die Adressen- und Datensammelleitung 67 auf Funktionsfähigkeit überprüft. Sind sie funktionsfähig, so wird die wahlfreie Verbindung innerhalb des Moduls 52 hergestellt, wodurch die sekundären Sammelleitungen 67 Teil der Hauptsammelleitungen werden. Danach werden alle Sammelleitungs— zweige, z. B. der Zweig 65 einzeln auf Funktionsfähigkeit überprüft. Wenn beispielsweise der Sammelleitungszweig 65 funktionsfähig ist, wird die wahlfreie Verbindung 69 hergestellt, wodurch der Sammelleitungszweig 65 in die Hauptsammelleitung des Speichers einbezogen wird. Wenn andererseits der Sammelleitungszweig 66 defekt ist, so wird die wahlfreie Verbindung 70 nicht hergestellt, so daß der Sammelleitungszweig 66 von dem Rest der Sammelleitungen auf dem Scheibchen isoliert bleibt.
Nach der Überprüfung (oder dem Test) der Sammelleitungen werden die funktionsfähigen Speichermodulen in der anhand von Fig. 3 beschreibenen Weise mit den ihnen zugeordneten funktionsfähigen Sammelleitungszweigen verbunden bzw. gekoppelt. In der Praxis kann es erwünscht sein, zunächst die einem Sammelleitungszweig zugeordneten Speichermodulen zu testen, und wenn keiner der Modulen (oder wenige Modulen) funktionsfähig sind, auf das Anschließen eines selbstjfunktionsfähigen Sammelleitungszweiges an die sekundäre Sammelleitung zu verzichten. Hierdurch wird eine unnötige Belastung der Sammelleitungen vermieden.
Im folgenden wird auf Fig. 5 eingegangen, in der ein alternatives
G09885/1 093
Ausführungsbeispiel der Erfindung mit in Serie geschalteten Speichermodulen dargestellt ist. Jeder Speichermodul ist geeignet ausgebildet, um Informationen in Serienform aufzunehmen und zu übertragen. Diese Speichermodulen sind selbst nicht dargestellt; sie sind jedoch an die Torschaltung 82 in der in Fig. 3 beschriebenen Weise angeschaltet. Bei dem Ausführungsbeispiel gemäß Fig. 5 sind mehrere Leitungen, z. B. eine Betriebsstromleitung 86, eine Identifizierungs-Synchronisationsleitung 94, eine Identifizierungswertleitung 95, eine Synchronisationseingabeleitung 87, eine Taktleitung 88, eine Leitung 89 für Befehle, Adressen und Daten, eine Synchronisationsausgabeleitung 90, eine Datenausgabeleitung 91 und eine Erdleitung 92 vorgesehen. Diese Leitungen finden anstelle der Identitätssammelleitung und der gemeinsamen Adressen- und Datensammelleitung des Ausführungsbeispiels gemäß Fig. 3 Verwendung.
Eine beispielsweise ähnlich den Torschaltungen 31a und 31b in Fig. 3 aufgebaute Torschaltung 82 dient zum selektiven Durchlassen von Signalen auf den Leitungen 87-91, 94 und 95 zum Speichermodul. Ein Identifizierungsmodul 84, der zum Weiterschalten des Identifizierungswertsignals auf der Leitung 95 dient, erhält seine Betriebsspannung zusammen mit der Torschaltung 82 über eine wahlfreie Verbindung 83 und die Leitung 93. Die Leitung 93 ist auch mit dem Speichermodul verbunden und dient zum Zuführen des Betriebsstroms bzw. der Betriebsspannung zum Speicher. Diese Leitung kann ebenfalls zur Versorgung des bei dem Speichermodul verwendeten !Comparators dienen. In Fig. 5 nicht gezeigt, jedoch bei diesem Ausführungsbeispiel verwendet, sind in bekannter Weise aufgebaute und arbeitende Komparatoren. Diese Komparatoren dienen demselben Zweck wie die Komparatoren 25a und 25b. Sie sind jedoch zur Aufnahme und zum Vergleich von Seriensignalen geeignet. Da bei diesem Ausführungsbeispiel nur eine einzige Datenleitung verwendet wird, bedarf es hier keiner Datenverteilung.
Bei diesem Ausführungsbeispiel wird der Identitätswert in
609885/1093
Serienform über die Leitung 95 übertragen, und diese Übertragung wird durch Zeitgabesignale auf der I.D. Synchronisationsleitung 94 synchronisiert. Wenn die wahlfreie Verbindung, z. B. die Verbindung 83 hergestellt ist, so schaltet der Identifizierungsmodul 84 den über die Leitung 95 übertragene Identifizierungswert (um eine binäre Eins) weiter. Dieses Ausführungsbeispiel arbeitet daher im wesentlichen"nähnlicher Weise wie das zuvor erläuterte Ausführungsbespiel. Es hat dabei den ersichtlichen Vorteil, daß es weniger Sammelleitungen bedarf.
Die restlichen, in Fig. 5 gezeigten Leitungen, z. B. die Leitungen 87 bis 91, dienen zur Betätigung des Speichers. Die Leitung 87 dient der Anzeige an die Speichermodulen, daß auf der Leitung 89 Daten folgen werden. Die Synchronisationsausgabeleitung 90 wird von dem gewählten Speichermodul zu der Anzeige verwendet, daß eine Information von diesem Modul gelesen wird.
Das Serien-Ausführungsbeispiel arbeitet im Prinzip ähnlich dem Ausführungsbeispiel nach Fig. 3. Zunächst werden die Speichermodulen getestet, um festzustellen, ob sie funktionsfähig sind. Ist ein spezieller Modul funktionsfähig, so wird die wahlfreie Verbindung, z. B. die Verbindung 83 hergestellt. Der Identitätsmodul 84 schaltet sodann den an seinem Eingang anstehenden Identitätswert um eine binäre Eins weiter. Wenn dagegen die wahlfreie Verbindung 83 nicht hergestellt worden ist, so wird der am Eingang des Moduls 84 anstehende Identitätswert unverändert durch den Modul übertragen, d. h. nicht weitergeschaltet. Wie im Fall des Ausführungsbeispiels gemäß Fig. 3 kann eine beliebige Anzahl von Speichermodulen auf einem Scheibchen zusammen mit den Sammelleitungen und den weiterschaltenden Identifizierungsmodulen angeordnet werden. Ferner können auch bei diesem Ausführungsbeispiel getrennte Scheibchen in der in Fig. 2 dargestellten und erläuterten Weise kombiniert und eine Hierarchie von Sammelleitungen verwendet werden.
609885/ 1 093
2633Q79
Vorstehend wurde ein auf einem Scheibchen angeordnetes Speichersystem beschrieben, mit dessen Hilfe die funktionsfähigen Speicher des Scheibchens an eine gemeinsame Adressen- und Datenleitung mit nur einer einzigen wahlfreien Verbindung für jeden Speichermodul angeschaltet werden können. Das Speichersystem organisiert sich automatisch selbst in einer einheitlichen Weise, soweit dies den Benutzer des Speichersystems angeht. Die beschriebene Identitätssammelleitung kann entweder in paralleler oder serieller Form benutzt werden und kann von einem Scheibchen zum nächsten Scheibchen fortgesetzt werden. Wenn auch die vorstehende Beschreibung sich speziell auf ein Speichersystem bezog, ist es für den Fachmann ohne weiteres erkennbar, daß die .Identitätssammelleitung mit den besonderen Anschalt— bzw. Verknüpfungselementen auch in anderem Zusammenhang zum Integrieren verschiedener Schaltungseinheiten auf einem Scheibchen verwendet werden kann.
609885/1 093

Claims (12)

  1. PATENTANWÄLTE ZENZ & HELBER · D 43OO ESSEN ι ■ AM RUHRSTEIN 1 · TEL.: (O2 01) 4126
    Patentansprüche
    ·/Anordnung zum Verbinden von mehreren, auf einem Halbleiterscheibchen angeordneten Schaltungseinheiten, die mit einer ersten Sammelleitung in Verbindung stehen, dadurch gekennzeichnet, daß eine ein Identifizierungssignal zu den Schaltungseinheiten (23a, 23b) übertragende zweite Sammelleitung (35a ... 35h) und eine mit der zweiten Sammelleitung verbundene, das Identifizierungssignal entlang dieser Sammelleitung selektiv ändernde Einrichtung (29a, 29b; 84) auf dem Halbleiterscheibchen (10) angeordnet sind.
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die das Identifizierungssignal selektiv ändernde Einrichtung eine Schrittschalteinrichtung (29a, 29b; 84) aufweist.
  3. 3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die das Identifizierungssignal selektiv ändernde Einrichtung (84) zur Aufnahme eines seriell kodierten Digitalsignals und zum Weiterschalten dieses Signals geeignet ausgebildet ist.
  4. 4. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die das Identifizierungssignal selektiv ändernde Einrichtung (23a, 23b) zur Aufnahme eines in paralleler Form übertragenen Digitalsignals und zum Weiterschalten dieses Signals geeignet ausgebildet ist.
  5. 5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Vielzahl von ein Signal auf der ersten Sammelleitung (33) mit einem Signal auf der zweiten Sammelleitung (35) vergleichenden Komparatoren (25) mit den beiden Sammelleitungen (33, 35) verbunden ist.
    B09885/1093
  6. 6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Vielzahl von wahlfreien Verbindungen (39; 53, 69, 70; 83) vorgesehen sind, welche eine selektive Kopplung mit den Schaltungseinheiten (23a, 23b, 29a, 29b; 57, 61 ... ) bewirken.
  7. 7. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Schaltungseinheiten Speicher (13, 23) sind.
  8. 8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß mehrere Multiplexeinrichtungen (27a, 27b) vorgesehen sind, die jeweils ein Signal auf der zweiten Sammelleitung abtasten und Informationen von einem der Speicher (23a, 23b) zu bestimmten Leitungen der ersten Sammelleitung (33) richten.
  9. 9. Anordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zum elektrischen Organisieren der auf einem Halbleiterscheibchen (10) angeordneten Schaltungseinheiten (13; 23) mehrere Schrittschalteinrichtungen (29a, 29b; 84) als Verknüpfungsglieder zwischen Abschnitte einer durchgehenden Sammelleitung (35; 95) derart eingeschaltet sind, daß sie das auf der Sammelleitung übertragene Signal in Zuordnung zu einer funktionsfähigen Schaltungseinheit (23a, 23b) weiterschalten und in Zuordnung zu einer funktionsunfähigen Schaltungseinheit ungeändert durchlassen.
  10. 10. Anordnung nach einem der Ansprüche 1 bis 9 zum Organisieren einer Vielzahl von auf einem Halbleiterscheibchen angeordneten Speichern, von denen einige funktionsfähig und andere funktionsunfähig sind, dadurch gekennzeichnet, daß auf dem Scheibchen (10) eine Adressen- und Datensammelleitung (33), eine Vielzahl von die Adressen- und Datensammelleitung mit den Speichern (23) selektiv koppelnden Torschaltungen (31), eine eine Vielzahl von Schrittschalteinrichtungen (29) enthaltende Identitätssammelleitung (35), eine Vielzahl von die Signale auf der Identitätssammelleitung mit den Signalen auf der Adressen- und Datensammel-
    609885/1093
    leitung vergleichenden Komparatoren (25), deren Ausgangssignal jeweils einem der Speicher (23) zugeführt wird, und eine Vielzahl von Datenverteilern (27), die jeweils mit der Identitätssammelleitung (35), der Adressen- und Datensammelleitung (33) und einem der Speicher (23) gekoppelt sind und nach Maßgabe der Abtastung eines Signals auf der Identitätssammelleitung Daten zur Adressen- und Datensammelleitung übertragen, angeordnet sind, wobei die Signale entlang der Identitätssammelleitung nur jeweils bei funktionsfähigen Speichereinheiten weitergeschaltet sind.
  11. 11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß
    wenigstens eine der Sammelleitungen (33, 35; 50, 51) eine
    und
    Hauptsammelleitung (51) eine sekundäre Sammelleitung (57) aufweist und daß eine wahlfreie Verbindung (53) zur Kopplung der Hauptsammelleitung (51) mit der sekundären Sammelleitung (57) vorgesehen ist.
  12. 12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß die sekundäre Sammelleitung (57) über eine wahlfreie Verbindung (69) mit einer Vielzahl von Sammelleitungszweigen (65) verbunden ist und daß die Speicher (72) an die Sammelleitungszweige (65) angeschaltet sind.
    609885/1 093
DE2633079A 1975-07-28 1976-07-22 Anordnung zum elektrischen Verbinden von auf einem Halbleiterscheibchen aufgebauten Schaltungseinheiten mit einer gemeinsamen Sammelleitung Expired DE2633079C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/599,709 US4007452A (en) 1975-07-28 1975-07-28 Wafer scale integration system

Publications (3)

Publication Number Publication Date
DE2633079A1 true DE2633079A1 (de) 1977-02-03
DE2633079B2 DE2633079B2 (de) 1981-06-25
DE2633079C3 DE2633079C3 (de) 1982-03-11

Family

ID=24400753

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2633079A Expired DE2633079C3 (de) 1975-07-28 1976-07-22 Anordnung zum elektrischen Verbinden von auf einem Halbleiterscheibchen aufgebauten Schaltungseinheiten mit einer gemeinsamen Sammelleitung

Country Status (5)

Country Link
US (1) US4007452A (de)
JP (1) JPS5845818B2 (de)
DE (1) DE2633079C3 (de)
GB (1) GB1550943A (de)
HK (1) HK13685A (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4250570B1 (en) * 1976-07-15 1996-01-02 Intel Corp Redundant memory circuit
US4164041A (en) * 1977-01-27 1979-08-07 Bell Telephone Laboratories, Incorporated Memory organization to distribute power dissipation and to allow single circuit pack memory growth
US4159541A (en) * 1977-07-01 1979-06-26 Ncr Corporation Minimum pin memory device
US4398248A (en) * 1980-10-20 1983-08-09 Mcdonnell Douglas Corporation Adaptive WSI/MNOS solid state memory system
US4148099A (en) * 1978-04-11 1979-04-03 Ncr Corporation Memory device having a minimum number of pins
US4145760A (en) * 1978-04-11 1979-03-20 Ncr Corporation Memory device having a reduced number of pins
US4254477A (en) * 1978-10-25 1981-03-03 Mcdonnell Douglas Corporation Reconfigurable memory circuit
US4354217A (en) * 1980-07-07 1982-10-12 Burroughs Corporation Automatic power disconnect system for wafer scale integrated circuits
GB2128382B (en) * 1980-08-21 1984-10-10 Burroughs Corp Conditionally-powered cells including wafer scale integrated circuit
FR2520896B1 (fr) * 1982-02-01 1987-06-05 Merlin Gerin Dispositif d'adressage des cartes d'un automate programmable pour la securite des echanges sur le bus
JPS58207654A (ja) * 1982-05-28 1983-12-03 Nippon Telegr & Teleph Corp <Ntt> 機能モジユ−ルの接続方法およびその接続指定信号生成回路
GB2153567A (en) * 1984-01-12 1985-08-21 Sinclair Res Ltd Arrangements for enabling the connection of one or more additional devices to a computer
US4703436A (en) * 1984-02-01 1987-10-27 Inova Microelectronics Corporation Wafer level integration technique
GB8403229D0 (en) * 1984-02-07 1984-03-14 Standard Telephones Cables Ltd Wafer scale integrated circuit
US4819205A (en) * 1985-03-25 1989-04-04 Motorola, Inc. Memory system having memory elements independently defined as being on-line or off-line
JPS6221947A (ja) * 1985-07-20 1987-01-30 塚本 巽 隅棟の施工方法
US5587962A (en) * 1987-12-23 1996-12-24 Texas Instruments Incorporated Memory circuit accommodating both serial and random access including an alternate address buffer register
US5093807A (en) 1987-12-23 1992-03-03 Texas Instruments Incorporated Video frame storage system
AU3059689A (en) * 1988-02-04 1989-08-25 City University, The Improvements in or relating to data handling arrays
GB9112776D0 (en) * 1991-06-13 1991-07-31 Univ City A wafer scale integrated circuit
EP0617363B1 (de) 1989-04-13 2000-01-26 SanDisk Corporation Austausch von fehlerhaften Speicherzellen einer EEprommatritze
DE4033981A1 (de) * 1989-10-26 1991-05-02 Olympus Optical Co Speicherkartenvorrichtung mit einem halbleiterspeicher
EP0446002B1 (de) * 1990-03-05 1997-08-06 Fujitsu Limited Auf einem Wafer integrierter Speicher mit Multibitzugang und System mit demselben Speicher
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture
DE69226150T2 (de) * 1991-11-05 1999-02-18 Hsu Fu Chieh Redundanzarchitektur für Schaltungsmodul
US5498990A (en) * 1991-11-05 1996-03-12 Monolithic System Technology, Inc. Reduced CMOS-swing clamping circuit for bus lines
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
WO1994003901A1 (en) 1992-08-10 1994-02-17 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
JP3919213B2 (ja) * 1993-09-30 2007-05-23 マクロニクス インターナショナル カンパニイ リミテッド 不揮発性状態書込みを備えた自動テスト回路
US5473193A (en) * 1994-01-06 1995-12-05 Harris Corporation Package for parallel subelement semiconductor devices
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5822256A (en) * 1994-09-06 1998-10-13 Intel Corporation Method and circuitry for usage of partially functional nonvolatile memory
US5610866A (en) * 1994-10-31 1997-03-11 Sgs-Thomson Microelectronics, Inc. Circuit structure and method for stress testing of bit lines
JP3718008B2 (ja) * 1996-02-26 2005-11-16 株式会社日立製作所 メモリモジュールおよびその製造方法
US6028781A (en) * 1996-12-19 2000-02-22 Texas Instruments Incorporated Selectable integrated circuit assembly and method of operation
US6418506B1 (en) 1996-12-31 2002-07-09 Intel Corporation Integrated circuit memory and method for transferring data using a volatile memory to buffer data for a nonvolatile memory array
US5815427A (en) * 1997-04-02 1998-09-29 Micron Technology, Inc. Modular memory circuit and method for forming same
US6157970A (en) * 1997-09-24 2000-12-05 Intel Corporation Direct memory access system using time-multiplexing for transferring address, data, and control and a separate control line for serially transmitting encoded DMA channel number
US5991841A (en) * 1997-09-24 1999-11-23 Intel Corporation Memory transactions on a low pin count bus
US6131127A (en) * 1997-09-24 2000-10-10 Intel Corporation I/O transactions on a low pin count bus
US6119189A (en) * 1997-09-24 2000-09-12 Intel Corporation Bus master transactions on a low pin count bus
US6067594A (en) * 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
TWI236017B (en) * 2004-02-11 2005-07-11 Winbond Electronics Corp Device and method of the semiconductor memory using dividing the memory region to compensate the defects
DE102004041731B3 (de) * 2004-08-28 2006-03-16 Infineon Technologies Ag Speichermodul zum Bereitstellen einer Speicherkapazität
US7627732B2 (en) * 2006-06-23 2009-12-01 International Business Machines Corporation Memory systems for automated computing machinery
US7624245B2 (en) * 2006-06-23 2009-11-24 International Business Machines Corporation Memory systems for automated computing machinery
JP6269021B2 (ja) * 2013-12-17 2018-01-31 日本精工株式会社 ラジアルころ軸受用保持器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641661A (en) * 1968-06-25 1972-02-15 Texas Instruments Inc Method of fabricating integrated circuit arrays
US3810301A (en) * 1972-07-28 1974-05-14 Rech Ind Du Quebue Centre Method for making an integrated circuit apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3475733A (en) * 1964-07-21 1969-10-28 Bell Telephone Labor Inc Information storage system
US3644904A (en) * 1969-11-12 1972-02-22 Gen Instrument Corp Chip select circuit for multichip random access memory
US3644906A (en) * 1969-12-24 1972-02-22 Ibm Hybrid associative memory
US3765001A (en) * 1970-09-30 1973-10-09 Ibm Address translation logic which permits a monolithic memory to utilize defective storage cells
US3691538A (en) * 1971-06-01 1972-09-12 Ncr Co Serial read-out memory system
US3755791A (en) * 1972-06-01 1973-08-28 Ibm Memory system with temporary or permanent substitution of cells for defective cells
US3803562A (en) * 1972-11-21 1974-04-09 Honeywell Inf Systems Semiconductor mass memory
US3881175A (en) * 1973-12-26 1975-04-29 Lsi Systems Inc Integrated circuit SOS memory subsystem and method of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641661A (en) * 1968-06-25 1972-02-15 Texas Instruments Inc Method of fabricating integrated circuit arrays
US3810301A (en) * 1972-07-28 1974-05-14 Rech Ind Du Quebue Centre Method for making an integrated circuit apparatus

Also Published As

Publication number Publication date
HK13685A (en) 1985-03-08
JPS5845818B2 (ja) 1983-10-12
JPS5231688A (en) 1977-03-10
US4007452A (en) 1977-02-08
DE2633079C3 (de) 1982-03-11
GB1550943A (en) 1979-08-22
DE2633079B2 (de) 1981-06-25

Similar Documents

Publication Publication Date Title
DE2633079A1 (de) Anordnung zum verbinden bzw. integrieren einer vielzahl von getrennten speichern auf einem scheibchen
DE3638632C2 (de)
DE3716518C2 (de)
DE19851861B4 (de) Fehleranalysespeicher für Halbleiterspeicher-Testvorrichtungen und Speicherverfahren unter Verwendung des Fehleranalysespeichers
DE3724509A1 (de) Dynamischer ram
DE4006285C2 (de)
DE4122829A1 (de) Halbleiterspeichereinrichtung
DE3712178A1 (de) Halbleitereinrichtung
DE2335785B2 (de) Schaltungsanordnung zum Prüfen einer Matrixverdrahtung
DE3618136C2 (de)
DE10206249B4 (de) Verfahren zum Erzeugen von Testsignalen für eine integrierte Schaltung sowie Testlogik
DE3637336C2 (de)
DE3441473A1 (de) Halbleiterspeicher
DE19812198A1 (de) Testvorrichtung für Halbleiterspeicher
DE3200880A1 (de) Halbleiterspeicher
DE3827174A1 (de) Halbleiter-speichervorrichtung
EP0186051A2 (de) Integrierter Halbleiterspeicher
EP0214508B1 (de) Integrierter Halbleiterspeicher
DE2335824C3 (de) Schaltungsanordnung und Verfahren zum Prüfen der Richtigkeit von Verbindungen
EP0697659B1 (de) Redundanz-Schaltungsanordnung für einen integrierten Halbleiterspeicher
DE2425915B2 (de) Verfahren zum herstellen von integrierten halbleiterschaltungen
EP1163678B1 (de) Integrierter speicher mit speicherzellen, die je einen ferroelektrischen speichertransistor aufweisen
DE19781328B4 (de) Speichertestgerät
DE10147201A1 (de) Halbleiterspeichervorrichtung und Verfahren zum Ersetzen einer Redundanzschaltung
DE4401346C2 (de) Schaltung zum Verteilen von Abtast-und-Halte-Taktsignalen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee