DE2625345A1

DE2625345A1 - Schaltungsanordnung zur steuerung eines dreiphasenwechselstrommotors

Info

Publication number: DE2625345A1
Application number: DE19762625345
Authority: DE
Inventors: David Robert Ellis-Anwyl
Original assignee: Borg Warner Corp
Current assignee: Borg Warner Corp
Priority date: 1975-06-04
Filing date: 1976-06-04
Publication date: 1976-12-16
Also published as: AR215440A1; CA1065964A; US4021700A; IT1123606B; NL7605935A

Description

Schaltungsanordnung zur Steuerung eines Dreiphasenwechsels tromraotors

Die Erfindung betrifft allgemein eine Schaltungsanordnung zur Steuerung eines Dreiphasenwechselstrommotors, insbesondere ein Solid-State-Steuersystem, welches im wesentlichen digitale logische Schaltkreise umfaßt und den Betrieb eines dreiphasigen, eintauchbaren Pumpenmotors steuert und diesen gleichzeitig gegen widrige Umstände schützt.

Bei^mPumpen von Flüssigkeit aus einer Ölbohrung ist es unter anderem häufig üblich, ein Aggregat aus eintauchbarem, dreiphasigen Elektromotor- und pumpe in der Bohrung nahe am Grund anzuordnen. Eine dreiphasige Stromversorgung geeigneter Spannung (beispielsweise 1500 Volt pro Phase ) wird mit dem Pumpenmotor verbunden und treibt diesen an. Dieser kann eine Leistung von über 200 PS

609851/0839

besitzen. Da die durchschnittliche Tiefe einer Ölbohrung üblicherweise bei 9000 Fuß liegt, kann in der Umgebung, in welcher der Motor arbeitet, beträchtliche Hitze und Druck auftreten. Es ist wichtig, den Punipeninotor bei Vorliegen dieser Bedingungen stillzusetzen, um seine Überhitzung zu verhindern. Der Motor sollte außerdem geyem Überlast oder Kurzschluß geschützt werden, wobei mehr Strom durch den Motor gelangen würde, als dieser aushalten würde. Außerdem sollte ein Schutz gegen eine Unterlast- oder Unterstromsituation vorgesehen sein. Solche eine Situation kann beisnielsweise auftreten, wenn sich in der Ölbohrung keine Flüssigkeit befindet, eine Situation, die als "pump-off" bekannt ist. Der Motor soll nicht nur bei unerwünschten Bedingungen oder Veränderungen in der Umgebung stillgelegt werden; üblicherweise soll der Motor auch automatisch abgestellt werden, wenn bestimmte physikalische Bedingungen vorliegen, beispielsweise, wenn ein Rückhaltetank gefüllt ist.

Vorzugsweise wird das Stillsitzen des Motors um eine bestimmte Periode verzögert, damit unnötige und ärgerliche Stillsetzungen vermieden werden, welche aus vorübergehenden Effekten oder nur augenblicklichen Zuständen resultieren. Weiter ist es wünschenswert, daß der Motor automatisch nach einer Zeitperiode wieder anläuft, die genügend lang ist, Flüssigkeit in die Bohrung fließen zu lassen, nachdem der Motor bei Vorliegen einer durch "pump-off" hervorgerufenen Unterlastsituation außer Strom gesetzt worden ist.

609851/0839

In der Vergangenheit wurden bereits Steuersysteme entwickelt, welche das oben geschilderte Ergebnis erzielen. Sie weisen jedoch eine verhältnismäßig komplexe und kostspielige Bauwaise auf, erfordern beträchlichen Platz und verbrauchen-beträchtliche Leistung. Außerdem sind die früher entwickelten Systeme nur wenig vorläßlich und im Betrieb unwirksam. In deutlichem Kontrast hierzu führt die vorliegende Erfindung nicht nur alle Funktionen der bekannten Systeme aus, sondern auch noch zusätzliche Funktionen. Dies wird durch ein preiswertes, wenig Leistung verbrauchendes, hoch wirksames und verläßliches Steuersystem erzielt, welches innerhalb eines kleinen Bruchteils des Raumes untergebracht werden kann, welcher von den bekannten Systemen benötigt wird.

Das Steuersystem mit digitaler Logik gemäß der Erfindung steuert die Ankupplung einer Dreiphasenwechselstromversorgung an einen dreiphasigen, eintauchbaren Pumpenmotor und regelt dessen Betrieb. Das Steuersystem umfaßt Kopplungsmittel, welche die dreiphasige Wechselstromversorgung an den eintauchbaren Pumpenmotor koppeln, diesen unter Strom setzen und dessen Drehung bewirken. Überwachungsmittel überwachen die drei Phasenströme, welche vom Pumpenmotor aus der Wechselstromversorgung gezogen werden. Unterlast-Schutzmittel, die von den Überwachungsmitteln gesteuert werden und in der Hauptsache digitale logische Schaltkreise enthalten unterbrechen die Kopplungsmittel und trennen den Pumpenmotor jedesmal dann von der Wechselstromversorgung, wenn die ; Amplitude von mindestens einem Phasenstrom unter einen voreigestellten normalen Ainplitudenbereich abfällt und dort über ein

609851/0839 ,mcpected '''

ORIGINAL INSPECTED

bestimmtes Zeitverzögerungsintervall verbleibt. Das Steuersystem umfaßt außerdem Uberlast-Schutzmittel, die von den Überwachungsmitteln gesteuert werden und in der Hauptsache digitale logische Schaltkreise enthalten, welche die Kopplungsmittel unterbrochen und den Pumpenmotor von der Wechselstromversorgung jedesmal dann trennen, wenn die Amplitude von mindestens einem Phasenstrom den normalen Amplitudenbereich übersteigt und dort über ein bestimmtes Zeitverzögerungsintervall verbleibt.

609851/0839

Fig. 1 und 2 zusammen ein Steuersystem mit digitaler Logik

gemäß einer Ausführungsform der vorliegenden Erfindung und die Art, in der das Steuersystem die Ankopplung einer dreiphasigen Wechselstromquelle an einen dreiphasigen, eintauchbaren Pumpenmotor steuert, der am Boden einer Ölbohrung angeordnet ist.

Fig. 2 sollte dabei unmittelbar rechts von Fig. 1 gedacht werden, so daß das gesamte Steuersystem zu erkennen ist.

Fig. 3 und 4 verschiedene Wellenformen der Spannung, welche

beim Verständnis der Wirkungsweise bestimmter Teile des Steuersystems hilfreich sind. Die Spannungswellenformen sind durch Buchstaben gekennzeichnet; die Punkte im Steuersystem, an denen diese verschiedenen Spannungen auftreten, sind durch entsprechende eingekreiste Buchstaben gekennzeichnet.

Fig. 5 eine charakteristische Kurve, welche beim

Verständnis der Wirkungsweise des Steuersystems hilfreich ist.

Der Kasten Io stellt eine Dreiphasenwechselstromquelle dar, welche drei Ausgänge besitzt. Jeder liefert eine Wechselspannung (die sinusartig variiert) mit derselben effektiven Amplitude (R-MS-Amplitude) und derselben Kommutationsfrequenz von 6o Hz. Die drei Wech-

609851/0839

selspannungen sind relativ zueinander um 12o° phasenverschoben. ! Die drei Spannungsphasen sind der Bequemlichkeit halber mit A, B j und C gekennzeichnet, wie dies an den drei Ausgangsleistungen der Stromversorgung Io gezeigt ist. Da es keine neutrale Leitung gibt,! ist jede Spannungsphase in Wirklichkeit eine Spannung von Leitung zu Leitung und tritt an einem Ausgang der Stromversorgung Io bezüglich zu einem anderen Ausgang auf bzw. wird dort erzeugt. Die effefc tive Größe jeder Spannungsphase kann jeden geeigneten Wert annehmen» je nach den Charakteristika des anzutreibenden Motors. Es ist z.B.I nicht ungewöhnlich, daß für Ölbohrungen submersible Pumpenmotoren verwendet werden, welche Phasenspannungen von 24oo V benötigen. ! Die drei Ausgangsleiter der Wechselstromversorgung Io sind durch ' normalerweise offene Hauptschalter 12, Sicherungen 13, Leiter L,, L_ß und L_c und den normalerweise offenen Hauptkontakt 15 mit dem dreiphasigen, submersiblen Pumpenmotor 16 verbunden. Dieser ist unten in einer Ölbohrung angeordnet, aus der öl herausgepumpt werden soll. ι

Wenn der Schalter 12 von Hand durch die Bedienungsperson geschlossen wird, nimmt das Steuersystem seinen Betriebszustand "Leistung" ein. Die Einphasenwechselspannung zwischen den Leitern L_ß und L_c wird ' an die Primärwicklung 18 des Transformators 19 angelegt. Sie er- ' zeugt an der Sekundärwicklung 21 eine Wechselspannung, welche einer GleichspannungsVersorgung 23 zugeführt wird. Diese wiederum ent- | wickelt eine positive Gleichspannung (mit V+ bezeichnet), welche die gesamte Logik und Schaltung im Steuersystem betreibt. Vorzugs-

609851/0839

weise liegt die Gleichspannung um ungefähr + 12 V; das Referenzpotential liegt auf 0 V. Natürlich sind alle Anschlüsse in der Zeichnung, die mit V+ bezeichnet sind, mit dem positiven Ausgang der GleichspannungsVersorgung 23 verbunden. Der hohe Spannungspegel V+ (oder + 12 V) bildet eine logische "1" im digitalen logischen Steuersystem und die Erdspannung 0 stellt die logische "0" dar.

Es ist anzumerken, daß der Transformator 19 ein Windungsverhältnis besitzt, das geeignet ist, eine Einphasenspannung von 12o V Wechselstrom an der Sekundärwicklung 21 zu entwickeln. Die momentane Spannung am oberen Anschluß der Sekundärwicklung 21 verändert sich auf diese Weise mit einer Frequenz von 6o Hz und zwar im allgemeinen in sinusartiger Weise oberhalb (oder positiv) und unterhalb (oder negativ) der Ebene des Referenzpotentials bzw. der Erde, mit welchem der untere Anschluß der Wicklung verbunden ist. Alle Anschlüsse in der Zeichnung, welche mit "12o V AC^M gekennzeichnet sind, sind mit dem oberen, nicht geerdeten Anschluß der Wicklung 21 ver- !bunden.

Ein Rechteckwellengenerator ist in dem Steuersystem enthalten. Er :liefert periodisch wiederkehrende Taktimpulse, welche genau von j

der Frequenz der Wechselstromquelle Io getimed sind. Die Wellenform men der Spannung von Fig. 3 können beim Verständnis der Wirkungs-

f !

;weise helfen. Die 6o Hz, 12o V Wechselspannung, die an der Wicklung . 21 auftreten» sind durch die Sinuswellenform D in Fig. 3 darge- ,

tstellt. Diese Spannung wird an die Primärwicklung 25 des Trans-

609851/0839

formators 26 angelegt. Die Sekundärwicklung 27, die Diode 28 und die Widerstände 29 und 31 besorgen eine Halbwellengleichrichtung der Sinuswelle und erzeugen dabei an der Verbindungsstelle der Widerstände die positiven Halbzyklen, die als. Wellerform E dargestellt sind. Die Parameter sind so gewählt, daß die Spitzenamplitude der positiven Halbzyklen V + oder+12 V beträgt.

Der Spannungskomparator 33 und alle anderen Komparatoren, die in der Zeichnung gezeigt sind, sind vorzugsweise integrierte Schaltkreise vom Typ LM 139; sie liefern ein Ausgangspotential von entweder V+, das ist die logische "1", oder von 0 V (Erdpotential) , was die logische "0" im Steuersystem ist. Der Spannungsteiler, der von den Widerständen 34 und 35 gebildet wird, stellt den negativen Eingang des Spannungskomparators 33 auf ungefähr +7 V Gleichspannung ein. Der Ausgang des !Comparators vom Typ LM139 ist der unbesetzte Kollektor eines NPN-Transistors mit geerdetem Emitter. Auf diese Weise dient der Widerstand 36 als "pull-up"-Ausgangswiderstand. Dem Komparator 33 wird die Spannung mit Wellenform E an seinem positiven Eingang zugeführt. Solange diese Spannung geringer ist als das Potential (+7 V) am negativen Eingang, liegt der Ausgang des Komparators auf Erdpotential oder auf logischer ¹¹O". Wenn andererseits die Spannung am +-Eingang 7 V überschreitet _t verändert der Komparator 33 die Arbeitszustände und erzeugt ein Ausgangspotential von +12 V oder eine logische "I". Im Ergebnis erscheinen scharf abgegrenzte Rechteckimpulse der Wellenform F am Ausgang des Komparators 33.Der Widerstand 38 ergibt eine positive '·

609851/0839

Rückkopplung, wodurch das Umschalten des Komparators zwischen der logischen "0" und der logischen "1" beschleunigt wird. Auf diese Weise werden rasche Anstiegs- und Abfallzeiten der Impulse mit der Wellenform F erhalten. Diese Impulse wiederholen sich natürlich periodisch mit einer Frequenz von 6o Hz und dienen als genaue getimte Taktimpulse, welche viele Schaltkreise der digitalen Logik betätigen, die noch zu beschreiben sind. Eine Taktsammeischiene, die mit dem Ausgang des Komparators 33 verbunden ist, liefert die Taktimpulse zu den verschiedenen logischen Schaltkreisen, die hierdurch betätigt werden.

Während des Betriebszustands "Leistung-an" sind alle von Hand betätigte mechanische Schalter in der Zeichnung außeyüem Hauptschalter 12 offen, wie dargestellt. Auf diese Weise ist zwar die Gleichspannungsquelle 23 unter Spannung und es werden Taktimpulse erzeugt; die digitale Logik des Steuersystems ist jedoch noch immer ausgeschaltet während "Leistung-an"; der Pumpenmotor 16 bleibt ohne Spannung. In diesem "Aus-Zustand" wird V+ oder eine logische "1" an den Eingang des Inverters 41 gelegt, da der Ein-Aus-Schalter 4 geöffnet ist. Dieser Inverter sowie alle anderen Inverter, die in der Zeichnung gezeigt sind, sind vorzugsweise integrierte Schaltkreise vom Typ CD 4o49. Der Inverter 41 wandelt die empfangene logische "1" in Erdpotential oder eine logische "0" um und führt diese dem rechten Eingang des NAND-Tors 44 und dem Mitteleingang des NAND-Tors 45 zu. Jedes NAND-Tor in der Zeichnung besitzt zwei Eingänge und ist vorzugsweise ein integrierter Schaltkreis vom Typ

609851/0839

CD 4oll. Jedes NAND-Tor mit drei Eingängen ist vorzugsweise ein integrierter Schaltkreis vom Typ CD 4o23 und jedes NAND-Tor mit vier Eingängen ist vorzugsweise ein integrierter Schaltkreis vom Typ CD 4ol2. Ein NAND-Tor erzeugt unabhängig von der Anzahl der Eingänge eine logische "0" nur dann, wenn alle seine Eingangssignale eine logische "1" sind. Wenn auch nur ein Eingangssignal eine logische "0" ist, ist das Ausgangssignal eine logische "l".

Auf diese Weise führt während "Leistung-an" eine logische "0" am rechten Eingang des NAND-Tors 44 zur Ausbildung eines logischen "1"-Signals am Ausgang des Tors. Dieses wiederum wird dem R- oder Rückstelleingang des D-FliprFlops 46 zugeführt. Jedes D-Flip-Flop im Steuersystem ist vorzugsweise ein integrierter Schaltkreis vom Typ CD 4ol3. Ein solches Flip-Flop hat zusätzlich zum R-Eingang einen D- oder Daten-Eingang, einen S- oder Stelleingang und einen C- oder Takteingang. Es hat zwei Ausgänge - Q und Q. Der logische Pegel, der am Dateneingang anliegt, wird auf den Q-Ausgang beim übergang ins Positive des nächsten Taktimpulses übertragen. Das Setzen oder Rückstellen ist unabhängig von den Taktimpulsen; es wird erreicht, indem ein logisches Signal "1" an den Setz- bzw. Rückstelleingang angelegt wird. Wenn im einzelnen ein logisches Signal "1" dem Setzeingang zugeführt wird, wird das Flip-Flop in seinen gesetzten Zustand getriggert (wenn es nicht bereits in diesem Zustand ist). In diesem liegt der Ausgang Q auf einem logischen "1" und der Ausgang Q wird eine logische "0". Wenn andererseits eine logische "1" auf den Rückstelleingang gebracht wird,

609851/0839

- li -

wird das Flip-Flop in seinen rückgestellten Zustand gebracht (wenn es sich nicht darin bereits befindet). In diesem wird das Ausgangs· signal Q eine logische ^H0" und das Ausgangssignal Q eine logische ^M1^H. Das logische Signal "1", das vom NAND-Tor 44 während "Leistung an" erzeugt wird, stellt daher das Flip-Flop 46 zurück und erzeugt eine logische "0" an seinem Q-Ausgang und eine logische "1^H an seinem Q-Ausgt ig. Das obere Eingangssignal des NAND-Tors ι 45 wird so eine logische "0".

Das mittlere und das obere Eingangssignal von Tor 45 wird auf diese Weise eine logische "Ο". Dies führt zur Ausbildung einer logischen "1" am Ausgang, die wiederum in eine logische "0" durch den Inverter 47 umgewandelt wird. Die Kathode der Diode 48 liegt auf Erdpotential; die Diode leitet durch den Widerstand 49. Der Verbindungspunkt der Diode und des Widerstands liegt im wesentlichen auf Erdpotential. Im Ergebnis steht die LED-(Lumineszenz-) Diode 51 nicht unter Strom; es fließt kein Torstrom zwischen dem Tor G und dem Hauptanschluß T, des Triac 5 2. Der Triac ist daher nicht leitend oder aus; die Kontaktspule 53 steht nicht unter Strom. Der Hauptkontakt 15, der von der Kontaktspule 53 gesteuert wird, bleibt dementsprechend in seiner normalen geöffneten Stellung und unterbricht dabei die Kopplung zwischen der Wechselstromversorgung Io und dem Pumpenmotor 16. Der Motor bleibt ohne Strom. ι Da der Zustand der LED 51 andeutet, ob der Motor 16 läuft, wird die LED zweckmäßigerweise die "Lauflampe" genannt.

In der Aus-Stellung des Steuersystems ist der automatische Wieder-

609851/0839

Startschalter 55 geöffnet. Dies bewirkt, daß eine logische "1" am Eingang des Inverters 56 liegt. Dieser wiederum legt eine logische "0" an den rechten Eingang des NAND-Tors 57. Auf diese Weise wird eine logische "1" am Ausgang von Tor 57 erzeugt. Dieses Signal wird vom Inverter 58 in eine logische "0" umgewandelt, die dem Kg-Eingang des Wiaäerstartzeitgebers 59 zugeführt wird. Dieser besitzt die Form eines programmierbaren oder vorauseinstellbaren durch N teilenden Zählers vorzugsweise ein integrierter Schaltkreis des Typs CD 4o59. Der Zweck des Widerstartzeitgebers 59 wird hiernach erläutert. Zum gegenwärtigen Zeitpunkt mag genügen, daß ein durch N teilender Zähler vom Typ CD 4o59 so programmiert werden kann, daß er periodisch wiederkehrende Impulse, die an seinen C- oder Takteingang angelegt werden , durch jede Zahl N zwischen 3 und 15,999 teilen kann. Das Zählverhältnis wird eingestellt, indem die Spannung V+ an bestimmte Eingänge einer Klemmenreihe angelegt wird. Die Vorwahl wird von der Bedienungsperson vorgenommen, indem sie die komplementär binär kodierten Dezimalschalter 6 2 und 6 3 einstellt. In dem anfänglich die 6o Hz-Taktimpulse auf der Taktsammeischiene im Zähler 61 durch 36o geteilt werden, empfängt der Takteingang des Zeitgebers 59 alle 6 see. einen Impuls oder Io Impulse/min. Bei diesen relativ langsamen Eingangsimpulsen ist es möglich, den durch N teilenden Zähler so einzustellen, daß eine einstellbare Zeitverzögerung von bis zu 16 1/2 Std. erzielt wird. Wenn eine logische "0" an den Eingang K_ gelegt wird, wie dies der Fall ist, wenn die digitale Logik des Steuersystems aus ist, ist der einstellbare Zähler blockiert, d.h. , er wird in seinem zurückgestellten Zustar.3 gehaltene Es wird verhindert, daß er von der

609851 /0839

Zahl, die an seinen Klemmen vorgegeben ist, herabzählt. Solange das Eingangssignal K_ß eine logische "0" ist, liegt der Ausgang oder der O-Anschluß des Zeitgebers 59 auf einer logischen'O". Wenn man den Zeitgeber 59 herabzählen läßt, wie dies später beschrieben wird, teilt er die zehn Impulse/min, durch die Zahl, die an seinen Klemmen eingestellt ist. Wenn das Herabzählen ausgeführt ist (und, wie erwähnt, kann dies bis zu 16 1/2 Std. dauern), wird am Ausgang 0 eine logische "1" erzeugt.

Die logische ¹¹O", die am Ausgang des Inverters 56 erzeugt wird, wenn das Steuersystem aus ist, wird ebenfalls dem oberen Eingang des NAND-Tors 65 zugeführt. Dieses erzeugt als Antwort hierauf ein logisches Signal "1", welches dem Inverter 66 zugeführt wird. Dort wird es in eine logische "0" umgewandelt. Auf diese Weise leitet die Diode 67 durch den Widerstand 68, was bewirkt, daß der Verbindungspunkt dieser beiden Bauteile im wesentlichen auf Erdpotential liegt. Dies verhindert, daß die LED 69 unter Strom gesetzt wird und verhindert den Fluß von Torstrom durch den Triac 71 mit dem Ergebnis, daß die Alarmvorrichtung 72 ohne Strom bleibt. Die Alarmvorrichtung 72, deren Zweck später erläutert wird, kann eine Vielzahl verschiedener Formen besitzen; es kann sich um eine Sirene, ein Läutwerk, eine Glocke, einen Summer usw. handeln.

Der Stillsetz-Verzögerungszeitgeber 73 besitzt ebenfalls die Form eines einstellbaren oder programmierbaren,durch N teilenden Zählers und ist, wie der Zeitgeber 59, vorzugsweise ein integrierter Schaltkreis vom Typ CD 4o59. Der Zeitgeber 73 wird dazu verwendet,

609851/0839

eine einstellbare Zeitverzögerung von nicht mehr als 165g zur Verfügung zu stellen. Die jeweilige Verzögerung wird bestimmt, indem eine Zahl an den Klemmen (nicht gezeigt) des Zeitgebers eingestellt wird. Dies geschieht durch die Anbringung von Prüfkabeln zwischen der Spannungsquelle V+ und bestimmten Eingangskleitunen. Wenn der Zeitgeber 73 betätigt wird, d.h., wenn man ihn zählen läßt, teilt er die 6o Hz-Taktimpulse, welche seinem Takteingang zugeführt werden, durch die Zahl, die an seinen Eingangsklemmen eingestellt ist. Wenn das Steuersystem aus ist, stellt das logische Signal "l",das am Ausgang des NAND-Tors 45 erscheint, sicher, daß der Zeitgeber 73 zurückgestellt gehalten wird und nicht zählt. Im einzelnen wird das logische Ausgangssignal "1" des Tors 45 durch den Inverter 74 in ein logisches Signal "0" invertiert, welches dem unteren Eingang des NAND-Tors 75 zugeführt wird. Ein logisches Ausgangssignal "1" wird auf diese Weise erzeugt, welches im Inverter 76 zu einer logischen "0" invertiert wird.Diese wird dem K -Eingang des Zeitgebers 73 zugeführt. Wenn der K_ß-Eingang sich auf einer logischen "0" befindet, wird der Zeitgeber 73 zurückgestellt gehalten und seine Zählung verhindert.

Der Schaltkreis 77 ist ein weiteres D-Flip-Flop, welches vorzugsweise die Form eines integrierten Schaltkreises vom Typ CD 4ol3 besitzt. Wenn während "Leistung-an" die Gleichstromversorgung 13 unter Strom steht, und eine Gleichspannung V+ entwickelt, wird das Flip-Flop 77 automatisch in seinen gesetzten Zustand getriggert, in dem sein Q-Ausgang sich auf einer logischen "1" befindet. In Abwesenheit der Spannung V+ befindet sich der Eingang des Inver-

609851/0839

ters 78 auf O V oder einer logischen ^H0". In dem Augenblick, in dem von der GleichspannungsVersorgung 23 die Spannung V+ erzeugt wird, erscheint noch immer eine logische "O",am Eingang des Inverters 78. Diese wird daher vom Inverter in eine logische "1" umgewandelt, welche dem Setzeingang des Flip-Flops 77 zugeführt wird. Das Anlegen dieses Signals triggert das Flip-Flop in seinen gesetzten Zustand (Q = ¹¹I") . Der Kondensator 79 ist vorgesehen, um sicherzustellen, daß die logische "0" am Eingang des Inverters 78 lange genug erhalten bleibt, damit ein logischer "1"-Setzimpuls dem Flip-Flop zugeführt wird. Mit anderen Worten: in dem Augenblick, in dem die Spannung V+ am unteren Anschluß des Widerstands 8o erscheint, befindet sich der nicht geerdete Anschluß des Kondensators 79 auf 0 V. Der Kondensator lädt sich dann über den Widerstand 8o auf die Spannung V+ auf; dies benötigt, je nach der Zeitkonstante der RC-Kombination, ein Zeitintervall, das lang genug ist, damit das Flip-Flop 77 einen logischen Setzimpuls "1" empfangen kann. Wenn der Kondensator 79 auf die Spannung V+ aufgeladen ist, ist natürlich der Ausgang des Inverters 78 auf einer logischen "0". Dieses Potential triggert jedoch das Flip-Flop nicht.

Zur selben Zeit oder kurz nachdem das Flip-Flop 77 den Setzimpuls empfängt, wird ein logisches Signal "1" dem Daten- oder D-Eingang des Flip-Flop zugeführt. Wenn die digitale Logik des Steuersystems in Aus-Stellung ist und wenn der Hauptkontakt 15 offen ist, fließt, genauer gesprochen, kein Strom über die Leitungen L , L_Q und L_. Von den Transformatorwicklungen 81, 82 und 8 3 werden keine Signale erzeugt. Deshalb werden keine Signale an die Primärwicklungen der

609851/0839

Transformatoren 85, 86 und 87 gelegt. Es werden keine Gleichspannungen durch die Vollwellengleichrichter 85 , 86^a und 87^a erzeugt. Also wird die Spannung O dem negativen Eingang von allen 12 Spannungskomparatoren 88 - 99 zugeführt. Da der positive Eingang aller dieser Komparatoren durch den Spannungsteiler lol auf positives Potential eingeteilt ist, liefert jeder Komparator ein logisches Ausgangssignal "1". Die Schaltkreise Io2 - Io9 sind D-Flip-Flops; jedes dient als Zähler in eher noch zu beschreibenden Weise. Wie auch die anderen verwendeten D-Flip-Flops ist jedes Flip-Flop Io2 Io9 vorzugsweise vom Typ CD 4ol3. Auch die Schaltkreise 111 und 112 arbeiten als Zähler und umfassen einstellbare,durch N teilende Zähler, vorzugsweise integrierte Schaltkreise vom Typ CD 4ol8.

Wenn eine logische "1" allen vier Eingängen des NAND-Tors 113 zugeführt wird, erhält man eine logische "0" am Ausgang des Tors. Diese wird vom Inverter 114 in eine logische "1" umgewandelt, welche den Rückstelleingängen der zehn Zähler Io2 - 112 zugeführt wird. Jeder Zähler wird auf diese Weise zurückgestellt gehalten, wobei Q = "0". Der obere Eingang aller NAND-Tore 115 - 118 empfängt ein logisches Signal "0". Mittlerweile werden die logischen Ausgangssignale "1" der Komparatoren 88 - 99 durch die Inverter 121 - 124 in logische Signale "0" umgewandelt, welche den unteren Eingängen der vier Tore 115 - 118 zugeführt werden.Da alle Eingänge der Tore 115 - 118 sich auf einer logischen "0" befinden, ergeben alle diese Tore ein logisches Ausgangssignal "1", welche dem NAND-Tor 125 zugeführt werden. Dies führt zum logischen Ausgangssignal ¹¹O" vom

• · · 609851/0839

Tor 125, das dann vom Inverter 126 in ein logisches Potential "1" umgewandelt wird. Dieses wird an den oberen Eingang des NAND-Tors 127 gelegt.

Wie zuvor beschrieben, sorgt der Setzimpuls, welcher während "Leistung-an" dem Flip-Flop 77 zugeführt wird, dafür, daß der Schaltkreis gesetzt ist, wobei sein Ausgang Q sich auf einer logischen "1" befindet. Der untere Eingang des NAND-Tors 127 ist direkt mit dem Ausgang Q verbunden. Auf diese Weise sind beide Eingänge des Tors auf einer logischen "1"; dies führt zu einem logischen Ausgangssignal "0", welches vom Inverter 128 in ein logisches Signal "1" invertiert wird. Dies wird dem D-Eingang des Flip-Flop 77 zugeführt. Wie dies für Flip-Flops vom D-Typ charakteristisch ist, wird das logische Niveau am D-Eingang auf den Q-Ausgang während des Übergangs ins Positive des nächsten auftretenden Taktimpulses übertragen. Da das Flip-Flop 77 bereits gesetzt ist, bewirkt das logische Signal "1^H am D-Eingang natürlich kein Triggern des Flip-Flop. Es hält jedoch im Ergebnis das Flip-Flop gesetzt bzw. blokkiert es in diesem Zustand.

Das logische Ausgangssignal "1" des Flip-Flop 77 wird außerdem dem Inverter 131 zugeführt, wo es in eine logische "0" umgewandelt wird. Dieses Signal wird der Kathode der Diode 132 zugeführt. Die Diode leitet daher durch den Widerstand 133; der Verbindungspunkt dieser beiden Bauteile wird im wesentlichen auf Erdpotential gebracht. Die LED 135 steht daher nicht unter Strom; es fließt kein 'Torstrom durch den Triac 136. Wenn der Triac nicht leitend oder

609851/0839

in seinem Aus-Zustand ist, steht die Alarmvorrichtung 137 nicht unter Strom. Ebenso wie die Alarmvorrichtung 72 kann die Alarmvorrichtung 137 jede geeignete Form besitzen, z.B. eine Sirene, ein Läutwerk, eine Glocke, ein Summer od. dgl. sein.

Der Schaltkreis 139, dessen Zweck hiernach erläutert wird, umfaßt ein J-K-Flip-Flop, vorzugsweise ein intergrierter Schaltkreis vom Typ CD 4o27. Wenn bei einem solchen Flip-Flop eine logische "1" an seinen J-Eingang zur gleichen Zeit gelegt wird, wenn der ins Positive gehende übergang eines Taktimpulses stattfindet, wird das Flip-Flop in seinen gesetzten Zustand getriggert, in dem sein Q-Ausgang sich auf einer logischen "1" befindet. Gleichzeitig ist natürlich der Ausgang Q auf einer logischen "0". Wenn andererseits eine logische "1" dem K-Eingang aufgeprägt wird, gleichzeitig mit einem ansteigenden Taktimpuls, nimmt das JK-Flip-Flop seinen zurückgestellten Zustand ein, injdem sich der Ausgang Q auf einer logischen "0" und der Ausgang Q auf einer logischen "1" befindet. Wie im Falle der Flip-Flops vom D-Typ bringt eine logische "1" am Setzeingang ein JK-Flip-Flop in seinen gesetzten Zustand, unabhängig von einem Taktimpuls; eine logische "1" an seinem Rückstelleingang

das
bringt JK-Flip-Flop in seinen zurückgestellten Zustand unabhängig von einem Taktimpuls. Genauso wJe bei einem D-Flip-Flop müssen sowohl der Setz- als auch der Rückstelleingang eines JK-Flip-Flop sich auf einer logischen "0" befinden, damit das Flip-Flop auf Eingangssignale an seinen J- und K-Eingängen reagiert.

Der Rückstelleingang des Flip-Flop 139 ist permanent geerdet (logi-

609851/0839

sehe "Ο"). Der Setzeingang ist jedoch an eine Einrichtung gekoppelt, welche einen Setzimpuls während "Leistung-an" erzeugt, wenn die Gleichspannungsversorgung 23 unter Spannung gesetzt wird und eine Spannung V+ erzeugt. In dem Augenblick, in welchem die Spannung V+ erscheint, befindet sich der Eingang des Inverters 141 noch immer auf einer logischen "0"; diese wird sofort durch den Inverter umgewandelt, wodurch sich ein logischer Setzimpuls "1" ergibt, welcher das Flip-Flop 139 in den gesetzten Zustand bringt. Der Kondensator 14 2 stellt sicher, daß der Eingang des Inverters 141 auf einer logischen "O" lange genug bleibt, damit das Flip-Flop 139 setzen kann. Wenn sich der Kondensator auf die Spannung V+ auflädt, wird eine logische "1" dem Inverter 141 zugeführt. Dies führt zu einer logischen "0" am Setzeingang des Flip-Flop. Das Flip-Flop 139 wird also bei "Leistung-an^H durch einen Setzimpuls gesetzt, unmittelbar darauf wird jedoch der Setzeingang automatisch auf eine logische"0^H gebracht, wodurch das Flip-Flop auf Eingangssignale an seinem J- und K-Eingang reagieren kann.

Die logische "1" am Ausgang Q des Flip-Flop 139 wird vom Inverter 144 in eine logische "0" umgewandelt. Diese wird der Kathode der Diode 145 zugeführt. Die Diode leitet auf diese Weise über den ', Transistor 146 und bringt dabei den Verbindungspunkt von Widerstand und Diode im wesentlichen auf Erdpotential. Dies verhindert, daß die LED 147 unter Strom gesetzt wird und leuchtet. Gleichzeitig befindet sich der Q-Ausgang des J-K-Flip-Flop 139 auf einer logischen "Ο". Dieses Signal wird dem Rückstelleingang des Flip-Flop ■

609851/0839

- 2ο -

77 zugeführt. Ein solches Signal hat natürlich keinen Effekt auf das Flip-Flop. ",

Nun sei angenommen, daß der Pumpenmotor 16 unter Strom gesetzt \ und seine Drehung bewirkt werden soll. Zu Anfang muß der Ein-Aus- I Schalter 4 2 von der Bedienungsperson in seine geschlossene oder ' Ein-Stellung gebracht werden. Dieses verändert das Eingangssignal des Inverters 41 von einer logischen "1" auf eine logische ¹¹O". ; Die logische "1" erscheint auf diese Weise am Ausgang des Inverters und wird dem rechten Eingang des NAND-Tors 44 zugeführt. Da das Flip-Flop 77 zu dieser Zeit gesetzt ist, befindet sich auch der linke Eingang des Tors 44 auf einer logischen "1", mit dem Ergebnis, daß eine logische "O" vom Ausgang des Tors 44 dem Rückstelleingang des Flip-Flop 46 zugeführt wird. Der Startschalter 151, der nur einen momentanen Kontakt gibt, muß nun zeitweise geschlossen werden, wodurch eine logische "o" dem oberen Eingang des NAND-tors 152 zugeführt wird. Dies erzeugt eine logische "1" am Ausgang des Tores, welche auf den Setzeingang des Flip-Flop 46 gebracht wird. Dies bringt den Schaltkreis in dervgesetzten Zustand, in dem sich der Ausgang Q auf einer logischen "1" befindet. Dieses Ausgangssignal wird zum oberen Eingang des NAND-Tors 153 z\irückgespeist, Der untere Eingang dieses Tors wurde bereits auf eine logische "1^H mittels der logischen "0" am Ausgang des Zeitgebers 73 gebracht, welche vom Inverter 154 invertiert ist. Mit einer logischen "1" an beiden Eingängen von Tor 153 wird also ein logisches Ausgangssignal "0" dem Inverter 156 zugeführt, wo es in eine logische "1" umgewandelt wird. Diese wird dem Dateneingang des Flip-Flop 46

609851/0839

zugeführt. Wie erwähnt, wird das Logikniveau, welches am D-Eingang vorliegt, auf den Q-Ausgang während des Übergangs ins Positive des nächsten Taktimpulses übertragen. Auf diese Weise wird das Flip-Flop 46 in seinem gesetzten Zustand (Q = "1") gehalten bzw. in diesem Zustand blockiert.

Wenn der Startschalter 151 von der Bedienungsperson losgelassen wird, springt er in seine Offenstellung zurück, die in der Zeichnung gezeigt ist. Der obere Eingang von Tor 152 wird auf das logische Niveau "1" gebracht. Zu dieser Zeit besitzt auch der untere Eingang des Tors eine logische "1". Der normalerweise geschlossene Hilfsschalter 158, dessen Zweck beschrieben werden wird, liefert eine logische "0" sum Inverter 159, welcher wiederum dieses Signal invertiert und eine logische "1" zum oberen Eingang des NAND-Tors 161 liefert. Da der PHD-Schalter 16o, dessen Zweck später erläutert wird, normalerweise offen ist, befindet sich der Eingang des Tors 161 ebenfalls auf einer logischen "1". Der Ausgang des Tors liegt so auf einer logischen "0". Diese wird vom Inverter 16 2 in eine logische "1" invertiert, welche dem oberen Eingang des NAND-Tors 165 zugeführt wird. Wie zuvor erwähnt, befindet sich das Ausgangs-Signal des Zeitgebers 59, welches dem unteren Eingang von Tor 165 zugeführt wird, zu dieser Zeit auf einer logischen ¹¹O". Bei diesen Eingangssignalen erzeugt das Tor 165 eine logische "1", welche dem unteren Eingang von Tor 152 zugeführt wird. Da sich alle seine Ehgänge auf einer logischen "1" befinden, erzeugt das Tor 15 2 ein logisches Potential "0" , welches dem Setzeingang

des Flip-Flop 46 zugeführt wird. Nun befindet sich sowohl am Setz-

609851/0839

als auch am Rückstelleingang des Flip-Flop eine logische "Ο"; daher kann dieser Schaltkreis auf die Eingangssignale an seinem D- oder Dateneingang reagieren.

Wenn alle Flip-Flops 46 und 77 sich im gesetzten Zustand befinden ; (Q = "1") und wenn der Inverter 41 ein logisches Ausgangssignal "1" erzeugt, empfangen alle drei Eingänge des NAND-Tors 45 logische Signale "1". Dies führt zu einem logischen Ausgangspotential ¹¹O", welches dem Inverter 47 zugeführt wird. Die Kathode der Diode 48 befindet sich auf diese Weise im wesentlichen auf dem Logik-Niveau "1" bzw. der Spannung V+, mit dem Ergebnis, daß das Blech("plate") der LED 51 hinreichend positiv ist, so daß ein Strom durch die LED und zwischen dem Tor und dem Hauptanschluß T, des Triac 52 fließt. Dadurch wird die LED 51 zum Leuchten gebracht und der Triac 52 wird angeschaltet. Der Kondensator 167 und die entsprechenden Kondensatoren, welche mit den Toren der anderen Triacs verbunden sind, halten die Torspannung konstant, so daß der Triac von Rauschsignalen nicht abgestellt wird, wenn er einmal eingeschaltet ist. Wenn der Triac 52 eingeschaltet ist, liegt zwischen den Hauptanschlüssen T, und T2 eine sehr geringe Impedanz. Daher wird die volle Spannung von 12o V Wechselstrom, die an der Sekundärwicklung 21 entwickelt wird, an die Kontaktspule 53 angelegt, wodurch diese unter Strom gesetzt wird und der Hauptkontakt geschlossen wird. Die Dreiphasenstromversorgung Io wird nun an den eintauchbaren Pumpenmotor 16 gekoppelt. Der Motor beginnet zu drehen. Die erleuchtete LED 51 liefert ein visuelles Signal für die Bedienungs-

609851 /0839

person, daß der Motor unter Strom steht und läuft. Die Drehrichtung des Motors ist so, daß das Drehmoment beim Starten und Laufen alle Gewindeverbindungen in der Pumpeinheit und in den Röhren anzieht. Es sei daran erinnert, daß der Pumpenmotor 16 mehr als 2oo PS besitzen kann und so ausgebildet ist, daß er am Boden einer Ölbohrung arbeitet, welche eine durchschnittliche Tiefe von 9ooo Fuß besitzt.

Während des Startvorgangs des Motors 16 und während er auf normale Betriebs- oder Lauftemperatur beschleunigt wird, kann ein Unterlastoder Unterstromzustand auftreten. Ein solcher Zustand läßt jedoch das Unterlast-Schutzsystem den Motor nicht stillegen. Wenn später das Unterlast-Schutzsystem beschrieben wird, wird zu erkennen sein, daß ein Unterlastzustand den Anschluß K„ des Zeitgebers 73 auf eine logische "1" bringt, worauf der Zeitgeber aus seinem eingestellten Zustand herabzuzählen beginnt. Mit anderen Worten, er beginnt, die 6o Hζ-Taktimpulse durch die Zahl zu teilen, welche auf seinen Klemmen eingestellt ist. Während der Zeitgeber 73 herabzählt, bleibt der Ausgang auf einer logischen "0", so daß das Flip-Flop 46 gesetzt bleibt und der Motor 16 weiter beschleunigt. Lange bevor der Zeitgeber 73 die Zählung abschließt, was je nach Einstellung des Zeitgebers, wie erwähnt, bis zu 165 see. dauern kann, erreicht jedoch der Motor seine normale Arbeitsgeschwindigkeit, und der Unterlastzustand verschwindet. Der Eingang K_ß des Zeitgebers 73 schwenkt daher von einer logischen "1" auf eine logische "0". Dies stellt den Zeitgeber in seinen vorgewählten Zustand zurück.

Ein Unterlastschutz wird erhalten, indem die Dreiphasenströme, die

609851 /0839

vom Pumpenmotor 16 von der Stromversorgung Io gezogen werden, überwacht werden. Dies wird durch die Transformatorwicklungen 81,82,83 erreicht, welche den Primärwicklungen der Transformatoren 85,86 bzw. 87 Wechselspannungen zuführen, deren Größe direkt porportional zu den Stromphasen A, B bzw. C ist. Diese Wechselspannungen v/erden von den Gleichrichtern 85^a, 86^a und 87^a gleichgerichtet und durch die Filter 167, 168 und 169 gefiltert. Dadurch werden auf den Leitern 171, 17 2 und 173 positive Gleichspannungen bereitgestellt, deren Amplituden porportional zu den Phasenströmen sind. Die Parameter und die Windungsverhältnisse der Transformatoren sind so gewählt, daß die positiven Gleichspannungen auf den Leitern 173 172 und 17 3 wesentlich geringer als +12 V oder die Spannung V+ sind, wenn während des normalen Betriebs die Amplitude von jedem Phasenstrom in einen bestimmten normalen Amplitudenbereich fällt. Die Zenerdioden 174, 175 und 176 dienen als "Klammern", so daß die Spannungen auf den Leitern 171,172,173 niemals 13 V überschreiten können, unabhängig von der Amplitude der Phasenströine, welche durch die Leiter L_A, L_ß und L_c fließen.

Wenn unter normalen Bedingungen die Phasenströme innerhalb des normalen Amplitudenbereichs liegen, ist die positive Gleichspannung auf dem Leiter 171, welche dem positiven Eingang des Spannungskomparators 177 zugeführt wird, größer, als die positive Gleichspannung, welche dem negativen Eingang des Komparators vom Potentiometer 18o zugeführt wird. Dieses wird von der Bedienungsperson so eingestellt, daß der untere Setzpunkt im Steuersystem erzielt wird. In entsprechender Weise ist die positive Gleichspannung auf

609851/0839

dem Leiter 172, welche dem positiven Eingang des Komparators 178 zugeführt wird, größer, als die Spannung auf dem negativen Eingang des Komparators; die positive Gleichspannung auf dem positiven Eingang des Komparators 179 ist größer als die Spannung , welche auf dem negativen Eingang des Komparators liegt. Im Ergebnis liefern alle Komparatoren 177,178,179 unter normalen Bedingungen ein logisches Ausgangssignal "1", welches dem unteren Eingang des NAND-Tors 181 zugeführt wird. Zu dieser Zeit sind, wie zuvor erwähnt, auch die beiden anderen Eingänge des Tors 181 auf einer logischen "1", wodurch eine logische "0" dem oberen Eingang des NAND-Tors 75 zugeführt wird. Mittlerweile resultiert die logische "0" am Ausgang des NAND-Tors 45 in einem logischen Signal "1", welches dem unteren Eingang des Tors 75 zugeführt wird. Die resultierende logische "1" am Ausgang des Tors 75 manifestiert sich in einer logischen "0", welche an den K_ß-Eingang des Zeitgebers 73 gelegt wird. Daher wird der Zeitgeber 73 unter normalen Bedingungen, wenn keine Unterlast auftritt, in seinem zurückgestellten Zustand durch das Anlegen einer logischen "0" an seinen Anschluß K_ß gehalten.

Nun sei angenommen, daß sich ein echter Unterlastzustand entwickelt, nachdem der Pumpenmotor 16 einige zeitlang normal gearbeitet hat und öl aus der Bohrung gepumpt wurde. Dieser echte Unterlastzustand unterscheidet sich von einem feilschen Unterlastzustand, der aus einem vorübergehenden, momentanen oder fluktuierenden Zustand entsteht. Wie erläutert, tritt ein echter Unterlastzustand z.B. auf, wenn die Ölbohrung trockengepumpt ist, ein Zustand, der als "pump-off" bekannt ist. Wenn dies geschieht, ist es wichtig, den Pumpenirotor automatisch

609851/0839

stillzulegen/ um den Motor vor Beschädigung zu beschützen, welche er sonst erleiden kann.

Das Potentiometer 18o ist so eingestellt, daß die Spannung an den negativen Eingängen der Komparatoren 177, 178, 179 gleich der Span" nung ist, welche an den positiven Eingängen erscheint, wenn jeder Phasenstrom der unteren Grenze (unterer Setzpunkt) des vorgewählten normalen Amplitudenbereiches entspricht. Auf diese Weise wird immer dann, wenn einer der Phasenströme in den Leitern L^, L_ß, L_c unter den normalen Amplitudenbereich abfällt, einer der Kornparatoren 177, 178 und 179 in seinen Betriebszustand getriggert, in dem an seinem Ausgang eine logische "0" erzeugt wird. Wenn dies passiert, kommt der untere Eingang des Tors 181 auf eine logische "0" zu liegen; der Ausgang dieses Tors schaltet auf eine logische "1". Nun sind beide Eingänge des Tors 75 auf einer logischen "1"; so wird eine logische "0" zum Inverter 76 geliefert, der ein logisches Signal "1" erzeugt. Dieses wird dem Anschluß K des Zeitgebers zugeführt. Dieses löst den Zeitgeber aus seinem voreingestellten Startzustand aus. Er beginnt die 6o Hz-Taktimpulse zu zählen, wobei er in seinen Endzustand herabzählt, was, wie erwähnt, bis zu 165 see. je nach Anordnung der Prüfkabel an den Eingangsklemmen dauern kann. Das gewählte Zeitintervall wird entsprechend den Bedingungen der Umgebung bestimmt, in denen die Einrichtung aus Pumpe und Motor arbeiten.

Da eine echte Unterlastsituation vorliegt, ist die Größe von mindestens einem Phasenstrom noch immer unterhalb des normalen Ampli-

609851/0839

2S25345

tudenbereichs, wenn der Zeitgeber 73 herabgezählt hat oder sich seinem Endzustand nähert. Zu dieser Zeit wird das Ausgangssignal des Zeitgebers eine logische "1". Der untere Eingang des Tors 153 schaltet deshalb auf eine logische "0"; das Ausgangssignal dieses Tors wird eine logische "1". Nach Inversion im Inverter 156 manifestiert sich das Signal als logische ¹¹O", welche dem D-Eingang des Flip-Flop 46 zugeführt wird. Während des Übergangs ins Positive des nächsten Taktimpulses schc\ltet das Flip-Flop in seinen zurückgestellten Zustand, in welchem das Ausgangssignal Q eine logische "0" ist. Das Ausgangssignal wird zum oberen Eingang von Tor 153 zurückgespeist und hält das Flip-Flop 46 im zurückgestellten Zustand. Das logische Ausgangssignal "0" des Flip-Flop wird außerdem an den L/PE-Anschluß des Zeitgebers 73 gelegt, wodurch das Ausgangssignal des Zeitgebers auf eine logische "0" zurückkehren kann.

Wenn das Flip-Flop 46 in zurückgestelltem Zustand ist, stellt sich der obere Eingang des Tors 45 auf eine logische "0" ein. Als Konsequenz dessen stellt sich der Ausgang dieses Tors auf eine logische "1"; dies wiederum schaltet den Triac 52 aus und setzt die LED 51 außer Strom. Da nun die Kontaktspule 53 nicht mehr unter Strom steht, öffnet der Hauptkontakt 15 und unterbricht dabei die Kopplungsschaltung, welche den Pumpenmotor 16 mit der Stromversorgung Io verbindet. Im Ergebnis wird die Stromversorgung des Motors 16 unterbrochen; er hört auf, sich zu drehen.

Nachdem der Motor bei Vorliegen einer Unterlastsituation stillgelegt worden ist, kann er von der Bedienungsperson einfach dadurch

609851/0839

wieder gestartet werden, daß der Startschalter 151 von Hand niedergedrückt oder momentan geschlossen wird. Dadurch wird das Flip-Flop 46 gesetzt und die Kontaktspule 53 wird unter Strom gesetzt.

Das Steuersystem mit digitaler Logik enthält außerdem eine automatische Wiederstarteinrichtung, welche die Stromversorgung Io automatisch wieder mit dem Pumpenmotor 16 verbindet, wenn dieser als Ergebnis einer Unterlastsituation stillgelegt wurde und nachdem ein gewisses Zeitintervall verstrichen ist. Da eine Unterlastsituation häufig in der Folge einer "pump-off"-Situation auftritt, soll das Wiederstarten häufig mehrere Stunden lang verzögert werden, damit Öl zurück in die Bohrung fließen kann. Zusätzlich ist es bei vielen Anwendungsarten wichtig, das Wiederunterstromsetzen des Pumpenmotors relativ lange zu verzögern, damit Schaden am Aggregat von Motor und Pumpe oder einer der Verbindungswellen verhindert wird. Im Augenblick des Stillegens liegt nämlich eine senkrechte Säule von Strömungsmittel in der Ölbohrung vor, die mehrere tausend Fuß hoch ist. Dieses Strömungsmittel wird sich dann auf das statische Niveau der Bohrung zurück einzustellen versuchen, üblicherweise sind Rückschlagventile und andere Einrichtungen vorgesehen, welche das Strömungsmittel halten. Diese können jedoch fehlerhaft werden und ausfallen. Wenn das passiert, wirkt das Ablaufen des Strömungsmittels als umgekehrte Turbine und dreht das Motor-Pumpen-Aggregat in entgegengesetzter Richtung. Wenn ein Wiederstartversuch stattfindet, solange die Pumpe in dor falschen Richtung dreht, wird die Pumpe häufig beschädigt oder eine Welle

609851/0839

bricht. Daher ist normalerweise eine Zeitverzögerung, die das Rückdrehen berücksichtigt, erforderlich. Bei der vorliegenden Anmeldung wird Vorsorge getragen, daß das Wiederstarten automatisch um einen einstellbaren Zeitabschnitt verzögert wird, welcher bis zu 16 1/2 Std. lang sein kann.

Um das Steuersystem auf seine automatische Wiederstartbetriebsart zu bringen, muß die Bedienungsperson den automatischen Wicderstartschalter 55 schließen. Dieser hält den Eingang des Inverters 56 kontinuierlich auf Erdpotential oder einer logischen "0". Der obere Eingang des Tors 65 empfängt auf diese Weise ein logisches Signal "1" vom Ausgang des Inverters 56. Da der Motor aufgrund einer Unterlastsituation stillgelegt ist, befindet sich das Flip-Flop 46 im zurückgestellten Zustand (Q = "0"). Eine logische "1" wird dem unteren Eingang des Tors 65 vom Ausgang Q des Flip-Flop zugeführt. Da beide Eingänge des Tors 65 sich auf einer logischen "1" befinden, wird ein logisches Ausgangssignal "0" dem Inverter 66 zugeführt. Dort wird es in eine logische "1" umgewandelt, welche der Kathode der Diode 67 zugeführt wird. Die Verbindungsstelle zwischen Widerstand 68 und Diode 67 nimmt ein Potential an, das hinreichend positiv ist, die LED 69 unter Strom zu setzen und einen Torstrom zwischen den Anschlüssen G und T, des Triac 71 hervorzurufen. Dabei wird der Triac eingeschaltet; es werden 12o V Wechselspannung an die Alarmeinrichtung 72 angelegt. Die Lampe 69 und die Alarmeinrichtung 72 liefern der Bedienungsperson visuelle und hörbare

ι Signale, welche anzeigen, daß der Motor 16 stillgelegt ist und daß ^;

das Steuersystem sich im automatischen Wi&erstartbetriebszustand

609851/0839

befindet.

Gleichzeitig wird das logische Ausgangssignal "1" des Inverters außerdem dem rechten Eingang des Tores 57 zugeführt. Da der mittlere Eingang dieses Tors sich ebenfalls auf einer logischen "1" befindet und da der linke Eingang dieses Tores ebenfalls auf einer logischen "1" ist, wird eine logische "0" dem Inverter 58 eingespeist. Diese wird dort in eine logische "1" umgewandelt, welche an den Anschluß K_ des Wiederstartzeitgebers 59 gelegt wird. Sobald der Eingang K_ß auf einer logischen "1" zu liegen kommt, löst sich der Zeitgeber 59 aus seinem zurückgestellten Zustand und beginnt aus seinem voreingestellten Zustand herabzuzählen. Genauer gesprochen, teilt er die Impulse, welche er an seinem Takteingang empfängt, durch die Zahl, die auf seinen Eingangsklemmen eingestellt ist. In-dem diese Impulse mit einer Folge von einem Impuls auf alle 6 see. oder Io Impulsen/min, geliefert werden, benötigt der Zeitgeber 59 bis zu 16 1/2 Std. (je nach der Einstellung an den Eingangsklemmen), um aus seinem voreingestellten Zustand vollständig herabzuzählen. Wenn die volle Zählung auftritt, wird am Ausgang des Zeitgebers eine logische "1" erzeugt und an den unteren Eingang des Tores 16 angelegt.

Wie zuvor erwähnt, ist bei geschlossenem Hilfsschalter 158 auch der obere Eingang des Tors 165 auf einer logischen "1". Auf diese Weise wird eine logische "0" auf den unteren Eingang des Tores 15 gebracht, wodurch eine logische "1" an den Setzeingang des Flip-Flop 46 gelegt wird. Auf diese Weise hat das Ausgangssignal des

609851/0839

Zeitgebers 59, wenn dessen volle Zählung erreicht ist, denselben Effekt auf das Flip-Flop 46, als ob der Schalter 151 momentan von Hand geschlossen würde. Das Flip-Flop 46 nimmt daher seinen gesetzten Zustand ein (Q = "1"); die Kontaktspule 53 wird unter Strom gesetzt und verbindet den Motor 16 wieder mit der Stromversorgung Io. Wenn das Flip-Flop 46 in seinen gesetzten Zustand schaltet, wird das Aus gangs signal Q eine logische ¹¹O". Dies führt dazu, daß die LED 69 erlöscht und die Alarmeinrichtung 72 abschaltet. Da sich der Ausgang des Tors 161 zu dieser Zeit auf einer logischen "O" befindet, ist der L/PE-Eingang des Zeitgebers 59 auf einer logischen "0". So kann der Ausgang des Zeitgebers auf eine logische "0" zurückkehren. Dies schaltet den Setzeingang des Flip-Flop 46 auf eine logische "0", so daß das Flip-Flop auf Eingangssignale an seinem Dateneingang reagieren kann. Der K_ß-Eingang des Zeitgebers 59 kehrt ebenfalls auf eine logische ¹¹O" zurück, wenn das Flip-Flop seinen gesetzten Zustand einnimmt.

Nun sei die Wirkungsweise der Überlastschutzeinrichtung betrachtet, welche die Kopplung zwischen Stromversorgung Io und Pumpenmotor 16 immer dann unterbricht, wenn die Amplitude von mindestens einem Phasenstrom den vorgewählten normalen Amplitudenbereich überschreitet und dort für ein gewisses Verzögerungszeitintervall verbleibt. Es sind vier verschiedene Verzogerungszeiten vorgesehen, damit die jeweils gewählte Stillegungsverzögerung umgekehrt proportional zum Betrag der überlast ist. Auf diese Weise erzeugen größere überlastzustände schnellere Stillsetzungen. Im einzelnen ist anzumerken daß alle drei positiven Gleichspannungen auf den Leitern 171,17 2,173

609851/0839

(die direkt proportional zu den drei Phasenströmen sind) vier verschiedenen Komparatoren der zwölf Spannungskomparatoren 88 - 99 zugeführt werden. Außerdem ist zu beachten, daß vier verschiedene positive Gleichspannungen (Standardspannungen genannt) vom Spannungsteiler lol abgeleitet werden und an diese Komparatoren angelegt werden. Durch Einstellung des Potentiometers lola können natürlich alle vier Standardspannungen verändert werden. Wie zu erkennen ist, bestimmt die Stellung des Potentiometers den oberen oder Uberlast-Schaltpunkt im Steuersystem. Die vier Standaxfepannungen repräsentieren jeweils verschiedene Grade der überlast. Die zwölf Komparatoren sind in vier Gruppen geteilt , drei Komparatoren pro Gruppe, wobei alle drei Komparatoren in jeder Gruppe an ihrem negativen Eingang eine entsprechende Gleichspannung auf den Leitern 171,172,173 empfangen. Jeder Komparator in der Gruppe empfängt an seinem positiven Eingang dieselbe Standardspannung vom Teiler lol, wobei jede der vier Gruppen jeweils eine andere der vier vom Teiler abgeleiteten Spannungen erhält. Jede der vier Gruppen vergleicht die Phasenströme mit einer bestimmten Standardspannung der vier Standardspannungen und erkennt auf diese Weise jeweils einen bestimmten der vier überlastzustände.

Vorzugsweise wird das Potentiometer lola von der Bedienungsperson so eingestellt, daß eine Überlastsituation von ungefähr 15 % oberhalb des auf dem Typenschild ausgewiesenen Motorstroms (der Strom, bei dem der Pumpenmotor der Bauweise nach arbeiten soll) die kleinste nachgewiesene überlast ist. Der Bequemlichkeit halber wird dieser Überlastschaltpunkt von 15 % oberhalb des Nominnlstroms

• · ■

609851/0839

"einfache tiberlast" genannt. Bei dieser Einstellung sind die anderen drei Überlastzustände 1,66-/ 2,33- und 3,oo-fache Überlast, wie dies in der charakteristischen Kurve von Fig. 5 dargestellt ist. Diese stellt die Zeitverzögerung der Stillegung gegen die überlast dar. Wenn nämlich das Potentiometer wie geschildert eingestellt ist, und wenn der Strom in mindestens einer Leitung L, L_ß, L_c eine Größe besitzt, die gleich der Obergrenze des normalen Amplitudenbereichs (nämlich einfache überlast) besitzt, ist die positive Gleichspannung am negativen Eingang von mindestens einem der Komparatoren 97,98,99 grosser als die Spannung am positiven Eingang des !Comparators. Dies führt dazu, daß der gemeinsame Ausgang dieser Komparatoren sich auf einer logischen "O" befindet. Die Grosse der Standardspannung, die vom Teiler lol abgeleitet ist und an die positiven Eingänge der Komparatoren 94,95,96 angelegt ist, ist so gewählt, daß diese Komparatoren ein logisches Ausgangssignal "O" erzeugen, wenn eine 1,66-fache Überlast-Situation vorliegt.

Ein in geeigneter Weise gewähltes höheres Potential wird vom Teiler lol den positiven Eingängen der Komparatoren 91,92,93 zugeführt, so daß die negativen Eingänge dieser Komparatoren Spannungen erhalten, die größer sind, als diejenigen an ihren positiven Eingängen. Daher erzeugen sie ein logisches Ausgangssignal "0", wenn eine 2,33r fache Überlastsituation vorliegt. Eine noch höhere Standardspannung vom Teiler lol wird an die positiven Eingänge der Komparatoren 88, 89,9o angelegt, so daß die Spannungen an ihren negativen Eingängen diejenigen an ihren positiven Eingängen nicht überschreiten, solange nicht ein 3,oo-facher Uberlastzustand erreicht ist.

609851/0839

Wie zuvor erwähnt, wird unter normalen Bedingungen eine logische "1" an die Rückstelleingänge der Flip-Flops Io2-lo9 angelegt. Die Zähler 111,112 halten alle diese Schaltkreise in ihrem zurückgestellten Zustand. Nun sei angenommen, daß der Phasenstrom, der durch mindestens eine Leitung L^, L_Q und L_c fließt, eine einfache Überlastsituation, also 15 % oberhalb des nominalen Motorstroms, anzeigt. In diesem Fall liefert mindestens einer der Komparatoren 97,98,99 ein logisches Ausgangssignal "0". Dies schaltet den Ausgang des Tors 113 auf eine logische "1", die dann vom Inverter zu einer logischen "0" umgewandelt wird. Diese wird an die Rückstelleingänge der Schaltkreise Io2-112 gelegt. Dies löst diese Schaltkreise aus, so daß ein Zählvorgang möglich wird. Die Zähler 111,112 sind einstellbare, durch N teilende Zähler, wie zuvor erwähnt. Sie sind vorzugsweise so eingestellt, daß ein Impuls am Q-Ausgang des Zählers 112 auf jeweils 6o Taktimpulse, die an den Takteingang des Zählers 111 gelegt werden, entwickelt wird. Vorzugsweise wird die Zählerteilung 6o : 1 dadurch erreicht, daß der Zähler 111 so eingestellt wird, daß er einen Ausgangsinpuls auf jeweils sechs Eingangsimpulse liefert, und indem der Zähler 112 so eingestellt wird, daß er einen Ausgangsimpuls auf jeweils Io Eingangsimpulse an seinem Takteingang erzeugt.

Auf diese Weise wird eine volle Sekunde, nachdem das System in einen einfachen überlastzustand gerät, ein Impuls an den Takteingang des Flip-Flop Io2 gelegt. Da sich der Daten- oder D-Eingang dieses Flip-Flop auf der Spannung V+ oder einer logischen "1" befindet, bewirkt dieser Taktimpuls ein Triggern des Flip-Flop in

609851/0839

seinen gesetzten Zustand, in dem sein Q-Ausgang, welcher mit dem oberen Eingang des Tores 115 verbunden ist, auf einer logischen "1" liegt. Da jedoch das System nur einfach überbelastet ist, befindet sich der untere Eingang des Tors 115 noch immer auf einer logischen ¹¹O"; der Ausgang dieses Tors bleibt auf einer logischen "1".

Die Flip-Flops Io3,lo4 sind in bekannter Weise so verbunden, daß sie einen 4 : 1-Zähler bilden.Da das Flip-Flop Io4 durch die Ausgangsimpulse des Zählers 112 angetrieben wird, wird am Ausgang Q 4 see. nach Entdecken der Überlastsituation ein Impuls erzeugt. Das Flip-Flop Io5 wird durch diesen Impuls betätigt und gesetzt, wodurch eine logische "1" an seinem Q-Ausgang auftritt. Das Ausgangssignal des Tors 116 ändert sich jedoch nicht, da sich sein unterer Eingang noch immer auf einer logischen ¹¹O" befindet. Die Ausgangsimpulse des Flip-Flop Io4 werden aus dem an das Flip-Flop Io6 angelegt, der als 2 : 1-Teiler arbeitet. Auf diese Weise wird ein Impuls an seinem Q-Ausgang 8 see. nach Entdecken der überlastsituation erzeugt. Daher wird das Flip-Flop Io7 in den gesetzten Zustand getriggert; ein logisches Signal "1" wird dem oberen Eingang des Tores 117 zugeführt. Wie im Falle der Tore 115, 116 verändert sich jedoch das Ausgangssignal des Tors 117 zu dieser Zeit nicht, da sein unterer Eingangsanschluß noch immer ein logisches Signal "0" vom Inverter 123 erhält.

Auch das Flip-Flop Io8 arbeitet als 2 : 1-Zähler. Da es von den Ausgangsimpulsen des Flip-Flop Io6 angetrieben wird, wird ein Im- ■ puls dem Takteingang des Flip-Flop Io9 16 see., nachdem das System

609851/0839

in den Uberlastzustand geraten ist, zugeführt. Das Flip-Flop Io9 setzt zu diesem Zeitpunkt und liefert ein logisches Signal "1" zum oberen Eingang von Tor 118. Das Ausgangssignal dieses Tors ändert sich nun, da sein unterer Eingang ein logisches Signal "1" vom Inverter 124 erhält. Ein logisches Signal "0" wird nun an den unteren Eingang des Tors 125 gelegt. So entwickelt sich eine logische "1" am Ausgang dieses Tors. Diese wird dann vom Inverter 126 in ein logisches Signal "0" umgewandelt, welches ein Überlastkontrollsignal bildet, das anzeigt, daß ein Uberlastzustand vorliegt. Es ist zu beachten, daß das logische Kontrollsignal ¹¹O" am Ausgang des Inverters 126 erst entwickelt wird, wenn das System sich in diesem einfachen Uberlastzustand volle 16 see. lang befunden hat. Dies stellt sicher, daß etwaige Fluktuationen in den Phasenströmen, welche eine einfache überlast hervorrufen, und was beim Starten auftreten kann, mindestens 16 see. lang dauern müssen, bevor das Überlastkontrollsignal entwickelt wird. Auf diese Weise legen vorübergehende Effekte den Motor nicht still. Die Anwesenheit eines Uberlastkontrollsignals am Ausgang des Inverters 126 zeigt also an, daß eine Überlastsituation vorliegt; das Timing dieses Signals zeigt den Grad der Überlastsituation an.

Das Überlastkontrollsignal (logische "0") vom Inverter 126 wird an den oberen Eingang des Tores 127 gelegt. Daraufhin wird eine logische "1" am Ausgang des Tores entwickelt; diese wird vom Inverter 128 in eine logische "0" umgewandelt, welche an den Daten-Eingang des FlipFlop 77 gelegt wird. Beim Auftreten des nächsten Taktimpulses wird das Flip-Flop in seinen zurückgestellten Zustand

609851 /0839

gebracht, injdem sich sein Q-Ausgang auf einer logischen "0" befindet. Der untere Eingang des Tcrs 45 kommt daher auf eine logische "0" zu liegen; dies führt zu einer logischen "1", welche an den Inverter 47 gelegt wird. Dies führt wiederum dazu, daß der Strom von der LED 51 und der Kontaktspule 5 3 genommen wird. Dor Pumpenmotor 16 wird daher stillgelegt. Das logische Ausgangssignal "0" des Flip-Flop 77 wird zum unteren Eingang des Tores 127 zurückgespeist und hält so den Daten-Eingang des Flip-Flop auf einer logischen "0". Dadurch wird das Flip-Flop im zurückgestellten Zustand auch dann noch gehalten, wenn der Motor zu drehen aufgehört hat und der Überlastzustand verschwindet.

Das logische Ausgangssignal "0" vom Flip-Flop 77 wird außerdem an den linken Eingang des Tores 44 gelegt, so daß eine logische "1" am Rückstelleingang des Flip-Flop 46 erzeugt wird. Als Folge wird das Flip-Flop im zurückgestellten Zustand (Q = "0") festgehalten. Auch der Inverter 131 erhält ein logisches Signal "0" vom Flip-Flop 77. Dies läßt die Verbindungsstelle von Diode 132 und Widerstand 133 genügend positiv werden, daß die LED 135 unter Strom gesetzt und der Triac 136 eingeschaltet wird. Die Alarmeinrichtung 137 erzeugt daraufhin ein hörbares Signal, das anzeigt, daß das System aufgrund eines Überlastzustandes stillgelegt worden ist. Die leuchtende Diode LED 135 bildet natürlich auch ein visuelles Signal für die Bedienungsperson.

Der linke Eingang des Tores 57 ist ebenfalls auf eine logische "O";

609851 /0839

während des Überlast-Stillstandes gelegt. Dies stellt sicher, daß der Eingang K_ß des Zeitgebers 59 auf einer logischen "0" bleibt, so daß der Zählvorgang unterbunden wird.

Nach einem durch Überlast hervorgerufenen Stillsetzen muß selbstverständlich der Zustand, der die tiberlast hervorgerufen hat, korrigiert werden, so daß der Pumpenmotor 16 wieder unter Strom gesetzt werden kann. Wenn der Zustand in Ordnung gebracht worden ist, ist ein manuelles Wiederstarten notwendig. Dies geschieht, indem der Überlast-Rückstellschalter 183 momentan geschlossen wird. Dadurch wird ein logisches Signal "1" an den Setzimpuls des Flip-Flop 77 gelegt, woraufhin das Flip-Flop in den gesetzten Zustand (Q = "1") schaltet. Wenn der Schalter 18 3 von der Bedienungsperson losgelassen wird, springt er in seine Offenstellung zurück,die in der Zeichnung gezeigt ist, und läßt den Setzeingang des Flip-Flop auf ein logisches Potential "0" zurückkehren. So kann das Flip-Flop auf Eingangssignale ansprechen. Die Bedienungsperson muß außerdem den Schalter 151 kurzzeitig niederdrücken, um das Flip-Flop 46 in den gesetzten Zustand (Q = "1") zu bringen. Wenn die Flip-Flops 46 und 77 gesetzt sind, leuchtet die LED 51 und die Kontaktspule 53 wird unter Strom gesetzt. Dadurch wird der Pumpenmotor 16 wieder mit der Stromversorgung Io verbunden. Außerdem wird die Überlast LED 135 außer Strom gesetzt; die Alarmeinrichtung 137 schaltet ab.

Nun sei angenommen, daß das System einer 1,66-fachen Überlast-Situation ausgesetzt ist. Mindestens einer der Komparatoren 94,95,96 erzeugt eine logische "O", welche sich am unteren Eingang des Tores

609851 /0839

117 als logische "1" manifestiert. 8 Sec. nachdem dieser Uberlastzustand eintritt, kommt ein logisches Signal "1" am oberen Eingang des Tores 117 an. Daraufhin wird ein logisches Ausgangssignal "0" dem Tor 125 zugeführt. Im Ergebnis wird ein logisches Steuersignal "0" am Ausgang des Inverters 126 entwickelt, und zwar 8 see, nachdem der 1,66-fache Uberlastzustand entdeckt ist. Dieses Steuersignal bewirkt das Stillegen des Pumpenmotors 16. In ähnlicher Weise erzeugt bei Vorliegen eines 2,33-fachen Uberlastzustandes mindestens einer der Komparatoren 91,9 2,9 3 ein logisches Signal ¹¹O". Dieses wird vom Inverter 122 zu einem logischen Signal "1" umgewandelt und an den unteren Eingang des Tores 116 gelegt. 4 see. nachdem der Uberlastzustand entdeckt ist, legt das Flip-Flop Io5 eine logische "1" an den oberen Eingang des Tores 116. Ein logisches Ausgangssignal ¹¹O" wird dem Tor 125 zugeführt. Auf diese Weise tritt ein Überlastkontrollsignal "0" am Ausgang des Inverters 126 auf und setzt den Motor still.

Wenn schließlich ein 3,oo-facher Uberlastzustand auftritt, erzeugt mindestens einer der Komparatoren 88,89,9o ein logisches Ausgangssignal ^H0". Dies führt dazu, daß eine logische "1" an den unteren Eingang des Tors 115 gelegt wird. Eine Sekunde, nachdem der Uberlastzustand auftritt, wird eine logische "1" an den oberen Eingang des Tors 115 gelegt. Dies führt zu einem logischen Ausgangssignal "0" und einem resultierenden logischen Steuerimpuls "0" am Ausgang des Inverters 126, welcher den Motor stillsetzt.

Es ist anzumerken, daß durch Niederdrücken und Festhalten der Schal-

■ ■ ·

609851/0839

- 4ο -

ter 151,183 der Pumpenmotor auch dann unter Strom gesetzt wird, wenn das System wesentlich überlastet ist. Dies kann z.B. notwendig sein, um einen festsitzenden Motor zu lösen.

Die Uberlastschutzeinrichtung trennt also die Wechselstromversorgung Io vom Pumpenmotor 16, wenn die Amplitude von irgendeinem Phasenstrom den vorgegebenen normalen Amplitudenbereich über ein Zeitintervall hinweg überschreitet, dessen Dauer umgekehrt proportional zum Ausmaß des überlastzustandes ist. Auf diese Weise wird der Pumpenmotor umso schneller stillgesetzt, umso größer der Uberlastzustand ist. Ein schnelleres Stillsetzen ist natürlich bei größerer überlast erforderlich, um Schaden an der Ausrüstung zu vermeiden.

Wie zuvor erwähnt, kann der normalerweise geschlossene Hilfsschalter 158 einer Vielzahl verschiedener Zwecke dienen. Z.B. kann er ein Schwimmerschalter sein, der öffnet, wenn ein Rückhaltetank gefüllt ist. Unter diesen Umständen wird der Eingang des Inverters 159 auf eine logische "1" gebracht, wodurch eine logische "O" an den oberen Eingang des Tores 181 gelegt wird. Dies führt dazu, daß ein logisches Signal "1" an den K_ß-Eingang des Zeitgebers 73 gelegt wird. Dadurch beginnt der Zeitgeber von seinem vorgegebenen Zustand aus herabzuzählen. Beim Auftreten der vollen Zählung wird eine logische "1" am Ausgang des Zeitgebers erzeugt; dies setzt den Motor 16, wie beschrieben, still.

Der normalerweise geöffnete PHD-Schalter 16o wird von der Temperatur

• · ■

609851 /0839

und dem Druck unten im Loch bei der Pumpeinheit gesteuert und spricht darauf an. Wenn diese Größen unerträglich ansteigen, schließt der Schalter 16o und legt eine logische "0" auf den Mitteleingang des Tors 181. Dies führt zum Stillsetzen des Motors 16.

Wenn der automatische WJaäerstartschalter 55 geschlossen wird und das System in seinen automatischen Wiederstartzustand übergeht, nachdem ein Stillsetzen entweder aufgrund des Öffnens von Schalter 158 oder des Schließens von Schalter 16o erfolgt ist, kann der Motor nicht wieder unter Strom genommen werden, bis der Schalter 158 geschlossen und der Schalter 16o geöffnet ist. Wenn nämlich das Flip-Flop 46 vom Ausgangssignal des Zeitgebers 73 zurückgestellt ist, beginnt der Wiederstartzeitgeber 59 aus seinem voreingestellten Zustand herabzuzählen. Wenn das Herabzählen abgeschlossen ist, wird am Ausgang des Zeitgebers eine logische "1" erzeugt und an den unteren Eingang des Tores 165 gelegt. Wenn der Schalter 158 geschlossen und der Schalter 16o zu dieser Zeit geöffnet ist, befindet sich der obere Eingang des Tores 165 auf einer logischen "1". Dies führt dazu, daß das Flip-Flop 46 gesetzt wird (Q = "1"), worauf der Motor 16 unter Strom genommen wird. Wenn andererseits der Schalter 158 noch geöffnet oder wenn der Schalter 16o noch geschlossen ist, befindet sich einer der Eingänge des Tores 161 auf einer logischen ¹¹O". Dies führt dazu, daß der obere Eingang des Tores 165 sich auf einer logischen "0" befindet. Als Folge befindet sich der Ausgang des Tores 16 5 auf einer logischen "1", so daß das Flip-Flop 46 nicht gesetzt wird. Das logische Ausgangssignal "1" des Tores 161 wird ebenfalls an den L/PE-IJingang des

609851/0839·

Zeitgebers 59 gelegt und hält den Ausgang des Zeitgebers auf einer logischen "Γ, bis der Schalter 158 öffnet und der Schalter 16o schließt. Wenn diese Schalter in ihre Normalstellungen zurückkehren, befinden sich beide Eingänge des Tores 165 auf einer logischen "1". Dies ruft ein logisches Ausgangssignal "1" des Tores 15 2 hervor, welches das Flip-Flop 46 setzt.

Nun sei die Aufmerksamkeit auf die Phasenfolge-Uberwachungseinrichtung gelenkt, welche den Motor stillsetzt, wenn auf den Eingangsstromleitungen eine Phasenumkehr auftritt. Die Erklärung der Wirkungsweise des Phasenfolgedetektors wird durch die Signalwellenformen von Fig. 4 unterstützt. Der Wechselstrom mit Phase A, der sinusartig variiert, fließt durch den Leiter L- und erzeugt eine Wechselspannung an der Sekundärwicklung des Transformators 85. In ähnlicher Weise erzeugen die Wechselströme mit den Phasen B und C in den Leitern L_ und Lp Wechselspannungen an den Sekundärwicklungen der Transformatoren 86 bzw. 87. Diese drei Wechselspannungen (die mit ^A, (J)B und <j>C bezeichnet sind) sind in Fig. 4 gezeigt. Sie sind natürlich relativ zueinander um 12o° phasenverschoeben Es sei angenommen, daß die korrekte Phasenfolge ABC ist, d.h. Phase A (<j)A)eilt der Phase B um 12o° voraus; Phase B (<J>B) wiederum eilt der Phase C (φθ um 12o° voraus. Jeder Spannungskomparator 184,185, 186 wandelt im Ergebnis eine der drei sinusartigen Phasenspannungen von Fig. 4 in eine Folge von Impulsen um, die in Zeitkoinzidenz mit den positiven Halbwellen der Phasenspannung auftreten. Mit anderen Worten, jeder positive Halbzyklus wird in einen Rechteck-

609851/0839

impuls umgewandelt.

Aufgrund der Anwesenheit der Diode 187 werden nämlich nur die positiven Halbwellen der Phasenspannung A an den positiven Eingang des !Comparators 184 gelegt. Die positive Gleichspannung auf dem Leiter 171 wird auf einen relativ kleinen Wert herabgeteilt, und an den negativen Eingang des Komparators 184 gelegt. Die Parameter werden so gewählt, daß bei jedem positiven Halbzyklus der Phasenspannung A das positive Eingangssignal des Komparators 184 größer ist als das Signal am negativen Eingang des Komparators (d.h. positiv bezüglich diesem ist). Daher liefert der Ausgang des Komparators 184 bei jeder positiven Halbwelle ein logisches Potential "1^M. Die Zwischenräume ergeben ein logisches Ausgangssignal "0", wie dies von der Wellenform A in Fig. 4 gezeigt ist. Die Komparatoren 185 und 186 antworten in ähnlicher Weise auf die Spannungen mit den Phasen B und C, und sie erzeugen an ihren Ausgängen Signale mit der Wellenform B bzw. C.

Es seien nun allein die Eingänge J, C und K des J-K-Flip-Flop 139 betrachtet. Veränderungen im Arbeitszustand dieses Flip-Flop treten nur während der ins Positive gehenden übergänge der Impulse ,auf, welche an seinen C- oder Takteingang angelegt werden. Wenn der Eingang J sich auf einer logischen "1" und der Eingang K auf einer logischen ^M0" während des ins Positive gehenden Übergangs eines an den Takteingang gelegten Impulses befinden, setzt das Flip-Flop, wobei sich sein Q-Ausgang auf einer logischen "1" und ' sein Q-Ausgang auf einer logischen "0" befindet. Wenn andererseits

609851 /0839

der Eingang J sich auf einer logischen "0" und der Eingang K auf einer logischen "1" während des ins Positive gehenden Übergangs eines Taktimpulses befinden, wird das Flip-Flop zurückgestellt, wobei sich der Q-Ausgang auf einer logischen "0" befindet, während das Q-Ausgangssignal eine logische "1" ist.

Wenn also die Phasenfolge korrekt ist und die Signale mit den Wellenformen A, B, C an die Eingänge J, C bzw. K gelegt sind, wird das Flip-Flop 139 gesetzt und bleibt in diesem Zustand (Q = "1"). Dies geschieht, da sich der J-Eingang (Wellenform A) auf eher logischen "1" immer dann befindet, wenn das Signal mit Wellenform B, weilches an den Takteingang gelegt ist, eine positive Amplitudenveränderung erfährt. Die Teile der Wellenform C mit logischer "I¹" (die an den Eingang K gelegt sind) haben keine Wirkung,da sie nicht von einem übergang ins Positive des Signals mit Wellenform B begleitet sind.

Wenn im Ergebnis die Stromversorgung Io mit dem Pumpenmotor 16 in korrekter Weise verbunden ist und wenn die drei Phasenströme, die ankommen, die korrekte Folge haben, befindet sich der Ausgang Q des Flip-Flop 139 auf einer logischen "1"; die LED 147 bleibt ohne Strom. Dabei wird der Bedienungsperson visuell angezeigt, daß eine richtige Phasenfolge vorliegt. Gleichzeitig erscheint eine logische "0" am Q-Ausgang des Flip-Flop und wird an den Rückstelleingang des Flip-Flop 67 angelegt. Dieses Signal hat natürlich keinen Effekt auf das Flip-Flop.

609851/0839

Eine richtige Phasenfolge ist natürlich notwendig, damit der Motor 16 in der richtigen Richtung dreht. Diese Richtung ist, wie erwähnt, so, daß das Drehmoment beim Starten und Laufen des Motors alle Gewindeverbindungen in der Pumpeneinheit und in den Verbindungsrohren anzieht. Wenn die Phasenfolge falsch ist, läuft der Pumpenmotor 16 in Rückwärtsrichtung und begünstigt so ein Aufschrauben der Verbindungsteile. Ein Pumpen von öl mit beträchtlich verringerter Geschwindigkeit kann jedoch noch immer stattfinden, da üblicherweise die Pumpen Zentrifugalpumpen sind, welche in beiden Drehrichtungen pumpen. Es ist also wichtig, den Motor sofort stillzusetzen und die Bedienungsperson im Falle einer Phasenumkehr aufmerksam zu machen. Diese gewünschte Wirkung wird erzielt, da jede andere Phasenbeziehung der Wellenformen A,B,C als diejenige, welche in Fig. 4 gezeigt ist, die Betätigung des Flip-Flop 139 hervorruft und dieses zurückstellt.

Zur Erläuterung sei angenommen, daß die Phasenfolge A,C,B anstelle des korrekten A,B,C ist. In diesem Falle tauschen im Ergebnis die Signale der Wellenformen B und C, wobei die Wellenform B am Eingang K des Flip-Flop 139 und die Wellenform C am Eingang C erscheinen. Jedesmal, wenn die Wellenform C eine positive Amplitudenveränderung erfährt, befindet sich der Eingang K auf einer logischen "1". Dies bringt das Flip-Flop 139 in seinen zurückgestellten Zustand, in dem sich Q auf einer logischen ^H0" und Q auf einer logischen "1" befinden. Die LED 147 gerät nun unter Strom, leuchtet und ergibt so ein visuelles Signal für die Bedienungsperson, daß eine falsche Phasen-

609851/0839

folge vorliegt. Gleichzeitig wird das Flip-Flop 77 zurückgestellt, woraufhin der Motor 16 sofort außer Strom gesetzt wird. Wie im Falle der überlast-Stillsetzung, kann nur dadurch wiedergestartet werden, daß der überlast-Rücksteilschalter 183 und der Startschalter 151 betätigt werden.

Nun sei der Fall betrachtet, daß die unkorrekte Phasenfolge derart ist, daß Signale der Wellenformen A, B und C den Eingängen C, J bzw. K zugeführt werden. Unter diesen Umständen ist der Pegel am Eingang K (Wellenform C) eine logische "1", jedes Mal wenn das Signal mit Wellenform A, welches am C-Eingang liegt, eine positive Amplitudenveränderung erfährt. Diese logische "1" hält das Flip-Flop 139 im zurückgestellten Zustand (Q = "0"), wodurch der Pumpenmotor stillgesetzt wird. Die andere falsche Folge wäre diejenige, daß Signale der Wellenformen A, B und C an den K, C bzw. J-Eingang gelegt sind. Wiederum befindet sich während jedem ins Positive gehenden Übergang des Signals mit Wellenform B, das am C-Eingang liegt, der Eingang K (an welchem sich die Wellenform A findet) auf einer logischen "1". Das Flip-Flop 139 wird zurückgestellt, wodurch der Motor 16 stillgesetzt wird.

609851/0839

Die Erfindung schafft also ein besonderes Steuersystem mit digitaler Logik, welche die Stromversorgung eines dreiphasigen, eintauchbaren Pumpenmotors steuert und gleichzeitig den Iotor vor Unterlast- und Uberlast-Zuständen schützt. Wenn solche Zustände vorliegen, wird der Motor automatisch mit Zeitverzögerung stillgesetzt, ebenso wenn bestimmte ililf sbedingungen vorliegen, beispielsweise bei überhöhter Temperatur und Druck unten am Pumport oder das Auffüllen eines Rückhaltetanks. Außer wenn dies als Ergebnis einer Überlastsituation geschieht, startet der Motor nach dem Stillsetzen wieder, nachdem eine .bestimmte, vorgewählte Zeitverzögerung verstrichen ist und wenn die ililfsbedingungen nicht vorliegen. Alle Zeitverzögerungen werden erzeugt, indem die Netzfrequenz herabgeteilt wird. Dadurch ergeben sich außerordentlich genaueZeitverzögerungsintervalle, auch wenn diese Intervalle mehrere Stunden lang dauern. Temperatur, Feuchtigkeit oder Altern der Bauteile haben keinerlei Effekt auf die digital erzeugten Zeitverzögerungen. Bei der Anordnung mit digitaler Logik gemäß der vorliegenden Erfindung werden alle diese Funktionen mit verhältnismäßig geringen Kosten, in sehr geringem Raum, mit relativ geringer Leistungsaufnahme und in hoch wirksamer und verläßlicher Weise ausgeführt. Da das Steuersystem mit digitaler Logik eine Art Computer darstellt, kann es leicht mit allgemein verwendeten Feldsteuercomputern verknüpft werden und dabei das Starten und Stillsetzen fernsteuern.

609851/0839

Claims

Borg-Warner Corporation

South Michigan Avenue

Chicago, 111. 60604 2. Juni 1976

U. S. A. Anwaltsakte: M-3928

Patentansnrüehe

Steuersystem mit digitaler Logik zur Steuerung der Ankopplung einer dreiphasigen Wechselstromversorgung an einen dreiphasigen, eintauchbaren Pumpenmotor zur Regulierung von dessen Betrieb, gekennzeichnet durch

Kopplungsmittel (12-15, L , L , L), welche die dreiphasige Wechselstromversorung (10) an den eintauchbaren Pumpeinmotor (16) koppeln, diesen unter Strom setzen und die Drehung des Motors bewirken;

Uberwachungsmittel (81-87, 167-176), welche die drei Phasen-Ströme, welche vom Pumpenmotor (16) aus der Wechselstromversorgung (10) gezogen werden, überwachen;

eine Unterlast-Schutzeinrichtung (177-181, 73-76, 15 3-156, 45-53), welche von den Überwachungsmitteln gesteuert wird

609851/0839

und in erster Linie Schaltkreise mit digitaler Logik enthält und die Kopplungsmittel (12-15, L , L , L) unterbricht und dabei den Pumpenmotor (16) von der Wechsels tro:uvcrsorgjng (10) jedesmal dann abkoppelt, wenn die Amplitude von mindestens einesa Phasenstrom unter einen voreinge stell ten normalen Amplitudenbereich abfällt und in diesem über die Dauer eines bestimmtes Zeitverzögerungsintervalls verbleibt;

eine Überlast-Schutzeinrichtun (88-128, 77, 45-53), die von den Überwachungsmitteln gesteuert wird und in erster Linie Schaltkreise mit digitaler Logik enthält und die Kopplungsmittel (12-15, L_a, L , L_n) unterbricht und daoei den Pumpen-no tor (16) von der Wechselstromversorgung (10) jedesmal dann abkoppelt, wenn die /unplitude von mindestens einan Phasenstrom den normalen Amplitudenbereich überstaicjt und dort über ein vorgegebenes Zeitverzögerungsintervall verbleibt.
2. Steuersystem nach Anspruch 1, gekennzeichnet durch Mittel (158, 159, 181, 73-76, 153-156, 45-53), welche- den Pumnenmotor (16) automatisch von der Wechselstromversorgung (10) abkoppelt, wenn eine andere Hilfsbedingung als Unterlast und Überlast vorliegt.
3. Steuersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Unterlast-Schutzeinrichtung (177-181, 73-76, 153-156, 45-53) einen Zeitgeber (73) enthält, der als .Reaktion auf

609851/0839 _{BAD 0R1GtNAL}

-J-S¹O

einen Unterlast-Zustand von einem vorgegebenen Anfangszustand aus während des genannten vorgegebenen Zeitverzögerungsintervalls zu einem Endzustand vorrückt, und durch welchen der Pumpenmotor (16) stillgesetzt wird, wenn der Unterlast-Zustand noch immer vorliegt, wenn der Zeitgeber (7 3) seinen Endzustand erreicht.
4. Steuersystem nach Anspruch 3, dadurch gekennzeichnet, daß der Zeitgeber (73) ein Impulse zählender Schaltkreis ist, der genau getimete Taktimpulse beim Vorrücken aus seinem Anfangszustand in seinen Endzustand zählt.
5. Steuersystem nach Anspruch 1, gekennzeichnet durch Wiederstartmittel (55-72, 165, 152, 45-53), welche automatisch die Wechselstromversorgung (10) wieder mit dem Pumpenmotor (16) verbinden, nachdem dieser stillgesetzt worden ist als Reaktion auf einen Unterlast-Zustand und nachdem ein bestimmtes Zeitverzögerungsintervall verstrichen ist.
6. Steuersystem nach Anspruch 5, dadurch gekennzeichnet, daß

das Wiederstartmittel eina Quelle (61) genau getimeter Kontaktimpulse und einen Impulse zählender Mechanismus

(59) enthält, welcher die Taktimpulse zählt und so das bestimmte ZeitverzögerungsIntervall definiert.
7. Steuersystem nach Anspruch 5, dadurch gekennzeichnet, daß ■ alle vorgegebenen ZeitverzögerungsIntervalle durch ent-

• · ■

609851/0839

sprechende verschiedene Verzögerungsschaltkreise (73, 102-112, 59, 61) definiert werden, welche von den genau durch die Frequenz der Wechselstromversorgung ge time ten i'aktimpulse betätigt werden.
8. Steuersystem nach Anspruch 7, dadurch gekennzeichnet, daß alle drei Zeitverzögerungsintervalle bestimmt worden, indem die Frequenz der Wechselstromversorgung herabgsteilt wird.
9. Steuersystem nach Anspruch 1, gekennzeichnet durch Mittel (158, 159, 181, 73-76, 153-156, 45-53), weichenden Pumpenmotor (16) automatisch von der Wechselstromversorgung (10) abkoppelt, wenn eine Hilfsbedingung, die nicht Unterlast und Überlast ist, vorliegt, wobei Mittel (55-72, IGl, 162, 165, 152, 45-53) enthalten sind, welche die Wechselstromversorgung (10) automatisch wieder mit dem Puinpenmotor (16) verbinden, nachdem ein bestimmtes Zeitintervall verstrichen ist und wenn die Hilfsbedingung nicht mehr vorliegt.
10. Steuersystem nach Anspruch 1, gekennzeichnet durch Wiederstartmittel (55-72, 165, 152, 45-53), welche automatisch die Wechselstromversorgung (10) mit dem Pumpenmotor (16) verbinden, nachdem dieser stilgesetzt worden ist und nachdem ein bestimmtes Zeitverz'igerungs Intervall verstrichen ist, wobei Mittel (77, 57, 58) enthalten sind, welche den 3etrieb der Wiederstartmittel (55-72, 165, 152, ·15-^Γ53) unter'

609851/0839

binden, wenn das Stillsetzen infolge eines Überlast-Zustandes auftritt.

609851/0839