DE2350146A1 - Verfahren und netzwerk zur neuordnung eines rechnerspeichersystems - Google Patents

Verfahren und netzwerk zur neuordnung eines rechnerspeichersystems

Info

Publication number
DE2350146A1
DE2350146A1 DE19732350146 DE2350146A DE2350146A1 DE 2350146 A1 DE2350146 A1 DE 2350146A1 DE 19732350146 DE19732350146 DE 19732350146 DE 2350146 A DE2350146 A DE 2350146A DE 2350146 A1 DE2350146 A1 DE 2350146A1
Authority
DE
Germany
Prior art keywords
input
main memory
control device
bit
addressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732350146
Other languages
English (en)
Other versions
DE2350146C2 (de
Inventor
Louis V Cornaro
John L Curley
Thomas J Donahue
Benjamin S Franklin
Wallace A Martland
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Inc
Original Assignee
Honeywell Information Systems Italia SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Italia SpA filed Critical Honeywell Information Systems Italia SpA
Publication of DE2350146A1 publication Critical patent/DE2350146A1/de
Application granted granted Critical
Publication of DE2350146C2 publication Critical patent/DE2350146C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control

Description

Dfpl.-Ing. Heinz Bardehle
Patentanwalt
MQnchen 22. terrsi. 15,TeI. 292555
Postanschrift Μΰηαιεη 26, Postfach 4
München, den
Mein Zeichen: P 1722
Anmelder: Honeywell Information Systems Inc. 200 Smith Street
Waltham/Mass., V. St. A.
Verfahren und Netzwerk zur Neuordnung eines Rechnerspeicher systems
Die Erfindung bezieht sich generell auf Rechnerspeichersysteme und insbesondere auf ein Speichersystem mit vier Speichermodulen, das eine dynamische Operation unter einer Programmsteuerung in einem verschachtelten 4-Weg-Adressenschema oder in einem verschachtelten 2-W-eg-Adressenscheiaa auszuführen imstande ist.
Um die Leistungsfähigice it des Rechnersystems zu verbessern, sind Verbesserungen hinsichtlich der Grundgeschwindigkeit . der Bauelemente und der Schaltungsanordnung entwickelt worden, und außerdem sind Verbesserungen hinsichtlich der funktionellen Organisation aufgezeigt worden. Um die Geschwindigkeit eines Rechnersystems durch funktionelle Organisation zu steigern, wird bei einem aufgezeigten Verfahren der Hauptspeicher in einer Anzahl von Speichermodulen aufgeteilt, zu denen parallel Zugriff erhalten werden kann*
409816/1084
2350H6
Darüber hinaus kann jedes Modul des Hauptspeichers in unabhängige Anordnungen bzw. Matrizen organisiert sein. ' So- enthält z.B. in einem 2-Modul-Systeni das Modul 1 die Anordnungs- bzw. Matrixnummer 1, welche sämtliche geradzahligen Adressen enthält, und das Modul 2 enthält die zweite Anordnung bzw. Matrix, welche sämtliche ungeradzahligen Adressen enthält. Die Speicherplätze wechseln demgemäß zwischen den beiden Matrizen; in diesem besonderen Fall ist die Speicherung in einer Weise ausgelegt, die als verschachtelte 2-Weg-Speicherung bekannt ist. Speichersysteme können eine n-Wege-Verschachtelung besitzen; es existiert jedoch eine praktische obere Grenze, die durch Hardwarekosten auferlegt wird.
Ein Hauptnachteil des verschachtelten Adressenschemas be-• steht darin, daß ein Fehler bzw. Ausfall in irgendeinem Speichermodul das gesamte System sperren würde. Es ist daher erwünscht, über mehr als eine Betriebsart einer verschachtelten Adressierung zu verfügen, so daß ein System, welches in einem verschachtelten n-Weg-Betrieb arbeitet, neu geordnet bzw. neu strukturiert werden kann, um in einem verschachtelten k-Weg-Betrieb zu arbeiten* Darüber hinaus ist es erwünscht, daß irgendein Teil des Hauptspeichers unabhängig von der Konfiguration bzw. Struktur des verschachtelten Adressierungsschemas adressierbar ist.
Der Erfindung liegt demgemäß die Aufgabe zu Grunde, ein verbessertes Rechnerspeichersystem zu schaffen. Das neu zu schaffende Speichersystem soll ferner m Hauptspeichermodule, aufweisen, die ein verschachteltes 1-bis n-tfeg-Adressierungsschema haben können. Ferner ist ein veränderbares verschachteltes Adressierungsschema für m Haupt-
409816/1084
BAD ORIOiNAL
235Ό146
Speichermodule zu schaffen, die in irgendeiner Anzahl von Gruppen 1 bis g kombiniert werden können, und zwar in irgendeiner verschachtelten Adressierungskonfiguration 1 bis k. .
Gelöst wird die vorstehend aufgezeigte Aufgabe gemäß einer Ausführungsform der vorliegenden Erfindung dadurch, daß in typischer Weise vier Hauptspeichermodule vorgesehen sind, die unter Zugrundelegung eines verschachtel·- ten 4-Weg- oder 2-Weg-Adressierungsschemas angeordnet sein können» Die Normaloperation des Systems ist dann gegeben, wenn die verschachtelte 4-Weg-Konfiguration bzw. -Struktur vorliegt. Fällt irgendein Speichermodul aus, so führt die unter der Programmsteuerung stehende Neukonfiguration bzw. Heuordnung zu einem verschachtelten 2-Weg-System mit zumindest der Hälfte der Speicherkapazität des ursprünglichen Systems (die Adressen 0 bis Χ/2-1, wobei X gleich die ursprüngliche Speicherkapazität bedeutet), wobei bezüglich des vorliegenden Systems sichergestellt ist, daß dieses richtig funktioniert. Die übrige Hälfte des Speichersystems (das sind die Adressen X/2 bis X-1) bleibt adressierbar; ein Zugriff zu diesem Teil des Speichers führt jedoch zu nicht spezifizierten Ergebnissen. Das Beibehalten der. vollständigen Adressierung bezüglich des gesamten Speichers ist eine nennenswerte Unterstützung im Hinblick auf Fehlersuchvorgänge .
In typischer Weise sind drei Struktur- bzw. Platzeinteilungsbetriebsarten vorhanden,.obwohl auch irgendeine andere Anzahl von Betriebsarten benutzt werden kann. Die normale Betriebsart ist dann gegeben, wenn kein Fehler vorliegt. Dabei befinden sich die Module in dem verschachtelten 4-¥eg-Adressierungssystem bzw. -Schema. Ferner sind zwei
4098 16/1084
BAD ORIGINAL
Neuordnungs- bzw. Neustrukturierungsbetriebsarten Rl und R2 vorhanden, die die Trennung irgendeines schlechten Moduls in der oberen Hälfte des Speicheradressierungsbereichs ermöglichen und die den Betrieb in der unteren Hälite des Speicheradressierungsbereichs gewährleisten. Dieses Neuordnungs- bzw. Neustrukturierungssystem bringt den zusätzlichen Vorteil mit sich, daß von den sechs möglichen 2-Modul-Ausfallen zwei Ausfälle (das sind eine Störung bzw. ein Ausfall des 0- und 1-Moduls oder des 2- und 3-Moduls) derart neu geordnet bzw. zusammengestellt werden können, daß dieselbe verminderte Möglichkeit vorhanden ist wie im Falle eines 1-Modul-Ausfalls. Demgemäß gewährleistet in all diesen Fällen die Neustrukturierung bzw. Neuordnung R1 oder R2 einen Speicherbetrieb in der unteren Hälfte des Speichers, und darüber hinaus ist die Adressierbarkeit des gesamten Speichers, der oberen Hälfte und der unteren Hälfte, vorhanden.
An Hand von Zeichnungen wird die Erfindung nachstehend an einer bevorzugten Ausführungsform näher erläutert. Fig. 1A bis 1C zeigen in Blockdiagrammen drei Strukturbetriebsarten.
Fig. 2 zeigt in einem detaillierten Verknüpfungsblockdiagramm ein Verknüpfungsnetzwerk, mit dessen Hilfe die drei Strukturbetriebsarten des Hauptspeichers erzielt werden. Fig. 3 zeigt ein Format von Adressenbits, die zur Adressierung des Hauptspeichers in einem Normalbetrieb und einem Neuordnungsbetrieb benutzt werden. Fig. 4A bis 4C zeigen in Blockdiagrammen das Format der Organisation von Hauptspeichermodulen bei jeder der drei Strukturbetriebsarten.
409816/1084
BAD ORIGINAL
Im folgenden sei eine bevorzugte Aus führungsform der Erfindung näher erläutert. Im Hinblick auf die Fig. 1A bis 1C und die Fig. 4A bis 4C sei bemerkt, daß in diesen B'iguren vier Strukturen eines Hauptspeichers gezeigt sind. Die Fig. 1A und 4A veranschaulichen die normale Betriebsart; sie zeigen Module O bis 3 in einem verschachtelten 4-Weg-Adressierungsschema. Aus Fig. 4A ist ersichtlich, daß zwei Adressenplätze 1 und 2 für jedes Wort von &wei j56~Bit~Worten im Modul O des Hauptspeichers vorhanden sind. In entsprechender Weise sind Wortadressenplätze 3 und 4 im Modul 1 des Hauptspeichers ' vorhanden, ferner sind Wortadressenplätze 5 und 6 im Hauptspeicher , Modul 2 vorhanden, und ferner sind Wortadressenplätze 7 und 8 im Hauptspeicher , Modul .3 vorhanden. Der Zyklus beginnt dann noch einmal mit den Wortadressenplätzen 9 und 10 im Hauptspeichermodul 0, und so weiter, für irgendeine Anzahl von Worten. Im normalen Operationsbetrieb werden die Adressenplatzbits und 28 dazu herangezogen, irgendein. Modul in dem Hauptspeicher zu adressieren (siehe Fig. 3). In Fig. 3 ist dabei gezeigt, daß die normalen Operations-Bitpositionen 27 und 28 in Kombination für die Modulauswahl verwendet werden. Bezugnehmend auf Fig. 4A sei bemerkt, daß in dieser Figur die Kombination des negierten Bits 27 und des negierten Bits 28 das Hauptspeichermödul 0 (I1MSq) adressiert. Die Kombination des negierten Bits 27 und des Bits 28 adressiert das Hauptspeichermodul 1 (MMS1); die Kombination des Bits 27 und des negierten Bits 28 adressiert das Hauptspeichermodul 2 (MMS2); die Kombination der Bits 27 uiid 28 adressiert schließlich das Hauptspeichermodul 3 CMMS,).
In Fig. 1B und 4B (die lediglich für ein 2-Megabyte-System zutreffen) ist der neugeordnete bzw. neüstrukturierte Betrieb BI veranschaulicht. In dieser Betriebsart ist ein
409816/1084
BAD
Fehler entweder im Modul 2 oder im Modul 3 oder in "beiden Modulen 2 und 3 vorhanden. Damit wird eine solche Heuordnung bzw. Neustrukturierung vorgenommen, dai3 die Module 2 und 3 in der oberen Hälfte des Speicheradressierungsbereichs liegen. Es sei im Hinblick auf Fig. 4B darauf hingewiesen, daß jedes 36-Bit-Wort derart organisiert ist, daß die rforte 1, 2, 3 und 4 noch in dem Hauptspeichermodul O bzw. in dem Hauptspeichermodul 1 vorhanden sind, daß jedoch die Worte 5» 6, und 8 nicht mehr im Hauptspeichermodul 2 bzw. im Hauptspeichermodul 3 vorhanden sind, sondern vielmehr im Hauptspeichermodul O bzw. Hauptspeichermodul 1. Ds sei ferner darauf hingewiesen, daß die Bitpositionen 11 und 28 dazu benutzt werden, irgendein Hauptspeiehermodul im neugeordneten Zustand R1 oder R2 zu adressieren. Somit bewirke,n_ im .Jfeuordnungszustand R1 das
θίΐΐθ
negierte Bit 11 und das Bit 28/Adressierung des Moduls 1, das Bit 11 und das negierte Bit 28 adressieren das Modul 2, und die Bits 11 und 28 adressieren das Modul 3.
Die Fig. 1C und 4C veranschaulichen in einem Blockdiagramm das Format des neugeordneten Betriebs R2, in welchem ein Fehler im Modul O oder im Modul 1 oder im Modul 0 und im Modul 1 vorhanden ist. Im Hinblick auf Fig. 4C sei bemerkt, daß die Organisation von Worten, die von dem Anwender benutzfcar sind, derart verschoben worden ist, daß die Worte 1,2, 3 und 4 in dem Hauptspeichermodul 2 (M-IS2) bzw. in dem Hauptspeichermodul 3 (MS-,) vorhanden sind, und daß außerdem die Worte 5> 6, 7 und 8 in dem Hauptspeichermodul 2 (.MMSp) bzw. in dem Hauptspeichermodul 3 -(MMS,) vorhanden sind. Dieser Vorgang wird für jede Anzahl von Worten bis zum Erreichen der Kapazität des Speichersystems wiederholt.
409816/1084
BAD ORIGINAL
In Fig. 3 -ist das Format für die Adressierungsmodule und Worte im Hauptspeicher veranschaulicht, und zwar sowohl für den IJormalzustand als auch für den Neuordnungszustand. Das betreffende Format ist ein Format für ein System mit einer Kapazität von zwei Megabyte. Es sei jedoch bemerkt, daß Formate ähnlichen Typs für andere Kapazitäten benutzt werden können, die eine geringere Anzahl an Bits für geringere Kapazitäten erfordern und die eine größere Anzahl von Bits für größere Kapazitäten erfordern. Aus einer Betrachtung der Fig. 3 dürfte ersichtlich sein, daß mit Ausnahme öler Hodulauswahlbits die Wortadressenbits für den Hauptspeicher um eine Position nach links im Neuordnungsbetrieb im Vergleich zum Normalbetrieb verschoben werden. Dies stellt eine Verschiebung entsprechend einer binären Größenordnung dar; es ermöglicht die Adressierung desselben Gesamtspeicherplatzes, der im Normalbetrieb adressiert wird, wobei jedoch die vom Anwender benutzbaren Worte in den brauchbaren Speicher verlagert werden, das ist die Hälfte des Speichers, die keinen Fehler aufweist. Dies ermöglicht den Adressenworten, sich durch den neugeordneten Speicher in entsprechender Weise auszubreiten wie in dem Fall, daß der Speicher im Normalzustand ist.
Aus Fig. 2 geht hervor, wie der Neuordnungsbetrieb ausgewählt wird und wie ein bestimmtes Modul in dem Neuordnungsbetrieb adressiert wird. In diesem Zusammenhang sei z.B. angenommen, daß das System im Neuordiiungsbetrieb bzw. in der neu strukturierten Betriebsart R1 arbeitet. Den erwünschten Neuordnungsbetrieb anzeigende Signale werden Anschlußstiften 801, 802 und 803 zugeführt. Ist der Neuordnungsbetrieb R1 erwünscht, so wird ein Signal UNRC11S mit hohem Pegel dem Stift 802 zugeführt; wird demgegenüber
409816/1084
2350148
der Neuordnungsbetrieb R2 gewünscht, so wird ein Signal UNRCN21S dem Stift 803 zugeführt. Das Signal UNR241S wird dem Stift zugeführt; es zeigt, wenn es mit hohem Pegel auftritt^an, daß seitens der Zentraleinheit die Forderung nach einer Neustrukturierung bzw. Neuordnung des Speichers in einer verschachtelten 2-4-Weg-Betriebsart vorliegt. Wenn, wie in diesem Beispiel der Neuordnungszustand bzw. -betrieb R1 erwünscht ist, tritt das Signal UNRC11S von der Zentraleinheit mit hohem Pegel an dem Stift 802 auf. Das mit hohem Pegel auftretende Signal wird über das UND-Glied 805, den Verstärker 808, das UND-Glied 810, den Verstärker 812, das UND-Glied 817 und den Verstärker 822 geleitet, um das Signal NRECY11 zu erzeugen, welches anzeigt, daß der Speicher in den Neuordnungszustand R1 gebracht bzw. entsprechend neu geordnet worden ist. Um irgendein Speichermodul im Neuordnungszustand dieses 2-Megabyte-Hauptspeichersystems zu adressieren, sind die Bits 11 und 28 in bestimmten Kombinationen erforderlich, wie sie oben erläutert worden sind. Die Fig. 4B und 4C zeigen die Kombination der Bits für die Adressierung eines bestimmten Speichermoduls im neu geordneten Zustand. Nunmehr sei das Beispiel.weiter verfolgt, gemäß dem angenommen worden ist, daß es erwünscht ist, das System im Neuordnungsbetrieb R1 zu betreiben. Ferner sei angenommen, daß es erwünscht ist, den Hauptspeicher zu adressieren. Ein Signal MBA1130 wird einer sogenannten Überbrückungskappe 853 zugeführt. Das Signal MBA1130 zeigt an, daß das Adressenbit 11 der Überbrückungskappe 853 von diesem Signal her zugeführt wird, daß es in der Eingabe/Ausga-be-Steuereinrichtung gebildet und zu einer Hauptspeicher-Folge Steuer einrichtung übertragen wird. Wie in Fig. 4B und 4C gezeigt, wird die bestimmte Kombination von Bits 11 und in dem dargestellten und oben erläuterten Muster dazu herangezogen, ein gewünschtes Modul dem Neuordnungszustand R1
409816/1084
.und R2 auszuwählen. Das Bit 28 wird gemäß Fig. 2 dem Gatter bzw. Verknüpfungsglied 840 zugeführt (ΜΒΔΖ840). Das Signal ΜΒΑ1Ί 30 (das ist das Adressenbit 11 von der Eingabe/Ausgabe-Steuereinrichtung zu der Hauptspeicher-Folge Steuer einri chtung) tritt als Signal NIRC410 auf (das ist die Eingabe/Ausgabe-Steuereinrichtungs-Neuordnüngs-Bitnummer 4J. Das Signal NIRC410 wird UND-Gliedern 859 und 862 zugeführt. Betrachtet man das Signal, das durch das UND-Glied 862 gelangt, so zeigt sich, daß dieses UND-Glied freigegeben ist und das Signal an den Inverter 863 sowie an einen Eingang des UND-Gliedes 876 abgibt. Am anderen Eingang"des UND-Gliedes 876 liegt das Signal NKEC11O, welches von dem Signal UiJRCHS abgeleitet ist und welches den Neuordnungsbetrieb R1 anzeigt. (Die Strichpunktlinien sind dabei-benutzt, um den Verlauf der verschiedenen Signale im Neuordnungszustand R1 deutlicher werden zu lassen). Treten beide Eingangssignale des UND-Gliedes 876 mit hohem Pegel auf, so ist dieses UND-Glied freigegeben, und außrdem wird ein Signal hohen Pegels dem Verstärker zugeführt, der ein Signal NIS2N10 erzeugt. Dieses Signal zeigt an, daß die unteren Module in dem Adressenbereich ausgewählt sind. Das Signal NIS2N10 wird als ein Eingangssignal dem UND-Glied 840 zugeführt. Die anderen Eingangssignale des-UND-Gliedes 840 sind weiter unten beschrieben. Das Signal NRECY13 ist ein Eingangssignal des UND-Gliedes 840; es zeigt an, daß sich der Hauptspeicher in einem Neuordnungszustand befindet. Das Signal NRECY13 tritt andern UND-Glied 840 über folgenden Weg auf: Anschlußstift 802, UND-Glied 805, Verstärker 808, UND-Glied 810, Verstärker 812, UND-Glied und Verstärker 824. Ein weiteres, dem UND-Glied 840 zugeführtes Eingangssignal ist das Signal NI0CD10. Dieses Signal zeigt an, daß die. Eingabe/Ausgabe-Steuereinrichtung
'40981671084
bzw. -Steuereinheit unter der Steuerung der Hauptspeicher-Folgesteuereinrichtung steht. Das letzte Eingangssignal des UND-Gliedes 840 ist das Signal MBA2810. Dieses.Signal zeiyt an, daß das Bit 28 zugeführt worden ist und daß es eines der Bits ist, die zusammen mit dem Bit 11 erforderlich, sind, um das Modul 2 im IJeuordnungszustand R1 auszuwählen. Treten alle diese Signal mit hohem Pegel auf, so ist das UIID-Glied 840 freigegeben, woraufhin dieses UND-Glied-ein Mngangssignal für das UND-Glied 837 abgibt. Das andere Eingangssignal des UND-Gliedes 837 ist das Signal MNBZ200, welches mit hohem Pegel auftritt, wenn die Anweisung, für die es kennzeichnend ist (d.h. daß das Speichermodul 2 nicht belegt ist) zutrifft bzw. 1 ist. 2s sei angenommen, daß das Modul 2 nicht belegt ist und daß das Signal MN3Z200 mit hohem Pegel auftritt. Dadurch ist das UIID-Glied'837 freigegeben bzw. übertragungsfähig; es gibt ein Signal hohen Pegels an den Verstärker 838 ab, der ein Sprungsignal NMG001T für das Hauptspeichermodul 2, das heißt für den Hauptspeicher, erzeugt.
Durch eine entsprechende Untersuchung der Fig. 1A kann gezeigt werden, daß irgendein Speichermodul in irgendeiner Konfiguration bzw. Struktur adressiert werden kann.
Nachdem im Vorstehenden eine bevorzugte Ausführungsform der Erfindung erläutert worden ist, sei im folgenden ein Begriffsverzeichnis gegeben.
409816/1084
BAD ORfQiNAL
735.0146
Begriffsverzeichnis
Signal-Verknüpfungebezeichnung
NBUF011 NBUF012 KBUF013
WBUF015
NBUF016
NMA211R NMAÜ21R KMA231R 1V.MGO010 ;,"MGO110 HMGO210 NMGO310 HMBZ000 MIxIBZ 100 MNBZ200 NMbZ300' UBAF330 NUA3B10 UBA2830 ACONL10.
NCPOD10 NUS2N10
Definitionen
Dem Puffer oder der Zentraleinheit zugeordnetes· Kennzeichensignal 1 Dem Puffer oder der Zentraleinheit zugeordnetes Kennzeichensignal 2 Dem Puffer oder der Zentraleinheit zugeoi'dnetes Kennzeichensignal 3 Dem Puffer oder der Zentraleinheit zugeordnetes Kennzeichensignal 5 Dem Puffer oder der Zentraleinheit zugeordnetes Kennzeichensignal 6 Hauptspeicher-Adressenbits 21
11 "22
t. η 25
Hauptspeichermodul-0-Sprungsignal
" -1-Sprungsignal
" -2-Sprungsignal ·
11 -3-Sprungsignal
Hauptspeichermodul-0·nicht belegt
" -1 nicht belegt
" -2 nicht belegt
" -3 nicht belegt
Zenx.raleinheits-Adressenparitätsbit Zentraleinheits-Adressenbyi39-2-Paritätipra(:üng Zentraieinheits-Adressenbit 28 Der Zentraleinheit allein zugeordnetes Kennzeichensignal
Zentraleinheits-Foitgang verzögert Auswahl des unteren Zentraleinheitsiuodu]^ für einen 'Neuordnungsbetrieb
409816/1084
BAD OBlGfNAi.
Signal-Verknüpfung*· bezeichnung
NUS2A10
NUGOR10 MBAP230
NIA3B10 NIOC010 ΝΊΟΟΑ20 NMIOR20 NIOCD10 NIS2N10
NIS2A10 NIOCT10
NBUFA20 6NHGO10 BNAP330 HBA3B10 iiBONLH
MEBGO10
Definitionen
Auswahl des oberen Zentraleinheitsmodol für einen Neuordnungsbetrieb Zentraleinheits-Fortgangs-Rückstellsi g Eingabe/Ausgabe-Steuereinrichtungs-Adressenparitätsprtifbit Eingabe/Ausgabe-Steuereinrichtungs-Adressenbyte-3-Paritäteprüfung Eingabe/Ausgabe-Steuereinrichtungs-S teuerfunktionszuordnungskennzeichen Eingabe/Ausgabe-Steuere inr i chtung η ic Ij t allein
Eingabe/Ausgabe-Steuereinrichtungsreservierung nein
Eingabe/Ausgabe-Steuereinrichtungs-Fortgang verzögert Eingabe/Ausgabe-Steuereinrichtungs-Auswahl des unteren Moduls für eine;. Neuordnungsbetrieb
Eingabe/Ausgabe-Steuereinrichtungs-Auswahl des oberen Moduls für einen Neuordnungsbetrieb Eingabe/Ausgabe-Steuereinrichtungsübergang zur Hauptspeicher-Folgesteuereinrichtung Puffer nicht allein Puffer-Sprung
Puffer-Ädressenparitätsbit Pufferadressenbyte-3-Paritätsprüfung Puffer-alleiniges Zuordnungskennzeichriungssignal
Eingabe/Ausgabe-Steuereinrichtungs-SpruTi?;-signal zum Puffer
409816/1084
2350U6
Signßl-
Yerknüpfuagsbszeidraaag
ÜBS2N10 NBS2A10
KHECH13 MHECY13
HHBCY14
NAPMD10
KMSSZ42
Definitionen
Schreibsignal Puffer-Aus»aiiX. des
Puffer-Auswalil des Neuordnungsbetrieb
kein Moduls füi-Moduls · für
rker
Hauptspeicfeer
Singabe/Ausgabe^StQuereisyrichtungs-Aaressenbyte-3-ParitiLtsprü£tang
nicht belegt
ÜBA2730 ZBntvaleXnhBxtB-Αά
ΝΚΑ21ΊΤ Adressenbit 21 zu»
Stellensignal
NMA221T Adressenbit'22 zum
stellensign&l
NMÄ231T Adressenbit 23 zum
etellensigJä&l
NMA241T Adressenbit 24 zum
stellensignal
NMA251T Adressenbit 25 zum
atellensignal
NMA261T Adressenbit 2$ zum
stellensignal
Hauptapeicher-Trenri-Hauptspei cher-Tr e nr»- Hauptspeicher-Trenn-Hauptapeicher-Trenn- Hauptspeicher-Trenn-Hiiuptepeicher-Trenn-
409816/1084
BADJ
NMG011T
NMG021T NMG031T XN21
-XN21
MBA211S
NMGQR1S
NBA221S
MBA231S MBA241S MBA251S
zim Hauptspeieher-Folgeetmiereinrichtungsmodul 0
Tr©sKistell®n-Sprungsigaal zua Hauptgpelefeer-Folgesteuereisirichtungsmodul fremistellen-Sprungsigaal zürn Haupt-. speicher-Folgesteuereinrichtungsmodul Treimstellen-Sipruneelgnal zum Hauptspeicfeer-Folgestewereinriehtungsffiodua Trennstellen-Sprungsigraal für Hauptspeicher-Folgesteuereinrichtuiigsmodul nicht verwendet Trennstellen-Sprungsignsl für Hauptspeicher-' Folge steuereinrlchiuagaaodul nicht verwendsir Eingabe/Ausgabe-Steuereinrichtungsadresse
zum Hauptepeicher-Folgeeteuereinrichtung-s-
bit 21 -
generell® Spruzigrücks te llung in der
Hauptspeicher-Folgesteuereinrichtung
Eingabe/Ausgabe-Steuereinrichtungsadre-ösen-
bit 22.zur Haisptepeicher-Föigesteuereirt-
.richtung
Eingabe/Ausgabe-Steuereinrichtungsadiesseßbit 23 zur Hauptspeicher-FolgesteuereinrichtUBg
Eingabe/Ausgabt-Steuereinrichtungsacressen. bit 24 zur Hauptepeicher-Folgesteuereinrichtung
Eingabe/Ausgabe-SteuereinrichtungsadreKi.en-» bit 25 zur Hauptspeicher-Folgesteuereinrichtung
40 9816/1084
BAD ORIGINAL
7350146
Signal- ^nrkttfl
Dtfinitloaen
MBA271S
I3A281S
MSAP21S ÜBAP31S HBG0R1S XBRWS1S M8MG01S
3SMP4810 ÜMP4910
!•!MP5O10
bit 26 zur Haupt»peiohtr-Folgesteuereinrichtung
5ingab«/Aueg«ibe-St%uer® Inriclitungeedre .< nen bit 27 zur Heuptapeicher-Folgesteuereinrichtung
Eingabe/Aueg*toe°St«ucr$izirichtU2igsadressy -bit 28 zur Hauptepeichar-Folg©steuereinrichtung nicht benutst
Eingabe/Auegnbe-Sttuereinrichtungs-AdressenperitÄtsbit 2 zur Hauptspeicner-Folgesteuereinrichtung Eingabe/Ausgab^-Sttuereinrichtunge-Adressenparitätsbit J zur Hauptspeicher-FoIgesteuereinrichtung
Sprungrückstellung zur Singabe/Ausgab·- FoXge steuert inricfetung Eingabe/Ausgabe-Sttuereinrichtungs-Lese-
oder-Schreib-Signal an Hauptspeien·r-
Folge steuereisarichtutig Eingabe/Ausgab«-St«uert inrichtunga-Sp ruiif-
signal durch Hftwptapeicher-Folgesteuer-
einrichtung sua Puffer
Eingabe/Auagabe-^teuereinrichtunga-ächr·ιb
daten zum Paritätsprüfbit
Eingabe/Auifabt-SttuÄreinrichtungs-bchreιb
daten zu« Paritätsprüffeit
Eingabe/Ausgabe«St·«·reinrichtungs-Scnrfeib
daten zub Perittteprüit;it
4098 16/ 108 4
Signtl-
VezimUpfuxtg·-
beze;
NBCGOI0 MMP5510 MMP5610 MMP5710 MMP5810 MMP5910 MMP6O10 MMP6110 MHP6210 MMP6310 MMPP710 NIBP010
7350U6
Definitionen
Bingabe/Ausgebe-Steuereinrichtungs-Schreib daten zua Parit*tsprUfbit 51 Singabe/AusgÄbe-Sttuertinrichtungs-SciiTfeib dftttn zua Paritltiprüfbit 52 Eingabe/Auegabe-Sttuer^inrichtungs-Schi«Ib daten zu» Parltltepriifbit 53 Eingabe/Außgmbt-Steuei^inrichtungs-Schi- idaten zum ParitätaprUfblt 54 Puffer- oder Z»ntr»l»iaheit«-Sprung lingabe/Auegabe-Steuereinrichtungs-Schxeibdaten zua Parit*t»prUfbit 55 Bingabe/Auegabe-Steuereinrichtungs-Schieιbdat«n zum ParitätaprtLfbit 56 iSingabe/Auagabe-Steutreinrichtuiigs-Schrei ddftten zu» PmritXtiprfifbit 57 Eingab«/Auegabe-Steueriiarichtungs-Sehre i bdat#n zum ParitÄteprüfbit 58 Eingabe/Ausgabe-Steuweinrichtungs- Schre ibdaten zum Parit*t*prUf*it 59 Singebe/Auegeb*-3t«utr«i2irichtung s-Schreibdaten zuB Paj*Ät»prafbit 6ö Singabo/Auagmbe-Steuiireiiiriqhtungs-Schi'« ι bdat«n zum P*rit*t^pr«XW.t 61
-Schrei o-
daten zum Paritätiprüfbl* 62
d*t«n si» Ptritit^rtlfbit 63
ee
409816/1084
SAD ORIGINAL
Sign»!- VkU
NIBP110 NIBP210
NIBP310 NIBP410
NIBP510 MMBP610
NBBP010 NBBP110 NBBP210 NBBP310 NBBP410 NBBP510 NBBP610 NBBP710 B8P4810
BNP4910 BNP5O10 BNP5110
Jingabe/AusgalHi-Steuereinrichtungsby te-1 - Paritätsfehlerprüfxmg Iingabe/Ausg»b«-Steuer»inrichtung3byte-2- Paritätsfehltrprüfuog Bingabe/Ausgabe-Steuereinrichtungsby te- 3- ParitätsfehlerprUXung Eingabe/Auflgab«-St#uert inrichtungsby t <; - 4- Paritätefehltrpx^fung Bingabe/Auagabt-Steuereinrichtungsbyte-')- Paritätsfehlerprüfune
liiigabe/Auagab^-Steuareinrichtunga- Seine ι o-
datenbyte-6-ParitIt
Pnff«rby1;e-0-ParitMt8Xehlerprüfung Pufferbyte-1-ParititafeiLte· prüfung Puff«rbyte-2-Paritätafehlerprüfung PiLfferbyte-3-Parittttefthlerprüfung Piifferbyte-4-Paritatifablerprüfung Puiferbytt-5-P*rIt§tef«hl*rprüfung Pufferbyte-6-raritIt»f#hl*rprüfung Puiferbytt-7-Parttätefahlerprüfung Z*ntral«inii*it»-8obr«ibdat*n zua Paritats-
prüibit 48 v
Zanträleinbeite-SchraiMattn zu» Parität«-
prtlfblt 49t ■
Zentralainhait^racJa-aibdaten zus ParitMt·-
prüfbit
Zantraleinhai-Ie-Scbraibdaten zum Parität··
prüfbit 51
Z«ntral«inbette-Schr«lbdat»n zur Paritata-
prüfbit 52 ·
409816/1084
feazele'
BKP5310 BHP5410 BHP5510 BNP5610
BNP5810
BSP5910 BNP6O10
BNP6110
BNP6210 BHP6310 BNPP710 NICYC10
NCCYC10 NBCYC10 NIETK10
NINET10
18
Dtftnitiomn
Zentraleinheit*-Sohr#ibd»ttn zum Parität»- prüfbit
Zentraleinheite-Schreibdaten zum Paritatsprüfbit
Zentraleinhelte-SchreiMaten zum Parität-^- prüfbit
Zentrale inheite-Schrt IMa ten zum Par ι ti trprüfbit
Zentraleinheite-Schreibdaten zum Parität*-- prüfbit
Zentraleinheiti-Schreibdaten zum Paritatsprüfbit
Zentraleinneiti-achreibdaten zum Paritätsprüfbit
Zentraleinheite-Schreibdaten zum Paritätsprüfbit
Zentraleinheite-Schreibdaten zum Paritltsprüfbit
Zentraleinheite-Schreibdaten zum ParitMtsprüfbit
Zentraleinheit»-Schreibdaten aus ParitateprUfbit
Zentraleinheiti-Schreibdaten-ParitäteprUfbyt· Sinjabe/Aueg abe-eteuereinricb-tungszyklue,
intern erzeugt
Zeutraleinheiteaykiu*, latern erzeugt Pufferzyklue, lattra erzeugt lingabe/Auegabe-Steuereinrichtunge-Schreib-
Abänderung»-ferriegeluof Bingabe/Auagebe-Steoweinricntung, Verriegelung eine» Vie4er ·μΧtretbaren Fehlers
409816/1084
BAD
7350H6
f VerknUpfunf*-
fa t NIAPB10 MNIMS10 NZVES10 NIOC034 NCBTM10 NCNET10
NUAPB10 MNCME10 NCWES10 NCP0036 HNWAB10
UBVAB30 ÜNINT30 NIDPG11 NBSTM10 NMAKC00 NIAKS20
NBAKS20 NCAKS20 NINXM10
Definltiontn Binf abe /Avug*fee-= Stivers inrlehtungspari t,-11
p»ritätsf«hler
Austastung ein·« niobt wi*d«r»uftretbaren
Pthlers
zur Hauptspeicter-P©lg«at*uer«inrlcSitung
Zentraleinheit, achreibnblUidtmingsver-
riegelung
Zentraleinheit, ¥«rri«ftlung eines viecier-
auftretbaren Fehlers
Zentraleinheit, Paritataprüfeperrung Zentraleinheits-Ausblendparitätsfehler Austastung eines nicht wlederauftretbaren
Fehlers
Zentraleinheit, zugeordnete Steuerung der Hauptspeichei^FOlgcsteuereinrichtung
lingabe/Auegab·-SteuereinrIchtung-Schreib
inderung .
ZentraleInheitβ-Scbxeibttnderung Zentrale inheitβ-Auslösung Sperrung der DeteapftPitit«prüfung Speicherquittua^ssteu«rung-nein
nein
, keine
vorhandene
4098-16/1084
BAD QRI0INAI% f
SIgMl-
Verknüpfunge-
bezeioj
NIOCT10 NUNXM10 NCP0016
NBNXK10 NBÜF015
NUSiC10 NBNBR10 NBERS10 NBRER10 NIBP610
NIBP710
NBEJP610 NBBP710 NMACK10 NBACK10
NMBZ000 NMBZ100
NNBZ200 NHBZ300 NTACK10
lingÄbe/AuegÄbt-Steuereinrichtungs-
Sprungeignal Zentraleinheit, kein« Torhandene Speicher-
prüfung
der Zentraleinheit angeordnete Steuerung
dar Hauptspeicher-FolgeiteuereinrichtunK
Puffer, kein· Torha&d«ne Speicherprüfun*
des Puffer zugeordnete Steuerung der
Hauptapelcliar-rölgeeteuerelnrichtun« Zentraleinheite-BiiUMlfehlerkorrektur Puffer, nicht Wiederauftretbejer Fehler Puffer-Fehlerauete-etung Puffer, wiederauftretbarer Fehler Singabe/Ausgabe-Steuereinrichtung, fehler -
hafte-Byte-6-ParitltiprUfung
Eingabe/Auegabe-Steu^reinrichtung, fehler-
hafte-Byte-7-l»»^itÄtiprÜfung
Puffer-Byte-6-pÄPltÄtefthlerprüfung Puffer-Byte-7-Paritatefehlerprüfunf
lingabe/AuegAbe-steuerelnrichtungequittiing
Puffer-Steuer^inrichtungequittung Zentraleinheit«*Quittung Hauptspeicbjer-Folgeeteuereinrichtungeaodui
nicht belegt
Hauptspeicher-FolgetteuereinrichtungaÄoeul
nicht belegt
Hauptspeicbjer-Polgeet^uereinrichtuneeaodul
nicht belegt nicht belegt Quittung,
teuerein
9816/10-84
dt« Hattftepeicher-folge- «urücke^ellt
BAD
2-"·Π146
Signal-VerknUpfunga-
NBNSH10 NIAPC10 NIDPC10 NIDPC30 NBRDS10 NREC110 NRBC210 NRECY11 NRBCY12 NRECYI3 »RECY14 NRBCN11
NRECN12 NRBCN13 NRECN14 NBNST10 ΜΒΑ0830
ΜΒΑ0930 ΜΒΑ1030
Definitionen
Puffer, nicht vorhandene Speicherprüfung Sperrung der Adreeaenparitätsprüfuhg Sperrung der DatenparitÄteprüfung Sperrung der DateaparititeprUfung Puffer/Zentraleinheite-Leeeabtastung Neuordnungsbetrieb R1 Neüordnungabetrieb R2 Hauptspeicher-Heuordnungsbetriebssteuerung
Hauptspeicher, keine Neuordnungsbetritbssteuerung
Hauptspeicher, keine Neuordnungsbetriebssteuerung
Hauptspeicher, keine Neuordnungsbetriebssteuerung
Hauptspeicher, keine Neuordnungsbetrleossteuerung k ' Puffer, keine Neuordnungs-Fehlerverriegelui
abtastung
Singabe/Ausgabe-Steuereinrichtung zua Hauptspeicher-Folgeeteuereinrichtungs-Adressenbit θ
Eingabe/Ausgabe-Steuereinrichtung zum Hauptspeicher-Folgeeteuereinrichtungs-Adressenbit
Singabe/Ausgabe-Steuereinrichtung zum Hauptspeicher-Folgeateuereinrichtungs-Adressenbit 4 0 981671084
BAD ORiGIINAL
2 3^1
Signal-
Verknüpfung«·
bezeichnuziJF
MBA1130 MBA1230 MBA1330 MBA1430
NBS2A10 NBS2N10 NINXM10 NUNXM10
NBNXM10 NINM210
NINM110 NINM010
NRCG100 MBA0830
Definitionen
Bingabe/Ausgabe-Steuereinrichtung zum Hauptspeicher-Folge steuere inrichtungs-Adressenbit
Eingabe/Ausgabe-Steuereinrichtung zub Hauptspeicher-Folgeeteuereinrichtungs-Adressenbit
Eingabe/Ausgabe-Steuereinrichtung zum Hauptspeicher-FolgeSteuereinrichtungK-Adressenbit
Eingabe/Ausgabe-Steuereinrichtung zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit
Puffer, Auswahl des oberen Moduls itn Neuordnungsbetrieb
Puffer, Auswahl des unteren Moduls im Neuordnungsbetrieb
Eingabe/Ausgabe-Steuereinrichtung, nicht vorhandene SpeicherprUfung Zentraleinheit, nicht vorhandene SpeicherprUfung
Puffer, nicht vorhandene Speicherprüfung Eingabe/Ausgabe-Steuereinrichtung, nicht vorhandenes Speicherprüfbit Eingabe/Ausgabe-Steuereinrichtung, n^cht vorhandenes Speicherprüfbit Eingabe/Ausgabe-Steuereinrichtung, nicht vorhandenes SpeicberprUfbit Erde
Verknüpfungswert
Bingabe/Auegabe-Steuereinrichtung zum Hauptspeicher-Folgeeteuereinrichtungpi-
Adressenbit
Λ09816/1084
ORIGINAL
Signal-
Verknüpfung·'
MBA0930
MBA1030 MBA1150 MBA1230 MBA1330 MBA1430
NIRC010 NIRC110 NIRC210 NIRC310 NIRC410
NUNM210 NUNM110
Definitionen
Eingabe/Ausgabe-Steuereinrichtung zum
Hauptspeicher-FolgeeteuereinrichturiKi.- Adressenbit Eingabe/Ausgabe-Steuereinrichtung zua Haupt speicher-Folgesteuere inrichtungε - Adressenbit Eingabe/Ausgabe-Steuereinrichtung ζ an. Hauptspeicher-Folgesteuereinrichtungt Adressenbit Eingabe /Ausgabe-St euer e inrichtung zuni Hauptspeicher-Folge steuereinrichtung:; - Adressenbit Eingabe/Ausgabe-Steuereinrichtung ziür Hauptspeicher-FolgesteuereinrichtiariKS- Adressenbit Eingabe/Ausgabe-Steuereinrichtung zun. Hauptspeicher-Folge steuereinrichtui.gs- Adressenbit Eingabe/Ausgabe-Steuereinrichtungs- Neuordnungsbit 0 Eingabe/Ausgabe-Steuereinrichtungs- Neuordnungsbit Eingabe/Ausgabe-Steuereinrichtungs- Neuordnungsbit Eingabe/Ausgabe-Steuereinrichtungs- Neuordnungsbit Eingabe/Auegmbe-Steuereinrichtungs- Neuordnungsbit
Zentraleinheit, nicht vorhandenes Speicherprüfbit
Zentraleinheit, nicht vorhandenes Speicherprüfbit
4ObB16/1084
BAD ÖFUGiNAL
Signal-VerknUpfunga· bezeichnung
NUNM010
NURC010 NURC110 NURC210 NURC310 NURC410 NBNM210 NBNM110 NBNM010 NBRC210 BNA1430 NBAC110 NBRC010 NBRC310 NBRC410 NINM310
NINM410 NINM510 NINM810
NINM710 NINM610 NUNM410
? 3 5 η 1 4 6
Definitionen
Zentraleinheit, nicht vorhandenes Speicherprüfbit 0 Zentraleinheits-Neuordnungsb^-t 0
I? η 1
H N 2
Il η 3
It η 4
Puffer, nicht vorhandenes Speicherprufbi
Puffer-Neuordnungsbit 2
Zentraleinheits/Puf fer-Adressenbit 14 Puffer-Neuordnungsbit 1
Eingabe/Ausgabe-Steuereinrichtung, iu cni vorhandenes Speicherprüfbit 3 Eingabe/Ausgabe-Steuereinrichtung, rij. cut vorhandenes Speicherprüfbit 4 Eingabe/Ausgabe-Steuereinrichtung, nicM. vorhandenes SpeicherprUfbit 5 Eingabe/Ausgabe-Steuereinrichtung, m cnt vorhandenes SpeicherprUfbit 8 Eingabe /Ausgabe-Steuereinrichtung, ment. vorhandenes Speicherprüfbit 7 Eingabe/Ausgabe-Steuereinrichtung, nient
vorhandenes SpeicherprUfbit 6 Zentraleinheit, nicht vorhandenes
Speicherprüfbit 4
BAD ORIGINAL
23^0146
Signal-
Verknüpfungs·
bezeichnung
NUNM510 " NUNM310 NUNMB10 NÜNM710 NUNM610 NBNM410 NBNM510 NBNM810 NBNM710 NBNM610 NUMRE1S NURER1S NÜNBR1S NUWRC1S
UNMMN1S UNMM01S UNMM11S UNMM21S
Definitionen Zentraleinheit, nicht vorhandenes Speicherpriifbit Zentraleinheit, nicht vorhandenes Speicherprüfbit Zentraleinheit, nicht vorhandenes Speicherprüfbit Zentraleinheit, nicht vorhandenes Speicherprüfbit Zentraleinheit, nicht vorhandenes Speicherprüfbit
Puffer, nicht vorhandenes SpeicherprLjfDi
litt
η η η
Il Il
ÜKR241S
Hauptspeicher zur Zentraleinheit, leae Datenfehler Hauptspeicher zur Zentraleinheit, w*euer
auftretbarer Fehler
Hauptspeicher zur Zentraleinheit, nicht
wieder auftretbarer Fehler
Hauptspeicher zur Zentraleinheit, Sr hi-ei
unwirksam gemacht
Zentraleinheita-Betriebeanforderung (-ι; Zentraleinheits-Betriebaanforderung £ Zentraleinheite-Betriebsanforderung 1 Zentraleinheita-Betriebsanforderung i. Hauptspeicher zur Zentraleinheit, nicht
vorhandener Speicher
Zentraleinheit txm Hauptspeicher, Neu-
ordnungsbetrieb
409816/10 bad
Signal-
VerknUpfunge·
blh
UNRC11S NMACK1S NMRDS1S NMRER1S NMNBR1S
NMERS1S NMWRC1S
MNACK1T MNRDS1T
MNRER1T MNNER1T
MNBRS1T MNWRC1T
Definitionen
Zentraleinheit ZUB Hauptspeicher, Neuordnungsbetrieb Hauptspeicher zur Eingabe/Ausgabe-Steuereinrichtung, Speicherquittung Hauptspeicher zur Eingabe/Ausgabe-Steuereinrichtung, Leieabtastung Hauptspeicher zur Eingabe/Ausgabe-Steuereinrichtung, auftretbare Abtastung Hauptspeicher zur Eingabe/Ausgäbe-Steuereinrichtung, nicht wiederauft.-etb^rer Fehler
Hauptspeicher zur Eingabe/Ausgäbe-Steuereinrichtung, Fehlerabtastung Hauptspeicher zur Eingabe/Ausgäbe-Steuereinrichtung, Schreiben unwirksan. gemacht
Hauptspeicher zu Hauptspeicher-Folgeeteuexeinrichtung, Quittunge-Trennstellen. ^m ι Hauptspeicher zu Hauptepeicher-Folijt. ?:: eut reinrichtung, Leeeabtaetungs-Trenn.' ttUensignal
Hauptspeicher zu Hauptspeicher-Fo^ä» steuereinrichtung, Trennstellensignal b**tr e; fer.d wiederauftretbaren Fehler
Hauptspeicher zu Hauptapeicher-Fo^ges* eu*-reinrichtung, Trennetellenaignal betrefier.J nicht wieder auftretbaren Fehler Hauptspeicher zu Hauptspeicher-FoIgesteuereinrichtung» Ffchler-Abtasttrennstell^nsigrul-Hauptspeicher ZU Hauptspeicher-Folfeesteuei -einrichtung, Tr«i»rtollenelgnal, Scn/eiber unwirksa« gesacht
409816/1084
BAD ORIdINAL
ν π
1 46
Signal-
Verknüpfungfi-
bezelcfriuuuc
MNSEC1T
NMMM01T
NMMM11T
NMMM21T
MMBZ01T
MNBZ11T
MNBZ21T
MNBZ31T
BNA0830
BNA0930
BNA1030
Befinitionen
Hauptspeicher zu Hauptipeicher-FolgeSteuer einrichtung, Binzelfehler-Korrekturtrennatellensignal
Hauptspeicher zu Hauptspeicher-Folgesteuei einrichtung, Fehlerprüfbetriebsbit-O-Tr^m. Stellensignal
Hauptspeicher zu Hauptapeicher-FolgsstHU^feinrichtung, Fehlerprüfbetriebsbit-1-Trenn Stellensignal
Hauptspeicher zu Hauptepeicher-Folgesteuereinrichtung, Fehlerprtifbetriebsb'it-2-Τΐ e.nr.-Stellensignal
Hauptspeicher zu Hauptspeicher-Folge steuereinrichtung, Modul-O-Belegt-TrennsteilMTisignal
Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Modul-1-Belegt-Trennste11ensignal
Hauptspeicher zu Hauptspeicher-Folge steuereinrichtung, Modul-2-Belegt-Trennste}lensignal
Hauptspeicher zu Hauptspeicher-Folge et feuereinrichtung, Modul-3-Belegt-TrennstpHt nsignal
Zentraleinheit/Puifer- zum Hauptspeicher-Folg·steuereInrichtungs-Adressenblt ö Zentraleinheit/Puffer- zum Hauptspeicner-Folgesteuereinrichtunga-Adressenbit -y Zentraleinheit/Puffer- zub Hauptspeicn«r-FolgeSteuer einrichtung·-Adressenbit 10
BAD ORIGINAL
Signal-Verknüpfung·· bezelfrP
BNA1130 BNA1230
BNA1330 BNA1430 BNA1530
BNA1630 BNA1730 BNA1830 BNA1930 BNA2030 BNA2130 BNA2230 BNA2330 MBA0830
MBA0930
Definitionen
Zentraleinheit/Puffer- zun Hauptspeio t.ei-Folge steuereinrichtiuig»-Adressenbit Zentraleinheit/Puffer- zu« Hauptspeicner-Folgesteuereinrichtunge-Adre8senbit Zentraleinheit/Puffer- zum Hauptspeicher Folgesteuereinrichtungs-Adressenbit Zentraleinheit/Puffer- zum Hauptspeic m«-·; Folgesteuereinrichtunge-Adressenbit 1^ Zentraleinheit/Puffer- zum Hauptspeicn*r Folgesteuereinrichtunge-Adressenbit 1b
Zentraleinheit/Puffer- zum Hauptspeicr.er-Folgesteuereinrichtunge-Adressenbit Zentraleinheit/Puffer- zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit Zentraleinheit/Puffer- zum Hauptspeicher-Folge steuereinrichtungs-Adressenbit Zentraleinheit/Puffer- zum Hauptspeicher-Folge steuereinrichtungs-Adressenbit Zentraleinheit/Puffer- zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit kO Zentraleinheit/Puffer- zum Hauptspej.cn* r-Folge steuereinrichtungs-Adre ssenbit cι Zentraleinheit/Puffer* zum Hauptspeicher-Folge steuereinrichtungs-Adressenbit 1<l Zentraleinheit/Puffer- zum Hauptspeicnei-Folgesteuereinrichtungs-Adressenbit <l *> Eingabe/Auegabe-Steuereinrichtung zur Hauptspeicher-Folge«teuereinrichtung, Adressenbit θ
Bingabe/Ausgabe-Steuertinrichtung zur Hauptspeicher-Folf· steuereinrichtung, Adressenbit
409816/1084
Signal-Verknüpfung·-
MBA1030
MBA1130
MBA1230
MBA1330
MBA1430
MBA1530
MBA1630
MBA1730
MBA1830
MBA1930
MBA2030
Ikfinitinmn Bingabe/Auegabe-Stfuereinrichtung zur Hauptspeicher-Folgesteuertinrichtung, Adresaenbit 10
iingabe/Auagmbe-Steuereinrichtung zur
Hauptspeicher-Folgesteuereinrichtung, Adressenbit 11 Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 12 Eingabe/Ausgabe-Steuereinrichtung zui Hauptspeicher-Folgesteuereinrichtung, Adressenbit 13 Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 14 Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 15 Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgeeteuereinrichtung, Adressenbit 16 Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 17 Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 18 Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 19 Eingabe/Ausgabe-Steuereinrichtung zuχ Hauptspeicher-Folgeeteuereinrichtung, Adressenbit 20
4098 16/1084
Signal-Verknupfungi-
be ze i ftf
MBA2130
MBA2230
MBA2330
MBA2430
MBA2530
MBA2630
MBA2730
ΜΒΑ2Θ30
NBAPB10 NIAPB10
NUAPB10 MBAP11S
MBAP230
Definitionen
Bingabe/Auegabe-Steuereinrichtung zuj Hauptspeicher-Folgesteuereinrichtung, Adressenbit 21
Singabe/Ausgabe-Steuerelnrichtung zui-Hauptspeicher-Folgesteuereinrichtung, Adressenbit 22
Bingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 23
Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 24
Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 25
Eingabe/Ausgäbe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 26
Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 27
Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 28
Puffer-Adressenparitätsprüfung Bingabe/Ausgabe-Steuereinrlchtungs-Adressenparitätsprüfung Zentraleinh»ite-Adreseenparitätsprüfunfc Eingabe/Ausgabe-Steuereinrichtung, Adre ssenbyte-1-Paritat»bit Eingabe/Ausgabe-Steuereinrichtung, Adressenbyte-2-Parititebit
98ΊΒ/1084
BAU ORIGINAL
Signal-Verknüpfungs·
bezeichnung
NIA1B10
NIA2B10 NIA3B10
NIAPC10 WAP1010 NAP2010 BNAP130 BNAP230 NBA1B10 NBA2B10 NBA3B10 UNMK030 UNMK130 UNMK230 UNMK330 UNMK430 UNMK530 UKMK630 UNMK730 NNP4810 NNP4910 NNP5010 NNP5110 NNP5210 NNP5310
NNP5510 NNP5610
Definitionen
Eingabe/Ausgabe-Steu^relnrlchtung, Adressenbyte-1-Paritätaprüfung Eingabe/Ausgabe-Steuereinrichtung, Adre ssenbyte-2-Paritäteprüfung Eingabe/Ausgabe-Steuereinrichtung, Adre s senbyte-3-Parltätsprüfung Sperren der Adressenparitätsprüfung Hauptspeicher-Adreseenbyte-I-Paritfit
Puffer-Adreesenbyte-1-Paritfitsbit ti w 2 M
Puffer-Adressenbyte-1-Paritatsprüfung
Zentraleinheit's-Schreibausblendbit
η 1
η
η 3
η U
η b
η G
η 7
Hauptspeicher-Datenparitätsprüfbit
It
M H
« Η W V
409816/1084
BAD
7 3 R η ι 4
Signal-
Verknüpfungs·
bezelchnuzut
NNP5710 ΝΝΡ5Θ10 NNP5910 NNP6010 NNP6110 NNP6210 NNP6310 NNPP710 NNPP610 NNVRB10
NMIOR20 MBRWS10
UIiRWSI 0 UNINT30 UNVAR30 NCWAB10 NIWAB10
NIAPC10 MNIME10
UNMXP30 MKCME10
NIDPC10
Definitionen Hauptspeicher-DatenparitatsprUfbit 3
be
N
Il
N
M
H
Il
R
Il
61 o2
Hauptspeicher-Dmtenparitätsprüfbyte » "6
Eingabe/Ausgabe-Steuereinrichtungs-Schreibabänderung
Eingabe/Auegabe-Steuereinrichtungs-Reservierung, nein
Eingabe/Ausgabe-Steuereinrichtungs-Lese/ Schreib-Signal
Zentraleinheite-I^ee/Schreib-Signal Zentraleinheits-Auelöeung Zentraleinheite-Sobrelbabänderung Schreibabänderung
Eingabe/Ausgabe-Steuereinrichtungs-SchreIbabänderung
Eingabe/Ausgabe-Steuereinrichtungs-Adre s se npari tat aprllf sperrung Elngabe/Auegabe-Stfuereinrichtung, Verriegelung eines niQht ¥iid«rauftretbar*n Fehlers Zentraleinheitß-Schreibausblend-Paritätsbit
Zentraleinheit, Verriegelung eines nicht viederauftretbaren Fehlere Sperrung der Detenp«rit*teprüfung
0 9 8 1 6 / 1 0 8
Signal-Verknüpfungsbezeichnung
NMBP610 NMBP710 NIOCD10
NMAKS10 NINBY10
NCP0015 NCNBY10
NBUF015 NBNBY10 -
NETMSI0 NCETR10 NIETR10 NBETR10 NCNETI0
NBNET10 NIAKS20
NCAKS20 NBAKS20 NIRDS10
NIRDR10
'nCRDS10 NCRDR10 NBRDS10
Definitionen
Le sedatenbyte-6-Paritätsprüfung η ·7 ν
Eingabe/Ausgabe-Steuereinrichtung, Sprung verzögert Speicherquittungssignal Eingabe/Ausgabe-Steuereinrlchtungszykltts in der Hauptspeicher-Folgestöuereinrichtvng Eingabe/Au^gabe-StQuereinrichtungsfum. 11 on Zentraleinheitszylclus in Hauptspeicher1-Folgesteuereinrichtung Puffersteuerfunktion
Pufferzyklus in Hauptspeicher-Folge steuereinrichtung
Steuerung von Taktsteuereinrichtung ^ Zentraleinheitssteuerung für Fehler Eingabe/Ausgabe-Steuerung für Fehler Puffersteuerung für Fehler Zentraleinheit, Steuerung betreffenc nicht wiederauftrβtbaren Fehler Puffer, nicht wiederauftretbarer FenJer Eingabe/Ausgabe-Steuereinrichtungsquiitung, nein
Zentraleinheits-Quitturig nein Puffer-Quittung nein
Eingabe/Ausgabe-Steuereinrichtung, Le seabtastung Eingabe/Ausgabe-Steuereinrichtung»Lese-
steuerung
Zentraleinheits-Leseabtastung Zentraleinheits-Lesesteuerung Puffer-Leseabtastung
409816/1084
3-^0146
Signal-Verknüpfung«-
NBRDR10 NIRDL10 NCRDL10 NIPCS10
NIPCR10
NCPCS10 NCPCR10 NBPCS10 NBPCR10 NIPCL10
NCPCL10 NBPCL10 MMW0030 MMW0130 MMW0230 MMV0330 MMW0430 MMW0530
Definitionen
Puffer-Lesesteuerung Lesedaten-Paritätssteuerungsfehler κ η
Eingabe/Ausgabe-Steuereinrichtungs-Lesedatenvergleich Eingabe/Ausgabe-Steuereinrichtungs-Lesedaten-Vergleichssteuerung Zentraleinheits-Leeedatenvergleich Zentraleinheits-Lesedaten-VergleichssteueTur' Puffer-Le sedatenvergleieh Puffer-Lesedaten-Yergleichssteuerung Eingabe/Auagabe-Steuereinrichtung, Abtastung eines wieder auftretbaren FehZ er $ Zentraleinheit, Abtastung eines wiedei auftretbaren Fehlers
Puffer, Abtastung eints wieder auftretbaren Fehlers Eingabe/Ausgabe-Steuereinrichtungs-Scnreib-
datenbit Eingabe/Ausgabe-Steuereinrichtungs-SCiuei:)-
datenbit Eingabe/Ausgabe-Steuereinrichtungs-Sciireib-
datenbit Eingabe/Ausgabe-Steutreinrichtungs-Scnrni o-
datenbit Bingabe/Ausgabe-Steuereinrichtungs-Schj-e i D-
datenbit Eingabe/Ausgabe-Sttuertinrichtungs-ScrLr fc ί b-
datenbit Eingabe/Ausgabe-Sttutreinrichtungs-Sciiit ι b-
datenbit
AO 9816/ 1084
BAD ORIGINAL
73B0H6
Signal-Verknttpfungi
ZM IC
MW0730 MMV0830 MMW0930 MMWT030 MMW1130
BNW0010 BNW0110 BNW0210 BNW0310 BNW0410 BNW0510 BNV0610 BNW0710 BNV0810 BNV0910 BNW1010 BIvTf1110 NNR0010 NNR0110 NNR0210 NNR0310 NNR0410 NNR0510 NNR0610 NNR0710 NNR0810 NNR0910
Definitionen
Eingabe/Ausgabe-Steuereinrichtungs-Sc rirei bdatenbit 7
Eingabe/Ausgabe-Steuereinrichtungs-Schreibdatenbit 8
Eingabe/Auegabe-Steuereinrichtungs-Sclxr eibdatenbit 9
Eingabe/Ausgabe-Steuereinrichtung*-Schreibdatenbit 10 -Eingabe/Auegabe-Steuereinrichtungs-Schr^ibdatenbit 11 Zentraleinheits-Schreibdatenbit O
η π η
Il fl Il"
it
η η η η,
M H H
η η
H 1
Il 2
R 3
n 4
N 5
N 6
N 7
It 8
M 9
H 10
Il 11
at< mbH
H
W
«
Il
M
Il
•
■
f O
1
2
3
4
6
7
8
9
409816/1084
BAD ORfGfNAt.
73FiOI
Slf&al-
VerknUpfu&fe-
besticf
NNR1010 NNR1110 MMP0010 MMP0110 MMP0210 MMP0310 MMP0410 MMP0510 MMP0610 MHP0710 MMPP010
NNP0010 NNP0110 HNP0210 NNP0310 NNP0410
NNP0610 NNP0710 NNPP010 NMLVC10
D>flnitionen
Hauptspeicher-L«8»d*t«nbit 10 Hauptspeicher-Leeedattnbit 11 lingabe/AusgalM-Sttuereinrichtungs-Schreibdaten-ParittteprUfbit O Eingabe/Auegabe-Sttutreinrichtungs-Schreibdet«n-P«ritMteprlifb±t 1 Eingabe/Au8gabt-St«uer·inrichtunga-Schreibdaten-Parititeprtifbit Z Eingabe/Auifftbe-Sttuertinrichtungs· Schreibdaten-ParititeprUfbit 3 £ ingabe/Auegabe-St^tMreinrichtunge-Schrelbdaten-ParitltaprUfblt 4 Eingabe/Auegabe-Steuereinrichtunga-Schreibdaten-fKritlteprüfbit 5 Eingabe/Auagabe-Sttutreinrichtungs-Schreibdaten-ParitMteprUfbit 6 Eingabe/Ausgabe-Steuereinrichtungs-Schreibdaten-PttTitateprUfbit 7 . Eingabe/Au8gabe-&t«uer«inrichtung8-Schreibdaten-ParitMteprUfbyte O Hauptspeicher-ParititaprUfbit 0
M Il H Π
Il H
M M N R M It
5 6
Hauptepeictor-ParitateprtLfbyte O iingabe/Ausf*t>«*8t«uturelzirichtunge· Schre ibdat*net*u«ruöf
409816/1084
BAD GRrGlNAL
Signal-Verknüpfungsbe ze ichnunff
NBLVC10 NICYC00.
NBCYC00 MMBPW10
NIBP010
NBBP010 NMBP010 NIDPC10 NBN0010 NBN0110 NBH0210 NBN0310 NBN0410 HBN0510 NBN0610 NBN0710 NBN0810 NBN0910 NBN1010 NBN1110 NBUFA20
NI0GD10
HCP0D10 NI0CT21
2350H6
Definitionen Zentraleinheits-Schreibdatensteuerunt Eingabe/Ausgabe-Steuereinriehtungs-
epeicherzyklus
Pufferspeicherzyklus Eingabe/Ausgabe-Steuereinrichtungs-By ta-
Parität
Mngabe/Ausgabe-Steuereinrichtung,
fehlerhafte Byteparität
Puffer, fehlerhafte Byteparität Speicher, fehlerhafte Byteparität Sperre DatenparitätprUfung Puffer-Lesedatenbit 0
η tt η η η η
« η
« η
10 t1
Puffer, der einzige Anwender, ist ment
zugelassen
Eingabe/Aus gabt-St#utreinri chtungs-
sprungsignal, verzögert
Zentraleinheits-Sprungsignal, verzögert Eingabe/Ausgabe-Steuereinrichtungs- Sprungsignal
AQ9816/1084
BAD ORfQINAL
Signal-VerknUpfungabezeichnung
NBNQOOO NIOCA10 NMI0R10
NMSSZ10 NBUFO10
NBSIN10 NRECY34 NRECN34 NIWBK20
UNMG010
2350H6
Definitionen
Puffer-Sprungsignal
Eingabe/Ausgabe-Steuereinrichtung alleia Reservierung der Hauptspeicher-Folgesteuereinrichtung für die Eingabe/Ausgäbe-Steuereinrichtung
Hauptspeicher-Folgesteuereinrichtung beLe^t Hauptspeicher-Folgesteuereinrichtunii Puffer zugeordnet Puffer-Abtastsperrsignal Hauptspeicher im Neuordnungsbetrieb Hauptspeicher im Noraalstrukturbetritt» Singabe/Ausgabe-Steuereinrichtung zur Ausführung eines Schreibvorgangs, nein Sprungsignal, von der Zentraleinheit abgegeben
409816/1084
BAD ORiGiNAt

Claims (9)

  1. P a t e η t a η s pr ü ehe
    Verf ahrtn zur Neuordnung eines Rechner speicher systems, welches to Speichermodule enthält, die in einem verschachtllten,η Wege umfassenden Adressierungs-Strukturmodus angeordnet sind, wobei η eine ganze Zahl zwischen und m ifit # in einer verschachtelten, k Wege umfassenden Adressierungsstruktur, wobei k eine ganze Zahl zwischen O und m/2 ist, dadurch gekennzeichnet,
    a) daß auf einen ersten Befehl von einem ausgeführten Programm erste Neuordnungssignale erzeugt werden, die kennzeichnend sind für die verschachtelten, k Wege umfassenden Adressierungsstrukturen,
    b) daß auf bestimmte Adressenbitpositionen eines Befehlsadfessenplatzes in einem zweiten Befehl eines ausgeführten Programms hin zweite Neuordnungssignale für die Adressierung irgendeinen Moduls der m Module in irgendeiner Struktur der verschachtelten, k Wege umfassenden Adressierungsstrukturen erzeugt werden, und
    c) daß die ersten und die zweiten Neuordnungssignale dem Rechnerspeichersystem zugeführt werden, in welchem an Hand dieser Signale der verschachtelte, η Wege umfassende Adressierungsstrukturmodus in einen verschachtelten, k Wege umfassenden Adressierungsstrukturmodus geändert wird.
  2. 2. Netzwerk zur Neuordnung eines Rechnerspeichersystems nach Anspruch 1, enthaltend m Speichermodule, die in einem verschachtelten, η Wege umfassenden Adressierungsstrukturmodus angeordnet sind, wobei η irgendeine ganze Zahl zwischen O und m ist, und ein elektrisches Neuordnungsnetzwerk zur dynamischen Änderung des Strukturmodus unter der Programmsteuerung von den m Speicher-
    409816/1084
    modulen, derart, daß von der verschachtelten,η Wege umfassenden Adressierungsstruktur auf die verschachtelte, k Wege umfassende Adressierungsstruktur übergegangen wird, wobei k eine ganze Zahl zwischen 0 und m/2 ist, dadurch gekennzeichnet,
    a) daß erste Einrichtungen vorgesehen sind, die auf einen ersten Befehl von einem ausgeführten Programm hin erste Neuordnungssignale erzeugen, die kennzeichnend sind für irgendeine der verschachtelten, k Wege umfassenden Adressierungsstrukturen,
    b) daß zweite Einrichtungen vorgesehen sind, die auf bestimmte Adressierungs-Bitpositionen eines Befehlsadressenplatzes in einem zweiten Befehl eines ausgeführten Programms hin zweite Neuordnungssignale erzeugen, an Hand welcher irgendein Modul der m Module in irgendeiner der verschachtelten, k Wege umfassenden Adressierungsstrukturen adressiert wird, und
    c) daß mit den ersten Einrichtungen und den zweiten Einrichtungen dritte Einrichtungen verbunden sind, die auf die ersten und zweiten Neuordnungssignale hin dynamisch den Strukturmodus (Ordnungsbetrieb) der m Module von der verschachtelten, η Wege umfassenden Adressierungsstruktur zu der verschachtelten, k Wege umfassenden Adressierungsstruktur ändern.
  3. 3. Netzwerk nach Anspruch 2, dadurch gekennzeichnet, daß m und η gleich 4 sind und daß k gleich 2 ist.
  4. 4. Netzwerk nach Anspruch 3, dadurch gekennzeichnet, daß der verschachtelte 4-Weg-Adreseierungsmodus ein Normalbetrieb ist und daß der verschachtelte 2-Weg-Adressierungsmodus ein Neuordnungsbetrieb ist, wobei zwei
    409816/1084
    Neuordnungsbetriebe (R1, R2) vorhanden sind.
  5. 5. Netzwerk nach Anspruch.4, dadurch gekennzeichnet, daß vier Speichermodule (1"MS0, T-MS1, FMS2, MMS7) vorgesehen sind, daß in dem einen Neuordnungsbetrieb (R1) zwei Speichermodule (MMS2, PMS3) die obere Hälfte des insgesamt adressierbaren Speicherplatzes einnehmen,
    und daß die übrigen beiden Speichermodule(MMSq, MMS1) die untere Hälfte des insgesamt adressierbaren Speicherplatzes einnehmen.
  6. 6. Netzwerk nach. Anspruch 5, dadurch gekennzeichnet, daß in dem anderen Neuordnungsbetrieb (R2) zwei"andere
    Speichermodule (MMSQ, BMS1) die obere Hälfte des- insgesamt adressierbaren Speicherplatzes einnehmen), während die anderen beiden· Speichermodule (MMS?, 1'MS7-) die untere Hälfte des insgesamt adressierbaren Speicherplatzes
    einnehmen.
  7. 7. Netzwerk nach Anspruch 6, dadμrch gekennzeichnet, daß der eine Neuordnuhgsbetrieb(R1) kennzeichnend ist für uas Vorliegen eines Fehlers in einem oder beiden der die obere Hälfte des insgesamt adressierbaren Speicherplatzes einnehmbaren Speichermodule (MMS2, MMSj), und daß der andere Neuordnungsbetrieb (R2) kennzeichnend ist für das Vorliegen eines Fehlers in zumindest einem der übrigen Speichermodule (MMS0, MMS1).
  8. 8. Netzwerk nach Anspruch 6, dadurch gekennzeichnet, daß mit der zweiten Einrichtung eine Verzweigungsleitungseinrichtung/verbunden ist, durch die eine solche bestimmte Verdrahtung vorgenommen ist, daß ausgewählte Adressenbitpositionen des Be.fehlsadressenplatzes dazu
    409-8 16/108
    2350U6
    herangezogen werden, ausgewählte Speichermodule in dem einen oder dem anderen Neuordnungsbetrieb (R1 oder R2) zu adressieren.
  9. 9. Netzwerk nach Anspruch 8, dadurch gekennzeichnet, daß Einrichtungen vorgesehen sind, die auf ausgewählte weitere Bitpositionen des Befehlsadressenplatzes hin ausgewählte Worte zu adressieren gestatten, die im normalen Ordnungsbetrieb in den Speichermoduln gespeichert sind.
    10» Netzwerk nach Anspruch 9, dadurch gekennzeichnet, daß die vorgewählten weiteren Bitpositionen des Befehls zur Adressierung von in einem normalen Ordnungsbetrieb gespeicherten Worten um eine Position gegenüber den übrigen Bitp.ositionen des Befehlsadressenplatzes nach rechts versetzt sind, v/elche zur Adressierung von Worten in einem der Neuordnungsbetriebe (R1, R2) gespeichert sind.
    409816/1084
    Leerseite
DE19732350146 1972-10-05 1973-10-05 Verfahren und netzwerk zur neuordnung eines rechnerspeichersystems Granted DE2350146A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US29541772A 1972-10-05 1972-10-05

Publications (2)

Publication Number Publication Date
DE2350146A1 true DE2350146A1 (de) 1974-04-18
DE2350146C2 DE2350146C2 (de) 1987-02-05

Family

ID=23137616

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732350146 Granted DE2350146A1 (de) 1972-10-05 1973-10-05 Verfahren und netzwerk zur neuordnung eines rechnerspeichersystems

Country Status (7)

Country Link
US (1) US3796996A (de)
JP (1) JPS5924461B2 (de)
CA (1) CA999976A (de)
DE (1) DE2350146A1 (de)
FR (1) FR2202612A5 (de)
GB (1) GB1423698A (de)
IT (1) IT994355B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7415966A (nl) * 1974-12-09 1976-06-11 Philips Nv Werkwijze en inrichting voor het opslaan van binaire informatie-elementen.
US4158227A (en) * 1977-10-12 1979-06-12 Bunker Ramo Corporation Paged memory mapping with elimination of recurrent decoding
JPS559260A (en) * 1978-07-03 1980-01-23 Nec Corp Information processing system
US4280176A (en) * 1978-12-26 1981-07-21 International Business Machines Corporation Memory configuration, address interleaving, relocation and access control system
JPS55110355A (en) * 1979-02-16 1980-08-25 Toshiba Corp Memory board and selection system for it
JPS5676860A (en) * 1979-11-28 1981-06-24 Nec Corp Interleaving system for memory device
US4408305A (en) * 1981-09-28 1983-10-04 Motorola, Inc. Memory with permanent array division capability
US4507730A (en) * 1981-10-01 1985-03-26 Honeywell Information Systems Inc. Memory system with automatic memory configuration
US4636973A (en) * 1982-07-21 1987-01-13 Raytheon Company Vernier addressing apparatus
JPS60205760A (ja) * 1984-03-30 1985-10-17 Fuji Xerox Co Ltd メモリ制御装置
US4754394A (en) * 1984-10-24 1988-06-28 International Business Machines Corporation Multiprocessing system having dynamically allocated local/global storage and including interleaving transformation circuit for transforming real addresses to corresponding absolute address of the storage
US4739473A (en) * 1985-07-02 1988-04-19 Honeywell Information Systems Inc. Computer memory apparatus
US4924375A (en) * 1987-10-23 1990-05-08 Chips And Technologies, Inc. Page interleaved memory access
US5051889A (en) * 1987-10-23 1991-09-24 Chips And Technologies, Incorporated Page interleaved memory access
US5287470A (en) * 1989-12-28 1994-02-15 Texas Instruments Incorporated Apparatus and method for coupling a multi-lead output bus to interleaved memories, which are addressable in normal and block-write modes
JPH0430231A (ja) * 1990-05-25 1992-02-03 Hitachi Ltd 主記憶アドレッシング方式
US5253354A (en) * 1990-08-31 1993-10-12 Advanced Micro Devices, Inc. Row address generator for defective DRAMS including an upper and lower memory device
US5572692A (en) * 1991-12-24 1996-11-05 Intel Corporation Memory configuration decoding system having automatic row base address generation mechanism for variable memory devices with row access interleaving
US6311286B1 (en) * 1993-04-30 2001-10-30 Nec Corporation Symmetric multiprocessing system with unified environment and distributed system functions
US5473573A (en) * 1994-05-09 1995-12-05 Cirrus Logic, Inc. Single chip controller-memory device and a memory architecture and methods suitable for implementing the same
JPH08115592A (ja) * 1994-10-14 1996-05-07 Sega Enterp Ltd データ処理システム、データ処理方法、並びにメモリカセット
US5941775A (en) * 1994-10-14 1999-08-24 Sega Of America, Inc. Data processing system, method thereof and memory cassette
JP3059076B2 (ja) * 1995-06-19 2000-07-04 シャープ株式会社 不揮発性半導体記憶装置
US5809555A (en) * 1995-12-15 1998-09-15 Compaq Computer Corporation Method of determining sizes of 1:1 and 2:1 memory interleaving in a computer system, configuring to the maximum size, and informing the user if memory is incorrectly installed
US5987581A (en) * 1997-04-02 1999-11-16 Intel Corporation Configurable address line inverter for remapping memory
US20030046501A1 (en) * 2001-09-04 2003-03-06 Schulz Jurgen M. Method for interleaving memory
KR101673233B1 (ko) * 2010-05-11 2016-11-17 삼성전자주식회사 트랜잭션 분할 장치 및 방법

Also Published As

Publication number Publication date
JPS4974448A (de) 1974-07-18
DE2350146C2 (de) 1987-02-05
CA999976A (en) 1976-11-16
IT994355B (it) 1975-10-20
US3796996A (en) 1974-03-12
FR2202612A5 (de) 1974-05-03
JPS5924461B2 (ja) 1984-06-09
GB1423698A (en) 1976-02-04

Similar Documents

Publication Publication Date Title
DE2350146A1 (de) Verfahren und netzwerk zur neuordnung eines rechnerspeichersystems
DE2523414C3 (de) Hierarchische Speicheranordnung mit mehr als zwei Speicherstufen
EP0038947B1 (de) Programmierbare logische Anordnung
DE2646162C3 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE2356260C3 (de) Dynamisch doppelt geordneter Schiebregisterspeicher und Verfahren zum Betrieb des Speichers
DE2132565C3 (de) Umsetzer
DE2400161A1 (de) Datenverarbeitungssystem und in diesem enthaltenes speichersystem
DE2646163B2 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE2054830C3 (de) Informationsverarbeitungsanlage mit Mitteln zum Zugriff zu Speicher-Datenfeldern variabler Länge
DE3128740A1 (de) Dynamisches halbleiter-speichersystem
DE2928488A1 (de) Speicher-subsystem
DE2926322C2 (de) Speicher-Subsystem
DE2160412A1 (de) Binärdatenumsetzer
DE3128729A1 (de) Halbleiter-speichersystem
DE3043100C2 (de)
DE2556617C2 (de) Schiebe- und Rotierschaltung
DE1965364A1 (de) Datenverarbeitungseinrichtung
DE2912073C2 (de)
DE2515099A1 (de) Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten
DE2063195C2 (de) Verfahren und Einrichtung zur Operationssteuerung einer Anzahl von externen Datenspeichern
DE2458286A1 (de) Datenverarbeitungssystem zum verschieben von datenfeldern mit verschiedenen strukturen
DE2302061C3 (de) Assoziativspeicher
DE3048414A1 (de) &#34;schaltungsanordnung fuer eine datenverarbeitungsanlage&#34;
DE2952891C1 (de) Zweistufige Zeitmultiplexvermittlungsanlage
DE2233193A1 (de) Stapel-speichersystem

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HONEYWELL BULL INC., MINNEAPOLIS, MINN., US

8339 Ceased/non-payment of the annual fee