DE2312414C2 - Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen - Google Patents

Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen

Info

Publication number
DE2312414C2
DE2312414C2 DE2312414A DE2312414A DE2312414C2 DE 2312414 C2 DE2312414 C2 DE 2312414C2 DE 2312414 A DE2312414 A DE 2312414A DE 2312414 A DE2312414 A DE 2312414A DE 2312414 C2 DE2312414 C2 DE 2312414C2
Authority
DE
Germany
Prior art keywords
gate
capacitor
field effect
silicon substrate
diffusion zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2312414A
Other languages
English (en)
Other versions
DE2312414A1 (de
Inventor
Shigeru Ibaragi Arita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP47024912A external-priority patent/JPS5128515B2/ja
Priority claimed from JP47026255A external-priority patent/JPS4894376A/ja
Priority claimed from JP47026256A external-priority patent/JPS5232557B2/ja
Priority claimed from JP47027785A external-priority patent/JPS5143950B2/ja
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2312414A1 publication Critical patent/DE2312414A1/de
Application granted granted Critical
Publication of DE2312414C2 publication Critical patent/DE2312414C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen unter Verwendung eines Selbstausrichtungsverfahrens, bei dem Gatebereiche mit Gateoxidfilmeii und Gateelektroden auf einem Siliciumsubstrat eines Leitungstyps ausgebildet werden und sodann ein Störstoff in das Siliciumsubstrat unter Verwendung der Gatebereiche als Masken zur Bildung von Source- und Drainzonen von Feldeffekttransistoren eindiffundiert wird.
Bekanntermaßen lassen sich MOSFET-Schaltkreise durch ein sog. Selbstausrichtungsverfahren der vorstehend genannten Art herstellen, bei dem in einem Siliciumsubstrat bereits ausgebildete Gatebereiche als Masken bei der Eindiffusion von Störstoff in das Siliciumsubstrat zur Bildung von Source- und Drainzonen von Feldeffekttransistoren dienen (Journal of the Electrochemical Society, Solid State Science, Band 115, Nr. 8 [August 1968], Seiten 874 bis 876). Ein solches Verfahren weist bisher jedoch den grundsätzlichen Nachteil auf, daß im Rahmen der Herstellung integrierter Schaltkreise keine vom Siliciumsubstrat unabhängigen bzw. isolierten Kondensatoren in die Schaltkreise einbezogen werden können, da hierbei ein Anschluß eines solchen Kondensators hersiellungsbedingt über das Siliciumsubstrat an Masse liegt, wie nachstehend noch näher ausgeführt ist. Durch diesen Nachteil wird die Vielfalt der mittels Selbstausrichtung herstellbaren MOSFFT-Schaltkreise erheblich eingeschränkt.
Aus der US-PS 33 87 286 ist zwar eine .Speicherzellenanordnung aus einem MOS-Feldeffekttransistor und einem Kondensator bekannt, bei der eine Drain/one des MOS-Feldeffekttransistors von einem Teilbereich einer großen Diffusionszone gebildet wird, während der Kondensator aus einem verbleibenden rechteckigen Teilbereich dieser Diffusionszone, der eine erste Kondensatorelektrode bildet, einer auf diesem Teilbereich ausgebildeten dünnen Isolierschicht und einer auf die Isolierschicht aufgebrachten und die zweite Kond^nsatorelektrode bildenden Aluminiumelektrode besteht. Die Ausbildung dieser Speicherzelle erfolgt allerdings nicht nach dem in Betracht gezogenen Selbstausrichtungsverfahren, da erst nach Vollendung aller Diffusionsschritte ein Metalleiter mit der Aluminiumelektrode und ein weiterer Aluminiumleiter mit einer Gateelektrode angebracht werden. Es wird somit lediglich aus einer erweiterten Drainzone eines MOS-Feldeffekttransistors unter Auflage einer Isolierschicht und Aufbringen einer Gegenelektrode ein Kondensator gebildet, ohne hierbei ein Selbstausrichtungsverfahren zur Erzielung dieser erzwungenen Integration des Kondensators in Betracht zu ziehen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen der vorstehend genannten Art derart weiterzuDÜden, daß zusätzlich zu Feldeffekttransistoren auch gegenüber dem Substrat elektrisch isolierte Kondensatoren ausgebildet werden können.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß vor der Ausbildung der Gdtebereiche eine Diffusionsxone mit zum Siliciumsubstrat entgegengesetztem Leitungstyp in einer derartigen Lage ausgebildet wird, daß zumindest ein Teil eines einen Galeoxidfilm und eine Gateelektrode umfassenden Gatebereichs über der Diffusionszone liegt, um einen Kondensator aus der Diffusionszone, dem Gateoxidfilm und der Gateelektrode zu bilden, der über die Diffusionszone an zumindest eine der Zonen eines der Feldeffekttransistoren angeschlossen ist.
Vorteilhafterweise läßt sich hierdurch somit ein von dem Siliciumsubstrat unabhängiger bzw. elektrisch isolierter Kondensator im Rahmen eines Selbstausrichtungsverfahrens ausbilden.
In vorteilhafter Ausgestaltung der Erfindung wird als integrierter MOSFET-Schaltkreis ein Inverterkreis mit zwei in Reihe geschalteten Feldeffekttransistoren hergestellt, die über die Diffusionszone miteinander in Verbindung stehen, wobei der Kondensator einen Hilfsspeicherkondensator dieses Inverterkreises bildet.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert.
V) Es zeigt
F i g. 1 ein Schaltbild eines aus MOS-Feldeffekttransistoren bestehenden bekannten Inverterkreises,
Fig. 2 ein Schaltbild eines Ausführungsbeispiels des Inverterkreises gemäß F i g. 1 mit einem zusätzlichen Hilfsspeicherkieis,
F i g. 3 einen Scnnitt durch MOS-Feldeffekttransistoren zur Veranschaulichung ihrer Herstellung mit Hilfe eines bekannten Selbstausrichtungsverfahrens,
Fig. 4 einen Schnitt durch einen MOSFET-Schaltkreis mit einem Kondensator und
F i g. 5 einen Schnitt durch ein weiteres Ausführungsbeispiel eines MOSFF.T-Schaltkreises mit einem Kondensator.
F i g. 1 zeigt ein Ausführiingsbeispiel eines aus
M »Electronics«, 17. Februar 1969, Seite 106, bekannten und unter Verwendung von MOS-FeldeffektlransiMoren aufgebauten Inverterkreises, der ein:n Invcrtertrunsistor I. einen Lasttransistor 2, einen Sncicherkondensa-
tor 3, einen Signaleingang 4, einen Ausgang 5 und einen Gleichstrom-Vorspannungsanschluß 6 aufweist Bei diesem Schaltkreis erfolgt (bei Verwendung eines P-Kanal-MOS-Feldeffekttransistors des Anreicherungstyps) eine Signalinversion, wenn der Invertertransistor 1 durch den Betrag des an dem Eingang 4 anliegenden Signals sperrt. Die Sperrung des Invertertransistors 1 bewirkt sodann, daß der Speicherkondensator 3 durch den Lasttransistor 2 aufgeladen wird, wobei am Ausgang 5 ein Ausgangssignal erzeugt wird. Hierbei fäiii jedoch das auf diese Weise erhaltene AusgangEsignal, d. h-, die Spannung am Speicherkondensator 3, zwangsläufig unter den Wert der an dem Vorspannungsanschluß 6 anliegenden Gleichspannung ab.
Wenn z. B. mit Vdie an dem Vorspannungsanschluß 6 anliegende Gleichspannung, mit Va die Spannung an einem Punkt .4 (Fig. 1) und mit V,/, die Schwellenspannung des Lasttransistors 2 bezeichnet werden, ergibt sich für V.\ folgende Gleichung:
VA=V-Vlh-AVlh,
wobei Δ V1/, die Veränderung von V,/, aufgrund des sog. Bulkeffektes des Lasttransistors 2 ist.
Das heißt, der Betrag des Ausgangssignals fällt um einen Spannungswert ab, der der Summe von V,/, und Δ ^/,entspricht.
Zur Lösung dieses Problems läßt sich ein zusätzlicher Hilfsspeicherkreis gemäß Fig. 2 aus einem Kondensator 7 und einem MOS-Feldeffekttransistor 8 in Betracht ziehen (»MOS/LS1 Design and Application«, 1972, Seite 123), durch den in der nachstehend erläuterten Weise ein Absinken der Ausgangsspannung vermieden werden kann.
Wenn der Betrag des an dem Gate des Invertertransistors 1 anliegenden Eingangssignals derart niedrig ist, daß der Invertertransistor 1 durchgeschaltet ist, wird der Kondensator 7 durch den MOS-Feldeffekttransistor 8 aufgeladen, so daß das Potential am Punkt Ö(F i g. 2) niedriger als die an dem Vorspannungsanschluß 6 anliegende Spannung ist, und zwar um den Wert der Schwellenspannung V1^ des MOS-Feldeffekttransistors 8. Wird die Spannung am Punkt B mit V« bezeichnet, ergibt sich für diese die Gleichung:
wobei mit V die Gleichspannung am Vorspannungsanschluß 6 bezeichnet ist.
Wenn der Betrag des an dem Gate des lnvertertransistors 1 anliegenden Eingangssignals derart ansteigt, daß w der Invertertransistor 1 sperrt und der Kondensator 3 dadurch aufgeladen wird, befindet sich der Lasttransistor 2 im ungesättigten Zustand, während die Spannung am Punkt B mit fortschreitender Aufladung des Kondensators 3 die Spannung am Kondensator 3 um den Wert von V« überschreitet. Während der Aufladung des Kondensators 3 wird die Spannung am Punkt B somit größer als die Spannung am Vorspannungsanschluß 6, wodurch schließlich der Kondensator 3 auf die am Vorspannungsanschluß 6 anliegende Spannung V wi aufgeladen wird.
Auf diese Weise läßt sich das Problem des Ausgangssignalabfalls zwar durch einen solchen I lilfsspeichcrkreis lösen, jedoch weisen Schaltkreise dieser Art den Nachteil auf, daß ihre Herstellung im Rahmen η·ί eines Sclbstuusrichuingsvcrfahrcns aufgrund der Verwendung des Kondensators 7 bisher nicht in Uctracht tre/ot»en werden kann. Das nachstehend näher beschriebene Selbstausrichtungsverfahren wird nämlich üblicherweise nur zur Herstellung von MOS-Feldeffekttransistoren verwendet und ist dazu geeignet, bei Schaltkreisen einen besseren Frequenzgang zu erzielen.
Fig.3 zeigt einen Schnitt durch einen mittels eines solchen Seibstausrichtungsverfahrens hergestellten MOS-Feldeffekttransistor bekannter Art (»MOS/LSI Design and Application«, 1972, Seite 70). Auf einem Siliciumsubstrat 9 befinden sich Gateoxidfilme 10 und 11 sowie Gateelektroden 12 und 13, die z. B. aus Molybdän bestehen. Diffusionsbereiche 14, 15 und 16 werden durch Eindiffusion von Störstoffen in das Siliciumsubstrat gebildet, wobei die Gatebereiche als Masken benutzt werden. Diese Diffusionsbereiche weisen den entgegengesetzten Leitfähigkeitstyp des Siliciumsubstrats 9 auf. Über den Diffusionsbereichen befindet sich eine Siliciumdioxidschicht 17.
Wie Fig.2 zu entnehmen ist, liegen die Anschlüsse des Kondensators 7 des Hiii'sspeicherkreises nicht direkt an Masse. Andererseits ist Fig. 3 zu entnehmen, daß der Kondensator 7 unter Verwendung von mittels des Seibstausrichtungsverfahrens gebildeten Schaltkreiselementen, wie der Gateelektrode, dem Gateoxidfilm und dem Siliciumsubstrat gebildet werden muß, w^s dazu führt, daß zwangsläufig ein Anschluß des Kondensators an Masse liegt, da das Siliciumsubstrat seinerseits -in Masse liegt. Auf diese Weise läßt sich somit der HilfsSpeicher kondensator gemäß F i g. 2 nicht herstellen.
Nachstehend wird unter Bezugnahme auf F i g. 4 näher auf das erfindungsgemäße Verfahren eingegangen, durch das in dem Siliciumsubstrat im Rahmen eines Seibstausrichtungsverfahrens ein von dem Siliciumsubstrat unabhängiger bzw. isolierter Kondensator ausgebildet werden kann.
Obwohl das erfindungsgemäße Verfahren nachstehend in Verbindung mit einem Hüfsspeicherkreis für eine Inverterschaltung beschrieben wird, ist es selbstverständlich überall dort anwendbar, wo in Verbindung mit einem integrierten MOSFET-Schaltkreis ein Kondensator mit nicht an Masse liegenden Anschlüssen hergestellt werden soll.
Fig.4 zeigt im Schnitt ein Ausführungsbeispiel eines MOSFET-Schaltkreises mit einem Kondensator, der unter Verwendung eines Seibstausrichtungsverfahrens hergestellt ist. In der Figur bezeichnet die Bezugszahl 18 eine Diffusionszone, die vor der Ausbildung von Gatebereichen in ein Siliciumsubstrat 9 eindiffundiert wird.
Nach der Bildung der Diffusionszone 18 werden Gateoxidfilme 19, 20 und 21 gebildet, woraufhin Gateelektroden 22, 23 und 24 jeweils auf dem Gateoxidfilm 19, 20 bzw. 21 in der in F i g. 4 dargestellten Weise ausgebildet werden.
Bei der Bildung eines dieser Gatebereiche aus einem Gateoxidfilm und einer Gateelektrode ist es wesentlich, daß zumindest ein Teil eines solchen Gatebereiches über der vorher gebildeten Diffusionszone 13 liegt.
Sodann werden Zonen 25, 26, 27 und 28 gebildet, die die erforderlichen Source- und Drainzonen der MOS-Feldeffekttransistoren ergeben.
Nach Ausführung dieser Verfahrensschritte ist außer mehreren MOS-Feideffekttransist.oren ein Kondensator aus der Diffusionszone 18, dem Gateoxidfilm 20 und der Gatcelcklrode 23 in dem Siliciumsubstrat 9 ausgebildet. Der auf diese Weise erhaltene Kondensator umfaßt keinen Bereich des Siliciumsubstrats als Bestandteil und ist daher vom Siliciumsubstrat unabhän-
gig bzw. isoliert.
Wenn angenommen wird, daß der Gateoxidfilm 19, die Gateelektrode 22 und die Zonen 25 und 26 dem Ladetransistor 2 gemäß F i g. 2 und der Gateoxidfilm 21, die Gateelektrode 24 und die Zonen 27 und 28 dem Invertertransistor 1 gemäß F i g. 2 entsprechen, sind die Drain-Source-St: ecken der beiden MOS-Feldeffekttransistoren über die Diffusionszone 18 in Kaskade geschaltet. Da die Diffusionszone 18 einen Anschluß und die Gateelektrode 23 den anderen Anschluß des Kondensators bildet, können die Gateelektroden 23 und 22 durch eine leitende Schicht 29 miteinander verbunden sein, so daß die Schaltung des Kondensators gemäß dem Hilfsspeicherkreis nach Fig. 2 erhalten wird.
Ferner kann ein Kondensator mit der in Fig. 5 dargestellten Struktur mit Hilfe des erfindungsgemäßen Verfahrens hergestellt werden.
Hierzu werden ein Gateoxidfilm 39 und eine Gateelektrode 30 in der i.i Fig.5 gezeigten Weise auf der Diffusionszone 18 angebracht. Die Bezugszahlen 31 und 32 bezeichnen entspiechend einen Gateoxidfilm bzw. eine Gateclektrode, die einen weiteren Gatebereich bilden.
Unter Verwendung der Gatebereiche als Masken werden sodann Störstoffe eindiffundiert, die Zonen 33, 34 und 35 von Feldeffekttransistoren bilden.
Auf diese Weise wird ein erster MOS-Feldeffekttransistor von dem Gateoxidfilm 39, der Gateelektrode 30
ίο und den Zonen 33 und 34 gebildet, während ein weiterer MOS-Feldeffekttransistor von dem Gateoxidfilm 31, der Gateelektrode 32 und den Zonen 34 und 35 gebildet wird. Hierbei wird der Kondensator von der Diffusionszone 18, dem Gateoxidfilm 39 und der Gateelektrode 30 gebildet.
Bei dieser Anordnung ist die die Drain- bzw. Source-Zone der beiden MOS-Feldeffekttransistoren bildende Zone 34 mit der Gateelektrode 30 eines der MOS-Feldeffekttransistoren verbunden, ohne daß es eines speziellen Verbindungsmittels bedarf.
Hierzu 2 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen unter Verwendung eines Selbstausrichtungsverfahrens, bei dem Gatebereich mit Gateoxidfilmen und Gateelektroden auf einem Siliciumsubstrat eines Leitungstyps ausgebildet werden und sodann ein Störstoff in das Siliciumsubstrat unter Verwendung der Gatebereiche als Masken zur Bildung von Source- und Drainzonen von Feldeffekttransistoren eindiffundiert wird, d a durch gekennzeichnet, daß vor der Ausbildung der Gatebereiche (19 bis 24) eine Diffusionszone (18) mit zum Siliciumsubstrat (9) entgegengesetztem Leitungstyp in einer derartigen Lage ausgebildet wird, daß zumindest ein Teil eines einen Gateoxidnlm (20; 39) und eine Gateelektrode (23; 30) umfassendeji Gatebreiches (20, 23; 30, 39) über der Diffusionszone (18) liegt, um einen Kondensator aus der Diffusionszone, dem Gateoxidfilm und der Gateelektrode zu bilden, der über die Diffusionszone an zumindest eine der Zonen (26, 27; 34) eines der Feldeffekttransistoren angeschlossen ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als integrierter MOSFET-Schaltkreis ein Inverterkreis mit zwei in Reihe geschalteten Feldeffekttransistoren hergestellt wird, die über die Diffusionszone (18) miteinander in Verbindung stehen, und daß der Kondensator einen Hilfsspeicherkondensator dieses Inverterkreises bildet.
DE2312414A 1972-03-10 1973-03-13 Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen Expired DE2312414C2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP47024912A JPS5128515B2 (de) 1972-03-10 1972-03-10
JP47026255A JPS4894376A (de) 1972-03-14 1972-03-14
JP47026256A JPS5232557B2 (de) 1972-03-14 1972-03-14
JP47027785A JPS5143950B2 (de) 1972-03-17 1972-03-17

Publications (2)

Publication Number Publication Date
DE2312414A1 DE2312414A1 (de) 1973-09-27
DE2312414C2 true DE2312414C2 (de) 1981-11-12

Family

ID=27458216

Family Applications (4)

Application Number Title Priority Date Filing Date
DE2311913A Pending DE2311913A1 (de) 1972-03-10 1973-03-09 Verfahren zur herstellung von matrixkreisen mit parallelgattern
DE19732311915 Ceased DE2311915B2 (de) 1972-03-10 1973-03-09 Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE19732312413 Ceased DE2312413B2 (de) 1972-03-10 1973-03-13 Verfahren zur herstellung eines matrixschaltkreises
DE2312414A Expired DE2312414C2 (de) 1972-03-10 1973-03-13 Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen

Family Applications Before (3)

Application Number Title Priority Date Filing Date
DE2311913A Pending DE2311913A1 (de) 1972-03-10 1973-03-09 Verfahren zur herstellung von matrixkreisen mit parallelgattern
DE19732311915 Ceased DE2311915B2 (de) 1972-03-10 1973-03-09 Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE19732312413 Ceased DE2312413B2 (de) 1972-03-10 1973-03-13 Verfahren zur herstellung eines matrixschaltkreises

Country Status (5)

Country Link
US (3) US3865650A (de)
CA (2) CA1009379A (de)
DE (4) DE2311913A1 (de)
FR (4) FR2175819B1 (de)
GB (4) GB1357515A (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145701A (en) * 1974-09-11 1979-03-20 Hitachi, Ltd. Semiconductor device
JPS5713079B2 (de) * 1975-02-10 1982-03-15
US4028694A (en) * 1975-06-10 1977-06-07 International Business Machines Corporation A/D and D/A converter using C-2C ladder network
JPS5851427B2 (ja) * 1975-09-04 1983-11-16 株式会社日立製作所 絶縁ゲ−ト型リ−ド・オンリ−・メモリの製造方法
US4183093A (en) * 1975-09-04 1980-01-08 Hitachi, Ltd. Semiconductor integrated circuit device composed of insulated gate field-effect transistor
US4059826A (en) * 1975-12-29 1977-11-22 Texas Instruments Incorporated Semiconductor memory array with field effect transistors programmable by alteration of threshold voltage
US4240092A (en) * 1976-09-13 1980-12-16 Texas Instruments Incorporated Random access memory cell with different capacitor and transistor oxide thickness
JPS598065B2 (ja) * 1976-01-30 1984-02-22 松下電子工業株式会社 Ｍｏｓ集積回路の製造方法
JPS5333076A (en) * 1976-09-09 1978-03-28 Toshiba Corp Production of mos type integrated circuit
US5434438A (en) * 1976-09-13 1995-07-18 Texas Instruments Inc. Random access memory cell with a capacitor
US5168075A (en) * 1976-09-13 1992-12-01 Texas Instruments Incorporated Random access memory cell with implanted capacitor region
US4142176A (en) * 1976-09-27 1979-02-27 Mostek Corporation Series read only memory structure
NL185376C (nl) * 1976-10-25 1990-03-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4600933A (en) * 1976-12-14 1986-07-15 Standard Microsystems Corporation Semiconductor integrated circuit structure with selectively modified insulation layer
US4081896A (en) * 1977-04-11 1978-04-04 Rca Corporation Method of making a substrate contact for an integrated circuit
DE2726014A1 (de) * 1977-06-08 1978-12-21 Siemens Ag Dynamisches speicherelement
US4171229A (en) * 1977-06-24 1979-10-16 International Business Machines Corporation Improved process to form bucket brigade device
US4142199A (en) * 1977-06-24 1979-02-27 International Business Machines Corporation Bucket brigade device and process
US4195354A (en) * 1977-08-16 1980-03-25 Dubinin Viktor P Semiconductor matrix for integrated read-only storage
US4317275A (en) * 1977-10-11 1982-03-02 Mostek Corporation Method for making a depletion controlled switch
US4230504B1 (en) * 1978-04-27 1997-03-04 Texas Instruments Inc Method of making implant programmable N-channel rom
US4290184A (en) * 1978-03-20 1981-09-22 Texas Instruments Incorporated Method of making post-metal programmable MOS read only memory
US4591891A (en) * 1978-06-05 1986-05-27 Texas Instruments Incorporated Post-metal electron beam programmable MOS read only memory
US4268950A (en) * 1978-06-05 1981-05-26 Texas Instruments Incorporated Post-metal ion implant programmable MOS read only memory
US4208727A (en) * 1978-06-15 1980-06-17 Texas Instruments Incorporated Semiconductor read only memory using MOS diodes
US4342100A (en) * 1979-01-08 1982-07-27 Texas Instruments Incorporated Implant programmable metal gate MOS read only memory
CH631048B (fr) * 1979-07-13 Ebauches Electroniques Sa Convertisseur de tension alternative en tension continue.
US4280271A (en) * 1979-10-11 1981-07-28 Texas Instruments Incorporated Three level interconnect process for manufacture of integrated circuit devices
US4319396A (en) * 1979-12-28 1982-03-16 Bell Telephone Laboratories, Incorporated Method for fabricating IGFET integrated circuits
US4423432A (en) * 1980-01-28 1983-12-27 Rca Corporation Apparatus for decoding multiple input lines
US4608751A (en) * 1980-04-07 1986-09-02 Texas Instruments Incorporated Method of making dynamic memory array
US4476478A (en) * 1980-04-24 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor read only memory and method of making the same
US4410904A (en) * 1980-10-20 1983-10-18 American Microsystems, Inc. Notched cell ROM
JPS57109190A (en) * 1980-12-26 1982-07-07 Fujitsu Ltd Semiconductor storage device and its manufacture
GB2102623B (en) * 1981-06-30 1985-04-11 Tokyo Shibaura Electric Co Method of manufacturing a semiconductors memory device
US4387503A (en) * 1981-08-13 1983-06-14 Mostek Corporation Method for programming circuit elements in integrated circuits
JPS58188155A (ja) * 1982-04-27 1983-11-02 Seiko Epson Corp ２層構造ｒｏｍ集積回路
JPS60179998A (ja) * 1984-02-28 1985-09-13 Fujitsu Ltd 電圧検出回路
IT1227821B (it) * 1988-12-29 1991-05-07 Sgs Thomson Microelectronics Struttura di catena di contatti per il controllo della difettosita' di circuiti di memorie eprom
WO2004061812A1 (ja) 2002-12-27 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. 半導体装置およびそれを用いた表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3408543A (en) * 1964-06-01 1968-10-29 Hitachi Ltd Combination capacitor and fieldeffect transistor
US3443176A (en) * 1966-03-31 1969-05-06 Ibm Low resistivity semiconductor underpass connector and fabrication method therefor
US3541543A (en) * 1966-07-25 1970-11-17 Texas Instruments Inc Binary decoder
US3519504A (en) * 1967-01-13 1970-07-07 Ibm Method for etching silicon nitride films with sharp edge definition
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
FR2014382B1 (de) * 1968-06-28 1974-03-15 Motorola Inc
DE1811136A1 (de) * 1968-11-27 1970-11-05 Telefunken Patent Verfahren zum Herstellen eines Planartransistors
US3591836A (en) * 1969-03-04 1971-07-06 North American Rockwell Field effect conditionally switched capacitor
US3604107A (en) * 1969-04-17 1971-09-14 Collins Radio Co Doped oxide field effect transistors
NL161924C (nl) * 1969-07-03 1980-03-17 Philips Nv Veldeffecttransistor met ten minste twee geisoleerde stuurelektroden.
US3739238A (en) * 1969-09-24 1973-06-12 Tokyo Shibaura Electric Co Semiconductor device with a field effect transistor
US3608189A (en) * 1970-01-07 1971-09-28 Gen Electric Method of making complementary field-effect transistors by single step diffusion
DE2007627B2 (de) * 1970-02-19 1973-03-22 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer integrierten halbleiterschaltung
NL165869C (nl) * 1970-09-25 1981-05-15 Philips Nv Analoog schuifregister.
DE2051503A1 (de) 1970-10-20 1972-05-04 Siemens Ag Halbleiterbauelement, insbesondere als Widerstand für Halbleiterspeicher
US3740732A (en) * 1971-08-12 1973-06-19 Texas Instruments Inc Dynamic data storage cell
US3747200A (en) * 1972-03-31 1973-07-24 Motorola Inc Integrated circuit fabrication method

Also Published As

Publication number Publication date
DE2312413A1 (de) 1973-09-27
DE2311915B2 (de) 1976-10-21
FR2175961B1 (de) 1977-08-12
FR2175819A1 (de) 1973-10-26
US3865651A (en) 1975-02-11
GB1357515A (en) 1974-06-26
CA978661A (en) 1975-11-25
FR2176825A1 (de) 1973-11-02
GB1430301A (en) 1976-03-31
US3865650A (en) 1975-02-11
DE2312414A1 (de) 1973-09-27
GB1357516A (en) 1974-06-26
FR2175961A1 (de) 1973-10-26
GB1375355A (de) 1974-11-27
US3874955A (en) 1975-04-01
FR2176825B1 (de) 1976-09-10
FR2175819B1 (de) 1977-08-19
DE2311913A1 (de) 1973-09-20
DE2312413B2 (de) 1976-03-18
CA1009379A (en) 1977-04-26
FR2175960B1 (de) 1977-08-12
DE2311915A1 (de) 1973-09-13
FR2175960A1 (de) 1973-10-26

Similar Documents

Publication Publication Date Title
DE2312414C2 (de) Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen
DE2537564C2 (de) Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE4034371C1 (de)
DE1027800B (de) Verfahren zur Herstellung eines Transistors mit einem Halbleiterkoerper aus zwei Schichten
DE3125470C2 (de)
DE2902368A1 (de) Komplementaer-mos-inverter
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2028146A1 (de) Transistoren und Verfahren zu deren Herstellung
DE2855303A1 (de) Linearer verstaerker
DE2014649A1 (de) Elektronisches Zuordnernetzwerk
DE2047672A1 (de) Hochfrequenz Feldeffekttransistor
DE3016271C2 (de)
DE1464395C3 (de) Feldeffekt-Transistor
DE2940954A1 (de) Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren
DE2851954A1 (de) Logisches schaltungsglied mit mos- transistoren
DE1514017A1 (de) Halbleiteranordnung
DE2629468A1 (de) Temperaturkompensierter oszillator
DE3226673A1 (de) Kapazitaetsvariationsvorrichtung
DE1762435B2 (de) Hochverstaerkende integrierte verstarkerschaltung mit einem mos feldeffekttransistor
DE3139169A1 (de) Verfahren zur herstellung von feldeffekttransistoren mit isolierter gate-elektrode
DE2212196A1 (de) Kondensator für monolithische Halbleiterschaltungen
DE3024296A1 (de) Doppelgatter-metalloxid-feldeffekt- halbleiterelement
DE2451364A1 (de) Digitalsteuerbarer kondensator
DE3444741A1 (de) Schutzschaltungsanordnung fuer eine halbleitervorrichtung

Legal Events

Date Code Title Description
D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation