DE2312414A1 - Verfahren zur herstellung von integrierten mos-schaltkreisen - Google Patents

Verfahren zur herstellung von integrierten mos-schaltkreisen

Info

Publication number
DE2312414A1
DE2312414A1 DE2312414A DE2312414A DE2312414A1 DE 2312414 A1 DE2312414 A1 DE 2312414A1 DE 2312414 A DE2312414 A DE 2312414A DE 2312414 A DE2312414 A DE 2312414A DE 2312414 A1 DE2312414 A1 DE 2312414A1
Authority
DE
Germany
Prior art keywords
gate
capacitor
diffusion
area
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2312414A
Other languages
English (en)
Other versions
DE2312414C2 (de
Inventor
Shigeru Arita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP47024912A external-priority patent/JPS5128515B2/ja
Priority claimed from JP47026255A external-priority patent/JPS4894376A/ja
Priority claimed from JP47026256A external-priority patent/JPS5232557B2/ja
Priority claimed from JP47027785A external-priority patent/JPS5143950B2/ja
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2312414A1 publication Critical patent/DE2312414A1/de
Application granted granted Critical
Publication of DE2312414C2 publication Critical patent/DE2312414C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Description

PATcNTANW ALTSBÜRO TlEDTKE - BüHLING - KlNNE
TEL. (0811) 53MS3-M TELEXi 524145 tipat CABLE ADDRESS: Garmaniapatant München
8000 München 2 Bavarfartng4 13. März 1973 Postfach 202403
Matsushita Electronics Corporation Osaka (Japan)
Verfahren zur Herstellung von integrierten MOS-Schaltkreisen
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines integrierten MOS-Schaltkreises, das sich dazu eignet, in diesem Schaltkreis einen Kondensator für einen Hilfsspeicherkreis, der in einem integrierten MOS-Schaltkreis mit einem Inverterkreis o. dgl. benutzt werden kann, anzubringen.
Fig. 1 der beigefügten Abbildungen zeigt eine Ausführungsform eines bekannten Inverterkreises dieses Typs. Dieser besteht aus einem Invertertransistor 1, einem Ladetransistor 2, einem Speicherkondensator 3, einem Signaleingangspol 4, einem Ausgangspol 5 und einem Gleichstromvorspannungszuleitungspol 6.
Ein Inverterkreis, der mit MOS-Feldeffekttransistoren gebildet wird, enthält bekanntermaßen einen Invertertransistor und einen Ladetransistor.
In diesem Schaltkreis wird die Invertierung vorgenommen, wenn die Höhe des an den Eingangspol 4 angelegten Signals so groß wird, daß der Invertertransistor 1 gesperrt wird (im Falle des Betriebes des MOS-Feldeffekttransistors mit p-Kanal-Verstärkung ). Die Sperrung dieses Transistors bewirkt, daß der Kondensator 3 durch den Ladetransistor 2 aufgeladen wird, wobei am Ausgangspol 5 ein Ausgangssignal erzeugt wird.
309839/1117 '":■
23124U
In diesem Falle fällt jedoch der Wert des Ausgangssignals, d.h. die Spannung am Kondensator 3» die auf diese Weise erhalten wird, zwangsläufig unter den Wert der Gleichspannung, die an den Vorspannungszuleitungspol 6 angelegt wurde..
Wenn V" beispielsweise die Gleichspannung, die an dem Pol 6 anliegt, V. die Spannung an einem Punkt A (Fig=, 1) und V.,
die Einsatzspannung des Ladetransistors 2 ist, ergibt sich für Y. folgende Gleichung:
^A = V - V
th - ,
(F) (F)
wobei ÜV,, .die Veränderung von V. ν infolge des Bulkeffektes
des Ladetransistors 2 ist.
Mit anderen Worten ausgedrückt fällt die Höhe des Ausgangssignals um einen Spannungswert, der der Summe von V,, und Δν.·, entspricht.
Um dieses Problem der nicht zufrieden-stellenden Ausgangsspannung zu lösen, wurde die zusätzliche Verwendung eines HiIfsspeicherkreises, wie in Fig.- 2 der beigefügten Abbildungen dargestellt, vorgeschlagen. Dieser Hilfsspeicherkreis besteht aus einem Kondensator ? und einem MOS-Feldeffekttransistor Die zusätzliche Verwendung dieses Kreises vermeidet in der nachfolgend dargestellten Weise ein Absinken der Ausgangsspannung.
Wenn nämlich die Höhe des Eingangssignals, das an das Gatter des Invertertransiotors 1 angelegt wird, so niedrig ist, daß der Invertertransistor 1 eingeschaltet ist, wird der Kondensator 7.durch den MOS-Feldeffekttransistor 8 aufgeladen und xst
daher das Potential an einem Punkt B (Fig. 2) niedriger als die Spannung, die am Pol 6 anliegt, und zwar um den Wert der
309839/1 1 17
Einsatzspannung V!, des MOS-Feldeffekttransistors 8.
Bezeichnet man die Spannung am Punkt B mit V„, dann ergibt sich für diese.die Gleichung
γΒ = V * Vth '
wobei V die Gleichspannung am Pol 6 ist.
Wenn die Höhe des an das Gatter des Invertertransistors 1 angelegten Eingangssignals so groß wird, daß der Transistor 1 gesperrt und der Kondensator 3 daher aufgeladen wird, befindet sich der Ladetransistor 2 in einem ungesättigten Zustand, wahrend ferner die Spannung am Punkt B um den Wert von Vg größer als die Spannung am Kondensator 3 wird, wie das Aufladen des Kondensators 3 fortschreitet. Während des fortschreitenden Aufladens des Kondensators 3 wird die Spannung am Punkt B höher als die Spannung am Pol 6, wodurch schließlich der Kondensator 3 auf die Spannung V am Pol 6 aufgeladen wird.
Auf diese Weise wurde das Problem des verringerten Ausgangswertes durch den Einbau eines Hilfsspeicherkreises gelöst.
Jedoch weist diese Art von Schaltkreisen'einen Nachteil bei ihrer Herstellung in Form von integrierten Kreisen auf, insbesondere ist es praktisch unmöglich, den Kondensator 7 für den Hilfsspeicherkreis herzustellen, wenn die Selbsteinstellmethode verwendet wird.
Die Selbsteinstellmethode wird üblicherweise zur Herstellung von MOS-Feldeffekttransistoren benutzt und eignet sich dazu, bei Schaltkreisen einen verbesserten Frequenzgang zu liefern. Sie wird im folgenden anhand von Fig. 3 der beigefügten Abbildungen erläutert.
Fig. 3 zeigt einen Schnitt durch einen MOS-Feldeffekttransistor, der mit der Selbsteinstellmethode hergestellt wurde. Auf einer
309839/1 1 17
23124T4
Siliziuraplatte 9 befinden sich Gatteroxidfilme 1o und 11 und Gatterelektroden 12 und 13 z.B. aus Molybdän. Diffusionsbereiche 14»15 und 16 sind durch Eindiffundieren von Verunreinigungen in die Siliziumplatte hergestellt, wobei die Gatterbereiche als Masken benutzt worden sind. Diese Diffusionsbereiche weisen einen Leitfähigkeitstyp auf, der zu demjenigen der Siliziumplatte entgegengesetzt ist. Über den Diffusionsbereichen befindet sich eine Siliziumdioxidschicht 17-
Wie aus Fig. 2 ersichtlich, sind die Anschlüsse des Kondensators 7 des Hilfsspeicherkreises nicht direkt geerdet. Wie andererseits aus Fig. 3 ersichtlich, müssen mit den Schaltkreiselementen, die durch die Selbsteinstellmethode gebildet werden, die Gatterelektrode, der Gatteroxidfilm und die Siliziumplatte dazu benutzt werden, diesen Kondensator herzustellen. Bei der tatsächlichen Benutzung des- so erhaltenen Kondensators ist notwendigerweise ein Anschluß des Kondensators geerdet, da die Siliziumplatte geerdet ist.
Es ist daher nicht möglich, einen Hilfsspeicherkondensator gemäß Fig. 2 herzustellen. · ;
Aufgabe der vorliegenden Erfindung ist es daher, diesen Nachteil zu beseitigen und ein verbessertes Verfahren vorzuschlagen, mit dem integrierte MOS-Schaltkreise hergestellt, werden können:, wobei ein vorbereitender Diffusionsbereich mit einem Leitfähigkeitstyp, der zu demjenigen der Siliziumplatte entgegengesetzt ist, vor der Bildung der Gatterbereiche zu erzeugen, wobei ein Hilfsspeicherkondensator durch den vorbereitenden Diffusionsbereich und den damit verbundenen Gatterbereich gebildet wird, wenn ein MOS-Feldeffekttransistor nach 'der üblichen Selbsteinstellmethode gebildet wird.
Gemäß dem erfindungsgemäßen Verfahren wird ein Kondensator in der Siliziumplatte unabhängig von dieser im Rahmen der Selbsteinstellmethode gebildet.
309839/1117
23124U
Andere Aufgaben und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden detaillierten Beschreibung im Zusammenhang mit den Abbildungen.
Fig. 1 zeigt ein Schaltbild eines mit MOS-Feldeffekttransistoren aufgebauten bekannten Inverterkreises.
Fig. 2 ist ein Schaltbild einer modifizierten Form des Inverterkreises von Fig. 1 mit einem Hilfsspeicherkreis.
Fig. 3 zeigt einen Schnitt durch MOS-FeIdeffekttransistoren zur Erläuterung.ihrer Herstellung mit der bekannten Selbsteinstellmethode.
Fig. 4 ist ein Schnitt durch einen erfindungsgemäß hergestellten Kondensator.
Fig. 5 ist ein Schnitt durch eine weitere, nach der Erfindung hergestellte Ausführungsform eines Kondensators.
Während die vorliegende Erfindung nun im Zusammenhang mit einem Hilfsspeicherkreis in einem Inverterkreis beschrieben wird,kann sie auch überall dort verwendet werden, wo ein Kondensator in einem integrierten MOS-Kreis hergestellt werden soll, dessen Anschlüsse nicht geerdet sein sollen.
Fig. if zeigt im Schnitt eine Ausführungsform eines Kondensators, der gemäß der vorliegenden Erfindung hergestellt wurde. Hier wurde zunächst der vorbereitende Diffusionsbereich 18 in einer Siliziumplatte 9 erzeugt.
Gatteroxidfilme 19, 2o und 21 werden gebildet, wonach Gatterelektroden 22, 23 und 2.1+ auf den Gatteroxid filmen 19, 2o und 21 erzeugt werden.
Bei der Bildung dieser Gatterbereiche ist es wichtig, daß wenigstens ein Teil der Gatterbereiche auf dem vorher gebildeten
30 98 39/1117
■23124H
Diffusionsbereich 18 plaziert wird.
Danach werden Diffusionsbereiche 25, 26, 27 und 28 gebildet, die die notwendigen Quell- und Abzugselektrodenbereiche liefern.
Wenn diese Verfahrensschritte beendet sind, ist ein Kondensator, der aus dem Diffusionsbereich 18 gebildet wird, der Gatteroxidfilm 2o und die Gatterelektrode 23 in1der Siliziumplatte 9 zusätzlich zu einer Vielzahl von MOS-Feldeffekttransistoren gebildet worden. Der so gebildete Kondensator schließt, wie ohne weiteres ersichtlich,keinen Teil der Siliziumplatte als bildendes Element ein und ist daher unabhängig von der Siliziumplatte. .
Wenn angenommen wird, daß der Gatteroxidfilm 19, die Gatterelektrode 22 und die Diffusionsbereiche 25 und 26 dem Ladetransistor von Fig. 2 und der Gatteroxidfilm 21, die Gatterelektrode 2/f und die Diffusionsbereiche 27 und 28 dem Invertertransistor von Fig. 2 entsprechen, sind die Abzugs-Quell-Kreise der beiden-Transistoren über den Diffusionsbereich 18 in Kaskade verbunden. Da der Diffusionsbereich 18 einen Anschluß und die Gatterelektrode den anderen Anschluß des Kondensators bildet, werden die Gatterelektrode 23 und die Gatterelektrode 22 durch eine leitende Schicht 29 verbunden, so daß sich dieselbe Schaltung des Kondensators in dem Hilfsspeicherkreis, wie in Fig. 2 gezeigt, ergibt.
Ferner kann ein Kondensator mit der in Fig. 5 gezeigten Struktur mit dem erfindungsgemäßen Verfahren hergestellt werden.
Hierzu werden ein Gatteroxidfilm 39 und eine Gatterelektrode 3o in der in Fig. 5 gezeigten Weise auf dem Diffusionsbereich 18 angebracht. Die Bezugsziffern 31 und 32 bezeichnen entsprechend einen Gatteroxidfilm und eine Gätterelektrode, die einen anderen Gatterbereich bilden.
309839/1117
Unter Ausnutzung der Gatterbereicne als Masken werden Verunreinigungen eindiffundiert, die Diffusionsbereiche 33» 3k und 35 bilden.
Auf diese Weise wird ein MOS-Feldeffekttransistor durch den Gatteroxidfilm 39, die Gatterelektrode 3o und die Diffusionsbereiche 33 und 3k und ein weiterer MOS-Feldeffekttransistor durch den Gatteroxidfilm 31, die Gatterelektrode 32 und die Diffusionsbereiche 3k und 35 gebildet.
Ferner ist durch den Diffusionsbereich 18, den Gatteroxidfilm 39 und die Gatterelektrode 3o ein Kondensator entstanden.
Hierbei ist der Diffusionsbereich 3k, der die Abzugs- und Quellelektrodenbereiche der beiden MOS-Feldefffekttransistoren bildet, mit der Gatterelektrode 3o eines der MOS-Feldeffekttransistoren verbunden, ohne daß es eines speziellen Verbindungsmittels bedarf.
309839/ 1117

Claims (2)

  1. Patentansprüche
    Verfahren zur Herstellung von integrierten MOS-Schaltkreisen, dadurch gekennzeichnet, daß an einer ausgewählten Stelle einer Siliziumplatte mit einem bestimmten Leitfähigkeitstyp ein vorbereitender Diffusionsbereich von
    und
    einem anderen Leitfähigkeitstyp wenigstens ein Gatterbereich aus einem Gatteroxidfilm und einer Gatterelektrode auf der Siliziumplatte gebildet werden, so daß wenigstens ein Teil dieses mit dem vorbereitenden Diffusionsbereich verbundenen Gatterbereichs sich auf diesem vorbereitenden Diffusionsbereich befindet, und daß eine Vielzahl von Diffusionsbereichen gebildet wird, so daß an den Seiten jedes Gatterbereichs Abzugsr und Quellelektrodenbereiche erzeugt werden, wobei jeder der Gatterbereiche zusammen mit diesen Abzugs- und Quellbereichen an dessen Seiten einen MOS-Feldeffekttransistor bildet, während der vorbereitende Diffusionsbereich mit dem darUberbefindlichen Gatterbereich einen Kondensator darstellt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der integrierte MOS-Schaltkreis ein Inverterkreis und der Kondensator ein Hilfsspeicherkondensator dieses Inverterkreises ist.
    309839/1 117
    Lee rse i te
DE2312414A 1972-03-10 1973-03-13 Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen Expired DE2312414C2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP47024912A JPS5128515B2 (de) 1972-03-10 1972-03-10
JP47026255A JPS4894376A (de) 1972-03-14 1972-03-14
JP47026256A JPS5232557B2 (de) 1972-03-14 1972-03-14
JP47027785A JPS5143950B2 (de) 1972-03-17 1972-03-17

Publications (2)

Publication Number Publication Date
DE2312414A1 true DE2312414A1 (de) 1973-09-27
DE2312414C2 DE2312414C2 (de) 1981-11-12

Family

ID=27458216

Family Applications (4)

Application Number Title Priority Date Filing Date
DE19732311915 Ceased DE2311915B2 (de) 1972-03-10 1973-03-09 Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE2311913A Pending DE2311913A1 (de) 1972-03-10 1973-03-09 Verfahren zur herstellung von matrixkreisen mit parallelgattern
DE19732312413 Ceased DE2312413B2 (de) 1972-03-10 1973-03-13 Verfahren zur herstellung eines matrixschaltkreises
DE2312414A Expired DE2312414C2 (de) 1972-03-10 1973-03-13 Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen

Family Applications Before (3)

Application Number Title Priority Date Filing Date
DE19732311915 Ceased DE2311915B2 (de) 1972-03-10 1973-03-09 Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE2311913A Pending DE2311913A1 (de) 1972-03-10 1973-03-09 Verfahren zur herstellung von matrixkreisen mit parallelgattern
DE19732312413 Ceased DE2312413B2 (de) 1972-03-10 1973-03-13 Verfahren zur herstellung eines matrixschaltkreises

Country Status (5)

Country Link
US (3) US3865650A (de)
CA (2) CA1009379A (de)
DE (4) DE2311915B2 (de)
FR (4) FR2175819B1 (de)
GB (4) GB1357515A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2835087A1 (de) * 1977-08-16 1979-03-01 Kruschanov Halbleitermatrix eines integrierten konstantspeichers

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145701A (en) * 1974-09-11 1979-03-20 Hitachi, Ltd. Semiconductor device
JPS5713079B2 (de) * 1975-02-10 1982-03-15
US4028694A (en) * 1975-06-10 1977-06-07 International Business Machines Corporation A/D and D/A converter using C-2C ladder network
US4183093A (en) * 1975-09-04 1980-01-08 Hitachi, Ltd. Semiconductor integrated circuit device composed of insulated gate field-effect transistor
JPS5851427B2 (ja) * 1975-09-04 1983-11-16 株式会社日立製作所 絶縁ゲ−ト型リ−ド・オンリ−・メモリの製造方法
US4059826A (en) * 1975-12-29 1977-11-22 Texas Instruments Incorporated Semiconductor memory array with field effect transistors programmable by alteration of threshold voltage
US4240092A (en) * 1976-09-13 1980-12-16 Texas Instruments Incorporated Random access memory cell with different capacitor and transistor oxide thickness
JPS598065B2 (ja) * 1976-01-30 1984-02-22 松下電子工業株式会社 Ｍｏｓ集積回路の製造方法
JPS5333076A (en) * 1976-09-09 1978-03-28 Toshiba Corp Production of mos type integrated circuit
US5434438A (en) * 1976-09-13 1995-07-18 Texas Instruments Inc. Random access memory cell with a capacitor
US5168075A (en) * 1976-09-13 1992-12-01 Texas Instruments Incorporated Random access memory cell with implanted capacitor region
US4142176A (en) * 1976-09-27 1979-02-27 Mostek Corporation Series read only memory structure
NL185376C (nl) * 1976-10-25 1990-03-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4600933A (en) * 1976-12-14 1986-07-15 Standard Microsystems Corporation Semiconductor integrated circuit structure with selectively modified insulation layer
US4081896A (en) * 1977-04-11 1978-04-04 Rca Corporation Method of making a substrate contact for an integrated circuit
DE2726014A1 (de) * 1977-06-08 1978-12-21 Siemens Ag Dynamisches speicherelement
US4171229A (en) * 1977-06-24 1979-10-16 International Business Machines Corporation Improved process to form bucket brigade device
US4142199A (en) * 1977-06-24 1979-02-27 International Business Machines Corporation Bucket brigade device and process
US4317275A (en) * 1977-10-11 1982-03-02 Mostek Corporation Method for making a depletion controlled switch
US4290184A (en) * 1978-03-20 1981-09-22 Texas Instruments Incorporated Method of making post-metal programmable MOS read only memory
US4230504B1 (en) * 1978-04-27 1997-03-04 Texas Instruments Inc Method of making implant programmable N-channel rom
US4591891A (en) * 1978-06-05 1986-05-27 Texas Instruments Incorporated Post-metal electron beam programmable MOS read only memory
US4268950A (en) * 1978-06-05 1981-05-26 Texas Instruments Incorporated Post-metal ion implant programmable MOS read only memory
US4208727A (en) * 1978-06-15 1980-06-17 Texas Instruments Incorporated Semiconductor read only memory using MOS diodes
US4342100A (en) * 1979-01-08 1982-07-27 Texas Instruments Incorporated Implant programmable metal gate MOS read only memory
CH631048B (fr) * 1979-07-13 Ebauches Electroniques Sa Convertisseur de tension alternative en tension continue.
US4280271A (en) * 1979-10-11 1981-07-28 Texas Instruments Incorporated Three level interconnect process for manufacture of integrated circuit devices
US4319396A (en) * 1979-12-28 1982-03-16 Bell Telephone Laboratories, Incorporated Method for fabricating IGFET integrated circuits
US4423432A (en) * 1980-01-28 1983-12-27 Rca Corporation Apparatus for decoding multiple input lines
US4608751A (en) * 1980-04-07 1986-09-02 Texas Instruments Incorporated Method of making dynamic memory array
US4476478A (en) * 1980-04-24 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor read only memory and method of making the same
US4410904A (en) * 1980-10-20 1983-10-18 American Microsystems, Inc. Notched cell ROM
JPS57109190A (en) * 1980-12-26 1982-07-07 Fujitsu Ltd Semiconductor storage device and its manufacture
GB2102623B (en) * 1981-06-30 1985-04-11 Tokyo Shibaura Electric Co Method of manufacturing a semiconductors memory device
US4387503A (en) * 1981-08-13 1983-06-14 Mostek Corporation Method for programming circuit elements in integrated circuits
JPS58188155A (ja) * 1982-04-27 1983-11-02 Seiko Epson Corp ２層構造ｒｏｍ集積回路
JPS60179998A (ja) * 1984-02-28 1985-09-13 Fujitsu Ltd 電圧検出回路
IT1227821B (it) * 1988-12-29 1991-05-07 Sgs Thomson Microelectronics Struttura di catena di contatti per il controllo della difettosita' di circuiti di memorie eprom
JP4364803B2 (ja) * 2002-12-27 2009-11-18 株式会社半導体エネルギー研究所 半導体装置およびそれを用いた表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
DE1514421B2 (de) * 1964-03-26 1971-02-18 Societe Suisse Pour LIndustrie Hör logere S A , Genf (Schweiz) Integrierter elektronischer stromkreis
DE2007627A1 (de) * 1970-02-19 1971-09-02 Licentia Gmbh Verfahren zum Herstellen einer inte gnerten Festkörperschaltung
GB1254899A (en) * 1969-03-04 1971-11-24 North American Rockwell Semiconductor circuit with capacitor selectively switchable in series with an input electrode
DE2051503A1 (de) 1970-10-20 1972-05-04 Siemens Ag Halbleiterbauelement, insbesondere als Widerstand für Halbleiterspeicher

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3408543A (en) * 1964-06-01 1968-10-29 Hitachi Ltd Combination capacitor and fieldeffect transistor
US3443176A (en) * 1966-03-31 1969-05-06 Ibm Low resistivity semiconductor underpass connector and fabrication method therefor
US3541543A (en) * 1966-07-25 1970-11-17 Texas Instruments Inc Binary decoder
US3519504A (en) * 1967-01-13 1970-07-07 Ibm Method for etching silicon nitride films with sharp edge definition
FR2014382B1 (de) * 1968-06-28 1974-03-15 Motorola Inc
DE1811136A1 (de) * 1968-11-27 1970-11-05 Telefunken Patent Verfahren zum Herstellen eines Planartransistors
US3604107A (en) * 1969-04-17 1971-09-14 Collins Radio Co Doped oxide field effect transistors
NL161924C (nl) * 1969-07-03 1980-03-17 Philips Nv Veldeffecttransistor met ten minste twee geisoleerde stuurelektroden.
US3739238A (en) * 1969-09-24 1973-06-12 Tokyo Shibaura Electric Co Semiconductor device with a field effect transistor
US3608189A (en) * 1970-01-07 1971-09-28 Gen Electric Method of making complementary field-effect transistors by single step diffusion
NL165869C (nl) * 1970-09-25 1981-05-15 Philips Nv Analoog schuifregister.
US3740732A (en) * 1971-08-12 1973-06-19 Texas Instruments Inc Dynamic data storage cell
US3747200A (en) * 1972-03-31 1973-07-24 Motorola Inc Integrated circuit fabrication method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514421B2 (de) * 1964-03-26 1971-02-18 Societe Suisse Pour LIndustrie Hör logere S A , Genf (Schweiz) Integrierter elektronischer stromkreis
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
GB1254899A (en) * 1969-03-04 1971-11-24 North American Rockwell Semiconductor circuit with capacitor selectively switchable in series with an input electrode
DE2007627A1 (de) * 1970-02-19 1971-09-02 Licentia Gmbh Verfahren zum Herstellen einer inte gnerten Festkörperschaltung
DE2051503A1 (de) 1970-10-20 1972-05-04 Siemens Ag Halbleiterbauelement, insbesondere als Widerstand für Halbleiterspeicher

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DE-OS 20 51 503 *
In Betracht gezogenen Anmeldungen: DE-OS 22 12 196 *
Journal of the Electrochemical Society, Solid State Science, Bd. 115, Nr. 8, August 1968, S. 874-876, Buch von W.N. Carr und J.P. Mize: "MOS/LSI, Design an Application", McGraw-Hill 1972, S. 70 und 123 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2835087A1 (de) * 1977-08-16 1979-03-01 Kruschanov Halbleitermatrix eines integrierten konstantspeichers

Also Published As

Publication number Publication date
DE2311915B2 (de) 1976-10-21
FR2175961A1 (de) 1973-10-26
DE2312413A1 (de) 1973-09-27
FR2176825B1 (de) 1976-09-10
US3865651A (en) 1975-02-11
DE2312413B2 (de) 1976-03-18
GB1357515A (en) 1974-06-26
US3874955A (en) 1975-04-01
GB1375355A (de) 1974-11-27
CA978661A (en) 1975-11-25
FR2175960B1 (de) 1977-08-12
DE2311913A1 (de) 1973-09-20
DE2311915A1 (de) 1973-09-13
FR2175819B1 (de) 1977-08-19
GB1430301A (en) 1976-03-31
DE2312414C2 (de) 1981-11-12
CA1009379A (en) 1977-04-26
FR2175819A1 (de) 1973-10-26
FR2176825A1 (de) 1973-11-02
US3865650A (en) 1975-02-11
GB1357516A (en) 1974-06-26
FR2175960A1 (de) 1973-10-26
FR2175961B1 (de) 1977-08-12

Similar Documents

Publication Publication Date Title
DE2312414A1 (de) Verfahren zur herstellung von integrierten mos-schaltkreisen
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE2159192A1 (de) Feldeffektspeichertransistor mit isolierter Gate Elektrode
DE1537263A1 (de) Transistortreiberschaltung mit kapazitiver Rueckkopplung
DE2252371C3 (de) Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren
EP0483537A2 (de) Stromquellenschaltung
DE2144235A1 (de) Verzögerungsanordnung
DE2639555A1 (de) Elektrische integrierte schaltung in einem halbleiterchip
DE2917599A1 (de) Integrierte monolithische komplementaere metalloxyd-halbleiterschaltung
DE2809966C2 (de) Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften
DE1953975B2 (de) Hochgeschwindigkeits-Mehrphasengatter
EP0130587B1 (de) Eingangssignalpegelwandler für eine MOS-Digitalschaltung
DE2241267A1 (de) Rueckstellbarer binaerer flip-flop aus halbleiterbauelementen
DE2336123A1 (de) Bootstrap-schaltung
DE1945219A1 (de) Verfahren zur Verschiebung einer logischen Spannung und Schaltung zur Durchfuehrung dieses Verfahrens
DE3300690A1 (de) Mos-schaltung mit fester verzoegerung
DE2919569C2 (de) Inverter-Pufferschaltung
DE2301855C3 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Pegelanpassung
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE2608576C2 (de) Aus Feldeffekt-Transistoren vom gleichen Kanaltyp aufgebauter Differenzverstärker mit hoher Gleichtaktunterdrückung
DE3330383A1 (de) Eingangsverstaerkerschaltung mit verbesserter rauschfreiheit
EP0024549B1 (de) TTL-Pegelumsetzer zur Ansteuerung von Feldeffekttransistoren
DE2748571A1 (de) Speichersteuerschaltung
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
DE2451364A1 (de) Digitalsteuerbarer kondensator

Legal Events

Date Code Title Description
D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation