DE2017642A1

DE2017642A1 - Speicheranordnung

Info

Publication number: DE2017642A1
Application number: DE19702017642
Authority: DE
Inventors: Marin Stephen Poughkeepsie; krolikowski Walter Frank Hopewell Iunction N.Y. Hess (V.St.A.)
Original assignee: Cogar Corp
Current assignee: Cogar Corp
Priority date: 1969-04-14
Filing date: 1970-04-13
Publication date: 1970-11-05
Also published as: DE2017642C3; DE2017642B2; US3576549A; NL7005115A

Description

20T7642

26402 ;

■Gogar Corporation . .

Wappingers ialls (New York, USA)

Speicheranordnung '''_■-.

• Die Erfindung betrifft allgemein Halbleitereinrichtungen sowie Verfahren zum Betrieb derselben und diese Halbleitereinrichtungen enthaltende Spei eher anordnungen.. Insbesondere betrifft die Erfindung Halbleitereinrichtunge.n_f die allein oderin _; Speicheranordnungen verwendbar sind und auaeinem elektrischen ^! Zustand in einen unumkehrbaren anderen elektrischen Zustand gebracht werden können, indem an die Halbleitereinrichtung eine - Spannung mit einem solchen Wert und während einer solchen Zeit- f dauer angelegt wird, daß die Isolierung der Halbleiter einrichtung '■',

zerstört wird. _t - · :

Die bekanriten iialbleitereinrichtungen, z.B. Iransi- ; stören, Dioden, Widerstände usw., haben im allgemeinen eine ein I für allemal bestimmte elektrische 3$schaffenheit, die nicht mehr \ verändert werden kann, nachdem die Einrichtung hergestellt und an den verschiedenen wirksamen Bereichen mit elektrischen oder ohm- _?- sehen Kontakten versehen worden ist! Beispielsweise-können aktive Halbleitereinrichtungen, z,B» eine jliode oder ein transistor, [ die nach den üblichen Diffusions- und/oder Bpita?:ialyerfah.ren,
hergestellt worden sind, nach dem.Anbringen von Kontakten nur für ' die Dioden- bzw. Transistorfunktion verwendet; werden. Passive Ilalbleitereinrichtungen,""wie Widerstände und Kondensatoren,

9845/17

können nach dem Anbringen von Kontakten nur für ihre passive elektrische Jhinktion verwendet werden. Infolgedessen wurde allgemein angenommen* daß sowohl aktive als auch passive Einrichtungen nach ihrer vollständigen Herstellung eine ein für allemal festgelegte elektrische Beschaffenheit oder Punktion haben. ,

Mr viele Anwendungen oder Schaltungen derartiger Einrichtungen oder damit versehenen Schaltungen ist es jedoch sehr erwünscht, eine aktive oder passive Halbleitereinrichtung nach deren vollständiger Herstellung durch einen kurzen elektrischen Impuls oder durch das Anlegen einer elektrischen Spannung odsr auf andere Ueise schnell von einer elektrischen Funktion oder' einem elektrischen Zustand auf eine zweite elektrische Punktion W oder in einen zweiten elektrischen Zustand bringen zu können, so daß die Einrichtung bei diskreter oder integrierter Verwendung, z.B. in einer monolithischen logischen Schaltung oder einem monolithischen Speicher, vielseitiger verwendbar ist. Besonders bei den kommerziell wichtigen Anwendungen in nur zum Ablesen nach einmaliger Eingabe bestimmten Speichern ist eine Speicheranordnung erwünscht, in die nur eine einzige Eingabe, * erfolgen kann, wonach die Speicheranordnung als ein unveränderlicher, nur zum Ablesen bestimmter Speicher dienen kann, .

Zur Schaffung von nur. zum Ablesen nach einmaliger Eingabe bestimmten Halbleiter-Speicheranordnungen sind, schon ver- ^ schiedene Verfahren vorgeschlagen und erprobt worden, in denen

vor allem mit Hilfe von Laser- oder Elektroneiaatrahlen elektrische Leiter oder Verbindungen in der Speicheranordnung, physisch zerstört wurden, so daß von dem Speicherkreis bestimmte Einrichtungen entfernt wurden. Auf diese Weise konnte eine Eingabe von j Informationen in die Speicheranordnung erfolgen. Diese zum Zerstören von Leitern oder zum Entfernen von Einrichtungen mit Hilfe j von Laser- oderjBlektronenstrahlen dienenden Verfahren sind jedoch in der Produktion nur mit großen Schwierigkeiten durchführ-* j bar, weil die für eine gesteuerte Zerstörung eines Leiters oder : ■ ; Entfernung einer Einrichtung erforderliche Vorrichtung zum Erzeugen eines Laser- oder Elektronenstrahls sehr kompliziert ist.

009845/1797

Daher können diese mit einem Laser- oder Elektronenstrahl durchgeführten Verfahren aus Gründen der Ausrichtung, der Dimensionen und der Toleranzen nur schwer mit der erforderlichen Zuverlässigkeit durchgeführt werden, so daß auch hohe Kosten auftreten. ii3 besteht somit ein Bedürfnis nach einer nur zum Ablesen nach einmaliger Eingabe dienenden Halbleiter-Speicheranordnung, bei der uie Eingabe ohne weiteres durch das Anlegen einer Eingabeir.iannuns oder eines Eingabesignals an aixsgewählte Einrichtungen ; der Speicheranordnung erfolgen kann.

Die Erfindung betrifft eine iialbleitereinrichtung, die sieh vor dem Anlagen einer bestimmten Spannung an mindestens einen Leiter der Einrichtung in einem ersten elektrischen Zustand und nach dem Anlegen der Spannung an den gewählten Leiter in ^: einem.unumkehrbaren"zweiten elektrischen Zustand befindet. Ferner schafft die Erfindung ein Verfahren zum Herstellen eines elektrischen Kontakts durch eine Zerstörung eines Teils der Isolierung der Halbleitereinrichtung, indem eine Spannung an einen auf der Iooliß-rung.-angeordneten Leiter angelegt wird, so daß dieser mit dem Halbleiter elektrisch verbiinden wird. Außerdem schafft die BrfinUun- eine Speicheranordnung, die eine Veränderung von ixalbleitereinrichtun.:en der Anordnung aus einem ersten elektriüohen zustand in einen unumkehrbaren zweiten elektrischen Zustand durch Zerstörung. ein?r Isolierung ermöglicht, so daß die Speicheranordnung nur sum Ablesen nach einmaliger- Eingabe verwendet werden kann.

Die Aufgabe der Erfindung besteht in der Schaffung einer verbesserten. Halbieitereinrichtung und eines Verfahrens au ihrer Herstellung.

Eine weitere Aufgabe der Erfindung besteht in der üchaifung einer verbesserten Halbleiter-Speicheranordnung.

009845/1797

Ferner hat die Ξι-findung die Aufgabe, ein Verfahren zum Herstellen einer aktiven oder passiven Halbleitereinrichtung zu schaffen, die sich vor dem Anlegen einer bestimmten Spannung an die Einrichtung in einem ersten elektrischen Zustand und nach dem Anlegen der Spannung in einem unumkehrbaren zweiten elektrischen Zustand befindet.

Weiter besteht eine Aufgabe der Erfindung in der Schaffung einer nur zum Ablesen nach einmaliger Eingabe bestimmten Halbleiter-Speicheranordnung, in v/elehe eine Eingabe schnell und leicht mit Hilfe eines elektrischen Impulses oder Spannungssignals erfolgen kann.

Eine Ausführungsform der Erfindung besteht in einer lialbleitereinrichtung, die ein Halbleitersubstrat besitzt, das mindestens einen Bereich eines Leitfähigkeitstyps besitzt, wobei dieser Bereich einen Teil des Substrats bildet, Auf der einen Fläche des Substrats ist eine dünne Isolierschicht angeordnet, auf der sich über dem Bereich des einen Leitfähigkeitstyps mindestens ein Leiter befindet. Es ist eine Einrichtung vorgesehen, die dazu dient, an den Leiter eine Spannung mit einem solchen Wert und während einer solchen Zeitdauer anzulegen, daß der unter dem Leiter befindliche Teil der Isolierschicht zerstört wird. Nach der Zerstörung des Teils der Isolierschicht bildet der Leiter einen ohmschen Kontakt an dem Bereich des einen LeitfähigkeitB- | typs. Der Halbleiterbereich dee einen Leitfähigkeitstyps und der damit im ohraschen Kontakt stehende leiter bilden mindestens einen Teil einer aktiven öder passiven Halbleitereinrichtung. Die dünne Isolierschicht hat vorzugsweise e*ine Dicke im Bereich von etwa i?ü bis etwa 1000 S, und die zum Zerstören des unterhalb des Leiters befindlichen Teils der Isolierschicht an den Leiter angelegte Spannung ist vorzugsweise niedriger als 100 V.

Nach einer anderen Ausführungsform der Erfindung besteht ein Verfahren zum Herstellen eines elektrischen Kontakts an einen Bereich einer Halbleitereinrichtung darin, daß auf der Oberfläche eines Halbleitersubstrats, das mindestens einen Bereich

Q0984S/1797

eines leitfähigkeitstyps enthält, eine dünne Isolierschicht gebildet -wird, auf der mindestens ein Leiter angeordnet ist, der durch die dünne Isolierschicht von dein einen Bereich eines leit- ^! fähigkeitstyps getrennt ist. An den leiter wird eine Spannung mit einem solchen Wert und während einer solchen Zeitdauer angelegt, daß der unterhalb des Leiters befindliche Teil der Isolierschicht zerstört und dadurch ein' elektrischer Kontakt an den genannten Bereich des Substrats hergestellt wird, uer gebildete ' elektrische Kontakt ist ein ohmecher Kontakt. Die Erfindung schafft ferner ein Verfahren zum Herstellen einer aktiven oder passiven Einrichtung unter Zerstörung der Isolierschicht.

In einer weiteren Ausführungsform der Erfindung besitzt eine Halbleiter-Speicheranordnung mehrere untereinander verbundene ilalbleitereinrichtungen. Jede dieser Halbleitereinrichtungen besitzt ein Halbleitersubstrat mit einer dünnen Isolierschicht, die auf einer Fläche des Substrats angeordnet ist, und mindestens einen Leiter, der auf der dünnen Isolierschicht angeordnet ist. Zur ^ingabe von Information in die Halbleiter-Speicheranordnung, ist eine Einrichtung vorgesehen, die dazu dient, an den einen leiter einer gewählten Halbleitereinrichtung der Speicheranordnung eine Spannung mit einem solchen Wert und während einer solchen Zeitdauer anzulegen, daß der unter dem Leiter befindliche '- !Ceil der dünnen Isolierschicht zerstört und dadurch ein elektrischer Kontakt mit dem Substrat hergestellt und die elektris ehe Beschaffenheit der gewählten Halbleitereinrichtung verändert wird,: Ferner ist eine Ableseeinrichtung vorgesehen» die dazu dient, die in der Halbleiter-Speicheranordnung enthaltene· Information abzu- '· lesen. Jede Halbleitereinrichtung oder Speicherzelle der Anordnung befindet sich vor dem. Empfang eines Eingabesignals in einem ersten elektrischen Zustand und nach dem Empfang eines Eingabesignals in einem unumkehrbaren zweiten elektrischen Zustand, In einer Ausführungsform befindet sich jede Halbleitereinrichtung vor dem Empfang des Bingabesignals in einem solchen elektrischen Zustand, daß die Einrichtung einen Widerstand bildet,-

009845/ Mti

Die vorstehenden and andere Aufgaben, rierkiuale und for teile der Erfindung gehen aus der nachsteiienaön uusführlichon Be a ehr ei bung vo-ii be ν or äugten Ausführungsbei spulen der Erfindung hervor, die in uen bei/>3fügtyn Seichnunsen dar.ge.a lull i; sind.

In aie'sen zoigt ■■ ■

'Ji=S. 1 in einer ^eitenänaicht eine .ialuloi i;c"jeinvichtu*· mit im Schnitt darge.rtell cen elektrischen -Leitern ο-..I er "'on takten vor der Zerstörung der Isolierung unter einem der Leiter,

FigV IA das ochaltschema. der Sinrichtunr; nach Pig. I,

ψ 3?igv 2 die Einrichtung nfc,ch Fi^, l· n^ch -ler Ze-rato-rr.n;;

der Isolierung, .

- Fig, 2A ein elektrisches Schaltschemä dor Einriß! nach Fig, 2 nach der Zerstörung der isolierung, _ .

Fig. 5 in einer"3el-tenan-s.ioh.-t eine Dioden-Halbleitereinfichtung mit-im Schnitt dargestellten Kontakten oder Leitern vor der Zerstörung der Isolierung unter einem der Leiter,

Fig. 5A das elektrische Schaltschema der Einrichtung nach Fig. 3, . .-

' ^: -"■ ■ ■ ■ '

^w Fig. 4 die Einrichtung nach Fig. > nach der Zerstörung

der Isolierung und

Fig. 4Δ das elektrische Schaltsohema der Einrichtung nach Fig. 4. - ν Λ

Fig. 5 zeigt in einer Seitenansicht eine Transistor-Halbleitereinrichtung mit im Schnitt dargestellten Kontakten ; ouer Leitern vor der Zerstörung der Isolierung unte.r dem Leiter, der über dem Bmitterbereich des Transistors angeordnet ist,

P ⁸ 4 5/1797

_0BielNAL

Fi;;. -jλ ü'is elektrische Schaltüchema der Einrichtung line, ι -u-'iy. 5,

I?i :. 6 die■Halbleitereinrichtung nach Fig. 5 nach der ^ürutürun:; der Isolierung und ■ .

i'i.j. υΑ das elektrische Sehaltscheina der Einrichtung nacii ü'ir;· 6.

Fir. 7 zeigt eine abgeänderte aus führung si'orin der Transisfcor-Halbleitereinrichtung nach Fig. 5 mit im Schnitt dargeu bell ton Kontakten an dem Emitter-, Basis- bzw. Kollektorbereich des Transistors vor der Zerstörung der Isolierung unter einem zweiten Leiter, der über dein Bmitterbereich des Tranaistors ungeordnet" ist, und

Fij. b uie Halbleitereihriohtung nach Fig. 7 nach der Zeriätorunr; der Isolierung. " .

Fig. 9 ueig-t eine Transisior-Halbleitereinrichtung, die uen Einrichtungen nach Figo 5 und 7 ähnelt, wobei jedoch vor der Zerstörung der Isolierung keiner der im Schnitt dargeatollten Leiter oder Kontakte mit. dem Emitter-, Basi3- oder Kollektorbereich elektrisch verbunden ist.

Pig. 1OA zeigt eine η+,ρ-Diode nach der Zerstörung der Isolierung unter zweien der Leiter der Einrichtung nach Fig* 9₍ Fig. 1OB eine im-Diode* wie sie nach der Zerstörung der Isolierung unter zweien der Leiter der Einrichtung nach Fig. 9 erhalten wirα, und Pig. 100 einen η+,ρη-Üransistor, wie er nach der Zerstörung, des Isolators unter allen drei Leitern der Einrichtung Hr₁Ch Fig. 9 erhalten wird* ■ ■ .

i'iß. 11 zeigt in ,einer Seitenansicht eine Transistor-Haloleitereinrichtung mit.sechs im Schnitt dargestellten Leitern j oder kontakten über dem n+, p- bzw. η-Bereich der Einrichtung vor " der Zerstörung der Isolierung. -

,^. 009845/1797

original

Fig. 12Ai 1213, 120 und 12D stellen die Verbindun-s~ und Widerstandseinrichtungen dar, die erhalten werden, nachdem die Isolierung unter mindestens zwei leitern zerstört worden ist, die sich über einem oder mehreren der Halbleiterbereich der Einrichtung nach Hig. 11 "befinden.

Fig. 1233, 12B₁, 12F und 12F₁ .-zeigen verschiedene Dioden,: die nach der Zerstörung der Isolierung unter mindestens einem der Leiter erhalten werden,, die über je einem von" zwei Halbleitar-"bereichen der Einrichtung nach Eg. 11 angeordnet sind. ;

■Pig. 12G, 12H, 121 und 12J stellen Transistoren dar, wie sie erhalten werden, wenn die Isolierung unter mindestens drei Leitern der Einrichtung nach i^lig. 11 zerstört worden "ist.

Fig. 13 zeigt in einer Seitenansicht mit im Schnitt dargestellten Kontakten oder Leitern eine zwei gegeneinander- ~ geschaltete Dioden aufweisende Halbleitereinrichtung vor der Zerstörung der Isolierung und

Fig. 15A ein Schaltschema der Einrichtung nach J¹Ig* 15.

Fig. 14 zeigt die in Figv 15 dargestellte Einrichtung·. nach der Zerstörung der Isolierung unter Kurzschluß des η+,ρ-Übergangs^x der Einrichtung und '

■ ^: ■ ■ '■'■ ■ ■ ''"■■.■ ■'■■:·■

Fig. 14A das elektrische Schaltschema der Einrichtung

nach Fig. 14. ' " -;"'■"

Fig, 15 zeigt das 3ehaltsehema einer nur zum Ablesen nach einmaliger Eingabe dienenden Speicheranordnung mit mehreren: untereinander verbundenen Halöleitereinrichtungen der in den Figuren 5 und 4 gezeigten Art und

Fig. 16 das Schaltschema einer nur zum Ablesen nach einmaliger Eingabe dienenden Speieheranordnung mit mehreren Halblei te r einrichtungen der in den Figuren 5 und 6 gezei/iten Art.

5/1TfT

BAD" ORIGINAL

Das in Pig. 1 gezeigte Halbleitersubstrat 10 hat einen n+-Bereich 12 und einen p-üereich 14. Der n+-i3ereich 12 und/oder der p-Bereich 14 werden mit Hilfe von Diffusions- oder Epitaxial-Ziehverfahren usw. gebildet. Ein elektrischer Leiter oder ohmescher Kontakt 16 an dem n+-Bereich wird mit Hilfe von üblichen photolithographischen Abdeck- und Ätzverfahren hergestellt, die zur Bildung einer Öffnung in einer dünnen Isolierschicht 18 führen, die auf der einen Fläche des Halbleitersubstrats 10 angeordnet ist. Der Kontakt 16 und der oberhalb des n+-Bereichs 12 angeordnete und von ihm durch die dünne Isolierschicht 18 getrennte Leiter 2ü werden durch übliche Äufdampf- oder Zerstäubungsverfahren aufgetragen und dann durch übliche Metallabdeck- und Ätzverfahren in die gewünschte Form gebracht. Diese elektrische ohiüsche Kontakt für die Halbleitereinrichtung· kann aus einem Metall, wie Aluminium, Platin usw. gebildet werden.

Μ-3. 1 zeigt die Hinrichtung vor dem Zerstören der Isolierung durch das Anlegen einer Spannung -V^ von der Spannungsquelle 21·an den Leiter 20. Die zum Zerstören des unterhalb des Leiters 20 befindlichen Teils der Isolierung an den Leiter 20 angelegte Spannung muß so hoch sein und während einer solchen Zeitdauer angelegt werden, daß die Isolierung zerstört wird.

Die dünne Isolierschicht 18 besteht vorzugsweise aus '^; Siliciumdioxyd, wenn ein Substrat au3 Silikon verwendet wird. Sie kann aber auch aus anderen geeigneten Isoliermaterialien, wie Aluminiumoxyd, Siliciumnitrid usw. bestehen. iUe dünne Isolierschicht 18 kann durch thermische Oxydziehverfahren (SiOg) oder durch Aufdampf-, Pyrolyse- oder Zerstäubungsverfahren usw. gebildet werden. Die Schicht 18 hat eine Dicke im Bereich von \ etwa 50 bis etwa 1000 Ä. Die dünne Isolierschicht 18 hat vorzugsweise eine Dicke im Bereich von etwa 100 bis etwaöOO Ä, damit \ die Isolierung leichter zerstört werden kann. Die zum Zerstören des unter dem Leiter 20 befindlichen Teils der dünnen Isolierschicht 18 an den Leiter 20 anzulegende Spannung ist niedriger als 100 V, vorzugsweise in dem Bereich von etwa 5 bis etwa 30 V, je nach der Dicke"und der Materialbeschaffenheit der Schicht.

Q09845/1797 _ΛΑΛ

. . BAD

ν ν; ■■■ "'· .■>

■, - ίο -

Han kann in die Isolierschicht einen ritörstoff, beispielsweise: Phosphor, einführen, so daß eine Isolierschicht aus· Ph ο a ph orsilikatglas entsteht, die unter bestimmten Bedingungen mit einer niedrigeren Spannung zerstört werden kann. Jer unter dem Leiter 20 befindliche l'eil von sehr dünnen Isoliers jhichueri kann durch, das Anlegen'einer Spannung im Bereich von etwa 5-30 V Kerjtört werden. Der zum Zerstören des unter dem Leiter 20 befindlichen Teils der Isolierschicht erforderliche Impuls kann sehr kurz sein und eine Dauer von Bruchteilen einer Sekunde haben.

Der n+-Bereich 12 hat eine Störstellendi.ihte von minde-. pro

PC) Τ

stens 10 Störstellen pro cnr . Der p-Bereich 14 Irat eine otör-

b stellendichte unter 10 störstellen pro cm. Der n+-Bereich ist .zweckmäßig mit einem n-Störstoff, z.B. Phosphor, „Iroen usw., dotiert, Der-p-Bereich. 14 ist zweckmäßig mit einem p-otörstoi'f, z.B. Bor, dotiert.Das Halbleitersubstrat besteht vorzugsweise aus einem Siliciumeinkristall, der mit Hilfe von üblichen Ziehverfahren hergestellt" worden ist, wobei mit Hilfe eines Keims aus einer Schmelze ein Stab aus dotiertem Silicium gebildet und dieser Stab „dann in Scheiben oder Substrate zerschnitten wird.

Fig, IA zeigt das elektrische Schaltschema'der Halblei tereinrichtung nach-"-!ig. 1. Der Widerstand 22 in Fig. lA-ist der Einrichtung nach Fig. 1 elektrisch äquivalent, weil der zwischen dem Leiter 2Θ und dem n+-Bereich 12 vorhandene Teil der. ^ dünnen Isolierschicht 18 einen hohen Widerstand hat. Infolgedessen Ist der Widerstand 22 in Fig.. IA der Einrichtung nach Fig. 1 vor dem Zerstören der Isolierung elektrisch äcmivalent.

In FIg* 2 sind Elemente, die solchen der Einrichtung nach Fig. 1 entsprechen oder gleichen, mit denselben Bezugsziffern versehen, well die Fig. 2 die Einrichtung nach Fig, I nach dem Zerstören der Isolierschicht zeigt. In Fig. 2 ist der Leiter 20 im elektrischen oder ohmschen Kontakt mit dem n+-Bereiih 12 gezeigt j weil die Isolierung durch das Anlegen eines Durchbruchsspannungaimpulses Vb zerstört worden ist. Aus der Fig, 2A geht hervor, daß die beiden Kontakte 16 und 20 einen widerstandsarmen Verbindungsleiter 24 bilden,.wenn beide mit dem n+-3ereich

.0ÜWMMM« 8 45/1797 ■ " ■ ^₀ _Ommf/L

in o'-nnaciiem kont.ikt stehen. In Ji¹I,!;. 2A ist der Widerstand 22 der -•i... IA niJiit nehr vorhanden, weil die Einrichtung nach Fig. 2, :in v.'iilciior axe Isolierung unter dem. Leiter 20 zerstört worden .i.:.¹., i«i wü^eni-iichen einen Verbindungsleiter bildet.

.-¹?..;. j zeigt eine pn-Halhleiterdiode, die durch übliche I)ii"fusions- und/oder Epitaxial-Ziehverfahren hergestellt worden Ϊ31. In cii^uer .oisiuhrungsf orm steht der n-Bereich 30 physisch und ele]:tri3c!i in "Berührung mit einem p-Bereich 32. 1-1 an würde mIdο beim Anbringen von, ohmschen Kontakten an dem p- und dem n-Heveich dr?r Diodeneinriohtung normalerweise eine pn-Halbleiterdio'Ie erh-il ύΰΐ. In der vorliegenden Aus führung form steht jedoch nur dor Lei türkontakt 34 vor und nach dem Zerstören der Isolierung (Fi ;. 5 bsw. 4) mit dem n-3ereich/ 30 elektrisch in Kontakt. Eine uünnc laοIi?rs chient 36 isoliert den Leiter 38 elektrisch vcii dea p-^ercicn ^L,'ehe die Isolierung serstört wird (Fig. 3). !•"ig. 3A sei~ü d-ie elektrische, öchaitschema der Einrichtung nach ^iij, 3. H-Ui erkennt einen V/ider3tand 40, der in Reihe mit einer x)iode 42 .^üLjciialtet 'ist,, die in einem punktierten Kasten 44 dargestellt j.31, um anzudeuten, daß die Diode 4-2 in der Halbleitereinriciitun.-j nach Fig.- 3 physisch vorhanden ist, aber elektrisch erst vorhanden i.3t, wenn nach dem Zerstören der Isolierung (Fi&.. <Ό der Leiter 38 mit dem p-Bereich 32 in ohmscher Berührung steht. Ähnlich wie in der Aus füll rungs form, nach Fig." 1 und. 2 wird die.Isolierung dadurch zerstört, daß eine mit dem Leiter 38 verbundene Spannuni;3quelle 46 eine Durchbruchs spannung V, zum Zerstören des unter dem Leiter 38 befindlichen Teils der Isolierung abgibt. In dem, in Fig. 4A gezeigten elektrischen Schaltbild der Einrichtung nach Fig. 4 ist der Widerstand 40 (Fig, 3A) nicht mehr vorhanden, der vor dem Serstören der Isolierung vorhanden war, weil der unter dem Leiter 38 vorhandene Teil der dünnen Isolierunj nicht mehr vorhanden ist. Die nach dein Zerstören der Isolierung erhaltene Einrichtung i3t daher in Fig. 4 wie die Diode 42 in Fi₀-. 4Λ dargestellt. Somit ist die in Fig. 3 gezeigte Einrichtung im wesentlichen eine passive Einrichtung bzw. ein Widerstand und die Einrichtung nach Fig. 4 eine^aktive Einrieb.-. tung bzw. eine Diode. ■

00-98-48/1707

Mg. 5 und 6 zeigen eine Transistor-Halbleitereinrichtung vor und nach dem Zerstören der Isolierung. In der'in Fig. 5 dargestellten Einrichtung steht ein n-Koriektorbereich im Kontakt mit einem p-Basisbereich 52 und steht dieser im Kontakt mit einem n+-Smitterbereich 54. Fürden Kollektorbereich und den Basisbereich 52 ist je ein ohmscher Kontakt 56 bzw. 58 vorgesehen. Der Leiter 60 befindet sich über dem Bmitterbereich 54 und ist von ihm durch eine dünne Isolierschicht 62 getrennt. ■ Das elektrische Schaltschema der Einrichtung nach Pig. 5ist in Fig. 5A gezeigt und stellt einen Widerstand 63 in Reihe "-mit einem Transistor 64· dar. In der Einrichtung nach Fig. 5 ist der '.Transistor 64 jedoch nur physisch vorhanden. Er ist elektrisch erst vorhanden_f wenn der Leiter 60 mit dem Emitter 54. in ohmscher Berührung steht. Der den Transistor 64 in Fig, 5^-' umgebende strichlierte Kasten 66 zeigt datier an, daß der Transistor 64 vor dem Zerstören der Isolierung physisch und nicht elektrisch vorhanden ist.

Zum Zerstören der Isolierung wird von der Spannungsquelle 68 eine Spannung an den Leiter 60 angelegt. Iiach dem Zerstören der Isolierung ist ein Transistor der in Fig. 6 gezeigten Art vorhanden* wobei der Leiter 60 mit dem. Emitterbereich in. ohmschem Kontakt steht. Fig. 6A zeigt das elektrische Schaltbild der Einrichtung nach Fig. 6 in Form des Transistors 64. Der in Fig. 5A aus demseloen Grund wie die Widerstände in Fig. IA und 3A gezeigte Widerstand 63 ist in Fig. 6A nach dem Zerstören der Isolierung nicht mehr vorhanden. .

Gemäß Fig. 7 besitzt die Transistoreinriehtung 70 einen n+-Emitterbereich 72, einen p-Jasisbereich 74 und einen n-Kollektorbereich 76. Js sind elektrische Kontakte 78, 80 und 82 für dan Kollektor-, Emitter- bzw. Basisbereicii vorhanden. In dieser Ausführung s form wird unter Verwendung der Kontakte 78, 80 und 82 zunächst aie Trausistoreinrichtung 70 daraufhin geprüft, ob sie als Transistor arbeiten kann. Wenn festgestellt worden i3t, daß aie Transistoreinrichtung 70 als eine geeignete aktive Einrichtung arbeiten kann, kann m^n sie in Schaltungen in derselben Weise verwenden wie die Einrichtung nach Fig. 5, indem der

5 /17f7

BAD ORtQfMAL

elektrische Kontakt mit dem leiter 80 unterbrochen wird. Danach hat die in Fir;. 7 gezeigte Trans is toreinrichtung 70 vor dem Zer-·

stören der Isolierung die aus der Fig; 5A hervorgehende elek^ trische Beschaffenheit.

Fig. S zeigt die Einrichtung nach Fig. 7 nach dem Zerstören der Isolierung. Die Einrichtung bildet jetzt einen Transistor mib Kontakten 78, 84 und 82 für den Kollektor-, Bmitter- bzw. "ßasisbereich. Gegebenenfalls kann man noch einen Kontakt 80 als zv/ei ten Kontakt für den Emitter 72 der Tr ans is tor einrichtung 70 vorsehen. Infolgedessen gestattet die Einrichtung nach Fig. 7 die Prüfung der Transistoreinrichtung vor deren Verwendung gemäß Fig. 5. "·

Fig. 9 zeigt eine Transistor-Halbleitereinrichtung vor dem Zerstören der Isolierung. Die Transistoreinrichtung % besitzt einen n+-Bereich 90, einen p-Bereich 92 und einen n-Bereich 94· Auf einer Fläche des Halbleitersubstrats befindet sich eine dünne Isolierschicht 98. Auf der Isolierschicht 98 befinden sich die ; Leiter 100, 102 und 104, die über dem n-Bereich 94, dem n+-Bereich 90 bzw. dem p-Bereich 92 angeordnet und'von dem betreffenden Bereich getrennt sind. . ■

Fig. 10A, 1OB und 1OG zeigen verschiedene Halbleitereinrichtungen, wie sie nach dem Zerstören der Isolierung zwischen ' zwei ausgewählten oder dreien der Leiter der in Fig." 9 gezeigten Einrichtung erhalten werden. In Fig. 1OA, 1OB und IOC sind mit gleichen Bezugsziffern dieselben Elemente der in Fig. 9 gezeigten Einrichtung derselben Art· bezeichnet. Fig. 1OA zeigt eine n+,p-l)iode, die erhalten wird, wenn die Isolierung zerstört wird, indem man an die Leiter 102 und 104 eine geeignete Spannung legt, so daß elektrische Kontakte zwischeii dem Leiter 102 und dem n+-Bereich 90 und zwischen dem Leiter 104 und dem p-Be'reich 92 hergestellt werden.

0098 A 5/1797 ^₀

In Fig. lÖB ist eine pn-Diode gezeigt, die gebildet wird, indem.man an die Leiter 100 und 104 der Einrichtung nach Fig. 9 eine Durchbruchsspannung anlegt. Dadurch wird die Isolierung zerstört und werden elektrische Kontakte zwischen dem Leiter 100 und dem n-Bereich 94 und zwischen dem Leiter 1Ü4 und dem p-Bereich 92 hergestellt. -

In der Ausführungsform nach Fig. 100 ist der 3ustand nach dem Anlegen einer Durchbruchsspannung an jeden der Leiter 100, 102 und 104 der Binrichtung nach Fig. 9 dargestellt. Infolgedessen sind elektrische Eontakte mit einem n-Bereich 94, einem n+-Bereich 90 und einem p-3ereich 92 vorhanden. Man erhäl t; also in diesem Fall durch die erfindungsgemäße Zerstörung der ■Isolierung einen npn-Transis bor.

Fig. 11 zeigt eine Ealbleitereinrichtung 110 mit sechs Leitern 112, 114, 116, 118, 120 und 122, die auf der dünnen Isolierschicht 124 vorhanden sind. Unter den Leitern 116 und 118 befindet sich der n+-Berelch 126. Zwischen dem n+-Bereich 126 und, dem n-Bereieh 129 befindet sich ein p-Bereich 128. Die Leiter 114 und 120 sind durch, die dünne Isolierschicht 124 von den p-Bereich 128 getrennt. Die Leiter 11,2 und 122 sind durch" die dünne Isolierschicht 124 von dem n-Bereich 129 jetrennt» Figo 11 zeigt die Halbleitereinrichtung 110 vor der Zerstörung der Isolierung unter zwei oder mehreren der Leiter, die auf der dünnen " Isolierschicht 124. angeordnet sind., ■

Fig, 12A, 12B, 120und 12D zeigen verschiedene Halbleitereinrichtungen, die unter Verwendung des n+-» p- und . η-Bereichs allein oder in Kombination gebildet werden. Fig. 12 A zeigt ähnlich wie" die Fig. 2 eine widerstandsarme Verbindungseinriciitung, die durch die Zerstörung der unter den Leitern 116 und 118 vorhandenen Teile der Isolierung gebildet worden ist. Die Verbindungs:einrichtung in Fig. 12A eignet sieh besonders zur Herstellung einer widerstandaarmen Verbindung zwischen Halbleitereinrichtungen, wobei über der isolierten! Fläche der Einrichtung_Leiter angeordnet werden können, die sich rechtwinklig zu den Leitern 116 und 118 und zwischen ihnen erstrecken.

45/1797 ■ ■ , " "

la PJ. _t;. 1213 ist ein Widerstand gezeigt, der einen j.-.ö.uL;i3borüioh 1'^" besitzt. An die Leiter 11Λ und 120 wird in aer vo¹"Jtohcmi unhanu dor anderen figuren beschriebenen Weise ein op innunjüiiiipuls angelegt, durch den der unter den Leitern 114 mil IkO vorhandene 'feil der Isolierung zerstört v/ird. Man erhält auf diene Weise einen ohmsehen Kontakt- zwischen den Lei-■-,ü-i'j: ll-'i- und l,:0 und dem p-Bereich 128,

1'¹Ii;.- 120 zeigt einen Kollektorwiderstand, der durch die Zerstörung der unter den Leitern 112 und 122 vorhandenen Teile der Isolierung gebildet worden ist. Im allgemeinen ist der Widern uuid dea lvclloktorbereichs 129 höher als der Widerstand des }3asiabereichs 126, so daß der Widerstand nach Pig. 12G einen höheren Wideretandswert besitzt als der Widerstand nach Pig. 123.

-U¹J.;:. 12D zeigt eine Kombination von Einrichtungen der in I^iguren 1^a₁ 1213 und 120 gezeigten Art. Hit Hilfe dieser tion ,ennn man verschiedene Widerstands- oder Leitfähig-

e in elektrischen Verbindungen mit anderen Halbleitereinrichuungen derselben integrierten Anordnung erzielen.

Die Piguren 12E_f. 12E,, 12P und 12F-, zeigen verschiedene Arten von Dioden, die durch das Zerstören der Isolierung unter _::ewählten Leitern gebildet worden sind. In Pi:;. 12E ist eine n+-p-Diode gezeigt, die dadurch gebildet worden ist, daß durch das «crctören der Isolierung ohmsche Kontakte zwischen dem Leiter 118 und de:.i n+-3ereich 126 und zwischen dem Leiter 120 und dem p-Basißbereich 128 hsrgeateilt worden sind. Man kann aus der Einrichtung nach Pig. 11 mit Hilfe der Leiter 116 und 11A- auch eine n+,F-3inriuhtung herstellen. In Pig. 12E₁ ist eine Einrichtung hergestellt, uie erhalten worden istj indem durch das erfindungsgenäfle Zerstören der Isolierung in der Einrichtung, nach Pig. Il Kontakte 116 und 118 mit dem n+-Bereich 126 hergestellt worden sind. Man kann daher an der n-4-,p-Diode nach Pig. 12E^ zusätzliche Anschlüsse mit anderen Halbleitereinrichtungen derselben monolithischen oder integrierten Anordnung herstellen.

009845/1797

Fig. 12F zeigt eine pn-Diode, in der durch das erfindungsgemäße Zerstören der Isolierung, mit Hilfe: der Leiter 120 und 122 ohmsehe Kontakte mit dem'p-Bereich 128 und dem n-Bereich 129 hergestellt worden sind. Man kann dieselbe pn-Uiode aus der Einrichtung nach Pig. 11 auch mit Hilfe der Leiter 114 und 112 ' herstellen.

Pig. 12J?.. zeigt· eine pn-M oden-Binri chtung mit zwei Kontakten für den p-Bereich 128 und den n-Bereich 129, Diese Einrichtung ähnelt der Diode iniig. 12E-^ ,.bis auf die Anordnung von Kontakten für den p- und den n-Bereich anstatt für den n+- und den p-Bereich in Pig. 12E,. Die Leiter 114- stehen im ohmschen Kontakt mit dem p-Bereich" 128 und die Leiter 112 und 122 stehen . im ohmschen Kontakt mit dem n-Bereich 129. '

Pig. 12G, 12H, 121 und 12J zeigen verschiedene Transistoreinrichtungen, die aus der Einrichtung nach Pig. Il dadurch hergestellt worden sind, daß die Isolierung unter mindestens drei ausgewählten Leitern erfindungsgemäß zerstört worden ist. Pig. 12G zeigt einen üblichen n+pn-Transistor, in dem eine-. ohm'sche Verbindung mit dem n+-Emitterbereich 126, dem p-Basisbereich 128 und dem n-Kollekkorbereich 129 durch Leiter 118, 120 bzw. 122' hergestellt worden ist. Man kann dieselbe n+pn-Transistoreinrichtung auch mit verschiedenen anderen Kombinationen von Leitern herstellen, z.B. 116, 114, 112; 116, 120, 122; usw.

Gemäß Fi;j. 12H sind für den n+-Bereich 126 mehrere jcJmitterkontakte 116 und 118 und ist für den Basisbereich 128 und den Kollektorbereich 129 nur je ein Kontakt 120 bzw. 122 vorgesehen. In manchen Halbleitereinrichtungen kann man mit Hilfe von mehreren Kontakten stärkere Ströme an den Emitter der Transistoreinrichtung anlegen.

Fig. 121 zeigt einen n+pn-Transistor mit mehreren Emitter- und Basiskontakten, die durch die Zerstörung der unter den Leitern 114-, 116, 118, 120 und 122 befindlichen Teile der Isolierung hergestellt worden sind. Eine derartige Transistoreinrichtung ermöglicht eine größere Auswahl von Anschlüssen.

009845/ 1 797

Gemäß Fig. 12 J sind in einer n+pn-Halb leiter einrichtung , für den Emitter-, den Basis- und den Kollektorbereich jeweils mehrere Emitter-, Basis- bzw. Eollelctoransciilüsse vorgesehen.

-U¹Ig. 13 zeigt eine Doppeldioden-Halbleitereinrichtung 130 mit einem n+-Bereich 132, einem p-Bereich 154 und einem n-Bereich 136. Es sind ohmsche Kontakte 138, 140 und 142 fpr den n-Bereich 136, den n+-Bereich 132 bzw. den p-Bereich 134 vorgesehen. Eine Spannungsquelle 144 ist elektrisch mit dem auf der dünnen Isolierschicht 148 vorhandenen Leiter 146 verbunden und dient zur Abgabe der Durchbruchsspannung, die zum Zerstören de3 unter dem Leiter 146 vorhandenen üeils der Isolierung erforderlich ist. Das elektrische Schaltschema der Doppeldioden-Einrichtung 130 ist in Fig. 13A' dargestellt. Durch den elektrischen Anschluß der Halbleiterbereiche 132, 134 und 136 gemäß Fig. 13a erhält man eine Doppeldioden-Halbleitereinrichtung, die unabhängig von der Stromrichtung einen Stromfluß durch beide Dioden verhindert.,

Pig. 14 zeigt die Einrichtung nach Fig.. 13 nach dem Zerstören der Isolierung. Durch Anlegen eines Spannungsimpulses von der Spannungsquelle 144 an den leiter 146 ist der unter diesem befindliche Teil der Isolierung zerstört und ein elektrischer Kontakt mit dem· unter dem Leiter 146 befindlichen n+p-Übergang hergestellt worden. Infolgedessen ist eine der beiden Einzeldioden der Doppeldiode kurzgeschlossen, so daß durch die verbleibende Einzeldiode ein Strom fließen kann. Die Umwandlung der Einrichtung nach Fig; 13 aus einer nichtleitenden. Doppeldioden-Einrichtung in eine leitende Einfachdioden-Einrichtung nach Fig. 14 kann mit Vorteil beispielsweise in einer nur zum Ablesen nach einmaliger Eingabe dienenden Speicheranordnung der in Fig. 15 und 1.6 gezeigten Art verwendet werden.

Fig. 15 zeigt eine nur zum Ablesen nach einmaliger Eingabe bestimmte Speicheranordnung mit mehreren untereinander verbundenen., Speicherzellen bildenden Iialbleitereinrichtungen der in Fig. .3 gezeigten Art, d.h., vor dem Zerstören der Iso-' lierung. In der Halbleiteranordnung naciTFig» 15 sind Worttreiber 15 gez^gifj die mit jenen Leitern je einer^ der in Fig. 3 gezeigten

009845/1797

SA OWGfNAL

■ -18- 7Λ17C/O

Halbleitereinrichtunjen verbunden sind, die vor den Zerstören der dünnen Isolierschicht durch diese von dem. p-.uereich getrennt sind. Der von dein zwischen den Leiternund dem p-Bereich befindlichen Teil der dünnen Isolierschicht" gebildete Widerstand, ist In j.'ig.l5 durch das Bezugszeichen 152 dargestellt. Hit den Kolonnen der Speicherzellen "der Speicheranordnung sind Eingabetreiber 154 elektrisch verbunden. Dabei ist jeder Eingabetreiber 154 mit den η-Bereich der Halbleitereinrichtung nach Fig. -3 elektrisch verbunden. Der gewählte Worttreiber 150 und Eingabetreiber 154 erzeugen Spannungsimpulse mit einem Wert von mindestens J -η— , so daß die dünne Isolierschicht zerstört wird, Hit den Kolonnen der Speicherzellen der Speicheranordnung ist. je ein Leseverstärker 155 verbunden.

Zur Durchführung einer Speichereingabe in die nur zum Ablesen nach einmaliger Eingabe dienende bestimmte Speicheranordnung nach Fig. 15 wird ein positiver Spannungsimpuls von mindestens + ^- (dabei ist Vb die Durchbruchsspannung der Isolierung) an die mit dem ersten Worttreiber verbundene. !Leihe der Speicherzellen der Speicheranordnung angelegt. Die Spannung £-- beträgt die Hälfte der Durchbrüchsspantoüng, die zum Zerstören jenes Teils der Isolierung erforder lieh ist, der sich unter dem Leiter befindet, der in jeder Halbleitereinrichtung der ersten Heihe der Speieheranordnung getastet wirdy Wenn man gleichzeitig an den gewählten, in der Ausführungsform nach Fig..15 an den zwei isen Eingabetreiber 154 einen negativen Spannungsimpuls von

■ Yb

™ mindestens .Tj-* anlegt, erzielt man in der Speicherzelle, die zu der Reihe 1 und der Spalte 2 gehört, einen Spannungsdurchbruch, so daß diese Speicherzelle aus einer Widerstandsartigen Einrichtung in eine leitende Diode 156 umgewandelt wird. Auf diese Weise erfolgt eine Eingabe in die Speicherzelle, die zu der Reihe 1 und der Kolonne; 2 gehört, wobei der im wesentlichen nichtleitende Widerstand 152.in die leitende Diode 156 umgewandelt wird. Diese Eingabe ist ni^ht umkehrbar, d.h., die zu der Seihe 1 und der Kolonne 2 gehörende Speieherzelle kann nicht in die ursprüngliche Widerstands einrichtung 152 zurück umgewandelt-, werden.. Es hat somit jede Halbleitereinrichtung der Speicheranordnung einen ersten elektrischen Zustand und einen zweiten elektrischen

0 0 9 8 4 5/1797

BAD ORIGINAL

dor η,-1 cn einer Eingabe erziel i; wird. Die in Fig. 15 .>·:;οΐ=;ΰϋ Speicheranordnung wurde als- eine nur zum Ablesen nach ein!:uili;;..r Eingabe bestimmte opeicheranordnung bezeichnet. j?ür den .-'iiührii.nn versteht es sich jedoch, daß man an verschiedenen Speicherzellen der opeicheranordnung insgesamt mehr als eine Eingaoe vornehmen kann, weil jede Einrichtung für eine einzige Eingabe geeignet ist.

.ιum Ablesen der Information, die in der Speieheran- . oranun.;; nacn /i;;. 15 gespeichert ist, dienen die Leseverstärker 155, die uit je einer kolonne der opeicheranordnung elektrisch vermm-ien bind, _,eim Ablesen sprechen die Leseverstärker auf den Strom iiii, der in der: Kolonnen der Speicheranordnung fließt, ,vem: über den Worttreiber Strom jener Reihe der Speicheranordnung augeführc wird, von aer Information abgelesen werden soll.

' ,jur.1 Auleisen der in der ,ernten Reihe enthaltenen Information vii'ii über den ersten Worttreiber der ersten Ileihe ein 6kro:a :-;u >führ ¹C Infolgedessen spricht nur der Mit dem unteren Jude dor ;:weioen Kolonne verbundene, zweite Lesevers barker auf den in der :;wcii,eii Kolonne fließenden otroia an, wodurch dieser eiWoüViCer unsei.jt, daß die von der Diode 156 gebildete

olle infolge der vorhergehenden Eingabe ein Informationsvil(j:..ent enthält. Die am unteren linde der anderen Kolonnen angeordneten Leseverstärker 155 können infol-je dec hohen Widerstandsv/ertos de;:· V/iderstandeö 152 keinen Stromfluß anzeigen. Diese InforratiLionsanzei.j-ean.oränung geetattet ein Ablesen von Informationen .'.u.: jeder Speicherzelle, die aus ihren ursprünglichen niühtloj ζ· ader: Juütand in einen leiten&en Zustand gebracht v/or-' den iot.

I^?io· 16 zeigt eine andere Ausführunjsform einer nur zum ablesen nucii einiaaliger Eingabe bestimmten Speicheranordnung, wobei jede Speicherzelle der Speicheranordnung aus der in Pig. gezeigten Kalbleitereinriclitung besteht, in welcher vor der Bin-. gäbe die Isolierung noch nicht zerstört worden ist· In Fig. 16. ; sind mit den Reihen der Speicherzellen der Speicheranordnung je \ ein Lesevers tür leer und je ein Eingabetreiber 160 verbunden.

0098 4S/1797

-Wf.

BAD ORfQJNAl.

Mit dem p-Basisbereich (siehe Pig· 5) jeder Speicherzelle der Speicheranordnung ist ein Worttreiber 162. verbunden.

Die Eingabe von informationen in uie Speicheranordnung nach Figo 16 erfolgt im wesentlichen in derselben Weise wie die Eingabe in die Speicheranordnung nach Pig. 15. Zur Eingabe wird Ί von dem Eingabetreiber 160 ein negativer Spannungsimpuls von mindestens X— beispielsweise an. die erste Reihe der Speicherzellen in Pig. 16 abgegeben. Gleichzeitig wird ein positiver Spannungαimpuls von mindestens + τρ- von dem mit der ersten Kolonne verbundenen Worttreiber 162 abgegeben* Die Transistoreinrichtung 164 wird daher aus ihrem ersten elektrischen Zustand, in dem sie im wesentlichen einen Widerstand bildet, in ihren zweiten elektrischen Zustand umgewandelt, in dem sie einen Tran-. sistor bildet (Pig. 6 und 6a). Die anderen Zellen der Speicheranordnung bleiben im wesentlichen Widerstände 166. Die Worttreiber 162 sind mit der Basis der Transistoren und die Eingabetreiber 160 sind mit jenem Widerstandsteil der Zellen verbunden, der nach der Zerstörung der Isolierung den Emitter bildet. Das gleichseitige Anlegen der negativen Spannung —— von dem Eingabetreiber 160 an uie gewählte Reihe der Speicheranordnung und des positiven Spannungsimpulses + ?j— von dem Worttreiber, der mit der gewählten Kolonne der Speichoranordnung verbunden ist, führt zum Zerstören der Isolierung.

Zum Ablesen der Speicheranordnung nach Pig. 16 wird von dem Worttreiber 162 der gewählten Kolonne der Speieheranordnung ein Strom zugeführt'. Infolgedessen liegt an dem Basisbereich des Transistors 164 eine Vorspannung,¹ so daß dieser Transistor 164 einen Strom leitet. Der erste !leseverstärker 160 spricht auf den ^trom an, der in der ihm zugeordneten, ersten Reihe der Speicherzellen fließt, und zeigt dadurch an, daß die Transistoreinrichtung 160 ein Inforiaa ti ons element enthält* Da die Speicheranordnung nach Pig. 16 Transistoren enthält, eignet sie sich besonders als Speicheranordnung, die nur zum Ablesen nach einmaliger Eingabe bestimmt ist.

^^9846/17.97- >ad.

l-Ian kann zum Ablesen der Speicher anordnungen nach den 15 und 16 auch einen Spannungsimpuls verwenden. Infolgedessen dienen die leseverstärker zur Anzeige einer οpannungsänderung, die auftritt, wenn Information in einer bestimmten Speicherzelle enthalten ist.

Der Fachmann erkennt, daß einige der Ausführungsformen der erfindungsgemäßen Einrichtungen aus npn-transistoren öder pn-Dioden bestehen. Man kann die Erfindung jedoch auch auf Einrichtungen vom entgegengesetzten Typ, d.h. auf pnp-Transistoren ' und np-Dioden usw. anwenden.

Es wurden bevorzugte Ausführungsformen der. Erfindung dargestellt und vorstehend beschrieben. Pur den Fachmann versteht es sich jedoch, daß im Rahmen des Erfindungsgedankens die vor- ' stehend angegebenen und weitere Veränderungen in der i^Äorm und in Einzelheiten vorgenommen werden können.

009845/1797 ·

Claims

Patentanspruches

/ld Speicheranordnung mit mehreren lialbleitereinriohtungen,. aie miteinander zu einer Speicheranordnung- verbunden sind, dadurch gekennzeichnet_} daß sich jede 'dieser Halbleitereinrichtungen vor dem Empfang eines Eingabesignals in einem ersten elektrischen Zustand und nach dem Smpfang eines Eingabe-signals in einem unumkehrbaren zweiten elektrischen Zustand befinde;;, mit den rieihen und den Kolonnen der Speicheranordnung je eine Eingabeeinrichtung verbunden ist, diese Eingabeeinrichtungen eine Auswahl mindestens einer der Halbleitereiiirichtungen ermöglichen und geeignet sind, die -gewählte.Halbleitereinrichtung in fe den zweiten elektrischen Zustand zu bringen, imd eine Ableseeinrichtung zum Ablesen der in "der-Speicheranordnung, enthaltenen Information vorhanden ist.

2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß jede Halbleitereinrichtung in ihrem ersten elektrischen Zustand einen Widerstand bildet.

3. Speicheranordnung nach Anspruch 2, dadurch gekennzeichnet., daß jede Halbleitereinrichtung in ihrem zweiten elektrischen Zustand eine Diode bildet.

4. Speicher anordnung nach Anspruch 2, dadurch gekenn-. ^ zeichnet, daß jede Halbleitereinrichtung in ihrem zweiten elektrischen Just arid einen !Transistor bildet·

5. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, dais jede Halbleitereinrichtung in ihrem ersten elektrischen Zustand nichtleitend und in ihrem zweiten elektrischen Zustand leitend ist. . ■ ..." . ■

6. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß jede Halbleitereinrichtung in ihrem ersten elektrischen Sustand ein nichtleitendes Paar von gegeneinandergeschalteten Dioden und in ihrem zweiten elektrischen Zustand eine leitende einzelne Diode bildet.

45/1797 BAD

Y. Speicheranordnung nach einem der vorhergehenden Ansprüche, in ier jede der miteinander zu einer Speicheranordnung verbundenen ιϊ;ι1 oleitereinrichtun^en ein Halbleitersubstrat beoitat, das :λι: einer Flüche mit einer dünnen Isolierschicht .verrohen ist, au!" uer sich mindestens ein Lei fei· befindet, dadurch .je^vjim^ei^nnet, dai3 zur Eingabe von Informationen in die Speicheranörunung .ui aüi; einen Leiter einer gewählten Halbleitereiiirich-"oung der Speicheranordnung eine Spannung mit einem solchen i/ert und währenu einer solchen Zeitdauer angelegt wird, daß der unter viiesem ±ejl der dünnen Isolierschicht angeordnete Leiter der ge- \vähl'cen du.1 oleitoreiizrichtung der Speicheranordnung zerstört und dadurch ein elektrischer Kontakt mit dem Substrat hergestellt und .· v.ie elektrische .Beschaffenheit der gewählten IialDle.itereinrichtung^: verändert \:ird.

o. Speicheranordnung nach Anspruch 7» dadurch gekennzeichnet, daß die Eingabeeinrichtung erste 'Spannun^squellen be- *.:it;:t, nie mit je einer der üeihen der Anordnung elektrisch verbünde.-, üiiid und geeignet sind, eine Spannung abzugeben, die nieuri.-f-jr ist als die zum Zerstören des unter dem genannten Leiter, ueriivul.ich.-n .Teils der Isolierung erforderliche Spannung, und zweite opannun.js juellen, die mit je einer der Kolonnen der Speichfei'iinorunuiLj elektrisch verbunden und zur Abgabe einer Spannung geeignet ^inä, die niedriger idv als die sum Serstören des unterhalb des genannten Leiters angeordneten 'i)eils der Isolierung, und cine 'ors'tb "und eine zweite opannungsquelle geeignet sind, zu-3 j-iaon -ie-Spannung abzugeben, die aum Zerstören des genannten. jeiltj -icr Isolierung der gev/älilten Halbleitereinrichtunj der jpeicivoranordnun;j eriorderlich ist.

^t Jpüichvranordnung nach Anspruch 7 oder 8, dadurch --,-e^onniioichnii-:, da.:- die dünne. Isolierschicht eine Dicke im Bereich vor. etwa b0-1000 S hat.

10. Speicheranordnung nach Anspruch 9» dadurch gekenhzeichnet, daß die dü'ine Isolierschicht eine Dicke im Bereich von ^: etwa 100-600 & hat. ■

009845/1797

11.. Speicheranordnung nach. Anspruch 7, dadurch ge :onn- -, daß die zum Zerstören dos unter aera Leiter befindlichen 'Jeils der 'Isolierschicht yji den Leiter angelegte Spannung niedriger ist als 100 T-,. - " - ..■'■. ^; ■

. 12. Speicheranordnung nach ^nsprucii 11, dadurch gekennzeichnet;, daii die zum Zerstören des unter dem Leiter befindlichen Teils der Isolierschicht-an den. Lei feer an.jele^te Spannung in den Ber ei en von etv;a'5-5O V liegt.. .

15. Spei eher anordnung ^"nach: Anspruch 12, düdu/ch r;e.:enniieichne.t, daß' uie sum Zerstören"-dey unter uen Leiter befindlichen l'eils der Isoliersdiiicht an den Leiter angelegte opannurr; in de-i Bereich von etv/a 5*30 V liegt.

00 98 45/ 17 97

BAD QRfGHSAL