DE19843173A1 - Verfahren zum Bilden einer Verdrahtung für eine Halbleitervorrichtung - Google Patents

Verfahren zum Bilden einer Verdrahtung für eine Halbleitervorrichtung

Info

Publication number
DE19843173A1
DE19843173A1 DE19843173A DE19843173A DE19843173A1 DE 19843173 A1 DE19843173 A1 DE 19843173A1 DE 19843173 A DE19843173 A DE 19843173A DE 19843173 A DE19843173 A DE 19843173A DE 19843173 A1 DE19843173 A1 DE 19843173A1
Authority
DE
Germany
Prior art keywords
copper
thin film
semiconductor device
forming
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19843173A
Other languages
English (en)
Inventor
Seung-Yun Lee
Yong-Sup Hwang
Chong-Ook Park
Dong-Won Kim
Sa-Kyun Rha
Jun-Ki Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19843173A1 publication Critical patent/DE19843173A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die vorliegende Erfindung bezieht sich auf eine Halblei­ tervorrichtung und insbesondere auf ein Verfahren zum Bilden einer Verdrahtung für eine Halbleitervorrichtung unter Ver­ wendung von Kupfer, das als Material für Verdrahtungen einer hochintegrierten Hochleistungshalbleitervorrichtung geeignet ist.
Im allgemeinen wurde weitgehend Aluminium als leitendes Material für eine elektrische Verbindung bzw. Verdrahtung hochintegrierter Schaltungen verwendet.
Mit schmaler werdender Breite der Verdrahtung wurde je­ doch der Widerstand von Aluminium wichtig hinsichtlich einer Verzögerung einer Widerstands-Kapazität-Zeit (RC-Zeit) einer Schaltung und, da auch deren Abmessung verringert ist, ist die Konstruktionsvorgabe beschränkt.
Dementsprechend hat vor kurzem Kupfer Aluminium als Ver­ drahtungsmaterial für eine Halbleitervorrichtung ersetzt, da es einen etwa 40% niedrigeren spezifischen Widerstand als Aluminium hat und eine ausgezeichnete Elektromigration auf­ weist. Kupfer wird im allgemeinen durch einen Damaszener- Prozeß gebildet.
Ein Verfahren zum Bilden einer Kupferverdrahtung für ei­ ne herkömmliche Halbleitervorrichtung wird nun mit Verweis auf die beiliegenden Zeichnungen beschrieben.
In Fig. 1 ist eine Isolierschicht 2 auf einem Halblei­ tersubstrat 1 geschaffen, in dem aktive Elemente integriert sind, und in der Isolierschicht 2 ist eine Rille 2a ausgebil­ det. Ein Dünnfilm 3 aus Kupfer wird auf der die Rille 2a ent­ haltenden Isolierschicht 2 durch ein Sputter-Ablagerungs­ verfahren geschaffen. Wenn darauf durch das Sputter-Ablage­ rungsverfahren ständig Kupfer abgelagert wird, um die Rille 2a aufzufüllen, wird hier, wie in Fig. 2 gezeigt, in der Ril­ le 2a ein Hohlraum 5 geschaffen.
Um den Hohlraum 5 in der Rille 2a zu entfernen, wird als nächstes das Halbleitersubstrat 1, auf dem der Dünnfilm 3 aus Kupfer abgelagert ist, in einen Vakuumofen gelegt und für mehr als eine Stunde bei 500°C oder höher in einer Sauer­ stoff/Wasserstoffatmosphäre geglüht. Auf diese Weise läßt man, wie in Fig. 3 gezeigt ist, den Dünnfilm 3 aus Kupfer in den Hohlraum 5 fließen, der in der Rille 2a ausgebildet ist, und die Rille 2a wird folglich ohne jeglichen Hohlraum voll­ kommen gefüllt. Der oben beschriebene Prozeß wird hier ein Cu-Aufschmelzprozeß genannt.
Das herkömmliche Verfahren zum Bilden einer Kupferver­ drahtung für die Halbleitervorrichtung verwendet den Cu-Auf­ schmelzprozeß, der eine Ausglühzeit von mehr als 1 Stunde und eine Temperatur über 500°C in der Sauerstoff/Wasserstoff­ atmosphäre erfordert, um eine gleichmäßige Kupferschicht ohne jeglichen Hohlraum zu schaffen. Dies verringert folglich die Produktivität bei der Herstellung der Halbleitervorrich­ tungen.
Eine Hauptaufgabe der vorliegenden Erfindung besteht demgemäß darin, ein Verfahren zum Bilden einer Verdrahtung für eine Halbleitervorrichtung zu schaffen, das im Vergleich zum Stand der Technik einen abgelagerten Dünnfilm aus Kupfer bei einer niedrigeren Glühtemperatur und in kürzerer Glühzeit aufschmelzt.
Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung dargelegt und zum Teil aus der Beschreibung ersichtlich oder können durch praktische Umset­ zung der Erfindung gelernt werden. Die Ziele und andere Vor­ teile der Erfindung werden durch die insbesondere in der nie­ dergeschriebenen Beschreibung und ihren Ansprüchen sowie den beigefügten Zeichnungen dargelegte Struktur erkannt und er­ halten.
Um diese und andere Vorteile zu erreichen, enthält gemäß dem Zweck der vorliegenden Erfindung, wie sie dargestellt und ausfuhrlich beschrieben wird, ein Verfahren zum Bilden einer Verdrahtung für eine Halbleitervorrichtung die Schritte: Bil­ den einer Isolierschicht mit einer Rille auf einem Halblei­ tersubstrat; Bilden und Ablagern eines Dünnfilms aus Kupfer auf der die Rille enthaltenden Isolierschicht; und Aufschmel­ zen des Dünnfilms aus Kupfer.
Es versteht sich, daß sowohl die vorhergehende allgemei­ ne Beschreibung als auch die folgende ausführliche Beschrei­ bung beispielhaft und erläuternd sind und dazu gedacht sind, eine weitere Erklärung der Erfindung, wie sie beansprucht wird, zu liefern.
Ein Ausführungsbeispiel eines Verfahrens zum Bilden ei­ ner Verdrahtung für eine Halbleitervorrichtung gemäß der vor­ liegenden Erfindung wird im folgenden anhand der beigefügten Zeichnungen ausführlich erklärt. Es zeigen:
Fig. 1 bis 3 senkrechte Schnittdarstellungen, die ein herkömmliches Verfahren zum Bilden einer Kupferverdrahtung für eine Halbleitervorrichtung veranschaulichen;
Fig. 4 und 5 senkrechte Schnittdarstellungen, die ein Verfahren zum Bilden einer Kupferverdrahtung für eine Halb­ leitervorrichtung gemäß der vorliegenden Erfindung veran­ schaulichen; und
Fig. 6 eine Tabelle, die Schmelzpunkte von Kupfer und Kupferhalogenisierungsmaterialien zeigt.
Auf die bevorzugten Ausführungsformen der vorliegenden Erfindung wird nun ausführlich Bezug genommen, von denen Bei­ spiele in den beigefügten Zeichnungen veranschaulicht sind.
Fig. 4 und 5 sind senkrechte Schnittdarstellungen, die ein Verfahren zum Bilden einer Kupferverdrahtung für eine Halbleitervorrichtung gemäß der Erfindung veranschaulichen.
Zunächst ist in Fig. 4 eine Isolierschicht 20 mit einer Rille 21 auf einer Halbleitervorrichtung 10 geschaffen, worin aktive Elemente integriert sind. Auf der die Rille 21 enthal­ tenden Isolierschicht 20 wird durch das Sputter-Ablagerungs­ verfahren ein Dünnfilm 30 aus Kupfer gebildet.
Um die Rille 21 ganz aufzufüllen, wird hier das Halblei­ tersubstrat 10, auf dem der Dünnfilm 30 aus Kupfer abgelagert ist, in einen Vakuumofen gelegt und für weniger als 30 Minu­ ten bei 450°C oder niedriger in einer Halogengasatmosphäre geglüht. Als ein anderes Verfahren zum Auffüllen der Rille 21 wird eine geringe Menge Halogengas hinzugefügt, wenn der Dünnfilm aus Kupfer auf der Isolierschicht gebildet wird, wo­ bei so ein Kupferhalogenisierungsmaterial geschaffen wird, und das resultierende Halbleitersubstrat 10 wird unter der oben beschriebenen Bedingung geglüht. Eine Migration von Kup­ feratomen wird hier erhöht. Der Dünnfilm 30 aus Kupfer wird folglich aufgeschmolzen, und die Rille 21 wird ohne jeglichen Hohlraum wie in Fig. 5 gezeigt aufgefüllt. Von den Halogen­ gasen F2, Cl2, Br, J können F2 und Cl2 im gasförmigen Zustand implantiert werden, wohingegen Br oder J im flüssigen Zustand in einen Druckmischer (engl. bubbler) eingebracht und durch ein Blasenbildungsverfahren unter Verwendung von Ar oder He, die Edelgase sind, oder durch Verwenden von flüssigem MFC und eines Verdampfers im gasförmigen Zustand implantiert werden können. Die Halogengase werden nach dem Glühprozeß durch ei­ nen Reinigungsprozeß entfernt.
Gemäß dem Kupferaufschmelzverfahren in der Halogengas­ atmosphäre wird der Druck des im Ofen implantierten Halogen­ gases unterhalb 10-2 Torr gehalten, und das Kupferhalogeni­ sierungsmaterial wird nur an einer Oberfläche des Dünnfilms aus Kupfer gebildet. Da wie in Fig. 6 gezeigt jeder Schmelz­ punkt der Kupferhalogenisierungsmaterialien erheblich niedri­ ger als der von Kupfer ist, wird das an der Oberfläche des Dünnfilms aus Kupfer gebildete Kupferhalogenisierungsmaterial selbst bei den obigen Glühtemperaturen gewirbelt bzw. fluidi­ siert (engl. fluidized).
Das Prinzip des Kupferaufschmelzverfahrens gemäß der Er­ findung wird nun beschrieben.
Wenn K eine Krümmung eines vorbestimmten Punktes einer Oberfläche des Dünnfilms ist, ist das chemische Potential je­ des Punktes seiner Oberfläche µ = µ0 + KrΩ (worin r eine Oberflächenspannung und Ω ein Atomvolumen ist). Im Fall ei­ nes Ablagerns des Dünnfilms aus Kupfer auf der Oberfläche des Halbleitersubstrats durch das Sputter-Ablagerungsverfahren in Fig. 4 wird, da jeder Punkt des Dünnfilms aus Kupfer eine verschiedene Oberflächenkrümmung aufweist, die Rille infolge einer Oberflächendiffusion von Atomen gemäß einem Gradienten des chemischen Potentials jedes Oberflächenpunktes ohne jeg­ lichen Hohlraum gefüllt, wenn thermische Energie angewandt wird.
Wie oben beschrieben wurde, kann das Verfahren zum Bil­ den einer Verdrahtung für die Halbleitervorrichtung durch Verwenden von Kupfer gemäß der vorliegenden Erfindung den Dünnfilm aus Kupfer, der auf dem Halbleitersubstrat abgela­ gert ist, das eine Oberfläche mit hohen Stufen aufweist, wäh­ rend weniger als 30 Minuten unterhalb von 450°C aufschmelzen, was im Vergleich zum Stand der Technik verbesserte Glühbedin­ gungen darstellt. Durch Verringern des Verbrauchs an thermi­ scher Energie gemäß einem Prozeß bei niedriger Temperatur wird außerdem verhindert, daß durch ein Siliziumsubstrat, Elektroden etc. Kupfer schnell diffundiert, wenn die Verdrah­ tung für die Halbleitervorrichtung gebildet wird. Folglich wird die Produktivität der Halbleitervorrichtungen erhöht.
Der Fachmann erkennt, daß verschiedene Modifikationen und Variationen im Verfahren zum Bilden einer Verdrahtung für die Halbleitervorrichtung der vorliegenden Erfindung vorge­ nommen werden können, ohne vom Geist oder Umfang der Erfin­ dung abzuweichen. Folglich soll die vorliegende Erfindung die Modifikationen und Variationen dieser Erfindung abdecken, vorausgesetzt sie fallen in den Umfang der beigefügten An­ sprüche und ihrer Äquivalente.

Claims (10)

1. Verfahren zum Bilden einer Verdrahtung für eine Halb­ leitervorrichtung (10) mit den Schritten:
Bilden einer Isolierschicht (20) mit einer Rille (21) auf einem Halbleitersubstrat (10);
Bilden eines Dünnfilms (30) aus Kupfer auf der die Rille (21) enthaltenden Isolierschicht (20); und
Aufschmelzen des Dünnfilms (30) aus Kupfer in einer Halo­ gengas enthaltenden Atmosphäre.
2. Verfahren nach Anspruch 1, worin der Dünnfilm (30) aus Kupfer durch ein Sputter-Ablagerungsverfahren, ein Verfahren zur chemischen Abscheidung aus der Gasphase oder ein Verdamp­ fungsverfahren gebildet wird.
3. Verfahren nach Anspruch 1, worin die Schritte zum Bil­ den und Aufschmelzen des Dünnfilms (30) aus Kupfer in einer gleichen Kammer ausgeführt werden.
4. Verfahren nach Anspruch 1, worin der Dünnfilm (30) aus Kupfer bei 450°C oder darunter aufgeschmolzen wird.
5. Verfahren nach Anspruch 1, worin das Halogengas unter F2, Cl2, Br oder J oder einer Kombination davon implantiert wird.
6. Verfahren nach Anspruch 1, worin das Halogengas mit dem Dünnfilm (30) aus Kupfer reagiert, wobei so ein Kupfer­ halogenisierungsmaterial an einer Oberfläche des Dünnfilms (30) aus Kupfer gebildet wird.
7. Verfahren nach Anspruch 5, worin F2 oder Cl2 im gas­ förmigen Zustand implantiert wird.
8. Verfahren nach Anspruch 5, worin Br oder J als Fluid in einen Druckmischer eingebracht und im gasförmigen Zustand durch einen Blasenbildungsprozeß unter Verwendung von Ar und He, die Edelgase sind, oder durch Verwenden von flüssigem MFC und eines Verdampfers im gasförmigen Zustand implantiert wird.
9. Verfahren nach Anspruch 5, worin der Druck der Kammer während des Schritts zum Aufschmelzen des Dünnfilms (30) aus Kupfer unterhalb 10-2 Torr gehalten wird, damit das Kupfer­ halogenisierungsmaterial nur an einer Oberfläche des Dünn­ films (30) aus Kupfer gebildet wird.
10. Verfahren nach Anspruch 1, worin eine geringe Menge an Halogengas hinzugefügt wird, wenn der Dünnfilm (30) aus Kupfer auf der die Rille (21) enthaltenden Isolierschicht (20) abgelagert wird.
DE19843173A 1998-02-07 1998-09-21 Verfahren zum Bilden einer Verdrahtung für eine Halbleitervorrichtung Ceased DE19843173A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003580A KR100259357B1 (ko) 1998-02-07 1998-02-07 반도체 소자의 배선형성방법

Publications (1)

Publication Number Publication Date
DE19843173A1 true DE19843173A1 (de) 1999-08-19

Family

ID=19532693

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843173A Ceased DE19843173A1 (de) 1998-02-07 1998-09-21 Verfahren zum Bilden einer Verdrahtung für eine Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US6057228A (de)
JP (1) JPH11274159A (de)
KR (1) KR100259357B1 (de)
DE (1) DE19843173A1 (de)
TW (1) TW383478B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4669605B2 (ja) * 2000-11-20 2011-04-13 東京エレクトロン株式会社 半導体製造装置のクリーニング方法
US6939796B2 (en) * 2003-03-14 2005-09-06 Lam Research Corporation System, method and apparatus for improved global dual-damascene planarization
JP5023505B2 (ja) * 2006-02-09 2012-09-12 東京エレクトロン株式会社 成膜方法、プラズマ成膜装置及び記憶媒体
JPWO2013047323A1 (ja) 2011-09-30 2015-03-26 株式会社アルバック 半導体装置の製造方法、半導体装置
US8796853B2 (en) * 2012-02-24 2014-08-05 International Business Machines Corporation Metallic capped interconnect structure with high electromigration resistance and low resistivity
US11430692B2 (en) * 2020-07-29 2022-08-30 Taiwan Semiconductor Manufacturing Company Limited Thermally stable copper-alloy adhesion layer for metal interconnect structures and methods for forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098516A (en) * 1990-12-31 1992-03-24 Air Products And Chemicals, Inc. Processes for the chemical vapor deposition of copper and etching of copper
US5144049A (en) * 1991-02-04 1992-09-01 Air Products And Chemicals, Inc. Volatile liquid precursors for the chemical vapor deposition of copper
US5085731A (en) * 1991-02-04 1992-02-04 Air Products And Chemicals, Inc. Volatile liquid precursors for the chemical vapor deposition of copper
US5714418A (en) * 1995-11-08 1998-02-03 Intel Corporation Diffusion barrier for electrical interconnects in an integrated circuit
US5891803A (en) * 1996-06-26 1999-04-06 Intel Corporation Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits
US5968847A (en) * 1998-03-13 1999-10-19 Applied Materials, Inc. Process for copper etch back

Also Published As

Publication number Publication date
US6057228A (en) 2000-05-02
KR100259357B1 (ko) 2000-06-15
JPH11274159A (ja) 1999-10-08
TW383478B (en) 2000-03-01
KR19990069376A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE69832226T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Aluminium-Kontakten oder -vias
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2161055A1 (de) Verfahren zum Niederschlagen eines hitzebeständigen Metalls
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE1302005C2 (de) Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente
DE2236279A1 (de) Verfahren zur herstellung von oberflaechen-feldeffekttransistoren, vorzugsweise komplementaeren oberflaechen-feldeffekttransistoren
DE1614306C3 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE1564412B2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2249832A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE19843173A1 (de) Verfahren zum Bilden einer Verdrahtung für eine Halbleitervorrichtung
DE3525550C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit isoliertem Gate und hoher Ansprechgeschwindigkeit in integrierten Schaltungen hoher Dichte
DE1005647B (de) Verfahren zum Verhindern negativer Leitungskanaele in der p-leitenden Zone eines Germaniumtransistorelementes und ein nach diesem Verfahren hergestelltes Germaniumtransistorelement
DE19822048A1 (de) Verfahren zum Ätzen von Tantaloxidschichten
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1589890B2 (de) Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur
DE3131875A1 (de) "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur"
DE3830131A1 (de) Flip-chip-halbleitereinrichtung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1616293B1 (de) Verfahren zum Verbinden eines Mikroschaltungsplaettchens mit einer Unterlage
DE2900747A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2363269A1 (de) Verfahren zum herstellen einer mehrzahl von p-n uebergaengen in einem einzigen diffusionszyklus
DE3702409A1 (de) Verfahren zur herstellung eines elektrischen widerstandes in einem halbleiterbaustein

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection