DE19840248A1 - Circuit chip with specific pad arrangement - Google Patents
Circuit chip with specific pad arrangementInfo
- Publication number
- DE19840248A1 DE19840248A1 DE1998140248 DE19840248A DE19840248A1 DE 19840248 A1 DE19840248 A1 DE 19840248A1 DE 1998140248 DE1998140248 DE 1998140248 DE 19840248 A DE19840248 A DE 19840248A DE 19840248 A1 DE19840248 A1 DE 19840248A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit chip
- circuit
- connection
- integrated circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
Die vorliegende Erfindung bezieht sich allgemein auf Schal tungschips und die Anordnung von zumindest zwei Anschluß flächen auf denselben und insbesondere auf ultradünne Schal tungschips, die zum Aufbau von flachen Chipkarten oder elek tronischen Etiketten geeignet sind.The present invention relates generally to scarves tung chips and the arrangement of at least two connection surfaces on the same and especially on ultra-thin scarf tung chips that are used to build flat chip cards or elec tronic labels are suitable.
Durch die Entwicklung der kontaktbehafteten und der kontakt losen Chipkarten hat sich ein völlig neuer und schnell wach sender Markt für elektronische Mikro-Systeme ergeben. Inte grierte Schaltungen werden nicht mehr lediglich in Großgerä te oder auch Handsysteme eingebaut, sondern sozusagen "nackt" in Chipkarten. Am Ende dieser Entwicklung steht die sogenannte Wegwerfelektronik, deren erster Vertreter die Te lephonkarte war.By developing the contact and the contact loose chip cards has a completely new and quickly awake transmitter market for electronic micro systems. Inte Integrated circuits are no longer only used in large devices or manual systems installed, but rather, so to speak "naked" in smart cards. At the end of this development is the so-called disposable electronics, the first representative of which is the Te was lephonkarte.
Eine Wegwerfelektronik erfordert preisgünstige Chips bzw. Mikromodule in ökologisch akzeptablen Trägern. Darüberhinaus sind zunehmend flachere Module erforderlich, insbesondere im Falle elektronischer Etiketten, bei denen ein kontaktloses Modul, das aus einer integrierten Schaltung, d. h. einem Schaltungschip, und einer Antennenspule besteht, zwischen zwei Papieren eingebettet wird. Ein solches elektronisches Etikett setzt eine besonders flache Bauform des kontaktlosen Moduls mit einem möglichst geringen Dickenauftrag voraus, um papiertechnische Vorgänge, wie z. B. Bedrucken, Laminieren, usw., nicht zu beeinträchtigen. Neben Papieren können zur Herstellung elektronischer Etiketten auch andere dünne, fle xible Substrate, wie z. B. Polymerfolien, verwendet werden. Der Anwendungsbereich für elektronische Etiketten reicht von der Warenkennzeichnung über Tickets bis hin zu Sicherheits papieren und darüberhinaus bis in die Domäne der heutigen Chipkarten. Disposable electronics require inexpensive chips or Micro modules in ecologically acceptable carriers. Furthermore increasingly flatter modules are required, especially in Case of electronic labels where a contactless Module consisting of an integrated circuit, i.e. H. one Circuit chip, and an antenna coil exists between two papers is embedded. Such an electronic one Label sets a particularly flat design of the contactless Module with the smallest possible thickness order in order to paper-based processes, such as B. printing, laminating, etc., not to be affected. In addition to papers Production of electronic labels also other thin, fle xible substrates, such as. B. polymer films can be used. The application range for electronic labels ranges from goods labeling, tickets and security papers and beyond to the domain of today Smart cards.
An die Kontaktierungstechnologie für solche dünnen Chips ist eine Reihe von speziellen Anforderungen zu stellen. Diese beziehen sich auf einen geringen Preis, einen geringen Ma terialeinsatz, eine leichte Kontaktierbarkeit und vor allem eine geringe Bauhöhe. Letztere ist essentiell, wenn alle Vorteile der Dünnchip-Technologie genutzt werden sollen.There is contacting technology for such thin chips to make a number of special requirements. This refer to a low price, a low measure use of materials, easy contactability and above all a low overall height. The latter is essential if everyone Advantages of thin chip technology are to be used.
Im Gegensatz zu Einzel- und vor allem auch Leistungs-Bauele menten werden integrierte Schaltungen in aller Regel durch planar in einer Ebene, nämlich der Nutzoberfläche des Halb leiters liegende Kontakte, mit der peripheren Beschaltung verbunden. Diese periphere Beschaltung ist im einfachsten Fall durch die Kontaktstifte eines Gehäuses gebildet. Im Falle von speziellen Montagetechniken, beispielsweise der Chip-On-Board-Technologie, ist diese periphere Beschaltung beispielsweise durch Leiterbahnen auf einem Substrat, das im wesentlichen einer üblichen kupferkaschierten Leiterplatte entspricht, gebildet. Hinsichtlich derzeit gängiger Kontak tierungstechniken sei beispielsweise auf den Artikel "Packa ging-Trends: High-Tech im Kleinstformat" H. Reichl u. a., Bauelemente, IC-Packaging, Elektronik 12/1998, verwiesen. Beschrieben werden dort insbesondere Flip-Chip-Bondtechni ken, bei denen die Montage des Chips und die Kontaktierung gleichzeitig erfolgt. Ferner ist dort die Möglichkeit einer Dünnfilmverdrahtung beschrieben. Die Verwendung eines derar tigen Flip-Chip-Verfahrens für kontaktlose Chipkarten ist auch in der DE-A-196 39 902 beschrieben.In contrast to single and especially performance components integrated circuits are generally used planar in one plane, namely the useful surface of the half conductor lying contacts, with the peripheral wiring connected. This peripheral circuit is the simplest Case formed by the contact pins of a housing. in the In the case of special assembly techniques, such as the Chip-on-board technology, this is peripheral wiring for example, by conductor tracks on a substrate that in essentially a conventional copper-clad printed circuit board corresponds, formed. Regarding current contact tation techniques, for example, on the article "Packa went trends: high-tech in the smallest format "H. Reichl et al., Components, IC packaging, electronics 12/1998, referenced. In particular, flip-chip bonding technology is described there ken, where the assembly of the chip and the contacting done simultaneously. There is also the possibility of a Thin film wiring described. The use of a derar term flip chip method for contactless chip cards also described in DE-A-196 39 902.
In der DE-C-44 30 812 ist ein Verfahren zum Herstellen eines ionensensitiven Feldeffekttransistors mit einem Rückseiten kontakt beschrieben. Dort ist ein Verfahren beschrieben, um frei wählbare vertikale Kontakte zwischen der Bauelement ebene und der Rückseitenmetallisierung zu realisieren. Die Kontaktierung der Bauelementebene erfolgt dann ausschließ lich von der Rückseite her, so daß sich die Metallisierung lediglich auf der von der Probenflüssigkeit entfernten Seite befindet, wodurch die Kurzschlußsicherheit erhöht wird. DE-C-44 30 812 describes a method for producing a ion-sensitive field effect transistor with a rear side contact described. There is a procedure described to freely selectable vertical contacts between the component level and the rear side metallization. The Contacting the component level then takes place exclusively Lich from the back, so that the metallization only on the side away from the sample liquid is located, whereby the short-circuit security is increased.
Sämtliche bekannte Kontaktierungsverfahren sind bei der Fer tigung ultraflacher Chipkartenmodule oder elektronischer Etiketten nachteilig, da zum einen exakte Justageverfahren erforderlich sind, und zum anderen die erzeugten Kontaktie rungen eine weitere Verringerung der Dicke von derartigen Modulen verhindern.All known contacting methods are at Fer production of ultra-flat chip card modules or electronic Labels disadvantageous because, on the one hand, an exact adjustment process are required, and secondly, the contact generated a further reduction in the thickness of such Prevent modules.
Die planare Kontaktanordnung herkömmlicher integrierter Schaltungen ist in deren planartechnischer Herstellung be gründet. Diese beruht auf dem einseitigen Zugriff auf die Oberfläche und deren Strukturierung mittels lithographischer Verfahren. Übliche integrierte Schaltungen weisen in aller Regel von einigen 10 bei Speichern bis zu mehreren 100 An schlüssen bei komplexen Logikbausteinen auf, die als soge nannte Anschluß-Pads meist am Rande der integrierten Schal tungen angeordnet sind. Typische Anschlußflächenabmessungen liegen im Bereich von 70 µm, um die Anforderungen an die Justiergenauigkeit bei einem Testen und bei der Kontaktie rung in erträglichen Grenzen zu halten.The planar contact arrangement of conventional integrated Circuits is in their planar-technical manufacture founds. This is based on unilateral access to the Surface and its structuring by means of lithographic Method. Common integrated circuits show in all Rule of a few 10 for memories up to several 100 An reveal complex logic modules that are known as so-called called connection pads mostly on the edge of the integrated scarf lines are arranged. Typical pad dimensions are in the range of 70 µm to meet the requirements of the Adjustment accuracy for testing and contacting keep within tolerable limits.
Bei für eine Wegwerfelektronik geeigneten Schaltungschips stellen sich weitgehend andere Anforderungen. Beispielsweise besitzen integrierte Schaltungen für Transpondermodule als einzige periphere Beschaltung eine großflächige Induktivi tät, d. h. eine Antennenspule und/oder eine Kapazität, d. h. einen Dipol. Die Dicke dieser externen Anschlußelemente liegt typischerweise bei einigen Mikrometern. Mittels der externen Anschlußelemente bezieht die integrierte Schaltung ihre Betriebsenergie aus einem externen Hochfrequenzfeld und tauscht Daten mit diesem Hochfrequenzfeld aus. Im einfach sten Fall erfolgt dieser Datenaustausch durch eine Daten speicher-programmierte Dämpfung des Antennenkreises. Der An tennenkreis bildet zusammen mit einem integrierten Kondensa tor und einem Widerstand, der durch einen Transistor, der öffnet und schließt und damit den Schwingkreis dämpft, einen Resonanzkreis. Folglich benötigt eine solche integrierte Schaltung für einen Einsatz in einem Transpondermodul le diglich zwei externe Anschlüsse. Hierbei stellen sich kaum Probleme hinsichtlich einer Erwärmung, da die in der inte grierten Schaltung umgesetzte Energie dem Strahlungsfeld des Schreib-Lesegeräts entstammt, entsprechend dem Raumwinkel relativ gering ist und zudem nur über kurze Zeit anliegt.With circuit chips suitable for disposable electronics there are largely different requirements. For example have integrated circuits for transponder modules as only peripheral wiring a large-area inductor act, d. H. an antenna coil and / or a capacitance, d. H. a dipole. The thickness of these external connectors is typically a few micrometers. By means of the The integrated circuit obtains external connection elements their operating energy from an external radio frequency field and exchanges data with this radio frequency field. Im simple At best, this data exchange takes place through data memory-programmed attenuation of the antenna circuit. The An Tennenkreis forms together with an integrated condenser gate and a resistor through a transistor that opens and closes and thus dampens the resonant circuit, one Resonance circuit. Consequently, such an integrated one needs Circuit for use in a transponder module le only two external connections. Here hardly pose Problems with heating, as the inte grierte circuit converted energy the radiation field of the Read / write device comes from, according to the solid angle is relatively small and is only present for a short time.
Seit langem wird die Rückseite herkömmlicher Schaltungschips mit metallischen Belägen versehen, um zum einen definierte Potentialverhältnisse und einen Ohmschen Kontakt zu errei chen, und um zu anderen diverse Lötverfahren einsetzen zu können. Für diese Metallisierung kommt eine Vielzahl von Me tallen in Frage, die nach ihren Eigenschaften ausgewählt und kombiniert werden. Diese Eigenschaften sind beispielsweise die Bildung eines niedrigschmelzenden Eutektikums, das Le gierungsverhalten, das Benetzungsverhalten, das Korrosions verhalten, das Verhalten als Diffusionsbarriere sowie die mechanische Belastbarkeit. Typische bekannte Schichtauf bauten bestehen aus Kombinationen von Ti, TiN, W, Ni, Al, Au, Cr.The back of conventional circuit chips has long been provided with metallic coverings on the one hand to defined To achieve potential relationships and an ohmic contact chen, and in order to use various soldering methods to others can. A large number of Me come for this metallization tallen in question, which are selected according to their properties and be combined. These properties are, for example the formation of a low-melting eutectic, the Le alloying behavior, wetting behavior, corrosion behavior, the behavior as a diffusion barrier as well as the mechanical resilience. Typical well-known layer layer buildings consist of combinations of Ti, TiN, W, Ni, Al, Au, Cr.
Überdies besteht die übliche Funktion eines Rückseitenkon takts bei konventionell gehäusten Chips darin, eine mecha nisch und vor allem auch thermisch gut leitende Verbindung mit dem Gehäuse herzustellen.In addition, there is the usual function of a backside con clocks in conventionally packaged chips, a mecha nisch and above all also thermally good conductive connection to manufacture with the housing.
Die Aufgabe der vorliegenden Erfindung besteht darin, einen Schaltungschip mit einer spezifischen Anschlußflächenanord nung zu schaffen, der die einfache und kostengünstige Ferti gung ultraflacher Chipkarten oder elektronischer Etiketten ermöglicht.The object of the present invention is a Circuit chip with a specific pad arrangement to create the simple and inexpensive produc ultra-flat chip cards or electronic labels enables.
Diese Aufgabe wird durch einen Schaltungschip gemäß Anspruch 1 gelöst.This object is achieved by a circuit chip according to claim 1 solved.
Die vorliegende Erfindung schafft einen Schaltungschip aus einem halbleitenden Substrat mit einer Vorderseite und einer Rückseite, wobei in der Vorderseite des halbleitenden Sub strats eine integrierte Schaltung mit einer Mehrzahl von Bauelementen definiert ist, mit zumindest zwei Anschlußflä chen zur Kontaktierung von Anschlüssen der integrierten Schaltung, wobei zumindest eine der Anschlußflächen auf der Vorderseite des Halbleitersubstrats und zumindest eine der Anschlußflächen auf der Rückseite des Halbleitersubstrats angeordnet ist.The present invention provides a circuit chip a semiconducting substrate with a front and a Back, being in the front of the semiconducting sub strats an integrated circuit with a plurality of Components is defined, with at least two connecting surfaces Chen for contacting connections of the integrated Circuit, with at least one of the pads on the Front of the semiconductor substrate and at least one of the Pads on the back of the semiconductor substrate is arranged.
Bei bevorzugten Ausführungsbeispielen weist die integrierte Schaltung zwei zur Signaleinkopplung oder Signalauskopplung dienende und ohne Beeinträchtigung der Funktion der inte grierten Schaltung vertauschbare Anschlüsse auf, wobei einer derselben mit der auf der Vorderseite angeordneten Anschluß fläche verbunden ist, während der andere derselben mit der auf der Rückseite angeordneten Anschlußfläche verbunden ist. Die beiden Anschlußflächen sind somit als elektrisch gleich wertig anzusehen. Bei der Verwendung des erfindungsgemäßen Schaltungschips für ein Transpondermodul besitzt derselbe somit lediglich zwei Anschlußflächen, von denen einer auf der Vorderseite angeordnet ist und dieselbe im wesentlichen bedeckt, während der andere auf der Rückseite angeordnet ist und dieselbe im wesentlichen bedeckt.In preferred embodiments, the integrated Circuit two for signal coupling or signal coupling serving and without impairing the function of the inte circuit interchangeable connections, one the same with the connection arranged on the front area is connected while the other of them is connected to the arranged on the back pad is connected. The two pads are therefore electrically the same worth looking at. When using the invention Circuit chips for a transponder module have the same thus only two pads, one of which on the front is arranged and the same essentially covered, while the other is arranged on the back and essentially covered it.
Wie oben angegeben, werden die metallischen Kontakte vor zugsweise großflächig ausgeführt, wobei sie maximal die ge samte Chipfläche einnehmen. Dadurch ergibt sich eine sehr einfache und damit unpräzise Justage und Kontaktierung mit geringem Übergangswiderstand. Ein geringer Übergangswider stand ist erforderlich, um die im Resonanzfall relativ hohen Ströme im Schwingkreis zu leiten. Diese bestimmen die Spu lengüte, die im Sinne einer engbandigen Resonanz möglichst hoch sein sollte.As stated above, the metallic contacts are in front preferably carried out over a large area, with a maximum of ge occupy the entire chip area. This results in a very simple and therefore imprecise adjustment and contact with low contact resistance. A little transition resistance is required to the relatively high in the case of resonance Conduct currents in the resonant circuit. These determine the mood quality, in the sense of a narrow-band resonance if possible should be high.
Die erfindungsgemäße Anordnung der Anschlußflächen ermög licht beispielsweise beim Einsatz des Schaltungschips in ei nem Transpondermodul eine möglichst flache Verbindung der Anschlußflächen mit den peripheren Komponenten, wobei, wie oben angegeben, bei einem Transpondermodul im Regelfall zwei Anschlüsse genügen, um sowohl die Energieversorgung als auch den bidirektionalen Datenfluß sicherzustellen. Somit ist ein extrem flaches Transpondermodul mit einer Gesamtdicke im Be reich von 10 µm realisierbar. Dadurch ist der Einbau in oder zwischen dünne Substrate möglich. Insbesondere ermöglicht der erfindungsgemäße Aufbau des Schaltungschips ein sehr massearmes Mikromodul, was eine Rolle bei den Materialkosten und insbesondere bei der Entsorgung im Falle einer Wegwerf elektronik spielt. Bei der geringen Dicke des Schaltungs chips, typischerweise im Bereich von 10 µm, kann ein Kontakt durch eine Anzahl von Verfahren auf die Rückseite des Schal tungschips geführt werden. Überdies liefert das Vorsehen ei ner Anschlußfläche auf der Vorderseite und einer Anschluß fläche auf der Rückseite des Schaltungschips eine Maximie rung der durch die Anschlußflächen besetzten Fläche, so daß der Bondprozeß sowohl vereinfacht als auch beschleunigt durchgeführt werden kann.The arrangement of the pads possible light, for example, when using the circuit chip in egg nem transponder module as flat a connection of the Pads with the peripheral components, where, like specified above, usually two for a transponder module Connections are sufficient to both the energy supply as well ensure the bidirectional data flow. So is a extremely flat transponder module with a total thickness in the loading realizable from 10 µm. This makes installation in or possible between thin substrates. In particular enables the construction of the circuit chip according to the invention a very low-mass micro module, which plays a role in material costs and especially when it comes to disposal in the event of a throwaway electronics plays. With the small thickness of the circuit chips, typically in the range of 10 µm, can be a contact through a number of procedures on the back of the scarf tung chips. Moreover, the provision provides ner pad on the front and a connector area on the back of the circuit chip a Maximie tion of the area occupied by the connection surfaces, so that the bonding process is both simplified and accelerated can be carried out.
Bei bevorzugten Ausführungsbeispielen der vorliegenden Er findung werden die beiden Kontakte elektrisch gleichwertig ausgebildet, so daß die Einbau-Orientierung hinsichtlich der Ausrichtung der Oberseite bzw. der Unterseite beliebig ist. Weiterhin können großflächige Metallisierungen auf der Vor derseite bzw. der Rückseite weitere Aufgaben übernehmen, beispielsweise als Lichtschutz, als Abschirmung, als Poten tialausgleich, als Korrosionsschutz, als Ansatzfläche für eine magnetische oder elektrostatische Handhabung, usw.In preferred embodiments of the present Er the two contacts are electrically equivalent trained so that the installation orientation with respect to Alignment of the top or bottom is arbitrary. Furthermore, large-area metallizations on the front on the side or the back take on further tasks, for example as light protection, as shielding, as pots tial compensation, as corrosion protection, as a base for magnetic or electrostatic handling, etc.
Überdies wird durch die auf unterschiedlichen Hauptoberflä chen liegenden Anschlußflächen die Gefahr von Kurzschlüssen durch ineinander fließende Leitkleber und dergleichen besei tigt.In addition, due to the different main surfaces Chen lying pads the risk of short circuits by flowing conductive adhesive and the like does.
Somit eignet sich der erfindungsgemäße Schaltungschip ins besondere zum Einbau in ein Isolationssubstrat, derart, daß beide Hauptoberflächen des Chips im wesentlichen bündig mit den Hauptoberflächen des Isolationssubstrats sind. Vorzugs weise kann auf der Unterseite des Isolationssubstrats eine ganzflächige Metallisierung vorgesehen sein, wodurch eine Kontaktierung des auf der Unterseite des Schaltungschips vorgesehenen Anschlußfläche realisiert wird. Die Kontaktie rung der auf der Oberseite des Schaltungschips angeordneten Anschlußfläche kann mittels einer strukturierten Metalli sierung, die auf diese Oberfläche des Isolationssubstrates und des Schaltungschips aufgebracht wird, erfolgen.The circuit chip according to the invention is thus suitable especially for installation in an insulation substrate, such that both main surfaces of the chip essentially flush with the main surfaces of the insulation substrate. Preferential one can on the underside of the insulation substrate full-area metallization can be provided, whereby a Contacting the on the bottom of the circuit chip provided pad is realized. The contact tion on the top of the circuit chip The pad can be made using a structured metal sation on this surface of the insulation substrate and the circuit chip is applied.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeich nungen näher erläutert. Es zeigen:Preferred embodiments of the present invention are referred to below with reference to the attached drawing nations explained in more detail. Show it:
Fig. 1 schematisch eine Querschnittansicht eines erfin dungsgemäßen Schaltungschips; Fig. 1 shows schematically a cross-sectional view of an inventive circuit chip;
Fig. 2 eine schematische Querschnittansicht eines Trans pondermoduls, das einen erfindungsgemäßen Schal tungschip enthält; und Fig. 2 is a schematic cross-sectional view of a trans ponder module containing a device chip according to the invention; and
Fig. 3 eine schematische Darstellung zur Veranschauli chung, wie eine Metallisierung auf die Rückseite des Schaltungschips geführt werden kann. Fig. 3 is a schematic representation to illustrate how a metallization can be performed on the back of the circuit chip.
In Fig. 1 ist schematisch ein einfaches Ausführungsbeispiel eines erfindungsgemäßen Schaltungschips dargestellt. In der Nutzseite eines halbleitenden Substrats 2 ist eine inte grierte Schaltung 4 mit einer Mehrzahl von Bauelementen ge bildet. Das halbleitende Substrat 2 weist beispielsweise ei ne Dicke von 10 µm auf. Auf die Oberseite und der Unterseite des halbleitenden Substrats 2 sind jeweils dünne Passivie rungsschichten 6 und 8 aufgebracht. Auf diesen Passivie rungsschichten 6 und 8 ist jeweils eine Metallschicht 10 und 12 einer Dicke von typischerweise 0,5 µm vorgesehen. Die Me tallschicht 10 ist über eine leitfähige Verbindung 14 mit der integrierten Schaltung in dem halbleitenden Substrat 2 verbunden. Ebenso ist die Metallschicht 12 auf eine belie bige geeignete Art und Weise mit der integrierten Schaltung 4 verbunden, wie schematisch durch eine gestrichelt darge stellte Verbindung 16 gezeigt ist. Die Metallschichten 10 und 12 sind vorzugsweise mit zwei zur Signaleinkopplung oder Signalauskopplung dienenden Anschlüssen der integrierten Schaltung verbunden, die ohne Beeinträchtigung der inte grierten Schaltung vertauschbar sind, so daß der Schaltungs chip in einer beliebigen Ausrichtung mittels der Anschluß flächen 10 und 12 extern kontaktiert werden kann. Die Pas sivierungsschichten 6 und 8 dienen zur Isolation des Halb leitersubstrats 2 von den Anschlußflächen, die durch die Metallschichten 10 und 12 gebildet sind. Dabei ist anzumer ken, daß die Passivierungsschicht 8 nicht notwendigerweise vorhanden ist, wie nachfolgend ausführlicher erläutert wird.In Fig. 1, a simple embodiment of a circuit chip according to the invention is shown schematically. In the useful side of a semiconducting substrate 2 , an integrated circuit 4 is formed with a plurality of components. The semiconducting substrate 2 has, for example, a thickness of 10 μm. Thin passivation layers 6 and 8 are applied to the top and bottom of the semiconducting substrate 2 , respectively. On these passivation layers 6 and 8 , a metal layer 10 and 12 each having a thickness of typically 0.5 μm is provided. The metal layer 10 is connected via a conductive connection 14 to the integrated circuit in the semiconducting substrate 2 . Likewise, the metal layer 12 is connected to the integrated circuit 4 in any suitable manner, as is shown schematically by a connection 16 shown in broken lines. The metal layers 10 and 12 are preferably connected to two serving for signal coupling or signal coupling connections of the integrated circuit, which are interchangeable without affecting the inte grated circuit, so that the circuit chip in any orientation by means of the connection surfaces 10 and 12 can be contacted externally . The Pas sivierungsschichten 6 and 8 serve to isolate the semiconductor substrate 2 from the pads, which are formed by the metal layers 10 and 12 . It is to be noted that the passivation layer 8 is not necessarily present, as will be explained in more detail below.
Die Metallschichten 10 und 12 können aus einem beliebigen Metall nach Vorgabe der Halbleitertechnik bestehen und mit tels der dort verwendeten Verfahren hergestellt werden. Bei spielhafte Metalle sind Al, W, Cr, Ti, TiN, Cu oder Au, so wie Legierungen und Kombinationen derselben.The metal layers 10 and 12 can consist of any metal according to the specifications of semiconductor technology and can be produced by means of the methods used there. Examples of playful metals are Al, W, Cr, Ti, TiN, Cu or Au, as well as alloys and combinations thereof.
Die in Fig. 1 schematisch bei 16 dargestellte leitfähige Verbindung kann auf unterschiedliche Arten realisiert sein. Beispielsweise kann dieselbe durch eine Durchkontaktierung bis zu einem geeignet dotieren Bereich der integrierten Schaltung implementiert sein. Alternativ kann diese leitfä hige Verbindung über auf zumindest einer Seitenfläche des halbleitenden Substrats 2 vorgesehene leitfähige Strukturen realisiert sein, wobei dann auf der Nutzseite des Halblei tersubstrats zwei mehrlagige Metallisierungen vorgesehen sein können, die zur Verbindung der auf der Seitenfläche des Halbleitersubstrats vorgesehenen leitfähigen Strukturen mit einem entsprechenden Anschlußbereich der integrierten Schal tung dienen.The conductive connection shown schematically at 16 in FIG. 1 can be implemented in different ways. For example, it can be implemented through a plated-through hole up to a suitably doped region of the integrated circuit. Alternatively, this conductive connection can be realized via conductive structures provided on at least one side surface of the semiconducting substrate 2 , two multilayer metallizations then being provided on the useful side of the semiconductor substrate, which are used to connect the conductive structures provided on the side surface of the semiconductor substrate to one corresponding connection area of the integrated circuit serve.
Eine Durchkontaktierung zur leitfähigen Verbindung der Me tallschicht 12 kann ebenfalls bis zu einer Metallisierungs ebene einer Mehrzahl von Metallisierungsebenen auf der Nutz seite des halbleitenden Substrats 2 durchgeführt werden. Da zu wird oder werden zunächst ein oder mehrere Kontaktlöcher geätzt, deren Tiefe der späteren Chipdicke entspricht. Soll eine galvanische Trennung zwischen dem halbleitenden Sub strat 2 und der Rückseitenmetallisierung 12 erfolgen, wird nachfolgend Plasmaoxid isotrop in dem Kontaktloch zur seit lichen Isolation abgeschieden. Dieses Oxid wird nachfolgend am Boden des Lochs anisotrop geätzt, woraufhin das Loch mit einem Metall aufgefüllt wird, vorzugsweise Wolfram. Im An schluß daran wird das halbleitende Substrat vorzugsweise noch im Waferverbund gedünnt, bis das halbleitende Substrat die gewünschte Dicke hat und der Kontaktstift freigelegt ist. Im Anschluß daran wird die Rückseite mit einem der oben genannten Metalle metallisiert. Dieses Verfahren ist spe ziell für extrem dünne Chips geeignet, während sich dicke Chips aufgrund des begrenzten, ätztechnisch zu erreichenden Aspektverhältnisses für dieses Verfahren weniger eignen.A plated-through hole for the conductive connection of the metal layer 12 can likewise be carried out up to a metallization level of a plurality of metallization levels on the useful side of the semiconducting substrate 2 . Since one or more contact holes are or will be etched, the depth of which corresponds to the later chip thickness. If there is to be a galvanic separation between the semiconducting substrate 2 and the rear metallization 12 , plasma oxide is subsequently deposited isotropically in the contact hole for isolation. This oxide is subsequently anisotropically etched at the bottom of the hole, whereupon the hole is filled with a metal, preferably tungsten. In conclusion, the semiconducting substrate is preferably still thinned in the wafer assembly until the semiconducting substrate has the desired thickness and the contact pin is exposed. The back is then metallized with one of the metals mentioned above. This method is especially suitable for extremely thin chips, while thick chips are less suitable for this method due to the limited aspect ratio that can be achieved by etching.
Eine weitere Möglichkeit besteht darin, vollständig auf eine zusätzliche galvanische Trennung zwischen der Rückseitenme tallisierung 12 und dem halbleitenden Substrat 2 zu verzich ten. In diesem Fall ist die Passivierungsschicht 8 auf der Rückseite des halbleitenden Substrats 2 überflüssig. Somit ist die Rückseitenmetallisierung 12 direkt mit dem Substrat verbunden, wobei darauf geachtet werden muß, das ein ausrei chend guter Ohmscher Kontakt zwischen der Metallisierungs schicht 12 und dem halbleitenden Substrat hergestellt wird. Um einen solchen guten Ohmschen Kontakt zu realisieren muß eine Prozessierung an dünnen und mechanisch nicht mehr frei handhabbaren Wafern erfolgen, wobei diese Prozessierung mög licherweise Temperaturschritte bis zu 450°C implizieren kann, die von dünnen Wafern und insbesondere den darin ent haltenen Bauelementen nicht ohne weiteres toleriert werden. Als Verfahren zur Erzielung guter Ohmscher Kontakte auf der Rückseite gedünnter Wafer kommen eine Ionenimplantation ver bunden mit einem Kurzzeit-Ausheilverfahren (RTP (RTP = rapid thermal processing), z. B. per Laser) in Frage. Derartige mehr oder weniger transiente Verfahren können auch an einem, etwa mittels organischen Klebern auf einem Handlingwafer be festigten Dünnchip-Wafer vorteilhaft angewandt werden. Nach dieser Prozessierung wird dann die Rückseitenmetallisierung aufgebracht. Another possibility is to completely dispense with an additional galvanic isolation between the rear side metalization 12 and the semiconducting substrate 2. In this case, the passivation layer 8 on the rear side of the semiconducting substrate 2 is unnecessary. Thus, the rear side metallization 12 is connected directly to the substrate, care being taken to ensure that a sufficiently good ohmic contact between the metallization layer 12 and the semiconducting substrate is produced. In order to realize such a good ohmic contact, processing must be carried out on thin and mechanically no longer manageable wafers, this processing possibly implying temperature steps up to 450 ° C, which of thin wafers and in particular the components contained therein, are not readily possible be tolerated. Ion implantation combined with a short-term annealing process (RTP (RTP = rapid thermal processing), e.g. by laser) can be used as a method to achieve good ohmic contacts on the back of thinned wafers. Such more or less transient methods can also be used advantageously on a thin-chip wafer that is consolidated, for example by means of organic adhesives, on a handling wafer. After this processing, the backside metallization is then applied.
Ist, wie oben beschrieben, die Rückseitenmetallisierung 12 direkt mit dem halbleitenden Substrat 2 verbunden, muß selbstverständlich eine geeignete Isolierung des Halbleiter substrats 2 von der integrierten Schaltung 4 gegeben sein. Eine solche Isolierung kann zweckmäßigerweise durch sperren de Diodenstrecken zu den üblicherweise verwendeten CMOS-Wan nen der integrierten Schaltung realisiert werden.Is, as described above, the rear side metallization 12 directly connected to the semiconducting substrate 2 , of course, a suitable insulation of the semiconductor substrate 2 must be given by the integrated circuit 4 . Such isolation can be advantageously implemented by blocking the diode paths to the CMOS tubs normally used in the integrated circuit.
Alternativ könnte eine leitfähige Verbindung der Rückseiten metallisierung 12 zu der integrierten Schaltung 4 durch das Vorsehen geeignet dotierter leitfähiger Bereiche realisiert werden.Alternatively, a conductive connection of the rear side metallization 12 to the integrated circuit 4 could be realized by the provision of suitably doped conductive areas.
In Fig. 2 ist ein Transpondermodul dargestellt, das einen erfindungsgemäßen Schaltungschip enthält. Der Schaltungschip 20 ist dabei in eine Ausnehmung eines Isolationssubstrats 22 derart eingebracht, daß beide Hauptoberflächen des Schal tungschips 20 im wesentlichen bündig zu den Hauptoberflächen des Isolationssubstrats 22 sind. Auf der Rückseite des Iso lationssubstrats 22 ist vorzugsweise ganzflächig eine Metal lisierungsschicht 24 vorgesehen. Auf der Vorderseite des Isolationssubstrats 22 sowie auf Teilen des Schaltungschips 20 ist eine strukturierte Metallisierung 26 vorgesehen, die eine Antenneneinrichtung in der Form einer Spule definiert. Ein Anschlußende 28 der Spule ist leitfähig mit dem Vorder seitenkontakt (in Fig. 2 nicht dargestellt) des Schaltungs chips 20 verbunden. Ein zweites Anschlußende 30 der struktu rierten Metallisierung 26 ist über eine Durchkontaktierung 32 durch das Isolationssubstrat 22 mit der auf der Rückseite des Isolationssubstrats 22 vorgesehenen Metallisierungs schicht 24 verbunden. Die Metallisierungsschicht 24 kontak tiert die Rückseitenanschlußfläche (in Fig. 2 nicht darge stellt) des Schaltungschips 20, so daß diese Rückseitenan schlußfläche über die Metallisierungsschicht 24 sowie die Durchkontaktierung 32 mit dem zweiten Anschlußende 30 der strukturierten Metallisierungsschicht verbunden ist. Es ist somit offensichtlich, daß der Schaltungschip gemäß der vor liegenden Erfindung eine überaus einfache Kontaktierung er möglicht und überdies die Erstellung eines flachen Transpon dermoduls einer Dicke zwischen 10 und 50 µm, möglicherweise darunter bis zu 5 µm, ermöglicht. Die Kontaktierung zwischen dem Anschlußende 28 der strukturierten Metallisierung 26 und die Kontaktierung zwischen der Metallisierungsschicht 24 und dem Schaltungschip 20 können mittels beliebiger bekannter Kontaktierungsverfahren durchgeführt werden.In FIG. 2 a transponder module is shown which includes a circuit chip according to the invention. The circuit chip 20 is inserted into a recess of an insulating substrate 22 such that both major surfaces of the TIC chip 20 are substantially flush with the major surfaces of the insulation substrate 22nd On the back of the insulation substrate 22 , a metallization layer 24 is preferably provided over the entire surface. A structured metallization 26 , which defines an antenna device in the form of a coil, is provided on the front side of the insulation substrate 22 and on parts of the circuit chip 20 . A connection end 28 of the coil is conductively connected to the front side contact (not shown in FIG. 2) of the circuit chip 20 . A second connection end 30 of the structured metallization 26 is connected via a via 32 through the insulation substrate 22 to the metallization layer 24 provided on the rear side of the insulation substrate 22 . The metallization layer 24 contacts the rear side connection area (not shown in FIG. 2) of the circuit chip 20 , so that this rear side connection area is connected via the metallization layer 24 and the via 32 to the second connection end 30 of the structured metallization layer. It is therefore obvious that the circuit chip according to the prior invention allows an extremely simple contacting and also the creation of a flat transpon dermoduls a thickness between 10 and 50 microns, possibly including up to 5 microns. The contacting between the connection end 28 of the structured metallization 26 and the contacting between the metallization layer 24 and the circuit chip 20 can be carried out by any known contacting method.
Fig. 3 zeigt eine schematische Darstellung, wie bei der Her stellung der Schaltungschips bereits eine leitfähige Struk tur auf den Rändern eines Schaltungschips durchgeführt wer den kann, um eine leitfähige Verbindung zur Rückseite her zustellen. In Fig. 3 sind zwei Halbleiterchips 40 darge stellt, die auf einen Hilfsträger 42 aufgebracht sind. Die integrierten Schaltungen sind dabei bei den in Fig. 3 ge zeigten Chips 40 in den oberen Bereichen derselben gebildet. Die Vereinzelung der Chips erfolgt mittels eines anisotropen KOH-Ätzens, wodurch die dargestellten 54-Grad-Kanten bewirkt werden. Auf diese abgeschrägten Kanten kann nun vorteilhaft optional zunächst eine Isolation 44 und nachfolgend eine Me tallisierung 46 aufgebracht werden, um die angesprochene leitfähige Verbindung zur Rückseite des Schaltungschips her zustellen. Fig. 3 shows a schematic representation of how a conductive structure is already carried out on the edges of a circuit chip in the manufacture of the circuit chips, in order to establish a conductive connection to the rear side. In Fig. 3, two semiconductor chips 40 are Darge, which are applied to an auxiliary carrier 42 . The integrated circuits are formed in the ge shown in Fig. 3 chips 40 in the upper regions thereof. The chips are separated by means of an anisotropic KOH etching, which causes the 54-degree edges shown. On these bevelled edges, an insulation 44 and subsequently a metalization 46 can now advantageously be optionally applied in order to produce the aforementioned conductive connection to the rear of the circuit chip.
Ein Transpondermodul, wie es beispielsweise in Fig. 2 darge stellt ist, kann beispielsweise folgende Kenngrößen besit zen: Frequenz 13 MHz, L = 4 nH, C = 30 pF, Schwingkreisgüte < 20. Die Spulenfläche kann ca. 2 bis 100 Quadratzentimeter betragen. Wie bereits ausgeführt wurde, soll die Dicke des Moduls in einem Bereich von 10 µm liegen. Diese geringe Dicke ermöglicht ausreichend geringe Widerstandswerte auch bei den in der CMOS-Technik üblichen Substratdotierungen von 1014 cm-3, was zu einem spezifischen Widerstand von 1 bis 10 Ohmcm führt. Dieser Serienwiderstand des Substrats geht bei einer direkten Kontaktierung der Rückseitenanschlußfläche durch dasselbe in den Schwingkreiswiderstand ein und muß möglichst niedrig sein, um eine ausreichende Spulengüte zu gewährleisten.A transponder module, as shown for example in FIG. 2, can have the following parameters, for example: frequency 13 MHz, L = 4 nH, C = 30 pF, resonant circuit quality <20. The coil area can be approximately 2 to 100 square centimeters. As already stated, the thickness of the module should be in a range of 10 µm. This small thickness enables sufficiently low resistance values even with the substrate doping of 10 14 cm -3 common in CMOS technology, which leads to a specific resistance of 1 to 10 Ohmcm. This series resistance of the substrate enters into the resonant circuit resistance when it makes direct contact with the rear side connection area and must be as low as possible in order to ensure sufficient coil quality.
Der Schaltungschip gemäß der vorliegenden Erfindung weist ein halbleitendes Substrat aus, das vorzugsweise aus mono kristallinem oder polykristallinem Silizium besteht. Jedoch kann das halbleitende Substrat auch durch andere Halbleiter bzw. Verbindungshalbleiter, z. B. Galliumarsenid, gebildet sein. Ferner kann das halbleitende Substrat durch halblei tende Polymere realisiert sein.The circuit chip according to the present invention has a semiconducting substrate, which is preferably made of mono crystalline or polycrystalline silicon. However can the semiconducting substrate by other semiconductors or compound semiconductors, for. B. gallium arsenide his. Furthermore, the semiconducting substrate can be made of semi-lead tend polymers be realized.
Claims (8)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1998140248 DE19840248A1 (en) | 1998-09-03 | 1998-09-03 | Circuit chip with specific pad arrangement |
| PCT/EP1999/006471 WO2000014681A2 (en) | 1998-09-03 | 1999-09-02 | Circuit chip comprising a specific connection area configuration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1998140248 DE19840248A1 (en) | 1998-09-03 | 1998-09-03 | Circuit chip with specific pad arrangement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19840248A1 true DE19840248A1 (en) | 2000-03-16 |
Family
ID=7879729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1998140248 Withdrawn DE19840248A1 (en) | 1998-09-03 | 1998-09-03 | Circuit chip with specific pad arrangement |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE19840248A1 (en) |
| WO (1) | WO2000014681A2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10120408A1 (en) * | 2001-04-25 | 2002-10-31 | Infineon Technologies Ag | Electronic component with semiconductor chips and electronic assembly made of stacked semiconductor chips |
| DE10161043A1 (en) * | 2001-12-12 | 2003-07-03 | Infineon Technologies Ag | chip system |
| US6715675B1 (en) | 2000-11-16 | 2004-04-06 | Eldat Communication Ltd. | Electronic shelf label systems and methods |
| US6770186B2 (en) | 2001-11-13 | 2004-08-03 | Eldat Communication Ltd. | Rechargeable hydrogen-fueled motor vehicle |
| DE10358282A1 (en) * | 2003-12-12 | 2005-07-28 | Georg Bernitz | Component and method for its production |
| US7074509B2 (en) | 2001-11-13 | 2006-07-11 | Eldat Communication Ltd. | Hydrogen generators for fuel cells |
| DE102006048583B3 (en) * | 2006-10-13 | 2008-01-31 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Component has two connections and four side surfaces with contact areas, where two side surfaces are opposite to each other, and contact areas of opposite side surfaces are connected with different connections |
| US7537963B2 (en) | 2003-11-28 | 2009-05-26 | Georg Bernitz | Device and method for manufacturing the same |
| US20110316156A1 (en) * | 2010-06-24 | 2011-12-29 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming RDL Along Sloped Side Surface of Semiconductor Die for Z-Direction Interconnect |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4249299A (en) * | 1979-03-05 | 1981-02-10 | Hughes Aircraft Company | Edge-around leads for backside connections to silicon circuit die |
| CH661816A5 (en) * | 1980-11-21 | 1987-08-14 | Gao Ges Automation Org | CARRIER WITH AN IC COMPONENT. |
| WO1993018485A1 (en) * | 1992-03-09 | 1993-09-16 | Control Module Inc. | Identification means with integral memory device |
| WO1997035273A2 (en) * | 1996-03-15 | 1997-09-25 | David Finn | Chip card |
| EP0588944B1 (en) * | 1991-06-05 | 2003-01-02 | Algernon Promotions, Inc. | An improved miniature transponder device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59229686A (en) * | 1983-06-09 | 1984-12-24 | Toshiba Corp | Ic card |
| NL9200885A (en) * | 1992-05-20 | 1993-12-16 | Nedap Nv | Single-use disposable chip card |
| US5739554A (en) * | 1995-05-08 | 1998-04-14 | Cree Research, Inc. | Double heterojunction light emitting diode with gallium nitride active layer |
| JP3150575B2 (en) * | 1995-07-18 | 2001-03-26 | 沖電気工業株式会社 | Tag device and manufacturing method thereof |
-
1998
- 1998-09-03 DE DE1998140248 patent/DE19840248A1/en not_active Withdrawn
-
1999
- 1999-09-02 WO PCT/EP1999/006471 patent/WO2000014681A2/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4249299A (en) * | 1979-03-05 | 1981-02-10 | Hughes Aircraft Company | Edge-around leads for backside connections to silicon circuit die |
| CH661816A5 (en) * | 1980-11-21 | 1987-08-14 | Gao Ges Automation Org | CARRIER WITH AN IC COMPONENT. |
| EP0588944B1 (en) * | 1991-06-05 | 2003-01-02 | Algernon Promotions, Inc. | An improved miniature transponder device |
| WO1993018485A1 (en) * | 1992-03-09 | 1993-09-16 | Control Module Inc. | Identification means with integral memory device |
| WO1997035273A2 (en) * | 1996-03-15 | 1997-09-25 | David Finn | Chip card |
Non-Patent Citations (1)
| Title |
|---|
| JP 3-51196 A, In: Patent Abstracts of Japan * |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7040536B2 (en) | 2000-11-16 | 2006-05-09 | Eldat Communication Ltd. | Electronic shelf label systems and methods |
| US6715675B1 (en) | 2000-11-16 | 2004-04-06 | Eldat Communication Ltd. | Electronic shelf label systems and methods |
| EP2196983A1 (en) | 2000-11-16 | 2010-06-16 | Eldat Communications Ltd. | Electronic shelf label systems and methods |
| US8350364B2 (en) | 2001-04-25 | 2013-01-08 | Qimonda Ag | Electronic component with semiconductor chips, electronic assembly composed of stacked semiconductor chips, and methods for producing an electronic component and an electronic assembly |
| US7342320B2 (en) | 2001-04-25 | 2008-03-11 | Infineon Technologies Ag | Electronic component with semiconductor chips, electronic assembly composed of stacked semiconductor chips, and methods for producing an electronic component and an electronic assembly |
| DE10120408A1 (en) * | 2001-04-25 | 2002-10-31 | Infineon Technologies Ag | Electronic component with semiconductor chips and electronic assembly made of stacked semiconductor chips |
| DE10120408B4 (en) * | 2001-04-25 | 2006-02-02 | Infineon Technologies Ag | Electronic component with a semiconductor chip, electronic assembly of stacked semiconductor chips and method for their production |
| US7074509B2 (en) | 2001-11-13 | 2006-07-11 | Eldat Communication Ltd. | Hydrogen generators for fuel cells |
| US6770186B2 (en) | 2001-11-13 | 2004-08-03 | Eldat Communication Ltd. | Rechargeable hydrogen-fueled motor vehicle |
| US8071242B2 (en) | 2001-11-13 | 2011-12-06 | Eldat Communication Ltd. | Hydrogen generators for fuel cells |
| DE10161043B4 (en) * | 2001-12-12 | 2005-12-15 | Infineon Technologies Ag | chip system |
| DE10161043A1 (en) * | 2001-12-12 | 2003-07-03 | Infineon Technologies Ag | chip system |
| US7537963B2 (en) | 2003-11-28 | 2009-05-26 | Georg Bernitz | Device and method for manufacturing the same |
| DE10358282A1 (en) * | 2003-12-12 | 2005-07-28 | Georg Bernitz | Component and method for its production |
| DE102006048583B3 (en) * | 2006-10-13 | 2008-01-31 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Component has two connections and four side surfaces with contact areas, where two side surfaces are opposite to each other, and contact areas of opposite side surfaces are connected with different connections |
| US8331100B2 (en) | 2006-10-13 | 2012-12-11 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Device having several contact areas |
| US20110316156A1 (en) * | 2010-06-24 | 2011-12-29 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming RDL Along Sloped Side Surface of Semiconductor Die for Z-Direction Interconnect |
| US8796137B2 (en) * | 2010-06-24 | 2014-08-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming RDL along sloped side surface of semiconductor die for z-direction interconnect |
| US9437538B2 (en) | 2010-06-24 | 2016-09-06 | STATS ChipPAC Pte. Ltd. | Semiconductor device including RDL along sloped side surface of semiconductor die for Z-direction interconnect |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000014681A2 (en) | 2000-03-16 |
| WO2000014681A3 (en) | 2000-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0769209B1 (en) | Method of manufacturing three-dimensional circuits | |
| DE102012104270B4 (en) | Semiconductor component, semiconductor component assembly, and method of manufacturing a semiconductor component | |
| DE10234951B4 (en) | Process for the production of semiconductor circuit modules | |
| DE19609636C1 (en) | Chip card and method for producing a chip card | |
| EP0351581A1 (en) | High-density integrated circuit and method for its production | |
| DE102006060719A1 (en) | Chip card module comprises substrate and two sides, where conducting structures are placed on sides of substrate in adhesion free manner, and chip is arranged on sides of substrate | |
| DE202010017809U1 (en) | Conductor element, semiconductor device for a conductor structure element and electronic assembly | |
| EP1116181B1 (en) | Transponder module and a method for producing the same | |
| DE19846237A1 (en) | Process for the production of a microtransponder | |
| WO2009156308A1 (en) | Semiconductor chip arrangement with sensor chip and manufacturing method | |
| DE19848821C1 (en) | Transponder production e.g. for chip cards or electronic labels, involves producing carrier substrate with coil metallisation; mounting chip; laminating insulating foil onto surface; connecting respective connection ends | |
| DE19840248A1 (en) | Circuit chip with specific pad arrangement | |
| DE102018202364B4 (en) | Module unit with integrated antennas and method for manufacturing the same | |
| EP1428260A2 (en) | Non-conductive substrate forming a strip or a panel, on which a plurality of carrier elements are configured | |
| DE10035976A1 (en) | Highly reliable test connection structure for large numbers of components on semiconductor wafer or components on PCB, is machine-assembled with great precision in silicon | |
| DE10329329A1 (en) | Cost-effective high-frequency package | |
| DE19830158C2 (en) | Intermediate carrier substrate with high wiring density for electronic components | |
| EP1192659A1 (en) | Multichip module and method for producing a multichip module | |
| EP1247250B1 (en) | Chipcard arrangement | |
| DE19840251B4 (en) | Circuit chip, especially transponder with light protection | |
| DE102008022733B4 (en) | Functional unit and method for its production | |
| DE10117929A1 (en) | Method of connecting a chip to a substrate using an isotropic connection layer and composite system of chip and substrate | |
| DE102018215638B4 (en) | Bonding foil, electronic component and method for producing an electronic component | |
| DE102012023064A1 (en) | RFID transponder, which is passively operable | |
| DE19543426C1 (en) | Chip card for contactless signal transmission |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |