DE19737294B4

DE19737294B4 - Halbleiterbaustein mit wenigstens einem Kondensatorelement mit parallelen Kondensatorplatten sowie Verfahren zu seiner Herstellung

Info

Publication number: DE19737294B4
Application number: DE19737294A
Authority: DE
Inventors: Ji San Jose Zhao; Chih Sieh San Jose Teng
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1996-10-02
Filing date: 1997-08-27
Publication date: 2006-08-10
Anticipated expiration: 2017-08-28
Also published as: US5861647A; DE19737294A1; KR19980032338A; KR100308437B1; US6146958A

Abstract

Halbleiterbaustein mit wenigstens einem Kondensatorelement mit parallelen Kondensatorplatten (66, 68), die jeweils zwei entsprechend gestaltete Metallbahnen (20, 52), die übereinander beiderseits eines parallel zur Chipebene verlaufenden Dielektrikums (36) angeordnet sind, umfassen, wobei die Metallbahnen (20, 52) auf ihrer gesamten Länge durch einen durchgehenden Metallstopfen (48), der die gleiche Breite aufweist wie die Metallbahnen (20, 52), miteinander zu einer zur Chipebene vertikalen Struktur verbunden sind.

Description

Die Erfindung betrifft einen Halbleiterbaustein mit wenigstens einem Kondensatorelement mit parallelen Kondensatorplatten sowie ein Verfahren zu seiner Herstellung.
Kondensatoren, insbesondere solche mit parallelen Platten, sind die wichtigsten Komponenten in VLSI-Schaltkreisen. Diese umfassen zwei parallele Platten, die horizontal, das heißt parallel zur Chipebene orientiert und durch ein Dielektrikum voneinander getrennt sind. Die Kapazität ist definiert durch C = ∊ A/dwobei A die Fläche einer der Platten und d die elektrische Dicke zwi schen den Platten und ∊ die Dielektrizitätskonstante ist. Um die Kapazität zu erhöhen, muß man entweder A vergrößern oder d verkleinern oder beides. Bei der Hinwendung zu kleineren Geometrien ist jedoch eine Vergrößerung von A nicht praktikabel. Auch ein Vermindern von d führt zu verstärkter Komplexität bei der Herstellung.
Eine weitere bedeutende Komponente in VLSI-Schaltkreisen ist die Induktivität. Induktivitäten mit hohem Leistungsfaktor Q sind besonders für Hochfrequenzanwendungen wie bei drahtlosen Kommunikationen wünschenswert. Q ist definiert als
wobei ω₀ die Resonanzwinkelfrequenz des Induktors, R_m der Widerstand des Metalldrahtes, R_d der äquivalente Rauschwiderstand aufgrund des dielektrischen Verlustes und R_rad der äquivalente Widerstand aufgrund der Radiofrequenzemission vom Induktor ist, während L die Induktanz einer Spule definiert ist als L = πμr2n2lwobei μ die Permeabilität des Dielektrikums, r der Spulenradius, l die Spulenlänge und m die Anzahl von Schleifen pro Länge der Spule ist.
Üblicherweise werden Induktoren aus einem Metall in einer Spirale gebildet, obwohl auch kreisförmige und quadratische Induktorgestaltungen bekannt sind.
Aus den obigen Beziehungen ist ersichtlich, daß Q mit ansteigendem L und abnehmendem spezifischen Widerstand ansteigt. Der Metallwiderstand R_m kann in Spiralen vermindert werden, die unterschiedliche Metallschichten besitzen, die über Durchkontakte parallel verbunden sind. Alternativ reduziert das Einsetzen einer Spirale in eine Öffnung, die an der Substratoberfläche geätzt wird, R_d, jedoch ist ein derartiger Vorgang relativ kompliziert.

Eine weitere Technik zur Herstellung von Induktoren mit hohem Q ist bei Merrill, et al. "Optimization of Hich Q Integrated Inductors for Multi-level Metal CMOS", IEEE IEDM Digest, 1995, Seiten 983–986, beschrieben. Hiernach werden Induktoren aus Spule und Spirale in Reihe mittels eines Dreischichtmetall-CMOS-Verfahrens hergestellt.

Bei der Herstellung von Kontakten und Mehrschichtverbindungen in integrierten Schaltkreisstrukturen der CMOS-Technologie ist es bekannt, in einem Dielektrikum ausgebildete Öffnungen mit Metall zu füllen, um Durchkontaktierungen vorzunehmen.

Ein Halbleiterbaustein, der ein induktives Element aufweist, ist beispielsweise aus US 5 446 311 bekannt. Hierbei besteht das induktive Element aus mehreren Windungen jeweils in zwei Ebenen parallel zur Chipebene übereinander, wobei die Windungen durch Stopfen miteinander verbunden sind. Dabei bilden die beiden Windungen in unterschiedlichen Ebenen zwei Induktoren, die über die Stopfen parallel geschaltet sind, um den Gleichstromwiderstand zu erniedrigen.

US 5 539 247 betrifft Horizontalstrukturen von metallischen Leiterbahnen, die durch ein Dielektrikum getrennt und über Stopfen miteinander kontaktiert sind.

Aus Burghartz, J.N. et al., "Microwave Inductors and Capacitors in Standard Multilevel Interconnect Silicon Technolgy" in IEEE Transactions on Microwave Theory and Techniques", Band 44, Nr. 1, 1996, S. 100–104, ist ein Halbleiterbaustein mit ausschließlich horizontalen induktiven Elementen bekannt. Deren Güte hängt dabei hauptsächlich von der Breite der Leiterbahnen ab, die dort auch wesentlich breiter als hoch dargestellt sind. Die bekannten induktiven Elemente mit hoher Güte haben deshalb einen erheblichen Platzbedarf. Ferner ist daraus ein Halbleiterbaustein mit einem Metall-Isolator-Metall-Kondensator mit zwei übereinander angeordneten, jedoch nicht miteinander verbundenen, sich horizontal erstreckenden Platten mit großem Platzbedarf bekannt.

JP 3-293 775 A beschreibt einen ferroelektrischen Kondensator und eine Halbleitervorrichtung. In einer ferroelektrischen Schicht ist eine Vielzahl von säulenförmigen Gräben gebildet, die durch Elektroden gefüllt sind.

Aus der nachveröffentlichten EP 0 782 190 A2 ist ein Halbleiterbaustein bekannt, bei dem zwei horizontale induktive Elemente durch einen vertikalen schmaleren Stopfen miteinander verbunden sind.

Aufgabe der vorliegenden Erfindung ist es, einen Halbleiterbaustein und ein Verfahren zu dessen Herstellung bereitzustellen das wenigstens ein Kondensatorelement hoher Qualität umfaßt, dessen Herstellung in einfacher Weise im Rahmen der VLSI-Technologie bei geringem Platzbedarf möglich ist.

Diese Aufgabe wird entsprechend den Merkmalen des Anspruchs 1 bzw. 3 gelöst.

Auf diese Weise werden unter Zuhilfenahme der Durchkontaktierungstechnik vertikal zur Chipebene verlaufende Metallplatten zur Ausbildung eines induktiven oder Kondensatorelements in einem Dielektrikum beispielsweise über NMOS- und/oder PMOS-Transistoren gebildet.

Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.

Die Erfindung wird nachstehend anhand der in den beigefügten Abbildungen dargestellten Ausführungsbeispiele näher erläutert.
1 bis 7 zeigen Profile, wie sie in verschiedenen aufeinanderfolgenden Schritten bei der Herstellung eines Induktors auftreten.
8 zeigt im Schnitt einen Induktor mit hohem Q.
9 zeigt eine Draufsicht auf einen spiralförmigen Induktor.
10 zeigt im Schnitt einen erfindungsgemäßen Kondensator mit parallelen Platten.
11 zeigt eine Draufsicht auf einen Kondensator mit parallelen Platten, der nach dem erfindungsgemäßen Verfahren hergestellt ist.
Gemäß 1 wird zunächst eine Metallschicht 20 über einem ersten Dielektrikum 22 beispielsweise durch Sputtern etwa aus Aluminium oder Kupfer aufgebracht. Das Profil des Halbleiterbausteins in diesem Verfahrenszustand ist in 1 dargestellt.
Vor dem Aufbringen der Metallschicht 20 kann es wünschenswert sein, das Dielektrikum 22 sauber zu sputtern. Ferner kann es zweckmäßig sein, eine dünne Unterschicht 24 aus einem Material wie TiN vor dem Aufbringen der Metallschicht 20 abzulagern, um die Durchkontaktleitfähigkeit zu verbessern, und nach dem Aufbringen der Metallschicht 20 eine dünne TiN-26 (beispielsweise etwa 250 Å) als dünne Antireflexionsbeschichtung aufzubringen. Zusätzlich sind darunter befindliche NMOS- und PMOS-Transistoren 28, 30 dargestellt, die vorher auf dem Chip ausgebildet wurden.
Das Bemustern und Ätzen der Metallschicht 20 kann durch photolithographisches Bearbeiten einer Photoresistschicht 32 und metallisches Ätzen erfolgen, wodurch eine Topographie 34 in der strukturierten Metallschicht 20 erzeugt wird, so daß sich das in 2 dargestellte Profil ergibt, wonach über der strukturierten Metallschicht, d.h. der Metallbahn 20 ein zweites Dielektrikum 36 aufgebracht wird, vgl. 3.
Das Aufbringen des Dielektrikums 36 kann verschiedene Stufen umfassen, beispielsweise das Aufbringen einer TEOS-Basisschicht 38 (beispielsweise 300 nm) gefolgt von einer SOG-Schleuderschicht 40 (400 nm) und einer TEOS-Deckschicht 42 (1600 nm). Das Dielektrikum 36 kann beispielsweise durch chemischmechanisches Polieren (CMP) planiert und danach maskiert und geätzt werden, um eine oder mehrere Öffnungen zu bilden, die dann mit Metall gefüllt werden.
Das Profil nach Maskieren (mit Resist 44) und Ätzen des zweiten Dielektrikums 36 ist in 4 dargestellt. Es ist ersichtlich, daß sich jeder Durchkontakt 46 von der Oberseite der Metallschicht 20 durch das Dielektrikum 36 erstreckt. Die Breite "w" des Durchkontakts 46 (8) sollte nicht größer als die Breite der Metallbahn 20 sein. Die Länge l des Durchkontaktstopfens 48 sollte sich längs der Länge der geätzten ersten Metallschicht 20 erstrecken. Wie in den 5 und 8 dargestellt, wird jeder Durchkontakt 46 mit einem Metallstopfen 48 beispielsweise aus Wolfram, Aluminium oder Kupfer gefüllt und kann eine Grenzschicht oder eine Auskleidung 50 (beispielsweise 30 nm Ti/TiN) aufweisen, die sich ebenfalls längs des zweiten Dielektrikums 38 erstreckt.
Der Metallstopfen 48 in jedem Durchkontakt 46 wird durch metallisches Zurückätzen gebildet, um überflüssiges Metall benachbart zum Durchkontakt 46 (außenseitig hiervon) zu entfernen.
Zur Herstellung eines Induktors wird nur ein Metallstopfen 48 zwischen der ersten und zweiten Metallschicht 20, 52 benötigt. Die Länge des Stopfens sollte sich längs der Länge der ersten und zweiten Metallschicht 20, 52 erstrecken. Für Kondensatoren werden zwei benachbarte Durchkontakte 46, 47 Seite an Seite in diesem Schritt (wie in 10 dargestellt) ausgebildet und mit Metallstopfen 48 gefüllt. Auf diese Weise werden Kondensatorplatten 66, 68 (separiert durch ein Dielektrikum) aus den Metallstopfen 48 gebildet, wobei die Kondensatorplatten 66, 68 vertikal, das heißt senkrecht zur Chipebene, angeordnet sind.
Wie in 6 dargestellt, wird die zweite Metallschicht 52 beispielsweise aus Aluminium oder Kupfer in einer Stärke von beispielsweise 450 nm aufgebracht. Die Metallschicht 52 ist mit der Metallschicht 20 durch den oder die Metallstopfen 48 verbunden, so daß auf diese Weise ein Induktions- oder ein Kondensatorelement gebildet wird. Die Metallschicht 52 kann dann mit einem Resist 54 maskiert und geätzt werden, so daß sich die in 7 dargestellte Struktur ergibt. Nach Ätzen sollte die zweite Metallschicht 52 die gleiche Länge wie die geätzte erste Metallschicht 20 aufweisen.
Auf diese Weise gebildete Induktorelemente besitzen einen stark erniedrigten Widerstand, da der Metallstopfen 48 die Metallschicht 20 mit der Metallschicht 52 kurzschließt. Zusätzlich werden elektrische Feldlinien im wesentlichen innerhalb des Induktors gehalten und gehen aufgrund der großen Höhe des durch die Metallschichten 20, 52 und den Metallstopfen 48 gebildeten Draht nicht verloren. Der äquivalente Rauschwiderstand des Induktors aufgrund der Emission eines radiofrequenten elektromagnetischen Feldes wird drastisch reduziert und eine hohe Q-Leistung wird erhalten.
Spiralförmige Induktordrähte 62, die entsprechend 9 gestaltet sind, können hergestellt werden.
10 zeigt einen Kondensator 64 aus parallelen Platten, bei dem die Kondensatorplatten 66, 68 aus zwei Metallschichten 20, 52 und den Metallstopfen 48 in benachbarten Durchkontakten 46, 47 gebildet sind. Die Kondensatorplatten 66, 68 sind vertikal zur Chipebene orientiert und werden durch in das Dielektrikum 36 gefüllte Metallstopfen 48 gebildet.
11 zeigt eine praktische Ausgestaltung 70 zur Herstellung von Kondensatorelementen, die eine effiziente Ausnutzung des Oberflächenbereichs auf dem Chip ermöglicht. Die Kondensatorplatten 66, 68 können auch anstatt aus senkrecht zueinander verlaufenden Abschnitten aus kreisförmigen oder elliptischen Formen oder dergleichen bestehen.
Die Metallstopfen 48 brauchen auch nicht rechteckig oder quadratisch im Schnitt zu sein, andere Geometrien können ebenso verwendet werden.

Claims

Halbleiterbaustein mit wenigstens einem Kondensatorelement mit parallelen Kondensatorplatten (66, 68), die jeweils zwei entsprechend gestaltete Metallbahnen (20, 52), die übereinander beiderseits eines parallel zur Chipebene verlaufenden Dielektrikums (36) angeordnet sind, umfassen, wobei die Metallbahnen (20, 52) auf ihrer gesamten Länge durch einen durchgehenden Metallstopfen (48), der die gleiche Breite aufweist wie die Metallbahnen (20, 52), miteinander zu einer zur Chipebene vertikalen Struktur verbunden sind.
Halbleiterbaustein nach Anspruch 1, dadurch gekennzeichnet, daß die Struktur spiralförmig ist.
Verfahren zur Herstellung eines Kondensatorelements mit parallelen Kondensatorplatten (66, 68) auf einem Halbleiterchip, wobei parallel zur Chipebene auf einem Dielektrikum (22) entsprechende Metallbahnen (20) erzeugt, ein weiteres Dielektrikum (36) aufgebracht und darauf weitere Metallbahnen (52) über den Metallbahnen (20) erzeugt werden, wobei jeweils die beiden übereinander liegenden Metallbahnen (20, 52) auf ihrer gesamten Länge durch einen durchgehenden Metallstopfen (48), der die gleiche Breite aufweist wie die Metallbahnen (20, 52), miteinander zu einer zur Chipebene vertikalen die Kondensatorplatten (66, 68) bildenden Struktur verbunden werden.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das weitere Dielektrikum (36) planiert und zum Ausbilden einer Öffnung entsprechend der Metallbahn (20) bemustert und geätzt wird, die Öffnung mit Metall gefüllt und eine Metallschicht (52) aufgebracht wird, die zur Erzeugung der weiteren Metallbahn (52) bemustert und geätzt wird.
Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß als Metall für den Metallstopfen (48) Wolfram, Aluminium oder Kupfer verwendet wird.