DE19646927C2 - Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung

Info

Publication number
DE19646927C2
DE19646927C2 DE19646927A DE19646927A DE19646927C2 DE 19646927 C2 DE19646927 C2 DE 19646927C2 DE 19646927 A DE19646927 A DE 19646927A DE 19646927 A DE19646927 A DE 19646927A DE 19646927 C2 DE19646927 C2 DE 19646927C2
Authority
DE
Germany
Prior art keywords
film
titanium
metal
silicon substrate
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19646927A
Other languages
English (en)
Other versions
DE19646927A1 (de
Inventor
Bo Hyun Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19646927A1 publication Critical patent/DE19646927A1/de
Application granted granted Critical
Publication of DE19646927C2 publication Critical patent/DE19646927C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Description

Die vorliegende Erfindung betrifft im allgemeinen ein Verfah­ ren zum Herstellen eines flachen bzw. flachliegenden Über­ gangs einer Halbleitervorrichtung, und insbesondere ein Ver­ fahren zum Herstellen eines flachen Übergangs, der eine sig­ nifikante Verbesserung der Hochintegrationsfähigkeit einer Halbleiter­ vorrichtung mit sich bringt.
Wenn der Integrationsgrad einer Halbleitervorrichtung hoch sein muß, wird die Herstellung eines flachen Übergangs ein sehr wichtiger Prozess bei der Herstellung einer Halbleiter­ vorrichtung, da die laterale Diffusion vom Source-/Drain- Bereich eines Transistors eine Abnahme der effektiven Elekt­ rodenlänge bewirkt. Weiterhin beeinflußt die laterale Diffu­ sion die Charakteristika des Transistors, wie z. B. den Punch­ through bzw. Durchgriff und dessen Ausmaß, das proportional zur Übergangstiefe ist. Deshalb bringt ein flacher Übergang den Effekt der Reduzierung des Kurzkanaleffekts. D. h. der flache Übergang, der für eine hochintegrierte Halbleitervor­ richtung erforderlich ist, kann zu einer Reduzierung des Flä­ chenwiderstands, Kontaktwiderstands und Leckstroms führen. Beispielsweise ist für eine hochintegrierte Halbleitervor­ richtung eines 256M-DRAM oder darüberhinaus, welche einen Ü­ bergangsleckstrom von weniger als 10 nA/cm2 und einen Über­ gangsflächenwiderstand von weniger als 100 Ω/cm2 erfordert, ein n+/p-Übergang erforderlich, der 0,1 µm oder weniger tief liegt, während ein p+/n-Übergang eine Tiefe von weniger als 0,15 µm aufweisen kann.
Zur Herstellung eines flachen Übergangs wird im allgemeinen ein Niedrigenergie-Ionenimplantationsverfahren benutzt, bei dem die Dotierstoffe mit nied­ riger Energie, beispielsweise 10 keV oder weniger, in einer frühen Stufe in ein Siliziumsubstrat implantiert werden. Jedoch ist diese Technik in der Praxis für die Vorrichtung schwer anwendbar, da der Io­ nenstrahlstrom bei sehr niedriger Energie sehr gering ist. Weiterhin tritt eine Diffusion der Dotierstoffe bei einer der Ionenimplantation folgenden thermischen Behandlung auf, wel­ che die Ausbildung eines flachen Übergangs verhindert.
Eine weitere übliche Technik zur Ausbildung eines flachen Ü­ bergangs ist es, ein Channeling bzw. eine Gitterebenenführung an einer frühen Stufe zu verhindern, um dadurch die Ionen na­ he der Oberfläche eines Siliziumsubstrats zu lokalisieren. Gemäß dieser Technik, werden Ionen mit einer relativ großen Masse, wie z. B. Arsen (As), Silizium (Si) und Germanium (Ge) implan­ tiert, um ein Siliziumsubstrat vollständig amorph zu machen und um dadurch vollständig das Channeling der implantierten Ionen zu verhindern. Diese anfänglich amorphe Schicht wird in eine kristalline Siliziumschicht durch eine der Ionenimplan­ tation folgende thermische Behandlung umgewandelt. Jedoch werden ausgedehnte Defekte unterhalb der Grenzschicht zwi­ schen der anfänglich amorphen Schicht und der kristallinen Siliziumschicht aufgrund eines Überschusses von Si-Eigen­ zwischengitterdefekten, die von der Ionenimplantation herrüh­ ren, erzeugt. Weiterhin diffundieren die implantierten Ionen unter der Wirkung solcher Effekte tief, was zu einer Reduzie­ rung des Effekts der Verhinderung des Channelings führt. Zu­ sätzlich geben die ausgedehnten Defekte Anlaß zu einem An­ stieg des Übergangsleckstroms.
Eine weitere Herstellungstechnik eines flachen Übergangs be­ steht darin, eine thermische Behandlung bei einer niedrigen Temperatur nach der Ionenimplantation auszuführen. Diese üb­ liche Technik weist insofern ein signifikantes Problem auf, als daß die Temperatur und die Zeit der thermischen Behand­ lung aufgrund der Planarisierung des folgenden Oxidfilms stark begrenzt sind. Weiterhin werden die Dotierstoffe in­ aktiv, und die Defektbeseitigung ist abgeschwächt, so daß der Flächenwiderstand und der Übergangsleckstrom ansteigen.
Eine weitere übliche Technik umfaßt die Bildung eines Titan­ silizidfilms über einer Gate-Elektrode und einer Source-/­ Drain-Elektrode mit dem Ziel der Minimierung des Widerstands der Gateelektrode und der Source-/Drain-Elektrode. In dieser Hinsicht wird der Stand der Technik in Verbindung mit einigen Zeichnungen erklärt, um ein besseres Verständnis des Hinter­ grunds der Erfindung zu ermöglichen.
In LIN et al., "Low Temperature Formation of Palladium Sili­ cided Shallow p+n Junctions Using Implant through Metal Tech­ nology", Jpn. J. Appl. Phys., Bd. 33 (1994), S. 3402-3408 und Juang et al., "Formation of Shalloe p+n Junctions by Implan­ ting BF2+ Ions into thin Cobald Films on Silicon Substrates", Solid-State Electronics, Bd. 35, Nr. 4, S. 453-457; 1992 wird die Ionenimplantation durch einzelne Metallschich­ ten hindurch beschrieben.
In "Separation of Gate Salcidation From the Source/Drain Sa­ licidation", IBM Technical Disclosure Bulletin, Bd. 34, Nr. 10A, März 1992, S. 474-477, ist das Aufbringen einer Titan- und einer Kobaltschicht und die anschließende Silizidierung dieser Schichtfolge beschrieben.
Mit Bezug auf die Fig. 1 bis 4 wird ein übliches Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervor­ richtung in schematischer Form beschrieben.
Wie in Fig. 1 gezeigt, wird eine Wanne 2 in einem vorbe­ stimmten Bereich eines Siliziumsubstrats 1 unter Benutzung einer Ionenimplantationsmaske gebildet, wonach ein Element­ isolierfilm 3 in einem Elementisolierbereich gebildet wird, wonach ein Gateoxidfilm 4 über dem freigelegten Siliziumsub­ strat 1 gebildet wird. Eine Polysiliziumschicht wird über dem Gateoxidfilm 4 abgeschieden und selektiv geätzt, um eine Ga­ teelektrode 5 zu bilden, an deren Seitenwand dann ein Oxidab­ standshalter 6 gebildet wird.
Unter Benutzung des Elementisolierfilms 3, der Gateelektrode 5 und des Oxidabstandhalters 6 als Maske werden Arsen(As)- oder Borfluorid(BF2)-Ionen in Abhängigkeit von dem Typ des Siliziumsubstrats 1 selektiv in die freigelegten Bereiche des Siliziumsubstrats 1 implantiert, um einen n+- oder einen p+- dotierten Source-/Drain-übergang 7 zu schaffen. Dabei wird ein Restoxidfilm (nicht gezeigt) mit einer bestimmten Dicke über dem Übergang 7 gebildet. Da Arsen(As)- oder Borfluo­ rid(BF2)-Ionen durch den Restoxidfilm implantiert werden, wird ein Channeling verhindert, und die Beschädigung des Halbleitersubstrats, die durch die Ionenimplantation verur­ sacht wird, ist reduziert. Dann wird eine Titanschicht (nicht gezeigt) über der resultierenden Struktur abgeschieden und einer primären schnellen thermischen Behandlung für eine kur­ ze Zeit unterworfen, um ein quasistabiles Titansilizid (nicht gezeigt) zu bilden, in dem die Titanschicht und das Silizium des Übergangs 7 die C49-Struktur aufweisen.
Fig. 3 ist ein Querschnitt, der aufgenommen ist, nachdem keiner Reaktion unterworfenes Titan abgeätzt ist, wonach die zweite schnelle thermische Behandlung des Titansilizids für eine kurze Zeit erfolgt. Daraus resultierend werden Titansi­ lizide der C54-Struktur in der Oberfläche der Gateelektrode 5 und in der Oberfläche des Übergangs 7 gebildet.
Fig. 4 ist ein Querschnitt, nachdem ein Zwischenschicht- Isolierfilm 9 vollständig über der resultierenden Struktur gebildet ist.
Mit Bezug auf Fig. 5 sind die Konzentrationen von Arsen (As) oder Bor (B) in dem Silizid und der Wanne, aufgenommen ent­ lang der Linie V-V von Fig. 4, aufgetragen. In dieser Auf­ tragung bezeichnet das Bezugszeichen "a" das Profil des Do­ tierstoffs unmittelbar nach der Implantation, während das Be­ zugszeichen "b" das Profil des Dotierstoffs unmittelbar nach dem Silizidierungsprozeß und dem Planarisierungsprozess bezeichnet. Auf der X-Achse bezeichnen die Punkte "c" und "d" die Über­ gangstiefe von einem 256M-DRAM bzw. von einem 1G-DRAM.
Das erläuterte Herstellungsverfahren für einen flachen Über­ gang weist folgende signifikante Probleme auf. Der Kontaktwi­ derstand steigt, da die Reaktion von Arsen(As)- oder Bor(B)- Ionen mit Titan das Wachstum vom Silizid behindert und eine Reduzierung der Dotierstoff-Konzentration an der Grenzfläche zwischen dem Titansilizid und dem Silizium bewirkt. Weiterhin verursacht eine Beschädigung des Siliziumsubstrats, die bei der Ionenimplantation mit solchen üblichen Verfahren nicht vermeidbar ist, einen Anstieg der Defektdichte der Source- /Drain-Elektroden, was zu einem Anstieg des Übergangsleck­ stroms führt. Weiterhin ist es deshalb schwierig, einen fla­ chen Übergang zu erhalten, weil eine der Ionenimplantation folgende thermische Behandlung bewirkt, daß die Dotierstoffe diffundieren.
Demzufolge sind die üblichen Verfahren zum Herstellen eines flachen Übergangs für hochintegrierte Halbleitervorrichtungen nicht effizient.
Daher ist es eine Aufgabe der vorliegenden Erfindung, die beim Stand der Technik auftretenden Probleme zu lösen, und ein Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung anzugeben, durch das eine signifikante Verbesserung im Flächenwiderstand, Kontaktwiderstand und Lackstrom des Übergangs erzielt werden kann und welches bei der Hochintegration einer Halbleitervorrichtung effizient ist.
Erfindungsgemäß wird diese Aufgabe nach Anspruch 1 gelöst, nämlich durch ein Verfahren zum Herstellen eines flachen Ü­ bergangs einer Halbleitervorrichtung mit folgenden Schritten: Bereitstellen eines Siliziumsubstrats, in dem ein Elementiso­ lierfilm zum Definieren eines aktiven Bereichs und eines Feldbereichs gebildet ist; Bilden eines ersten Metallfilms über der resultierenden Struktur, wobei der erste Metallfilm zur Gruppe IV gehört und eine hexagonale Kristallstruktur aufweist; Implantieren von Fremdionen in die erste Metall­ schicht zum Bilden eines Source-/Drain-Übergangs innerhalb des aktiven Bereichs des Siliziumsubstrats, wobei die Fremdi­ onen eine Leitfähigkeit aufweisen, die von der des Si­ liziumsubstrats verschieden ist; Bilden eines zweiten Metall­ films über der resultierenden Struktur, wobei der zweite Me­ tallfilm zur Gruppe IV gehört und eine hexagonale Kristall­ struktur aufweist; Aussetzen des ersten und zweiten Metall­ films einer ersten thermischen Behandlung zur Bildung eines ersten Metallsilizids und eines zweiten Metallsilizids in dem Source-/Drain-Übergang; Beseitigen keiner Reaktion unterworfener Teile des ersten und zweiten Metallfilms; und Aussetzen des ersten Metallsilizids und des zweiten Metallsilizids einer zweiten thermischen Be­ handlung.
Die obige Aufgabe wird erfindungsgemäß ebenfalls nach An­ spruch 20 gelöst, nämlich durch ein Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung mit fol­ genden Schritten: Bereitstellen eines Siliziumsubstrats; Bil­ den einer Wanne in dem Siliziumsubstrat und eines Elementiso­ lierfilms, eines Gateoxids, einer Gateelektrode und eines Seitenwand-Abstandhalters nacheinander auf der Wanne; Bilden eines Zirkonfilms über der resultierenden Struktur; Implan­ tieren von Fremdionen in den Zirkonfilm zum Bilden eines Source-/Drain-Übergangs innerhalb eines aktiven Bereichs des Siliziumsubstrats, wobei die Fremdionen eine Leitfähigkeit aufweisen, die von der des Siliziumsubstrats verschieden ist; Bilden eines Titanfilms über der resultierenden Struktur; Aussetzen des Zirkon- und Titanfilms einer ersten thermischen Behandlung für einige Minuten zum Bilden eines Zirkonsilizids und eines Titansilizids in dem Source-/Drain-Übergang; Ent­ fernen der keiner Reaktion unterworfener Teile des Zirkon- und Titanfilms; und Aussetzen des Zirkonsilizids und des Ti­ tansilizids einer zweiten thermischen Behandlung für einige Minuten.
Weitere Merkmale der Erfindung werden aus der folgenden Beschreibung der Ausführungsformen mit Bezug auf die begleitenden Zeichnungen klar erscheinen.
In den Figuren zeigen:
Fig. 1 bis 4 schematische Querschnittsansichten zum Zeigen eines üblichen Verfahrens zum Bilden eines flachen Über­ gangs einer Halbleitervorrichtung;
Fig. 5 die Dotierstoffkonzentrationen, welche bezüglich der Übergangstiefe im Silizid und der Wanne, aufge­ nommen entlang der Linie V-V von Fig. 4, aufgetra­ gen sind; und
Fig. 6 bis 11 schematische Querschnittsansichten zum Zeigen eines Verfahrens zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung in Übereinstimmung mit der vorliegenden Erfindung.
Die Anwendung der bevorzugten Ausführungsformen der vorlie­ genden Erfindung wird am besten mit Bezug auf die begleiten­ den Zeichnungen verstanden, in denen gleiche Bezugszeichen für gleiche und entsprechende Teile benutzt werden.
Mit Bezug auf die Fig. 6 bis 11 sind Verfahrensschritte zur Herstellung eines flachen Übergangs gemäß der vorliegen­ den Erfindung in schematischer Form dargestellt.
Wie in Fig. 6 gezeigt, wird unter Benutzung einer Ione­ nimplantationsmaske eine Wanne 12 in einem vorbestimmten Be­ reich einer Halbleitervorrichtung 11 gebildet. Danach wird ein Elementisolierfilm 13 in einem Elementisolierbereich der Wanne 12 gebildet, wonach ein Gateoxidfilm 14 über dem frei­ gelegten Siliziumsubstrat 11 gebildet wird. Eine Polysilizi­ umschicht wird über dem Gateoxidfilm 14 abgeschieden und se­ lektiv geätzt, um eine Gateelektrode 15 zu bilden, an deren Seitenwand dann ein Oxidabstandshalter 16 gebildet wird. Die resultierende Struktur wird mit Flußsäure (HF) gereinigt, um eine Kontaminierung mit Fremdionen zu vermeiden, wenn sie vom Vakuum zu einem anderen Ort transportiert wird, an dem fol­ gende Prozesschritte ausgeführt werden.
Als nächstes wird unter Benutzung eines RF- oder DC-Sputter­ verfahrens oder eines Elektronenstrahl-Abscheidungsverfahren ein Zirkonfilm 17 mit einer Dicke von etwa 5-20 nm vollständig über der resultierenden Struktur abge­ schieden, wie in Fig. 7 gezeigt. Anstelle des Zirkonfilms können Metallelemente der Gruppe IV mit einer hexagonalen Kristallstruktur selektiv benutzt werden, um einen Abschei­ dungsfilm zu bilden.
Das Sputterverfahren verwendet Zr/Ar(+N2) als Vorprodukt, welches bei einer Temperatur von etwa 20-500°C unter einem Druck von etwa 0,1333224 Pa-13,33224 Pa (1-100 mTorr) aufgebracht wird. Bei einem Elektrodenstrahl-Abscheidungsprozess wird rei­ nes Zirkon von 99,0% oder darüber in einem Hochvakuum von 133,3224.10-3-133,3224.10-11 Pa (10-8-10-11 Torr) durch einen Elektronenstrahl verdampft.
Fig. 8 ist ein Querschnitt, der aufgenommen ist, nachdem Borfluorid (BF2) oder Arsen (As) selektiv in den oberen Be­ reich des Zirkonfilms 17 implantiert ist, um einen Source-/­ Drain-Übergang 18 zu bilden, wonach die Reinigung der resul­ tierenden Struktur folgt. Anstelle von Borfluorid oder Arsen können Fremdionen, ausgewählt aus der Gruppe III oder der Gruppe V, verwendet werden.
Darauffolgend wird, wie in Fig. 9 gezeigt, ein Titanfilm 19 mit einer Dicke von etwa 10-50 nm über der resultierenden Struktur unter Benutzung eines Sputter- oder Elektronenstrahl-Abscheidungsverfahrens abgeschieden. Dieses Sputtern wird unter den gleichen Bedingungen, wie denen für den Zirkonfilm von Fig. 7 ausgeführt, mit Ausnahme dessen, daß Ti/Ar(+N2) als Vorprodukt verwendet wird, während, falls das Elektronenstahl-Abscheidungsverfahren gewählt wird bis auf die Verwendung von Titan dieselben Bedingungen verwendet werden.
Zirkon und Titan, die beide zur Gruppe IV gehören, haben eine Valenzelektronenstruktur [Ar] 3d2 4s2 und [Kr] 4d2 5s2. Zusätz­ lich haben Zirkon und Titan, die einen Atomdurchmesser von 0,2 und 0,21 nm aufweisen, die gleiche hexagonale Kristallstruktur. Somit sind sie miteinander ohne Spannung an der Grenzfläche zwischen ihnen verbindbar. Im Ge­ gensatz zu Titan reagiert Zirkon nicht mit Arsen oder Bor.
Als nächstes werden der Zirkonfilm 17 und der Titanfilm 19 einer primären schnellen thermischen Behandlung für eine kur­ ze Zeit ausgesetzt. Während dieser Zeit reagiert der Zirkon­ film 17 mit dem Silizium des Übergangs 18 zum Bilden eines Zirkonsilizids (nicht gezeigt). Unter Benutzung eines Ätzmit­ tels mit Ammoniumwasser (NH4)OH, Wasserstoffperoxid (H2O2) und deionisiertem Wasser (H2O), vermischt in einem Verhältnis 1 : 1 : 5, werden der keiner Reaktion unterworfene Titanfilm 19 und Zirkonfilm 17 entfernt.
Wie in Fig. 10 gezeigt, werden das Zirkonsilizid (nicht ge­ zeigt) und das Titansilizid (nicht gezeigt), die beide aus der primären schnellen thermischen Behandlung herrühren, se­ kundär für eine kurze Zeit thermisch behandelt, um ein Zir­ konsilizid 20 und einen Titansilizid 21 zu bilden. Anstelle der obigen primären und sekundären schnellen thermischen Behandlung können primäre und sekundäre Ofentemperverfahren verwendet werden.
Das Zirkonsilizid 20 hat dieselbe orthorhombische Struktur C- 49 wie das Titansilizid 21. In den Gitterabständen a, b, c ist das Zirkonsilizid ähnlich wie das Titansilizid, wobei das vorher­ gehende a = 0,369 nm, b = 1,476 nm und c = 0,366 nm und das letztere a = 0,362 nm, b = 1,376 nm und c = 0,360 aufweist. Während das Titansilizid eine große Aggregationstendenz aufgrund seiner hohen Oberflä­ chenenergie aufweist, hat das Zirkonsilizid diese in einem geringem Maße aufgrund seiner niedrigen Oberflächenenergie. Daher spielt das Zirkonsilizid 20 die Rolle einer Deckschicht über dem Titansilizid 21, welche die Gewährleistung einer thermischen Stabilität in folgenden thermischen Prozesschrit­ ten ermöglicht. Die spezifischen Widerstände von Zirkonsili­ zid C-49-Titansilizid und C-54-Titansilizid liegen im Bereich von 33-42, 65-85 bzw. 13-25 µΩm. Für eine Schottky-Barriere zeigen Zirkonsilizid und Titansilizid 0,55 eV und 0,6 eV und weisen relativ hohe Barrierenhöhen in n- oder p-dotierten Si­ lizium auf, was einen Ohmschen Kontakt ermöglicht.
Als nächstes wird auf der resultierenden Struktur ein Zwi­ schenschicht-Isolierfilm 11 abgeschieden und welcher dann durch eine thermische Behandlung planarisiert wird.
Wie zuvor beschrieben, bildet Zirkon keine Verbindungen mit Arsen oder Bor, was es ermöglicht, daß das Silizid gleichmä­ ßig wächst, was den Widerstand reduziert. Da weiterhin Bor oder Arsen durch den Zirkonfilm in ein Halbleitersubstrat implantiert wird, wird ein flacher Übergang erhalten werden. Weiterhin existieren die von der Ionenimplantation verursachten Defekte in­ nerhalb des Zirkonfilms, so daß eine signifikante Reduktion in der Defektdichte am Übergang möglich ist. Weiterhin ermög­ licht die Rolle des Zirkonsilizids als Deckschicht über dem Titansilizid die Aufrechterhaltung einer thermischen Stabilität in folgenden thermischen Prozesschritten. Weiterhin ist es, da das Titansilizid und das Zirkonsilizid relativ geringe Barrierenhöhen in n- oder p-dotiertem Silizium aufweisen, möglich, einen Ohmschen Kontakt zu bilden.
Insgesamt demonstrieren die Resultate, daß das Verfahren zum Bilden eines flachen Übergangs einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zur Hochintegration einer Halbleitervorrichtung geeignet ist.
Die vorliegende Erfindung wurde auf illustrative Art und Wei­ se beschrieben, und man sollte verstehen, daß die Terminolo­ gie in der Natur der Beschreibung liegt und keine Beschrän­ kung darstellt.
Viele Modifikationen und Variationen der vorliegenden Erfin­ dung sind angesichts der obigen Lehre möglich. Deshalb sollte man verstehen, daß innerhalb des Schutzumfangs der angehäng­ ten Patentansprüche die Erfindung auf andere Arten als die speziell Beschriebenen ausgeführt werden kann.

Claims (20)

1. Verfahren zum Herstellen einer flachen Verbindung einer Halbleitervorrichtung mit den Schritten:
Bereitstellen eines Siliziumsubstrats, in dem ein Elementiso­ lierfilm zum Definieren eines aktiven Bereichs und eines Feldbereichs gebildet ist;
Bilden eines ersten Metallfilms über der resultierenden Struktur, wobei der erste Metallfilm zur Gruppe IV gehört und eine hexagonale Kristallstruktur aufweist;
Implantieren von Fremdionen in die erste Metallschicht zum Bilden eines Source-/Drain-Übergangs innerhalb des aktiven Bereichs des Siliziumsubstrats, wobei die Fremdionen eine Leitfähigkeit aufweisen, die von der des Siliziumsubstrats verschieden ist;
Bilden eines zweiten Metallfilms über der resultierenden Struktur, wobei der zweite Metallfilm zur Gruppe IV gehört und eine hexagonale Kristallstruktur aufweist;
Aussetzen des ersten und zweitem Metallfilms einer ersten thermischen Behandlung zur Bildung eines ersten Metallsili­ zids und eines zweiten Metallsilizids in dem Source-/Drain- Übergang;
Beseitigen keiner Reaktion unterworfener Teile des ersten und zweiten Metallfilms; und
Aussetzen des ersten Metallsilizids und des zweiten Metallsi­ lizids einer zweiten thermischen Behandlung.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Metallfilm eine Zirkonfilm ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Zirkonfilm mit einer Dicke von 5-20 nm gebildet wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Zirkonfilm unter Benutzung eines RF- oder DC- Sputterprozesses gebildet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der RF- oder DC-Sputterprozess mit Zr/Ar(+N2) als Vorprodukt bei einer Temperatur von 20-500°C unter einem Druck von 0,1333224 Pa-13,33224 Pa (1-100 mTorr) ausgeführt wird.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Zirkonfilm unter Benutzung eines Elektronenstrahl- Abscheidungsprozesses gebildet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Elektronenstrahl-Abscheidungsprozess durch Verdampfen von 99,0% oder reinerem Zirkon mit einem Elektronen­ strahl in einem Ultrahochvakuum von 133,3224.10-8-­ 133,3224.10-11 Pa (10-8 bis 10-11 Torr) ausgeführt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Metallfilm ein Titanfilm ist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Titanfilm mit einer Dicke von 10-50 nm gebildet wird.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Titanfilm unter Benutzung eines RF- oder DC- Sputterverfahrens gebildet wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der RF- oder DC-Sputterprozess mit Ti/Ar-(+N2) als Vorprodukt bei einer Temperatur von 20-500°C unter einem Druck von 0,1333224-13,33224 Pa (1-100 mTorr) ausgeführt wird.
12. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Titanfilm unter Benutzung eines Elektronenstrahl- Abscheidungsprozesses gebildet wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Elektronenstrahl-Abscheidungsprozess durch Verdampfen von 99,0% oder reinerem Titan mit einem Elektronenstrahl in einem Ultrahochvakuum von 133,3224.10-8-133,3224.10-11 Pa (10-8 bis 10-11 Torr) ausgeführt wird.
14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die keiner Reaktion unterworfenen Teile des ersten Metall­ films und des zweiten Metallfilms unter Benutzung eines Ätz­ mittels mit Ammoniumwasser, Wasserstoffperoxid und deioni­ siertem Wasser, gemischt in einem Verhältnis 1 : 1 : 5, entfernt werden.
15. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste und zweite thermische Behandlung eine schnelle thermische Behandlung (RTA) ist.
16. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste und zweite thermische Behandlung eine thermische Ofenbehandlung ist.
17. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aus Siliziumsubstrat n-dotiert ist, und die Fremdionen Arsen sind.
18. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Siliziumsubstrat p-dotiert, und die Fremdionen Bor sind.
19. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Metallfilm und der zweite Metallfilm beide dieselbe orthorhombische Struktur C-49 aufweisen.
20. Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung mit den Schritten:
Bereitstellen eines Siliziumsubstrats;
Bilden einer Wanne in dem Siliziumsubstrat und eines Element­ isolierfilms, eines Gateoxids, einer Gateelektrode und eines Seitenwand-Abstandshalters nacheinander auf der Wanne;
Bilden eines Zirkonfilms über der resultierenden Struktur;
Implantieren von Fremdionen in den Zirkonfilm zum Bilden ei­ nes Source-/Drain-Übergangs innerhalb eines aktiven Bereichs des Siliziumsubstrats, wobei die Fremdionen eine Leitfähig­ keit aufweisen, die von der des Siliziumsubstrats verschieden ist;
Bilden eines Titanfilms über der resultierenden Struktur;
Aussetzen des Zirkon- und Titanfilms einer ersten thermischen Behandlung für einige Minuten zum Bilden eines Zirkonsilizids und eines Titansilizids in dem Source-/Drain-Übergang;
Entfernen der keiner Reaktion unterworfener Teile des Zirkon- und des Titanfilms; und
Aussetzen des Zirkonsilizids und des Titansilizids einer zweiten thermischen Behandlung für einige Minuten.
DE19646927A 1995-11-13 1996-11-13 Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung Expired - Fee Related DE19646927C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041042A KR0164072B1 (ko) 1995-11-13 1995-11-13 반도체 소자의 얕은 접합 형성방법

Publications (2)

Publication Number Publication Date
DE19646927A1 DE19646927A1 (de) 1997-05-15
DE19646927C2 true DE19646927C2 (de) 2003-10-23

Family

ID=19433923

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19646927A Expired - Fee Related DE19646927C2 (de) 1995-11-13 1996-11-13 Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US5795808A (de)
JP (1) JP3098198B2 (de)
KR (1) KR0164072B1 (de)
DE (1) DE19646927C2 (de)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05238481A (ja) * 1992-02-28 1993-09-17 Soltec:Kk 台船の水上位置制御方法及びそれに用いる移動スパット台船
US20040105999A1 (en) * 1995-06-29 2004-06-03 Stanley Abkowitz Bi-metallic macro composite
KR100245092B1 (ko) * 1996-12-20 2000-02-15 김영환 초저접합을 갖는 반도체소자 제조방법
US6130144A (en) * 1997-01-02 2000-10-10 Texas Instruments Incorporated Method for making very shallow junctions in silicon devices
US6518155B1 (en) * 1997-06-30 2003-02-11 Intel Corporation Device structure and method for reducing silicide encroachment
TW332316B (en) * 1997-07-22 1998-05-21 Holtek Microelectronics Inc Manufacturing method of MOS transistor with adjustable source/drain extension area
US6037640A (en) 1997-11-12 2000-03-14 International Business Machines Corporation Ultra-shallow semiconductor junction formation
US6329257B1 (en) * 1997-12-19 2001-12-11 Advanced Micro Devices, Inc. Method for laterally peaked source doping profiles for better erase control in flash memory devices
US6303504B1 (en) * 1998-02-26 2001-10-16 Vlsi Technology, Inc. Method of improving process robustness of nickel salicide in semiconductors
US6156649A (en) * 1998-04-14 2000-12-05 Advanced Micro Devices, Inc. Method of forming uniform sheet resistivity salicide
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology
US6187617B1 (en) 1999-07-29 2001-02-13 International Business Machines Corporation Semiconductor structure having heterogeneous silicide regions and method for forming same
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6852167B2 (en) 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
KR100395776B1 (ko) * 2001-06-28 2003-08-21 동부전자 주식회사 반도체 소자의 실리사이드막 제조 방법
US6844203B2 (en) 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6900122B2 (en) 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6767795B2 (en) 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6812100B2 (en) * 2002-03-13 2004-11-02 Micron Technology, Inc. Evaporation of Y-Si-O films for medium-k dielectrics
US7045430B2 (en) 2002-05-02 2006-05-16 Micron Technology Inc. Atomic layer-deposited LaAlO3 films for gate dielectrics
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7135421B2 (en) 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7205218B2 (en) * 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7193893B2 (en) 2002-06-21 2007-03-20 Micron Technology, Inc. Write once read only memory employing floating gates
US6804136B2 (en) 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US7221017B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US7847344B2 (en) * 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
US6790791B2 (en) 2002-08-15 2004-09-14 Micron Technology, Inc. Lanthanide doped TiOx dielectric films
US6967154B2 (en) * 2002-08-26 2005-11-22 Micron Technology, Inc. Enhanced atomic layer deposition
US7199023B2 (en) 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US7084078B2 (en) 2002-08-29 2006-08-01 Micron Technology, Inc. Atomic layer deposited lanthanide doped TiOx dielectric films
US6958302B2 (en) 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US7183186B2 (en) 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
KR100691965B1 (ko) * 2004-12-29 2007-03-09 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US7498247B2 (en) 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7172954B2 (en) * 2005-05-05 2007-02-06 Infineon Technologies Ag Implantation process in semiconductor fabrication
JP4455427B2 (ja) * 2005-06-29 2010-04-21 株式会社東芝 半導体装置及びその製造方法
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7749877B2 (en) * 2006-03-07 2010-07-06 Siliconix Technology C. V. Process for forming Schottky rectifier with PtNi silicide Schottky barrier
US7696019B2 (en) * 2006-03-09 2010-04-13 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
EP2659000B1 (de) 2010-12-30 2016-08-10 Ventana Medical Systems, Inc. Verbesserte ablagerung von chromogenen mit pyrimidinanaloga
US8666919B2 (en) 2011-07-29 2014-03-04 Accenture Global Services Limited Data quality management for profiling, linking, cleansing and migrating data
RU2710479C1 (ru) * 2019-04-05 2019-12-26 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Способ формирования гексагональной фазы кремния путём имплантации ионов криптона в плёнку оксида кремния на пластине монокристаллического кремния
JP2022032659A (ja) 2020-08-13 2022-02-25 東京エレクトロン株式会社 半導体装置の電極部及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310568A (en) * 1976-12-29 1982-01-12 International Business Machines Corporation Method of fabricating improved Schottky barrier contacts
JPS61214427A (ja) * 1985-03-19 1986-09-24 Nippon Gakki Seizo Kk 半導体装置の電極形成法
US5217924A (en) * 1989-05-12 1993-06-08 Texas Instruments Incorporated Method for forming shallow junctions with a low resistivity silicide layer
US5041394A (en) * 1989-09-11 1991-08-20 Texas Instruments Incorporated Method for forming protective barrier on silicided regions
US5510295A (en) * 1993-10-29 1996-04-23 International Business Machines Corporation Method for lowering the phase transformation temperature of a metal silicide
JPH0837164A (ja) * 1994-07-21 1996-02-06 Nec Corp 半導体装置の製造方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JUANG,M.H., CHENG,H.C.: Formation Of Shallow p·+·n Junctions By Implanting BF¶2¶·+· Ions Into Thin Cobalt Films On Silicon Substrates. In: Solid-State Electronics, Vol.35, No.4, 1992, S.453-457 *
LIN,C.C., et.al.: Reliability study of sub- micron titanium silicide contacts. In: Applied *
LIN,Cheng-Tung, et.al.: Low-Temperature Formation of Palladium Silicided Shallow p·+·n Junctions Using Implant through Metal Technology. In: Jpn. J. Appl. Phys., Vol.33, 1994, S.3402-3408 *
ÖSTLING,M., et.al.: Reactively sputtered ZrN used as an AI/Si diffusion barrier in a Zr contact to silicon. In: J. Vac. Sci. Technol. A2 (2), Apr.-June 1984, S.281-283 *
Separation Of Gate Salicidation From The Source/Drain Salicidation. In: IBM Technical Disclosure Bulletin, Vol.34, No.10A, March 1992, S.474-477 *

Also Published As

Publication number Publication date
KR0164072B1 (ko) 1999-02-01
JP3098198B2 (ja) 2000-10-16
US5795808A (en) 1998-08-18
KR970030474A (ko) 1997-06-26
JPH09171969A (ja) 1997-06-30
DE19646927A1 (de) 1997-05-15

Similar Documents

Publication Publication Date Title
DE19646927C2 (de) Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE69628704T2 (de) Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats
DE19749345C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4437068C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE69724317T2 (de) Herstellungsverfahren für eine Vorrichtung bei dem eine dünne Kobaltsilizidschicht geformt wird
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102006062035B4 (de) Verfahren zum Entfernen von Lackmaterial nach einer Implantation mit hoher Dosis in einem Halbleiterbauelement
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE102006009226B9 (de) Verfahren zum Herstellen eines Transistors mit einer erhöhten Schwellwertstabilität ohne Durchlass-Strombeeinträchtigung und Transistor
DE102005030065B4 (de) Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE112009000651B4 (de) Halbleitereinheit und Verfahren zum Bilden einer Halbleitereinheit
DE3813665A1 (de) Transistor mit ueberlappendem gate/drain und doppelschicht-gatestrukturen
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112005002350T5 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode
DE102009015715A1 (de) Bewahren der Integrität eines Gatestapels mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstandes einer verformungsinduzierenden Halbleiterlegierung verwendet wird
DE69837022T2 (de) Verfahren zum Herstellen von flachen Übergängen in Siliziumbauelementen
DE19722112A1 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE10261307A1 (de) Halbleiterelement mit einer verbesserten Spannungsoberflächenschicht und Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
DE10335102B4 (de) Verfahren zur Herstellung einer epitaxialen Schicht für erhöhte Drain- und Sourcegebiete durch Entfernen von Kontaminationsstoffen
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE4335851C2 (de) Verfahren zum Herstellen eines MOS-Transistors mit LDD-Struktur

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603