DE19500382A1 - Verfahren und Einrichtung zum Kompensieren von Substratverzerrungen in einem automatischen optischen Prüfsystem für Leiterplatten - Google Patents

Verfahren und Einrichtung zum Kompensieren von Substratverzerrungen in einem automatischen optischen Prüfsystem für Leiterplatten

Info

Publication number
DE19500382A1
DE19500382A1 DE19500382A DE19500382A DE19500382A1 DE 19500382 A1 DE19500382 A1 DE 19500382A1 DE 19500382 A DE19500382 A DE 19500382A DE 19500382 A DE19500382 A DE 19500382A DE 19500382 A1 DE19500382 A1 DE 19500382A1
Authority
DE
Germany
Prior art keywords
pixel
signals
substrate
section
nominal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19500382A
Other languages
English (en)
Inventor
Ronald J Straayer
Scott P Snietka
Peter M Walsh
James P Kohler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gerber Systems Corp
Original Assignee
Gerber Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gerber Systems Corp filed Critical Gerber Systems Corp
Publication of DE19500382A1 publication Critical patent/DE19500382A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/30Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/32Determination of transform parameters for the alignment of images, i.e. image registration using correlation-based methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/70Determining position or orientation of objects or cameras
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30141Printed circuit board [PCB]

Description

Leiterplatten werden in einem fast vollständig automatisier­ ten Verfahren hergestellt. Die Schaltungen für eine Leiter­ platte werden mit einer computergestützten Entwurfsmaschine (CAD) erzeugt, die nicht nur ein Schema der Leiterplatte, sondern auch das Layout für die darauf vorhandenen Anordnun­ gen erzeugt. Die Layout-Information wird beispielsweise einem Laserplotter zugeführt, der die Vorlage zur Herstellung der Leiterplatte belichtet. Die Vorlage besteht aus einer Reihe transparenter und undurchsichtiger Bereiche als Merkmale, die den Anordnungen auf der Leiterplatte entsprechen.
In der Leiterplatte oder der Vorlage können aber Defekte vor­ handen sein, die die Leiterplatte unbrauchbar machen. Diese Defekte können verschiedene Ursachen haben, beispielsweise Schrumpfung der Vorlage oder Fehler bei der Herstellung. Viele bekannte Systeme zur Fehlererfassung bei Leiterplatten vergleichen einfach eine vorgegebene Leiterplatte mit einer Referenz, die fehlerfrei ist, d. h. mit einer sogenannten "goldenen" Platte, um während der Herstellung erzeugte Fehler zu erfassen. Ein solches System erfaßt aber keine Feh­ ler in nachfolgenden Leiterplatten, wenn sie gleichfalls in der goldenen Platte bereits vorhanden sind.
Einige der bekannten optischen Prüfsysteme für Leiterplatten prüfen Prüfmarken, die auf dem Trägermaterial mit Abstand zu den Merkmalen angeordnet sind. Die Abmessungen und Positionen der Prüfmarken auf der Leiterplatte werden mit einer Referenz verglichen, um den Grad der Schrumpfung oder Dehnung zu be­ stimmen. Übersteigt die Abmessungsänderung einen bestimmten Wert, so wird die mit solchen Systemen geprüfte Leiterplatte als fehlerhaft angesehen.
Die meisten bekannten Systeme zur automatischen optischen Prüfung der Leiterplatten sind sogenannte Linealsysteme. In einer vorgegebenen Abtastzeile analysieren sie abgetastete Leiterplattenmerkmale pixelweise auf ihre Breite und verglei­ chen diese gemessene Breite mit einer Musterbreite. Um einen Fehler festzustellen, arbeitet eine andere Klasse von Prüfsy­ stemen mit einer Kantenauswertung, d. h. sie prüfen Zustands­ übergänge über eine Abtastzeile (d. h. weiß zu schwarz), die Merkmalkanten entsprechen, ohne "Merkmale" als solche zu kon­ struieren.
Kantenabhängig arbeitende Übergangssysteme verwenden einen pixelweisen Vergleich der Pixel in der CAD-Datenbank mit den auf dem Substrat abgetasteten entsprechenden Pixeln. Damit ein solches System richtig arbeitet, muß eine sehr hohe Über­ einstimmung der abgetasteten und der CAD-Datenbankpixel be­ stehen. Dies bedeutet, daß die Position des abgetasteten Pi­ xels auf dem Substrat genau derjenigen des CAD-Pixels in der Datenbank entsprechen sollte. Wird diese Bedingung nicht er­ füllt, so kann ein Fehlersignal erzeugt werden.
Verzerrungen haben zahlreiche Ursachen. Ein Substrat selbst kann verzerrt sein, oder die verwendete Vorlage kann mit feh­ lerhafter Eichung produziert sein. Andere Faktoren für Unge­ nauigkeiten sind Temperatur- oder Feuchteänderungen gegenüber Idealbedingungen sowie Verzerrungen, die während des Ätzens des Substrats auftreten können. Die Verzerrung muß dabei nicht kontinuierlich sein und über das gesamte Substrat oder eine Tafel verlaufen, sondern kann auch auf einen oder mehre­ re Bereiche lokalisiert sein. Ferner kann die Art der Verzer­ rung, d. h. radial oder linear ebenso wie die entsprechenden Größen veränderlich sein. Viele Hersteller für Leiterplatten verwenden eine Tafel mit 8 bis 12 Leiterplatten. Es ist dabei völlig verständlich, daß leichte Verzerrungen beispielsweise in einem Endsubstrat auf der Tafel und/oder eine Fehlausrich­ tung der Schaltung auf dem Substrat um ein oder mehrere Pixel auftreten können.
Ein Verfahren und eine Einrichtung zum Erzeugen einer Daten­ bank aus den Original-CAD-Rasterdaten zur Verwendung bei der Erfassung von Verzerrungen auf Leiterplatten wäre vorteil­ haft, wenn dabei eine Korrektur von Substratverzerrungen mög­ lich wäre.
Es ist demgemäß Aufgabe der Erfindung, ein Verfahren und eine Einrichtung für die automatische optische Prüfung von Leiter­ platten anzugeben, wodurch lokalisierte Verzerrungen eines Substrats korrigiert werden können.
Die Erfindung löst diese Aufgabe durch die Merkmale des Pa­ tentanspruchs 1 oder des Patentanspruchs 7. Vorteilhafte Wei­ terbildungen sind Gegenstand von Unteransprüchen. Die Erfin­ dung führt auch zu einem neuen Verfahren zur Verwendung einer Prüfeinrichtung sowie zu einer nach dem erfindungsgemäßen Verfahren geprüften Leiterplatte.
Gemäß der Erfindung enthält eine Einrichtung zum Kompensieren von Substratverzerrungen bei der automatischen optischen Prü­ fung von Leiterplatten eine Vorrichtung zum Empfangen von Pi­ xelsignalen einer Merkmaldatenbank mit Nennabmessungen und -positionen, die auf dem Substrat zu erzeugen sind. Diese Da­ tenbanksignale enthalten Signale entsprechend Pixeln, die auf dem Substrat in einer Folge von Abtastzeilen verteilt sind, wobei die Merkmale durch Pixelzustandsübergänge markiert sind. Ferner ist eine Vorrichtung zum Gruppieren der Daten­ banksignale in mehrere Signalgruppen vorgesehen, die Muster­ abschnitten auf dem Substrat entsprechen, und eine weitere Vorrichtung dient zum Empfang von Pixelsignalen aus einer Merkmaldatenbank aus einer Substratabtastung. Das System ent­ hält auch eine Vorrichtung zum Gruppieren der Abtast-Daten­ banksignale in mehrere Signalgruppen entsprechend Abschnitten auf dem Substrat und eine Vorrichtung zum Vergleichen einer Signalgruppe eines Musterabschnitts mit einem ihm entspre­ chenden abgetasteten Abschnitt. Ferner ist eine Vorrichtung vorgesehen zum Erzeugen von Verzerrungsvektorsignalen, die eine Veränderung der Position eines abgetasteten Pixels ge­ genüber der Nenn-Pixelposition angeben, sowie eine Vorrich­ tung zum Erzeugen von Signalen für das automatische optische Prüfsystem, mit der die Positionsveränderung während der Feh­ lererfassung ausgeglichen wird.
Ein Verfahren zum Verwenden bei der Eichung von Einrichtungen zur Herstellung von Leiterplatten arbeitet mit Erzeugung ei­ nes Eichsubstrats mit Merkmalen mit Nennabmessung und -posi­ tion. Die Merkmale enthalten Pixel, die über das Eichsubstrat in einer Folge von Abtastzeilen verteilt sind, wobei sie durch die Pixelzustandsübergänge markiert sind. Das Verfahren enthält auch die Schritte des Empfangens von Pixelsignalen, die eine Merkmaldatenbank mit Nennabmessung und -position an­ geben, welche auf dem Eichsubstrat zu erzeugen sind, des Emp­ fangens von Pixelsignalen, welche eine Merkmaldatenbank aus einer Abtastung des Eichsubstrats angeben, und der Gruppie­ rung der Abtast-Datenbanksignale in mehrere Signalgruppen entsprechend den Abschnitten auf dem Substrat. Ferner sind die Schritte des Vergleichs der Signalgruppe eines vorgegebe­ nen Musterabschnitts mit einem entsprechenden abgetasteten Abschnitt und des Erzeugens von Verzerrungsvektorsignalen für das automatische optische Prüfsystem vorgesehen, die eine Veränderung der Position eines abgetasteten Pixels gegenüber einer Nennposition angeben.
Die Erfindung wird im folgenden an Hand der Zeichnungen näher erläutert. Darin zeigen:
Fig. 1 das Blockdiagramm der Herstellung einer Leiterplatte,
Fig. 2 eine vereinfachte schematische Darstellung eines Li­ nienmerkmals für eine Leiterplattenvorlage,
Fig. 3 eine vereinfachte Darstellung einer Leiterplatte, de­ ren Oberfläche in mehrere Abschnitte unterteilt ist, die örtliche Verzerrungsvektoren haben, welche mit einem automatischen optischen Prüfsystem berechnet wurden,
Fig. 4a, 4b und 4c jeweils eine vereinfachte Darstellung ei­ nes Leiterplattenmerkmals mit horizontalem und verti­ kalem Histogramm, das in einem System nach der Erfin­ dung berechnet wurde,
Fig. 5 eine schematische Darstellung eines Teils eines abge­ tasteten Leiterplattenabschnitts und zugeordneter CAD-Pixelsignale in einem System nach der Erfindung, und
Fig. 6 eine schematische Darstellung eines Algorithmus für ein automatisches optisches Prüfsystem.
In Fig. 1 ist in vereinfachter schematischer Darstellung eine Reihe von Vorrichtungen eines Gesamtsystems 10 gezeigt, das zur Herstellung einer Leiterplatte dient. Typisch werden die auf der Leiterplatte zu erzeugenden Schaltungen mit einer CAD/CAM-Einrichtung 12 erzeugt, die eine Datei generiert, welche ein Schema des Layouts der Leiterplattenschaltungen enthält. Die Schaltungen sind in der CAD/CAM-Datei als geome­ trische Merkmale konfiguriert. Diese bestehen aus einer Reihe einfacher Symbole wie Kreise, Rechtecke usw . . Jedes Merkmal wird aus den Original-CAD-Daten durch Interpretation der CAD- Datenbefehle in Verbindung mit den CAD-Datenöffnungen als "Druck" oder "Zeichnen" erzeugt. Ein "Druck"-Befehl bringt eine Öffnung an eine Einzelposition, während ein "Zeichnen"- Befehl eine Öffnung von einer Start- zu einer Stopposition bringt und damit den gesamten Weg zwischen beiden ausfüllt. Die CAD-Daten sind vektoriell erzeugt.
Bei Block 14 wird diese Datei in einen Prozessor eingegeben, der das physikalische Layout für die Leiterplatte erzeugt. Die Datei ist ziemlich groß, daher verwenden die meisten Sy­ steme eines der bekannten Datenkompressionsverfahren. Diese enthalten eine Anzahl durchlauflängencodierter oder äquiva­ lenter Formate. Diese Datei wird dann einem Fotoplotter 16 zugeführt, der die zum Herstellen der Leiterplatte erforder­ liche Vorlage herstellt. Der Fotoplotter ist typisch ein La­ ser-Direktbildgerät. Dieses bewegt den belichtenden Laser­ strahl-Abtastpunkt relativ zu einer Schreibplatte und modu­ liert den Strahl durch Hell-Dunkel-Tastung gemäß den eingege­ benen Daten. Nachdem die Linie gezogen ist, wird die Platte um einen der Auflösung entsprechenden Betrag (z. B. 0,013 mm) bewegt und die nächste Linie gezogen. Das Verfahren setzt sich fort, bis das gesamte Bild auf den Film belichtet ist. Für ein Leiterplattenbild voller Größe sind 52 000 Abtastungen mit jeweils 40 800 Bit, 5000 Byte oder 2500 Worten mit 16 Bit vorgesehen. Schließlich wird bei Block 18 die Leiterplatte mit bekannten Einrichtungen hergestellt.
Um die Leiterplatte auf Defekte zu prüfen, wird eine mit To­ leranzen versehene Version der CAD-Daten in Form einer kom­ primierten Datei 13 einem Fehlererfassungssystem 20 für Lei­ terplatten zugeführt. Wie noch beschrieben wird, werden in diesem System die Daten zurück in das Rasterformat dekompri­ miert, um ein Referenzbild der Leiterplatte zu erzeugen. Die­ ses wird mit dem hier beschriebenen System zum Vergleich mit dem abgetasteten Bild der Leiterplatte verwendet, um Defekte zu lokalisieren, die nachfolgend an einer Prüfstation 22 er­ faßt werden.
In Fig. 2 ist eine vereinfachte schematische Darstellung ei­ nes Linienmerkmals der Leiterplattenvorlage gezeigt, das über mehrere Pixel und mehrere Abtastzeilen verläuft. Wie vorste­ hend erwähnt, enthält eine CAD-Datenbank das digitale Bild der Linie sowie die anderen Merkmale der Leiterplatte, wobei jedes Merkmal vorausgewählte Pixel enthält, die eine vorgege­ bene Adresse oder Position innerhalb des Bereichs der Leiter­ plattenvorlage haben. In Fig. 2 ist das Merkmal 24 darge­ stellt. Jedes Pixel hat eine Zentralposition, die einen vor­ bestimmten Abstand zu benachbarten Pixeln hat. Substratver­ zerrungen verändern diesen Abstand. Wenn sich die Verzerrung über das Substrat erstreckt, führt dies dazu, daß auch kleine Verzerrungen falsche Fehlersignale auf gesamten Substraten oder Schaltungen erzeugen, weil einfach der kumulative Effekt der Verzerrung über die Tafel hinweg auftritt. Je größer die Tafel ist, um so empfindlicher ist sie für Verzerrungen.
Während des optischen Prüfprozesses wird die Vorlage abgeta­ stet, was zu einem Bild führt, das auf dem als Merkmal 26 des Substrats 28 dargestellt ist. Wenn die Zentralpositionen der Pixel beispielsweise leicht gegenüber den idealen Positionen versetzt sind, so ist das aktuelle Leiterplattenmerkmal rela­ tiv zu der Nennposition versetzt. In Fig. 2 ist das abgeta­ stete Merkmal 26 um einen Abstand 30, 32 entsprechend zwei Pixeln nach links und entsprechend einem Pixel nach oben re­ lativ zu dem CAD-Merkmal 24 verschoben. Bekannte automatische optische Prüfsysteme würden einen Fehler für die in Fig. 2 gezeigte Situation nach einem Vergleich der abgetasteten mit den CAD-Daten zurückweisen, da die Zentralpositionen der Pi­ xel in den CAD- und den abgetasteten Daten ausreichend unter­ schiedlich sind.
Die Erfindung vermeidet dieses Problem durch Unterteilen der Tafel oder des Substrats 34 gemäß Fig. 3 in mehrere gleiche Abschnitte, deren Abmessungen in diesem Beispiel etwa 2,5 cm × 2,5 cm sind. Das System bestimmt die beste Passung durch einen Vergleich ausgewählter Pixel, die auf dem Substrat ab­ getastet wurden, mit den entsprechenden Pixeln aus der CAD- Datenbank. Ein lokaler Verzerrungsvektor 38 wird für jeden Abschnitt erzeugt und dient dann zur Aufstellung eines Ver­ zerrungsabbilds (map) der Tafel oder des Substrats, das ge­ prüft wurde. Das System erzeugt einen Korrekturfaktor für je­ den Abschnitt, der vorzugsweise in einer Suchtabelle gespei­ chert wird. In Fig. 3 liegt die örtliche Verzerrung längs der Abschnittskante 39 und könnte beispielsweise durch eine Rippe oder eine Kerbe in dem Substrat erzeugt sein.
Die Prüfmethode mit einem pixelweisen Vergleich ist für Sy­ steme mit Übergangsprüfung geeignet und erfordert, daß das abgetastete Bild genau zu dem CAD-Bild paßt. Öffnungen, Brücken, "Mäusebisse", Vorsprünge, Nadelstiche und Spritzer sind echte Defekte, die ein Fehlersignal veranlassen. Über- und unterbemessene Merkmale sollten wie auch fehlplazierte Merk­ male unter einem Schwellenwert liegen. Die meisten Leiter­ plattenhersteller klassieren fehlplazierte Merkmale nicht als echte Fehler, wenn die Plazierung innerhalb eines vorgegebe­ nen Toleranzbereichs liegt. Das Merkmal "Abstandstoleranz" ist typischerweise viel größer als das Merkmal "Größentoleranz" und wird durch Betrachtung von Schichten diktiert. Das hier beschriebene System arbeitet mit pixelwei­ sem CAD-Referenz-Vergleich und toleriert verzerrte Proben.
Vorbekannte Systeme kompensierten globale Verzerrungen durch ein Verfahren, das als "rubber sheeting" von CAD-Daten be­ kannt ist. Dieses Verfahren arbeitet mit Abtastung vorbe­ stimmter Richtpunkte auf jedem Substrat vor der Prüfung. Die daraus erhaltenen Bilder werden mit CAD-Bildern der Richt­ punkte verglichen, um die genaue Tafelplazierung und einen globalen Verzerrungswert zu bestimmen. Drei Richtpunkte, bei­ spielsweise die Punkte 40 bis 44 in Fig. 3, werden an den Ta­ felgrenzen festgelegt. Während der Prüfung tastet das System automatisch jeden Punkt ab und berechnet einen Wert für li­ neare Dehnung und Schrumpfung. Dieser Prozeß erfordert etwa 20 Sekunden. Eine Anwendung dieser Technik zur Bestimmung örtlicher Verzerrungen ist unpraktisch. Für ein Teilungsgit­ ter von 2,5 cm sind für eine Tafel von 45 × 60 cm Größe bei 5 Sekunden für die Abtastung und Verarbeitung eines jeden Richtpunktes mehr als 30 Minuten erforderlich. Eine manuelle Auswahl dieser Punkte würde noch mehr Zeit erfordern.
Das hier beschriebene Kompensationssystem unterstützt die globalen Verzerrungskorrekturtechniken und kann in bereits vorhandene Prüfprozesse leicht integriert werden. Nach einer globalen Kompensation erfolgt die Substratabbildung durch Ab­ tasten von Abschnitten mit einer Seitenlänge von 2,5 cm. Wäh­ rend des Vergleichs der abgetasteten mit den CAD-Daten werden ausgewählte Signalgruppen der CAD-Datenbank längs der Abtast­ zeile um einen Betrag positionsverschoben, der etwa gleich dem Abschnittsverzerrungsvektor ist. Die verschobenen und die abgetasteten Daten werden nochmals verglichen. Für jeden Ab­ schnitt wird das Verfahren wiederholt, bis eine bestmögliche Passung erreicht wird, so daß ein Vergleich der abgetasteten mit den CAD-Daten dann frei von Versetzungsfehlern ist. Der endgültige Betrag der Pixelverschiebung für die Kompensation wird in dem Verzerrungsabbild gehalten.
Dem Fachmann ist geläufig, daß ein Verzerrungsabbild auch zur Darstellung von Problemen im Herstellprozeß der Leiterplatte benutzt werden kann. Ein geeichtes Substrat o. ä. mit bekann­ ten Eigenschaften kann unter Anwendung der Erfindung abgeta­ stet werden. Jede Abweichung von der Idealposition eines Merkmals zeigt einen Defekt bei dem Herstellungsprozeß an. Beispielsweise kann eine einfache Querverzerrung ein Zeichen für eine Einrichtung sein, die außerhalb der Toleranz arbei­ tet.
Bei einer typischen Leiterplatte ist die Pixelgröße 0,013 mm bei CAD-Abschnitten oder Korrekturbereichen mit 2000 Pixeln in X-Richtung (Streifen-Abwärtsrichtung) und 2016 Pixeln in Y-Richtung (Streifen-Querrichtung). Abtastabschnitte haben 2032 Pixel in X-Richtung und 2048 Pixel in Y-Richtung. Das hier beschriebene System führt eine Rechnung durch, um den genauen 2000 × 2016-Pixelbereich mit dem Abtastabschnitt zu bestimmen, der am besten zu dem entsprechenden CAD-Datenab­ schnitt paßt. Wenn keine örtliche Verzerrung existiert, soll­ ten die CAD-Daten zu dem zentralen 2000 × 2016-Pixelbereich passen. Bei Vorliegen einer örtlichen Verzerrung können die CAD-Daten zu einem Bereich passen, der orthogonal gegenüber der Nennposition verschoben ist. Fig. 5 zeigt ein Beispiel hierfür. Dabei liegt über einem Abtastabschnitt 46 ein CAD- Datenabschnitt 48.
Im Interesse eines günstigen Durchsatzes verwendet die Erfin­ dung zwei orthogonale eindimensionale Histogramme der zweidi­ mensionalen Bilder. Fig. 4a bis 4c zeigen diesen Prozeß. Das Merkmal 50 enthält Linienelemente 52, 54, die in einem Be­ reich 56 eines Substrats rechtwinklig zueinander liegen. Die Schwarzpixel-Zählschritte für jede horizontale Zeile werden summiert, um ein Histogramm für die X-Achse zu bilden, wäh­ rend die Schwarzpixel-Zählschritte für jede Spalte summiert werden, um ein Histogramm für die Y-Achse zu bilden. Dies ist durch Kurven 58 und 60 dargestellt. Das X- und das Y-Histo­ gramm werden kreuz-korreliert, um eine optimale Verschiebung für eine beste Passung zu bestimmen. Um den Durchsatz für ei­ ne vorgegebene Prüfung zu erhöhen, werden CAD-Bildprojektio­ nen vorausberechnet und mit der Referenzbild-Datenbank ge­ speichert. Gleichfalls für höheren Durchsatz kann die maxima­ le Pixelverschiebung auf weniger als 16 Pixel gesetzt werden, um den Suchraum für die Kreuz-Korrelation zu begrenzen. Ande­ re Techniken, z. B. mit einem zweidimensionalen Algorithmus für beste Passung, können angewendet werden.
Ein einzelner "Streifen" einer Leiterplatte wird mit mehreren Abschnitten oder Korrekturbereichen in einer Richtung über das Substrat hinweg gebildet. Eine Streifenverarbeitung wird Abschnitt für Abschnitt durchgeführt. Für jeden Abschnitt er­ folgt eine Verzerrungskompensation, gefolgt von einem pixel­ weisen Vergleich. Die CAD-Datensignale bilden die Referenz- oder Musterabschnitte und sind ohne Überlappung konfiguriert. Abtastsignale für die Abschnitte haben dieselbe X-Mitte mit den entsprechenden CAD-Abschnitten, überlappen sich jedoch in X-Richtung, um sich der Verschiebung gegenüber dem Nennwert anzupassen. In dem Ausführungsbeispiel ist die Streifenlänge am Anfang und am Ende um 16 Pixel verlängert, um das Ver­ schieben gegenüber der Nennposition für den ersten und den letzten Abschnitt zu ermöglichen.
Das hier beschriebene Ausführungsbeispiel ist so aufgebaut, daß die Verzerrung während der Abtastung des Substrats be­ stimmt wird, dies ist jedoch in gleicher Weise während einer Vorabtastung möglich. Die Verzerrungskompensation erfolgt entweder in einem "Lernbetrieb", wo die Verzerrung nur für ein erstes Substrat oder eine Tafel einer größeren Menge be­ rechnet wird. Die Daten des ersten Substrats werden gespei­ chert und für die restliche Menge erneut verwendet. Alterna­ tiv kann die Verzerrungskompensation auch für jedes oder nur einige Substrate einer vorgegebenen Menge durchgeführt wer­ den. Die Betriebsart kann manuell gewählt werden, während das System arbeitet.
Die gesamte Arbeitsweise des Kompensationssystems ist schema­ tisch in Fig. 6 gezeigt. Der Algorithmus 62 wird für jeden Abschnitt eines Substrats ausgeführt. Zunächst wird das Substrat abgetastet, um eine Abtast-Datenbank 64 zu erzeugen. Die CAD-Datenbank 66 mit den auf der Leiterplatte zu erzeu­ genden Merkmalen wurde zuvor erzeugt. Die Signale der CAD- und der Abtast-Datenbank werden in Abschnitten gruppiert, wo­ bei jeder Abschnitt auf einen gemeinsamen Ursprung zentriert ist. Wie vorstehend bemerkt, sind die Abtast-Abschnitte etwas größer als die entsprechende CAD-Datenbank (Block 68). Die Abtast- und die Datenbanksignale für jeden Abschnitt werden unter Verwendung der vorstehend beschriebenen Histogrammana­ lyse (Block 70) verglichen, und bei Block 72 wird ein örtli­ cher Verzerrungsvektor berechnet. Danach wird ein Korrektur­ faktor für Abtastzeilen innerhalb des jeweiligen Abschnitts mit den CAD-Datenbanksignalen kombiniert, vor der Fehlerer­ fassung für dieses Substrat sowie für andere Substrate dieser Menge, wenn die Bedienungsperson dies wählt (Block 74).

Claims (14)

1. Verfahren zum Kompensieren (62) von Substratverzerrungen in einem automatischen optischen Prüfsystem (20) für Lei­ terplatten, bei dem Pixelsignale aus einer Merkmaldaten­ bank (66) mit Nennabmessungen und -positionen für die Merkmalerzeugung auf einem Substrat (28) gemäß einer Pi­ xelverteilung in einer Folge von Abtastzeilen empfangen werden, wobei die Merkmale (24) durch Pixelzustandsüber­ gänge markiert sind, gekennzeichnet durch Gruppieren der Datenbanksignale in eine Anzahl Nenn-Signalgruppen (48) entsprechend gleichartigen vorgegebenen Abschnitten (36) des Substrats (28), Empfangen von Pixelsignalen einer Merkmaldatenbank (64) aus einer Substratabtastung, Grup­ pieren (68) dieser Abtast-Datenbanksignale in eine Anzahl Signalgruppen (46) entsprechend den Abschnitten (36) des Substrats (28), Vergleichen (70) einer Nenn-Signalgruppe (48) eines Abschnitts (36) mit einer Abtast-Signalgruppe (46) eines entsprechenden abgetasteten Abschnitts (36), Erzeugen (72) von Verzerrungs-Vektorsignalen (38), die eine Variation der jeweils abgetasteten Pixelposition gegenüber der zugehörigen Nenn-Pixelposition (30, 32) an­ geben, und Erzeugen von Signalen für das Prüfsystem zum Entfernen der Variation während der Fehlererfassung.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die abgetasteten und die vorgegebenen Abschnitte (36) je­ weils ein zentrales Pixel enthalten, um das die Signal­ gruppen (46, 48) der abgetasteten und der vorgegebenen Abschnitte (36) zentriert werden, daß die Position der Nenn-Signalgruppe (48) relativ zu derjenigen der Signal­ gruppe (46) des abgetasteten Abschnitts (36) um minde­ stens ein Pixel verstellt wird, und daß dann bestimmt wird, ob die verstellte Pixelgruppenposition zu einer ge­ ringeren Pixelverschiebung als die zentrierte Pixelposi­ tion des vorgegebenen Abschnitts führt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß Histogrammsignale (58, 60) für einen Gesamtwert von Merk­ malpixeln über eine der Dimensionen des Abschnitts (56) berechnet werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Histogrammsignale (58, 60) für jede orthogonale Rich­ tung der Abschnitte (36) erzeugt werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß eine verstellte Pixelposition abhängig davon gewählt wird, welche der verstellten Pixelpositionen die maximale Korrelation der berechneten Histogramm-Gesamtwerte er­ gibt.
6. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß bei der Gruppierung die Daten­ banksignale des jeweiligen Abschnitts in Signalgruppen (48) gruppiert werden, deren Dimensionen in Pixeln größer als die der abgetasteten Signalgruppen (46) sind.
7. Einrichtung zur Kompensation von Substratverzerrungen für ein automatisches optisches Prüfsystem für Leiterplatten, mit einer Vorrichtung zum Empfangen von Pixelsignalen aus einer Merkmaldatenbank (66) mit Nennabmessungen und -po­ sitionen für die Merkmalerzeugung auf einem Substrat (28) gemäß einer Pixelverteilung in einer Folge von Abtastzei­ len, wobei die Merkmale (24) durch Pixelzustandsübergänge markiert sind, gekennzeichnet durch eine Vorrichtung zum Gruppieren (68) der Datenbanksignale in eine Anzahl Si­ gnalgruppen (48) entsprechend gleichartigen vorgegebenen Abschnitten (36) des Substrats (28), eine Vorrichtung zum Empfangen von Pixelsignalen einer Merkmaldatenbank (64) aus einer Substratabtastung, eine Vorrichtung zum Grup­ pieren (68) dieser Abtast-Datenbanksignale in eine Anzahl Signalgruppen (46) entsprechend den Abschnitten (36) des Substrats (28), und eine Vorrichtung zum Vergleich einer Nenn-Signalgruppe (48) eines Abschnitts (36) mit einer Abtast-Signalgruppe (46) eines entsprechenden abgetaste­ ten Abschnitts (36), eine Vorrichtung zum Erzeugen von Verzerrungsvektorsignalen (38), die eine Variation der jeweils abgetasteten Pixelposition gegenüber der zugehö­ rigen Nenn-Pixelposition (30, 32) angeben, und eine Vor­ richtung zum Erzeugen von Signalen für das Prüfsystem zum Entfernen der Variation während der Fehlererfassung.
8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die abgetasteten und die vorgegebenen Abschnitte (36) je­ weils ein zentrales Pixel enthalten, und daß eine Vor­ richtung zum Zentrieren der Signalgruppen (46, 48) der abgetasteten und der vorgegebenen Abschnitte (36) um die zentralen Pixel, eine Vorrichtung zum Verstellen der Nenn-Signalgruppe (48) relativ zu der Signalgruppe (46) des abgetasteten Abschnitts um mindestens ein Pixel und eine Vorrichtung zum Bestimmen vorgesehen sind, ob die verstellte Pixelposition zu einer geringeren Größe der Pixelverschiebung als die zentrierte Pixelposition des vorgegebenen Abschnitts führt.
9. Einrichtung nach Anspruch 8, gekennzeichnet durch eine Vorrichtung zum Berechnen von Histogrammsignalen (58, 60), die den Gesamtwert von Merkmalpixeln über eine der Dimensionen eines Abschnitts (56) angeben.
10. Einrichtung nach Anspruch 9, gekennzeichnet durch eine Vorrichtung zum Erzeugen der Histogrammsignale (58, 60) für jede orthogonale Richtung der Abschnitte (36).
11. Einrichtung nach Anspruch 10, gekennzeichnet durch eine Vorrichtung zum Auswählen einer verstellten Pixelposition eines Abschnitts abhängig davon, welche der verstellten Pixelpositionen die maximale Korrelation der berechneten Histogramm-Gesamtwerte ergibt.
12. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß eine Vorrichtung zum Gruppieren der Datenbanksignale des jeweiligen Abschnitts (48) in Signalgruppen vorgesehen ist, deren Dimensionen in Pixeln größer als die der Si­ gnalgruppen (46) eines abgetasteten Abschnitts (36) sind.
13. Leiterplatte, hergestellt unter Anwendung des Substrat­ kompensationsverfahrens nach einem der Ansprüche 1 bis 6.
14. Verfahren zur Eichung einer Leiterplatten-Herstellein­ richtung (18), bei dem ein Eichsubstrat mit Merkmalen (50) mit Nennabmessungen und -positionen erzeugt wird, wobei die Merkmale aus Pixeln in einer Verteilung über mehrere Abtastzeilen des Eichsubstrats bestehen und durch Pixelzustandsübergänge markiert werden, wobei Pixelsi­ gnale aus einer Merkmaldatenbank (12) mit Nennabmessungen und -positionen für die Merkmalerzeugung auf dem Eich­ substrat und Pixelsignale aus einer Merkmaldatenbank (50) nach einer Substratabtastung empfangen werden, dadurch gekennzeichnet, daß die Datenbanksignale in eine Anzahl Nenn-Signalgruppen (48) entsprechend gleichartigen vorge­ gebenen Abschnitten (36) des Eichsubstrats gruppiert wer­ den, daß die Abtast-Datenbanksignale in eine Anzahl Si­ gnalgruppen (46) entsprechend den Abschnitten (36) des Substrats gruppiert werden, daß eine Nenn-Signalgruppe (48) eines Abschnitts mit einer entsprechenden Signal­ gruppe (46) eines abgetasteten Abschnitts verglichen wird, und daß für das automatische optische Prüfsystem (20) Verzerrungsvektorsignale erzeugt werden, die eine Variation der Abtast-Pixelposition gegenüber der zugehö­ rigen Nenn-Pixelposition angeben.
DE19500382A 1994-01-14 1995-01-09 Verfahren und Einrichtung zum Kompensieren von Substratverzerrungen in einem automatischen optischen Prüfsystem für Leiterplatten Withdrawn DE19500382A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/182,842 US5506793A (en) 1994-01-14 1994-01-14 Method and apparatus for distortion compensation in an automatic optical inspection system

Publications (1)

Publication Number Publication Date
DE19500382A1 true DE19500382A1 (de) 1995-07-20

Family

ID=22670277

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19500382A Withdrawn DE19500382A1 (de) 1994-01-14 1995-01-09 Verfahren und Einrichtung zum Kompensieren von Substratverzerrungen in einem automatischen optischen Prüfsystem für Leiterplatten

Country Status (5)

Country Link
US (1) US5506793A (de)
JP (1) JP2733206B2 (de)
DE (1) DE19500382A1 (de)
FR (1) FR2715241B1 (de)
GB (1) GB2285682B (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19709939A1 (de) * 1997-03-11 1998-09-17 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Prüfen von Leiterplatten
US5825499A (en) * 1995-10-25 1998-10-20 Siemens Aktiengesellschaft Method for checking wafers having a lacquer layer for faults
DE19731545C1 (de) * 1997-07-23 1999-05-27 Basler Gmbh Vorrichtung und Verfahren zum optischen Erfassen der Verformung einer Fläche
US6434788B1 (en) 1998-07-14 2002-08-20 Ernst Schulte Door closer
DE10043728C2 (de) * 2000-09-05 2003-12-04 Atg Test Systems Gmbh Verfahren zum Prüfen von Leiterplatten und Verwendung einer Vorrichtung zum Ausführen des Verfahrens
US9664628B2 (en) 2010-11-23 2017-05-30 Koh Young Technology Inc. Inspection method
US10325798B2 (en) 2010-12-20 2019-06-18 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844810A (en) * 1995-05-30 1998-12-01 General Electric Company Scaled adaptive lithography
US5859924A (en) * 1996-07-12 1999-01-12 Robotic Vision Systems, Inc. Method and system for measuring object features
US6075883A (en) * 1996-11-12 2000-06-13 Robotic Vision Systems, Inc. Method and system for imaging an object or pattern
US5760893A (en) * 1996-12-24 1998-06-02 Teradyne, Inc. Method and apparatus for inspecting component placement and solder connection in printed circuit board manufacture
IT1290345B1 (it) * 1997-02-18 1998-10-22 Circuit Line Spa Metodo e dispositivo per la correzione dell'errore di allineamento fra aghi di test e punti di test nella fase di test elettrico di
US6122397A (en) * 1997-07-03 2000-09-19 Tri Path Imaging, Inc. Method and apparatus for maskless semiconductor and liquid crystal display inspection
US6038336A (en) * 1997-12-04 2000-03-14 Daewoo Electronics Co., Ltd. PCB testing circuit for an automatic inserting apparatus and a testing method therefor
JP4002655B2 (ja) * 1998-01-06 2007-11-07 株式会社日立製作所 パターン検査方法およびその装置
US6438561B1 (en) * 1998-11-19 2002-08-20 Navigation Technologies Corp. Method and system for using real-time traffic broadcasts with navigation systems
US6266436B1 (en) * 1999-04-09 2001-07-24 Kimberly-Clark Worldwide, Inc. Process control using multiple detections
US6917882B2 (en) * 1999-01-19 2005-07-12 Maxygen, Inc. Methods for making character strings, polynucleotides and polypeptides having desired characteristics
US20030054390A1 (en) * 1999-01-19 2003-03-20 Maxygen, Inc. Oligonucleotide mediated nucleic acid recombination
WO2000042559A1 (en) * 1999-01-18 2000-07-20 Maxygen, Inc. Methods of populating data structures for use in evolutionary simulations
US6376246B1 (en) 1999-02-05 2002-04-23 Maxygen, Inc. Oligonucleotide mediated nucleic acid recombination
US20070065838A1 (en) * 1999-01-19 2007-03-22 Maxygen, Inc. Oligonucleotide mediated nucleic acid recombination
US7873477B1 (en) 2001-08-21 2011-01-18 Codexis Mayflower Holdings, Llc Method and system using systematically varied data libraries
US7024312B1 (en) * 1999-01-19 2006-04-04 Maxygen, Inc. Methods for making character strings, polynucleotides and polypeptides having desired characteristics
US8457903B1 (en) 1999-01-19 2013-06-04 Codexis Mayflower Holdings, Llc Method and/or apparatus for determining codons
US7702464B1 (en) 2001-08-21 2010-04-20 Maxygen, Inc. Method and apparatus for codon determining
US6165658A (en) * 1999-07-06 2000-12-26 Creo Ltd. Nonlinear image distortion correction in printed circuit board manufacturing
US6912304B1 (en) * 1999-08-02 2005-06-28 Applied Materials, Inc. Two-dimensional scatter plot technique for defect inspection
US7430477B2 (en) * 1999-10-12 2008-09-30 Maxygen, Inc. Methods of populating data structures for use in evolutionary simulations
CA2296143A1 (fr) * 2000-01-18 2001-07-18 9071 9410 Quebec Inc. Systeme d'inspection optique
US6603542B1 (en) 2000-06-14 2003-08-05 Qc Optics, Inc. High sensitivity optical inspection system and method for detecting flaws on a diffractive surface
US6593066B2 (en) 2001-02-28 2003-07-15 Creo Il. Ltd. Method and apparatus for printing patterns on substrates
US6493064B2 (en) 2001-02-28 2002-12-10 Creo Il, Ltd. Method and apparatus for registration control in production by imaging
JP2004536387A (ja) * 2001-05-25 2004-12-02 シーメンス アクチエンゲゼルシヤフト 画像データを処理する装置及び方法
US6766736B2 (en) 2001-08-30 2004-07-27 Micron Technology, Inc. Printing stencils for electronic substrates
JP4254204B2 (ja) 2001-12-19 2009-04-15 富士ゼロックス株式会社 画像照合装置、画像形成装置及び画像照合プログラム
JP4375523B2 (ja) * 2002-12-20 2009-12-02 富士ゼロックス株式会社 画像処理装置、画像処理方法、画像処理プログラム、印刷物検査装置、印刷物検査方法、印刷物検査プログラム
US20050190959A1 (en) * 2004-02-26 2005-09-01 Kohler James P. Drill hole inspection method for printed circuit board fabrication
GB2425829A (en) * 2005-05-06 2006-11-08 Mv Res Ltd A classification system
US7951697B1 (en) 2007-06-20 2011-05-31 Amkor Technology, Inc. Embedded die metal etch stop fabrication method and structure
US7923645B1 (en) 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US7958626B1 (en) 2007-10-25 2011-06-14 Amkor Technology, Inc. Embedded passive component network substrate fabrication method
JP2009276096A (ja) * 2008-05-12 2009-11-26 Seiko Precision Inc 基板変形認識方法及び基板変形認識装置及び基板変形認識プログラム
DE102010003376B4 (de) * 2009-03-30 2021-04-01 Koh Young Technology Inc. Untersuchungsverfahren
JP5407632B2 (ja) * 2009-07-22 2014-02-05 富士通株式会社 プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
KR101231597B1 (ko) * 2010-11-15 2013-02-08 주식회사 고영테크놀러지 검사방법
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
TWI500924B (zh) * 2011-11-16 2015-09-21 Dcg Systems Inc 極化分集成像與對準裝置與方法
CN103185560A (zh) * 2011-12-29 2013-07-03 鸿富锦精密工业(深圳)有限公司 Pcb板线路的线宽检测系统及方法
CN102682166B (zh) * 2012-05-09 2014-01-15 上海望友信息科技有限公司 Smt设备快速制程系统及方法
CN103323468A (zh) * 2013-05-20 2013-09-25 晟光科技股份有限公司 一种单面多点非接触式图案的测试方法
JP6336493B2 (ja) * 2016-01-14 2018-06-06 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハの装着用受け取り手段
JP7042118B2 (ja) * 2018-03-08 2022-03-25 株式会社東芝 検査装置、検査方法、及びプログラム
DE102018220236A1 (de) * 2018-11-26 2020-05-28 Heidelberger Druckmaschinen Ag Schnelle Bildentzerrung für Bildinspektion
CN109738158B (zh) * 2019-01-24 2020-11-03 武汉精立电子技术有限公司 基于aoi平台的色度亮度数据的采集方法及装置
CN110109945B (zh) * 2019-04-10 2021-05-07 Tcl华星光电技术有限公司 应用于基板的aoi检测方法、装置、存储介质及aoi检测设备
JP7109489B2 (ja) * 2020-02-06 2022-07-29 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハの装着用受け取り手段
TWI753554B (zh) * 2020-08-28 2022-01-21 致茂電子股份有限公司 自動化調整電子設備的方法
TWI787781B (zh) * 2021-04-09 2022-12-21 住華科技股份有限公司 監控自動光學檢測裝置的方法及系統
CN116152210A (zh) * 2022-06-20 2023-05-23 苏州康代智能科技股份有限公司 Pcb缺陷修正方法及电路板制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5957431A (ja) * 1982-09-27 1984-04-03 Fujitsu Ltd 電子ビ−ム露光装置
US4628466A (en) * 1984-10-29 1986-12-09 Excellon Industries Method and apparatus for pattern forming
JP2521910B2 (ja) * 1986-05-07 1996-08-07 オムロン株式会社 プリント基板の位置ずれ補正装置
US4783826A (en) * 1986-08-18 1988-11-08 The Gerber Scientific Company, Inc. Pattern inspection system
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US5023917A (en) * 1988-08-15 1991-06-11 At&T Bell Laboratories Method and apparatus for pattern inspection
US5157762A (en) * 1990-04-10 1992-10-20 Gerber Systems Corporation Method and apparatus for providing a three state data base for use with automatic optical inspection systems
JP2757545B2 (ja) * 1990-07-27 1998-05-25 大日本スクリーン製造 株式会社 複数の画像読取りシステム相互の位置誤差補償方法
US5163128A (en) * 1990-07-27 1992-11-10 Gerber Systems Corporation Method and apparatus for generating a multiple tolerance, three state data base for use with automatic optical inspection systems
US5251271A (en) * 1991-10-21 1993-10-05 R. R. Donnelley & Sons Co. Method for automatic registration of digitized multi-plane images

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SANZ, J.L.C., JAIN, A.K.: Machine-vision tech- niques for inspection of printed wiring boards and thick-film circuits, J. Optical Society or America, Band 3, Nr. 9, September, Seite 1465-1482 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825499A (en) * 1995-10-25 1998-10-20 Siemens Aktiengesellschaft Method for checking wafers having a lacquer layer for faults
DE19709939A1 (de) * 1997-03-11 1998-09-17 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Prüfen von Leiterplatten
DE19731545C1 (de) * 1997-07-23 1999-05-27 Basler Gmbh Vorrichtung und Verfahren zum optischen Erfassen der Verformung einer Fläche
US6434788B1 (en) 1998-07-14 2002-08-20 Ernst Schulte Door closer
DE10043728C2 (de) * 2000-09-05 2003-12-04 Atg Test Systems Gmbh Verfahren zum Prüfen von Leiterplatten und Verwendung einer Vorrichtung zum Ausführen des Verfahrens
US9664628B2 (en) 2010-11-23 2017-05-30 Koh Young Technology Inc. Inspection method
US10325798B2 (en) 2010-12-20 2019-06-18 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
US10886156B2 (en) 2010-12-20 2021-01-05 Ev Group E. Thallner Gmbh Accomodating device for retaining wafers
US11355374B2 (en) 2010-12-20 2022-06-07 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
US11756818B2 (en) 2010-12-20 2023-09-12 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers

Also Published As

Publication number Publication date
GB2285682B (en) 1998-03-11
US5506793A (en) 1996-04-09
FR2715241B1 (fr) 1998-05-22
GB2285682A (en) 1995-07-19
JP2733206B2 (ja) 1998-03-30
JPH0835936A (ja) 1996-02-06
FR2715241A1 (fr) 1995-07-21
GB9425228D0 (en) 1995-02-08

Similar Documents

Publication Publication Date Title
DE19500382A1 (de) Verfahren und Einrichtung zum Kompensieren von Substratverzerrungen in einem automatischen optischen Prüfsystem für Leiterplatten
DE60100594T2 (de) Verfahren und system zur aufspürung von fehlern auf einer gedruckten leiterplatte
DE10392705B4 (de) Verfahren zur Musterprüfung
DE4438278C2 (de) Verfahren zum Erzeugen einer Toleranzwertdatenbank und System zum Prüfen von Leiterplatten unter Anwendung der Toleranzwertdatenbank
DE3545951C2 (de)
DE3248928C2 (de)
DE10000364B4 (de) Merkmalbasierende Feststellung von Fehlern
DE3013833C2 (de) Vorrichtung zur Prüfung eines auf einem Gegenstand befindlichen Musters auf Fehler
DE19641414A1 (de) Verfahren und Vorrichtung zur Einteilung eines Fehlers auf einem Halbleiterwafer
DE3612233A1 (de) Musterpruefverfahren
DE102011086195B4 (de) Inspektionsverfahren
DE102014204876A1 (de) Inspektionsverfahren und Inspektionsvorrichtung
DE19747773A1 (de) Verfahren und Vorrichtung zum Korrigieren von Belichtungsmustern und eine Belichtungsmaske, Verfahren zur Belichtung und Halbleitervorrichtung
DE4201514A1 (de) Verfahren zur ermittlung von fehlerhaften stellen
DE102008050836A1 (de) Vorrichtung zum Überprüfen von im Druckverfahren aufgebrachtem Lot
DE2831297C2 (de) Automatische Prüfanordnung zum Untersuchen von Zeichenstrukturen
DE4221080A1 (de) Struktur und verfahren zum direkten eichen von justierungsmess-systemen fuer konkrete halbleiterwafer-prozesstopographie
DE19751544C2 (de) Fehleranalysator
DE2256617C3 (de) Einrichtung zur Analyse einer Vorlage
DE1499377A1 (de) Verfahren zur fehlerkorrigierenden Abtastung selektiver Bereiche des Schirms eines Kathodenstrahlrohres,insbesondere zum Zweck der Zeichenerkennung und Vorrichtung zur Durchfuehrung des Verfahrens
DD219567A5 (de) Verfahren und geraet fuer die fehlerpruefung von uebertragungsmasken von leitungsmustern integrierter schaltungen
EP0012723B1 (de) Verfahren zur maschinellen Beurteilung der Druckqualität eines Druckerzeugnisses sowie Vorrichtung zu dessen Durchführung
DE19951146A1 (de) Verfahren zum Reduzieren des Rauschens in einem durch Abbildung erhaltenen Signal
DE102007042272A1 (de) Verfahren zur Korrektur der durch Lensdistortion eines Objektivs verursachten Messfehler
EP0222079B1 (de) Verfahren zur optischen Prüfung von Leiterplatten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8136 Disposal/non-payment of the fee for publication/grant