DE1774296A1 - Steuereinheit fuer elektronische Digitalrechner - Google Patents

Steuereinheit fuer elektronische Digitalrechner

Info

Publication number
DE1774296A1
DE1774296A1 DE19681774296 DE1774296A DE1774296A1 DE 1774296 A1 DE1774296 A1 DE 1774296A1 DE 19681774296 DE19681774296 DE 19681774296 DE 1774296 A DE1774296 A DE 1774296A DE 1774296 A1 DE1774296 A1 DE 1774296A1
Authority
DE
Germany
Prior art keywords
control
memory
program
control unit
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681774296
Other languages
English (en)
Other versions
DE1774296B2 (de
DE1774296C2 (de
Inventor
Evans Bob Overton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1774296A1 publication Critical patent/DE1774296A1/de
Publication of DE1774296B2 publication Critical patent/DE1774296B2/de
Application granted granted Critical
Publication of DE1774296C2 publication Critical patent/DE1774296C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33125—System configuration, reconfiguration, customization, automatic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Calculators And Similar Devices (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Description

IBM Deutschland Internationale ltüro-Mturbinen GeaelUchaft mbH
Böblingen, 14. Mai I968 jo-hn
Anmelderin:
International Business Machines Corporation, Armonk, N. Y. 10 504
Amtliches Aktenzeichen:
Neuanmeldung
Aktenzeichen der Anmelderin: Docket WA 9-66-003
Steuereinheit für elektronische Digitalrechner
Die Erfindung betrifft eine Steuereinheit für elektronische Digitalrechner.
Die Steuereinheiten bekannter Digitalrechner steuern die Rechenanlage nach einem allgemein festgelegten Schema, d.h. sie steuern den Rechner immer in genau der gleichen Weise, wenn ein Rechnerprogramm für die Lösung einer bestimmten Aufgabe in der Anlage abgewickelt wird. Diese bekannten Steuereinheiten haben sich in bestimmten Stufen weiterentwickelt. Urpsrünglich bestand eine Steuereinheit aus verschiedenen aktiven und passiven Bauelementen, die in vielfach beliebiger Weise in der Maschine verteilt waren. Nachdem dann später der Festwertspeicher als S teuer spei eher bekanntgeworden war, wurde die Steuerung vieler digitaler Rechenanlagen in die Zentraleinheit der Maschine verlegt.
10983-4/1323
Bei den bekannten Rechenanlagen besteht ein Instruktionssatz aus einer festen Folge sog. primitiver Instruktionen, die in dem Speicher der Anlage enthalten sind. Die Ausführung einer primitiven Instruktion erfordert eine Anzahl sog. Makroinstruktionen, die in dem Festwertspeicher der Rechenanlage gespeichert sind. Eine sog. Makroinstruktion, eine Instruktion, die in einer höheren Programmsprache, wie beispielsweise Fortran, definiert werden kann, erfordert eine Reihe der bereits erwähnten primitiven Instruktionen, die zusammengefaßt in den Hauptspeicher der Anlage eingegeben werden. Jede primitive Instruktion wird vom Steuerspeicher der Reihe nach ausgeführt, indem die Mikroinstruktionen ausgeführt werden, die für jede einzelne primitive Instruktion benötigt werden.
Hieraus ergibt sich ein entscheidender Nachteil für die bekannten Rechenanlagen, da für Myriaden vnn verschiedenen Makrofunktionen, deren Ausführung von dem Rechnersystem erwartet wird, nur ein begrenzter Instruktionssatz zur Verfugung steht. Deshalb stellen sogar optimale Instruktionsfolgen eine nicht besonders wirkungsvolle Methode zur Durchführung von Makrofunktionen dar, im Vergleich zu Methoden, die einen freien Zugang zu den Mikroinstruktionen selbst gewähren*
Die Erfindung stellt sich daher die Aufgabe, diesen Nachteil bekannter Digitalrechner dadurch zu vermeiden, daß eine Steuereinheit angegeben wird, die eine bessere Anpassung des Digitalrechners an die zu lösenden
109834/1323
WA 9-66-003
- 3 Probleme gestattet.
Für eine Steuereinheit für elektronische Digitalrechner besteht die Erfindung darin, daß für die Modifizierung des Programmablaufs vor und/oder während der Programmausführung mindestens ein Lese -/Schreibspeicher als Steuer speicher vorgesehen ist, welcher zusätzliche vorcodierte Makroinstruktionen von mindestens einer Instruktionsquelle empfängt und daß zur A Auswahl einer oder mehrerer Instruktionsquellen und der zu steuernden Maschinenteile sowie eines oder mehrerer Steuerspeicher eine Auswahlsteuerung, bestehend aus einem Steuerspeicher-Ein-/Ausgabekanal, einem Adressengenerator, einer Steuerspeicher-Auswahlschaltung und mindestens einem Steuerspeicher-Register, vorgesehen ist.
Eine vorteilhafte Weiterbildung der Steuereinheit nach der Erfindung besteht darin, daß zu den Lese-/Schreibspeichern für die Steuerung mindestens ein weiterer Festwertspeicher für die Programmsteuerung parallel angeordnet und mit einem Speicherregister versehen ist, der ferner an die Steuer speicher-Auswahlschaltung und an den Adressengenerator angeschlossen ist.
Eine weitere vorteilhafte Ausgestaltung der Steuereinheit nach der Erfindung ist dadurch gekennzeichnet, daß als Instruktionsquellen der Hauptspeicher des Systems und/oder ein Register und/oder ein externer Programmspeicher an die Steuereinheit angeschlossen ist.
1 0 9 :-:■-/1 3 2 3 BAD ORIGINAL
Die Steuer speicher -Auswahlschaltung der Erfindung besteht schließlich aus einem Steuerbetriebsregister, einem Steuerspeicher-Statusregister und einer Steuerschaltung für die Zyklus steuerung, die mit einem Steuerdecoder verbunden sind, welcher die Auswahl signale erzeugt und zu den Speichern und den Auswahlschaltungen überträgt.
Die Steuereinheit nach der Erfindung gestattet der Maschine die eigene Anpassung an jede neue Instruktion, die ausgeführt werden soll. Von wesentlicher Bedeutung ist hierbei, daß das Programm zur Steuerung der Maschine vor und/oder während des Programmablaufes geändert werden kann, so daß sich der Rechner selbst restrukturieren und bei der Ausführung des Programmes mit höherem Wirkungsgrad arbeiten kann.
Die Steuereinheit nach der Erfindung bietet darüberhinaus den Vorteil, daß für die Rechenanlage nicht mehr ein fest vorgeschriebenes Instruk- \ tionsrepertoire erforderlich ist, vielmehr genügt ein universeller Instruktionssatz.
Es ist für die Erfindung wesentlich, daß durch die Steuereinheit die Rechenanlage nun in der Lage ist, sich selbst ihre eigenen Muster von Torsteuersignalen zu erzeugen und dynamisch zu verändern. Sie ist daher in der Lage, Algorythmen, den Informationsfluß und die Bandbreite des Datenkanales optimal zu wählen. Dieses trifft besonders für eine Betriebsart zu, bei welcher das Programm beispielsweise als Makroprogramm
1 0 9 B ; /. / 1 3 2 3 BAD ORIGfNAL
in einer symbolischen oder funktionellen Sprache geschrieben ist. Die funktionelle Programmiersprache enthält symbolische Befehle, für die jeweils Mikroinstruktionen in einem externen Steuerprogrammspeicher vorher gespeichert werden. Das Makroprogramm wird hierbei in den Hauptspeicher der Rechenanlage in üblicher Weise geladen. Jedoch anstatt das Programm zu kompilieren, wie es bei den bekannten Rechenanlagen geschieht, werden die Mikroinstruktionen, die den Instruktionen in g der symbolischen Programmiersprache entsprechen, in den externen Steuerprogrammspeicher geladen, aus diesem in einen Lese -/Schreib -Steuer speicher eingelesen und zur Steuerung der Maschinenfunktion ausgeführt.
Im folgenden wird die Erfindung anhand der Figuren IA bis IC beispielsweise näher beschrieben.
Es zeigen:
Fig. IA: die Darstellung eines Digitalrechners, welcher die Steuereinheit nach der Erfindung enthält,
Fig. IB: eine Darstellung des Datenflusses des Digitalrechners und Fig. IC: eine Darstellung der in Fig. IA enthaltenen Auswahlsteuerung.
WA 9-66-003
1 0 9 H :U / 1 3 2 3
ALLGEMEINE BESCHREIBUNG
Die Steuereinheit der im folgenden beschriebenen digitalen Rechenanlage enthält Lese -/Schreibspeicher für Steuerzwecke, deren Inhalt elektronisch veränderbar ist. Im Zusammenhang mit dieser Rechenanlage kann eine beliebige Zahl dieser Speicher verwendet werden. Die folgende Beschreibung wird jedoch, um die Darstellung übersichtlich zu halten, eine Anlage be-' schreiben, die nur zwei derartige Steuerspeicher enthalt.
Wie die Fig. IA zeigt, besteht die Steuereinheit der Erfindung aus den Lese-/Schreibspeichern 1 und 2, sowie aus dem Festwertspeicher 3. Ferner gehören zu diesem System die Steuer speicher-Auswahlschaltung 4, die Eingabe-/Ausgäbe-Kanalschaltung 5 für die Lese-/Schreibspeicher 1 und 2 und den externen Steuerprogrammspeicher 7. Die Lese-ZSchreibspeicher 1 und 2 für die Steuerung sind Speichereinrichtungen, deren Aufbau bekann ist und deren Lese-/Schreibgeschwindigkeit an die Zeitsteuerung der digitalen Rechenanlage angepaßt ist. So können diese Speicher beispielsweise in der Art der bekannten Magnetkern-Speichermatrizen aufgebaut sein, oder einen anderen geeigneten Aufbau für Lese -/Schreibspeicher besitzen. Der Festwert-Steuerspeicher 3 kann beispielsweise nach Art des bekannten Transformator- oder Kondensator-Festwertspeichers ausgebildet sein. Die Steuereinheit ist ferner mit einer geeigneten Folgesteuerung, beispielsweise einem Adressengenerator 8 ausgestattet, welcher für die Zuordnung, das Auslesen und Ausführung von Makroinstruktionen verwendet wird.
109834/1323
Die erwähnten Steuer spei eher 1, 2 und 3 besitzen jeweils als Datenregister ein Steuerspeicher-Register 9, 10 und 11. Der Ausgang irgendwelcher Daten der Register 9, 10 und 11 kann mit den Steuer schaltungen 20 über die Auswahlschaltung 22 verbunden werden. Die Auswahlschaltung 22 besteht beispielsweise aus UND-Toren, die über eine Ausgangsdaten-Auswahlleitung 220 gesteuert werden. Wahlweise kann auch der Ausgang eines der Datenregister 9, 10 und 11 über die Auswahlschaltung 21 mit dem Eingabe-/Ausgabekanal 5 für die Steuerspeicher 1 und 2 verbunden werden. Die Auswahlschaltung 21 ist der Auswahlschaltung 22 ähnlich und wird wie diese über die Steuerleitung 220 betätigt.
Die aus den Steuerspeichern 1, 2 und 3 ausgelesene Information gelangt in die Datenregister 9, 10 oder 11, von wo aus sie dann dazu dienen kann, eine neue Adresse in dem Adressengenerator 8 zu erzeugen. Sie kann andererseits auch dazu verwendet werden, um Steuerinformationen an die
speicher
Steuer&uswahlschaltung 4 oder den Steuer speicher -Ein-/Ausgabekanal (
zu liefern. Die Torsteuerinformation wird als sog. Signalmuster von den Mikroinstruktionen abgeleitet und von den Datenregistern 9, 10 oder 11 über die Auswahlschaltung 22 zu den Steuerkreisen 22 übertragen, wo Pfade für den Informationsfluß erstellt, Folgeoperationen in anderen Teilen der Anlage ermöglicht und zukünftige Ereignisse in dem Steuerschema bestimmt werden.
WA 9-66-003
10983i/1323
Der Hauptspeicher 36 der digitalen Rechenanlage, welche ebenfalls in Fig. IA dargestellt ist, kann irgendein geeigneter Speicher sein, beispielsweise ein Magnetkernspeicher. Die Makroinstruktionen können in speziellen Zellen oder Gruppen von Zellen des Hauptspeichers enthalten sein.
Die Fig. IB zeigt ausführlicher den in Fig. IA unter der Bezugsziffer dargestellten Datenfluß der Zentraleinheit. Hierzu dienen die allgemeinen Register 108 bis 130 und die arithmetische und logische Einheit ALU, die unter der Bezugsziffer 140 dargestellt ist. Der Zugang der Daten zu der ALU 140 erfolgt über die A-Sammelleitung 144 oder die B-Sammelleitung 146 über die zugeordneten Register 132 oder 134. Die B-Sammelleitung ist außerdem mit einer Τ/C-Schaltung 136 versehen, die der Übertragung wahrer oder komplementärer Werte dient. Die Sammelleitung 142 ist für die Ausgangsdaten der ALU vorgesehen, welche diese Einheit mit den allgemeinen Registern verbindet. Die Verbindung wird durch Makroinstruktionen gesteuert, die aus den Steuer speichern 1, 2 oder 3 gelesen werden. Jedes dieser allgemeinen Register kann den Eingang zu der ALU über die A-Sammelleitung 144 erreichen. Außerdem können die Register 108 und 128 die ALU auch über die B-Sammelleitung 146 erreichen. Die Ausgangsdaten können auch zu externen Einheiten 42 über den Eingabe-/ Ausgabekanal 6 des Rechners übertragen werden. Das Register 108 besitzt ferner noch einen Zugang zu dem Adressengenerator 8, der Steuerspeicher-Auswahlschaltung 4 und den Steuer spei ehern 1 und 2 über die Leitungen 148.
1 0 9 8 3 U 1 3 2 3
BAD ORIGINAL
Der Steuer speicher -Eingabe -/Ausgabekanal 5 dient zur Übertragung von Daten zwischen dem externen Steuerprogrammspeicher 7 und einem der beiden Steuerspeicher 1 oder 2. Die Steuerspeicher-Auswahlschaltung 4 empfängt Betriebsart-Information über die Leitungen 148 oder 1 und steuert die Durchschaltung der angeforderten Steuerspeicherzyklen, um dadurch den Steuerspeicher-Eingabe-/Ausgabekanal 5 durch zuschalten, damit die Information in den gewünschten Steuerspeicher gelangt. Der Steuerspeicher -Eingabe-/Ausgabekanal 5 dient der Übertragung von Information zu den Steuer speichern 1 oder 2, die als Mikroinstruktionen dient. Die Steuerung erfolgt hierbei durch die Auswahlleitungen 224 und 226, die in Fig. IC dargestellt sind, wobei die Leitung 16 (Fig. IA) die Daten und die Leitung 17 Adressen überträgt. Der Steuer speicher -Eingabe -/Ausgabekanal 5 kann die verschiedenen externen Steuerprogrammspeicher 7 miteinander verbinden und kann ebenso eine Verbindung mit dem Hauptspeicher über die Kanalanpassungseinheit 40 und den Rechner-Ein-/Ausgabekanal herstellen. Ferner besteht auch eine Datenverbindung zwischen dem Hauptspeicher 36 und den Steuerspeichern 1 oder 2.
Während der Ausführung des Programms kann es wünschenswert sein, Information, die sich in dem ZE-Datenfluß 46 befindet, zu den Steuerspeichern 1 oder 2 über die Leitungen 148 zu übertragen, wobei die Steuerung über die Auswahlleitungen 224 und 226, die in Fig. IC dargestellt sind, erfolgt.
10983 A/1323
Dadurch ist es möglich, daß die Steuerspeicher 1 oder 2 von drei Quellen her geladen werden können:
1. vom Hauptspeicher 36 über den Rechner -Ein-/Ausgabekanal 6, die Kanalanpassungsschaltung 40 und den Steuerspeicher-Eingabe-/Ausgabekanal 5 oder über andere bekannte und geeignete Schaltungsanordnungen, die zur Errichtung eines solchen Datenpfades dienen
können,
2. von dem DR-Register 108 über die Leitungen 148 und
3. vom externen Steuerprogrammspeicher 7 über den Steuerspeicher-Eingabe-/Ausgabekanal 5.
Die Fig. IC zeigt die Struktur der Speicherauswahlschaltung, die in Fig. IA mit der Bezugsziffer 4 bezeichnet ist. Die Steuer speicher-Auswähle chaltung enthält diejenigen Register und Steuerungen, die notwendig sind, die Betriebsart der laufenden Operationen zu speichern, den korrekten Datenfluß zu und von den Steuer spei ehern 1 und 2, durch Betätigung der Register und Torsteuerungen, zu errichten und geeignete Steuerspeicherzyklen in Abhängigkeit von dem Steuer speicher -Eingabe -/Ausgabekanal 5 und der Maschinenzeitsteuerung zuzuteilen.
Wie Fig. IC weiter zeigt, enthält die Steuer speicher-Auswahlschaltung
109834/1323
ein Steuerbetriebsregister 200, ein Steuerspeicher-Statusregister 202, eine Zyklus zuteilungs steuerung 204 und einen Steuerdetektor 206.
Das Steuerbetriebsregister 200 empfängt seine Daten über die Torschaltung 210. Die Daten können entweder vom DR-Register 108 über die Sammelleitung 148 oder von dem Inhalt eines bestimmten Mikroinstruktionsfeldes, welches für Betriebsartinformation reserviert ist, über die ■
Sammelleitung 214 übertragen werden. Die betreffende Sammelleitung 148 oder 214, die gewählt worden ist, wird für die Steuerspeicher-Betriebsauswahl durch ein Steuersignal auf der Steuerleitung 208 angezeigt. Diese Leitung überträgt ein Tor Steuer signal von einem bestimmten Feld einer Mikroinstruktion, welches bewirkt, daß der Inhalt beider Sammelleitungen 148 oder 214 in das Steuerbetriebsregister 200 übertragen wird.
Die Steuereinheit für die Zykluszuteilung 204 besitzt die Eingangsleitungen 216 und 30 für die Mas chinenzyklusanforderung und für die Zyklusanforderung des Steuer spei eher -Eingabe -/Ausgabekanals. Die Leitung 216 überträgt hierbei ein Signal von der Maschinenzeitsteuerung, welches eine neue Mikroinstruktion anfordert. Die Leitung 30 dagegen überträgt eine Anforderung von dem Steuer speicher -Eingabe -/Ausgabekanal 5 zu der Steuereinrichtung 204 für die Zyklus Zuteilung für einen Eingabe zyklus. Ein Signal auf der Leitung 218 zeigt der internen Maschinensteuerung oder dem Steuerspeicher-Ein-/Ausgabekanal an, daß eine Maschi-
1 0 9 £?.?<♦/ 1 3 2 3
nenzyklusanforderung zugeteilt wurde und daß der angeforderte Zyklus eingeleitet wird. Das gleiche gilt für ein Signal auf der Leitung 32, welches angibt, daß eine Zyklus Zuteilung für den Steuer spei eher -Eingabe -/Ausgabe kanal erfolgt ist und dessen angeforderter Zyklus eingeleitet worden ist.
Die Information über die Zyklus Zuteilung von der Steuerschaltung für die Zykluszuteilung 204 wird auch zum Steuerdecoder 206 über die Leitungen 230, 232 bis 240 übertragen. Der Steuerdecoder 206 selbst ist beispielsweise als Matrixdecoder aufgebaut und decodiert die Information über die Zyklus Zuteilung und erzeugt Tor Steuersignale auf den Leitungen 220, 222, 224 und 226. Die Leitung 222 wird als Zyklus steuerung für den Steuer speicher bezeichnet und dient dazu, entweder Lese- oder Schreibzyklen, je nachdem, was die im Augenblick tätigen Steuer speicher benötigen, einzuleiten. Die Leitung 220 ist mit Auswahl-Ausgabedaten bezeichnet und
ch
dient zur Steuerung der Duiyschaltung von Information von dem betreffenden Steuer speicher über die Auswahlschaltungen 21 oder 22 auf die Leitung 12 oder zu den Steuerkreisen 20 der Anlage. Die Leitung 224 für Auswahl-Eingabeadressen steuert die Durchschaltung des Adressengenerators 8 und der Adressen des Steuer spei eher -Eingabe -/Ausgabekanals zu dem betreffenden Steuer spei eher über die Leitung 30 oder 17. Die Leitung 226 für Auswahl-Eingabedaten schaltet die Sammelleitung 17 für die Steuer spei eher -Eingabe -/Ausgabedaten auf den entsprechenden Steuerspeicher 1 oder 2.
109834/1323
Zusätzlich zu den vorstehend beschriebenen hauptsächlichen Steuerungen in der Steuer speicher-Auswahlschaltung, können bereits bekannte Steuer-Schaltungen, die für die Herstellung von Synchronbedingungen oder zur Überwachung des Zustandes verschiedener Gruppen des Systems, auch für Ausnahmebedingungen, notwendig sind, hinzugefügt werden.
Während des Betriebes bestimmt das Steuerbetriebsregister 200 die lau- ä
fende Betriebsart. Das Steuerspeicher-Statusregister 202 speichert den laufenden Zustand jedes Speichers und zeigt solche Bedingungen an, die eine Aussage darüber liefern, ob ein Zyklus läuft, ob die gewünschte Steuerspeichereinheit verfügbar, oder ob sie besetzt ist. Die Steuerung 204 für die Zyklus Zuteilung spricht auf Zyklusanforderungen an, analysiert die Einstellung der laufenden Betriebsart und den Zustand und erde coder
zeugt geeignete Zyklusinformation, die zu dem Steuera 206 übertragen wird. Dieser erzeugt ansprechende Informations signale auf den
l Leitungen 220, 222, 224 und 226.
ARBEITSWEISE
Wie bereits früher erwähnt, ist die Aufgabe der Erfindung, eine Steuereinheit für einen Digitalrechner anzugeben, welcher es diesem Rechner ermöglicht, sich selbst vor oder während der Ausführung des Programms
109834/1323
zu restrukturieren. Die Makroinstruktion für die Ausführung von Makroinstruktionen werden entweder von dem Steuerspeicher 1, 2 oder 3 ausgeführt. Nachstehend werden einige mögliche Betriebsarten der Steuereinheit beschrieben.
In der Steuer speicher 3-Betriebsart wird der Steuerspeicher 3, welcher als Festwertspeicher ausgebildet ist, für die Steuerung verwendet. Makroinstruktionen können vom Hauptspeicher 36 ausgelesen und mit Hilfe von Mikroinstruktionen, die als Festdaten in dem Festwert-Steuerspeicher 3 enthalten sind, ausgeführt werden. Zusätzlich ist dann entweder Steuerspeicher 1 oder 2 für die Blockübertragung von vorher gespeicherten Mikroinstruktionen verfügbar. Diese Mikroinstruktionen stammen von dem Hauptspeicher 36 oder dem externen Steuerprogrammspeicher 7 und werden über die Eingabe-/Ausgabekanäle 5 und 6 übertragen. Diese Mikroinstruktionen werden für die darauffolgende 'Pmgr^mm^taf^ih-rtmg der Makroinstruktionen verwendet. Darüber hinaus kann entweder der Steuer speicher 1 oder 2 mit Mikroinstruktionen aus dem DR-Register 108 fiber die Leitungen 148 geladen werden. Die Mikroinstruktionen werden von einer dieser drei genannten Quellen in parallelen Zyklen mit der Festwertspeicher operation (Steuerspeicher 3) geladen. Während daher die Instruktionen durch den Festert-Steuerspeicher 3 ausgeführt werden, können beide Steuerspeicher 1 oder 2 für nachfolgende Inetruktionsausfuhrungen vorbereitet werden.
10983Α/Ί323
In einer anderen Betriebsart wird einer der beiden S teuer spei eher 3 oder 1 für die Steuerung benutzt. Die Makroinstruktionen werden entweder von dem einen Steuerspeicher oder von beiden ausgelesen, um die Ausführung des Programms zu ermöglichen. Während dieser Zeit kann der Steuerspeicher 2 entweder von dem externen Steuerprogrammspeicher, dem DR-Register 108 oder dem Hauptspeicher 36 geladen werden, um auf diese Weise die Mikroinstruktionen für die spätere Ausführung bereitzustellen. ä
Wenn beispielsweise während der Zeit, während welcher die Programmausführung von den Steuer spei ehern 1 oder 3 durchgeführt wird, kann eine Instruktion, die ein neues Steuerprogramm in den Steuerspeicher 2 abruft, aus dem Hauptspeicher gelesen werden. Dann empfängt der Steuerspeicher-Eingabe-/Ausgabekanal 5 Instruktionen zur Durchführung einer Leseoperation von dem betreffenden Bereich des externen Steuerprogrammspeichers 7, wodurch der Steuer spei eher 2 mit den betreffenden Mikroinstruktionen
geladen wird. Hierbei dienen die Signale auf den Leitungen 222, 224 und 226 zur Steuerung. Die Mikroinstruktionen werden nacheinander aus dem erwähnten Steuerspeicher 2 ausgelesen und als Steuerinformation für die Makroinstruktionsanweisung, die später ausgeführt werden soll, verwendet.
Auf diese Weise können sich beispielsweise Steuer spei eher 1 und 2 im
später auszuführende Empfang von Mikroinstruktionen abwechseln, die für jedes andere» Steuer-
programm benötigt werden.
Bei einem weiteren Beispiel für diese Betriebsart kann es wünschenswert
109834/1323
sein, die Information direkt vom Hauptspeicher 36 in den Steuerspeicher 2 zu laden, während Steuer speicher 1 oder 3 die Instruktion ausführt, so daß die erwähnte Information als Mikroinstruktionen für die nachfolgende Programmausführung dienen kann. Auf diese Weise wird das Wort oder werden die Wörter vom Hauptspeicher zu dem Eingabe -/Ausgabekanal 6 des Rechners übertragen, wobei sie über die Kanalanpassung 40 zu dem Steuer spei eher-Eingabe-/Ausgabekanal 5 und von dort in den Steuerspeicher 2 für die nachfolgende Programmausführung geleitet werden.
In einem weiteren Beispiel einer möglichen Betriebsart kann es wünschenswert sein, Mikroinstruktionen aus Informationen die im Hauptspeichersystem 36, Steuerspeicher 1, Steuerspeicher 2 oder Steuerspei eher 3 enthalten sind, zu erzeugen und die Mikroinstruktionen in den Steuerspeicher 2 für die spätere Ausführung zu laden. Hierbei wird die Information aus dem Hauptspeicher 36 über die Sammelleitung 102 in den ZE-Datenfluß 46 gelesen. Die Information kann auch von S teuer spei eher 3, Steuerspeicher 1 oder Steuerspeicher 2 über die Datenregister 9, 10 oder 11 und die Sammelleitung 12 zu der Sammelleitung 146 und von dort in die arithmetische und logische Einheit 140 übertragen werden, welche diese Information so verarbeitet, daß daraus die gewünschten Mikroinstruktionen erzeugt werden. Nach der Erzeugung wird jede Makroinstruktion in das DR-Register 108 geladen, von dem aus sie dann über die Leitung 148 zu dem Steuer spei eher 2 für die nachfolgende Ausführung übertragen wird.
10983^/1323
Bei einer weiteren Betriebsart können Steuerspeicher 3 und 2 zur Ausführung der Mikroinstruktionen für die Steuerung verwendet werden. Während dieser Zeit steht Steuer spei eher 1 für die Ladung mit den Mikroinstruktionen von dem externen Steuerprogrammspeicher 7, dem Hauptspeicher 36 oder dem DR-Register 108 zur Verfügung. Diese erfolgt in einer Weise, die derjenigen ähnlich ist, die bereits vorher im Zusammenhang mit dem Steuerspeicher 2 erläutert wurde.
Bei einer erweiterten Betriebsart können die Steuer speicher 1 bis 3 in jeder gewünschten Reihenfolge benutzt werden, um Mikroinstruktionen für die Steuerung auszuführen. In parallelen Zyklen, während welchen der eine oder andere der Steuerspeicher 1 oder 2 die Mikroinstruktionen für die Steuerung ausführt, kann der andere Steuerspeicher 2 oder 1 für die Ladung mit Mikroinstruktionen zur Verfügung stehen, wobei die Art und Weise der Ladung derjenigen ähnlich ist, die bereits im Zusammenhang mit dem Steuerspeicher 1 oder 2 beschrieben wurde.
ZUSAMMENFASSUNG
Für einen Digitalrechner ist eine Steuereinheit vorgesehen, welche Lese-/ Schreibspeicher als Steuerspeicher verwendet, deren Inhalt elektronisch veränderbar ist. Diese Steuereinheit setzt den Digitalrechner in die Lage,
1 0 9 Γ; ■{ /, / 1 3 23
sich selbst vor oder während der Ausführung des Programms selbst zu restrukturieren. Auf diese Weise wird der größtmögliche Wirkungsgrad bei der Ausführung der momentanen Programminstruktion erzielt. Makroinstruktionen, die für die Ausführung individueller Makroinstruktionen eines Rechnerprogramms notwendig sind, werden in einem externen Steuerprogramm voraufgezeichnet und können in die Steuereinheit geladen werden, um dort für die Ausführung der momentanen Makroinstruktionen herangezogen zu werden. Darüberhinaus gestattet die Verwendung ladefähiger Steuerspeicher, daß sich der Rechner seine eigenen Makroinstruktionen oder Durchs chaltesignalmuster erzeugt und daß er diese Muster in die Steuereinheit für die nachfolgende Verwendung in der Programmausführung laden kann. Darüberhinaus sind Mittel vorgesehen, um Information, die
ver
als MakroinstruktionenYwendet wird, von dem. Hauptspeichersystem in die
Steuereinheit für die nachfolgende Programmausführung laden zu können.
109834/1323

Claims (8)

PATENTANSPRÜCHE
1. Steuereinheit für elektronische Digitalrechner, dadurch gekennzeichnet, daß für die Modifizierung des Programmablaufs vor und/oder während der Programmausführung mindestens ein Lese-/Schreibspeicher (z.B. 1, 2; Fig. IA) als Steuerspeicher vorgesehen ist, welcher zusätzliche vorcodierte Mikroinstruktionen von mindestens einer Instruktionsquelle (z.B. 7, 36 oder 46) empfängt und daß zur Auswahl einer oder mehrerer Instruktionsquellen und zur Auswahl der zu steuernden Maschi-
Steuer
nenteile, sowie eines oder mehrerer Speicher eine Auswahlsteuerung, bestehend aus einem Steuer speicher-Ein-/Ausgabekanal (5) einem Adressengenerator (8), einer Steuerspeicher-Auswahlschaltung (4, 21, 22) und mindestens einem Steuerspeicherregister (z.B. 10, 11), vorgesehen ist.
2. Steuereinheit nach Anspruch 1, dadurch gekennzeichnet, daß den Lese-/ Schreibspeichern (z.B. 1, 2; Fig. IA) für die Steuerung mindestens ein weiterer Festwertspeicher (3) für die Programmsteuerung parallel angeordnet und mit einem Speicherregister (9) versehen ist, welcher ferner an die Steuer speicher-Auswahlschaltung (4, 21, 22) und den Adressengenerator (8) angeschlossen ist.
1 0 9 8 .U / 1 3 2 3
3. Steuereinheit nach Anspruch 1 oder 2, dadurch gekennzeichnet, dall als Instruktionequellen der Hauptspeicher (36, Fig. IA) und/oder ein Register (108, Fig. IB) und/oder ein externer Programmspeicher (7, Fig. IA) an die Steuereinheit anechaltbar ist.
4. Steuereinheit nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Steuer speicher-Auswahlschaltung (4| Fig.
IA) aus einem Steuerbetriebsregister (200; Fig.
IC)» einem Steuerepeicher-Statusregister (202) und einer Steuerschaltung (204) far die Zyklus steuerung besteht, die mit einem Steuerdecoder (206) verbunden sind, welcher die Auewahlsignale erzeugt und zu den Speichern (2, 3; Fig.
IA) und den Auswahlschaltungen (211 22) überträgt.
10983Λ/1323
DE1774296A 1967-05-23 1968-05-18 Restruktuierbare Steuereinheit für elektronische Digitalrechner Expired DE1774296C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US64065267A 1967-05-23 1967-05-23

Publications (3)

Publication Number Publication Date
DE1774296A1 true DE1774296A1 (de) 1971-08-19
DE1774296B2 DE1774296B2 (de) 1979-08-02
DE1774296C2 DE1774296C2 (de) 1986-11-13

Family

ID=24569137

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1774296A Expired DE1774296C2 (de) 1967-05-23 1968-05-18 Restruktuierbare Steuereinheit für elektronische Digitalrechner

Country Status (6)

Country Link
US (1) US3478322A (de)
DE (1) DE1774296C2 (de)
FR (1) FR1558879A (de)
GB (1) GB1154299A (de)
NL (1) NL159209B (de)
SE (1) SE341933B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2306115A1 (de) * 1972-03-08 1973-09-13 Burroughs Corp Datenprozessor mit ablage-mikrosteuerung
DE2458096A1 (de) * 1973-12-21 1975-07-03 Burroughs Corp Mikroprogramm-ladeeinrichtung fuer die ladezeit-festlegung
DE2916658A1 (de) * 1978-04-25 1979-10-31 Cii Honeywell Bull Selbstprogrammierbarer mikroprozessor
DE2938929A1 (de) * 1978-10-02 1980-04-17 Honeywell Inf Systems Dv-system

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579192A (en) * 1967-11-02 1971-05-18 Burroughs Corp Data processing machine
CA926514A (en) * 1969-01-20 1973-05-15 Saltini Fabrizio Electronic computer
US3689893A (en) * 1969-05-09 1972-09-05 Olivetti & Co Spa Accounting machine processor
US4558411A (en) * 1969-05-19 1985-12-10 Burroughs Corp. Polymorphic programmable units employing plural levels of sub-instruction sets
BE757967A (fr) * 1969-10-25 1971-04-23 Philips Nv Memoire pour microprogramme
DE2015272A1 (de) * 1970-03-31 1971-10-21 Siemens Ag Programmleitwerk für eine digitale Datenverarbeitungsanlage
US3686637A (en) * 1970-09-14 1972-08-22 Ncr Co Retail terminal
US3787817A (en) * 1972-06-21 1974-01-22 Us Navy Memory and logic module
US3800291A (en) * 1972-09-21 1974-03-26 Ibm Data processing system memory relocation apparatus and method
US3878514A (en) * 1972-11-20 1975-04-15 Burroughs Corp LSI programmable processor
US3938103A (en) * 1974-03-20 1976-02-10 Welin Andrew M Inherently micro programmable high level language processor
US3959774A (en) * 1974-07-25 1976-05-25 California Institute Of Technology Processor which sequences externally of a central processor
US4037202A (en) * 1975-04-21 1977-07-19 Raytheon Company Microprogram controlled digital processor having addressable flip/flop section
DE2547488C2 (de) * 1975-10-23 1982-04-15 Ibm Deutschland Gmbh, 7000 Stuttgart Mikroprogrammierte Datenverarbeitungsanlage
IT1059493B (it) * 1976-04-22 1982-05-31 Olivetti & Co Spa Dispositivo per cambiare l ambiente di lavoro di un calcolatore
AU3329178A (en) * 1977-03-28 1979-08-23 Data General Corp A micro-control storage system
US4342080A (en) * 1978-11-08 1982-07-27 Data General Corporation Computer with microcode generator system
JPS5759250A (en) * 1980-09-29 1982-04-09 Nec Corp Microprogram controller
US4399505A (en) * 1981-02-06 1983-08-16 Data General Corporaton External microcode operation in a multi-level microprocessor
US4531199A (en) * 1981-06-01 1985-07-23 International Business Machines Corporation Binary number substitution mechanism in a control store element
US4510582A (en) * 1981-06-01 1985-04-09 International Business Machines Corp. Binary number substitution mechanism
US4740895A (en) * 1981-08-24 1988-04-26 Genrad, Inc. Method of and apparatus for external control of computer program flow
US4439839A (en) * 1981-08-24 1984-03-27 International Telephone And Telegraph Corporation Dynamically programmable processing element
JPS58144272A (ja) * 1982-02-19 1983-08-27 Sony Corp デイジタル信号処理装置
US4862351A (en) * 1983-09-01 1989-08-29 Unisys Corporation Method of executing called activities via depictor-linked low level language microcode, hardware logic, and high level language commands; and apparatus for same
GB2161001B (en) * 1984-06-25 1988-09-01 Rational Distributed microcode address apparatus for computer
JPS6225302A (ja) * 1985-07-25 1987-02-03 Fanuc Ltd 数値制御装置
JPH06103460B2 (ja) * 1985-11-19 1994-12-14 ソニー株式会社 プログラム転送方式
FR2708359A1 (fr) * 1993-06-30 1995-02-03 Philips Electronics Nv Procédé pour exploiter un processeur numérique de signal et dispositif mettant en Óoeuvre le procédé.
US5790874A (en) * 1994-09-30 1998-08-04 Kabushiki Kaisha Toshiba Information processing apparatus for reducing power consumption by minimizing hamming distance between consecutive instruction
US5732255A (en) * 1996-04-29 1998-03-24 Atmel Corporation Signal processing system with ROM storing instructions encoded for reducing power consumpton during reads and method for encoding such instructions
JP3340343B2 (ja) * 1997-03-13 2002-11-05 株式会社東芝 プロセッサ及び情報処理装置
US6081888A (en) * 1997-08-21 2000-06-27 Advanced Micro Devices Inc. Adaptive microprocessor with dynamically reconfigurable microcode responsive to external signals to initiate microcode reloading
US6606704B1 (en) * 1999-08-31 2003-08-12 Intel Corporation Parallel multithreaded processor with plural microengines executing multiple threads each microengine having loadable microcode
US6427196B1 (en) 1999-08-31 2002-07-30 Intel Corporation SRAM controller for parallel processor architecture including address and command queue and arbiter
US6668317B1 (en) 1999-08-31 2003-12-23 Intel Corporation Microengine for parallel processor architecture
US6983350B1 (en) 1999-08-31 2006-01-03 Intel Corporation SDRAM controller for parallel processor architecture
CA2383526A1 (en) 1999-09-01 2001-03-15 Intel Corporation Branch instruction for multithreaded processor
WO2001016702A1 (en) 1999-09-01 2001-03-08 Intel Corporation Register set used in multithreaded parallel processor architecture
US7191309B1 (en) 1999-09-01 2007-03-13 Intel Corporation Double shift instruction for micro engine used in multithreaded parallel processor architecture
US7103759B1 (en) * 1999-10-28 2006-09-05 Imsys Technologies Ab Microcontroller architecture supporting microcode-implemented peripheral devices
US6532509B1 (en) 1999-12-22 2003-03-11 Intel Corporation Arbitrating command requests in a parallel multi-threaded processing system
US6694380B1 (en) 1999-12-27 2004-02-17 Intel Corporation Mapping requests from a processing unit that uses memory-mapped input-output space
US6307789B1 (en) 1999-12-28 2001-10-23 Intel Corporation Scratchpad memory
US6625654B1 (en) 1999-12-28 2003-09-23 Intel Corporation Thread signaling in multi-threaded network processor
US6631430B1 (en) 1999-12-28 2003-10-07 Intel Corporation Optimizations to receive packet status from fifo bus
US7620702B1 (en) 1999-12-28 2009-11-17 Intel Corporation Providing real-time control data for a network processor
US6661794B1 (en) 1999-12-29 2003-12-09 Intel Corporation Method and apparatus for gigabit packet assignment for multithreaded packet processing
US7480706B1 (en) 1999-12-30 2009-01-20 Intel Corporation Multi-threaded round-robin receive for fast network port
US6584522B1 (en) 1999-12-30 2003-06-24 Intel Corporation Communication between processors
US6976095B1 (en) 1999-12-30 2005-12-13 Intel Corporation Port blocking technique for maintaining receive packet ordering for a multiple ethernet port switch
US6952824B1 (en) 1999-12-30 2005-10-04 Intel Corporation Multi-threaded sequenced receive for fast network port stream of packets
US7681018B2 (en) * 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US20020053017A1 (en) * 2000-09-01 2002-05-02 Adiletta Matthew J. Register instructions for a multithreaded processor
US7020871B2 (en) * 2000-12-21 2006-03-28 Intel Corporation Breakpoint method for parallel hardware threads in multithreaded processor
US7225281B2 (en) 2001-08-27 2007-05-29 Intel Corporation Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms
US6868476B2 (en) 2001-08-27 2005-03-15 Intel Corporation Software controlled content addressable memory in a general purpose execution datapath
US7487505B2 (en) 2001-08-27 2009-02-03 Intel Corporation Multithreaded microprocessor with register allocation based on number of active threads
US7216204B2 (en) * 2001-08-27 2007-05-08 Intel Corporation Mechanism for providing early coherency detection to enable high performance memory updates in a latency sensitive multithreaded environment
US7126952B2 (en) 2001-09-28 2006-10-24 Intel Corporation Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method
US7158964B2 (en) * 2001-12-12 2007-01-02 Intel Corporation Queue management
US7107413B2 (en) * 2001-12-17 2006-09-12 Intel Corporation Write queue descriptor count instruction for high speed queuing
US7269179B2 (en) * 2001-12-18 2007-09-11 Intel Corporation Control mechanisms for enqueue and dequeue operations in a pipelined network processor
US7895239B2 (en) * 2002-01-04 2011-02-22 Intel Corporation Queue arrays in network devices
US7181573B2 (en) * 2002-01-07 2007-02-20 Intel Corporation Queue array caching in network devices
US6934951B2 (en) 2002-01-17 2005-08-23 Intel Corporation Parallel processor with functional pipeline providing programming engines by supporting multiple contexts and critical section
US7181594B2 (en) * 2002-01-25 2007-02-20 Intel Corporation Context pipelines
US7610451B2 (en) 2002-01-25 2009-10-27 Intel Corporation Data transfer mechanism using unidirectional pull bus and push bus
US7149226B2 (en) * 2002-02-01 2006-12-12 Intel Corporation Processing data packets
US7437724B2 (en) * 2002-04-03 2008-10-14 Intel Corporation Registers for data transfers
US7471688B2 (en) 2002-06-18 2008-12-30 Intel Corporation Scheduling system for transmission of cells to ATM virtual circuits and DSL ports
US7337275B2 (en) 2002-08-13 2008-02-26 Intel Corporation Free list and ring data structure management
US7352769B2 (en) 2002-09-12 2008-04-01 Intel Corporation Multiple calendar schedule reservation structure and method
US7433307B2 (en) 2002-11-05 2008-10-07 Intel Corporation Flow control in a network environment
US6941438B2 (en) * 2003-01-10 2005-09-06 Intel Corporation Memory interleaving
US7443836B2 (en) 2003-06-16 2008-10-28 Intel Corporation Processing a data packet
EP1510915A1 (de) * 2003-08-26 2005-03-02 Siemens Aktiengesellschaft Vorrichtung und Verfahren zur Anpassung einer Hardware-Plattform an beliebige Applikationsprogramme
US7213099B2 (en) 2003-12-30 2007-05-01 Intel Corporation Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1179397B (de) * 1958-12-31 1964-10-08 Ibm Datenverarbeitende Maschine mit sich zeitlich ueberlappender Datenverarbeitung
DE1195074B (de) * 1961-08-25 1965-06-16 Telefunken Patent Mikroprogramm-Steuerwerk einer programm-gesteuerten Rechenmaschine
US3215987A (en) * 1962-06-04 1965-11-02 Sylvania Electric Prod Electronic data processing

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB968996A (en) * 1959-09-30 1964-09-09 Honeywell Regulator Co Improved electrical sequencing control
FR1256040A (fr) * 1960-02-01 1961-03-17 Electronique & Automatisme Sa Perfectionnements aux calculatrices numériques à programmes d'instructions sélectionnables
US3258748A (en) * 1962-01-08 1966-06-28 Fntan, fntin
US3325788A (en) * 1964-12-21 1967-06-13 Ibm Extrinsically variable microprogram controls
DE1250659B (de) * 1964-04-06 1967-09-21 International Business Machines Corporation, Armonk, NY (V St A) Mikroprogrammgesteuerte Datenverarbeitungsanlage
US3315235A (en) * 1964-08-04 1967-04-18 Ibm Data processing system
US3343141A (en) * 1964-12-23 1967-09-19 Ibm Bypassing of processor sequence controls for diagnostic tests
US3391394A (en) * 1965-10-22 1968-07-02 Ibm Microprogram control for a data processing system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1179397B (de) * 1958-12-31 1964-10-08 Ibm Datenverarbeitende Maschine mit sich zeitlich ueberlappender Datenverarbeitung
DE1195074B (de) * 1961-08-25 1965-06-16 Telefunken Patent Mikroprogramm-Steuerwerk einer programm-gesteuerten Rechenmaschine
US3215987A (en) * 1962-06-04 1965-11-02 Sylvania Electric Prod Electronic data processing

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DE-Buch:"Taschenbuch der Nachrichtenverarbeitung" Steinbuch, Springer Verlag 1967, S. 1074-1078 *
Proceedings of the EJCC, 1958, S. 18 - 20 *
US-Buch: "Electronic Digital Systems" R.K.RichardsJohn Wiley & Sons 1966, S. 200 *
US-Journal ACM Nr. 3, 1956, S. 77 - 84 *
US-Z: Datamation, Jan. 1967, S. 22 - 24 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2306115A1 (de) * 1972-03-08 1973-09-13 Burroughs Corp Datenprozessor mit ablage-mikrosteuerung
DE2458096A1 (de) * 1973-12-21 1975-07-03 Burroughs Corp Mikroprogramm-ladeeinrichtung fuer die ladezeit-festlegung
DE2916658A1 (de) * 1978-04-25 1979-10-31 Cii Honeywell Bull Selbstprogrammierbarer mikroprozessor
DE2954731C2 (de) * 1978-04-25 1994-09-01 Bull Cp8 Monolithischer Mikroprozessor
DE2938929A1 (de) * 1978-10-02 1980-04-17 Honeywell Inf Systems Dv-system

Also Published As

Publication number Publication date
NL6806737A (de) 1968-11-25
FR1558879A (de) 1969-02-28
GB1154299A (en) 1969-06-04
US3478322A (en) 1969-11-11
DE1774296B2 (de) 1979-08-02
NL159209B (nl) 1979-01-15
SE341933B (de) 1972-01-17
DE1774296C2 (de) 1986-11-13

Similar Documents

Publication Publication Date Title
DE1774296A1 (de) Steuereinheit fuer elektronische Digitalrechner
DE3126878C2 (de) Mikroprogramm-Steuerschaltung zum Ausführen eines aus einem Steuerspeicher in einem Quellenregister aufgenommenen Mikrobefehls
DE2540975C2 (de) Datenverarbeitungseinrichtung zur Ausführung mehrerer gleichzeitig ablaufender Prozesse
DE2322674C3 (de) Mikroprogramm-Steuereinrichtung
DE2755273C2 (de)
DE2350884C2 (de) Adreßumsetzungseinheit
DE2318069C2 (de) Mikroprogrammierte Rechenanlage mit Erweiterung von Steuerfunktionen mittels festverdrahteter logischer Matrix
DE2355993A1 (de) Datenverarbeitungseinheit einschliesslich mikroprogramm-steuereinrichtung
DE2847575A1 (de) Schablonen-mikrospeicher
DE2717658A1 (de) Anordnung zur ansteuerung eines mikroprogrammspeichers
DE1275800B (de) Steuerwerk fuer datenverarbeitende Maschinen
DE3508321A1 (de) Programmierbare schaltung zur steuerung einer fluessigkristallanzeige
DE2951040C2 (de)
DE2433436A1 (de) Verfahren und anordnung zum mehrfachverzweigen des programms in einem digitalen computer
DE1499730A1 (de) Einrichtung zur Speicherauswahl
DE2935101C2 (de)
DE2458286A1 (de) Datenverarbeitungssystem zum verschieben von datenfeldern mit verschiedenen strukturen
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE2418921C2 (de) Vorrichtung zum Speichern von Mikroprogrammen in einer Datenverarbeitungsanlage
DE1180171B (de) Zahlenrechner
DE2245284A1 (de) Datenverarbeitungsanlage
DE3344340C2 (de) Datenverarbeitungsanordnung zum Durchführen von Mikrobefehlen
CH632349A5 (de) Einrichtung zur mikrobefehlssteuerung.
DE2230727A1 (de) Schaltungsanordnung zur dynamischen zuteilung von speicherzyklen mit vorrangsteuerung
DE2217565A1 (de) Steuerteil eines Rechenautomaten, der die relative Basisadresse von Befehlen bildet

Legal Events

Date Code Title Description
8225 Change of the main classification

Ipc: G06F 9/22

8281 Inventor (new situation)

Free format text: EVANS, BOB OVERTON, BETHESDA, MD., US