DE1589810B2 - Passiviertes halbleiterbauelement und verfahren zu seiner herstellung - Google Patents

Passiviertes halbleiterbauelement und verfahren zu seiner herstellung

Info

Publication number
DE1589810B2
DE1589810B2 DE1967G0049404 DEG0049404A DE1589810B2 DE 1589810 B2 DE1589810 B2 DE 1589810B2 DE 1967G0049404 DE1967G0049404 DE 1967G0049404 DE G0049404 A DEG0049404 A DE G0049404A DE 1589810 B2 DE1589810 B2 DE 1589810B2
Authority
DE
Germany
Prior art keywords
layer
silicon nitride
semiconductor
oxide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1967G0049404
Other languages
English (en)
Other versions
DE1589810A1 (de
DE1589810C3 (de
Inventor
Fordyce Hubbard Schenectady N Y Horn (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE1589810A1 publication Critical patent/DE1589810A1/de
Publication of DE1589810B2 publication Critical patent/DE1589810B2/de
Application granted granted Critical
Publication of DE1589810C3 publication Critical patent/DE1589810C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/053Field effect transistors fets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/113Nitrides of boron or aluminum or gallium
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/114Nitrides of silicon
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/145Shaped junctions

Description

Die Erfindung geht aus von einem passivierten Halbleiterbauelement mit einem Halbleiterkörper vorgegebener Leitfähigkeit, einer eine Oberflächen-Seite des Halbleiterkörpers mindestens teilweise bedeckenden, isolierenden Schicht aus einem auf dem Halbleitermaterial aufgewachsenen Oxid von Silicium und mit einer auf ausgewählten Bereichen dieser Schicht aufgebrachten weiteren Passivierungsschicht aus isolierendem Material. Die Erfindung befaßt sich ferner mit einem Verfahren zur Herstellung derartiger Bauelemente.
Passivierte planare Halbleiterbauelemente und ebensolche integrierte Halbleiterbauelemente sind für die Halbleiterindustrie besonders wegen ihrer äußerst geringen Größe und ihres geringen Preises von großer Bedeutung. Durch das gleichzeitige Bearbeiten eines einzigen Halbleiterkörpers können tausend oder mehr Halbleiterbauelemente geschaffen werden, so daß die Herstellungskosten pro fertiges Halbleiterbauelement beträchtlich verringert werden. Aus diesem Grund ist man bemüht, die Qualität besonders der planaren Halbleiterbauelemente immer mehr zu verbessern, so daß sie auch in Schaltungen verwendet werden können, die hohe Anforderungen an die Betriebsweise stellen.
ίο Planare Halbleiterbauelemente bestehen im allgemeinen aus einem Halbleiterkörper aus z. B. Silicium oder Germanium mit mindestens einer im wesentlichen ebenen Oberfläche, die mit einer Isolierschicht, die ein Metall- oder Halbleiteroxid enthält, überzogen ist. Diese Halbleiterbauelemente können auf der Isolierschicht eine Metallelektrode aufweisen, wie im Falle von Kapazitäten oder Varaktoren, oder können zwischen Zonen mit verschiedener Leitfähigkeit einen Übergang enthalten, wie im Falle von
ao Dioden, den üblichen Transistoren oder Abarten von diesen, wie z. B. Unipolar-Transistoren. Die Isolierschicht besteht im allgemeinen aus einem Oxid von Silicium, weil dieses auf Siliciumkörpern leicht durch Erhitzen des Siliciums in einer Sauerstoffatmosphäre hergestellt werden kann. Außerdem stellt es eine wirksame Diffusionsmaskierung gegenüber gewissen Verunreinigungen dar und ist gut zur elektrischen und chemischen Isolierung der Oberfläche geeignet. Schließlich wird Siliciumoxid auch erzeugt, wenn man Sauerstoff in nicht an die Oberfläche tretendes Silicium treibt, so daß die Oxid-Silicium-Grenzflächen vollständig sauber sind und die sich häufig ergebenden Schwierigkeiten beim Abscheiden eines Materials auf einem Halbleiter nicht auftreten.
Planare Halbleiterbauelemente mit derartigen Oxidschichten bringen jedoch andere Schwierigkeiten mit sich, die die Qualität der erreichbaren Kennlinien begrenzen, die ferner eine große Sorgfalt bei der Behandlung der Halbleiterbauelemente erfordern und die schließlich die Kosten wesentlich erhöhen. Ein Beispiel hierfür ist, daß die planaren Halbleiterbauelemente bei hohen Temperaturen trotz der vermuteten Isoliereigenschaft der Oxidschicht auf Grund der Verunreinigung durch verschiedene Stoffe, wie AIuminium, Alkalimetalle und Wasserdampf, instabil sind. Außerdem hat sich herausgestellt, daß beim Anlegen einer positiven Spannung an eine Aluminiumelektrode eines mit einer Oxidschicht überzogenen Halbleiterbauelements das Oxid zerstört wird, was möglicherweise auf die Reduktion von SiO2 zu SiO durch das Aluminium zurückzuführen ist. Die Folge hiervon sind Kurzschlüsse. Schließlich werden die Durchbruchspannungen derartiger Halbleiterbauelemente erniedrigt, da Siliciumdioxid wegen seiner geringen dielektrischen Festigkeit relativ wenig isoliert.
Um die Nachteile der einfachen Isolier- und Passivierungsschicht aus einem Oxid des Siliciums zu vermeiden, ist es bekannt, passivierte Halbleiterbauelemente mit einer weiteren Passivierungsschicht aus einem isolierenden Material zu versehen, so daß sie in der eingangs erwähnten Art ausgebildet sind. Nach dem IBM Journal, Band 8, Heft 4 (September 1964), Seiten 376 bis 384 sind bereits Halbleiterbauelemente der eingangs erwähnten Art bekannt, bei denen die weitere Isolierschicht aus Phosphorpentoxid besteht und dazu dient, die Isolierschicht aus Siliciumdioxid zu stabilisieren. Phosphorpentoxid weist jedoch den
Nachteil auf, daß es sehr hygroskopisch ist. Dies kann dazu führen, daß unter bestimmten Betriebsbedingungen die Durchbruchspannungen an der Oberfläche relativ gering werden. Außerdem ist Phosphorpentoxid nicht sehr hitzebeständig.
Der Erfindung liegt daher die Aufgabe zugrunde, ein passiviertes Halbleiterbauelement zu schaffen, bei dem eine einfach herzustellende Isolierschicht aus einem Oxid des Siliciums gegen schädliche Umgebungseinflüsse weitestgehend geschützt ist und damit stabilisiert ist, und ein Verfahren zur Herstellung eines solchen Halbleiterbauelements anzugeben.
Ausgehend von einem passivierten Halbleiterbauelement der eingangs erwähnten Art wird diese Aufgabe dadurch gelöst, daß die weitere Passivierungsschicht aus Siliciumnitrid besteht.
Ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements ist dadurch gekennzeichnet, daß die Siliciumnitridschicht auf der Oxidschicht abgeschieden wird, indem der Halbleiterkörper in an sich bekannter Weise bei einer Temperatur von etwa 1000° C einer Atmosphäre von Silan und Ammoniak ausgesetzt wird.
Die auf der Schicht aus einem Oxid des Siliciums aufgebrachte weitere Isolierschicht aus Siliciumnitrid bildet einen ausgezeichneten Getter für die Verunreinigungen, die die Eigenschaften der Oxidschicht verschlechtern könnten. Sie ist für diese Verunreinigungen im wesentlichen undurchlässig. Die weitere Passivierungsschicht aus Siliciumnitrid ist ferner auch hitzebeständig. Halbleiterbauelemente, die mit diesen beiden Isolierschichten versehen sind, weisen deshalb erheblich bessere elektrische Eigenschaften auf. Beispielsweise hat ein Feldeffekttransistor, bei dem die zusätzliche Passivierungsschicht aus Siliciumnitrid verwendet wird, eine Drift von weniger als 1 Volt, wenn er für zehn Stunden auf 300° C gehalten wird, wohingegen der gleiche Feldeffekttransistor ohne diese Passivierungsschicht aus Siliciumnitrid eine Drift von 25 Volt nach einer Stunde aufweist. Entsprechend wird durch die weitere Passivierungsschicht aus Siliciumnitrid die Durchbruchspannung der Kollektorübergänge von Planartransistoren verdoppelt, und zwar nicht wegen erhöhter dielektrischer Durchschlagfestigkeit, — da der Durchbruch nicht im Siliciumnitrid, sondern an der Oberfläche des Siliciumhalbleiterkörpers erfolgt —, sondern weil durch die Eigenschaft des Siliciumnitrids als Schutz gegen Verunreinigungen die Reinheit der Oxidschicht aufrechterhalten wird.
In dem ersten Zusatz Nr. 85 677 zur französischen Patentschrift 1 382 625 ist zwar schon die Verwendung von Siliciumnitrid zum Passivieren von PN-Übergängen von Halbleiterkörpern beschrieben, jedoch befindet sich in diesem Zusatz kein Hinweis darauf, daß Siliciumnitrid als Schutz für Schichten aus einem Oxid von Silicium verwendet werden kann.
Aus der Zeitschrift Electronics, Band 39, Nr. 1 (10. Januar 1966), Seiten 156 bis 164 ist es ferner in erster Linie bekannt, daß eine Isolier- bzw. Passivierungsschicht aus Siliciumnitrid bessere Eigenschaften haben soll, als eine Isolier- bzw. Passivierungsschicht aus Siliciumoxid (s; Seite 156, linke Spalte, Abs. 2 sowie Text zu dem Bild auf dieser Seite). Auch durch den Hinweis auf Seite 158, Abs. 2, daß die Nitridschicht allein oder in Verbindung mit einer niedergeschlagenen Oxidschicht eine gute Isolation bildet, kann die zur Lösung der dem Anmeldungsgegenstand zugrunde liegenden speziellen Aufgabe vorgesehene Siliciumnitridschicht auf einer Schicht aus einem Oxid von Silicium nicht vorwegnehmen oder nahelegen, da nach der Erfindung die Siliciumnitridschicht nicht zur Isolierung verwendet wird, sondern' zur Stabilisierung der Isolierungsschicht aus einem Oxid von Silicium.
Vorzugsweise dienen die isolierenden Schichten zum Passivieren der darunterliegenden Teile, z. B. der
ίο Zonen mit verschiedener Leitfähigkeit oder der zwischen diesen liegenden Übergänge. Die Dicke der Oxidschicht kann hierbei zwischen 0,1 und 1 μΐη und die Dicke der Siliciumnitridschicht zwischen 50 und 500 Ä liegen. Bei anderen Ausführungsbeispielen, bei denen eine metallische Elektrode auf der Siliciumnitridschicht vorgesehen ist und zwischen ihr. und dem unter der Schicht liegenden Halbleiterkörper eine Spannung angelegt wird, kann die Oxidschicht 100 bis 3000 Ä und die Nitridschicht 50 bis 500 Ä
ao dick sein.
Ausführungsformen der Erfindung werden nachstehend an Hand der Zeichnungen beispielshalber beschrieben. Dabei zeigen:
die Fig. 1 bis 4 Schnitte durch verschiedene Ausführungsformen eines Halbleiterbauelements nach der Erfindung. :
Die F i g. 1 zeigt einen Transistor 1, der einen SiIiciumkörper 2 mit drei Zonen verschiedener Leitfähigkeit enthält. Hier'und im folgenden bedeutet der Ausdruck »verschiedene Leitfähigkeit« einen Unterschied im Wert der Leitfähigkeit und/oder einen Unterschied im Leitungstyp. Beim Transistor nach der F i g. 1 kann beispielsweise mit 3 eine mit Phos phor dotierte N-leitende Zone (Kollektor), mit 4 eine mit Bor dotierte P-leitende Zone (Basis) und mit S eine mit Phosphor dotierte N-leitende Zone (Emitter) bezeichnet sein.
Bei den üblichen Verfahren werden derartige Halbleiterbauelemente dadurch hergestellt, daß ein mit Phosphor dotierter Halbleiterkörper 2 auf einer ebenen Oberfläche 6 mit einer Oxidschicht versehen, dann Bor durch eine Öffnung in der Oxidschicht eindiffundiert, dann die öffnung erneut oxidiert und schließlich durch eine andere Öffnung mit geringerem Durchmesser innerhalb des Bereichs der ersten Öffnung Phosphor eindiffundiert wird.
Nach der Herstellung einer oder mehrerer Oxidschichten wird erfindungsgemäß eine Siliciumnitridschicht (Si3N4) aufgebracht, wobei die Zahl der
Nitridschichten von den an das spezielle Bauelement gestellten Anforderungen abhängt. Handelt es sich um einen Transistor, dann kann es ausreichen, auf der ersten Oxidschicht eine Siliciumnitridschicht vorzusehen, die den Kollektor-Basis-Übergang abdeckt.
Da dieser Übergang zwischen zwei schwach dotierten Zonen liegt, besitzt er eine nur geringe Durchbruchspannung. Die Siliciumnitridschicht erhöht die Durchbruchspannung um das zwei- oder mehrfache. Eine einzige Siliciumnitridschicht: reicht aus, wenn die in späteren Herstellungsstufen erzeugten Oxidschichten für den beabsichtigten Zweck für ausreichende Stabilität sorgen. Bei anderen Halbleiterbauelementen kann es erwünscht sein, auf mehreren oder allen Oxidschichten oder auch nur auf der letzten Oxidschicht eine Siliciumnitridschicht anzubringen.
Bei dem Transistor nach der Fig. 1 ist zum leichteren Verständnis die Siliciumnitridschicht nur auf der ersten Oxidschicht aufgetragen. Eine Oxid-
schicht 7 ist mit einer Siliciumnitridschicht 8 bedeckt und im mittleren Bereich des Halbleiterbauelementes sind diese Schichten auf fotolithografischem Wege entfernt, damit eine Verunreinigung eindiffundiert werden kann, die die Zone 4 und den Übergang 9 bildet. Entweder beim oder nach dem Diffusionsprozeß wird eine weitere Oxidschicht 10 im Silicium erzeugt, in der wieder auf fotolithografischem Wege eine Öffnung ausgebildet wird. Durch Eindiffusion einer entsprechenden Verunreinigung erhält man dann die Zone 5 und den Übergang 11. Gleichzeitig mit dem oder auch nach dem Diffusionsprozeß kann eine weitere Oxidschicht 12 auf der Zone 5 ausgebildet werden. Schließlich werden Löcher in den verschiedenen Schichten ausgebildet und durch Aufdampfen eines Metalls, z. B. Aluminium, werden Elektroden 13 in den Löchern und auf weiteren Teilen der Oberfläche angebracht, um Bereiche 16,17 zu schaffen, an denen Drahtzuleitungen befestigt werden können.
Die Durchbruchsspannung des Kollektor-Basis-Übergangs, der einen Siliciumnitridüberzug aufweist, ist gegenüber den Durchbruchspannungen von ähnlichen Übergängen, die nur mit einer Oxidschicht, aber nicht mit einer Siliciumnitridschicht überzogen sind, um einen Faktor von 2 oder mehr größer. Andere Vorteile, die sich aus der verstärkten Passivierung ergeben, sind die erhöhte Stabilität und der fehlende Einfluß der Elektroden auf die Oxidschichten.
Das Siliciumnitrid verhindert im einzelnen das Eindringen von Verunreinigungen wie beispielsweise Alkalimetallionen oder Wasserdampf, die bisher für einen wesentlichen Teil der nur mit Oxidschichten passivieren; in Halbleiterbauelementen gefundenen Instabilitäten verantwortlich gemacht werden. Die Alkalimetallionen können beispielsweise während des Aufdampfens der Elektroden in die Oxidschicht eingeführt werden. Diese Ionen driften dann durch die Oxidschicht, wodurch sich Feldverschiebungen ergeben, die die Betriebseigenschaften des Halbleiterbauelementes verändern. Wasserdampf dagegen kann aus der Atmosphäre in die Oxidschicht eintreten und hat ebenfalls auf die Oxidschicht einen schädlichen Einfluß. Bei dem Halbleiterbauelement nach der Erfindung werden die Instabilitäten, die beim Betrieb der bekannten, mit Oxidschichten bedeckten Halbleiterbauelemente auftreten, durch die Herstellung von Halbleiterbauelementen.mit einem zusätzlichen Siliciumnitridüberzug vermieden. . ■ .-.
In den unterhalb der Aluminiumelektroden liegenden Abschnitten der Oxidschicht, die z. B.. unterhalb der Bereiche 16 und 17, die in der Fig. 1 als Teile - der Elektroden 13 und 14 gezeigt sind, liegen, bilden sich leicht Strompfade durch die Oxidschicht aus, ■wenn diese Abschnitte genügend lange positiv vorgespannt sind. Bei mit Siliciumnitridschichten versehenen Halbleiterbauelementen, wird dieser Effekt nicht beobachtet. Außerdem sind die Durchbruchspannungen der mit Nitridschichten 'versehenen Halbleiterbauelemente größer, was offenbar auf die höhere dielektrische Festigkeit des Siliciumnitrids im Vergleich zu den üblichen Oxiden zurückzuführen ist. Ein weiterer Vorteil der erfindungsgemäßen Halbleiterbauelemente besteht darin, daß man auf Grund der Undurchlässigkeit der Siliciumnitridschicht in manchen Fällen die Kosten für die Einkapselungen der Halbleiterbauelemente, die oft einen wesentlichen Teil der Gesamtkosten ausmachen, sparen kann. Bei den bekannten Halbleiterbauelementen ist das Einkapseln notwendig, da sonst die Oxidschichten durch äußere Verunreinigungen wie Wasserdampf zerstört werden können. Die Nitridschichten sind jedoch gegenüber solchen Verunreinigungen undurchlässig, so daß keine Einkapselungen notwendig sind. Außer den geringeren Kosten ist auch die Ersparnis von Größe und Gewicht ein besonderer Vorteil.
ίο Das Halbleiterbauelement nach der Fig. 1 soll nur als Beispiel dienen. Die hier verwendeten Ausdrücke planar oder nahezu planar oder eben sind für Halbleiterbauelemente und integrierte Halbleiterbauelemente gedacht, die durch Eindiffusion von Verunreinigungen in oder durch epitaktisches Niederschlagen von dünnen Schichten von Verunreinigungen auf einen Halbleiterkörper mit nahezu ebenen bzw. planaren Oberflächen entstehen. Geringe Schwankungen, die durch das epitaktische Niederschlagen oder durch Umwandlung von Teilen der Oberfläche in ein Oxid oder Entfernen eines Teils der Oxidschicht in ausgewählten Bereichen herrühren, verursachen nur Schwankungen von einigen μηα in einem Halbleiterbauelement mit einer Breite von 1 oder 2 mm und einer Dicke von Vz mm, so daß sie nicht bedeutend sind. Außerdem schließt die Erfindung auch diejenigen Halbleiterbauelemente oder integrierten Halbleiterbauelemente ein, bei denen Verunreinigungen in zwei im wesentlichen parallele Oberflächen eines einzigen Halbleiterkörpers eindiffundiert werden.
Die Erfindung ist hier am Beispiel Silicium beschrieben, obgleich sich die Erfindung auch auf Halbleiterbauelemente aus anderen Materialien unter Erzielung der gleichen Vorteile anwenden läßt. Dabei kann es sich um Germanium oder beispielsweise Galliumarsenid handeln. Bei der Verwendung von Silicium wird die Oxidschicht im allgemeinen durch direktes Wachsen derselben im Halbleiterkörper erzeugt, während bei anderen Materialien ein Oxid,
z. B. Siliciumdioxid, aufgesprüht werden kann. Es lassen sich jedoch auch andere Oxide verwenden.
Die Erfindung läßt sich mit besonderem Vorteil auf Siliciumkörper anwenden, da nur im Silicium ein Oxid durch direktes Wachstum in einem jungfräuliehen Kristallgitter entsteht. Auf diese Weise können die Vorteile einer sauberen Oxid-Silicium-Grenzfläche beibehalten und die Vorteile, die sich auf Grund der Verwendung von Siliciumnitridschichten ergeben, zusätzlich erhalten werden.
In den speziellen Fällen, bei denen es sich um Halbleiterbauelemente mit PN-Ubergängen handelt, bei denen die Übergänge und die Zonen verschiede-. ner Leitfähigkeit an die planare Oberfläche des Halbleiterkörpers treten, ist die verwendete Oxidschicht relativ dick und dient als Passivierungsschicht. Unter Passivierung versteht man dabei die elektrische Isolierung gegenüber den darüberliegenden Elektroden, die chemische Isolierung des Halbleiterkörpers gegenüber, atmosphärischen Verunreinigungen und das
60. Verhindern von Durchbrüchen auf Grund der Bildung von Strompfaden im Bereich der Übergänge im darauf liegenden Material. Bei derartigen Halbleiterbauelementen wird vorzugsweise eine Oxidschicht von 0,1 bis 1 μΐη Dicke verwendet, obwohl inSpezial-
fällen auch Schichten mit anderen Dicken möglich sind. Die Siliciumnitridschicht braucht dagegen nur einige hundert Angström dick sein, wenn man die ' oben beschriebenen Vorteile erzielen möchte. Im
allgemeinen sollte dieSiliciumnitridschicht eine Dicke von 50 bis 500 Ä aufweisen. Dickere Schichten sind ebenfalls möglich.
In der Fig. 2 ist ein Transistor gezeigt, bei dem während der einzelnen Herstellungsstufen des Halbleiterbauelementes jede Oxidschicht mit einer Nitridschicht überzogen wird, während ansonsten der Transistor ähnlich dem nach der F i g. 1 ist. Die zusätzlichen Siliciumnitridschichten 18 und 19 werden auf den Oxidschichten 10 und 12 ausgebildet, indem nach der Herstellung jeder Oxidschicht und vor dem Einätzen einer Öffnung durch die entsprechende Oxidschicht für den nächsten Diffusionsschritt Siliciumnitrid auf der Oberfläche des Halbleiterkörpers niedergeschlagen wird.
Die erfindungsgemäßen Halbleiterbauelemente weisen gegenüber bekannten, lediglich mit Oxiden beschichteten planaren Halbleiterbauelementen viele Vorteile mehr bzw. viele Nachteile weniger auf. Mit Oxidschichten versehene Halbleiterbauelemente sind beispielsweise deswegen vorzuziehen, weil die Grenzfläche Halbleiter-Oxid im Halbleitermaterial ein gegebenes Oberflächenpotential aufrechterhält, wohingegen andere Isolatoren Leckströme oder eine Drift des Oberflächenpotentials zulassen. In manchen Fällen sorgt das Oxid während der Eindiffusion oder des Einbringens der Verunreinigungen für eine bessere Maskierung als Schichten aus anderem Material. Bei der Verwendung von Silicium wird zudem das Oxid durch direktes Wachsen im Silicium erzeugt, wodurch sehr saubere Oxid-Silicium-Grenzflächen entstehen. Diese Tatsache ermöglicht auch eine Steuerung der Verunreinigungskonzentration, wenn sich eine unrichtige Menge der Verunreinigung vorher abgeschieden hat, da die Wachstumsgeschwindigkeit eines Oxids während der Diffusion zur Kompensation verwendet werden kann. Schließlich wird auch für die fotolithografischen Behandlungsschritte eine Oxidschicht vorgezogen, da eine dicke Oxidschicht, die für eine gute Passivierung notwendig ist, schneller als eine Fotowiderstandsschicht geätzt werden kann. Andere dicke Schichten sind nur schwer zu ätzen, so daß die Fotowiderstandsschicht fälschlicherweise entfernt werden kann.
Das Verfahren zur Herstellung erfindungsgemäßer Halbleiterbauelemente umfaßt das Oxidieren eines Halbleiterkörpers, das Herstellen von Masken und das fotolithografische Ätzen zur Herstellung von öffnungen in den Masken und schließlich das Einführen der erwünschten Verunreinigungen. Das Einführen von Verunreinigungen kann durch direkte Diffusion oder durch vorheriges Abscheiden und anschließende Diffusion erfolgen. Zum Aufbringen der Siliciumnitridschicht nach dem Aufbringen einer Oxidschicht kann irgendein geeignetes System zum Niederschlagen von Siliciumnitrid verwendet werden. Beispielsweise verwendet man einen Ofen, in dem eine SiH4- und Ammoniak-Atmosphäre herrscht. Wenn man den Halbleiterkörper etwa 1 Minute lang in einer solchen Atmosphäre auf einer Temperatur von etwa 1000° C hält, dann werden etwa 300 Ä dicke Siliciumnitridschichten erzeugt.
Die zum Ätzen der Oxide verwendeten Ätzmittel können auch zum Ätzen von Siliciumnitrid verwendet werden, obgleich die Ätzzeiten etwas länger sind. In eine 10 000 Ä dicke Oxidschicht kann mit einer HF-Lösung innerhalb von 1 Minute, eine geeignete öffnung geätzt werden, während man zum Ätzen einer 300 Ä dicken Siliciumnitridschicht mit der gleichen Lösung etwa 2 Minuten benötigt.
In der F i g. 3 ist als weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements ein Kondensator gezeigt, der z. B. als Varactor verwendet werden kann. Er enthält einen Halbleiterkörper 20 und eine Metallschicht 21, die durch Isoliermaterial voneinander getrennt sind. Gemäß der Erfindung ist die übliche Oxidschicht 22 mit einer Siliciumnitridschicht 23 überzogen. Bei Kondensatoren oder ähnlichen Schaltungselementen, bei denen an der Isolierschicht eine Spannung liegt, ist die Dicke der Oxidschicht wesentlich kleiner als die Dicke einer für Passivierungszwecke bei Halbleiterbauelementen mit PN-Übergängen verwendeten Oxidschicht. Die Dicke liegt nur in der Größenordnung von einigen hundert bis tausend Angström im Vergleich zu einigen tausend Angström bei Passivierungsschichten.
Bei den bekannten Halbleiterbauelementen wird eine stabile Betriebsweise besonders durch die Verunreinigung der Oxide durch Ionen und anschließendes Driften der Ionen verhindert, insbesondere wenn es sich um dünne Oxidschichten handelt, da die Betriebsweise dieser Halbleiterbauelemente von der Spannung an der Oxidschicht abhängt. Die durch die Ionen hervorgerufenen Schwierigkeiten werden noch dadurch erhöht, daß die Metallelektroden relativ großflächig sind und damit die Zahl der Ionen, die in die Oxidschicht eintreten können, ebenfalls erhöht ist. Außerdem wird die Zerstörung von Siliciumdioxid in Gegenwart von Metallen, z. B. Aluminium, und das daraus folgende Entstehen von Kurzschlüssen durch die Oxidschicht hindurch bei Verwendung großflächiger Elektroden und geringer Dicken für die Oxidschicht vergrößert.
Die bestehenden Schwierigkeiten werden durch das zusätzliche Anbringen einer Siliciumnitridschicht überwunden und man erhält Halbleiterbauelemente, die stabiler sind und weniger leicht als die bekannten Halbleiterbauelemente zerstört werden. Alkaliionen, die während des Aufdampfens der Elektroden zugegen sind, können die Siliciumnitridschicht nicht durchdringen und können daher die Betriebseigenschaften der Halbleiterbauelemente nicht verändern.
Das Aluminium der Elektroden kann außerdem nicht mit dem Oxid chemisch reagieren, weil es von ihm getrennt ist, so daß Kurzschlüsse durch die Oxidschicht nicht möglich sind.
Ein Vergleich mit aus ähnlichen Halbleiterkörpern hergestellten Halbleiterbauelementen, die mit der gleichen Oxidschicht versehen sind, zeigt, daß die Drift bei Halbleiterbauelementen mit einer Siliciumnitridschicht weniger als 1 Volt beträgt, wenn man die Halbleiterbauelemente 10 Stunden lang auf Temperaturen bis zu 300° C oder mehr hält, wohingegen man bei Halbleiterbauelementen ohne Siliciumnitridschicht innerhalb von einer Stunde bei einer Temperatur von 280° C schon eine Drift von 25 Volt feststellt. Die Zahl der Kurzschlüsse durch die Isolier- schicht hindurch bei positiver Vorspannung der Metallelektrode wird durch die Verwendung von Siliciumnitridschichten wesentlich vermindert. Schließlich können die Halbleiterbauelemente beim Aufbringen von Siliciumnitridschichten ohne zusätzlichen Aufwand an Gewicht, Größe und Kosten für die Einkapselung betrieben werden, da die Verunreinigungen in der umgebenden Atmosphäre, z. B. Wasserdampf, die Siliciumnitridschicht nicht durchdringen können,
309 525/158
während sie die bekannten Oxidschichten zerstören. Obwohl die bisherigen Schwierigkeiten also mit Hilfe der Siliciumnitridschichten überwunden werden können, bleiben die von den Halbleiterbauelementen mit Oxidschichten her bekannten Vorteile erhalten, die z. B. in den sauberen Grenzflächen, in der verbesserten Maskierung gegenüber einigen Verunreinigungen und in der verbesserten Steuerungsmöglichkeit der Diffusionsvorgänge bestehen.
In der Fig. 4 ist ein Unipolar-Transistor gezeigt, der aus einem Siliciumkörper 24 vorgewählter Leitfähigkeit besteht, in den zwei getrennte Zonen 25 und 26 von entgegengesetztem Leitungstyp eingelassen sind. Die planare Oberfläche 27 des Halbleiterkörpers ist in bekannter Weise mit einer Oxidschicht 28 überzogen, die nach der Erfindung mit einer Siliciumnitridschicht 29 bedeckt ist. Eine Steuerelektrode 30 aus Aluminium und Elektroden 31 an den verschiedenen Zonen vervollständigen das Halbleiterbauelement. Die Oxidschicht 28 ist außer in dem Mittelabschnitt zwischen den beiden Zonen 25, 26 von entgegengesetztem Leitungstyp relativ dick und dient zur Passivierung. Gemäß der üblichen Betriebsweise derartiger Halbleiterbauelemente wird im mittleren Bereich ein Feld an die Oxidschicht gelegt, durch das die Dicke und damit der Betrag des Stroms durch den Stromkanal zwischen den beiden Zonen gesteuert wird. Die Oxidschicht besitzt bei derartigen Halbleiterbauelementen üblicherweise eine Dicke von einigen hundert bis mehr als tausend Angström.
Erfindungsgemäß ist die Oxidschicht mit einer einige hundert Angström dicken Siliciumnitridschicht überzogen, die im Bereich, wo die Oxidschicht relativ dick ist, genauso wie bei den Halbleiterbauelementen nach den F i g. 1 und 2 zur Verbesserung der Passivierung dient. Im mittleren Bereich oberhalb des Stromkanals, wo die Oxidschicht relativ dünn ist, wirkt die Siliciumnitridschicht etwa so wie bei einem Halbleiterbauelement nach der Fig. 3, d. h., sie isoliert die Oxidschicht von der Aluminiumelektrode 30, verhindert das Eindringen von Ionen, die beim Anlegen eines Feldes stören könnten, und erhöht die Durchbruchspannung der Isolationsschicht.
Versuche ,mit Halbleiterbauelementen nach der Erfindung haben ergeben, daß die Siliciumnitridschicht auf der Oxidschicht im Bereich oberhalb des Stromkanals vorzugsweise dünner als die Oxidschicht ist. Die Erfindung führt dann wiederum auf ein Halbleiterbauelement, welches die Vorteile der bekannten Oxidschichten besitzt und bei dem außerdem die beschriebenen Schwierigkeiten nicht auftreten.
Bei Halbleiterbauelementen wie z. B. Unipolar-Transistoren, bei denen Teile von Halbleiterbauelementen mit PN-Übergängen mit Teilen von Halbleiterbauelementen in Form von Kondensatoren kombiniert sind, ist die zusätzliche Siliciumnitridschicht besonders vorteilhaft. Der Grund ist der, daß die übliche Oxidschicht über dem Stromkanal relativ dünn sein muß, damit das angelegte Feld die erwünschte Wirkung hat und Spannungsdurchbrüche auftreten können. Die höhere dielektrische Festigkeit der Siliciumnitridschicht erhöht die Durchbruchspannung, ohne daß die Dicke der Schicht wesentlich vergrößert wird.
Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Passiviertes Halbleiterbauelement mit einem Halbleiterkörper vorgegebener Leitfähigkeit, einer eine Oberflächenseite des Halbleiterkörpers mindestens teilweise bedeckenden, isolierenden Schicht aus einem auf dem Halbleitermaterial aufgewachsenen Oxid von Silicium und mit einer auf ausgewählten Bereichen dieser Schicht aufgebrachten weiteren Passivierungsschicht aus isolierendem Material, dadurch gekennzeichnet, daß die weitere Passivierungsschicht (8,18, 19; 23; 29) aus Siliciumnitrid besteht.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Oxidschicht dicker als die Siliciumnitridschicht ist.
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Oxidschicht mindestens 1000 Ä und die Siliciumnitridschicht etwa 50 bis 500 Ä dick ist.
4. Halbleiterbauelement nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß auf den beiden Passivierungsschichten (22, 23; 28, 29) eine der Anlegung einer elektrischen Spannung dienende metallische Schicht (21; 30) aufgebracht ist.
5. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 1, dadurch gekennzeichnet, daß die Sih'ciumnitridschicht auf der Oxidschicht abgeschieden wird, indem der Halbleiterkörper bei einer Temperatur von etwa 1000° C einer Atmosphäre von Silan und Ammoniak ausgesetzt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß anschließend mindestens eine Öffnung in die Siliciumnitridschicht und die SiIiciumoxidschicht geätzt wird, um die aktive Oberfläche des Halbleiterkörpers freizulegen, eine den Leitungstyp des Halbleiterkörpers modifizierende Aktivatorverunreinigung durch diese Öffnungen hindurchdiffundiert wird, um an die Oberfläche angrenzende Bereiche unterschiedlichen Leitungstyps auszubilden und Elektroden durch Aufdampfen eines Metalls in den öffnungen und auf weiteren Teilen der Oberfläche angebracht werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als Elektrodenmaterial Aluminium verwendet wird.
DE1589810A 1966-03-01 1967-02-25 Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung Expired DE1589810C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US53081166A 1966-03-01 1966-03-01

Publications (3)

Publication Number Publication Date
DE1589810A1 DE1589810A1 (de) 1970-06-04
DE1589810B2 true DE1589810B2 (de) 1973-06-20
DE1589810C3 DE1589810C3 (de) 1978-05-24

Family

ID=24115080

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1589810A Expired DE1589810C3 (de) 1966-03-01 1967-02-25 Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US3597667A (de)
CA (1) CA934883A (de)
DE (1) DE1589810C3 (de)
FR (1) FR1516386A (de)
GB (1) GB1170682A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2444873A1 (de) * 1973-09-19 1975-08-07 Mitsubishi Electric Corp Zusammengesetztes halbleiterbauteil und verfahren zur herstellung desselben

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979768A (en) * 1966-03-23 1976-09-07 Hitachi, Ltd. Semiconductor element having surface coating comprising silicon nitride and silicon oxide films
DE1696625C3 (de) * 1966-10-07 1979-03-08 Syumpei, Yamazaki Verfahren zum Erzeugen einer Nitridschutzschicht auf einem Halbleiterkörper
US4060827A (en) * 1967-02-03 1977-11-29 Hitachi, Ltd. Semiconductor device and a method of making the same
DE1614435B2 (de) * 1967-02-23 1979-05-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten Halbleiteranordnungen
NL6808352A (de) * 1968-06-14 1969-12-16
FR2014382B1 (de) * 1968-06-28 1974-03-15 Motorola Inc
US3590337A (en) * 1968-10-14 1971-06-29 Sperry Rand Corp Plural dielectric layered electrically alterable non-destructive readout memory element
US4009481A (en) * 1969-12-15 1977-02-22 Siemens Aktiengesellschaft Metal semiconductor diode
DE2020531C2 (de) * 1970-04-27 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
US4731560A (en) * 1970-08-06 1988-03-15 Owens-Illinois Television Products, Inc. Multiple gaseous discharge display/memory panel having improved operating life
US4794308A (en) * 1970-08-06 1988-12-27 Owens-Illinois Television Products Inc. Multiple gaseous discharge display/memory panel having improved operating life
DE2057204C3 (de) * 1970-11-20 1975-02-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung von Metall-Halbleiterkontakten
US3694700A (en) * 1971-02-19 1972-09-26 Nasa Integrated circuit including field effect transistor and cerment resistor
US3707656A (en) * 1971-02-19 1972-12-26 Ibm Transistor comprising layers of silicon dioxide and silicon nitride
US3856587A (en) * 1971-03-26 1974-12-24 Co Yamazaki Kogyo Kk Method of fabricating semiconductor memory device gate
FR2134290B1 (de) * 1971-04-30 1977-03-18 Texas Instruments France
US4010290A (en) * 1971-09-22 1977-03-01 Motorola, Inc. Method of fabricating an ensulated gate field-effect device
US3760242A (en) * 1972-03-06 1973-09-18 Ibm Coated semiconductor structures and methods of forming protective coverings on such structures
US3844831A (en) * 1972-10-27 1974-10-29 Ibm Forming a compact multilevel interconnection metallurgy system for semi-conductor devices
US3924024A (en) * 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
US3933541A (en) * 1974-01-22 1976-01-20 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor planar device
US3959025A (en) * 1974-05-01 1976-05-25 Rca Corporation Method of making an insulated gate field effect transistor
US4015175A (en) * 1975-06-02 1977-03-29 Texas Instruments Incorporated Discrete, fixed-value capacitor
US4134125A (en) * 1977-07-20 1979-01-09 Bell Telephone Laboratories, Incorporated Passivation of metallized semiconductor substrates
JPS5810863B2 (ja) * 1978-04-24 1983-02-28 株式会社日立製作所 半導体装置
US4758528A (en) * 1980-07-08 1988-07-19 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
US4691219A (en) * 1980-07-08 1987-09-01 International Business Machines Corporation Self-aligned polysilicon base contact structure
DE3228399A1 (de) * 1982-07-29 1984-02-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
JPS5975661A (ja) * 1982-10-22 1984-04-28 Fujitsu Ltd 半導体装置及びその製造方法
US4547959A (en) * 1983-02-22 1985-10-22 General Motors Corporation Uses for buried contacts in integrated circuits
US4528211A (en) * 1983-11-04 1985-07-09 General Motors Corporation Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
US4575921A (en) * 1983-11-04 1986-03-18 General Motors Corporation Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
JPH01280368A (ja) * 1988-05-06 1989-11-10 Sharp Corp 化合物半導体発光素子
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
US5944906A (en) * 1996-05-24 1999-08-31 Micron Technology Inc Wet cleans for composite surfaces
US6420747B2 (en) * 1999-02-10 2002-07-16 International Business Machines Corporation MOSCAP design for improved reliability
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
KR100968496B1 (ko) 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
KR100736678B1 (ko) * 2006-08-04 2007-07-06 주식회사 유니테스트 프로브 구조물 제조 방법
KR101241617B1 (ko) * 2006-12-01 2013-03-08 샤프 가부시키가이샤 태양 전지 및 그 제조 방법
US11186917B2 (en) 2018-01-30 2021-11-30 The Board Of Trustees Of The University Of Alabama Composite electrodes and methods for the fabrication and use thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3250967A (en) * 1961-12-22 1966-05-10 Rca Corp Solid state triode
US3165430A (en) * 1963-01-21 1965-01-12 Siliconix Inc Method of ultra-fine semiconductor manufacture
US3384829A (en) * 1963-02-08 1968-05-21 Nippon Electric Co Semiconductor variable capacitance element
US3246214A (en) * 1963-04-22 1966-04-12 Siliconix Inc Horizontally aligned junction transistor structure
US3391309A (en) * 1963-07-15 1968-07-02 Melpar Inc Solid state cathode
GB1060925A (en) * 1964-04-27 1967-03-08 Westinghouse Electric Corp Growth of insulating films such as for semiconductor devices
US3312879A (en) * 1964-07-29 1967-04-04 North American Aviation Inc Semiconductor structure including opposite conductivity segments
US3385729A (en) * 1964-10-26 1968-05-28 North American Rockwell Composite dual dielectric for isolation in integrated circuits and method of making
US3287243A (en) * 1965-03-29 1966-11-22 Bell Telephone Labor Inc Deposition of insulating films by cathode sputtering in an rf-supported discharge
US3391023A (en) * 1965-03-29 1968-07-02 Fairchild Camera Instr Co Dielecteric isolation process
US3442701A (en) * 1965-05-19 1969-05-06 Bell Telephone Labor Inc Method of fabricating semiconductor contacts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2444873A1 (de) * 1973-09-19 1975-08-07 Mitsubishi Electric Corp Zusammengesetztes halbleiterbauteil und verfahren zur herstellung desselben

Also Published As

Publication number Publication date
US3597667A (en) 1971-08-03
DE1589810A1 (de) 1970-06-04
CA934883A (en) 1973-10-02
DE1589810C3 (de) 1978-05-24
FR1516386A (fr) 1968-03-08
GB1170682A (en) 1969-11-12

Similar Documents

Publication Publication Date Title
DE1589810B2 (de) Passiviertes halbleiterbauelement und verfahren zu seiner herstellung
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE2916364C2 (de)
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE1764401B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE1148024B (de) Diffusionsverfahren zum Dotieren eines Silizium-Halbleiterkoerpers fuer Halbleiterbauelemente
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE4003681A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE3133759A1 (de) Feldeffekttransistor
DE1696607A1 (de) Verfahren zum Niederschlagen einer im wesentlichen aus Silizium und Stickstoff bestehenden,leicht aetzbaren Schicht
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE2003952C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich
DE2316118A1 (de) Verfahren zur herstellung von feldeffekttransistoren durch anwendung einer selektiven getterung
DE2154120A1 (de) Verfahren zur Herstellung von Halbleiter-Anordnungen
DE1927645B2 (de) Verfahren zum Herstellen eines MOS-Feldeffekttransistors

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)