DE112004000588T5

DE112004000588T5 - Schneller und genauer Spannungshochsetzer mit geringer Versorgungsspannung unter Anwendung eines A/D-Wandlers

Info

Publication number: DE112004000588T5
Application number: DE112004000588T
Authority: DE
Inventors: Binh Quang San Jose Le; Cathy Thuvan Santa Clara Ly; Lee Santa Clara Cleveland; Paul-Ling Saratoga Chen
Original assignee: Advanced Micro Devices Inc
Current assignee: Infineon Technologies LLC
Priority date: 2003-04-03
Filing date: 2004-03-08
Publication date: 2006-02-02
Anticipated expiration: 2024-03-09
Also published as: GB2416235A; JP4495723B2; CN1771563A; GB2416235B; GB0518352D0; DE112004000588B4; US20040196093A1; US6798275B1; WO2004095462A1; JP2006526862A; CN100552804C; TW200501168A; TWI325136B; KR20050118718A

Abstract

System (340, 500) zum Erzeugen einer geregelten hochgesetzten Spannung (348, 532), mit:
einer mehrstufigen Spannungshochsetzschaltung (347, 540), die ausgebildet ist, eine Versorgungsspannung (343) und ein oder mehrere Ausgangssignale (345, 346, 525, 526) von einer Versorgungsspannungserfassungsschaltung (342) zu empfangen, um die hochgesetzte Wortleitungsspannung (348, 532) zu erzeugen, wobei diese einen Wert größer als die Versorgungsspannung (343) aufweist, wobei die Spannungshochsetzschaltung (347, 540) umfasst:
eine Vorladeschaltung (522);
mehrere Hochsetzzellen (514, 515) mit jeweils mehreren Hochsetzstufen (1210, 1220, 1230) und einem Stufenvorlade- (456a) Schalter (622), wobei die Hochsetzzellen und die Vorladeschaltung mit einem gemeinsamen Knotenpunkt (348, 425, 532) verbunden sind;
eine Zeitsteuerschaltung (510), die ausgebildet ist, die Vorladeschaltung (522) und den Stufenvorladeschalter zu initialisieren und zu steuern, um anfänglich die Stufen (1210, 1220, 1230) der mehreren Hochsetzzellen (514, 515) auf die Versorgungsspannung (341) während einer Vorladezeit (730) aufzuladen, um die Spannungshochsetzung der Hochsetzzellen während einer Vorhochsetzzeitdauer (747) und einer...

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft im Allgemeinen Speichersysteme und betrifft insbesondere Flash-Speicher-Arraysysteme und Verfahren zur Herstellung einer Spannungshochsetzschaltung, wobei eine Spannungsdetektionsschaltung, um die an eine Spannungshochsetzschaltung angelegte Versorgungsspannung V_CC zu messen, zusammen mit einer Hochsetzkompensationsschaltung verwendet wird, um die ausgegebene hochgesetzte Spannung im Hinblick auf V_CC Schwankungen zu regeln. Die hochgesetzte Spannung kann für eine Wortleitung für Lesevorgänge von Speicherzellen verwendet werden.
HINTERGRUND DER ERFINDUNG
Flash-Speicher und andere Arten elektronischer Speichereinrichtungen sind aus Tausenden und Millionen von Speicherzellen aufgebaut, die ausgebildet sind, einzeln Daten zu speichern oder den Zugriff darauf zu ermöglichen. Eine typische Speicherzelle speichert eine einzelne binäre Information, die als Bit bezeichnet ist, die jeweils einen von zwei möglichen Zuständen annimmt. Die Zellen sind typischerweise in mehreren Zelleneinheiten, etwa Bytes organisiert, die 8 Zellen umfassen, und sind ferner in Wörtern organisiert, die 16 oder mehr derartiger Zellen, die für gewöhnliche in Vielfachen von 8 angeordnet sind, enthalten. Das Speichern von Daten in derartigen Speichereinrichtungsarchitekturen wird ausgeführt, indem in einen speziellen Satz von Speicherzellen geschrieben wird, was häufig auch als Programmieren der Zellen bezeichnet wird. Das Abrufen von Daten aus den Zellen wird durch einen Lesevorgang ermöglicht. Zusätzlich zu den Programmier- und Lesevorgängen können Gruppen aus Zellen in einer Speichereinrichtung gelöscht werden, wobei jede Zelle der Gruppe auf einen bekannten Zustand programmiert wird. Die einzelnen Zellen sind in einzeln adressierbare Einheiten oder Gruppen, etwa Bytes oder Wörter unterteilt, auf die für Lese-, Programmier- oder Löschvorgänge mittels einer Adressdecodierschaltung zugegriffen wird, wodurch Operationen an den Zellen innerhalb eines spezifizierten Bytes oder Wortes ausgeführt werden. Die einzelnen Speicherzellen sind typischerweise aus einer Halbleiterstruktur aufgebaut, die zum Speichern eines Datenbits geeignet ist.
Beispielsweise können viele konventionelle Speicherzellen ein Metall-Oxid-Halbleiter- (MOS) Bauelement, etwa einen Transistor, aufweisen, in welchem eine binäre Information gehalten werden kann. Die Speichereinrichtung beinhaltet geeignete Decodier- und Gruppenauswahlschaltungen, um derartige Bytes oder Wörter zu adressieren, und beinhaltet ferner Schaltungen, um Spannungen für die Zellen, an denen operiert wird, bereitzustellen, um damit die gewünschte Operation ausführen zu können. Die Lösch-, Programmier- und Lesevorgänge werden üblicherweise durch Anlegen geeigneter Spannungen an gewisse Anschlüsse des Zellen-MOS-Bauteils ausgeführt. Bei einem Lösch- oder Programmiervorgang werden die Spannungen so angelegt, dass eine in der Speicherzelle zu speichernde Ladung hervorgerufen wird. Bei einem Lesevorgang werden geeignete Spannungen angelegt, so dass ein Stromfluss in die Zelle stattfindet, wobei die Größe eines derartigen Stromes für die Werte der in der Zelle gespeicherten Daten kennzeichnend ist. Die Speichereinrichtung umfasst geeignete Schaltungen, um den resultierenden Zellenstrom zu erfassen, um damit die darin gespeicherten Daten zu bestimmen, die dann auf Datenbusanschlüssen des Bauelements für den Zugriff für andere Bauelemente in einem System bereitgestellt werden, in welchem die Speichereinrichtung eingesetzt ist.
Ein Flash-Speicher ist eine Art eines elektronischen Speichermediums, die wiederbeschrieben werden kann und seinen Inhalt ohne Versorgungsspannung halten kann. Flash-Speichereinrichtungen besitzen typischerweise eine Lebensdauer von 100 000 bis 1 Million Schreibzyklen. Anders als dynamische Speicher mit wahlfreiem Zugriff (DRAM) und statische Speicher mit wahlfreiem Zugriff (SRAM), in denen ein einzelnes Byte gelöscht werden kann, werden Flash-Speicher typischerweise auf der Grundlage fixierter Mehrbitblöcke oder Sektoren gelöscht. Konventionelle Flash-Speicher sind in einer Zellenstruktur aufgebaut, wobei ein einzelnes Informationsbit in jede Flash-Speicherzelle gespeichert wird. In derartigen Einzelbitspeicherarchitekturen umfasst jede Zelle typischerweise eine MOS-Tranistorstruktur mit einem Source, einem Drain und einem Kanal in einem Substrat oder P-Potentialtopf, sowie eine gestapelte Gatestruktur, die über dem Kanal angeordnet ist. Das Stapelgate kann ferner eine dünne Gatedielektrikumsschicht (die manchmal auch als Tunneloxid bezeichnet wird) aufweisen, die auf der Oberfläche des P-Potentialtopfs ausgebildet ist. Das Stapelgate umfasst ferner ein schwebendes bzw. potentialfreies Polysiliziumgate, das über dem Tunneloxid liegt und umfasst ferner eine dielektrische Zwischenpolyschicht, die über dem schwebenden Gate angeordnet ist. Die dielektrische Zwischenpolyschicht ist häufig ein Mehrschichtisolator, etwa eine Oxid-Nitrid-Oxid- (OMO) Schicht, mit zwei Oxidschichten, die eine Nitridschicht einschließen. Schließlich ist ein Polysiliziumsteuergate über der dielektrischen Zwischenpolyschicht angeordnet.
Das Steuergate ist mit einer Wortleitung verbunden, die zu einer Reihe derartiger Zellen gehört, um damit Sektoren derartiger Zellen in einer typischen NOR-Konfiguration zu bilden. Ferner sind die Draingebiete der Zellen miteinander durch eine Bitleitung verbunden. Der Kanal der Zellen leitete Strom zwischen dem Source und dem Drain entsprechend einem elektrischen Feld, das in dem Kanal durch die gestapelte Gatestruktur hervorgerufen wird. In der NOR-Konfiguration ist jeder Drain-Anschluss der Transistoren in einer einzelnen Spalte mit der gleichen Bitleitung verbunden. Ferner besitzt jede Flash-Zelle, die zu einer gegebenen Bit-Leitung gehört, einen Anschluss für das Stapelgate, der mit einer anderen Wortleitung verbunden ist, wobei alle Flash-Zellen in dem Array mit ihren Source-Anschlüssen mit einem gemeinsamen Source-Anschluss verbunden sind. Während des Betriebs werden einzelne Flash-Zellen mittels der entsprechenden Bit-Leitung und Wortleitung unter Verwendung peripher Decodier- und Steuerschaltungen zum Programmieren (Schreiben), Lesen oder Löschen adressiert.
Eine derartige Einzelbit-Flash-Speicherzelle mit Stapelgate wird programmiert, indem eine relativ hohe Spannung an das Steuergate angelegt wird, und das Source an Masse und das Drain an ein vorbestimmtes Potential über dem Source gelegt wird. Das resultierende hohe elektrische Feld, das über dem Tunneloxid abfällt, führt zu einem Phänomen, das als „Fowler-Nordheim"-Tunneln bezeichnet wird. Während dieses Prozesses tunneln Elektronen im Kanalgebiet des Zellenkerns durch das Gateoxid in das schwebende Gate und werden in dem schwebenden Gate eingefangen, da das schwebende Gate von der dielektrischen Polyzwischenschicht und dem Tunneloxid eingeschlossen ist. Als Folge der eingefangenen Elektronen steigt die Schwellwertspannung, d. h. die Einsetzspannung der Zelle an. Diese Änderung der Schwellwertspannung (und damit der Kanalleitfähigkeit) der Zelle, die durch die eingefangenen Elektronen hervorgerufen wird, ist der Grund dafür, dass die Zelle programmiert ist.
Um eine typische Einzel-Bit-Flash-Speicherzelle mit gestapelten Gate zu löschen, wird eine relativ hohe Spannung an das Source angelegt, und das Steuergate wird auf einem negativen Potential gehalten, während das Drain schwebend bleibt. Unter diesen Bedingungen entwickelt sich ein starkes elektrisches Feld über das Tunneloxid hinweg zwischen dem schwebenden Gate und dem Source. Die Elektronen, die in dem schwebenden Gate eingefangen sind, fließen nunmehr zu dem Bereich des schwebenden Gates, der über dem Sourcegebiet liegt, und sammeln sich dort an und werden schließlich aus dem schwebenden Gate herausgelöst und in das Sourcegebiet durch das Fowler-Nordheim-Tunneln durch das Tunneloxid geführt. Wenn die Elektronen aus dem schwebenden Gate entfernt sind, ist die Zelle gelöscht. Für einen Lesevorgang wird eine gewisse Vorspannung an das Drain und des Source des Zellentransistors angelegt. Das Drain der Zelle ist die Bit-Leitung, die mit den Drainanschlüssen aller anderen Zellen in einem Byte oder einer Wortgruppe verbunden sein kann. Die Spannung an dem Drain in konventionellen Speicherzellen mit gestapelten Gate beträgt typischerweise 0,5 und 1 Volt in einem Lesevorgang. Es wird dann eine Spannung an das Gate (beispielsweise die Wortleitung) des Speicherzellentransistors angelegt, um einen Stromfluss von dem Drain zu dem Source zu bewirken. Die Lesegatespannung wird typischerweise auf einen Wert zwischen einer programmierten Schwellwertspannung (V_T) und einer unprogrammierten Schwellwertspannung eingestellt. Der resultierende Strom wird dann gemessen, um damit den in der Zelle gespeicherten Datenwert zu bestimmen.
In jüngerer Zeit wurden Doppelbit-Flash-Speicherzellen eingeführt, die das Speichern zweier Informationsbits in einer einzelnen Speicherzelle ermöglichen. Die Bitleitungsspannung, die zum Lesen von Doppelbitspeicherzellen erforderlich ist, ist auf Grund des physikalischen Aufbaus der Doppelbit-Speicherzelle typischerweise höher als die von Einzelbit-Speicherzellen mit gestapelter Gatearchitektur. Beispielsweise erfordern einige Doppelbit-Speicherzellenarchitekturen zwischen 1,5 und 2 Volt Spannung, um die Bit-Leitung oder das Drain derartiger Zellen in einem Lesevorgang in geeigneter Weise vorzuspannen. Da die der Bit-Leitung oder dem Drain der Speicherzelle zugeführte Spannung aus der Speicherversorgungsspannung (V_CC) abgeleitet wird, kann die Fähigkeit zur Bereitstellung der höheren Bit-Leitungsspannung, die zum Auslesen der neueren Doppelbit-Speicherzellen erforderlich ist, beeinträchtigt sein, wenn die Versorgungsspannung bei oder in der Nähe geringerer Nennspannungen liegt. Ferner wird bei Anwendungen mit geringer Leistungsaufnahme für Speichereinrichtungen, etwa Mobiltelefone, tragbare Computer, und dergleichen die verfügbare Versorgungsspannung weiter reduziert.
In einer konventionellen Flash-Speicher-Einrichtung liefern Hochsetzspannungsschaltungen eine hochgesetzte Wortleitungsspannung für die Lesevorgänge der Speicherzellen. V_CC-Schwankungen spiegeln sich typischerweise in der Ausgangsspannung der Hochsetzspannungsschaltung wider, die der Wortleitung des Flash-Speicher-Arrays während eines Lesevorgangs zugeführt wird. Derartige Schwankungen der Wortleitungsspannungen aus der Hochsetzspannung beeinträchtigt die Fähigkeit der Leseschaltung in genauer Weise zu unterscheiden, ob eine Zelle programmiert ist oder nicht. Ferner müssen unter Umständen mit zunehmender Bauteildichte und Speichergeschwindigkeit die Geschwindigkeitsanforderungen der Spannungshochsetzschaltung ebenso anwachsen, um mit dem Rest der Speicherschaltung Schritt halten zu können. Bei abnehmenden Versorgungsspannungspegeln bei Architekturen mit höherer Bauteildichte kann ferner unter Umständen eine einstufige Spannungshochsetzschaltung nicht geeignet sein, um die erforderliche hochgesetzte Spannung bereitzustellen. Ferner besteht ein Bedarf für Mittel zum Kompensieren der Schwankungen der Versorgungsspannung V_CC, die einer mehrstufigen Hochsetzspannungsschaltung zugeführt wird, und es besteht ein Bedarf für eine schnelle Hochsetzspannungsregelung.
ÜBERBLICK ÜBER DIE ERFINDUNG
Das folgende stellt eine vereinfachte Zusammenfassung der Erfindung dar, um ein grundlegendes Verständnis einiger Aspekte der Erfindung zu ermöglichen. Dieser Überblick ist kein erschöpfender Überblick über die Erfindung. Es ist weder beabsichtigt, entscheidende oder wesentliche Elemente der Erfindung zu kennzeichnen, noch den Schutzbereich der Erfindung einzugrenzen. Der einzige Grund besteht darin, einige Konzepte der Erfindung in vereinfachter Form als Einleitung für die detailliertere Beschreibung, die später präsentiert wird, anzugeben.
In der vorliegenden Erfindung von Flash-Speicher-Arraysystemen und Verfahren zum Herstellen einer mehrstufigen Spannungshochsetzschaltung werden ein oder mehrere Ausgangssignale einer Spannungsdetektionsschaltung, die zum Messen des Wertes von V_CC verwendet wird, einer Spannungshochsetzschaltung zugeführt, die verwendet wird, um eine hochgesetzte Wortleitungsspannung für die Leseoperationen von Speicherzellen zu erzeugen. V_CC-Schwankungen spiegeln sich typischerweise in der Ausgangsspannung der Hochsetzspannungsschaltung wider, die der Wortleitung des Flash-Speicher-Arrays zugeführt wird. Durch Kompensieren der Schwankungen in der V_CC-Versorgung, die der Spannungshochsetzschaltung zugeführt wird, kann die hochgesetzte Spannung reguliert werden, wodurch eine gleichmäßigere Lesespannung an der Wortleitung ermöglicht wird.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Spannungswert, der mit der V_CC-Versorgungsspannung verknüpft ist, beispielsweise unter Anwendung eines A/D-Wandlers festgestellt. Der bestimmte Spannungswert wird dann verwendet, um eine Einzelstufen- oder Mehrstufenspannungshochsetzschaltung zu kompensieren oder anderweitig einzustellen. Beispielsweise wird ein digitales Wort verwendet, das den V_CC-Spannungswert repräsentiert, um in effizienter Weise den Hochsetzkapazitätswert und den Lastkapazitätswert in der Spannungshochsetzschaltung zu variieren, wodurch eine Ausgangshochsetzspannung erreicht wird, die im Wesentlichen von Schwankungen in der Versorgungsspannung V_CC unabhängig ist. Daher stellt die vorliegende Erfindung eine im Wesentlichen konstante Hochsetzspannung, beispielsweise eine hochgesetzte Wortleitungsspannung bereit, die ein genaues Auslesen von Flash-Speicherzellen trotz Schwankungen in V_CC ermöglicht.
In einem weiteren Aspekt der vorliegenden Erfindung wird die schließlich regulierte Ausgangsspannung der Spannungshochsetzspannung (Spannungshochsetzer) vorgewählt, indem ein Satz vorbestimmter Hochsetzzellen vorgewählt wird, um einen Pegel der Hochsetzspannung in einer Vorhochsetzzeitdauer, die der Hochsetzzeitdauer vorausgeht bereitzustellen. Die vorgeschaltete Hochsetzzeit tritt auf, bevor der A/D-Wandler das Feststellen und Zwischenspeichern eines Ausgangssignals des digitalen Worts für die V_CC-Spannung beendet hat, woran sich dann der eigentliche Hochsetzvorgang während des Hochsetzzeitablaufs anschließt.
In einem noch weiteren Aspekt der vorliegenden Erfindung umfasst die Spannungshochsetzschaltung mehrere Hochsetzzellen mit einem oder mehreren Hochsetzstufenkondensatoren in jeder Hochsetzzelle, einer Vorladeschaltung und einer Steuerschaltung, die einen Vorladegatehochsetzer und einen Hochsetzzeitgeber aufweist. Um das Vorangegangene und damit in Beziehung stehende Eigenschaften zu erreichen, weist die Erfindung die Merkmale auf, die im nachfolgenden vollständig beschrieben und insbesondere in den Patentansprüchen dargestellt sind. Die folgende Beschreibung und die angefügten Zeichnungen zeigen detailliert gewisse anschauliche Ausführungsformen der Erfindung. Diese Ausführungsformen sind jedoch nur für einige der diversen Arten kennzeichnend, in denen die Prinzipien der Erfindung eingesetzt werden können. Andere Aufgaben, Vorteile und neue Merkmale der Erfindung gehen aus de folgenden detaillierten Beschreibung der Erfindung hervor, wenn diese im Zusammenhang mit den Zeichnungen studiert wird.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist eine Draufsicht, die schematisch ein beispielhaftes Layout einer Speichereinrichtung zeigt;
2 ist eine schematische Ansicht, die einen beispielhaften Kernbereich einer Speicherschaltung zeigt;
3 ist eine Teilquerschnittsansicht einer konventionellen gestapelten Gatespeicherzelle;
4 ist ein Graph, der den Verlauf einer programmierten Zellenschwellwertspannung und einer unprogrammierten Zellenschwellwertspannung für eine Reihe von Speicherzellen eines beispielhaften konventionellen Flash-Speicherarrays und typische Lesegrenzen zwischen den einzelnen Verteilungen zeigen;
5 ist eine vereinfachte schematische Darstellung einer beispielhaften konventionellen Spannungshochsetzschaltung zum Lesen einer Speicherzelle;
6 ist eine funktionale Blockansicht auf Systemebene zum Darstellen eines beispielhaften geregelten Spannungshochsetzsystems, in welchem diverse Aspekte der Erfindung ausgeführt sein können;
7a ist eine vereinfachte schematische Darstellung einer beispielhaften äquivalenten Schaltung einer einstufigen Spannungshochsetzschaltung ähnlich zu der aus 6 gemäß einem weiteren Aspekt der Erfindung;
7b ist eine vereinfachte schematische Darstellung einer beispielhaften äquivalenten Schaltung der einstufigen Spannungshochsetzschaltung aus 7a gemäß einem weiteren Aspekt der Erfindung;
8 ist eine vereinfachte schematische Darstellung einer beispielhaften äquivalenten Schaltung einer zweistufigen Spannungshochsetzschaltung jener aus 6 gemäß einem weiteren Aspekt der Erfindung;
9 ist eine funktionale Blockansicht auf Systemebene, in der eine beispielhafte zweistufige Mehrbitregelungsspannungshochsetzschaltung unter Anwendung einer digitalen Mehrbiteingabe gezeigt ist, wobei diverse Aspekte der Erfindung ausgeführt sein können;
10 ist eine weitere funktionale Blockansicht auf Systemebene, in der eine beispielhafte geregelte zweistufige Spannungshochsetzschaltung mit vier Bit unter Anwendung eines digitalen vier Bit-Eingangssignals mit einem Vorladegatehochsetzer und einem Hochsetzzeitgeber dargestellt ist, in welchem diverse Aspekte der Erfindung ausgeführt sein können;
11 ist eine vereinfachte zeitliche Darstellung, in der beispielhaft Zeitverläufe beim Lesen und die Ausgangsspannung des Spannungshochsetzers aus 10 gezeigt sind;
12 ist eine schematische Darstellung einer zweistufigen Hochsetzstelle für die am wenigsten signifikanten Bits eines beispielhaften geregelten Spannungshochsetzers unter Anwendung einer digitalen Versorgungsspannungskompensation gemäß einem Aspekt der Erfindung;
13 ist eine schematische Darstellung einer zweistufigen Spannungshochsetzzelle für die signifikantesten Bits eines beispielhaften geregelten Spannungshochsetzers unter Anwendung einer digitalen Versorgungsspannungskompensation gemäß einem Aspekt der Erfindung;
14 ist eine schematische Darstellung einer zweistufigen Voreinstellungsspannungshochsetzzelle eines beispielhaften geregelten Hochsetzers unter Verwendung einer digitalen Versorgungsspannungskompensation gemäß einem Aspekt der Erfindung;
15 ist eine schematische Darstellung eines Vorladegatehochsetzers eines beispielhaften geregelten Spannungshochsetzers gemäß einem Aspekt der Erfindung;
16 ist eine schematische Darstellung einer mehrstufigen Spannungshochsetzzelle eines beispielhaften geregelten Spannungshochsetzers unter Anwendung einer digitalen Versorgungsspannungskompensation gemäß einem Aspekt der Erfindung; und
17 ist ein Flussdiagramm, das ein beispielhaftes Verfahren für eine geregelte Spannungshochsetzung im Zusammenhang mit einem Aspekt der vorliegenden Erfindung darstellt.
ART BZW. ARTEN ZUM AUSFÜHREN DER ERFINDUNG
Die vorliegende Erfindung wird nunmehr mit Bezug zu den Zeichnungen beschrieben, wobei gleiche Bezugszeichen verwendet werden, um gleiche Elemente zu bezeichnen. Die vorliegende Erfindung betrifft eine Flash-Speicher-Array-Schaltung zum Erzeugen einer hochgesetzten Spannung, die im Wesentlichen von V_CC-Schwankungen unabhängig ist, und die als eine hochgesetzte Wortleitungsspannung für das Auslesen von Speicherzellen verwendet werden kann. Die Erfindung umfasst eine mehrstufige Spannungshochsetzschaltung, die eine hochgesetzte Spannung bereitstellt, die größer als die Versorgungsspannung ist, und die insbesondere Verwendung findet in Anwendungen mit geringen Versorgungsspannungen. Die V_CC-Leistungsversorgung wird der Spannungshochsetzschaltung zugeführt, um die Energie für den Hochsetzvorgang bereitzustellen. V_CC-Schwankungen, die konventioneller Weise sich am Ausgangssignal der hochgesetzten Spannungsschaltung wiederfinden, werden erkannt und es wird eine Kompensierung für derartige Schwankungen durchgeführt, um damit Wortleitungsspannungen während eines Lesemodus zu erzeugen, die im Wesentlichen unabhängig sind von Schwankungen in V_CC.
Gemäß einem beispielhaften Aspekt der vorliegenden Erfindung empfängt das System ein oder mehrere Ausgangssignale aus einer Spannungsdetektionsschaltung (beispielsweise einem Analog-zu-digital-Wandler, Digitalthermometer), die zum Messen des V_CC verwendet wird, das an eine Spannungshochsetzschaltung angelegt ist. Die Spannungshochsetzschaltung umfasst mehrere Hochsetzzellen mit einem oder mehreren Hochsetzstufen pro Hochsetzzelle. Die Spannungshochsetzschaltung kann beispielsweise verwendet werden, um eine hochgesetzte Wortleitungsspannung für den Lesemodus von Speicherzellen zu erzeugen. Der detektierte V_CC-Wert wird dann in den eine Kompensation bereitstellende Hochsetzzellen verwendet, um die Art und Weise zu variieren, in der die Ausgangsspannung der Hochsetzschaltung erzeugt wird. Durch Kompensieren dieser Schwankungen der V_CC-Versorgungsspannung, die der Spannungshochsetzschaltung zugeführt wird, kann die hochgesetzte Spannung reguliert werden, wodurch eine stabilere Wortleitungslesespannung möglich ist. Dies ermöglicht geeignete Lesevorgänge im Hinblick auf die betrachtete Speicherzelle in dem Flash-Speicher, selbst wenn die Versorgungsspannung variiert.
Ein weiteres Merkmal der vorliegenden Erfindung betrifft die Reduzierung oder Eliminierung der langsamen Antwortzeit, die typischerweise Spannungsregulierungsschaltungen zu eigen ist. Rückkopplung oder andere Arten der Regelungsantwortverzögerung sind ein ernstes Problem in Speichereinrichtungen, in denen ein Anstieg der Wortleitungsspannung in Zeiten unter ungefähr 20 ns erwünscht ist. Die Erfinder der vorliegenden Erfindung haben ein Verfahren zum Kompensieren erdacht, das den Vorteil beim Eliminieren des folgenden Zyklus besitzt:
Warten, dass die Regelungsschaltungselemente auf ihre eigenen Ausgangssignale reagieren, Zuführen dieser Ausgangssignale zurück zu ihren Eingangsschaltungselementen, Warten auf ein weiteres Ausgangssignal, dann versuchen, nachfolgende Ausgangssignale und Eingangssignale in iterativer Weise zu korrigieren. Ferner ermöglicht es die vorliegende Erfindung durch die Verwendung einer mehrstufigen Spannungshochsetzung, dass geringe Versorgungsspannungen, beispielsweise für einen Speicherbetrieb bei einer Versorgungsspannung von ungefähr 1,6 Volt möglich ist.
Um Antwortverzögerungen in der beispielhaften Kompensationsschaltung und dem Verfahren der vorliegenden Erfindung zu minimieren, nimmt die Spannungshochsetzschaltung (Spannungshochsetzer) die geregelte Ausgangsspannung der Spannungshochsetzschaltung vorweg. Vorbestimmte Hochsetzzellen mit dem signifikantesten Bit (MSB) werden in einen „Ein-Zustand" gezwungen, um ein vorgeschaltetes Hochsetzen zu beginnen, bis das digitale Wort von dem A/D-Wandler während der eigentlichen Hochsetzzeit verfügbar ist. Somit wird in diesem Verfahren eine „Zwischenspannung", die grob zwischen (beispielsweise in der Mitte) dem höchsten und dem geringsten Hochsetzspannungswert liegt, der von dem digitalen Wort ersetzt werden könnte, an dem Hochsetzspannungsausgang ausgegeben, bis die endgültige Auswahl von dem A/D-Wandler durchgeführt werden kann. Danach oder gleichzeitig bestimmt der A/D-Wandler das digitale Wort, das die V_CC-Spannung repräsentiert, gibt das Wort an den A/D-Ausgang weiter, der mit dem Eingang der Hochsetzschaltung verbunden ist. Das Freigabesignal für das digitale Wort und die Zwischenspeicherung bzw. Das Einklinken. an dem Eingang der Hochsetzschaltung wählt die Hochsetzzellen aus und schaltet diese frei, um die Hochsetzspannung in effizienter Weise auf die endgültige Hochsetzspannung von oben nach unten zu setzen. Somit ist im Wesentlichen eine geringere oder nahe zu keine Rückkoppelungszeit in diesem Verfahren erforderlich.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung werden alle Hochsetzzellen zeitweilig in den Ein-Zustand während der Vorlaufzeit zum Hochsetzen gezwungen, wenn beispielsweise die Wortleitung eine große Lastkapazität aufweist oder wenn diese eine höhere Hochsetzspannung schneller erreichen muss. Da die Lastkapazität eine endliche Zeit zum Aufladen auf die erforderliche Spannung erfordert, verringert die Einprägespannung der Hochsetzzellen während einer kurzen Zeitdauer vor dem Hochsetzen eine weitere Ladungsverzögerung.
Im Gegensatz zu einer bekannten Spannungshochsetzschaltung minimiert die beispielhafte schnelle Kompensationstechnik Reaktionsverzögerungen und die Schaltungskomplexität, indem keine Notwendigkeit für etwaige Schalter der Hochspannungsausgangsstufe besteht, die verwendet werden könnten, um die Hochsetzzellen voneinander zu isolieren. Stattdessen sind die Ausgänge aller Hochsetzzellen direkt miteinander verbunden, somit wirken die Hochsetzzellen im „Auszustand" (der Auswahl des A/D) zusammen mit dem Wortleitungssignalweg als eine Last für die Hochsetzzellen im „Einzustand".
Wenn V_CC gemessen wird oder anderweitig bestimmt wird und eine gewisse Anzahl an A/D-Vergleichsausgängen eingeschaltet sind, werden eine entsprechende Anzahl an Hochsetzzellen zu der Hochsetzschaltung oder zu der Lastschaltung in Abhängigkeit des Wertes von V_CC hinzugefügt. Der Grad an Kompensation, der an dem Hochsetzschaltungsausgangssignal V_Boost ausgeübt wird, wird daher durch V_CC in einer iterativen Weise auf der Anzahl der gewünschten Spannungserfassungs- und Kompensationselemente gesteuert. Die Auflösung der gewünschten Kompensation kann so eingestellt werden, dass die speziellen Anforderungen für die Verwendung der hochgesetzten Spannung, beispielsweise durch Verbessern des A/D-Wandlers von einem 8-Bit zu einem 16-Bit A/D-Wandler angepasst werden.
In einem weiteren Aspekt der Erfindung können die Bits des digitalen Wortes auch gewichtet werden (beispielsweise gleichmäßig, binär, exponentiell), oder in einer anderen geeigneten Weise über den Bereich der Spannungserfassung gewichtet werden, und dies kann in Kombination mit einem Gewichten der entsprechenden Hochsetzzellenstufenkondensatoren erfolgen, die nach Bedarf für die Hochsetzkompensation verwendet werden.
Es sei zunächst auf die 1 und 2 gemäß dem Stand der Technik hingewiesen; Halbleiterspeichereinrichtungen weisen typischerweise mehrere einzelne Komponenten auf, die auf oder in einem Substrat ausgebildet sind. Derartige Bauelemente weisen häufig einen Abschnitt mit hoher Dichte und einen Abschnitt mit geringer Dichte auf. Wie beispielsweise in 1 gemäß dem Stand der Technik dargestellt ist, umfasst eine Speichereinrichtung, etwa ein Flash-Speicher 10 ein oder mehrere Kerngebiete 12 mit hoher Dichte und einem peripheren Bereich 14 mit geringer Dichte auf einem einzelnen Substrat 16 auf. Die Kerngebiete 12 mit hoher Dichte enthalten typischerweise mindestens ein M×N-Array einzeln adressierbarer, im Wesentlichen identischer Speicherzellen und der periphere Bereich 14 mit geringer Dichte umfasst typischerweise eine Eingabe/Ausgabe- (I/O) Schaltung und weitere Schaltungen zum selektiven Adressieren der einzelnen Zellen (etwa die Codierer zur Verbindung des Source, Gate und Drains ausgewählter Zellen mit vorbestimmten Spannungen oder Impedanzen, um die entsprechenden Operationen der Zellen, etwa das Programmieren, Lesen oder Löschen zu ermöglichen).
Die Speicherzellen innerhalb des Kernbereichs 12 sind miteinander in einer Schaltungskonfiguration, etwa einer NOR-Konfiguration verschaltet, wie dies in 2 gezeigt ist. Jede Speicherzelle 20 in einer derartigen beispielhaften Konfiguration besitzt ein Drain 22, wobei die Drainbereiche von mehr als einer Zelle mit einer gemeinsamen Bit-Leitung verbunden sind, ein Source 24 und ein Stapelgate 26. Jedes Stapelgate 26 ist mit einer Wortleitung (BL₀, BL₁, ..., BL_N) verbunden, während jedes Drain 22 mit einer Bitleitung (BL₀, BL₁, ..., BL_N) verbunden ist. Schließlich ist jedes Source 24 mit einer gemeinsamen Sourceleitung CS verbunden. Unter Verwendung peripherer Decodier- und Steuerschaltungen (nicht gezeigt) kann jede Speicherzelle 20 zum Programmieren oder zum Lesen in einer bekannten Weise adressiert werden.
3 zeigt eine Querschnittsdarstellung einer typischen Speicherzelle 20 in dem Kerngebiet 12 der 1 und 2. Eine derartige Speicherzelle 20 umfasst typischerweise das Source 24, das Drain 23 und einen Kanal 28 in einem Substrat 20; sowie die gestapelte Gatestruktur 26, die über dem Kanal 28 angeordnet ist. Das Stapelgate 26 umfasst eine dünne Gatedielektrikumsschicht 32 (die überlicherweise als das Tunneloxid bezeichnet wird), die auf der Oberfläche des Substrats 30 ausgebildet ist. Die Tunneloxidschicht 32 deckt einen Bereich der obersten Fläche des Siliziumsubstrats 30 ab und dient zur Aufnahme eines Arrays aus unterschiedlichen Schichten direkt über dem Kanal 28. Das Stapelgate 26 umfasst eine erste Filmschicht 38, etwa eine dotierte polykristalline Silizium- (Polysilizium oder Poly-I) Schicht, die als ein schwebendes Gate 38 dient, die über dem Tunneloxid 32 angeordnet ist. Zu beachten ist, dass die diversen Bereiche des Transistors 20, die vorher aufgeführt sind, in 3 nicht maßstabsgemäß dargestellt sind, sondern dass diese zum Zwecke einer einfachen Darstellung und zum Verständnis der Bauteilfunktion dargestellt sind.
Über der Poly-I-Schicht 38 ist eine dielektrische Zwischenpolyschicht 40 angeordnet. Die dielektrische Zwischenpolyschicht 40 ist häufig ein Mehrschichtisolator, etwa eine Oxid-Nitrid-Oxid (ONO) Schicht mit zwei Oxidschichten, die eine Nitridschicht einschließen, oder alternativ kann eine weitere dielektrische Schicht, etwa Tantalpentoxid vorgesehen sein. Ferner umfasst das Stapelgate 26 eine obere oder zweite Polysiliziumschicht (Poly II) 44, die als ein Polysiliziumsteuergate dient, das über der ONO-Schicht 40 liegt. Die Steuergates 44 der entsprechenden Zellen 20, die in einer vorgegebenen Zeile ausgebildet sind, teilen sich eine gemeinsame Wortleitung (WL), die zu der Zeile der Zellen gehört (siehe beispielsweise 2). Ferner sind, wie zuvor dargestellt ist, die Draingebiete 22 der entsprechenden Zellen in einer vertikalen Spalte miteinander durch eine Bitleitung (BL) verbunden. Der Kanal 28 der Zelle 20 leitet Strom zwischen dem Source 24 und dem Drain 22 entsprechend einem elektrischen Feld, das sich in dem Kanal 28 auf Grund der gestapelten Gatestruktur 26 ausbildet.
Die Speicherzelle 20 wird programmiert, indem eine relativ hohe Gatespannung V_G an das Steuergate 38 und eine moderat hohe Drainspannung V_D an das Drain 22 angelegt wird, um „heiße" bzw. energiereiche (hohe Energie) Elektronen in dem Kanal 28 in der Nähe des Drains 22 zu erzeugen. Die heißen Elektronen beschleunigen über das Tunneloxid 32 hinaus und gelangen zum schwebenden Gate 38, und werden in dem schwebenden Gate 38 eingefangen, da das schwebende Gate 38 von Isolatoren (die dielektrische Zwischenpolyschicht 40 und das Tunneloxid 32) umgeben ist. Als Folge der eingefangenen Elektronen steigt eine Schwellwert bzw. Einsetzspannung (V_T) der Speicherzelle 20 an. Diese Änderung der Schwellwertspannung (und damit die Kanalleitfähigkeit) der Speicherzelle 20, die von den eingefangenen Elektronen hervorgerufen wird, führt zur Programmierung der Speicherzelle 20.
Um die Speicherzelle 20 auszulesen, wird eine vorbestimmte Gatespannung, die größer als die Schwellwertspannung einer unprogrammierten Speicherzelle, aber kleiner als die Schwellwertspannung einer programmierten Speicherzelle ist, an das Steuergate 44 angelegt. Wenn die Speicherzelle 20 leitet (wenn beispielsweise ein in der Zelle erfasster Strom einen minimalen Wert überschreitet), dann ist die Speicherzelle 20 nicht programmiert (die Speicherzelle 20 befindet sich daher in einem ersten Logikzustand, beispielsweise eins „1"). Wenn andererseits die Speicherzelle 20 nicht leitet (beispielsweise der Strom durch die Zelle übersteigt den Schwellwert nicht), dann ist die Speicherzelle nicht programmiert (die Speicherzelle 20 befindet sich daher in einem zweiten Logikzustand, beispielsweise eine Null „0"). Auf diese Weise kann jede Speicherzelle 20 ausgelesen werden, um zu bestimmen, ob sie programmiert ist (um damit den Logikzustand der Daten in der Speicherzelle 20 zu erkennen).
Um die Speicherzelle 20 zu löschen, wird eine relativ hohe Sourcespannung V_S an das Source 24 angelegt, und das Steuergate 44 auf einem negativen Potential (V_G kleiner 0 Volt) gehalten, währen das Drain 22 schwebend bleiben kann. Unter diesen Voraussetzungen entwickelt sich ein starkes elektrisches Feld über dem Tunneloxid 32 zwischen dem schwebenden Gate 38 und dem Sourcegebiet 24. Die in dem schwebenden Gate 38 eingefangenen Elektronen fließen in Richtung des Bereichs des schwebenden Gates 38, der über dem Sourcegebiet 24 liegt, und sammeln sich dort an und werden von dem schwebenden Gate 38 in das Sourcegebiet 22 mittels Tunneln durch das Tunneloxid 32 geführt. Wenn daher die Elektronen von dem schwebenden Gate 38 entfernt sind, ist die Speicherzelle 20 gelöscht.
Man sieht, dass geeignete Spannungen an die diversen Anschlüsse (beispielsweise Source, Drain und Gate) der Zellen 20 in dem Speicherbauelement 10 angelegt werden müssen, um die diversen Funktionen (beispielsweise Programmieren, Löschen, Lesen), die mit dem Bauelement 10 verknüpft sind, auszuführen. Wie zuvor dargestellt ist, werden dazu die angelegten Spannungen aus der Versorgungsspannung abgeleitet, an die das Bauelement 10 angeschlossen ist. Wenn eine derartige Versorgungsspannung nicht ausreichend hoch ist, um die zum Ausführen derartiger Operationen erforderlichen Spannungen bereitzustellen, ist das Bauelement 10 nicht arbeitsfähig oder in gewissen Systemen nicht anwendbar. Dieser Zustand kann sich bei Anwendungen mit geringer Leistung für das Speicherbauelement 10 ergeben, beispielsweise in tragbaren Geräten, in denen die Versorgungsspannung gering ist. Ferner können die Speicherzellen in einer Speichereinrichtung eine Doppelbitarchitektur aufweisen, die höhere Bitleitungsspannungen an dem Drain der einzelnen Zellen erfordert, um in korrekter Weise die Lesevorgänge auszuführen. Somit wird eine Spannungshochsetzschaltung benötigt, um die Bitleitungsspannung in Situationen hochzusetzen, in denen die Versorgungsspannung nicht ausreichend ist, um korrekte Lesevorgänge durchzuführen. Des weiteren ändert sich die V_CC-Versorgungsspannung im Laufe der Zeit, in Abhängigkeit der Temperatur oder durch das Anlegen unterschiedlicher Lasten, wobei die hochgesetzte Spannung die V_CC-Änderungen beinhaltet. Die vorliegende Erfindung überwindet oder reduziert diese Probleme, indem eine Spannungshochsetzung und eine Kompensation der in der Spannungshochsetzschaltung auftretenden V_CC-Schwankungen, wodurch eine hochgesetzte Wortleitungsspannung ermöglicht wird, die im Wesentlichen von V_CC-Schwankungen unabhängig ist, um damit eine höhere Zuverlässigkeit bei Lesevorgängen ermöglicht.
4 zeigt die Forderung einer weit auseinander liegenden Verteilung 200 von Schwellwertspannungen für unprogrammierte 250 und programmierte 260-Speicherzellen. Beim Lesevorgang wird eine Lesemoduswortleitungsspannung 230 irgendwo in der Mitte innerhalb der Lesegrenzen 240 ausgewählt. Diese Wortleitungsspannung 230 wird dann an die spezifizierte Wortleitung angelegt, um zu erkennen, ob eine interessierende Flash-Zelle leitend ist oder nicht, wodurch es möglich ist, zu bestimmen, ob der Zellenschwellwert über der Wortleitungsspannung liegt, wodurch die Zelle programmiert ist, oder unter der Wortleitungsspannung liegt, wodurch die Zelle unprogrammiert ist.
Wenn die hochgesetzte Wortleitungsspannung, die an eine Zelle für die Analyse angelegt wird, Schwankungen entsprechend der V_CC-Versorgung unterliegt, dann unterliegt das Erfassen, ob die Zelle programmiert ist oder nicht, ebenso einer gewissen Unsicherheit, da die Wortleitungsspannung den Lesebereich 240 aus 4 verlassen kann. In einem Lesemodusvorgang, in welchem eine Referenzzelle verwendet wird, kann obwohl der Wert der hochgesetzten Spannung außerhalb des Lesefensterbereichs 240 liegt, die Schwankung der Wortleitungsspannung dennoch eine Verringerung der Lesegrenzen auf Grund der gm-Beeinträchtigung der Kernzellen nach dem Zyklusbetrieb hervorrufen. Das Hinzufügen einer weiteren Unsicherheit bei der Spannungserfassung im Zellenlesemodus führt auch dazu, dass die Referenzspannungen, die auf die hochgesetzte Spannung der Hochsetzspannungsschaltung angewendet wird, ebenso eine Funktion der V_CC-Versorgungsschwankungen ist, wie zuvor erläutert ist.
5 zeigt eine konventionelle Spannungshochsetzschaltung 300 zum Speisen der Wortleitung in einem Lesevorgang der Speicherzelle. Während einer Zeitdauer für einen Adressenübergangspuls (ATD) (nicht gezeigt), wird ein BOOST-Signal 312 tiefpegelig und ein BBOSTHV-Signal, das mit einem Hochspannungsinverter 327 erzeugt wird, wird hochpegelig. Ein V_BOOST-Potential 325 an dem Hochspannungsinverter 327 verursacht beispielsweise einen Sättigungszustand eines N-MOS-Transistors 330, wodurch V_CC im Wesentlichen durch den Transistor 330 und der Ladung des Hochsetzkondensators C_B bei 320 und des Lastkondensators C_L bei 335 auf V_CC geschaltet wird, während der BOOST-Anschluss 315 auf Masse gehalten wird. Am Ende der ATD-Zeitdauer zwingt das BOOST-Signal 312 den Transistor 330 durch Übergehen in einen hochpegeligen Zustand, auszuschalten, und der BOOST-Anschluss 315 wird von Masse auf V_CC geschaltet. Daher wird die Ladespannung an dem Hochsetzkondensator nun der V_CC-Spannung hinzuaddiert, um eine Ladungsaufteilung zwischen C_B und C_L zu erzwingen, so dass eine neue Spannung an dem V_BOOST-Anschluss 310 erzeugt wird, die größer als V_CC ist, aber weniger als zwei mal so groß ist wie V_CC. Die tatsächliche Spannung an dem V_BOOST-Anschluss 310 kann wie folgt berechnet werden:
von: Q = CVdaher: QB = CBVCC und QL = CL VCC nach dem V_BOOST eingeschwungen ist, ist die Gesamtladung: QTotal (Ende) = QTotal(Anfang) QTotal (Ende) = (VBOOST – VCC)CB + VBOOST CL daher: (VBOOST – VCC)CB + VBOOST CL = (CB + CL)VCC auflösen nach V_BOOST ergibt: VBOOST = (2CB + CL)/(CB + CL))VCC als einfaches Beispiel sei angenommen, dass C_B = C_L = C ist, so ergibt sich: VBOOST = (3C/2C)VCC VBOOST = (3/2)VCC
Intuitiv kann gezeigt werden, dass V_BOOST zu einer Spannung irgendwo in der Mitte zwischen V_CC und 2 V_CC für konventionelle Spannungshochsetzer führen würde. Zu beachten ist, dass V_BOOST eine Funktion von V_CC sowie den Werten von C_B und C_L ist. Wenn daher V_CC sich ändert, ändert sich auch die hochgesetzte Ausgangsspannung V_BOOST. Wie zuvor erläutert ist, sind derartige Schwankungen in V_BOOST unerwünscht, da diese zu Lesefehlern führen können.
Gemäß diversen Aspekten der Erfindung zeigt 6 ein Funktionsblockschaltbild auf Systemebene eines beispielhaften gesteuerten Spannungshochsetzsystem 340, das beispielsweise die Wortleitung in einem Lesevorgang einer Speicherzelle speist. Ein A/D-Wandler 342 misst die Versorgungsspannung V_DD 343, bestimmt eine digitale Codierung mit „n-Bits", das ein digitales Wort 345 entsprechend dem Pegel der Versorgungsspannung V_DD 343 entspricht, und gibt dieses aus. Das digitale Wort 345 wird an dem Ausgang des A/D-Wandlers 342 beim Eintreffen des A/D-Einklinksignals AD_LT 346 zugeführt, der ferner das digitale Wort 345 zu den Ausgängen einer Spannungshochsetzschaltung 347 speist, wodurch angezeigt wird, dass das digitale Wort 345 vom A/D verfügbar ist.
Die Spannungshochsetzschaltung 347 liefert dann eine hochgesetzte Spannung an dem V_BOOST-Ausgangsanschluss 348, die gemäß der erfassten V_DD 343 und den Bits des digitalen Worts 345 kompensiert ist. Jedes Bit des digitalen Worts 345 kann verwendet werden, um eine separate Hochsetzzelle innerhalb der Hochsetzschaltung 347 zu steuern, um damit eine Kompensation für die Ausgangsspannung V_BOOST 348 der Hochsetzschaltung bereitzustellen. Daher wird die Ausgangsspannung V_BOOST 348 auf V_DD 343 in einer iterativen Weise auf der Grundlage der gewünschten Spannungserfassungs- und Kompensationselemente (beispielsweise Hochsetzkondensatoren, Hochsetzzellen, Hochsetzzellenstufen) geregelt. Die Auflösung der gewünschten Kompensation kann so eingestellt werden, dass den speziellen Erfordernissen der Anwendung der hochgesetzten Spannung genüge getan wird, beispielsweise indem von einem 4 Bit- zu einem 8-Bit-A/D-Wandler übergegangen wird.
7a zeigt ein vereinfachtes schematisches Diagramm einer beispielhaften äquivalenten Schaltung für eine einstufige Spannungshochsetzschaltung 400 ähnlich zu jener der geregelten Spannungshochsetzschaltung 340 aus 6, die in ähnlicher Weise funktioniert, wie dies zuvor allgemein im Zusammenhang mit 6 beschrieben ist. Die Hochsetzspannung 400 umfasst eine Vorladeschaltung, mehrere Hochsetzzellen und eine Zeitsteuerschaltung (nicht gezeigt). Die kompensierte V_BOOST-Ausgangsspannung 402 ist eine Funktion einer festgelegten Anzahl von Hochsetzkomponenten, mit einer festgelegten Hochsetzzelle 405 mit einem festgelegten Hochsetzkondensator C_B 406 und einem Lastkondensator C₀ 407 (beispielsweise zur Repräsentation der Wortleitungslastkapazität), und wird von einer Reihe von Hochsetzzellen 409 mit Hochsetzkondensatoren C_0...n-1, 410 ergänzt, die eine Spannungshochsetzkompensation liefern. Die mehreren Hochsetzzellen 409 erhalten ihre Eingangssignale AD0 bis ADn-1 für Digitalwörter 411 von beispielsweise dem A/D-Wandler 342 aus 6. Gemeinsam können die mehreren Hochsetzzellen 409, die die A/D-Bitlänge von dem digitalen Wort 411 aufweisen, auch als eine Kompensationsschaltung 412 bezeichnet werden, da die Hochsetzzellen 409 anders als die festgelegte Hochsetzzelle 405, so betrieben werden können, um die Kompensation mit dem digitalen Wort (beispielsweise 345 aus 6) die Kompensation der hochgesetzten Ausgangsspannung 402 zu ermöglichen.
Die mehreren Hochsetzzellen 409 sind einzeln für die Hochsetzkompensation mittels eines entsprechenden Eingangssignals aus dem digitalen Wort 411 mit AD0 bis ADn-1 von dem stabilen gehaltenen A/D-Ausgang ausgewählt. Die Kompensationsschaltung 412 ist ausgebildet, die Hochsetzkondensatoren C_0...n-1 410 zwischen V_DD und Masse in Abhängigkeit des erfassten Versorgungsspannungspegels zu schalten. Während der ATD-Zeitdauer schließen sich B/P_G-Schalter 515 und 416 an der Vorlade- (P_G) Seite und öffnen auf der Hochsetz-(B) Seite. Die Spannung V_DD lädt den Kondensator C_L 407 und den festgelegten Hochsetzkondensator C_B 406 zusammen mit den Hochsetzkondensatoren C_L...n-1 410 auf, die ebenso durch die B/P-Schaltung 415 und 416 bei Auswahl von P_G an Masse gelegt sind. Ferner besitzt jeder festgelegte Hochsetzkondensator C_B 406 oder Hochsetzkondensator C_0...n-1 410 einen Klemmvorladeschalter P_V (beispielsweise einen Transistor), der mit V_DD verbunden werden kann, einen auf Masse liegenden Vorladeschalter P_G (beispielsweise einen Transistor), der mit einem Massepotential verbindbar ist, und einen Hochsetzschalter B, der mit einem Hochsetzpotential (beispielsweise V_DD) verbindbar ist.
Am Ende der ATD-Zeitdauer beginnt eine Vor-Hochsetzzeitdauer, wobei der B/P_G-Schalter 415 und eine vorbestimmte Menge der B/P_G-Schalter 416 auf der Vorlade-PG-Seite öffnen und auf der Hochsetz-B-Seite schließen. Während dieser Vor-Hochsetz-Zeitperiode wird der festgelegte Hochsetzkondensator C_B 406 zusammen mit der vorbestimmten Menge der Hochsetzzellen 410 an V_DD geschaltet. Während dieser Zeit sind die Digitalwortdaten des A/D noch nicht verfügbar, jedoch beginnen der festgelegte Hochsetzkondensator C_B 406 zusammen mit der vorgestimmten Menge an Hochsetzkondensatoren C_0...n-1 410, die nun auch auf V_CC geschaltet sind, die Spannung auf die kompensierte Ausgangsspannung V_BOOST 402 hochzusetzen. Wenn hierbei diese vorgeladenen Kondensatoren nicht mit den Lastkondensatoren verbunden werden, würde V_BOOST auf 2 V_DD angehoben, jedoch wird der Lastkondensator C_L 407 noch auf Masse gehalten, und die nicht ausgewählten (nicht vorbestimmten) Hochsetzkondensatoren aus 410 sind nun auf Masse geschaltet. Dies zwingt die gesamte Ladung in C_B, C₀ und in den ausgewählten Kondensatoren C_0...n-1, ihre Ladung unter allen Kondensatoren auf der Ausgangsseite V_BOOST 402 zu verteilen, wodurch die hochgesetzte Spannung auf einen Zwischenpegel zwischen V_DD und 2 V_DD gelegt wird.
Wenn die Wortdaten vom A/D nachfolgend verfügbar sind, ermöglichen es die ausgewählten Bits aus AD0 bis ADn-1 411, dass die ausgewählten Hochsetzzellen 409 mit den Hochsetzkondensatoren C_0...n-1 410 während der Hochsetz-Zeitdauer den V_BOOST-Ausgang 402 heraufsetzen oder herabsetzen, wodurch die hochgesetzte Spannung auf einen endgültigen Pegel zwischen V_DD und 2 V_DD entsprechend der durch den A/D gemessenen V_DD gesetzt wird, woraus eine hochgesetzte Wortleitungsspannung resultiert, die im Wesentlichen unabhängig von Schwankungen in der Versorgungsspannung ist.
7b ist eine schematische Darstellung einer äquivalenten Schaltung eines beispielhaften Spannungshochsetzers 430 gemäß einem Aspekt der Erfindung, und entspricht einer Darstellung aus 7 für die einstufige Spannungshochsetzschaltung 400. Die äquivalente Schaltung 430 zeigt das Ergebnis der endgültigen Auswahl, die durch den A/D-Wandler in der Spannungshochsetzschaltung 400 getroffen ist, gemäß einem Aspekt der vorliegenden Erfindung. Die Spannungshochsetzschaltung 400 aus 7a justiert oder ändert eine effektive Hochsetzkapazität C_BFF und effektive Lastkapazität C_LEFF, woraus sich eine hochgesetzte Wortleitungsspannung V_BOOST ergibt, die im Wesentlichen unabhängig von Schwankungen in der Versorgungsspannung V_DD ist. Da diese Änderung eine Einstellung der Ausgangsspannung auf der Grundlage des Verhältnisses ergibt, das durch die Auswahl zwischen der effektiven Hochsetzkapazität und der effektiven Lastkapazität erreicht wird, wird auch eine wirksame Änderung eines Spannungs-„Hochsetzfaktors" für die Spannungshochsetzschaltung erreicht. C_BFF ist die effektive Gesamthochsetzkapazität 435, wie sie von der Hochsetzschaltung 430 gesehen wird, und enthält C_B plus die gesamten vom A/D ausgewählten Kondenstoren C_0+... C_n-2. C_LEFF ist die effektive Gesamtlastkapazität 440 mit C_L plus den gesamten nicht ausgewählten Spannungsdetektorkondensaton C₁ + ... C_n-1, wie sie von der Hochsetzschaltung 430 gesehen wird und der Ausgangsleitung für die hochgesetzte Spannung V_BOOST 442 aufgeprägt wird. Daher ist die wirksame Hochsetzkapazität C_DIFF und die effektive Lastkapazität C_LEFF eine Funktion von V_DD. Zu beachten ist, dass 7b einen Satz willkürlicher Beispiele für C_BEFF und C_LEFF zeigt.
Daher wird die effektive Anschlussspannung V_BOOST aus 7b für ein beliebiges Beispiel der vorliegenden Erfindung:
von: Vboost = ((2CB + CL)/(CB + CL))VDD ergibt: Vboost =((2CBeff + CLeff)/(CBeff + CLeff))VDD wobei: CBeff = CB + C0 + ... + Cn-2 (der ausgewählten Hochsetzkondensatoren)und wobei: CLeff = CL + C1 + ... + Cn-2 (der nicht ausgewählten Hochsetzkondensatoren)
Es sollte beachtet werden, dass die Gesamtzahl der Kondensatoren, die in diesem beispielhaften Verfahren verwendet werden, konstant bleibt.
8 zeigt eine vereinfachte schematische Darstellung einer beispielhaften äquivalenten Schaltung für eine zweistufige Hochsetzspannungsschaltung 450 ähnlich zu dem gesteuerten Spannungshochsetzer 340 aus 6, wobei diverse Aspekte der Erfindung ausgeführt sind. Die Hochsetzschaltung 450 funktioniert ähnlich, wie dies im Allgemeinen zuvor in Verbindung mit 7a beschrieben ist, mit der Ausnahme, dass der zweistufige Hochsetzer ein Hochsetzers auf eine maximale endgültige Spannung von drei V_DD anstelle einer endgültigen Spannung zwischen V_DD und 2 V_DD ermöglicht, wie dies in 7a beschrieben ist. Die Spannungshochsetzschaltung 450 umfasst eine Vorladeschaltung, mehrere, beispielsweise zweistufige Hochsetzzellen und eine Zeitgebersteuerschaltung (nicht gezeigt). Die kompensierte Ausgangsspannung V_BOOST 452 ist wiederum eine Funktion von festgelegten Hochsetzschaltungskomponenten mit einer festgelegten zweistufigen Hochsetzzelle 455 und dem Lastkondensator C_L 407, und wird durch mehrere Hochsetzzellen 459 ergänzt, die eine zweistufige Spannungshochsetzkompensation bieten. Die festgelegte zweistufige Hochsetzzelle 455 umfasst zwei Hochsetzkondensatoren C_BA 456a und C_BB 456b, während die mehreren Hochsetzzellen 459 Hochsetzkondensatoren C_0A...(n-1)a 460a und C_0B...(n-1)b 460b aufweisen, die in Reihe geschaltet sind mittels Schalter und Transistoren (DB) 468, um eine zweistufige Spannungshochsetzkompensation bereitzustellen. Die mehreren Hochsetzzellen 459 erhalten ihre Eingangssignale von den digitalen Worteingangssignalen 411 AD0 bis ADn-1 von beispielsweise dem A/D-Wandler 342 aus 6. Gemeinsam können die mehreren Hochsetzzellen 459, die A/D-Bit-Eingänge von dem digitalen Wort 411 empfangen, auch als eine Hochsetzkompensationsschaltung 462 bezeichnet werden, da die Hochsetzzellen 459 anders als die festgelegte Hochsetzzelle 455, so betrieben werden können, um eine Kompensation der hochgesetzten Ausgangsspannung 452 mittels des digitalen Worts (beispielsweise 345 aus 6) zu ermöglichen. Wiederum werden die mehreren Hochsetzzellen 459 einzeln für die Hochsetzkompensation durch einen entsprechenden Eingang des digitalen Worts AD0 bis ADn-1 aus dem stabil anliegenden A/D-Ausgang ausgewählt. Die Hochsetzkompensationsschaltung 462 ist ausgebildet, die Hochsetzkondensatoren C_0A...(n-1)a 460a zwischen V_DD und Masse in Abhängigkeit von dem erfassten Versorgungsspannungspegel zu schalten, während C_0B...(n-1)b 460b zwischen Masse und der Ausgangsspannung geschaltet werden, die von C_0A...(n-1)a 460a erzeugt wird. Während der ATD-Zeitdauer schließen die B-PG-Schalter 465 und 466 auf der Vorladeseite P_G und Öffnen auf der Hochsetzseite B. Die Spannung V_DD lädt den Lastkondensator C_L 407 und die festgelegte Hochsetzzelle 455 zusammen mit den Hochsetzkondensatoren C_0A...(n-1)a 460a und C_0B...(n-1)b 460b, die durch die B/PG-Schalter 465 und 466 in der P_G-Auswahl nach Masse verbunden sind. Ferner besitzt jede festgelegte Hochsetzzelle 455 oder Hochsetzzelle 459 einen Hochzieh- bzw. Klemmvorladeschalter P_V (beispielsweise einen Transistor), der mit V_DD verbindbar ist, einen Massevorladeschalter P_G (beispielsweise einen Transistor), der mit einem Massepotential verbunden werden kann und einen Hochsetzschalter B, der mit einem Hochsetzpotential (beispielsweise V_DD) verbindbar ist.
Am Ende der ATD-Zeitdauer beginnt eine Vor-Hochsetzzeitphase, in der der B/PG-Schalter 465 und ein vorbestimmter Satz aus B/PG-Schalter 466 auf der Vorladungsseite P_G öffnen und auf der Hochsetzseite B schließen. Während dieser Vorhochsetzzeitphase wird die festgelegte Hochsetzkapazität C_B 406 zurück an V_DD zusammen mit dem vorbestimmten Satz an Hochsetzzellen 410 geschaltet. Die A/D-Digitalwortdaten sind während dieser Zeitdauer noch nicht verfügbar, aber die festgelegten Hochsetzkondensatoren C_BA 456a und C_BB 456b sind zusammen mit dem vorbestimmten Satz an Hochsetzkondensatoren C_0A...(n-1)a 460a und C_0B...(n-1)b 460b sind durch die Kopplungstransistoren DB 468 in Reihe geschaltet, während die C_0A...(n-1)a 460a Hochsetzkondensatoren des Satzes an V_CC gelegt sind, um die zweistufige Spannungshochsetzkompensation für die Ausgangsspannung V_BOOST 452 zu beginnen. Wenn zu diesem Zeitpunkt die vorgeladenen Kondensatoren nicht mit den Lastkondensatoren verbunden sind, würde V_BOOST auf ein Maximalwert von 3 V_DD (beispielsweise V_DD + V_{10 0A...(n-1)a} + V_{10
0B...(n-1)b}) erhöht, jedoch ist der Lastkondensator C_L 407 noch auf Masse und die nicht ausgewählten (nicht vorbestimmten) Hochsetzkondensatoren aus C_0A...(n-1)a 460a und C_0B...(n-1)b 460b sind nunmehr auf Masse geschaltet. Dies führt zu einer gemeinsam in C_BA und C_BB, C₀ und den ausgewählten C_0A...(n-1)a und C_0B...(n-1)b-Kondensatoren gespeicherten Ladung unter allen Kondensatoren am Ausgang 452 V_BOOST, so dass die hochgesetzte Spannung auf einen Zwischenwert zwischen V_DD und 3 V_DD gebracht wird.
Wenn die A/D-Wortdaten danach verfügbar sind, wird ermöglicht, dass während der Hochsetz-Zeitdauer die ausgewählten Bits aus AD0 bis ADn-1 411 die Hochsetzzellen 459 zu einem Anheben oder Absenken der Ausgangsspannung V_BOOST 452 führen, wodurch die hochgesetzte Spannung auf den endgültigen Pegel entsprechend dem V_DD gebracht wird, das von dem A/D gemessen wird, woraus eine zweistufig hochgesetzte Wortleitungsspannung resultiert, die im Wesentlichen unabhängig von Schwankungen der Versorgungsspannung ist. Somit entspricht aus dem gleichen Grunde, wie die einstufige Hochsetzschaltung 400 aus 7a die äquivalente Schaltung 430 aus 7b aufweist, die zweistufige Hochsetzschaltung 450 aus 8 der äquivalenten Schaltung 430 aus 7b, wobei eine Justieren oder Ändern einer effektiven Hochsetzkapazität C_BEFF und einer effektiven Lastkapazität C_LEFF zu einer hochgesetzten Wortleitungsspannung V_BOOST führt, die im Wesentlichen unabhängig von Schwankungen in der Versorgungsspannung V_DD ist. Somit kann das Verhältnis zwischen der effektiven Hochsetzkapazität und der effektiven Lastkapazität entsprechend V_DD geändert werden, um damit ferner einen Spannungs-„Hochsetzfaktor" der Spannungshochsetzschaltung 450 zu ändern.
9 und 10 zeigen eine funktionale Blockansicht auf Systemebene eines geregelten zweistufigen Mehrbitspannungshochsetzers 500 bzw. eines geregelten beispielhaften zweistufigen 4 Bitspannungshochsetzers 600, in welchem diverse Aspekte der Erfindung ausgeführt sind. Beide Spannungshochsetzschaltungen 500 und 600 funktionieren in ähnlicher Weise, wie dies zuvor mit Bezug zu 8 beschrieben ist, wobei beispielsweise ein zweistufiger Hochsetzer verwendet ist, der ein Hochsetzen auf einen maximalen endgültigen Pegel von 3 V_DD ermöglicht, wobei das Verhältnis der effektiven Hochsetzkapazität zu der effektiven Lastkapazität entsprechend dem gemessen V_DD-Wert geändert werden kann. Obwohl eine zweistufige Hochsetzspannungsschaltung gezeigt ist, ist klar, dass eine mehrstufige und eine geregelte mehrstufige Hochsetzschaltung im Bereich der vorliegenden Erfindung liegt.
In 9 umfasst die Hochsetzspannungsschaltung 500 eine Zeitsteuerschaltung 510, die mehrere, beispielsweise, zweistufige Hochsetzzellen (beispielsweise Zelle(0) – Zelle(n-1) 514 und eine fixierte zweitstufige Hochsetzzelle 515), eine Vorladeschaltungsschaltung 522 und Eingänge AD0 bis ADn-1 525 von beispielsweise einem digitalen Wort 345. Die Schaltung 550 ist ausgebildet, eine kompensierte Ausgangsspannung V_BOOST 532 entsprechend einem Messwert des V_DD Wertes zu erzeugen. Die kompensierte Ausgangsspannung V_BOOST 532 ist wiederum eine Funktion fester Hochsetzschaltungskomponenten mit der fixierten bzw. festgelegten zweistufigen Hochsetzzelle 515, dem Lastkondensator C_L (nicht gezeigt), die durch die Wortleitungskapazität bei A_BOOST dargestellt ist. Der kompensierte Ausgang V_BOOST 532 wird mit einer Reihe zweistufiger Hochsetzzellen 514 ergänzt, um eine zweistufige Hochsetzkompensation bereitzustellen. Jede der zweistufigen Hochsetzzellen 514 und 515 umfasst zwei Hochsetzkondensatoren, die mittels eines Kopplungstransistors in Reihe geschaltet sind, um eine zweistufige Spannungshochsetzkompensation an einem gemeinsamen Knotenpunkt an dem kompensierten Ausgang V_BOOST 532 zu gewährleisten. Die mehreren Hochsetzzellen 514 erhalten ihre Eingangssignale von den Digitalworteingängen AD0 bis ADn-1 525 von beispielsweise dem A/D-Wandler 342 aus 6. Die Eingangssignale 525 des digitalen Worts werden als momentan verfügbar zur Verwendung durch die Spannungshochsetzschaltung 500 durch das Vorhandensein eines A/D-Einklinksignals AD_LT-Eingangssignals 526 erkannt. Zusammen können die mehreren Hochsetzzellen 514, die A/D-Biteingänge 525 von beispielsweise dem digitalen Wort 345 besitzen, auch als eine Hochsetzkompensationsschaltung 540 (oder beispielsweise die auswählbaren Hochsetzzellen) bezeichnet werden, da die Hochsetzzellen 514 anders als die fixierte Hochsetzzelle 515, ausgebildet sind, eine Kompensation an dem Ausgang für die hochgesetzte Spannung 532 aus dem digitalen Wort bereitzustellen (beispielsweise 345 aus 6).
Die Zeitsteuerschaltung 510 der Spannungshochsetzschaltung 500 aus 9 steuert die Ladezeiten und die Hochsetzzeiten, wie dies zuvor im Allgemeinen Zusammenhang beschrieben ist. Die Zeitsteuerung 510 umfasst einen Vorladegatehochsetzer 550 zum Bereitstellen eines hochgesetzten Gatesignals Boost_H1 550 für einen Vorladungsschalter in den Hochsetzzellen 514 der Kompensationsschaltung 540 und in der festgelegten Hochsetzzelle 515, und umfasst ein hochgesetztes Gatesignal Boost_H2 556 aus der Vorladungsschaltung 522. Durch Initialisierung eines Boost-Signals 560 umfasst die Zeitsteuerung 510 ferner einen Boost-Zeitgeber 562 zum Freigeben dreier Boost (B/G/DB) Zeitsignale 565, um einen Vorhochsetzzeitablauf und einen Boost-Zeitablauf in den Hochsetzzellen 514 und 515 zu steuern, und zum Freigeben zweier Boost (P1/D) Zeitsteuersignale 567, die zur Synchronisierung des Vorladungsgatehochsetzers 550 verwendet werden. Der Vorhochsetz-Zeitablauf der Zeitsteuerschaltung 510 liefert die Steuerung zum Initialisieren des vorbestimmten Satzes an Hochsetzzellen, um das Hochsetzen zu beginnen, bevor die digitalen Eingangssignale 525 von dem AD_LT-Eingangssignal 526 als verfügbar erkannt sind, wodurch ein Vorhalten der endgültigen kompensierten Ausgangsspannung V_BOOST 532 erreicht wird.
Beispielsweise können eine oder mehrere der Zellen (n-1:0) durch eine interne Logik oder durch eine andere externe Logikschaltung vorbestimmt werden, um die erforderliche vorgeschaltete Hochsetzung bereitzustellen, bevor das AD_LT-Eingangssignal 526 eintrifft, das den Beginn der Hochsetz-Zeitdauer kennzeichnet.
Wie erläutert, zeigt 10 einen beispielhaften geregelten 4-Bit-Zweistufenspannungshochsetzer 600 unter Anwendung eines entsprechenden 4-Bit-Digitaleingangs gemäß einem Aspekt der vorliegenden Erfindung. Da der Spannungshochsetzer 600 nur eine beispielhafte Implementierung des Spannungshochsetzers 500 aus 9 ist, wird der Hochsetzer 600 der Kürze halber nicht erneut vollständig beschrieben. Die Spannungshochsetzschaltung 600 aus 10 umfasst ebenso eine Zeitsteuerschaltung 610, mehrere, beispielsweise, zweistufige Hochsetzzellen (z. B. (Zelle (0) bis Zelle (3) 614 und Zelle (4) 615), eine Vorladeschaltung 622 (beispielsweise einen Schalttransistor) und Eingänge AD0 bis ADn-1 625 von beispielsweise einem digitalen Wort 345, und diese sind so konfiguriert, um einen kompensierten Ausgang V_BOOST 632 entsprechend einer Messung des V_DD-Werts zu steuern. Der kompensierte Ausgang V_BOOST 632 ist wiederum eine Funktion von festgelegten Hochsetzschaltungskomponenten mit einer festgelegten zweistufigen Hochsetzzelle 615 und dem Lastkondensator C_L (nicht gezeigt), der die Wortleitungskapazität bei V_BOOST repräsentiert. Der kompensierte Ausgang V_BOOST 632 wird durch eine Reihe zweistufiger Hochsetzzellen 614 ergänzt, um eine zweistufige Spannungshochsetzkompensation bereitzustellen.
Die Eingänge 625 des digitalen Worts werden zur Verwendung durch die Spannungshochsetzschaltung 600 mit Vorhandensein eines A/D-Einklinkeingangssignals AD_LT 626 verfügbar. Gemeinsam können die mehreren Hochsetzzellen 614 mit den A/D-Biteingängen 625 eine Hochsetzkompensationsschaltung 640 bereitstellen und liefern eine Kompensation des Spannungshochsetzausgangs 632.
Die Spannngssteuerschaltung 610 aus 10 steuert die Lade- und Hochsetzzeiten und umfasst einen Vorladegate-Hochsetzer 560 zum Bereitstellen eines hochgesetzten Gatesignals Boost_H1 für einen Vorladetransistor in den Hochsetzzellen 614 der Kompensationsschaltung 640 und in der fixierten Hochsetzzelle 615, und ein hochgesetztes Gatesignal Boost_H2 für den Vorladungsschaltungsstransistor 622. Durch Initialisierung eines Boost-Signals 660 weist die Zeitsteuerung 610 ferner einen Zeitgeber 662 zum Freigeben eines Boost B, eines Boost D und eines Boost DB Zeitsteuersignals auf, um eine Vorhochsetzzeit und eine Hochsetzzeit in den Hochsetzzellen 614 und 615 zu steuern, und zum Freigeben eines Boost B1 und eines Boost TD Zeitsteuersignals 667, die zum Synchronisieren des Vorladungsgatehochsetzers 650 verwendet werden. Die Vorhochsetzzeit und die Zeitsteuerschaltung 610 liefern gemäß einem Aspekt der vorliegenden Erfindung eine Steuerung zum Initialisieren eines vorbestimmten Satzes an Hochsetzzellen, um eine Hochsetzphase zu beginnen, bevor die digitalen Eingänge 625 durch das AD_LT-Eingangssignal 626 als verfügbar erkannt werden, wodurch eine Vorhaltung des endgültigen kompensierten Ausgangs V_BOOST 632 bereitgestellt wird. Beispielsweise können die Hochsetzzelle und Zelle 2 (beispielsweise Zellen (3:2)) durch innere Logikschaltungen in der Hochsetzzelle vorbestimmt werden, um die Vorhaltehochsetzung nach Bedarf bereitzustellen, bevor das AD_LT-Eingangssignal 626 eintrifft, das den Beginn der Hochsetzzeitdauer kennzeichnet, wie dies in Verbindung mit 11 detaillierter gezeigt ist.
11 zeigt ein beispielhaftes Zeitauflaufdiagramm 700 für die Lesemoduszeitgebung aus Ausgangssignalen der beispielhaften zweistufigen Spannungshochsetzschaltungen aus 9 und 10. Teile des Zeitablaufdiagramms aus 11 werden verwendet, um den Betrieb gemäß den 8 und 9 zu beschreiben, und andere Teile des Zeitablaufdiagramms aus 11 werden als Referenz benutzt, um die Funktionsweise eines beispielhaften Systems der 10 und folgender Implementierungen gemäß der vorliegenden Erfindung zu erläutern.
Der Zeitablauf der Spannungshochsetzer aus den 9 und 10 bezieht sich auf den Lesezugriffszeitablauf 705, der ungefähr 50 ns beträgt, wie dies in dem Zeitablaufdiagramm 700 aus 11 gezeigt ist. Für einen neuen Zugriff wird ein Adressenübergangspuls (ATD) 710 erzeugt, wenn eine neue Adresse 715 z. Z. t_P (720) aus 11 verwendet wird. Der Adressenübergangspuls ATD 710 wird für ungefähr 10 ns hochpegelig, und in dieser Zeit werden alle Hochsetzkondensatoren (beispielsweise C₀ bis (n-1)a, und C₀ bis (n-1)b aus 8)) der Hochsetzzellen (beispielsweise 455 und 459 aus 8 oder Zelle 0 bis Zelle 3 (614) und Zelle 4 (Zelle 615) aus 10 vorgeladen. Das ATD-Zeitintervall 710 wird ferner verwendet, um die neue Adresse 715 z. Z. t_P (720) für einen neuen gemeinsamen Knoten der Wortleitung (beispielsweise 632 aus 10) zu decodieren, der ebenso die Wortleitungslastkapazität C₀ (beispielsweise 407 aus 8) auf V_DD auflädt, wodurch die endgültige Ausgangsspannung V_BOOST 632 von ungefähr 0 Volt auf ungefähr V_DD gebracht wird, wie dies entsprechend dem Ladekurvenabschnitt 730 aus 11 für V_BOOST gezeigt ist. Ferner wird auch während des ATD-Intervalls 710 der A/D-Wandlerblock (beispielsweise 342 aus 6) und die schnelle Referenzschaltung (nicht gezeigt) von der ansteigenden Flanke des ATD-Pulse initialisiert, um V_DD zu messen. Das A/D-Einklinksignal AD_LT (735) ist ebenso während der gesamten A/D-Wandlermessung hochpegelig.
Zur Zeit t₀ (740) wird ATD tiefpegelig, um das Aufladen des Hochsetzkondensators zu beenden, während das Boost-Signal (560) aus 10 hochpegelig wird, wodurch eine Vorhochsetzzeitdauer während der Anfangsphase des Hochsetzintervalls 745 in Gang gesetzt wird. Während der Hochsetzphase z. Z. t₀ (740) beginnen einige vorbestimmte Hochsetzzellen (beispielsweise Hochsetzzellen (3:2) aus 10, die eine verdrahtete Logikschaltung zur Durchführung dieser Vorbestimmung aufweisen, die Wortleitung mit hochgesetzter Spannung zu beaufschlagen. Im Falle von zweistufigen Hochsetzzellen bedeutet dies, dass sowohl die Hochsetzkondensatoren (beispielsweise C_(n-1)a 460a und C_(n-1)b 460b aus 8 in Reihe geschaltet sind, während der andere Anschluss von C_(n-1)a 460a an V_DD geschaltet ist, wodurch der Hochsetzkondensator C_(n-1)b 460b die Ladung und die V_DD-Versorgungsspannung mit dem Lastkondensator C_L 407 teilen, so dass C_(n-1)a, C_(n-1)b, und C_L gemeinsam auf einen Wert zwischen V_DD und 3 V_DD sich aufladen, wie dies entsprechend dem Ladungskurvenabschnitt 747 für V_BOOST zwischen t₀ 740 und t₂ (750) gezeigt ist. Somit beginnt ein vorbestimmter Satz aus Hochsetzzellen mit dem Hochsetzen, bevor die digitalen Eingänge 625 mit dem AD_LT-Eingangssignal 735 verfügbar sind, um damit die endgültige kompensierte Ausgangsspannung V_BOOST (beispielsweise 632 aus 10) vorzuhalten.
Da Geschwindigkeit eine hohe Priorität während des Lesevorgangs besitzt, nutzen die Erfinder vorteilhafterweise den Vorhochsetzungsanteil des Hochsetzsignalzeitintervalls 745 der vorliegenden Erfindung, um V_DD unter Anwendung des AD-Wandlers zu erfassen, so dass keine Zeit für das separate Messen von V_DD und das Laden der Kompensationskondensatoren der Hochsetzzellen verschwendet wird. Es wird daher die anfängliche Vorhochsetz-Zeit genutzt, um die Hochsetzkondensatoren und Lastkondensatoren im Voraus hochzusetzen, um damit die endgültige kompensierte Ausgangsspannung V_BOOST vorwegzunehmen, und dieser Zeitbereich wird ferner verwendet, um den Wert von V_DD zu erfassen.
Wenn der A/D-Wandler einen V_DD-Wert gemessen hat, werden die A/D-Komparatorausgangswerte bei t₂ (750) zwischengespeichert, um eine stabile Ausgangsspannung sicherzustellen, wenn die Ausgangswerte des Komparators (beispielsweise das digitale Wort 625 aus 10) dann mit einem Komparatorfreigabesignal In_COMP 760 für ungefähr beispielsweise 6 ns zwischen den Zeiten t₁ (755) und t₂ (750) freigegeben werden.
Zum Zeitpunkt t₂ (750) wird AD_LT (735) (beispielsweise 626 aus 10) tiefpegelig, wenn das A/D-Konversionsmessergebnis der V_DD Daten an dem A/D-Wander vorliegt und wird auf den Ausgang des A/D-Wandlers gelegt und an die Eingänge (beispielsweise die Eingänge AD0 bis ADn-1 des digitalen Worts 625 aus 10) und anschließend durch AD_LT (735) freigegeben. Somit kann zum Zeitpunkt t₂ (750) die endgültige Auswahl der Hochsetzzellen (beispielsweise Zelle (3:0)) getroffen werden, und diese Hochsetzzellen können weiter für die endgültige kompensierte Ausgangsspannung V_BOOST 632 geändert werden, wie dies durch die Kurvenabschnitte 770, 770a und 770b für V_BOOST gezeigt ist. Beispielsweise zeigt das Kurvensegment 770 für V_BOOST, dass keine endgültige Änderung einer Kompensation erforderlich war an dem digitalen Wort 625 im Hinblick auf den vorbestimmten Satz an ausgewählten Hochsetzzellen. Der Kurvenabschnitt 770a von V_BOOST zeigt, dass ein weiteres Hochsetzen erforderlich war, während der Kurvenabschnitt 770b für V_BOOST zeigt, dass eine weitere Belastung erforderlich war, um V_BOOST mit einem entsprechenden größeren oder kleineren digitalen Wortwert 625 zu reduzieren. Wie zuvor erläutert ist, liegt der Bereich des Ausgangsspannungswertes für V_BOOST für einen typischen zweistufigen Spannungshochsetzer im Bereich zwischen V_DD und 3 V_DD.
Zum Zeitpunkt t₃ (780) d. h. ungefähr 3 bis 4 ns nach dem Zeitpunkt t₂ (750), ist der endgültige Wert für V_BOOST durch die Kompensationsschaltung 640 entsprechend dem digitalen Wort 625 erreicht. Der digitale Wortwert gibt vor, welche Zellen 514, 614 schließlich verwendet werden, um das Hochsetzen auf den endgültigen Wert erreichen. Z. Z. t₄ (785) wird VBoost (745) wieder tiefpegelig und das Lesetreiberausgangssignal Driveoutput (790) wird für ungefähr 8 ns während des eigentlichen Speicherlesevorgangs hochegelig bis zum Ende dieser Lesezugriffszeit 705 zum Zeitpunkt t₅ (795).
12 bis 14 zeigen schematische Darstellungen beispielhafter zweistufiger Spannungssetzerzellen 614 für diverse Bits der beispielhaften gesteuerten Spannungshochschaltung 600 aus 10 für eine Versorgungsspannungskompensation gemäß einem Aspekt der Erfindung und dem Zeitablaufdiagramm 700 aus 11. Die Hochsetzzellen 800 aus 12 und 900 aus 13 werden jeweils selektiv durch einen einzelnen Bit-Eingang AD0 bis AD3 des digitalen Worts 625 gesteuert, und können daher auch als „auswählbare Hochsetzzellen" (beispielsweise Zelle 0 bis Zelle 3) 614 bezeichnet werden.
Die Logikschaltung 810, 910 sind unterschiedlich im Hinblick darauf, welche Zellen in der Vorhochsetzfunktion verwendet werden, wie dies im nachfolgenden erläutert ist. Hochsetzzelle 1000 aus 14 wird nicht durch ein Eingangsbit eines Digitalworts gesteuert, da es stets zum Hochsetzen verwendet wird, um einen Voreinstellungswert oder eine minimale hochgesetzte Ausgangsspannung V_BOOST bereitzustellen, und wird daher als die „fixierte bzw. festgelegte Hochsetzzelle" bezeichnet (beispielsweise Zelle 4, 610). Obwohl die Hochsetzzellen mit Anwendung im Hinblick auf ein spezielles beispielhaftes Eingangsbit dargestellt und bezeichnet sind (beispielsweise AD0) oder (AD3)), kann sich das Schema und die Funktion der Hochsetzzellen auf eine beliebige Anzahl von Eingangsbits des digitalen Worts 625 beziehen.
Beispielsweise weist die Hochsetzzelle 800 aus 12 die Logikschaltung 810 zur Auswahl der Hochsetzzelle, ein digitales Eingangsbit, zwei Hochsetzkondensatoren 100a und 100b für eine doppelte Hochsetzung der Spannung V_BOOST 632 der Wortleitung, Vorladetransistoren 820 und 821 zur Aufladung der Hochsetzkondensator 100a und 100b und Koppeltransistor 868 zur Reihenschaltung der Hochsetzikondensatoren 100a und 100b auf. Die Hochsetzzelle 800 aus 12 wird wahlweise unter Anwendung der Logikschaltung 810 durch die am wenigsten signifikanten Bits (LSB) (beispielsweise AD(0) oder AD(1)) des digitalen Worts 625 durch Bereitstellen eines Eingangsbits AD0 gesteuert, was durch AD_LT 626 aus 10, und 735 zum Zeitpunkt t₂ 750 aus 11 aktiviert wird. Die Logikschaltung 810 wird ferner durch ein Eingangssignal Boost D von dem Hochsetzzeitgeber 662 der Zeitsteuerschaltung 610 aus 10 aktiviert, wenn die Hochsetzzelle 800 mit dem Hochsetzen der Spannung V_BOOST für die Wortleitung beginnen soll, wenn diese auch durch beispielsweise AD(0) ausgewählt ist.
Zu Anfang wird jedoch der Hochsetzkondensator 100a aus 12 auf V_DD aufgeladen, wenn der Vorladetransistor 820 durch das hochgesetzte Gatesignal Boost_H1 von dem Vorladegatehochsetzgate 560 aktiviert wird, wobei ein Puffer 810 tiefpegelig gehalten wird. Der Hochsetzkondensator 100b wird auf V_DD aufgeladen, wenn der Vorladeschaltungstransistor 622 durch ein weiteres hochgesetztes Gatesignal Boost_H2 (656) von dem Vorladegatehochsetzer 650 über einen gemeinsamen Knoten der Spannung V_BOOST 632 der Wortleitung aktiviert wird, und wenn der Vorladetransistor 821 durch Boost_B von den Hochsetzzeitgeber 662 der Zeitsteuerschaltung 610 aktiviert wird, wobei der untere Anschluss von C0b auf Masse gelegt wird.
Wenn die Hochsetzzelle zum Hochsetzen ausgewählt ist und von Boost DB aktiviert wird, schaltet der Koppeltransistor 868 die Hochsetzkondensatoren 100a und 100b in Reihe. Ungefähr zur gleichen Zeit wird der Zeitgeber 812 instruiert, auf hohen Pegel zu gehen, wodurch V_DD an den unteren Anschluss der in Reihe geschalteten Kondensatoren angelegt wird. Die Hochsetzkondensatoren C0A und C0B werden somit gezwungen, ihre Ladung zu teilen, wobei eine Spannung von 2V_DD entsprechenden Ladung zu V_DD hinzugefügt wird, die von dem Puffer 812 geliefert wird, wodurch die Wortleitungsspannung V_BOOST 632 auf einen maximal endgültigen Pegel von 3 V_DD hochgesetzt wird. Da jedoch, wie zuvor erläutert ist, alle Hochsetzzellen parallel an einem gemeinsamen Knoten gekoppelt sind, wird die endgültige Hochsetzspannung, die an der Wortleitung durch V_BOOST 632 erreicht wird, eine Funktion des Verhältnisses der effektiven Hochsetzkapazität zu der effektiven Lastkapazität, das durch das gemessene V_DD bestimmt ist. Die Hochsetzzelle 900 aus 13 und die fixierte Hochsetzzelle 1000 aus 14 funktionieren in ähnlicher Weise wie die Hochsetzzelle 800 aus 12, und diese werden der Kürze halber nicht wieder vollständig beschrieben.
In ähnlicher Weise wird die Hochsetzzelle 900 aus 13 zur Anwendung der Logikschaltung 910 mittels der signifikantesten Bits (NSB) (beispielsweise AD2) oder AD3)) des digitalen Worts 625 durch Bereitstellen eines Eingangsbits AD3) in ähnlicher Weise selektiv gesteuert, was durch AD_LT aktiviert wird (626 aus 10 und 735 zum Zeitpunkt t₂ (750) in 11). Die Logikschaltung 910 wird ferner freigegeben durch das eingespeiste Boost D von der Hochsetzzeitgeberschaltung 662 der Zeitsteuerschaltung 610 aus 10, die den Zeitablauf steuert und ein hochgesetztes Gatespannungssignal zu den Vorladungstransistoren zuführt, wenn die Hochsetzzelle 900 mit dem Hochsetzen der Verspannung V_Boost an der Wortleitung beginnen soll und sie ebenso durch beispielsweise AD(3) ausgewählt ist. Im Gegensatz jedoch zu der Logikschaltung 810 aus 12 kann die Logikschaltung 910 gemäß einem Aspekt der vorliegenden Erfindung, wie dies gezeigt ist, vorverdraht sein, um damit die Hochsetzzelle während des anfänglichen Zeitintervalls der Vorhochsitzung der Hochsetz-Zeitdauer (beispielsweise zwischen t₀ (740) bis t₂ (750) aus 11)) zu zwingen, um damit die endgültige Spannung V_BOOST an der Wortleitung vorzuhalten. An diesem Punkt sollte auch beachtet werden, dass sogar die nicht vorbestimmten Hochsetzzellen während des Vorhochsetzungszeitintervalls mindestens 2V_DD zu der hochgesetzten Wortleitungsspannung beitragen, da der Ausgang des Puffers 910 tiefpegelig gehalten wird und C3A und C3B in Reihe geschaltet sind, um jeweils Ladung entsprechend V_DD gemeinsam zu erhalten.
Wie zuvor erläutert ist, wird die festgelegte Hochsetzzelle 1000 aus 14 (beispielsweise Zelle 4, 615) nicht durch ein Eingangsbit des digitalen Wortes gesteuert, da es stets zum Hochsetzen verwendet wird, um eine Voreinstellungsspannung oder eine minimale hochgesetzte Spannung für die Ausgangsspannung V_BOOST bereitzustellen. Die fixierte Hochsetzzelle 1000 ist ähnlich zu den Bit-auswählbaren Hochsetzzellen, mit Ausnahme, dass keine Logikschaltung oder kein digitales Eingangsbit vorhanden ist.
15 zeigt weitere Details eines Vorladegatehochsetzers 1100 und des Hochsetzers 650 der beispielhaften geregelten Spannungshochsetzschaltung 600 aus 10 gemäß einem Aspekt der vorliegenden Erfindung. Der Vorladegatehochsetzer 1100 liefert zwei hochgesetzte Gatespannungssignale Boost_H1 (1101) und Bosst-H2 (1102). Da der erfindungsgemäße Spannungshochsetzer in der Lage ist, bei sehr geringen Versorgungsspannungen zu arbeiten, kann die Gateansteuerung der Transistoren, die zum Vorladen der Hochsetzkondensatoren verwendet werden, gering sein und kann Transistoren mit einem hohen Teilschwellwert und geringer Leckspannung erforderlich machen. Um damit die vollständige Leitung und das Ausschalten dieser Vorladetransistoren bei geringen Versorgungsspannungen sicherzustellen, muss unter Umständen eine hochgesetzte Spannung dem Gate der Vorladungstransistoren zugeführt werden (beispielsweise 820 aus 12, und 622 aus 10).
Das hochgesetzte Gatespannungssignal Boost_H1 (1101) wird einer einstufigen Spannungshochsetzspannung 1105 zugeführt, während das hochgesetzte Gatespannungssignal Boost_H2 (1102) einer zweistufigen Spannungshochsetzschaltung 1115 zugeführt wird. Die einstufige Hochsetzschaltung 1105 führt das hochgesetzte Gatespannungssignal Boost_H1 (1101) den Vorladungstransistoren (beispielsweise 820 aus 12) in allen Hochsetzzellen zu. Die zweistufige Hochsetzschaltung 1115 führt das hochgesetzte Gatespannungssignal Boost_H2 (1102) der Vorladungsschaltung (beispielsweise 522 aus 9 und 622 aus 10) zu. Ein Teil der Zeitgebung und Steuerung der Vorladung der Hochsetzzellen wird daher durch diese Hochsetzschaltungen bereitgestellt.
Um eine Hochsetzzelle ein- oder auszuschalten, kann eine Schaltereinheit an dem Ausgang jeder Hochsetzzelle vorgesehen sein. Da eine hohe Arbeitsgeschwindigkeit wünschenswert ist, kann ein Hochspannungsschalter verwendet werden. Da alle Hochsetzzellen miteinander verbunden sind, werden, wenn einige Zellen ausgeschaltet sind und andere eingeschaltet sind, sodann diese ausgeschalteten Zellen zusammen mit dem Wortleitungssignalweg als die Last fungieren, die von den „eingeschalteten Zellen" gesehen wird. Somit kann die Größe der diversen Kondensatoren innerhalb der Hochsetzzellen (C_BA, C_BB, C_0A, C_0B,... C_(n-1)a, C_(n-1)b) in einem Beispiel so bemessen sein, um einen derartigen Effekt zu berücksichtigen. Dies kann erreicht werden, indem gleichzeitig fünf Gleichungen mit 5 Unbekannten gelöst werden (da das vorliegende Beispiel eine Vorhochsetzzelle und 4 Hochsetzzellen aufweist, die mit dem Ausgang verbunden sind), wobei die folgenden Gleichungen für jeweils eine andere Spannung V_DD aufgeschrieben sind (beispielsweise 1,6 Volt, 1,7 Volt, 1,8 Volt, 1,9 Volt und 2,0 Volt). Für jede Gleichung wird die Ladung auf den Kondensatoren vor und nachdem die Ladung auf die kapazitive Last übertragen ist, gleichgesetzt. Da zwei Kondensatoren in jeder Hochsetzzelle in Reihe geschaltet sind, beträgt ihre äquivalente Kapazität C/2. Die 5 Gleichungen können wie folgt dargestellt werden: Vboost(C3/2 + C2/2 + C1/2 + C0/2 Cload) + (Vboost – 2)(C4/2) = 2(C4 + C3 + C2 + C1 + C0 + Cload) (1) Vboost(C2/2 + C1/2 + C0/2 + Cload) + (Vboost – 1,9)(C4/2 + C3/2) = 1,9(C4 + C3 + C2 + C1 + C0 + Cload) (2) Vboost(C1/2 + C0/2 + Cload) + (Vboost – 1,8)(C4/2 + C3/2 + C2/2) = 1,8(C4 + C3 + C2 + C1 + C0 + Cload) (3) Vboost(C0/2 + Cload) + (Vboost – 1,7)(C4/2 + C3/2 + C2/2 + C1/2) = 1,7(C4 + C3 + C2 + C1 + C0 + Cload) (4) Vboost(Cload) + (Vboost – 1,6)(C4/2 + C3/2 + C2/2 + C1/2 + C0/2) = 1,6(C4 + C3 + C2 + C1 + C0 + Cload) (5)
16 zeigt eine äquivalente Schaltung einer beispielhaften mehrstufigen Spannungshochsetzelle 1200 eines beispielhaften geregelten Spannungshochsetzers (beispielsweise 600 aus 10), wobei eine digitale Versorgungsspannungskompensation gemäß einem weiteren Aspekt der Erfindung verwendet ist. Die mehrstufige Spannungshochsetzzelle 1200 ist eine Erweiterung des zweistufigen Spannungshochsetzers 400 aus 8 und funktioniert damit in ähnlicher Weise und muss daher nicht wiederum aus Gründen der Kürze vollständig beschrieben werden. Die mehrstufige Spannungshochsetzzelle 1200 umfasst Stufen (1, 2 ... m) 1210, 1220 und 1230 zum Hochsetzen der Spannung V_BOOST 1235 auf der Wortleitung bis zu einem möglichen Spannungswert (n+1) V_DD. Jede Hochsetzstufe umfasst einen Hochsetzkondensator C_1-n, einen Klemmvorladeschalter P_V (beispielsweise einen Transistor), der mit V_DD verbinden kann, einen Massevorladeschalter P_G (beispielsweise ein Transistor), der mit Massepotential verbindbar ist. Des weiteren besitzt jede mehrstufige Spannungshochzelle 1200 einen Hochsetzschalter B, der mit einem Hochsetzpotential (beispielsweise V_DD) für den Hochsetzzeiten und Hochsetzzeiten verbindbar ist, um V_DD an C₁ (untersten) Hochsetzkondensator der Kondensatorreihe anzulegen.
Ferner besitzen alle Stufen aus der Stufe 1 (1210) einen Koppelschalter DB, um alle Hochsetzkondensator (C_1-n) in Reihe zu schalten, während die Stufe 1 jede Hochsetzzelle mit Ausnahme der festgelegten Voreinstellungshochsetzzelle einen Einzelbiteingang AD (0 bis n-1) eines digitalen Worts aufweist (beispielsweise 615 aus 10) von beispielsweise einem A/D-Wandler. Insbesondere bei der Stufe M ist der Klemmvorladespeicher P_V (beispielsweise 622 aus 10 und außerhalb der Hochsetzzelle liegend) mit dem gemeinsamen Knotenpunkt der Wortleitungsspannung V_BOOST 1235 verbunden, der gemeinsam ist für alle Hochsetzzellen und auch mit V_DD verbunden werden kann. Ein weiterer Aspekt der Erfindung stellt ein Verfahren zum Steuern der Hochsetzfunktion in einer Speichereinrichtung bereit, die in Verbindung mit den Speichereinrichtungen, wie sie hierin gezeigt und beschrieben sind, sowie mit anderen Speichereinrichtungen verwendet werden kann. Gemäß 17 wird ein beispielhaftes Verfahren 1300 gezeigt, um ein Hochsetzverfahren in einer Speichereinrichtung zu regeln. Obwohl das beispielhafte Verfahren 1300 hierin als eine Reihe von Aktivitäten und Ereignissen dargestellt und beschrieben ist, ist jedoch klar, dass die vorliegende Erfindung nicht auf die dargestellte Reihenfolge derartigen Aktion oder Ereignisse eingeschränkt ist, da einige Schritte in unterschiedliche Reihenfolge und/oder gleichzeitig mit anderen Schritten neben den hierin gezeigten und beschriebenen Schritten gemäß der Erfindung stattfinden können. Ferner sind unter Umständen nicht alle dargestellten Schritte erforderlich, um ein Verfahren gemäß der vorliegenden Erfindung zu implementieren. Ferner soll betont werden, dass das Verfahren 1400 in Verbindung und Systemen, wie sie hierin beschrieben und dargestellt sind, sowie in Verbindung mit anderen Systemen, die nicht gezeigt sind, eingerichtet werden kann.
Das Verfahren 1300 umfasst das Laden mehrerer Hochsetzzellen einer mehrstufigen Spannungshochschaltung, während das Erfassen eines Versorgungsspannungspegels (beispielsweise ein A/D-Wanlder, digitales Thermometer) gestartet wird, um einige oder mehrere Hochsetzzellen zu steuern, die in einer Hochsetzspannungskompensationsschaltung gemäß dem Versorgungsspannungsfehler verwendet werden, um den Versorgungspegelfehler zu korrigieren, der sich in der Ausgangsspannung einer Spannungshochsetzschaltung niederschlägt. Das Verfahren zum Regeln der Hochsetzung beginnt beim Schritt 1302. Im Schritt 1304 werden die Hochsetzkondensatoren in jeder Hochsetzzelle anfänglich auf die Versorgungsspannung (beispielsweise V_DD) aufgeladen, während die Schaltung zur Erfassung des Versorgungsspannungspegels aktiviert wird, um eine Messung zu nehmen und den Versorgungspegel zu erkennen. Bei 1306 kann der Ausgangsknoten V_BOOST (beispielsweise 632 aus 10) der Spannungshochsetzschaltung auf den Versorgungsspannungspegel übergehen. Bei 1308 werden die Hochsetzkondensatoren in Reihe geschaltet (beispielsweise durch den Schalter DB 468 aus 8, oder 868 aus 12). Bei 1310 beginnt eine Vorhochsetzzeitphase für den V_BOOST Ausgangsspannungsknoten durch Ankoppeln einer oder mehrerer aus einem Satz von vorbestimmten (beispielsweise durch eine vorverdrahtete Logikschaltung aus 13) Hochsetzzellen (z. B. 900 aus 13) zusammen mit einer festgelegten Hochsetzzelle (beispielsweise 1000 aus 14) an die Versorgungsspannung und die Kondensatoren der Hochsetzzellen liegen gemeinsam an dem V_BOOST Ausgangsknoten der Spannungshochsetzschaltung. Dieses Vorhochsetzen findet statt, während der Versorgungsspannungswert noch bestimmt wird.
Wenn die Daten verfügbar sind, beispielsweise durch das A/D-Einklinksignal AD_LT (beispielsweise 346 aus 6, 626 aus 10), erzeugt die Versorgungsspannungspegelerkennungsschaltung ein oder mehrere Versorgungsspannungspegelerkennungssignale (beispielsweise 345 gemäß 6 mit A/D 342, oder 625 in 10) in Reaktion zu der )V_DD im Vergleich zu einem Sollwert, der von einer Referenzspannung festgelegt wird, um die Versorgungsspannungspegelerfassungssignale einer Hochsetzkompensationsschaltung bei 1312 zuzuführen, wobei die hochgesetzte Spannung höher als die Versorgungsspannung ist.
Bei 1314 werden die Versorgungsspannungserfassungssignale verwendet, um eine oder mehrere Hochsetzzellen auszuwählen, die zusammen mit der festgelegten Hochsetzzelle an die Versorgungsspannung gekoppelt sind und damit die gemeinsame Ladung aufweisen entsprechend der an die Hochsetzzellen angelegten Versorgungsspannung und auch eine gemeinsame Ladung mit den Ausgangsspannungsknoten V_BOOST der Spannungshochsetzschaltung aufweisen. Ferner können während dieser Hochsetzdauer auch gewisse Zellen deaktiviert werden, um eine Kompensation (Justierung) zu erreichen.
Danach wird eine gesteuerte Hochsetzspannung V_BOOST im Schritt 1316 erzeugt, die sich aus der ausgeübten Kompensation ergibt, um den in einer Speicherzelle gespeicherten Datenwert sicherzustellen. Der gesteuerte Hochsetzvorgang endet dann bei 1318, und das Verfahren 1300 kann für eine nachfolgende Spannungshochsetzung und für Lesevorgänge der Speichereinrichtung wiederholt werden. Das Verfahren 1300 stellt damit eine schnelle und genaue Spannungshochsetzung in einer Spannungshochsetzschaltung bereit, die einen A/D-Wandler zum Kompensieren von V_DD Spannungsschwankungen verwendet, wobei die hochgesetzte Spannung dann einer Wortleitung von Speicherkernzellen während eines Lesevorgangs von Flash-Speicherarrys zugeführt werden kann. Daher erzeugt das Verfahren 1300 eine hochgesetzte Spannung V_BOOST im Wesentlichen unabhängig von Schwankungen von V_DD ist. Es können Varianten gemäß des Verfahrens der vorliegenden Erfindung bereitgestellt werden, wodurch eine Kompensation oder Regelung einer hochgesetzten Spannung erreich wird.
Obwohl die Erfindung in Bezug auf eine oder mehrere Implementierungen gezeigt und beschrieben ist, erkennt der Fachmann die diversen äquivalenten Änderungen und Modifizierungen beim Lesen und beim Verstehen dieser Anmeldung und der angefügten Zeichnungen. Insbesondere im Hinblick auf die diversen Funktionen, die von den oben beschriebenen Komponenten (Anordnungen, Bauelemente, Schaltungen, etc.) ausgeführt werden, sollen die Begriffe (einschließlich einer Referenz auf „Einrichtungen"), die zum Beschreiben derartiger Komponenten verwendet werden, beabsichtigen, sofern dies nicht anderweitig beschrieben ist, Komponenten zu bezeichnen, die die spezifizierte Funktion der beschriebenen Komponente (d. h. die funktional äquivalent ist) ausführt, selbst wenn diese strukturell nicht äquivalent zu der offenbarten Struktur ist, die die Funktion in den hierin gezeigten beispielhaften Implementierungen der Erfindung ausführt. Ferner können, obwohl ein spezielles Merkmal der Erfindung hierin in Bezug auf lediglich eine von mehreren Implementierungen offenbart sein kann, derartige Merkmale mit einander oder mit mehreren Merkmalen der anderen Implementierungen nach Bedarf entsprechend den Vorteilen für eine gegebene oder spezielle Anwendung kombiniert werden. In dem Maße wie ferner der Begriff „mit" in der detaillierten Beschreibung sowie in den Ansprüchen verwendet ist, soll der Begriff eine nicht abschließende Bedeutung ähnlich zu den Begriff „umfassend" besitzen.
Industrielle Anwendbarkeit
Das System und das Verfahren zum Erzeugen einer hochgesetzten Spannung, wie es hierin offenbart ist, kann auf dem Gebiet der Flash-Speichersysteme angewendet werden, um eine schnelle gesteuerte Spannung bei geringen Versorgungsspannungen bereitzustellen.
Figurenbeschreibung

1 – 5:

Stand der Technik

2

28: Kanal

4

Anzahl der Bits

250: Verlauf: unprogrammiert
260: Verlauf: programmiert

6:

342: A/D-Wandler
347: Hochsetzer

9:

510: Zeitsteuerung
550: Vorladegatehochsetzer
562: Hochsetzzeitgeber
560: Hochsetzer

10:

659 550: Vorladegatehochsetzer

11:

715: Adresse, neue Adresse
: Lesezugriffszeit

16

: Stufe 1,... m

17:

1302: Beginn der geregelten Hochstzung
1304: Während der Ladung der Hochsetzkondensatoren aller Hochsetzzellen auf die
: Versorgungsspannung, beginnen der A/D-Wandlung, um ein oder mehrere
: Versorgungsspannungspegelerfassungssignale der Messung der Versorgungsspannung
: V_DD bereitzustellen
1306: Übergehen des V_Boost-Ausgangsknoten auf Versorgungsspannungspegel
1308: In Reihe schalten der Hochsetzkondensatoren in jeder Hochsetzzelle
1310: Beginnen des Vorladevorgangs durch Verbinden einer oder mehrere
: vorbestimmter Hochsetzzellen und einer festgelegten Hochsetzzelle mit V_DD und
: Ladungsteilung auf den V_Boost-Ausgangsknoten des Spannungshochsetzers
1312: Zuführen der Versorgungsspannungspegelerfassungssignale zu den
: Hochsetzzellen, wenn die Daten gültig sind.
1314: Beginnen der Hochsetzung durch Verbinden einer oder mehrere durch Daten
: ausgewählter Hochsetzzellen und der festgelegten Hochsetzzelle mit V_DD und
: Ladungsteilung auf den V_Boost-Ausgangsknoten des Spannungshochsetzers
1316: Erzeugen einer geregelten Hochsetzspannung basierend auf dem
: Versorgungsspannungspegel und der Kompensation
1318: Ende der geregelten Hochsetzung

Zusammenfassung
Es sind Flash-Speicherarrayssysteme und Verfahren offenbart, um eine geregelte hochgesetzte Wortleitungsspannung für Lesevorgänge zu erzeugen. Das System umfasst eine mehrstufige Spannungshochsetzschaltung, die ausgebildet ist, eine Versorgungsspannung und ein oder mehrere Ausgangssignale von einer Versorgungsspannungserfassungsschaltung zu empfangen, um die hochgesetzte Wortleitungsspannung mit einem größeren Wert als die Versorgungsspannung zu erzeugen. Die Spannungshochsetzschaltung umfasst eine Vorladeschaltung und mehrere Hochsetzzellen, die mit einem gemeinsamen Knotenpunkt der hochgesetzten Wortleitung verbunden sind, und eine Zeitsteuerschaltung. Die Stufen der mehreren Hochsetzzellen sind zur Ladungsteilung zwischen den Stufen in Reihe geschaltet, und verbinden eine vorbestimmte Anzahl von Hochsetzzellen mit dem gemeinsamen Knotenpunkt der hochgesetzten Wortleitung, um eine Zwischenspannung an der hochgesetzten Wortleitung während der Vorhochsetz-Zeitdauer bereitzustellen, wodurch eine endgültige hochgesetzte Wortleitungsspannung, die während der Hochsetzzeitdauer bereitgestellt wird, vorgehalten wird. Die Spannungshochsetzschaltung ist ausgebildet, das eine oder die mehreren Ausgangssignale von der Versorgungsspannungserfassungsschaltung zu empfangen und einen Hochsetzfaktor der mehrstufigen Spannungshochsetzschaltung auf der Grundlage des einen oder der mehreren Ausgangssignale zu ändern, wodurch bewirkt wird, dass die hochgesetzte Wortleitungsspannung im Wesentlichen unabhängig ist von dem Versorgungsspannungswert.

Claims

System (340, 500) zum Erzeugen einer geregelten hochgesetzten Spannung (348, 532), mit: einer mehrstufigen Spannungshochsetzschaltung (347, 540), die ausgebildet ist, eine Versorgungsspannung (343) und ein oder mehrere Ausgangssignale (345, 346, 525, 526) von einer Versorgungsspannungserfassungsschaltung (342) zu empfangen, um die hochgesetzte Wortleitungsspannung (348, 532) zu erzeugen, wobei diese einen Wert größer als die Versorgungsspannung (343) aufweist, wobei die Spannungshochsetzschaltung (347, 540) umfasst: eine Vorladeschaltung (522); mehrere Hochsetzzellen (514, 515) mit jeweils mehreren Hochsetzstufen (1210, 1220, 1230) und einem Stufenvorlade- (456a) Schalter (622), wobei die Hochsetzzellen und die Vorladeschaltung mit einem gemeinsamen Knotenpunkt (348, 425, 532) verbunden sind; eine Zeitsteuerschaltung (510), die ausgebildet ist, die Vorladeschaltung (522) und den Stufenvorladeschalter zu initialisieren und zu steuern, um anfänglich die Stufen (1210, 1220, 1230) der mehreren Hochsetzzellen (514, 515) auf die Versorgungsspannung (341) während einer Vorladezeit (730) aufzuladen, um die Spannungshochsetzung der Hochsetzzellen während einer Vorhochsetzzeitdauer (747) und einer Hochsetzzeitdauer (745) zu initiieren und zu steuern, wobei die Stufen der mehreren Hochsetzzellen für eine Ladungsteilung zwischen den Stufen in Reihe geschaltet sind (DB) (468), und um ferner eine vorbestimmte Anzahl an Hochsetzzellen mit dem gemeinsamen Knotenpunkt (348, 452, 532) zu verbinden, um eine Zwischenspannung (747) an dem gemeinsamen Knotenpunkt während der Vorhochsetzzeitdauer bereitzustellen, um damit eine endgültige hochgesetzte Spannung (770, 770a, 770b) an dem gemeinsamen Knotenpunkt vorzuhalten, die während der Hochsetzzeitdauer bereitgestellt wird, und wobei die Spannungshochsetzschaltung (347, 540) ausgebildet ist, das eine oder die mehreren Ausgangssignale (345, 346 oder 525,526) von der Versorgungsspannungserfassungsschaltung (342) zu empfangen und den Hochsetzfaktor der mehrstufigen Spannungshochsetzschaltung während der Hochsetzzeitdauer (745) auf der Grundlage des einen oder der mehreren Ausgangssignale zu ändern, um dadurch die hochgesetzte Spannung (348, 452, 532) an dem gemeinsamen Knotenpunkt im Wesentlichen unabhängig von dem Versorgungsspannungswert zu machen.
System nach Anspruch 1, wobei das Ändern des Hochsetzfaktors der Spannungshochsetzschaltung (430, 540) eine effektive Hochsetzkapazität (435) und eine effektive Lastkapazität (440) ändert, so dass eine hochgesetzte Spannung (442, 532) erhalten wird, die im Wesentlichen unabhängig von Schwankungen in der Versorgungsspannung ist.
System nach Anspruch 1, wobei die Zeitsteuerschaltung (510) umfasst: einen Vorladegatehochsetzer (550), der ausgebildet ist, ein hochgesetztes Gatesignal (556) der Vorladeschaltung (552) und dem Stufenvorladeschalter (820, 920, 1020) zuzuführen, um das Aufladen der Stufen der mehreren Hochsetzzellen (514, 515) auf die Versorgungsspannung während einer Vorladezeit (730) in Gang zu setzen; einen Hochsetzzeitgeber (562), der ausgebildet ist, die Spannungshochsetzung der Hochsetzzellen (540) während einer Vorhochsetzzeitdauer (747) und einer Hochsetzzeitdauer (745) zu initiieren und zu steuern, wobei die Stufen der mehreren Hochsetzzellen zur Ladungsteilung zwischen den Stufen in Reihe geschaltet werden (468); und wobei die Zeitsteuerschaltung (510) ferner ausgebildet ist, eine vorbestimmte Anzahl an Hochsetzzellen mit dem hochgesetzten gemeinsamen Knotenpunkt (532) zu verbinden, um eine Zwischenspannung (747) an den hochgesetzten gemeinsamen Knotenpunkt während der Vorhochsetzzeitdauer anzulegen, wodurch ein endgültiger hochgesetzter Spannungswert (770, 770a, 770b) des gemeinsamen Knotenpunkts während der Hochsetzzeitdauer (745) vorgehalten wird.
System nach Anspruch 1, wobei eine oder mehrere Hochsetzzellen der mehreren Hochsetzzellen (514, 515, 800, 900, 1000) umfassen: mehrere Hochsetzstufen (1210, 1220, 1230) mit einen Stufenkondensator (C0A, C0B), wobei jede Stufe ausgebildet ist, eine Spannung zu der hochgesetzten Wortleitungsausgangsspannung entsprechend einem Wert, der mit der angelegten Versorgungsspannung verknüpft ist, beizutragen; einen Stufenvorladeschalter (8, 820, 920, 1020), der ausgebildet ist, die Versorgungsspannung an die mehreren Hochsetzstufen der Hochsetzzelle anzulegen, um anfänglich die Stufen auf die Versorgungsspannung während einer Vorladezeitdauer (730), wie sie von dem Vorladegatehochsetzer (550) vorgegeben wird, aufzuladen; und einen Kopplungsschalter (8, 868, 968, 1068), der ausgebildet ist, die mehreren Stufen der Hochsetzzelle für die Ladungsteilung zwischen den Stufenkondensatoren (456a, 456b, 460a, 460b) in Reihe zu schalten, wobei die Hochsetzzelle ausgebildet ist, die Ladung von der Vorladeschaltung (465a, 622) an dem gemeinsamen Knotenpunkt während der Vorladezeitdauer (730) zu empfangen.
System (530, 550) nach Anspruch 4, wobei die eine oder die mehreren Hochsetzzellen der mehreren Hochsetzzellen (514, 515) ferner umfassen: eine Logikschaltung (810, 910), die ausgebildet ist, zu bestimmen, ob die Hochsetzzelle konfiguriert ist, eine Zwischenspannung an den hochgesetzten gemeinsamen Knotenpunkt (623) während der Vorhochsetzzeitdauer (747) auf der Grundlage eines Eingangssignals von dem Hochsetzzeitgeber (562) beizutragen und die ferner ausgebildet ist, die Ausgangssignale (345, 346, 525, 526) von der Versorgungsspannungserfassungsschaltung (342) zu empfangen, um zu bestimmen, ob die Hochsetzzelle ausgewählt ist, zur Spannungshochsetzung während der Hochsetzzeitdauer (745) beizutragen, oder ob der Stufenkondensator (C0A, C0B) als ein Lastkondensator (440) agieren soll, und die ferner ausgebildet ist, eine Zwischenspannung an den hochgesetzten gemeinsamen Knotenpunkt während der Vorhochsetzzeitdauer anzulegen, wodurch eine endgültige hochgesetzte Spannung an dem gemeinsamen Knoten (770, 770a, 770b) vorgehalten wird, die während der Hochsetzzeitdauer in Reaktion auf das Ausgangssignal von der Versorgungsspannungserfassungsschaltung (342) bereitgestellt wird.
Verfahren (1300) zum Erzeugen einer Hochsetzspannung (348, 532), die im Wesentlichen von Schwankungen in einer Versorgungsspannung (343) unabhängig ist: Variieren eines Hochsetzfaktors einer Spannungshochsetzschaltung, die zum Erzeugen der Hochsetzspannung in Reaktion auf einen erfassten Versorgungsspannungswert erzeugt wird, wobei die Hochsetzfaktorveränderung bewirkt, dass die Hochsetzspannung im Wesentlichen unabhängig von Schwankungen in der Versorgungsschwankung ist; wobei das Variieren des Hochsetzfaktors in zwei Phasen auftritt, wobei in einer Vorhochsetzphase der Faktor um einen vorbestimmten Betrag variiert wird, während die Versorgungsspannung erfasst wird, und wobei in einer Hochsetzphase, die auf die Vorhochsetzphase folgt, der Faktor um einen weiteren Betrag auf der Grundlage des erfassten Spannungsversorgungswerts variiert wird.
Verfahren (1300) nach Anspruch 6, wobei das Variieren des Hochsetzfaktors der Spannungshochsetzschaltung umfasst: Ändern einer effektiven Hochsetzkapazität (435) und einer effektiven Lastkapazität (440), wodurch sich eine hochgesetzte Wortleitungsspannung (442) ergibt, die im Wesentlichen unabhängig von Schwankungen in der Versorgungsspannung ist.
Verfahren (1300) nach Anspruch 7, wobei die Spannungshochsetzschaltung umfasst: mehrere Hochsetzzellen (514, 515), wobei jede Zelle mehrere Hochsetzkondensatoren (C1 bis Cn aus 16) aufweist, die Hochsetzzellen einen ersten Anschluss besitzen, der mit einem Ausgangsknoten der Spannungshochsetzschaltung und einer Vorladeschaltung verbunden ist, einen zweiten Anschluss besitzen, der mit einem Hochsetzsignal beaufschlagt wird, und einen dritten Anschluss besitzen, der mit einem oder mehreren Ausgangssignalen von dem erfassten Versorgungsspannungswert beaufschlagt wird, und wobei die Spannungshochschaltung ferner einen Lastkondensator aufweist, dessen erster Anschluss mit einem Schaltungsmassepotential verbunden ist und dessen zweiter Anschluss mit dem Ausgangsknoten verbunden ist, wobei das Variieren des Hochsetzfaktors umfasst: während des Ladens der Hochsetzkondensatoren der Hochsetzzellen (514, 515) durch Anschließen eines ersten Anschluss mehrerer Hochsetzkondensatoren an die Versorgungsspannung und Anschließen eines zweiten Anschlusses der mehreren Hochsetzkondensatoren an das Massepotential, in Gang setzen der Erfassung des Versorgungsspannungspegels, um das eine oder die mehreren Ausgangssignale von dem erfassten Versorgungsspannungswert zu einem Eingangsanschluss der Spannungshochsetzspannung zu liefern; Ermöglichen, dass der Ausgangsknoten der Spannungshochsetzschaltung auf einen Pegel ungefähr gleich dem Versorgungsspannungspegel übergeht; Verbinden der mehreren Hochsetzkondensatoren in Reihe in jeder Hochsetzzelle; Verbinden des zweiten Anschlusses der einen oder der mehreren vorbestimmten Hochsetzzellen und einer festgelegten Hochsetzzelle mit dem Versorgungsspannungspegel und Ermöglichen, dass die Kondensatorreihe gemeinsam geladen werden, um den Ausgangsknotenpunkt der Spannungshochsetzschaltung im Voraus hochzusetzen; Anlegen der Versorgungsspannungspegelerfassungssignal an die Hochsetzzellen, wenn die Versorgungsspannungspegelerfassungssignaldaten fertig sind; Verbinden des zweiten Anschlusses eines oder mehrerer ausgewählter Hochsetzzellen der mehreren Hochsetzzellen und der festgelegten Hochsetzzelle mit dem Versorgungsspannungspegel; und Ermöglichen, dass die Hochsetzkondensatoren sich gemeinsam auf die Versorgungsspannung aufladen, um den Ausgangsknoten der Spannungshochsetzschaltung auf eine endgültige hochgesetzte Spannung hochzusetzen auf der Grundlage des einen oder der mehreren Ausgangssignale von dem erfassten Versorgungsspannungswert, wodurch eine effektive Hochsetzkapazität und eine effektive Lastkapazität, die mit dem Hochsetzkondensator und dem Lastkondensator verknüpft sind, auf Grundlage des erfassten Spannungsversorgungswerts geändert werden.
Verfahren (1300) nach Anspruch 6, wobei eine oder mehrere vorbestimmte Hochsetzzellen zeitweilig in den Ein-Zustand während des Vorhochsetzzeitintervalls (747) gebracht werden, um eine endgültige Hochsetzspannung vorzuhalten (770, 770a, 770b).
Verfahren (1300) nach Anspruch 6, wobei alle Hochsetzzellen (514,515) zeitweilig in den Ein-Zustand während des Vorhochsetzzeitintervalls (747) versetzt werden, um eine endgültige Hochsetzspannung (770, 770a, 770b) vorzuhalten.