DE102013100470A1

DE102013100470A1 - Optoelectronic semiconductor chip

Info

Publication number: DE102013100470A1
Application number: DE102013100470.9A
Authority: DE
Inventors: Christian Gärtner; Thomas Schlereth; Michael Bestele
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2013-01-17
Filing date: 2013-01-17
Publication date: 2014-07-17
Also published as: WO2014111384A1

Abstract

Es wird ein optoelektronischer Halbleiterchip (10) angegeben, umfassend:
– eine Halbleiterschichtenfolge (20) mit einem ersten Halbleiterbereich (3) eines ersten Leitungstyps, einem zweiten Halbleiterbereich (5) eines zweiten Leitungstyps und einer zwischen dem ersten Halbleiterbereich (3) und dem zweiten Halbleiterbereich (5) angeordneten strahlungsemittierenden aktiven Schicht (4),
– eine Strahlungsaustrittsfläche (13),
– eine Spiegelschicht (6), welche an einer von der Strahlungsaustrittsfläche (13) abgewandten Seite der Halbleiterschichtenfolge (20) angeordnet ist,
– einen ersten und einen zweiten elektrischen Kontakt (11, 12), wobei mindestens einer der elektrischen Kontakte (11, 12) ein Rückseitenkontakt ist, der an einer von der Strahlungsaustrittsfläche (13) abgewandten Rückseite des Halbleiterchips (10) angeordnet ist, und
– mindestens eine thermische Anschlussschicht (9), welche an der Rückseite des Halbleiterchips (10) angeordnet ist, wobei die thermische Anschlussschicht (9) elektrisch von der Halbleiterschichtenfolge (20) isoliert ist.An optoelectronic semiconductor chip (10) is disclosed, comprising:
A semiconductor layer sequence having a first semiconductor region of a first conductivity type, a second semiconductor region of a second conductivity type and a radiation-emitting active layer arranged between the first semiconductor region and the second semiconductor region;
A radiation exit surface (13),
A mirror layer (6) which is arranged on a side of the semiconductor layer sequence (20) facing away from the radiation exit surface (13),
- A first and a second electrical contact (11, 12), wherein at least one of the electrical contacts (11, 12) is a back side contact, which is disposed on a side facing away from the radiation exit surface (13) rear side of the semiconductor chip (10), and
- At least one thermal connection layer (9) which is arranged on the back of the semiconductor chip (10), wherein the thermal connection layer (9) is electrically isolated from the semiconductor layer sequence (20).

Description

Die Erfindung betrifft einen optoelektronischen Halbleiterchip.The invention relates to an optoelectronic semiconductor chip.

Der Erfindung liegt die Aufgabe zugrunde, einen optoelektronischen Halbleiterchip anzugeben, der sich durch einen hohen Lichtstrom trotz kompakter Abmessungen und eine verbesserte Wärmeabfuhr von dem optoelektronischen Halbleiterchip auszeichnet. Der optoelektronische Halbleiterchip soll insbesondere oberflächenmontierbar sein.The invention has for its object to provide an optoelectronic semiconductor chip, which is characterized by a high luminous flux despite compact dimensions and improved heat dissipation from the optoelectronic semiconductor chip. The optoelectronic semiconductor chip should in particular be surface mountable.

Diese Aufgabe wird durch einen optoelektronischen Halbleiterchip gemäß dem unabhängigen Patentanspruch gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.This object is achieved by an optoelectronic semiconductor chip according to the independent claim. Advantageous embodiments and modifications of the invention are the subject of the dependent claims.

Gemäß zumindest einer Ausgestaltung umfasst der optoelektronische Halbleiterchip eine Halbleiterschichtenfolge, die einen ersten Halbleiterbereich eines ersten Leitungstyps, insbesondere einen p-Typ-Halbleiterbereich, und einen zweiten Halbleiterbereich eines zweiten Leitungstyps, insbesondere einen n-Typ-Halbleiterbereich, aufweist. Zwischen dem ersten Halbleiterbereich und dem zweiten Halbleiterbereich ist eine strahlungsemittierende aktive Schicht angeordnet.In accordance with at least one embodiment, the optoelectronic semiconductor chip comprises a semiconductor layer sequence which has a first semiconductor region of a first conductivity type, in particular a p-type semiconductor region, and a second semiconductor region of a second conductivity type, in particular an n-type semiconductor region. Between the first semiconductor region and the second semiconductor region, a radiation-emitting active layer is arranged.

Der optoelektronische Halbleiterchip weist eine Strahlungsaustrittsfläche auf, durch die eine in der strahlungsemittierenden aktiven Schicht erzeugte elektromagnetische Strahlung emittiert wird. Die Strahlungsaustrittsfläche kann eben oder gekrümmt sein. Weiterhin kann die Strahlungsaustrittsfläche mit einer Überstruktur oder Aufrauung versehen sein. The optoelectronic semiconductor chip has a radiation exit surface through which an electromagnetic radiation generated in the radiation-emitting active layer is emitted. The radiation exit surface may be flat or curved. Furthermore, the radiation exit surface may be provided with a superstructure or roughening.

An einer von der Strahlungsaustrittsfläche abgewandten Seite der Halbleiterschichtenfolge ist vorteilhaft eine Spiegelschicht angeordnet. Dadurch, dass an einer von der Strahlungsaustrittsfläche abgewandten Seite der Halbleiterschichtenfolge eine Spiegelschicht angeordnet ist, wird die Lichtausbeute des optoelektronischen Halbleiterchips vorteilhaft erhöht. Durch die Spiegelschicht wird die in der strahlungsemittierenden aktiven Schicht erzeugte elektromagnetische Strahlung, die in Richtung einer der Strahlungsaustrittsfläche gegenüberliegenden Rückseite des Halbleiterchips emittiert wird, zur Strahlungsaustrittsfläche hin reflektiert.At a side remote from the radiation exit surface side of the semiconductor layer sequence, a mirror layer is advantageously arranged. Because a mirror layer is arranged on a side of the semiconductor layer sequence facing away from the radiation exit surface, the light yield of the optoelectronic semiconductor chip is advantageously increased. The electromagnetic radiation generated in the radiation-emitting active layer, which is emitted in the direction of a rear side of the semiconductor chip opposite the radiation exit surface, is reflected toward the radiation exit surface through the mirror layer.

Weiterhin umfasst der optoelektronische Halbleiterchip einen ersten und einen zweiten elektrischen Kontakt, wobei mindestens einer der elektrischen Kontakte ein Rückseitenkontakt ist, der an einer von der Strahlungsaustrittsfläche abgewandten Rückseite des Halbleiterchips angeordnet ist. Furthermore, the optoelectronic semiconductor chip comprises a first and a second electrical contact, wherein at least one of the electrical contacts is a rear-side contact which is arranged on a rear side remote from the radiation exit surface of the semiconductor chip.

Weiterhin weist der optoelektronische Halbleiterchip mindestens eine thermische Anschlussschicht auf, welche an der Rückseite des Halbleiterchips angeordnet ist, wobei die thermische Anschlussschicht elektrisch von der Halbleiterschichtenfolge isoliert ist. Durch die thermische Anschlussschicht kann vorteilhaft die beim Betrieb erzeugte Wärme von der Halbleiterschichtenfolge abgeführt werden. Die thermische Anschlussschicht dient insbesondere nicht zur elektrischen Kontaktierung des optoelektronischen Halbleiterchips. Vielmehr ist die thermische Anschlussschicht zusätzlich zu dem ersten und/oder zweiten elektrischen Kontakt an einer der Strahlungsaustrittsfläche gegenüberliegenden Rückseite des Halbleiterchips angeordnet.Furthermore, the optoelectronic semiconductor chip has at least one thermal connection layer, which is arranged on the rear side of the semiconductor chip, wherein the thermal connection layer is electrically isolated from the semiconductor layer sequence. Due to the thermal connection layer, the heat generated during operation can advantageously be dissipated from the semiconductor layer sequence. The thermal connection layer is not used in particular for electrical contacting of the optoelectronic semiconductor chip. Rather, the thermal connection layer is arranged in addition to the first and / or second electrical contact on a rear side of the semiconductor chip opposite the radiation exit surface.

Bevorzugt sind sowohl der erste elektrische Kontakt als auch der zweite elektrische Kontakt Rückseitenkontakte, die an der von der Strahlungsaustrittsfläche abgewandten Rückseite des Halbleiterchips angeordnet sind. Bei dieser vorteilhaften Ausgestaltung weist der optoelektronische Halbleiterchip also zwei Rückseitenkontakte auf, die der Strahlungsaustrittsfläche gegenüberliegen. Dies hat den Vorteil, dass die Strahlungsaustrittsfläche des optoelektronischen Halbleiterchips vorteilhaft frei von elektrischen Kontakten und/oder Bonddrähten sein kann. Eine Absorption von Strahlung durch Kontaktschichten auf der Strahlungsaustrittsfläche wird auf diese Weise vorteilhaft vermieden und somit die Lichtausbeute weiter erhöht.Both the first electrical contact and the second electrical contact are preferably rear-side contacts, which are arranged on the rear side of the semiconductor chip facing away from the radiation exit surface. In this advantageous embodiment, the optoelectronic semiconductor chip thus has two rear side contacts, which lie opposite the radiation exit surface. This has the advantage that the radiation exit surface of the optoelectronic semiconductor chip can advantageously be free from electrical contacts and / or bonding wires. An absorption of radiation by contact layers on the radiation exit surface is advantageously avoided in this way and thus further increases the luminous efficacy.

Der mindestens eine Rückseitenkontakt und die thermische Anschlussschicht bilden vorteilhaft eine Montagefläche des Halbleiterchips aus. Insbesondere können die von der Halbleiterschichtenfolge abgewandten Anschlussflächen des ersten und/oder zweiten elektrischen Kontakts sowie der thermischen Anschlussschicht bündig zueinander ausgeführt sein, das heißt die Anschlussflächen bilden eine gemeinsame Ebene aus, welche als Montagefläche des Halbleiterchips dienen kann. An dieser von der Halbleiterschichtenfolge abgewandten Montagefläche kann der optoelektronische Halbleiterchip auf einen Träger wie beispielsweise eine Leiterplatte oder eine Wärmesenke montiert werden.The at least one rear-side contact and the thermal connection layer advantageously form a mounting surface of the semiconductor chip. In particular, the connecting surfaces of the first and / or second electrical contact facing away from the semiconductor layer sequence as well as the thermal connection layer can be made flush with one another, ie the connection surfaces form a common plane, which can serve as a mounting surface of the semiconductor chip. At this mounting surface facing away from the semiconductor layer sequence, the optoelectronic semiconductor chip can be mounted on a support such as a printed circuit board or a heat sink.

Die thermische Anschlussschicht ist vorteilhaft zur Optimierung der Wärmeabfuhr von dem optoelektronischen Halbleiterchip ausgebildet. Um eine gute Wärmeabfuhr von dem Halbleiterchip zu erzielen, weist die thermische Anschlussschicht vorteilhaft eine größere Anschlussfläche als der mindestens eine Rückseitenkontakt auf. Dabei ist unter der Anschlussfläche der thermischen Anschlussschicht beziehungsweise des mindestens einen Rückseitenkontakts jeweils die vom Halbleiterchip abgewandte Oberfläche der elektrischen Anschlussschicht beziehungsweise des mindestens einen Rückseitenkontakts zu verstehen. The thermal connection layer is advantageously designed to optimize the heat dissipation of the optoelectronic semiconductor chip. In order to achieve good heat dissipation from the semiconductor chip, the thermal connection layer advantageously has a larger connection area than the at least one rear-side contact. In this case, the connection surface of the thermal connection layer or of the at least one rear-side contact is to be understood in each case as the surface of the electrical connection layer or of the at least one rear-side contact facing away from the semiconductor chip.

Vorzugsweise ist die Anschlussfläche der thermischen Anschlussschicht um ein Vielfaches größer als die Anschlussfläche des mindestens einen Rückseitenkontakts. Die Anschlussfläche der thermischen Anschlussschicht ist bevorzugt mindestens zweimal, mindestens dreimal oder sogar mindestens fünfmal so groß wie die Anschlussfläche des mindestens einen Rückseitenkontakts. The connection area of the thermal connection layer is preferably greater by a multiple than the connection area of the at least one rear-side contact. The connection area of the thermal connection layer is preferably at least twice, at least three times or even at least five times as large as the connection area of the at least one rear-side contact.

Bei einer Ausgestaltung des optoelektronischen Halbleiterchips ist zwischen der thermischen Anschlussschicht und der Spiegelschicht eine elektrisch isolierende Schicht angeordnet. Auf diese Weise wird die thermische Anschlussschicht elektrisch von der Spiegelschicht und der Halbleiterschichtenfolge isoliert. Bei dieser Ausgestaltung kann die thermische Anschlussschicht insbesondere ein elektrisch leitendes Material aufweisen. Vorzugsweise weist die thermische Anschlussschicht ein Metall oder eine Metalllegierung auf. Die thermische Anschlussschicht kann insbesondere Au, Ag, Al, Ni, Pd oder Cu aufweisen. Bei einer bevorzugten Ausgestaltung weist die thermische Anschlussschicht das gleiche Material wie die Rückseitenkontakte auf.In one embodiment of the optoelectronic semiconductor chip, an electrically insulating layer is arranged between the thermal connection layer and the mirror layer. In this way, the thermal connection layer is electrically isolated from the mirror layer and the semiconductor layer sequence. In this embodiment, the thermal connection layer may in particular comprise an electrically conductive material. Preferably, the thermal connection layer comprises a metal or a metal alloy. The thermal connection layer may in particular comprise Au, Ag, Al, Ni, Pd or Cu. In a preferred embodiment, the thermal connection layer has the same material as the back side contacts.

Gemäß einer Ausgestaltung weist der optoelektronische Halbleiterchip ein Substrat auf, wobei das Substrat an einer der Spiegelschicht gegenüberliegenden Seite der Halbleiterschichtenfolge angeordnet ist. Bei dem Substrat kann es sich insbesondere um ein Epitaxie-Substrat handeln, auf das die Halbleiterschichtenfolge epitaktisch aufgewachsen ist. Bei dieser Ausgestaltung ist die Strahlungsaustrittsfläche des optoelektronischen Halbleiterchips vorteilhaft eine von der Halbleiterschichtenfolge abgewandte Oberfläche des Substrats. Die als Strahlungsaustrittsfläche dienende Oberfläche des Substrats kann beispielsweise mit einer Aufrauung oder einer Auskoppelstruktur versehen sein, um die Strahlungsauskopplung aus dem optoelektronischen Halbleiterchip weiter zu verbessern.According to one embodiment, the optoelectronic semiconductor chip has a substrate, wherein the substrate is arranged on a side of the semiconductor layer sequence opposite the mirror layer. The substrate may in particular be an epitaxial substrate on which the semiconductor layer sequence has grown epitaxially. In this embodiment, the radiation exit surface of the optoelectronic semiconductor chip is advantageously a surface of the substrate which is remote from the semiconductor layer sequence. The surface of the substrate serving as a radiation exit surface can be provided, for example, with a roughening or a decoupling structure in order to further improve the radiation decoupling from the optoelectronic semiconductor chip.

Der optoelektronische Halbleiterchip ist insbesondere als so genannter Flip-Chip ausgeführt, der in Bezug auf die Wachstumsrichtung der Halbleiterschichtenfolge mit der Oberseite nach unten montierbar ist. Die zuerst auf das Epitaxie-Substrat aufgewachsene Halbleiterschicht ist also der Strahlungsaustrittsfläche benachbart und die zuletzt aufgewachsene Halbleiterschicht ist der Spiegelschicht an einer der Strahlungsaustrittsfläche gegenüberliegenden Rückseite des Halbleiterchips benachbart. Die Halbleiterbereiche der Halbleiterschichtenfolge sind bevorzugt derart angeordnet, dass der n-Typ-Halbleiterbereich der Strahlungsaustrittsfläche und der p-Typ-Halbleiterbereich der Spiegelschicht zugewandt ist.The optoelectronic semiconductor chip is designed in particular as a so-called flip-chip, which is mountable with respect to the growth direction of the semiconductor layer sequence with the top down. The first grown on the epitaxial substrate semiconductor layer is thus adjacent to the radiation exit surface and the last grown semiconductor layer is the mirror layer adjacent to one of the radiation exit surface opposite back of the semiconductor chip. The semiconductor regions of the semiconductor layer sequence are preferably arranged such that the n-type semiconductor region faces the radiation exit surface and the p-type semiconductor region faces the mirror layer.

Das Substrat des optoelektronischen Halbleiterchips weist vorteilhaft ein Material auf, das für die von der aktiven Schicht emittierte Strahlung transparent ist. Das transparente Substrat kann zum Beispiel Saphir, SiC oder, im Fall eines im infraroten Spektralbereich emittierenden Halbleiterchips, Silizium aufweisen.The substrate of the optoelectronic semiconductor chip advantageously has a material that is transparent to the radiation emitted by the active layer. The transparent substrate may comprise, for example, sapphire, SiC or, in the case of a semiconductor chip emitting in the infrared spectral range, silicon.

Bei einer alternativen Ausgestaltung des optoelektronischen Halbleiterchips ist das Substrat von der Halbleiterschichtenfolge abgelöst. Bei dieser Ausgestaltung handelt es sich um einen so genannten Dünnfilm-Halbleiterchip.In an alternative embodiment of the optoelectronic semiconductor chip, the substrate is detached from the semiconductor layer sequence. This embodiment is a so-called thin-film semiconductor chip.

Der erste und der zweite elektrische Kontakt sind zur elektrischen Kontaktierung des Halbleiterchips vorgesehen. Insbesondere ist der erste elektrische Kontakt an den ersten Halbleiterbereich angeschlossen und der zweite elektrische Kontakt an den zweiten Halbleiterbereich angeschlossen.The first and the second electrical contact are provided for making electrical contact with the semiconductor chip. In particular, the first electrical contact is connected to the first semiconductor region and the second electrical contact is connected to the second semiconductor region.

Gemäß einer bevorzugten Ausgestaltung ist die Spiegelschicht elektrisch leitend, wobei die Spiegelschicht an den ersten Halbleiterbereich angrenzt, und der erste elektrische Kontakt elektrisch leitend mit der Spiegelschicht verbunden ist. Die Spiegelschicht weist vorzugsweise Silber oder Aluminium auf. Silber und Aluminium zeichnen sich vorteilhaft sowohl durch eine hohe elektrische Leitfähigkeit als auch eine hohe Reflektivität aus.According to a preferred embodiment, the mirror layer is electrically conductive, wherein the mirror layer is adjacent to the first semiconductor region, and the first electrical contact is electrically conductively connected to the mirror layer. The mirror layer preferably comprises silver or aluminum. Silver and aluminum are characterized by both high electrical conductivity and high reflectivity.

Der zweite elektrische Kontakt ist vorzugsweise mittels mindestens einer Durchkontaktierung, die durch die Spiegelschicht und die Halbleiterschichtenfolge hindurchgeführt ist, mit dem zweiten Halbleiterbereich elektrisch leitend verbunden. Auf diese Weise wird der der Strahlungsaustrittsfläche benachbarte zweite Halbleiterbereich elektrisch an den zweiten elektrischen Kontakt angeschlossen, ohne dass Kontakte im Bereich der Strahlungsaustrittsfläche oder der Seitenflächen des optoelektronischen Halbleiterchips notwendig sind. Im Bereich des Durchbruchs ist die Durchkontaktierung mittels einer elektrisch isolierenden Schicht von der Spiegelschicht und den Halbleiterschichten isoliert.The second electrical contact is preferably electrically conductively connected to the second semiconductor region by means of at least one via, which is passed through the mirror layer and the semiconductor layer sequence. In this way, the second semiconductor region adjacent to the radiation exit surface is electrically connected to the second electrical contact without the need for contacts in the region of the radiation exit surface or the side surfaces of the optoelectronic semiconductor chip. In the region of the breakdown, the plated-through hole is insulated from the mirror layer and the semiconductor layers by means of an electrically insulating layer.

Bei einer Ausgestaltung des optoelektronischen Halbleiterchips ist zwischen der thermischen Anschlussschicht und der Halbleiterschichtenfolge ein Chipträger angeordnet. Der Chipträger ist vorzugsweise zwischen der elektrisch isolierenden Schicht, welche die thermische Anschlussschicht von der Halbleiterschichtenfolge isoliert, und der Spiegelschicht angeordnet. In one configuration of the optoelectronic semiconductor chip, a chip carrier is arranged between the thermal connection layer and the semiconductor layer sequence. The chip carrier is preferably arranged between the electrically insulating layer, which isolates the thermal connection layer from the semiconductor layer sequence, and the mirror layer.

Bei dem Chipträger handelt es sich insbesondere nicht um das Aufwachssubstrat des optoelektronischen Halbleiterchips. Vielmehr weist der optoelektronische Halbleiterchip bei der Ausgestaltung mit einem Chipträger vorzugsweise kein Aufwachssubstrat auf. Das Aufwachssubstrat kann beispielsweise mittels eines geeigneten Verfahrens wie beispielsweise Laser-Lift-Off von der Halbleiterschichtenfolge abgetrennt sein. Der Chipträger muss vorteilhaft nicht zum epitaktischen Aufwachsen der Halbleiterschichtenfolge geeignet sein, so dass die Materialauswahl für den Chipträger nicht dadurch eingeschränkt ist. Insbesondere kann für den Chipträger ein thermisch gut leitendes Material ausgewählt werden, um eine gute Wärmeleitung zwischen der der Halbleiterschichtenfolge und der thermischen Anschlussschicht zu erzielen. Der Chipträger ist vorzugsweise thermisch und elektrisch leitfähig. Der Chipträger kann beispielsweise dotiertes Silizium, Germanium, ein Metall oder eine Metalllegierung aufweisen. In particular, the chip carrier is not the growth substrate of the optoelectronic semiconductor chip. Rather, in the embodiment with a chip carrier, the optoelectronic semiconductor chip preferably has no growth substrate. The growth substrate may be, for example, by a suitable method such as Laser lift-off to be separated from the semiconductor layer sequence. The chip carrier advantageously does not have to be suitable for the epitaxial growth of the semiconductor layer sequence, so that the material selection for the chip carrier is not restricted thereby. In particular, a thermally highly conductive material can be selected for the chip carrier in order to achieve a good heat conduction between the semiconductor layer sequence and the thermal connection layer. The chip carrier is preferably thermally and electrically conductive. The chip carrier may comprise, for example, doped silicon, germanium, a metal or a metal alloy.

Bei einer bevorzugten Ausgestaltung des optoelektronischen Halbleiterchips sind Seitenflächen des Halbleiterchips sowie Bereiche der Rückseite des Halbleiterchips, die nicht von der thermischen Anschlussschicht oder dem mindestens einen Rückseitenkontakt bedeckt sind, mit einer Vergussmasse bedeckt. Vorzugsweise werden die Seitenflächen des Halbleiterchips und die Rückseite des Halbleiterchips mit Ausnahme der thermischen Anschlussschicht und des einen oder der beiden Rückseitenkontakte vollständig von der Vergussmasse umschlossen. Die Vergussmasse bildet auf diese Weise vorteilhaft ein kompaktes Gehäuse für den optoelektronischen Halbleiterchip aus.In a preferred embodiment of the optoelectronic semiconductor chip, side surfaces of the semiconductor chip as well as regions of the back side of the semiconductor chip which are not covered by the thermal connection layer or the at least one backside contact are covered with a potting compound. Preferably, the side surfaces of the semiconductor chip and the backside of the semiconductor chip, with the exception of the thermal connection layer and the one or the two backside contacts, are completely enclosed by the potting compound. The potting compound advantageously forms a compact housing for the optoelectronic semiconductor chip in this way.

Die Vergussmasse kann insbesondere einen Epoxidharz oder Silikon aufweisen. Besonders bevorzugt enthält die Vergussmasse lichtreflektierende Partikel wie beispielsweise TiO₂-Partikel. Auf diese Weise kann vorteilhaft zumindest ein Teil der in Richtung der Seitenflächen des Halbleiterchips emittierten Strahlung zur Strahlungsaustrittsfläche hin umgelenkt werden.The potting compound may in particular comprise an epoxy resin or silicone. Particularly preferably, the potting compound contains light-reflecting particles such as TiO ₂ particles. In this way, advantageously at least part of the radiation emitted in the direction of the side surfaces of the semiconductor chip can be deflected towards the radiation exit surface.

Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen im Zusammenhang mit den 1 bis 8 näher erläutert.The invention will be described below with reference to embodiments in connection with 1 to 8th explained in more detail.

Es zeigen:Show it:

1 bis 4 jeweils eine schematische Darstellung eines Querschnitts durch einen optoelektronischen Halbleiterchip gemäß einem Ausführungsbeispiel, und 1 to 4 each a schematic representation of a cross section through an optoelectronic semiconductor chip according to an embodiment, and

5 bis 8 jeweils einen optoelektronischen Halbleiterchip gemäß einem Ausführungsbeispiel in einer schematischen Ansicht von unten. 5 to 8th in each case an optoelectronic semiconductor chip according to an embodiment in a schematic view from below.

Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.Identical or equivalent components are each provided with the same reference numerals in the figures. The components shown and the size ratios of the components with each other are not to be considered as true to scale.

Das in 1 dargestellte Ausführungsbeispiel des optoelektronischen Halbleiterchips 10 weist eine Halbleiterschichtenfolge 20 auf. Die Halbleiterschichtenfolge 20 des optoelektronischen Halbleiterchips 10 basiert vorzugsweise auf einem III-V-Verbindungshalbleitermaterial, insbesondere auf einem Arsenid-, Nitrid- oder Phosphid-Verbindungshalbleitermaterial. Beispielsweise kann die Halbleiterschichtenfolge 20 In_xAl_yGa_1-x-yN, In_xAl_yGa_1-x-yP oder In_xAl_yGa_1-x-yAs, jeweils mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, enthalten. Dabei muss das III-V-Verbindungshalbleitermaterial nicht zwingend eine mathematisch exakte Zusammensetzung nach einer der obigen Formeln aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhalten obige Formeln jedoch nur die wesentlichen Bestandteile des Kristallgitters, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.This in 1 illustrated embodiment of the optoelectronic semiconductor chip 10 has a semiconductor layer sequence 20 on. The semiconductor layer sequence 20 of the optoelectronic semiconductor chip 10 is preferably based on a III-V compound semiconductor material, in particular on an arsenide, nitride or phosphide compound semiconductor material. For example, the semiconductor layer sequence 20 In _x Al _y Ga _1-xy N, In _x Al _y Ga _1-xy P or In _x Al _y Ga _1-xy As, each with 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 and x + y ≤ 1, contain. In this case, the III-V compound semiconductor material does not necessarily have to have a mathematically exact composition according to one of the above formulas. Rather, it may include one or more dopants as well as additional ingredients that do not substantially alter the physical properties of the material. For the sake of simplicity, however, the above formulas contain only the essential constituents of the crystal lattice, even if these may be partially replaced by small amounts of other substances.

Der optoelektronische Halbleiterchip 10 weist ein Substrat 1 auf, auf dem die Halbleiterschichtenfolge 20 insbesondere epitaktisch aufgewachsen sein kann. Die Halbleiterschichtenfolge 20 umfasst einen ersten Halbleiterbereich 3 eines ersten Leitungstyps, einen zweiten Halbleiterbereich 5 eines zweiten Leitungstyps und eine zwischen dem ersten Halbleiterbereich 3 und dem zweiten Halbleiterbereich 5 angeordnete aktive Schicht 4. Vorzugsweise ist der erste Halbleiterbereich 3 ein p-Typ-Halbleiterbereich und der zweite Halbleiterbereich 5 ein n-Typ-Halbleiterbereich. Die Bezeichnungen p-Typ-Halbleiterbereich und n-Typ Halbleiterbereich schließen nicht aus, dass darin eine oder mehrere undotierte Schichten enthalten sein können.The optoelectronic semiconductor chip 10 has a substrate 1 on, on which the semiconductor layer sequence 20 in particular epitaxially grown. The semiconductor layer sequence 20 includes a first semiconductor region 3 a first conductivity type, a second semiconductor region 5 of a second conductivity type and one between the first semiconductor region 3 and the second semiconductor region 5 arranged active layer 4 , Preferably, the first semiconductor region 3 a p-type semiconductor region and the second semiconductor region 5 an n-type semiconductor region. The terms p-type semiconductor region and n-type semiconductor region do not exclude that one or more undoped layers may be contained therein.

Die aktive Schicht 4 ist jeweils eine zur Emission von Strahlung geeignete aktive Schicht 4. Die aktive Schicht 4 kann zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein. Zwischen dem Substrat 1 und dem zweiten Halbleiterbereich 5 können eine oder mehrere Pufferschichten 2 angeordnet sein.The active layer 4 is in each case an active layer suitable for the emission of radiation 4 , The active layer 4 For example, it may be formed as a pn junction, a double heterostructure, a single quantum well structure, or a multiple quantum well structure. Between the substrate 1 and the second semiconductor region 5 can have one or more buffer layers 2 be arranged.

Die Strahlungsaustrittsfläche 13 des optoelektronischen Halbleiterchips 10 ist durch eine von der Halbleiterschichtenfolge 20 abgewandte Oberfläche des Substrats 1 gebildet. Der optoelektronische Halbleiterchip 10 emittiert also insbesondere Strahlung durch das Substrat 1. Das Substrat 1 ist daher vorteilhaft ein transparentes Substrat, das insbesondere Silizium, Siliziumkarbid oder Saphir aufweisen kann. The radiation exit surface 13 of the optoelectronic semiconductor chip 10 is by one of the semiconductor layer sequence 20 remote surface of the substrate 1 educated. The optoelectronic semiconductor chip 10 in particular emits radiation through the substrate 1 , The substrate 1 is therefore advantageous a transparent substrate, which may in particular comprise silicon, silicon carbide or sapphire.

In der Halbleiterschichtenfolge 20 sind die Halbleiterschichten in Strahlrichtung gesehen entgegengesetzt zur ursprünglichen Wachstumsrichtung angeordnet, wobei in der von der Spiegelschicht 6 zur Strahlungsaustrittsfläche 13 zeigenden Strahlrichtung der erste Halbleiterbereich 3, der vorzugsweise ein p-Typ-Halbleiterbereich ist, die aktive Schicht 4 und der zweite Halbleiterbereich 5, der vorzugsweise ein n-Typ-Halbleiterbereich ist, aufeinander folgen. Die Reihenfolge der Halbleiterbereiche in der Strahlrichtung ist daher umgekehrt zu der Reihenfolge beim epitaktischen Wachstum, bei dem üblicherweise zunächst der n-Typ-Halbleiterbereich 5, dann die aktive Schicht 4 und danach der p-Typ-Halbleiterbereich 3 aufgewachsen werden.In the semiconductor layer sequence 20 the semiconductor layers are seen in the beam direction opposite to the original growth direction arranged, in which of the mirror layer 6 to the radiation exit surface 13 pointing beam direction of the first semiconductor region 3 , which is preferably a p-type semiconductor region, the active layer 4 and the second semiconductor region 5 , which is preferably an n-type semiconductor region, follow each other. The order of the semiconductor regions in the beam direction is therefore inverse to the order of epitaxial growth, usually the n-type semiconductor region at first 5 , then the active layer 4 and then the p-type semiconductor region 3 to be raised.

An einer der Strahlungsaustrittsfläche 13 gegenüberliegenden Seite der Halbleiterschichtenfolge 20 ist eine Spiegelschicht 6 angeordnet. Durch die Spiegelschicht 6 wird von der aktiven Schicht 4 emittierte Strahlung, welche zu einer der Strahlungsaustrittsfläche 13 gegenüberliegenden Rückseite des Halbleiterchips 10 emittiert wird, in Richtung der Strahlungsaustrittsfläche 13 reflektiert. Dadurch wird die Strahlungsausbeute des optoelektronischen Halbleiterchips 10 weiter erhöht. Die Spiegelschicht 6 ist vorzugsweise aus einem elektrisch leitfähigen Material gebildet. Insbesondere kann die Spiegelschicht 6 ein Metall oder eine Metalllegierung enthalten. Bevorzugt enthält die Spiegelschicht Aluminium, Silber, Gold oder Platin oder besteht daraus. Diese Materialien zeichnen sich zum einen durch eine gute elektrische Leitfähigkeit und zum anderen durch eine hohe Reflektivität aus.At one of the radiation exit surface 13 opposite side of the semiconductor layer sequence 20 is a mirror layer 6 arranged. Through the mirror layer 6 is from the active layer 4 emitted radiation, which to one of the radiation exit surface 13 opposite back side of the semiconductor chip 10 is emitted, in the direction of the radiation exit surface 13 reflected. As a result, the radiation yield of the optoelectronic semiconductor chip 10 further increased. The mirror layer 6 is preferably formed of an electrically conductive material. In particular, the mirror layer 6 contain a metal or a metal alloy. The mirror layer preferably contains or consists of aluminum, silver, gold or platinum. These materials are characterized on the one hand by a good electrical conductivity and on the other hand by a high reflectivity.

Zur elektrischen Kontaktierung des optoelektronischen Halbleiterchips 10 sind an einer von der Halbleiterschichtenfolge 20 abgewandten Seite der Spiegelschicht 6 ein erster elektrischer Kontakt 11 und ein zweiter elektrischer Kontakt 12 angeordnet. Die elektrischen Kontakte 11, 12 des optoelektronischen Halbleiterchips 10 sind jeweils Rückseitenkontakte, die an einer der Strahlungsaustrittsfläche 13 gegenüberliegenden Rückseite des Halbleiterchips 10 angeordnet sind. Die Strahlungsaustrittsfläche 13 ist daher vorteilhaft frei von elektrischen Kontaktschichten. Die als Strahlungsaustrittsfläche 13 dienende Oberfläche des Substrats 1, die von der Halbleiterschichtenfolge 20 abgewandt ist, kann beispielsweise mit einer Aufrauung, einer Auskoppelstruktur oder einer Antireflexionsbeschichtung versehen sein.For electrical contacting of the optoelectronic semiconductor chip 10 are at one of the semiconductor layer sequence 20 opposite side of the mirror layer 6 a first electrical contact 11 and a second electrical contact 12 arranged. The electrical contacts 11 . 12 of the optoelectronic semiconductor chip 10 are each backside contacts, which at one of the radiation exit surface 13 opposite back side of the semiconductor chip 10 are arranged. The radiation exit surface 13 is therefore advantageously free of electrical contact layers. The as a radiation exit surface 13 serving surface of the substrate 1 derived from the semiconductor layer sequence 20 is facing away, for example, may be provided with a roughening, a coupling-out structure or an anti-reflection coating.

Der erste elektrische Kontakt 11 ist mit dem ersten Halbleiterbereich 3 elektrisch leitend verbunden. Dies kann beispielsweise dadurch erfolgen, dass die Spiegelschicht 6 an den ersten Halbleiterbereich 3 angrenzt und der erste elektrische Kontakt 11 mit der Spiegelschicht 6 elektrisch leitend verbunden ist, beispielsweise an die Spiegelschicht 6 angrenzt. The first electrical contact 11 is with the first semiconductor region 3 electrically connected. This can be done, for example, that the mirror layer 6 to the first semiconductor region 3 adjoins and the first electrical contact 11 with the mirror layer 6 electrically connected, for example, to the mirror layer 6 borders.

Der zweite elektrische Kontakt 12 ist mit dem zweiten Halbleiterbereich 5 elektrisch leitend verbunden. Dies kann insbesondere derart erfolgen, dass der zweite elektrische Kontakt 12 mittels einer Durchkontaktierung 15, die durch die Spiegelschicht 6 und die Halbleiterschichtenfolge 20 bis in den zweiten Halbleiterbereich 5 geführt ist, mit dem zweiten Halbleiterbereich 5 elektrisch leitend verbunden ist. Die Durchkontaktierung 15 ist mit elektrisch isolierenden Schichten 14 von der Spiegelschicht 6 und den übrigen Halbleiterschichten der Halbleiterschichtenfolge 20 elektrisch isoliert. An der von der Halbleiterschichtenfolge 20 abgewandten Seite der Spiegelschicht 6 ist eine elektrisch isolierende Schicht 8 vorgesehen, um den zweiten elektrischen Kontakt 12 von der Spiegelschicht 6 zu isolieren. The second electrical contact 12 is with the second semiconductor region 5 electrically connected. This can be done in particular such that the second electrical contact 12 by means of a via 15 passing through the mirror layer 6 and the semiconductor layer sequence 20 into the second semiconductor region 5 is guided, with the second semiconductor region 5 is electrically connected. The via 15 is with electrically insulating layers 14 from the mirror layer 6 and the remaining semiconductor layers of the semiconductor layer sequence 20 electrically isolated. At the of the semiconductor layer sequence 20 opposite side of the mirror layer 6 is an electrically insulating layer 8th provided to the second electrical contact 12 from the mirror layer 6 to isolate.

Weiterhin enthält der optoelektronische Halbleiterchip 10 vorteilhaft mindestens eine thermische Anschlussschicht 9, die an einer von der Strahlungsaustrittsfläche 13 abgewandten Seite der Spiegelschicht 6 angeordnet ist. Die thermische Anschlussschicht 9 ist elektrisch von der Halbleiterschichtenfolge 20 isoliert. Dies kann insbesondere durch eine zwischen der thermischen Anschlussschicht 9 und der Spiegelschicht 6 angeordnete elektrisch isolierende Schicht 8 erfolgen. Die elektrisch isolierende Schicht kann gleichzeitig dazu vorgesehen sein, den zweiten elektrischen Kontakt 12 elektrisch von der Spiegelschicht 6 zu isolieren. Die thermische Anschlussschicht 9 kann wie die beiden elektrischen Rückseitenkontakte 11, 12 aus einem thermisch und elektrisch leitfähigen Material wie beispielsweise einem Metall oder einer Metalllegierung bestehen. Furthermore, the optoelectronic semiconductor chip contains 10 advantageously at least one thermal connection layer 9 at one of the radiation exit surface 13 opposite side of the mirror layer 6 is arranged. The thermal connection layer 9 is electrically from the semiconductor layer sequence 20 isolated. This can in particular by a between the thermal connection layer 9 and the mirror layer 6 arranged electrically insulating layer 8th respectively. The electrically insulating layer may be simultaneously provided for the second electrical contact 12 electrically from the mirror layer 6 to isolate. The thermal connection layer 9 can be like the two back electrical contacts 11 . 12 consist of a thermally and electrically conductive material such as a metal or a metal alloy.

Im Gegensatz zu den elektrischen Kontakten 11, 12 dient die thermische Anschlussschicht 9 aber nicht zur elektrischen Kontaktierung des Halbleiterchips 10, sondern ausschließlich zur thermischen Kontaktierung, das heißt zur Abfuhr der Wärme, die beim Betrieb des optoelektronischen Halbleiterchips 10 erzeugt wird.Unlike the electrical contacts 11 . 12 serves the thermal connection layer 9 but not for electrical contacting of the semiconductor chip 10 , but only for the thermal contact, that is, for the removal of heat during operation of the optoelectronic semiconductor chip 10 is produced.

Die von der Halbleiterschichtenfolge 20 abgewandten Anschlussflächen der elektrischen Kontakte 11, 12 und der thermischen Anschlussschicht 9 sind vorzugsweise in einer Ebene angeordnet, die eine Montagefläche des Halbleiterchips 10 ausbilden. An der Montagefläche kann der Halbleiterchip 10 beispielsweise auf eine Leiterplatte montiert werden. Insbesondere ist es auch möglich, dass der Halbleiterchip 10 an der Montagefläche auf eine Wärmesenke montiert wird.The of the semiconductor layer sequence 20 remote connection surfaces of the electrical contacts 11 . 12 and the thermal connection layer 9 are preferably arranged in a plane which is a mounting surface of the semiconductor chip 10 form. On the mounting surface of the semiconductor chip 10 For example, be mounted on a circuit board. In particular, it is also possible that the semiconductor chip 10 mounted on a heat sink on the mounting surface.

Um eine besonders gute Wärmeabfuhr von dem optoelektronischen Halbleiterchip 10 zu erzielen, weist die thermische Anschlussschicht 9 vorzugsweise eine größere Anschlussfläche als der erste und/oder der zweite elektrische Kontakt 11, 12 auf. Die Anschlussfläche der thermischen Anschlussschicht ist vorteilhaft mindestens zweimal, mindesten dreimal oder sogar mindestens fünfmal so groß wie die Anschlussflächen der elektrischen Kontakte 11, 12.To a particularly good heat dissipation from the optoelectronic semiconductor chip 10 to achieve, the thermal connection layer 9 preferably a larger pad than the first and / or the second electrical contact 11 . 12 on. The connecting surface of the thermal connection layer is advantageously at least twice, at least three times or even at least five times as large as the pads of the electrical contacts 11 . 12 ,

Der optoelektronische Halbleiterchip 10 ist vorteilhaft oberflächenmontierbar. Der optoelektronische Halbleiterchip 10 kann insbesondere derart montiert werden, dass das Substrat 1 nach oben zeigt und somit die Strahlungsrichtung entgegengesetzt zur Wachstumsrichtung der Halbleiterschichtenfolge 20 ist. Ein derartiger optoelektronischer Halbleiterchip 10 wird auch als Flip-Chip bezeichnet.The optoelectronic semiconductor chip 10 is advantageously surface mountable. The optoelectronic semiconductor chip 10 In particular, it can be mounted such that the substrate 1 points upward and thus the radiation direction opposite to the direction of growth of the semiconductor layer sequence 20 is. Such an optoelectronic semiconductor chip 10 is also referred to as a flip-chip.

Das in 2 dargestellte Ausführungsbeispiel des optoelektronischen Halbleiterchips unterscheidet sich von dem in 1 dargestellten Ausführungsbeispiel dadurch, dass der optoelektronische Halbleiterchip 10 eine Halbleiterschichtenfolge 20 aufweist, die zwei aktive Bereiche 21, 22 enthält. Die beiden aktiven Bereiche 21, 22 weisen jeweils einen ersten Halbleiterbereich 3 eines ersten Leitungstyps, einen zweiten Halbleiterbereich 5 eines zweiten Leitungstyps und eine dazwischen angeordnete aktive Schicht 4 auf. This in 2 illustrated embodiment of the optoelectronic semiconductor chip differs from that in 1 illustrated embodiment in that the optoelectronic semiconductor chip 10 a semiconductor layer sequence 20 which has two active areas 21 . 22 contains. The two active areas 21 . 22 each have a first semiconductor region 3 a first conductivity type, a second semiconductor region 5 of a second conductivity type and an active layer interposed therebetween 4 on.

Die beiden aktiven Bereiche 21, 22 sind mittels eines Tunnelübergangs 7 in Reihe geschaltet. Der erste elektrische Kontakt 11 ist mit dem ersten Halbleiterbereich 3 des der Spiegelschicht 6 am nächsten liegenden aktiven Bereichs 21 verbunden. Dies kann beispielsweise dadurch erfolgen, dass die Spiegelschicht 6 an den ersten Halbleiterbereich 3 des aktiven Bereichs 21 angrenzt und der erste elektrische Kontakt 11 mit der Spiegelschicht 6 elektrisch leitend verbunden ist, beispielsweise an die Spiegelschicht 6 angrenzt. The two active areas 21 . 22 are by means of a tunnel junction 7 connected in series. The first electrical contact 11 is with the first semiconductor region 3 that of the mirror layer 6 nearest active area 21 connected. This can be done, for example, that the mirror layer 6 to the first semiconductor region 3 of the active area 21 adjoins and the first electrical contact 11 with the mirror layer 6 electrically connected, for example, to the mirror layer 6 borders.

Der zweite elektrische Kontakt 12 ist mit dem zweiten Halbleiterbereich 5 des der Strahlungsaustrittsfläche 13 am nächsten liegenden aktiven Bereichs 22 elektrisch leitend verbunden. Dies kann insbesondere derart erfolgen, dass der zweite elektrische Kontakt 12 mittels einer Durchkontaktierung 15, die durch die Spiegelschicht 6 und die Halbleiterschichtenfolge 20 bis in den zweiten Halbleiterbereich 5 des der Strahlungsaustrittsfläche 13 benachbarten aktiven Bereichs 22 geführt ist, mit diesem zweiten Halbleiterbereich 5 elektrisch leitend verbunden ist. Die Durchkontaktierung 15 ist mit elektrisch isolierenden Schichten 14 von der Spiegelschicht 6 und den übrigen Halbleiterschichten der Halbleiterschichtenfolge 20 elektrisch isoliert. An der von der Halbleiterschichtenfolge 20 abgewandten Seite der Spiegelschicht 6 ist eine elektrisch isolierende Schicht 8 vorgesehen, um den zweiten elektrischen Kontakt 12 und die thermische Anschlussschicht 9 von der Spiegelschicht 6 zu isolieren. The second electrical contact 12 is with the second semiconductor region 5 of the radiation exit surface 13 nearest active area 22 electrically connected. This can be done in particular such that the second electrical contact 12 by means of a via 15 passing through the mirror layer 6 and the semiconductor layer sequence 20 into the second semiconductor region 5 of the radiation exit surface 13 adjacent active area 22 is guided, with this second semiconductor region 5 is electrically connected. The via 15 is with electrically insulating layers 14 from the mirror layer 6 and the remaining semiconductor layers of the semiconductor layer sequence 20 electrically isolated. At the of the semiconductor layer sequence 20 opposite side of the mirror layer 6 is an electrically insulating layer 8th provided to the second electrical contact 12 and the thermal connection layer 9 from the mirror layer 6 to isolate.

Auf diese Weise werden mittels des ersten elektrischen Kontakts 11 und des zweiten elektrischen Kontakts 12 ein der Spiegelschicht 6 am nächsten liegender Halbleiterbereich 3 und ein der Strahlungsaustrittsfläche 13 am nächsten liegender Halbleiterbereich 5 elektrisch angeschlossen. Auf diese Weise werden die aktiven Bereiche 21, 22 insbesondere in Reihe geschaltet. Dadurch, dass der optoelektronische Halbleiterchip 10 mehrere in Reihe geschaltete aktive Bereiche 21, 22 aufweist, wird mit dem optoelektronischen Halbleiterchip 10 vorteilhaft ein höherer Lichtstrom erzielt als mit einem vergleichbaren Halbleiterchip mit gleicher Fläche. Der optoelektronische Halbleiterchip 10 kann daher insbesondere in Lichtquellen eingesetzt werden, die einen hohen Lichtstrom erfordern, insbesondere in Projektoren oder Scheinwerfern.In this way, by means of the first electrical contact 11 and the second electrical contact 12 one of the mirror layer 6 nearest semiconductor region 3 and one of the radiation exit surface 13 nearest semiconductor region 5 electrically connected. In this way, the active areas become 21 . 22 in particular connected in series. Due to the fact that the optoelectronic semiconductor chip 10 several active areas connected in series 21 . 22 has, with the optoelectronic semiconductor chip 10 advantageously achieves a higher luminous flux than with a comparable semiconductor chip with the same area. The optoelectronic semiconductor chip 10 can therefore be used in particular in light sources that require a high luminous flux, especially in projectors or headlamps.

Hinsichtlich der weiteren Ausgestaltungen entspricht der optoelektronische Halbleiterchip 10 dem ersten Ausführungsbeispiel. With regard to the further embodiments, the optoelectronic semiconductor chip corresponds 10 the first embodiment.

Bei dem Ausführungsbeispiel mit zwei strahlungsemittierenden aktiven Schichten 4 ist es besonders vorteilhaft, dass die beim Betrieb erzeugte Wärme über die thermische Anschlussschicht 9 abgeführt wird, da beim Betrieb mehr Wärme erzeugt wird als bei einem vergleichbaren Halbleiterchip mit nur einer strahlungsemittierenden aktiven Schicht 4.In the embodiment with two radiation-emitting active layers 4 it is particularly advantageous that the heat generated during operation via the thermal connection layer 9 is dissipated, since during operation more heat is generated than in a comparable semiconductor chip with only one radiation-emitting active layer 4 ,

In 3 ist ein weiteres Ausführungsbeispiel des optoelektronischen Halbleiterchips 10 dargestellt. Bei diesem Ausführungsbeispiel ist nur der zweite elektrische Kontakt 12 als Rückseitenkontakt ausgeführt, der an einer von der Halbleiterschichtenfolge 20 abgewandten Seite der Spiegelschicht 6 angeordnet ist. Die Halbleiterschichtenfolge 20 weist eine Mesastruktur auf, die beispielsweise mittels eines Ätzprozesses erzeugt werden kann. Der erste elektrische Kontakt 11 ist neben der Mesastruktur auf angeordnet und grenzt an die Spiegelschicht 6 an. Der erste elektrische Kontakt 11 ist über die Spiegelschicht 6 mit dem ersten Halbleiterbereich 3 der Halbleiterschichtenfolge 20 verbunden.In 3 is another embodiment of the optoelectronic semiconductor chip 10 shown. In this embodiment, only the second electrical contact 12 executed as a backside contact, which at one of the semiconductor layer sequence 20 opposite side of the mirror layer 6 is arranged. The semiconductor layer sequence 20 has a mesa structure that can be generated, for example, by means of an etching process. The first electrical contact 11 is located next to the mesa structure on and adjacent to the mirror layer 6 at. The first electrical contact 11 is over the mirror layer 6 with the first semiconductor region 3 the semiconductor layer sequence 20 connected.

Weiterhin ist bei dem Ausführungsbeispiel der 3 das Aufwachssubstrat von der Halbleiterschichtenfolge 20 entfernt worden. Der Halbleiterchip 10 weist an einer der Strahlungsaustrittsfläche 13 gegenüberliegenden Rückseite einen elektrisch leitfähiger Chipträger 17 auf, der nicht das Aufwachsubstrat der Halbleiterschichtenfolge ist. Das Material des Chipträgers 17 muss daher keine an die Halbleiterschichtenfolge 20 angepasste Gitterstruktur aufweisen und muss insbesondere auch nicht für die emittierte Strahlung transparent sein. Vielmehr kann für den Chipträgers 17 ein Material ausgewählt werden, dass sich durch eine gute thermische und elektrische Leitfähigkeit auszeichnet. Der elektrisch leitfähige Chipträger 17 kann zum Beispiel dotiertes Silizium, Germanium, ein Metall oder eine Metalllegierung aufweisen. Furthermore, in the embodiment of the 3 the growth substrate of the semiconductor layer sequence 20 been removed. The semiconductor chip 10 points at one of the radiation exit surface 13 opposite back an electrically conductive chip carrier 17 which is not the growth substrate of the semiconductor layer sequence. The material of the chip carrier 17 therefore does not have to be connected to the semiconductor layer sequence 20 have adapted lattice structure and in particular must not be transparent to the emitted radiation. Rather, for the chip carrier 17 a material can be selected that is characterized by good thermal and electrical conductivity. The electrically conductive chip carrier 17 For example, it may comprise doped silicon, germanium, a metal or a metal alloy.

Der elektrisch leitfähige Chipträger 17 ist zwischen dem zweiten elektrischen Kontakt 12 und der elektrisch isolierenden Schicht 8 angeordnet. Der zweite elektrische Kontakt 12 grenzt an den Chipträger 17 an und ist auf diese Weise elektrisch leitend mit dem Chipträger 17 verbunden. Mittels einer Durchkontaktierung 15, die ausgehend von dem Chipträger durch die elektrisch isolierende Schicht 8, die Spiegelschicht 6 und die Halbleiterschichtenfolge 20 bis in den zweiten Halbleiterbereich 5 geführt ist, ist der zweite elektrische Kontakt 12 mit dem zweiten Halbleiterbereich 5 elektrisch leitend verbunden. The electrically conductive chip carrier 17 is between the second electrical contact 12 and the electrically insulating layer 8th arranged. The second electrical contact 12 adjoins the chip carrier 17 and is in this way electrically conductive with the chip carrier 17 connected. By means of a via 15 starting from the chip carrier through the electrically insulating layer 8th , the mirror layer 6 and the semiconductor layer sequence 20 into the second semiconductor region 5 is guided, is the second electrical contact 12 with the second semiconductor region 5 electrically connected.

Die thermische Anschlussschicht 9 und der zweite elektrische Kontakt 12 sind an der Rückseite des Halbleiterchips 10 angeordnet und bilden eine Montagefläche des Halbleiterchips 10 aus. Die thermische Anschlussschicht 9 ist mittels einer weiteren elektrisch isolierenden Schicht 18 von dem elektrisch leitfähigen Chipträger 17 isoliert.The thermal connection layer 9 and the second electrical contact 12 are at the back of the semiconductor chip 10 arranged and form a mounting surface of the semiconductor chip 10 out. The thermal connection layer 9 is by means of another electrically insulating layer 18 from the electrically conductive chip carrier 17 isolated.

In 4 ist ein weiteres Ausführungsbeispiel des optoelektronischen Halbleiterchips 10 dargestellt. Der Schichtaufbau des optoelektronischen Halbleiterchips 10 entspricht dem in 1 dargestellten Ausführungsbeispiel. Insbesondere weist der optoelektronische Halbleiterchip 10 an einer der Strahlungsaustrittsfläche 13 gegenüberliegenden Rückseite zwei elektrische Anschlusskontakte 11, 12 und die thermische Anschlussschicht 9 auf.In 4 is another embodiment of the optoelectronic semiconductor chip 10 shown. The layer structure of the optoelectronic semiconductor chip 10 corresponds to the in 1 illustrated embodiment. In particular, the optoelectronic semiconductor chip 10 at one of the radiation exit surface 13 opposite rear two electrical connection contacts 11 . 12 and the thermal connection layer 9 on.

Bei dem Ausführungsbeispiel der 4 sind die Seitenflächen 23, 24 des Halbleiterchips 10 und nicht von der thermischen Anschlussschicht 9 oder den elektrischen Kontakten 11, 12 bedeckte Bereiche an der Rückseite des Halbleiterchips 10 mit einer Vergussmasse 19 bedeckt. An der Rückseite des Halbleiterchips 10 liegen die elektrischen Kontakte 11, 12 und die thermische Anschlussschicht 9 frei, so dass der Halbleiterchip 10 dort thermisch und elektrisch angeschlossen werden kann.In the embodiment of the 4 are the side surfaces 23 . 24 of the semiconductor chip 10 and not from the thermal interface layer 9 or the electrical contacts 11 . 12 covered areas on the back side of the semiconductor chip 10 with a potting compound 19 covered. At the back of the semiconductor chip 10 are the electrical contacts 11 . 12 and the thermal connection layer 9 free, leaving the semiconductor chip 10 There can be connected thermally and electrically.

Die Vergussmasse 19 bildet vorteilhaft ein Gehäuse für den optoelektronischen Halbleiterchip 10 aus und schützt diesen insbesondere vor mechanischer Beschädigung und/oder dem Eindringen von Feuchtigkeit. Die Vergussmasse 19 kann insbesondere ein Epoxidharz oder Silikon aufweisen. The potting compound 19 advantageously forms a housing for the optoelectronic semiconductor chip 10 and protects it in particular against mechanical damage and / or the ingress of moisture. The potting compound 19 may in particular comprise an epoxy resin or silicone.

In die Vergussmasse 19 sind vorteilhaft lichtreflektierende Partikel eingebettet, so dass die Vergussmasse 19 reflektierend wirkt. In Richtung der Seitenflächen 23, 24 des Halbleiterchips 10 emittierte Strahlung wird in diesem Fall von der Vergussmasse zurückreflektiert und kann auf diese Weise direkt oder nach einer Reflexion an der Spiegelschicht 6 aus dem Halbleiterchip 10 ausgekoppelt werden.In the potting compound 19 are advantageous light-reflecting particles embedded, so that the potting compound 19 reflective effect. In the direction of the side surfaces 23 . 24 of the semiconductor chip 10 emitted radiation is reflected back in this case from the potting compound and can in this way directly or after reflection at the mirror layer 6 from the semiconductor chip 10 be decoupled.

In den 5 und 6 sind zwei Ausführungsbeispiele von optoelektronischen Halbleiterchips 10 in einer Ansicht von unten dargestellt, die wie das in 3 dargestellte Ausführungsbeispiel an der von der Strahlungsaustrittsfläche 13 abgewandten Rückseite jeweils einen elektrischen Anschlusskontakt 12 und die thermische Anschlussschicht 9 aufweisen. Die thermische Anschlussschicht 9 weist vorteilhaft jeweils eine wesentlich größere Anschlussfläche als der elektrische Kontakt 12 auf. Auf diese Weise kann die im Betrieb erzeugte Wärme vorteilhaft großflächig von dem optoelektronischen Halbleiterchip 10 abgeführt werden.In the 5 and 6 are two embodiments of optoelectronic semiconductor chips 10 in a view from below that looks like the one in 3 illustrated embodiment at the of the radiation exit surface 13 facing away from the back each have an electrical connection contact 12 and the thermal connection layer 9 exhibit. The thermal connection layer 9 Advantageously, each has a much larger pad than the electrical contact 12 on. In this way, the heat generated during operation advantageously over a large area of the optoelectronic semiconductor chip 10 be dissipated.

In den 7 und 8 sind zwei weitere Ausführungsbeispiele von optoelektronischen Halbleiterchips 10 in einer Ansicht von unten dargestellt, die an der Rückseite jeweils zwei elektrische Kontakte 11, 12 sowie die thermische Anschlussschicht 9 aufweisen. Auch bei diesen Ausführungsbeispielen weist die thermische Anschlussschicht 9 vorteilhaft jeweils eine wesentlich größere Anschlussfläche als die beiden elektrischen Kontakte 11, 12 auf.In the 7 and 8th are two further embodiments of optoelectronic semiconductor chips 10 in a view from below, which at the back each have two electrical contacts 11 . 12 as well as the thermal connection layer 9 exhibit. Also in these embodiments, the thermal connection layer 9 each advantageously a much larger pad than the two electrical contacts 11 . 12 on.

Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.The invention is not limited by the description with reference to the embodiments. Rather, the invention encompasses any novel feature as well as any combination of features, including in particular any combination of features in the claims, even if this feature or combination itself is not explicitly stated in the claims or exemplary embodiments.

Claims

Optoelectronic semiconductor chip ( 10 ), comprising: - a semiconductor layer sequence ( 20 ) with a first semiconductor region ( 3 ) of a first conductivity type, a second semiconductor region ( 5 ) of a second conductivity type and between the first semiconductor region ( 3 ) and the second semiconductor region ( 5 ) arranged radiation-emitting active layer ( 4 ), - a radiation exit surface ( 13 ), - a mirror layer ( 6 ), which at one of the radiation exit surface ( 13 ) facing away from the semiconductor layer sequence ( 20 ), - a first and a second electrical contact ( 11 . 12 ), wherein at least one of the electrical contacts ( 11 . 12 ) is a backside contact located at one of the radiation exit surface ( 13 ) facing away from the back of the semiconductor chip ( 10 ), and - at least one thermal connection layer ( 9 ), which at the back of the semiconductor chip ( 10 ), wherein the thermal connection layer ( 9 ) electrically from the semiconductor layer sequence ( 20 ) is isolated.

An optoelectronic semiconductor chip according to claim 1, wherein both the first electrical contact ( 11 ) as well as the second electrical contact ( 12 ) Are rear side contacts which are connected to the rear side of the semiconductor chip ( 10 ) are arranged.

Optoelectronic semiconductor chip according to one of the preceding claims, wherein the at least one backside contact ( 11 . 12 ) and the thermal connection layer ( 9 ) a mounting surface of the semiconductor chip ( 10 ) train.

Optoelectronic semiconductor chip according to one of the preceding claims, wherein the thermal connection layer ( 9 ) has a larger pad than the at least one backside contact ( 11 . 12 ) having.

Optoelectronic semiconductor chip according to claim 4, wherein the connection surface of the thermal connection layer ( 9 ) at least twice as large as the pad of the at least one backside contact ( 11 . 12 ).

Optoelectronic semiconductor chip according to one of the preceding claims, wherein between the thermal connection layer ( 9 ) and the mirror layer ( 6 ) an electrically insulating layer ( 8th ) is arranged.

Optoelectronic semiconductor chip according to one of the preceding claims, wherein the thermal connection layer ( 9 ) has a metal or a metal alloy.

Optoelectronic semiconductor chip according to one of the preceding claims, wherein the semiconductor layer sequence ( 20 ) a substrate ( 1 ), wherein the substrate ( 1 ) on one of the mirror layers ( 6 ) opposite side of the semiconductor layer sequence ( 20 ) is arranged.

Optoelectronic semiconductor chip according to claim 8, wherein one of the semiconductor layer sequence ( 20 ) remote surface of the substrate ( 1 ) the radiation exit surface ( 13 ).

Optoelectronic semiconductor chip according to one of the preceding claims, wherein the mirror layer ( 6 ) is electrically conductive, the mirror layer ( 6 ) to the first semiconductor region ( 3 ) and the first electrical contact ( 11 ) electrically conductive with the mirror layer ( 6 ) connected is.

Optoelectronic semiconductor chip according to one of the preceding claims, wherein the second electrical contact ( 12 ) by means of at least one via ( 15 ) through the mirror layer ( 6 ) and the semiconductor layer sequence ( 20 ) is guided through, with the second semiconductor region ( 5 ) is electrically connected.

Optoelectronic semiconductor chip according to one of the preceding claims, wherein between the thermal connection layer ( 9 ) and the semiconductor layer sequence ( 20 ) a chip carrier ( 17 ) is arranged.

Optoelectronic semiconductor chip according to one of the preceding claims, wherein side surfaces ( 23 . 24 ) of the semiconductor chip ( 10 ) and areas of the back side of the semiconductor chip ( 10 ), which are not affected by the thermal interface layer ( 9 ) or the at least one backside contact ( 11 . 12 ) are covered with a potting compound ( 19 ) are covered.

Optoelectronic semiconductor chip according to one of the preceding claims, wherein the casting compound ( 19 ) has light-reflecting particles.