DE102006007480B4 - Circuit arrangement and method for detecting a load current - Google Patents

Circuit arrangement and method for detecting a load current Download PDF

Info

Publication number
DE102006007480B4
DE102006007480B4 DE102006007480.7A DE102006007480A DE102006007480B4 DE 102006007480 B4 DE102006007480 B4 DE 102006007480B4 DE 102006007480 A DE102006007480 A DE 102006007480A DE 102006007480 B4 DE102006007480 B4 DE 102006007480B4
Authority
DE
Germany
Prior art keywords
current
transistor
iload
rsense
main transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006007480.7A
Other languages
German (de)
Other versions
DE102006007480A1 (en
DE102006007480B8 (en
Inventor
Simone Fabbro
Karl Norling
Christian Lindholm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006007480.7A priority Critical patent/DE102006007480B8/en
Publication of DE102006007480A1 publication Critical patent/DE102006007480A1/en
Publication of DE102006007480B4 publication Critical patent/DE102006007480B4/en
Application granted granted Critical
Publication of DE102006007480B8 publication Critical patent/DE102006007480B8/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Abstract

Schaltungsanordnung (4, 5, 6, 7) zum Erfassen eines durch einen Haupttransistor (M1) fließenden Stroms (Iload), mit – einem Haupttransistor (M1) mit einer Laststrecke, – einem Messtransistor (142) mit einer Laststrecke, wobei der Strom (Iload/N), der durch die Laststrecke des Messtransistors (M2) fließt, ein Maß für den durch die Laststrecke des Haupttransistors (M1) fließenden Strom (Iload) ist, – einem Widerstandsmittel (Rsense), welches mit der Laststrecke des Messtransistors (M2) in Serie geschaltet ist, – einer Stromquelle (CS), welche mit einem Knoten verbunden ist, der zwischen dem Messtransistor (142) und dem Widerstandsmittel (Rsense) angeordnet ist, – einem Detektor (ZVCD) zur Detektion des durch die Laststrecke des Haupttransistors (M1) fließenden Stroms (Iload) durch Messung der über dem Widerstandsmittel (Rsense) abfallenden Spannung (Vs), wobei der Detektor (ZVCD) derart ausgestaltet ist, dass er ermittelt, ob die über dem Widerstandsmittel (Rsense) abfallende Spannung (Vs) 0 V beträgt, – einem Vorzeichendetektor (SD) zum Detektieren des Vorzeichens der über dem Widerstandsmittel (Rsense) abfallenden Spannung (Vs), und – einer Steuereinheit zur Steuerung der Richtung des von der Stromquelle (CS) bereitgestellten Stroms (Iref, Iref1, Iref2) in Abhängigkeit von dem Vorzeichen der über dem Widerstandsmittel (Rsense) abfallenden Spannung (Vs), wobei die Steuereinheit derart ausgestaltet ist, dass die Richtung des von der Stromquelle (CS) bereitgestellten Stroms (Iref, Iref1, Iref2) davon abhängt, ob der durch den Haupttransistor (M1) fließende Strom (Iload) abfällt oder ansteigt.Circuit arrangement (4, 5, 6, 7) for detecting a current (Iload) flowing through a main transistor (M1), comprising - a main transistor (M1) having a load path, - a measuring transistor (142) having a load path, the current ( Iload / N), which flows through the load path of the measuring transistor (M2), is a measure of the current flowing through the load path of the main transistor (M1) current (Iload), - a resistance means (Rsense), which with the load path of the measuring transistor (M2 ) is connected in series, - a current source (CS), which is connected to a node which is arranged between the measuring transistor (142) and the resistance means (Rsense), - a detector (ZVCD) for detecting the through the load path of the main transistor (M1) flowing current (Iload) by measuring the above the resistance means (Rsense) falling voltage (Vs), wherein the detector (ZVCD) is designed such that it determines whether the above the resistance means (Rsense) abfa voltage (Vs) is 0 V, - a sign detector (SD) for detecting the sign of the voltage across the resistance means (Rsense) falling voltage (Vs), and - a control unit for controlling the direction of the current provided by the current source (CS) current ( Iref, Iref1, Iref2) as a function of the sign of the voltage (Vs) dropping across the resistance means (Rsense), the control unit being designed such that the direction of the current (Iref, Iref1, Iref2) provided by the current source (CS) is depends on whether the current flowing through the main transistor (M1) current (Iload) drops or rises.

Description

Die Erfindung betrifft ganz allgemein eine Schaltungsanordnung zum Erfassen eines Laststroms und insbesondere eine Schaltungsanordnung zum Erfassen eines Laststroms durch einen integrierten Schalter.The invention relates generally to a circuit arrangement for detecting a load current, and more particularly to a circuit arrangement for detecting a load current through an integrated switch.

Viele Anwendungen und Implementierungen, die auf integrierten Schaltern basieren, wie beispielsweise Schaltregler mit integrierten Schaltern, erfordern es, dass der durch die Schalter fließende Strom überwacht und mit vorgegebenen Referenzwerten verglichen wird. Die Gründe dafür sind entweder auf Regel- oder Steueraspekte zurückzuführen oder auf die Implementierung zusätzlich notwendiger Baugruppen, so wie beispielsweise verschiedene Arten von Schaltkreisen zur Strombegrenzung.Many integrated circuit switch applications and implementations, such as integrated switch switching regulators, require the current flowing through the switches to be monitored and compared to predetermined reference values. The reasons for this are either due to control or control aspects or to the implementation of additional necessary assemblies, such as different types of current limiting circuits.

Die bislang bekannten Lösungen, die sich für die Integration in Silizium eignen, basieren stets auf der Kombination des eigentlichen Schaltmittels, durch das der interessierende Strom fließt, mit einer kleineren Nachbildung oder Nachbildungen des Schaltmittels. Typischerweise handelt es sich bei dem eigentlichen Schaltmittel um einen integrierten MOS-Transistor, durch welchen der Laststrom fließt. Das Schaltmittel und seine Nachbildung, welche die Einheitszelle des größeren Schaltmittels sein kann, sind derart angeordnet, dass durch die Nachbildung ein Strom fließt, der im Wesentlichen proportional zu dem interessierenden Strom ist. Der Faktor zwischen dem durch das Schaltmittel fließenden Strom und dem Strom durch die Nachbildung ist im Wesentlichen der ganzzahlige Flächenskalierungsfaktor zwischen den beiden Schaltmitteln. Bei der Anwendung dieses Prinzips erfüllen die aus dem Stand der Technik bekannten Lösungen häufig nicht die Bedingung, über eine negative Versorgungsspannung zu verfügen, oder sie bewältigen nicht das Problem, dass der durch das größere Schaltmittel fließende Strom die entgegengesetzte Richtung von dem durch die Nachbildung oder Teile der Nachbildungen fließenden Strom hat. Dies ist insbesondere der Fall bei Abwärtswandlern, bei denen der Strom durch die Schalter stets in Richtung der externen Spule fließt. Verschiedene herkömmliche Schaltungsanordnungen zum Erfassen eines Laststroms, die für Schaltmittel ausgelegt sind, sind in den 1 bis 3 gezeigt.The hitherto known solutions which are suitable for integration in silicon are always based on the combination of the actual switching means through which the current of interest flows, with a smaller replica or replica of the switching means. Typically, the actual switching means is an integrated MOS transistor through which the load current flows. The switching means and its replica, which may be the unit cell of the larger switching means, are arranged such that a current flows through the replica which is substantially proportional to the current of interest. The factor between the current flowing through the switching means and the current through the replica is essentially the integer area scaling factor between the two switching means. In applying this principle, the solutions known from the prior art often do not meet the condition of having a negative supply voltage, or they do not overcome the problem that the current flowing through the larger switching means in the opposite direction from that by the replica or Parts of the replicas have flowing electricity. This is particularly the case with buck converters where the current through the switches always flows in the direction of the external coil. Various conventional circuit arrangements for detecting a load current, which are designed for switching means are in the 1 to 3 shown.

In 1 sind MOS-Transistoren M1 und M2 dargestellt, die als ein Schaltmittel bzw. seine Nachbildung dienen. Ein Strom Iload fließt durch den Transistor M1, während ein skalierter Strom Iload/N durch den Transistor M2 fließt. Transistoren M3, M4, M5 und M6 bilden einen Komparator, der den skalierten Strom Iload/N mit einem Referenzstrom Iref, der von einer Stromquelle bereitgestellt wird, vergleicht.In 1 MOS transistors M1 and M2 are shown serving as a switching means and its replica. A current Iload flows through the transistor M1, while a scaled current Iload / N flows through the transistor M2. Transistors M3, M4, M5 and M6 form a comparator which compares the scaled current Iload / N with a reference current Iref provided by a current source.

Sofern der Strom Iload und der skalierte Strom Iload/N jeweils die Drain-Anschlüsse der Transistoren M1 und M2 speisen, wechselt die Ausgangsspannung Vout ihren Zustand, wenn Iload/N = Iref·R1/Rsense gilt (Ungenauigkeiten wurden außer Acht gelassen), was bedeutet, dass Vout = 0 gilt, falls Iload > Iref·R1/Rsense, und Vout = VDD gilt, falls Iload/N < Iref ·R1/Rsense. Falls jedoch der Strom Iload in die entgegengesetzte Richtung fließt, was beispielsweise bei Abwärtswandlern der Fall sein kann, ist die in 1 gezeigte Schaltungsanordnung nicht länger in der Lage, den skalierten Strom Iload/N mit dem Referenzstrom Iref zu vergleichen. Damit die Schaltungsanordnung 1 wie gewünscht arbeitet, wäre ein paralleler Komparator erforderlich, welcher dem aus den Transistoren M3 bis M6 gebildeten Komparator ähnlich, aber gespiegelt ist, um eine negative Versorgungsleitung zu nutzen. Abgesehen von den zusätzlichen Schaltkreisen besteht das Problem hierbei häufig darin, dass keine negative Versorgungsleitung zur Verfügung steht. Zusätzlich können Matching-Probleme bezüglich sowohl der Transistoren als auch der Widerstände auftreten, und der Messwiderstand Rsense bewirkt eine Spannungsdifferenz bei der Gate-Spannung, die zu Ungenauigkeiten bei der Strommessung führt.If the current Iload and the scaled current Iload / N respectively feed the drains of the transistors M1 and M2, the output voltage Vout will change state if Iload / N = Iref * R1 / Rsense (inaccuracies have been disregarded) means that Vout = 0 if Iload> Iref * R1 / Rsense, and Vout = VDD if Iload / N <Iref * R1 / Rsense. However, if the current Iload flows in the opposite direction, which may be the case for example in buck converters, the in 1 shown circuit arrangement no longer able to compare the scaled current Iload / N with the reference current Iref. Thus the circuit arrangement 1 As desired, a parallel comparator would be required which is similar but mirrored to the comparator formed by transistors M3 through M6 in order to utilize a negative supply line. Apart from the additional circuits, the problem here is often that no negative supply line is available. In addition, matching problems can occur with respect to both the transistors and the resistors, and the sense resistor Rsense causes a voltage difference in the gate voltage, which leads to inaccuracies in the current measurement.

In 2 ist eine präzisere Lösung dargestellt, die den Spannungsabfall über dem Messwiderstand Rsense in dem Fall kompensiert, dass der ON-Widerstand des Transistors M2 nicht niedrig genug ist im Vergleich mit dem Messwiderstand Rsense. In der Schaltungsanordnung 2 bilden ein Transistor M3 und ein Widerstand R1 eine zusätzliche Nachbildung des Schaltmittels M1 und werden als Kompensationselemente verwendet. In diesem Fall ändert ein als Komparator verwendeter Operationsverstärker OPA seinen Zustand, falls Iload/N > Iref gilt.In 2 For example, a more precise solution is shown which compensates for the voltage drop across the sense resistor Rsense in the event that the ON resistance of the transistor M2 is not low enough compared to the sense resistor Rsense. In the circuit arrangement 2 a transistor M3 and a resistor R1 form an additional replica of the switching means M1 and are used as compensation elements. In this case, an operational amplifier OPA used as a comparator changes state if Iload / N> Iref holds.

Jedoch funktioniert die in 2 dargestellte Schaltungsanordnung 2 zur Stromerfassung nicht, falls der Strom Iload in die entgegengesetzte Richtung fließt, da der Strom, der durch den Transistor M3 fließt, eine Änderung der Richtung nicht bemerken würde. Darüber hinaus können bei der Schaltungsanordnung 2 zur Stromerfassung gemäß 2 auch Matching-Probleme bezüglich der Transistoren und Widerstände auftreten.However, the in. Works 2 illustrated circuit arrangement 2 for current detection, if the current Iload flows in the opposite direction, since the current flowing through the transistor M3 would not notice a change in direction. In addition, in the circuit arrangement 2 for current detection according to 2 also matching problems regarding the transistors and resistors occur.

In 3 ist eine Schaltungsanordnung 3 dargestellt, die einige der zuvor angesprochenen Probleme löst. Die virtuelle Masse, die mittels eines Operationsverstärkers OPA erzeugt wird, wird verwendet, um den skalierten Strom Iload/N zu lesen und um ihn durch den Transistor M3 fließen zu lassen. In diesem Fall kann der Strom Iload von dem Drain-Anschluss des Transistors M1 ausgegeben werden und die Ausgangsspannung Vout wechselt auf das Massepotential, sofern Iload/N > Iref gilt. Nichtsdestotrotz benötigt diese Lösung zumindest für den Fall relativ hoher Schaltfrequenzen einen schnellen Verstärker und kann daher unter Umständen mehr Strom verbrauchen, als vorgesehen ist. Darüber hinaus funktioniert die in 3 dargestellte Schaltungsanordnung 3 zur Stromerfassung nicht, falls der Strom Iload in den Drain-Anschluss des Transistors M1 fließt. Um die Schaltungsanordnung 3 an diesen Fall anzupassen, bedarf es wieder recht komplizierter zusätzlicher Schaltkreise: Typischerweise müsste ein fester Strom, der den Transistor M3 vorspannt, implementiert werden, sodass der Transistor M3 stets leitend ist, sogar falls der Strom Iload in die entgegengesetzte Richtung fließt. Dies kann wieder die Randbedingungen bezüglich des Stromverbrauchs verletzen.In 3 is a circuit arrangement 3 presented that solves some of the problems mentioned above. The virtual ground, which is generated by means of an operational amplifier OPA, is used to read the scaled current Iload / N and to let it flow through the transistor M3. In this case, the current Iload can be output from the drain of the transistor M1 and the output voltage Vout changes to the ground potential if Iload / N> Iref. Nonetheless, this solution needs to be relative, at least in the case high switching frequencies a fast amplifier and may therefore consume more power than intended. In addition, the works in 3 illustrated circuit arrangement 3 for current detection, if the current Iload flows into the drain terminal of the transistor M1. To the circuit arrangement 3 Again, quite complicated additional circuitry is needed again: Typically, a fixed current biasing transistor M3 would have to be implemented so that transistor M3 is always on, even if current Iload is flowing in the opposite direction. This can again violate the boundary conditions regarding the power consumption.

Weitere Schaltungsanordnungen zum Erfassen eines Laststroms sind in den US-Patenten US 4553084 und US 5079456 A sowie den US-Offenlegungsschriften US 2003/0218455 A1 , US 2004/0155662 A1 , US 2004/0227539 A1 und US 2005/0127888 A1 und den deutschen Offenlegungsschriften DE 102 58 766 A1 und DE 103 14 842 A1 offenbart.Other circuit arrangements for detecting a load current are disclosed in the US patents US 4553084 and US 5079456 A and the US patents US 2003/0218455 A1 . US 2004/0155662 A1 . US 2004/0227539 A1 and US 2005/0127888 A1 and the German Offenlegungsschriften DE 102 58 766 A1 and DE 103 14 842 A1 disclosed.

Aus der Druckschrift Stöckl, M., et al., Elektrische Messtechnik, B. G. Teubner, Stuttgart, 1978, Kap. 6.2, Seite 129–130 ist bekannt, eine Größe dadurch zu bestimmen, dass eine andere, einstellbare und genau bekannte Größe solange angelegt wird, bis ein Nulldetektor eine Spannung von 0 V erfasst und dadurch die Gleichheit von Messgröße und Vergleichsgröße feststellt.From the publication Stöckl, M., et al., Electrical Measurement, B.G. Teubner, Stuttgart, 1978, Ch. 6.2, page 129-130 is known to determine a size by applying a different, adjustable and accurately known size until a zero detector detects a voltage of 0 V, thereby determining the equality of measured variable and comparison variable.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung anzugeben, mit welcher auf effiziente Art und Weise ein Laststrom erfasst werden kann. Des Weiteren soll ein entsprechendes Verfahren angegeben werden. Insbesondere sollen dabei Ströme erfasst werden können, die in entgegengesetzte Richtungen fließen. Des Weiteren soll insbesondere der Detektionspunkt unabhängig von dem Widerstandswert der Messwiderstands sein.The object of the invention is to provide a circuit arrangement with which a load current can be detected in an efficient manner. Furthermore, a corresponding method should be specified. In particular, it should be possible to detect currents flowing in opposite directions. Furthermore, in particular, the detection point should be independent of the resistance value of the measuring resistor.

Die der Erfindung zugrunde liegende Aufgabe wird durch die Gegenstände der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.The object underlying the invention is solved by the subject matters of the independent claims. Advantageous embodiments and further developments of the invention are specified in the subclaims.

Die erfindungsgemäße Schaltungsanordnung dient zum Detektieren eines durch die Laststrecke eines Haupttransistors fließenden Stroms. Bei dem Strom kann es sich um den Laststrom einer Last handeln, mit welcher die Laststrecke des Haupttransistors verbunden ist. Die erfindungsgemäße Schaltungsanordnung umfasst neben dem Haupttransistor noch einen Messtransistor (oder Hilfstransistor), ein Widerstandsmittel, eine Stromquelle und einen Detektor. Der Haupttransistor und der Messtransistor sind so ausgebildet und miteinander verschaltet, dass durch die Laststrecke des Haupttransistors der größte Teil des Laststroms fließt und durch die Laststrecke des Messtransistors ein wesentlich geringerer Teil des Laststroms fließt. Dabei ist der Strom, der durch die Laststrecke des Messtransistors fließt, ein Maß für den durch die Laststrecke des Haupttransistors fließenden Strom. Das Widerstandsmittel ist mit seinem einen Anschluss an einen Anschluss der Laststrecke des Messtransistors geschaltet. Die Stromquelle ist mit dem zwischen dem Widerstandsmittel und der Laststrecke des Messtransistors liegenden Knoten verbunden. Der Detektor misst die über dem Widerstandsmittel abfallende Spannung und detektiert dabei den durch die Laststrecke des Haupttransistors fließenden Strom. Mittels der erfindungsgemäßen Schaltungsanordnung lässt sich auf einfache Weise der durch den Haupttransistor fließende Strom messen.The circuit arrangement according to the invention serves to detect a current flowing through the load path of a main transistor. The current may be the load current of a load to which the load path of the main transistor is connected. The circuit arrangement according to the invention comprises, in addition to the main transistor, a measuring transistor (or auxiliary transistor), a resistance means, a current source and a detector. The main transistor and the measuring transistor are formed and interconnected with each other so that most of the load current flows through the load path of the main transistor and a substantially smaller part of the load current flows through the load path of the measuring transistor. In this case, the current flowing through the load path of the sense transistor, a measure of the current flowing through the load path of the main transistor current. The resistance means is connected with its one terminal to a terminal of the load path of the sense transistor. The current source is connected to the node located between the resistance means and the load path of the sense transistor. The detector measures the voltage drop across the resistance means and detects the current flowing through the load path of the main transistor. By means of the circuit arrangement according to the invention, the current flowing through the main transistor can be measured in a simple manner.

Erfindungsgemäß ist der Detektor als Nulldurchgangsspannungsdetektor ausgestaltet, d. h. der Detektor detektiert den oder die Zeitpunkte, zu denen über dem Widerstandsmittel keine Spannung abfällt. Der Detektor detektiert demnach, ob der Strom, der von der Stromquelle bereitgestellt wird, genauso groß ist wie der Strom, der durch den Messtransistor fließt, falls der Strom, der von der Stromquelle bereitgestellt wird, in die gleiche Richtung fließt wie der Strom, der durch die Laststrecke des Messtransistors fließt. Sofern der Strom der Stromquelle genauso groß ist wie der Strom durch den Messtransistor, fließt kein Strom durch das Widerstandsmittel und es fällt keine Spannung über dem Widerstandsmittel ab.According to the invention, the detector is configured as a zero-crossing voltage detector, i. H. the detector detects the time or points at which no voltage drops across the resistance means. The detector therefore detects whether the current provided by the current source is the same as the current flowing through the sense transistor if the current provided by the current source flows in the same direction as the current that flows flows through the load path of the sense transistor. If the current of the current source is the same as the current through the sense transistor, no current will flow through the resistor and no voltage will drop across the resistor.

Gemäß einer weiteren Ausgestaltung der erfindungsgemäßen Schaltungsanordnung sind die Richtung und/oder die Stromstärke des von der Stromquelle bereitgestellten Stroms steuerbar und/oder einstellbar. Durch diese Maßnahme können sowohl Ströme unterschiedlicher Richtungen als auch unterschiedlicher Stärke durch den Haupttransistor detektiert werden.According to a further embodiment of the circuit arrangement according to the invention, the direction and / or the current intensity of the current provided by the current source can be controlled and / or adjusted. As a result of this measure, currents of different directions as well as different strengths can be detected by the main transistor.

Erfindungsgemäß ist ein Vorzeichendetektor vorgesehen, welcher das Vorzeichen der über dem Widerstandsmittel abfallenden Spannung detektiert, und eine Steuereinheit, welche die Richtung des von der Stromquelle bereitgestellten Stroms steuert. Dabei hängt die Richtung des von der Stromquelle bereitgestellten Stroms von dem Vorzeichen der über dem Widerstandsmittel abfallenden Spannung ab.According to the invention, a sign detector is provided, which detects the sign of the voltage drop across the resistance means, and a control unit, which controls the direction of the current provided by the current source. In this case, the direction of the current provided by the current source depends on the sign of the voltage drop across the resistance means.

Die Richtung des von der Stromquelle bereitgestellten und von der Steuereinheit gesteuerten Stroms hängt erfindungsgemäß des Weiteren davon ab, ob der Strom durch die Laststrecke des Haupttransistors abfällt oder ansteigt.According to the invention, the direction of the current supplied by the control unit and controlled by the control unit furthermore depends on whether the current drops or rises through the load path of the main transistor.

Gemäß einer weiteren Ausgestaltung der vorliegenden Erfindung kann die Steuereinheit auf eine Look-Up-Tabelle zugreifen. In der Look-Up-Tabelle sind die Richtung des von der Stromquelle bereitgestellten Stroms gegen das Vorzeichen der über dem Widerstandsmittel abfallenden Spannung und das Vorzeichen der Ableitung des durch den Haupttransistor fließenden Stroms aufgetragen. According to a further embodiment of the present invention, the control unit can access a look-up table. In the look-up table, the direction of the current provided by the current source is plotted against the sign of the voltage drop across the resistor means and the sign of the derivative of the current flowing through the main transistor.

Vorzugsweise ist die erfindungsgemäße Schaltungsanordnung mittels CMOS (complementary metal oxide semiconductor)-Technologie in Silizium integriert.The circuit arrangement according to the invention is preferably integrated into silicon by means of CMOS (complementary metal oxide semiconductor) technology.

Das erfindungsgemäße Verfahren dient zum Erfassen eines durch einen Haupttransistor fließenden Stroms. Dabei fließt jeweils ein Laststrom durch die Laststrecken eines Haupttransistors und eines Messtransistors. Der durch die Laststrecke des Messtransistors fließende Strom ist ein Maß für den durch die Laststrecke des Haupttransistors fließenden Strom. Ein Widerstandsmittel ist mit seinem einen Anschluss an einen Anschluss der Laststrecke des Messtransistors geschaltet. In den zwischen der Laststrecke des Messtransistors und dem Widerstandselement liegenden Knoten wird ein Strom eingespeist oder aus diesem abgeführt. Des Weiteren wird der durch die Laststrecke des Haupttransistors fließende Strom durch Messen der über dem Widerstandsmittel abfallenden Spannung detektiert, wobei ermittelt wird, ob die über dem Widerstandsmittel abfallende Spannung 0 V beträgt.The method according to the invention serves for detecting a current flowing through a main transistor. In each case, a load current flows through the load paths of a main transistor and a measuring transistor. The current flowing through the load path of the measuring transistor is a measure of the current flowing through the load path of the main transistor. A resistance means is connected with its one terminal to a terminal of the load path of the sense transistor. In the lying between the load path of the sense transistor and the resistance element node, a current is fed or removed therefrom. Furthermore, the current flowing through the load path of the main transistor is detected by measuring the voltage dropped across the resistance means, and it is determined whether the voltage dropped across the resistance means is 0V.

Die Erfindung wird nachfolgend in beispielhafter Weise unter Bezugnahme auf die Zeichnungen näher erläutert. In diesen zeigen:The invention will be explained in more detail below by way of example with reference to the drawings. In these show:

1 ein Blockschaltbild einer Schaltungsanordnung 1 zum Erfassen eines Laststroms gemäß dem Stand der Technik; 1 a block diagram of a circuit arrangement 1 for detecting a load current according to the prior art;

2 ein Blockschaltbild einer Schaltungsanordnung 2 zum Erfassen eines Laststroms gemäß dem Stand der Technik; 2 a block diagram of a circuit arrangement 2 for detecting a load current according to the prior art;

3 ein Blockschaltbild einer Schaltungsanordnung 3 zum Erfassen eines Laststroms gemäß dem Stand der Technik; 3 a block diagram of a circuit arrangement 3 for detecting a load current according to the prior art;

4 ein Blockschaltbild einer Schaltungsanordnung 4 zum Erfassen eines Laststroms, bei welchem der Transistor M1 einen „Low-Side-Schalter” bildet; 4 a block diagram of a circuit arrangement 4 for detecting a load current at which the transistor M1 forms a "low-side switch";

5 ein Blockschaltbild einer Schaltungsanordnung 5 zum Erfassen eines Laststroms, bei welchem der Transistor M1 einen „High-Side-Schalter” bildet; 5 a block diagram of a circuit arrangement 5 for detecting a load current at which the transistor M1 forms a "high-side switch";

6 ein Blockschaltbild einer Schaltungsanordnung 6 zum Erfassen eines Laststroms, bei welchem die in 5 gezeigte Schaltungsanordnung 5 in einen Abwärtswandler integriert ist; 6 a block diagram of a circuit arrangement 6 for detecting a load current in which the in 5 shown circuit arrangement 5 is integrated into a down converter;

7 ein Blockschaltbild einer Schaltungsanordnung 7 zum Erfassen eines Laststroms gemäß der Erfindung, bei welchem der Referenzstrom Iref in beide Richtungen fließen kann; und 7 a block diagram of a circuit arrangement 7 for detecting a load current according to the invention, wherein the reference current Iref can flow in both directions; and

8 ein Diagramm, in welchem die Spannung Vs über dem Messwiderstand Rsense gegen den Strom Isense, der durch den Messwiderstand Rsense fließt, aufgetragen ist, um die Funktionsweise der in 7 dargestellten Schaltungsanordnung 7 zu verdeutlichen. 8th a diagram in which the voltage Vs across the measuring resistor Rsense against the current Isense, which flows through the measuring resistor Rsense, plotted to the operation of the in 7 illustrated circuit arrangement 7 to clarify.

In 4 ist ein Blockschaltbild einer Schaltungsanordnung 4 zum Erfassen eines Laststroms dargestellt, bei der ein Haupttransistor M1 und ein Messtransistor M2 vorgesehen sind, die beide als n-Kanal-MOS-Transistoren realisiert sind und an ihren Drain-Anschlüssen miteinander verbunden sind. Des Weiteren ist der Steueranschluss des Messtransistors M2 an den Steueranschluss des Haupttransistors M1 geschaltet. Die Laststrecke des Haupttransistors M1 ist mit einer Last, die in 4 nicht dargestellt ist, in Serie geschaltet. Ein Laststrom Iload fließt durch die Laststrecke des Haupttransistors M1. Da die Fläche (oder die Breite) des Messtransistors M2 einen Wert aufweist, der einen Bruchteil 1/N der Fläche (oder der Breite) des Haupttransistors M1 ausmacht, fließt ein skalierter Strom Iload/N durch die Laststrecke des Messtransistors M2. Die Fläche (oder die Breite) des Haupttransistors M1 ist viel größer als die Fläche (oder die Breite) des Messtransistors M2, sodass der Strom Iload viel größer ist als der Strom Iload/N. Der Faktor N kann in geeigneter Weise gewählt werden.In 4 is a block diagram of a circuit arrangement 4 for detecting a load current in which a main transistor M1 and a measuring transistor M2 are provided, both of which are realized as n-channel MOS transistors and are connected to one another at their drain terminals. Furthermore, the control terminal of the sense transistor M2 is connected to the control terminal of the main transistor M1. The load path of the main transistor M1 is connected to a load in 4 not shown, connected in series. A load current Iload flows through the load path of the main transistor M1. Since the area (or width) of the sense transistor M2 has a value that is a fraction of 1 / N of the area (or width) of the main transistor M1, a scaled current Iload / N flows through the load path of the sense transistor M2. The area (or width) of the main transistor M1 is much larger than the area (or width) of the sense transistor M2, so the current Iload is much larger than the current Iload / N. The factor N can be selected appropriately.

Der Source-Anschluss des Haupttransistors M1 ist mit einem Referenzpotential VSS, zum Beispiel einem Massepotential, beaufschlagt. Zwischen dem Source-Anschluss des Messtransistors M2 und dem Referenzpotential VSS ist ein Messwiderstand Rsense angeordnet. Der Knoten zwischen dem Messtransistor M2 und dem Messwiderstand Rsense ist mit einer Stromquelle verbunden, welche einen Referenzstrom Iref in diesen Knoten einspeist. Der Knoten hat das Potential Vs. Ein Nulldurchgangsspannungsdetektor ZVCD misst den Spannungsabfall über dem Messwiderstand Rsense und zeigt an, wenn diese Spannung 0 V beträgt. Die Schaltungsanordnung 4 ist mittels CMOS (complementary metal oxide semiconductor)-Technologie in Silizium integriert.The source terminal of the main transistor M1 is supplied with a reference potential VSS, for example a ground potential. Between the source terminal of the measuring transistor M2 and the reference potential VSS, a measuring resistor Rsense is arranged. The node between the measuring transistor M2 and the measuring resistor Rsense is connected to a current source, which feeds a reference current Iref into this node. The node has the potential Vs. A zero crossing voltage detector ZVCD measures the voltage drop across the measuring resistor Rsense and indicates when this voltage is 0V. The circuit arrangement 4 is integrated in silicon by means of CMOS (complementary metal oxide semiconductor) technology.

Für den Fall, dass das Versorgungspotential VDD das höhere Potential ist und das Referenzpotential VSS das niedrigere Potential ist, zum Beispiel Masse, und dass der Haupttransistor M1 ein n-Kanal-MOS-Transistor ist, bildet die Schaltungsanordnung 4 einen sogenannten „Low-Side-Schalter”.In the case that the supply potential VDD is the higher potential and the reference potential VSS is the lower potential, for example Ground, and that the main transistor M1 is an n-channel MOS transistor forms the circuit arrangement 4 a so-called "low-side switch".

Die Schaltungsanordnung 4 kann dazu verwendet werden, um den Strom Iload, der durch den integrierten Schalter fließt, zu messen und zu vergleichen. Wie man 4 entnehmen kann, wird der skalierte Strom Iload/N von dem höheren Anschluss des Messwiderstands Rsense gezogen und gleichzeitig wird der Referenzstrom Iref in denselben Knoten eingespeist. Im Ergebnis ergibt sich daraus nach dem Kirchhoffschen Gesetz, dass, wenn der skalierte Strom Iload/N gleich dem Referenzstrom Iref ist, kein Strom durch den Messwiderstand Rsense fließt und dass der Knoten zwischen dem Messtransistor M2 und dem Messwiderstand Rsense sich auf dem Referenzpotential VSS befindet, was bedeutet, dass die Spannung Vs an dem Knoten 0 V beträgt. Dieses Ereignis wird von dem Nulldurchgangsspannungsdetektor ZVCD detektiert. Zu diesem Zeitpunkt ist der Strom Iload gleich N·Iref. Der absolute Wert des Referenzstroms Iref kann in geeigneter eingestellt oder ausgewählt werden, um einen unterschiedlichen Wert des Stroms Iload, der durch den Haupttransistor M1 fließt, zu messen.The circuit arrangement 4 can be used to measure and compare the current Iload flowing through the integrated switch. How one 4 can be taken, the scaled current Iload / N is drawn from the higher terminal of the measuring resistor Rsense and at the same time the reference current Iref is fed into the same node. As a result, according to Kirchoff's law, when the scaled current Iload / N equals the reference current Iref, no current flows through the sense resistor Rsense, and the node between the sense transistor M2 and the sense resistor Rsense is at the reference potential VSS , which means that the voltage Vs at the node is 0V. This event is detected by the zero crossing voltage detector ZVCD. At this time, the current Iload is equal to N · Iref. The absolute value of the reference current Iref may be appropriately set or selected to measure a different value of the current Iload flowing through the main transistor M1.

Die Detektion des gesuchten Stroms bei einer Spannung Vs von 0 V bietet den Vorteil, dass genau zu diesem Zeitpunkt die Gate-Source- und die Drain-Source-Spannungen des Haupttransistors M1 und des Messtransistors M2 genau gleich groß sind. Dadurch sind optimale Bedingungen gegen Ungenauigkeiten bei der Strommessung gegeben. Es soll angemerkt werden, dass der Detektionspunkt (Vs = 0) in jedem Fall unabhängig von dem Wert des Messwiderstands Rsense ist. Dies ist ein großer Vorteil gegenüber Konzepten aus dem Stand der Technik. Des Weiteren ermöglicht die in 4 gezeigte Schaltungsanordnung 4 eine hohe Genauigkeit und ist sehr einfach zu implementieren.The detection of the desired current at a voltage Vs of 0 V offers the advantage that exactly at this time, the gate-source and the drain-source voltages of the main transistor M1 and the sense transistor M2 are exactly the same size. This provides optimal conditions against inaccuracies in the current measurement. It should be noted that the detection point (Vs = 0) is in each case independent of the value of the measuring resistor Rsense. This is a great advantage over prior art concepts. Furthermore, the in 4 shown circuit arrangement 4 high accuracy and is very easy to implement.

In 4 wird der Strom Iload von dem Drain-Anschluss des Haupttransistors M1 ausgegeben. Es ist auch möglich, einen Strom Iload, der in die entgegengesetzte Richtung fließt, zu verarbeiten, indem die Richtung des Referenzstroms Iref umgekehrt wird.In 4 the current Iload is output from the drain of the main transistor M1. It is also possible to process a current Iload flowing in the opposite direction by reversing the direction of the reference current Iref.

In 5 ist eine Schaltungsanordnung 5 dargestellt. Im Gegensatz zu der in 4 gezeigten Schaltungsanordnung 4 zeigt 5, wie das erfindungsgemäße Konzept in einen „High-Side-Schalter” umgesetzt werden kann. In 5 sind die Bauelemente, die Bauelementen aus 4 entsprechen, mit den gleichen Bezugszeichen gekennzeichnet.In 5 is a circuit arrangement 5 shown. Unlike the in 4 shown circuit arrangement 4 shows 5 how the inventive concept can be implemented in a "high-side switch". In 5 are the components that make up the components 4 correspond with the same reference numerals.

In der Schaltungsanordnung 5 sind der Haupttransistor M1 und der Messtransistor M2 durch p-Kanal-MOS-Transistoren realisiert. Der Steueranschluss des Messtransistors M2 ist mit dem Steueranschluss des Haupttransistors M1 verbunden. Die Laststrecke des Haupttransistors M1 ist mit einer Last, die in 5 nicht dargestellt ist, in Reihe geschaltet. Ein Laststrom Iload fließt durch die Laststrecke des Haupttransistors M1. Das die Breite (oder die Fläche) des Messtransistors M2 einen Wert aufweist, der einen Bruchteil 1/N der Breite (oder der Fläche) des Haupttransistors M1 darstellt, fließt ein skalierter Strom Iload/N durch die Laststrecke des Messtransistors M2. Der Faktor N kann in geeigneter Weise gewählt werden.In the circuit arrangement 5 For example, the main transistor M1 and the sense transistor M2 are realized by p-channel MOS transistors. The control terminal of the sense transistor M2 is connected to the control terminal of the main transistor M1. The load path of the main transistor M1 is connected to a load in 5 not shown, connected in series. A load current Iload flows through the load path of the main transistor M1. Since the width (or area) of the sense transistor M2 has a value representing a fraction 1 / N of the width (or area) of the main transistor M1, a scaled current Iload / N flows through the load path of the sense transistor M2. The factor N can be selected appropriately.

Der Source-Anschluss des Haupttransistors M1 ist mit dem Versorgungspotential VDD verbunden, wohingegen zwischen dem Source-Anschluss des Messtransistors M2 und dem Versorgungspotential VDD ein Messwiderstand Rsense angeordnet ist. Der Knoten zwischen dem Messtransistor M2 und dem Messwiderstand Rsense ist mit einer Stromquelle verbunden, die einen Referenzstrom Iref in diesen Knoten einspeist. Der Knoten hat das Potential Vs. Ein Nulldurchgangsspannungsdetektor ZVCD misst den Spannungsabfall über dem Messwiderstand Rsense und zeigt an, wenn diese Spannung 0 V beträgt. Die Schaltungsanordnung 5 ist mittels CMOS (complementary metal oxide semiconductor)-Technologie in Silizium integriert.The source terminal of the main transistor M1 is connected to the supply potential VDD, whereas a measuring resistor Rsense is arranged between the source terminal of the measuring transistor M2 and the supply potential VDD. The node between the sense transistor M2 and the sense resistor Rsense is connected to a current source which feeds a reference current Iref into this node. The node has the potential Vs. A zero crossing voltage detector ZVCD measures the voltage drop across the measuring resistor Rsense and indicates when this voltage is 0V. The circuit arrangement 5 is integrated in silicon by means of CMOS (complementary metal oxide semiconductor) technology.

In der Schaltungsanordnung 5 benötigt die Stromquelle, die den Referenzstrom Iref bereitstellt, unter Umständen ein Versorgungspotential VDDb, das höher ist als das Versorgungspotential VDD. Dieses Problem kann in geschalteten System in einfacher Weise gelöst werden, indem sogenannte Bootstrap-Techniken angewendet werden. Dies ist beispielhaft in 6 dargestellt.In the circuit arrangement 5 For example, the current source providing the reference current Iref may require a supply potential VDDb that is higher than the supply potential VDD. This problem can be solved in a switched system in a simple manner by using so-called bootstrap techniques. This is exemplary in 6 shown.

In 6 ist eine Schaltungsanordnung 6 gezeigt. Die Schaltungsanordnung 6 ist ein Abwärtswandler (buck converter), der die in 5 gezeigte Schaltungsanordnung 5 umfasst. Wie man 6 entnehmen kann, wird die Bootstrap-Technik auf den geschalteten Knoten angewendet, wodurch erreicht wird, dass das Versorgungspotential VDDb größer ist als das Versorgungspotential VDD.In 6 is a circuit arrangement 6 shown. The circuit arrangement 6 is a buck converter that uses the in 5 shown circuit arrangement 5 includes. How one 6 can be taken, the bootstrap technique is applied to the switched node, thereby ensuring that the supply potential VDDb is greater than the supply potential VDD.

In 7 ist eine Schaltungsanordnung 7 gemäß der Erfindung dargestellt. Die Schaltungsanordnung 7 ist ein „Low-Side-Schalter” and basiert auf der in 4 gezeigten Schaltungsanordnung 4. Aus diesem Grund sind die Bauelemente in 7, die Bauelementen aus 4 entsprechen, mit den gleichen Bezugszeichen gekennzeichnet. Die Schaltungsanordnung 7 geht über die Schaltungsanordnung 4 in dem Sinne hinaus, dass hier die Möglichkeit eines bidirektionalen Stroms Iload besteht. Zu diesem Zweck ist eine Stromquelle CS vorgesehen, die entweder einen Referenzstrom Iref1 aus dem Knoten zwischen dem Messtransistor M2 und dem Messwiderstand Rsense zieht oder einen Referenzstrom Iref2 in diesen Knoten einspeist. Des Weiteren misst ein Vorzeichendetektor SD das Vorzeichen der Spannung Vs, die über dem Messwiderstand Rsense abfällt.In 7 is a circuit arrangement 7 represented according to the invention. The circuit arrangement 7 is a "low-side switch" and is based on the in 4 shown circuit arrangement 4 , For this reason, the components are in 7 , the components 4 correspond with the same reference numerals. The circuit arrangement 7 goes over the circuitry 4 in the sense that there is the possibility of a bidirectional current Iload. For this purpose, a current source CS is provided, which either draws a reference current Iref1 from the node between the measuring transistor M2 and the measuring resistor Rsense or feeds a reference current Iref2 into this node. Further, a sign detector SD measures the sign of the voltage Vs dropped across the sense resistor Rsense.

In vielen Anwendungen ist bekannt, wie sich der interessierende Strom Iload zeitlich ändert, und es ist auch bekannt, ob ein Nulldurchgang der Spannung über dem Messwiderstand Rsense ausgehend von negativen Werten des Potentials Vs oder ausgehend von positiven Werten des Potentials Vs erwartet werden muss. Daher ist es durch Messung des Vorzeichens des Potentials Vs möglich, zu bestimmen, wann es während des Betriebs notwendig ist, einen Referenzstrom Iref1 oder einen Referenzstrom Iref2 zu verwenden. Diese Information wird von dem Vorzeichendetektor SD zur Verfügung gestellt.In many applications, it is known how the current Iload of interest changes over time, and it is also known whether a zero crossing of the voltage across the sense resistor Rsense must be expected from negative values of the potential Vs or from positive values of the potential Vs. Therefore, by measuring the sign of the potential Vs, it is possible to determine when it is necessary during operation to use a reference current Iref1 or a reference current Iref2. This information is provided by the sign detector SD.

Um zu verdeutlichen, wie die Schaltungsanordnung 7 arbeitet, ist ein Spannungs-Strom-Diagramm in 8 dargestellt, welches in Abhängigkeit von dem Potential Vs sämtliche möglichen Betriebszustände aufzeigt. In 8 ist die Spannung Vs über dem Messwiderstand Rsense gegen den Strom Isense = |Iload/N| – |Iref|, der durch den Messwiderstand Rsense fließt, aufgetragen. Die Steigung der Geraden entspricht dabei dem Widerstandswert des Messwiderstands Rsense.To illustrate how the circuitry 7 works, is a voltage-current diagram in 8th which shows all possible operating states as a function of the potential Vs. In 8th is the voltage Vs across the measuring resistor Rsense against the current Isense = | Iload / N | - | Iref |, which flows through the measuring resistor Rsense applied. The slope of the straight line corresponds to the resistance of the measuring resistor Rsense.

Gemäß jedem möglichen Gradienten (ansteigender oder fallender Strom) und der Richtung des Stroms Iload (gezogen von oder eingespeist in den Haupttransistor M1) zeigt das Diagramm von 8, welches Vorzeichen (positiv oder negativ) und welche Richtung (ansteigend oder fallend) des Potentials Vs erwartet werden muss.According to each possible gradient (rising or falling current) and the direction of the current Iload (drawn from or fed to the main transistor M1), the diagram of FIG 8th which sign (positive or negative) and which direction (rising or falling) of the potential Vs must be expected.

Der Vorzeichendetektor SD bestimmt das Vorzeichen des Potentials Vs, wohingegen die Information über den Gradienten des Stroms Iload, welcher in direktem Zusammenhang mit einem Anstieg oder Abfall des Potentials Vs steht, entweder bekannt ist und in einer Look-Up-Tabelle abgelegt ist oder von einer Zustandssteuereinheit bezogen wird oder gemessen wird. Auf diese Art und Weise ist es möglich festzustellen, wo die Betriebsbedingungen des Schaltkreises in dem gegebenen Spannungs-Strom-Diagramm anzusiedeln sind und welche Richtung der Referenzstrom Iref aufweisen sollte.The sign detector SD determines the sign of the potential Vs, whereas the information about the gradient of the current Iload, which is directly related to a rise or fall of the potential Vs, either known and stored in a look-up table or one State control unit is obtained or measured. In this way it is possible to determine where the operating conditions of the circuit are to be located in the given voltage-current diagram and which direction the reference current Iref should have.

Im Folgenden wird das Vorgehen, um die Richtung des Referenzstroms Iref festzulegen, detaillierter beschrieben. Zu diesem Zweck werden die folgenden Konventionen festgelegt:

  • 1. Ein Strom Iload, der in die Drain-Anschlüsse des Haupttransistors M1 und des Messtransistors M2 und in Richtung ihrer Source-Anschlüsse fließt, ist ein positiver Strom Iload.
  • 2. Ein Referenzstrom Iref, der von der Stromquelle CS in Richtung des Knotens, bei welchem das Potential Vs gemessen wird, fließt, ist ein positiver Referenzstrom Iref.
In the following, the procedure for determining the direction of the reference current Iref will be described in more detail. For this purpose, the following conventions are established:
  • 1. A current Iload flowing into the drains of the main transistor M1 and the sense transistor M2 and toward their source terminals is a positive current Iload.
  • 2. A reference current Iref flowing from the current source CS toward the node at which the potential Vs is measured is a positive reference current Iref.

Des Weiteren ist das Spannungs-Strom-Diagramm von 8 in vier Quadranten aufgeteilt, die mit den Bezugszeichen I, II, III und IV gekennzeichnet sind. Sofern das Vorzeichen der Spannung Vs sowie das Vorzeichen (die Richtung) des Stroms Iload bekannt sind und auch bekannt ist, ob eine obere Stromgrenze oder eine untere Stromgrenze des Stroms Iload detektiert werden sollen, kann das Vorzeichen (die Richtung) des Referenzstroms Iref anhand der nachfolgend aufgeführten vier Fälle, die sich auf die vier Quadranten I, II, III und IV von 8 beziehen, bestimmt werden.

  • I. Falls Vs > 0 und Iload > 0 gilt, muss Iref < 0 eingestellt werden. In diesem Fall wird eine untere Stromgrenze eines abfallenden Stroms Iload, der den Drain-Anschluss des Haupttransistors M1 speist, detektiert.
  • II. Falls Vs > 0 und Iload < 0 gilt, muss Iref > 0 eingestellt werden. In diesem Fall wird eine obere Stromgrenze eines ansteigenden Stroms Iload, der von dem Drain-Anschluss des Haupttransistors M1 gezogen wird, detektiert.
  • III. Falls Vs < 0 und Iload > 0 gilt, muss Iref < 0 eingestellt werden. In diesem Fall wird eine obere Stromgrenze eines ansteigenden Stroms Iload, der den Drain-Anschluss des Haupttransistors M1 speist, detektiert.
  • IV. Falls Vs < 0 und Iload > 0 gilt, muss Iref > 0 eingestellt werden. In diesem Fall wird eine untere Stromgrenze eines abfallenden Stroms Iload, der von dem Drain-Anschluss des Haupttransistors M1 gezogen wird, detektiert.
Furthermore, the voltage-current diagram of 8th divided into four quadrants, which are identified by the reference numerals I, II, III and IV. If the sign of the voltage Vs and the sign (the direction) of the current Iload are known and it is also known whether an upper current limit or a lower current limit of the current Iload should be detected, the sign (direction) of the reference current Iref can be determined from the Four cases listed below, covering the four quadrants I, II, III and IV of 8th be determined.
  • I. If Vs> 0 and Iload> 0 then Iref <0 must be set. In this case, a lower current limit of a falling current Iload feeding the drain of the main transistor M1 is detected.
  • II. If Vs> 0 and Iload <0 then Iref> 0 must be set. In this case, an upper current limit of an increasing current Iload drawn from the drain of the main transistor M1 is detected.
  • III. If Vs <0 and Iload> 0 then Iref <0 must be set. In this case, an upper current limit of an increasing current Iload feeding the drain of the main transistor M1 is detected.
  • IV. If Vs <0 and Iload> 0 then Iref> 0 must be set. In this case, a lower current limit of a falling current Iload drawn by the drain of the main transistor M1 is detected.

Die vorstehenden vier Fälle können in einer Look-Up-Tabelle implementiert werden.The above four cases can be implemented in a look-up table.

Claims (17)

Schaltungsanordnung (4, 5, 6, 7) zum Erfassen eines durch einen Haupttransistor (M1) fließenden Stroms (Iload), mit – einem Haupttransistor (M1) mit einer Laststrecke, – einem Messtransistor (142) mit einer Laststrecke, wobei der Strom (Iload/N), der durch die Laststrecke des Messtransistors (M2) fließt, ein Maß für den durch die Laststrecke des Haupttransistors (M1) fließenden Strom (Iload) ist, – einem Widerstandsmittel (Rsense), welches mit der Laststrecke des Messtransistors (M2) in Serie geschaltet ist, – einer Stromquelle (CS), welche mit einem Knoten verbunden ist, der zwischen dem Messtransistor (142) und dem Widerstandsmittel (Rsense) angeordnet ist, – einem Detektor (ZVCD) zur Detektion des durch die Laststrecke des Haupttransistors (M1) fließenden Stroms (Iload) durch Messung der über dem Widerstandsmittel (Rsense) abfallenden Spannung (Vs), wobei der Detektor (ZVCD) derart ausgestaltet ist, dass er ermittelt, ob die über dem Widerstandsmittel (Rsense) abfallende Spannung (Vs) 0 V beträgt, – einem Vorzeichendetektor (SD) zum Detektieren des Vorzeichens der über dem Widerstandsmittel (Rsense) abfallenden Spannung (Vs), und – einer Steuereinheit zur Steuerung der Richtung des von der Stromquelle (CS) bereitgestellten Stroms (Iref, Iref1, Iref2) in Abhängigkeit von dem Vorzeichen der über dem Widerstandsmittel (Rsense) abfallenden Spannung (Vs), wobei die Steuereinheit derart ausgestaltet ist, dass die Richtung des von der Stromquelle (CS) bereitgestellten Stroms (Iref, Iref1, Iref2) davon abhängt, ob der durch den Haupttransistor (M1) fließende Strom (Iload) abfällt oder ansteigt.Circuit arrangement ( 4 . 5 . 6 . 7 ) for detecting a current (Iload) flowing through a main transistor (M1), comprising - a main transistor (M1) with a load path, - a measuring transistor ( 142 ) with a load path, wherein the current (Iload / N) flowing through the load path of the sense transistor (M2) is a measure of the current (Iload) flowing through the load path of the main transistor (M1), - a resistance means (Rsense) , which is connected in series with the load path of the sense transistor (M2), - a current source (CS), which is connected to a node which is connected between the sense transistor ( 142 ) and the resistance means (Rsense) is arranged, - A detector (ZVCD) for detecting the current flowing through the load path of the main transistor (M1) current (Iload) by measuring the voltage across the resistor means (Rsense) voltage (Vs), wherein the detector (ZVCD) is designed such that it determines whether the voltage (Vs) dropped across the resistance means (Rsense) is 0 V, a sign detector (SD) for detecting the sign of the voltage (Vs) dropped across the resistance means (Rsense), and a control unit for controlling the direction of Current (Iref, Iref1, Iref2) provided by the current source (CS) in dependence on the sign of the voltage (Vs) dropping across the resistance means (Rsense), the control unit being designed such that the direction of the current source (CS) provided current (Iref, Iref1, Iref2) depends on whether the current flowing through the main transistor (M1) current (Iload) drops or rises. Schaltungsanordnung (4, 5, 6, 7) nach Anspruch 1, dadurch gekennzeichnet, – dass die Richtung und/oder der Wert des von der Stromquelle (CS) bereitgestellten Stroms (Iref, Iref1, Iref2) einstellbar und/oder steuerbar sind.Circuit arrangement ( 4 . 5 . 6 . 7 ) according to claim 1, characterized in that - the direction and / or the value of the current source (CS) provided current (Iref, Iref1, Iref2) are adjustable and / or controllable. Schaltungsanordnung (4, 5, 6, 7) nach Anspruch 1, dadurch gekennzeichnet, – dass die Steuereinheit Zugriff auf eine Look-Up-Tabelle hat, in welcher die Richtung des von der Stromquelle (CS) bereitgestellten Stroms (Iref, Iref1, Iref2) gegen das Vorzeichen der Spannung (Vs) über dem Widerstandsmittel (Rsense) und das Vorzeichen der Ableitung des durch den Haupttransistor (M1) fließenden Stroms (Iload) aufgetragen sind.Circuit arrangement ( 4 . 5 . 6 . 7 ) according to claim 1, characterized in that - the control unit has access to a look-up table in which the direction of the current (Iref, Iref1, Iref2) provided by the current source (CS) is against the sign of the voltage (Vs) above the resistance means (Rsense) and the sign of the derivative of the current flowing through the main transistor (M1) current (Iload) are applied. Schaltungsanordnung (4, 5, 6, 7) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass das Widerstandsmittel ein integrierter Widerstand (Rsense) ist.Circuit arrangement ( 4 . 5 . 6 . 7 ) according to one of the preceding claims, characterized in that - the resistance means is an integrated resistor (Rsense). Schaltungsanordnung (4, 5, 6, 7) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass der durch den Haupttransistor (M1) fließende Strom (Iload) proportional zu dem durch den Messtransistor (M2) fließenden Strom (Iload/N) ist.Circuit arrangement ( 4 . 5 . 6 . 7 ) according to one of the preceding claims, characterized in that - the current (Iload) flowing through the main transistor (M1) is proportional to the current (Iload / N) flowing through the measuring transistor (M2). Schaltungsanordnung (4, 5, 6, 7) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass der Haupttransistor (M1) und der Messtransistor (M2) jeweils einen Steueranschluss aufweisen, und – dass der Steueranschluss des Messtransistors (M2) mit dem Steueranschluss des Haupttransistors (M1) verbunden ist.Circuit arrangement ( 4 . 5 . 6 . 7 ) according to one of the preceding claims, characterized in that - the main transistor (M1) and the measuring transistor (M2) each have a control terminal, and - that the control terminal of the measuring transistor (M2) is connected to the control terminal of the main transistor (M1). Schaltungsanordnung (4, 5, 6, 7) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass der Haupttransistor (M1) und der Messtransistor (M2) jeweils als MOS-Transistor ausgebildet sind.Circuit arrangement ( 4 . 5 . 6 . 7 ) according to one of the preceding claims, characterized in that - the main transistor (M1) and the measuring transistor (M2) are each formed as a MOS transistor. Schaltungsanordnung (4, 5, 6, 7) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass eine Last mit der Laststrecke des Haupttransistors (M1) in Serie geschaltet ist, und – dass diese Serienschaltung zwischen Anschlüssen für ein Versorgungspotential (VDD) und ein Referenzpotential (VSS) angeordnet ist.Circuit arrangement ( 4 . 5 . 6 . 7 ) according to one of the preceding claims, characterized in that - a load with the load path of the main transistor (M1) is connected in series, and - that this series circuit between terminals for a supply potential (VDD) and a reference potential (VSS) is arranged. Schaltungsanordnung (4, 5, 6, 7) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass die Schaltungsanordnung einen Low-Side-Schalter (4, 7) oder einen High-Side-Schalter (5, 6) bildet.Circuit arrangement ( 4 . 5 . 6 . 7 ) according to one of the preceding claims, characterized in that - the circuit arrangement has a low-side switch ( 4 . 7 ) or a high-side switch ( 5 . 6 ). Verfahren zum Erfassen eines durch einen Haupttransistor (M1) fließenden Stroms (Iload), mit den Schritten: (a) Bereitstellen eines Haupttransistors (M1) mit einer Laststrecke, durch die ein Strom (Iload) fließt, und eines Messtransistors (M2) mit einer Laststrecke, durch die ein Strom (Iload/N) fließt, der ein Maß für den durch die Laststrecke des Haupttransistors (M1) fließenden Strom (Iload) ist; (b) Bereitstellen eines Widerstandsmittels (Rsense), welches mit der Laststrecke des Messtransistors (M2) über einen Knoten in Serie geschaltet ist; (c) Einspeisen oder Abführen eines Stroms (Iref, Iref1, Iref2) in oder aus dem Knoten; und (d) Detektieren des durch die Laststrecke des Haupttransistors (M1) fließenden Stroms (Iload) durch Messen der über dem Widerstandsmittel (Rsense) abfallenden Spannung (Vs), wobei ermittelt wird, ob die über dem Widerstandsmittel (Rsense) abfallende Spannung (Vs) 0 V beträgt, wobei das Vorzeichen der über dem Widerstandsmittel (Rsense) abfallenden Spannung (Vs) detektiert wird, wobei die Richtung des im Schritt (c) bereitgestellten Stroms (Iref, Iref1, Iref2) in Abhängigkeit von dem Vorzeichen der über dem Widerstandsmittel (Rsense) abfallenden Spannung (Vs) gesteuert wird und wobei die Richtung des im Schritt (c) bereitgestellten Stroms (Iref, Iref1, Iref2) davon abhängt, ob der durch den Haupttransistor (M1) fließende Strom (Iload) abfällt oder ansteigt.Method for detecting a current (Iload) flowing through a main transistor (M1), comprising the steps of: (A) providing a main transistor (M1) with a load path through which a current (Iload) flows, and a sense transistor (M2) with a load path through which a current (Iload / N) flows, which is a measure of the through the Load path of the main transistor (M1) flowing current (Iload) is; (B) providing a resistance means (Rsense), which is connected in series with the load path of the sense transistor (M2) via a node; (c) feeding or discharging a current (Iref, Iref1, Iref2) into or out of the node; and (d) detecting the current (Iload) flowing through the load path of the main transistor (M1) by measuring the voltage (Vs) dropped across the resistance means (Rsense), and determining whether the voltage (Vs) dropped across the resistance means (Rsense) 0V, whereby the sign of the voltage (Vs) falling across the resistance means (Rsense) is detected, the direction of the current (Iref, Iref1, Iref2) provided in step (c) being dependent on the sign of the voltage across the resistance means ( Rsense) and the direction of the current (Iref, Iref1, Iref2) provided in step (c) depends on whether the current (Iload) flowing through the main transistor (M1) drops or rises. Verfahren nach Anspruch 10, dadurch gekennzeichnet, – dass die Richtung und/oder der Wert des im Schritt (c) bereitgestellten Stroms (Iref, Iref1, Iref2) einstellbar und/oder steuerbar sind.Method according to claim 10, characterized in that - the direction and / or the value of the current provided in step (c) (Iref, Iref1, Iref2) are adjustable and / or controllable. Verfahren nach Anspruch 10, dadurch gekennzeichnet, – dass die Richtung des im Schritt (c) bereitgestellten Stroms (Iref, Iref1, Iref2) mittels einer Look-Up-Tabelle ermittelt wird, in welcher die Richtung des im Schritt (c) bereitgestellten Stroms (Iref, Iref1, Iref2) gegen das Vorzeichen der Spannung (Vs) über dem Widerstandsmittel (Rsense) und das Vorzeichen der Ableitung des durch den Haupttransistor (M1) fließenden Stroms (Iload) aufgetragen sind.Method according to claim 10, characterized in that the direction of the current (Iref, Iref1, Iref2) provided in step (c) is determined by means of a look-up table in which the direction of the current provided in step (c) ( Iref, Iref1, Iref2) are plotted against the sign of the voltage (Vs) across the resistance means (Rsense) and the sign of the derivative of the current (Iload) flowing through the main transistor (M1). Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, – dass das Widerstandsmittel ein integrierter Widerstand (Rsense) ist.Method according to one of claims 10 to 12, characterized in that - the resistance means is an integrated resistor (Rsense). Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, – dass der durch den Haupttransistor (M1) fließende Strom (Iload) proportional zu dem durch den Messtransistor (M2) fließenden Strom (Iload/N) ist.Method according to one of Claims 10 to 13, characterized in that the current (Iload) flowing through the main transistor (M1) is proportional to the current (Iload / N) flowing through the measuring transistor (M2). Verfahren nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, – dass der Haupttransistor (M1) und der Messtransistor (M2) jeweils einen Steueranschluss aufweisen, und – dass der Steueranschluss des Messtransistors (M2) mit dem Steueranschluss des Haupttransistors (M1) verbunden ist.Method according to one of claims 10 to 14, characterized in that - the main transistor (M1) and the measuring transistor (M2) each have a control terminal, and - that the control terminal of the measuring transistor (M2) is connected to the control terminal of the main transistor (M1) , Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, – dass der Haupttransistor (M1) und der Messtransistor (M2) jeweils als MOS-Transistor ausgebildet sind.Method according to one of claims 10 to 15, characterized in that - the main transistor (M1) and the measuring transistor (M2) are each formed as a MOS transistor. Verfahren nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, – dass eine Last mit der Laststrecke des Haupttransistors (M1) in Serie geschaltet ist, und – dass diese Serienschaltung zwischen Anschlüssen für ein Versorgungspotential (VDD) und ein Referenzpotential (VSS) angeordnet ist.Method according to one of claims 10 to 16, characterized in that - a load with the load path of the main transistor (M1) is connected in series, and - that this series circuit between terminals for a supply potential (VDD) and a reference potential (VSS) is arranged ,
DE102006007480.7A 2006-02-17 2006-02-17 Circuit arrangement and method for detecting a load current Expired - Fee Related DE102006007480B8 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006007480.7A DE102006007480B8 (en) 2006-02-17 2006-02-17 Circuit arrangement and method for detecting a load current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006007480.7A DE102006007480B8 (en) 2006-02-17 2006-02-17 Circuit arrangement and method for detecting a load current

Publications (3)

Publication Number Publication Date
DE102006007480A1 DE102006007480A1 (en) 2007-08-30
DE102006007480B4 true DE102006007480B4 (en) 2017-10-05
DE102006007480B8 DE102006007480B8 (en) 2017-12-07

Family

ID=38319658

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006007480.7A Expired - Fee Related DE102006007480B8 (en) 2006-02-17 2006-02-17 Circuit arrangement and method for detecting a load current

Country Status (1)

Country Link
DE (1) DE102006007480B8 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553084A (en) * 1984-04-02 1985-11-12 Motorola, Inc. Current sensing circuit
US5079456A (en) * 1990-11-05 1992-01-07 Motorola, Inc. Current monitoring and/or regulation for sense FET's
US20050127888A1 (en) * 2003-12-15 2005-06-16 Dialog Semiconductor Gmbh Current sensing circuit for DC/DC buck converters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553084A (en) * 1984-04-02 1985-11-12 Motorola, Inc. Current sensing circuit
US5079456A (en) * 1990-11-05 1992-01-07 Motorola, Inc. Current monitoring and/or regulation for sense FET's
US20050127888A1 (en) * 2003-12-15 2005-06-16 Dialog Semiconductor Gmbh Current sensing circuit for DC/DC buck converters

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Stöckl, M., et al, Elektrische Messtechnik, B.G. Teubner, Stuttgart, 1978, Kap. 6.2, S. 129-130 *

Also Published As

Publication number Publication date
DE102006007480A1 (en) 2007-08-30
DE102006007480B8 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
DE4037206C2 (en) Supply voltage control circuit with the possibility of test-burn-in of an internal circuit
DE102008012392B4 (en) Technique for improving the voltage drop in low-voltage regulators by adjusting the modulation
DE112012003708T5 (en) Four-quadrant circuit with bootstrap control
DE102009028217B4 (en) Circuit arrangement with a load transistor and a measuring transistor
DE102014107017A1 (en) circuitry
DE112006001377T5 (en) Power supply control and semiconductor device
DE112007000411T5 (en) Power supply controller
DE102015205359B4 (en) RESTRAIN LIMIT FOR A LOW DROPOUT CONTROLLER IN A DROPOUT CONDITION
DE102013219175B4 (en) A low-power drive circuit and method for a high-voltage semiconductor switch
DE102012223606A1 (en) Semiconductor driver circuit and semiconductor device
DE102010006865B4 (en) Power source, power source arrangement and their use
DE102017212354A1 (en) Low impedance load switch with output current control
DE10212863B4 (en) Drive circuit for a junction field effect transistor
DE602004003382T2 (en) UNDERGROUND SENSOR ARRANGEMENT AND METHOD
DE102015108590B4 (en) CONTROL UNIT AND SEMICONDUCTOR DEVICE
DE102009037649B4 (en) Electronic device and method for inductance current measurement
DE19838657B4 (en) Circuit arrangement for detecting the load current of a power field effect semiconductor device
DE102016207714A1 (en) Voltage regulator with current reduction mode
EP0944159B1 (en) DC-DC converter
DE102015015479B3 (en) Circuit arrangement for determining a current intensity of an electric current
DE102004055452B4 (en) output circuit
DE102013000251A1 (en) Dimmer control with softstart overcurrent protection
DE112019003896T5 (en) LDO voltage regulator circuit with two inputs
DE102012104590A1 (en) driver circuit
DE102006007480B4 (en) Circuit arrangement and method for detecting a load current

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee