DE102004063690A1 - Nicht-volatiles Speicherbauelement mit leitendem Seitenwand-Spacer und Verfahren zur Herstellung desselben - Google Patents

Nicht-volatiles Speicherbauelement mit leitendem Seitenwand-Spacer und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102004063690A1
DE102004063690A1 DE102004063690A DE102004063690A DE102004063690A1 DE 102004063690 A1 DE102004063690 A1 DE 102004063690A1 DE 102004063690 A DE102004063690 A DE 102004063690A DE 102004063690 A DE102004063690 A DE 102004063690A DE 102004063690 A1 DE102004063690 A1 DE 102004063690A1
Authority
DE
Germany
Prior art keywords
pair
sidewall spacers
memory device
conductive
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004063690A
Other languages
English (en)
Other versions
DE102004063690B4 (de
Inventor
Kwan-Yong Ichon Lim
Heung-Jae Ichon Cho
Yong-Soo Ichon Kim
Se-Aug Ichon Jang
Hyun-Chul Ichon Sohn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102004063690A1 publication Critical patent/DE102004063690A1/de
Application granted granted Critical
Publication of DE102004063690B4 publication Critical patent/DE102004063690B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Abstract

Die vorliegende Erfindung bezieht sich auf ein nicht-volatiles Speicherbauelement mit leitenden Seitenwand-Spacern und ein Verfahren zur Herstellung desselben. Das nicht-volatile Speicherbauelement weist auf: ein Substrat; eine auf dem Substrat gebildete Gate-Isolationsschicht, eine auf der Gate-Isolationsschicht gebildete Gate-Struktur; ein auf Seitenwänden der Gate-Struktur gebildetes Paar von Seitenwand-Spacern; ein auf dem Paar von Seitenwand-Spacern gebildetes Paar von leitenden Seitenwand-Spacern zum Empfangen/Lösen von Ladungen; ein Paar von in dem Substrat unterhalb der Seitenwände der Gate-Struktur gebildeten leicht dotierten Drain-Regionen; und ein Paar von in dem Substrat unterhalb von Kantenabschnitten des Paars von leitenden Seitenwand-Spacern gebildeten Source/Drain-Regionen.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterspeicherbauelement und weiter insbesondere auf ein nicht-volatiles Speicherbauelement mit einem Paar von polysilizium-basierten Seitenwand-Spacern und ein Verfahren zur Herstellung desselben.
  • Im Allgemeinen werden Halbleiterspeicherelemente in ein volatiles Speicherbauelement und ein nicht-volatiles Speicherbauelement klassifiziert. Das volatile Speicherbauelement verliert gespeicherte Daten, wenn eine Energiezufuhr angehalten wird. Im Gegensatz dazu behält das nicht-volatile Speicherbauelement gespeicherte Daten auch dann, wenn die Energiezufuhr gestoppt wird. Daher wird das nicht-volatile Speicherbauelement weit verbreitet verwendet, wenn Energie nicht zugeführt werden kann und ein niedriger Energieverbrauch verlangt wird. Beispielsweise kann das nicht-volatile Speicherbauelement in einem mobilen Kommunikationssystem und in einer Speicherkarte zum Speichern von Musik und/oder Bilddaten verwendet werden.
  • Neben verschiedenen nicht-volatilen Speicherbauelementen ist ein Flash-Speicher ein repräsentatives nicht-volatiles Speicherbauelement, welches Floating Gates zum Speichern von Daten verwendet. Der Flash-Speicher verändert Information, die in Transistoren in einer Zellenregion gespeichert sind, durch eine Programmieroperation und eine Löschoperation. Zu diesem Zeitpunkt benötigen die Programmieroperation und die Löschoperation ein hohes Spannungsniveau, welches größer ist als etwa 10 V, und der Flashspeicher schließt eine Vielzahl von pumpenden Schaltungen in einer peripheren Schaltungsregion ein, um ein hohes Spannungsniveau zu erzeugen. Da die Anzahl von pumpenden Schaltungen zunimmt, wird das Halbleiterbauelement weniger integriert, wobei jedoch der Preis im Gegensatz dazu ansteigt. Bei einem hohen Spannungsniveau besteht auch eine Schwierigkeit darin, den Flash-Speicher ohne Erzeugung eines Zusammenbruchs in Transistoren- und Verbindungsleitungen herzustellen.
  • Darüber hinaus weist der Flash-Speicher eine längere Erhaltungszeit auf als andere nicht-volatile Speicherbauelemente. Es ist jedoch ein hohes Spannungsniveau notwendig und eine Betriebsgeschwindigkeit des Flash-Speichers wird niedrig. Wenn die Floating-Gates angeordnet sind, um senkrecht zu den Gate-Elektroden zu sein, kann ein hohes Ausmaß an Integration leicht erhalten werden; es ist jedoch schwierig, einen Ätzprozess anzuwenden und Kontakte zu bilden. Daher wurde ein nicht-volatiles Speicherbauelement mit einer Struktur aus Silizium/Oxid/Nitrid/Oxid/Silizium (SONOS) aktiv studiert.
  • Das nicht-volatile Speicherbauelement mit der SONOS-Struktur wird erhalten durch sequenzielles Stapeln einer ersten Oxidschicht, einer Nitridschicht, einer zweiten Oxidschicht und einer Polykristallsiliziumschicht auf einem Substrat. Hier dient die zwischen der ersten Oxidschicht und der zweiten Oxidschicht angeordnete Nitridschicht als ein Ladungsfallenmedium, welches zum Speichern von Information für das nicht-volatile Speicherbauelement vom SONOS-Typ dient. Daher führt die Nitridschicht eine ähnliche Funktion wie das Floating-Gate des Flash-Speichers aus.
  • Ein typischer Typ eines nicht-volatilen Speicherbauelements verwendet jedoch ein Ladungseinfang/Loslassverfahren an einem Quantengraben, erzeugt an der ONO-Struktur oder an einer Grenzschicht zwischen der ersten Oxidschicht und der zweiten Oxidschicht der ONO-Struktur, so dass Probleme in Bezug auf die Erhaltungszeit und die Strapazierfähigkeit einer Gate-Oxidschicht bestehen können. Auch besteht eine Schwierigkeit darin, die Bauelemente herunterzuskalieren. Daher wird vorgeschlagen, ein Ladungsfallenmedium in einem Seitenwand-Spacertyp zu bilden, um die mit der ONO-Struktur verbundenen Probleme zu lösen.
  • 1 ist eine Querschnittsansicht, die ein herkömmliches nicht-volatiles Speicherbauelement vom SONOS-Typ mit einem Ladungsfallenmedium in der Form eines Seitenwand-Spacers zeigt.
  • Das nicht-volatile Speicherbauelement vom SONOS-Typ schließt wie dargestellt ein: eine Gate-Isolationsschicht 12, gebildet auf einem Substrat 11; eine Gate-Elektrode 13; ein Paar von ersten Silizium-Oxid(SiO2)-basierten Seitenwand-Spacern 15A, gebildet auf Seitenwänden der Gate-Elektrode 13, ein Paar von Silizium-Nitrid (SiN)-basierten Seitenwand-Spacern 14, gebildet auf dem Paar von ersten SiO2-basierten Seitenwand-Spacern 15A; ein Paar von zweiten Siliziumoxid(SiO2)-basierten Seitenwand-Spacern 15B, gebildet auf dem Paar von SiN-basierten Seitenwand-Spacern 14; und eine Source S und eine Drain D, gebildet in dem Substrat 11.
  • In dem nicht-volatilen Speicherbauelement vom SONOS-Typ dient das Paar von SiN-basierten Seitenwand-Spacern 14 dazu, ein Bit A und ein Bit B zu speichern, und somit ist es möglich, zwei Bits pro Zelle zu erhalten. Abgesehen von diesem Vorteil weist das nicht-volatile Speicherbauelement vom SONOS-Typ ein Problem darin auf, dass eine verschlechterte Zuverlässigkeit wie bei einer üblichen dielektrischen ONO-Struktur vorhanden ist, da Ladungen an dem Paar von SiN-basierten Seitenwand-Spacern 14 eingefangen oder gelöst werden können.
  • 2A ist ein schematischer Graph, welcher eine Threshold-Spannungseigenschaft in Abhängigkeit eines Ladungszustands in einem nicht-volatilen Speicherbauelement vom herkömmlichen SONOS-Typ mit einem Ladungsfallenmedium in der Form eines Seitenwand-Spacer-Typs zeigt. In dem Graph repräsentiert die horizontale Achse bzw. die vertikale Achse eine Gate-Spannung (Vg) bzw. einen Drain-Strom (Id).
  • Im Detail: wenn negative Ladungen in einer Source-Region gespeichert werden, dann wird eine niedrige Vorspannung an die Source-Region angelegt, während eine hohe Vorspannung an einer Drain-Region angelegt wird. Dann wird eine Threshold-Spannung in eine positive Richtung, d.h. in eine „nach vorne" Richtung in dem Graphen verschoben. Wenn eine hohe Vorspannung an die Source-Region angelegt wird, während eine niedrige Vorspannung an die Drain-Region angelegt wird, dann wird im Gegensatz dazu die Threshold-Spannung in eine „Rückwärts"-Richtung verschoben. In diesem Fall zeigt die Threshold-Spannung darüber hinaus einen „frisch" Zustand, so dass eine freie Menge von Ladungen existiert.
  • 2B ist ein Graph, welcher eine Eigenschaft einer Threshold-Spannung (Vth) zeigt, die sich während Auffrisch-, Schreib- und Lösch-Operationen in einem herkömmlichen nicht-volatilen Speicherbauelement vom SONOS-Typ mit einem Ladungsfallenmedium in der Form eines Seitenwand-Spacer-Typs zeigt. Hier repräsentiert die horizontale Achse bzw. die vertikale Achse eine Gate-Spannung (Vg) bzw. einen Drain-Strom (Id).
  • Nach der Löschoperation verschlechtert sich wie dargestellt eine Eigenschaft zwischen der Gate-Spannung (Vg) und dem Drain-Strom (Id), d.h. die Threshold-Spannungseigenschaft.
  • Wie oben beschrieben können Ladungen in eine innere Seite der Nitridschicht und in eine Grenzschicht zwischen der Oxidschicht und der Nitridschicht eingefangen werden, wenn die Nitridschicht als das Ladungsfallenmedium in dem nicht-volatilen Speicherbauelement verwendet wird. Es kann daher schwierig sein, die Mengen von Ladungen, die einzufangen oder zu lösen sind, zu steuern.
    •
  • Zusammenfassung der Erfindung
  • Es ist daher ein Ziel der vorliegenden Erfindung, ein nicht-volatiles Speicherbauelement zur Verfügung zu stellen, welches in der Lage ist, eine Zuverlässigkeit zu verbessern, wenn eine Nitridschicht als ein Ladungsfallenmedium verbessert wird, und ein Verfahren zur Herstellung desselben zur Verfügung zu stellen.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung wird ein nicht-volatiles Speicherbauelement zur Verfügung gestellt, aufweisend: ein Substrat; eine auf dem Substrat gebildete Gate-Isolationsschicht; eine auf der Gate-Isolationsschicht gebildete Gate-Struktur; ein auf Seitenwänden der Gate-Struktur gebildetes Paar von Seitenwand-Spacern; ein von auf dem Paar von Seitenwand-Spacern gebildetes Paar von leitenden Seitenwand-Spacern zum Einfangen/Lösen von Ladungen; ein Paar von in dem Substrat unterhalb der Seitenwände der Gate-Struktur gebildeten schwach dotierten Drain-Regionen; und ein Paar von in dem Substrat unterhalb von Kantenabschnitten des Paars von leitenden Seitenwand-Spacern gebildeten Source/Drain-Regionen.
  • In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines nicht-volatilen Speicherbauelements zur Verfügung gestellt, mit den Schritten: Bilden einer Gate-Isolationsschicht auf einem Substrat; Bilden einer Gate-Struktur auf der Gate-Isolationsschicht; Bilden eines Paars von schwach dotierten Drain-Regionen in dem Substrat unterhalb von Seitenwänden der Gate-Struktur; Bilden eines Paars von Reoxidationsseitenwand-Spacern auf Seitenwänden der Gate-Struktur; gleichzeitiges Bilden eines Paars von Seitenwand-Spacern und eines Paars von leitenden Seitenwand-Spacern auf dem Paar von Reoxidationsseitenwand-Spacern; und Bilden eines Paars von Source/Drain-Regionen, gebildet in dem Substrat unterhalb von Kantenabschnitten des Paars von leitenden Seitenwand-Spacern und verbunden mit den entsprechend schwach dotierten Drain-Regionen.
  • Kurze Beschreibung der Zeichnungen
  • Das Obige und andere Ziele und Eigenschaften der vorliegenden Erfindung werden besser verständlich mit Bezug auf die folgende Beschreibung der bevorzugten Ausführungsformen, die in Verbindung mit den begleitenden Zeichnungen vorgenommen wird, in denen:
  • 1 ein Querschnitt ist, welcher ein herkömmliches nicht-volatiles Speicherbauelement vom Silizium/Oxid/Nitrid/Oxid/Silizium(SONOS)-Typ mit einem Ladungsfallenmedium in der Form eines Seitenwands-Spacers zeigt;
  • 2A ist ein schematischer Graph, welcher eine Threshold-Spannungseigenschaft in Abhängigkeit eines Ladungszustands in einem herkömmlichen nicht-volatilen Speicherbauelement vom SONOS-Typ in der Form eines Seitenwand-Spacers zeigt;
  • 2B ist ein Graph, welcher eine Threshold-Spannungseigenschaft während Auffrisch-, Schreib- und Löschoperationen in einem herkömmlich nicht-volatilen Speicherbauelement vom SONOS-Typ in der Form eines Seitenwand-Spacers zeigt;
  • 3 ist ein Diagramm, welches ein Layout eines Zellentransistors in einem nicht-volatilen Speicherbauelement in Übereinstimmung mit der vorliegenden Erfindung zeigt;
  • 4 ist ein entlang der Linie I-I' gemäß 3 genommener Querschnitt, welcher ein nicht-volatiles Speicherbauelement zeigt;
  • 5A bis 5G sind Querschnitte, die ein Verfahren zur Herstellung eines nicht-volatilen Speicherbauelements in Übereinstimmung mit der vorliegenden Erfindung zeigen; und
  • 6A bis 6C sind Diagramme, die ein Verfahren zur Isolation eines Paars von leitenden Seitenwand-Spacern darstellen.
    •
  • Detaillierte Beschreibung der Erfindung.
  • Ein nicht-volatiles Speicherbauelement mit leitenden Seitenwand-Spacern und ein Verfahren zur Herstellung desselben in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung wird im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben, wobei die Beschreibung im folgenden vorgenommen wird.
  • 3 ist ein Diagramm, welches ein Layout eines Zellentransistors in einem nicht-volatilen Speicherbauelement in Übereinstimmung mit der vorliegenden Erfindung zeigt.
  • Der Zellentransistor des nicht-volatilen Speicherbauelements zeigt wie dargestellt: eine in einer vorbestimmten Region eines Substrats gebildete Bauelementisolationsschicht ISO; eine in einer durch die Bauelementisolationsschicht ISO definierten aktiven Region ACT des Substrats gebildete Wortleitung 25; ein auf beiden Seitenwänden der Wortleitung 25 gebildetes Paar von leitenden Seitenwand-Spacern 29B; eine innerhalb entsprechender Abschnitte der unterhalb von Kantenabschnitten der leitenden Seitenwand-Spacer 29B angeordneten aktiven Region ACT gebildete Source-Region S und Drain-Region D; und eine Vielzahl von mit der Source-Region S und der Drain-Region D gebundener Bit- Leitungskontakte 33. Die leitenden Seitenwand-Spacer 29B werden insbesondere durch Verwendung von Polysilizium gebildet und dienen als ein Ladungsfallen/Loslassmedium. Die leitenden Seitenwand-Spacer 29B werden auch als Floating Seitenwand-Spacer bezeichnet.
  • 4 ist ein Querschnitt, welcher ein nicht-volatiles Speicherbauelement entlang der Linie I-I' gemäß 3 zeigt.
  • Wie dargestellt, schließt das nicht-volatile Speicherbauelement ein: eine auf einem Substrat 21 gebildete Gate-Isolationsschicht 22A; eine auf der Gate-Isolationsschicht 22A gebildete Gate-Struktur 100; ein durch Verwendung von Oxid gebildetes Paar von Reoxidationsseitenwand-Spacern 27; ein Paar von auf beiden Seitenwänden der Gate-Struktur 100 gebildetes und aus Nitrid hergestelltes Paar von Seitenwand-Spacern 28A; ein Paar von auf dem Paar von Seitenwand-Spacern 28A gebildeten leitenden Seitenwand-Spacern 29B; ein Paar von in vorbestimmten Positionen des Substrats 21 unterhalb von Regionen, wo das Paar von Reoxidationsseitenwand-Spacern 27 und das Paar von Seitenwand-Spacern 28A und das Paar von leitenden Seitenwand-Spacern 29B gebildet sind, gebildeten schwach dotierten Drain(LDD)-Regionen 26; und ein Paar von in anderen vorbestimmten Regionen des Substrats 21 gebildeten Source/Drain-Regionen 30, jeweils zwischen einer äußeren Wand des Paars von leitenden Seitenwand-Spacern 29B angeordnet und jeweils mit dem Paar von LDD-Regionen 26 verbunden. Das Paar von leitenden Seitenwand-Spacern 29B spielt insbesondere eine Rolle beim Einfangen/Lösen von Ladungen und wird durch Verwendung von Polysilizium gebildet.
  • 5A bis 5G sind Querschnitte, die ein Verfahren zur Herstellung des nicht-volatilen Speicherbauelements vom SONOS-Typ gemäß 4 zeigen.
  • Gemäß 5A wird eine Gate-Isolationsschicht 22 auf einem Substrat 21 gebildet. Es sei festgehalten, dass vor dem Bilden der Gate-Isolationsschicht 22 eine Bauelementisolationsschicht in dem Substrat 21 ausgebildet wird und ein Ionenimplantationsprozess zum Steuern einer Threshold-Spannung und Bilden von Reservoiren in dem Substrat 21 ausgeführt wird. Die Gate-Isolationsschicht 22 ist vorzugsweise eine Siliziumoxid(SiO2)-Schicht, die durch Ausführen eines thermischen Oxidationsprozesses mit einer Oberfläche des Substrats 21 erhalten wird.
  • Als nächstes werden eine erste siliziumhaltige Elektrodenschicht 23, eine zweite Elektrodenschicht 24, basierend auf einem Material, welches ausgewählt ist aus Metallen mit niedrigem Widerstand, und eine harte Maskenschicht 25 sequenziell auf der Gate-Isolationsschicht 22 gestapelt. Im Detail wird die erste siliziumhaltige Eletrodenschicht 23 aus Polysilizium und Polysiliziumgermanium (Poly-Si1-x Gex) ausgewählt, wobei x, welches ein atomares Verhältnis von Germanium (Ge) repräsentiert, zwischen etwa 0.01 bis etwa 0.99 liegt. Die zweite Elektrodenschicht 24 wird aus einer Gruppe ausgewählt, die aus Wolfram-Silizid (WSi), Titansilizid (TiSi), Kobaltsilizid (CoSi), Nickelsilizid (NiSi), Chromsilizid (CrSi), einem Stapel aus Wolfram-Nitrid (WNx), wobei x, welches ein atomares Verhältnis von Stickstoff repräsentiert, zwischen etwa 0.1 bis etwa 3.0 liegt, und Wolfram, und einem Stapel aus Silizium-Nitrid (SiNx), wobei x, welches ein atomares Verhältnis von Stickstoff repräsentiert, zwischen etwa 0.1 bis etwa 3.0 liegt, und Wolfram, ausgewählt wird. Unter den oben aufgezählten Materialien werden das Wolfram-Nitrid und das Silizium-Nitrid als Diffusionsbarrierenmaterialien verwendet. Darüber hinaus wird die harte Maskenschicht 25 aus Silizium-Nitrid hergestellt. Im Nachfolgenden sei angenommen, dass die erste Elektrodenschicht 23 und die zweite Elektrodenschicht 24 durch Verwendung von Polysilizium bzw. Wolfram-Silizid gebildet werden.
  • Obwohl es nicht dargestellt ist, wird eine Fotolackschicht auf der harten Maskenschicht 25 gebildet und dann durch Verwendung eines Fotobelichtungsprozesses und eines Entwicklungsprozesses strukturiert. Mit Verwendung der Fotolackstruktur als eine Ätzmaske werden die harte Maskenschicht 25, die zweite Elektrodenschicht 24 und die erste Schicht 23 geätzt, um eine Gate-Struktur 100 zu bilden. Im Anschluss daran wird die Fotolackstruktur durch Ausführen eines Entfernungsprozesses entfernt.
  • Nach der Bildung der Gate-Struktur 100 wird ein Ionenimplantationsprozess mit dem Substrat 21 durchgeführt. Zu diesem Zeitpunkt dient der Ionenimplantationsprozess zum Bilden eines Paars von schwach dotierten Drain(LDD)-Regionen 26 durch Ionenimplantieren eines Dotiermittels in niedriger Konzentra tion. Im Falle eines N-Kanal Metalloxidhalbleiterfeldeffekttransistors (MOSFET) wird ein N-Typ-Dotiermittel, wie etwa Phosphor (P) oder Arsen (As), verwendet.
  • Gemäß 5B wird ein Gate-Reoxidationsprozess mit dem Ziel des Oxidierens von Seitenwänden der ersten Elektrodenschicht 23 durchgeführt, während ein Widerstand der Gate-Struktur 100 erhalten wird. Im Allgemeinen wird während des obigen Ätzprozesses zum Bilden der Gate-Struktur 100 die Gate-Isolationsschicht 22 gemäß 5A beschädigt. Daher wird der Gate-Reoxidationsprozess ausgeführt, um die beschädigte Gate-Isolationsschicht 22 und während des Ätzprozesses erzeugte Mikrogräben zu reparieren. Auch wird der Gate-Reoxidationsprozess ausgeführt, um die auf dem Substrat 21 verbleibende Polysiliziumschicht zu entfernen und durch Erhöhen einer Dicke der Gate-Isolationsschicht 22 unterhalb von Kantenabschnitten der Gate-Struktur 100 eine Zuverlässigkeit zu verbessern.
  • Abhängig von einer Dicke der Gate-Isolationsschicht 22 und einer Qualität der Gate-Isolationsschicht 22 beeinflusst die unterhalb der Kantenabschnitte der Gate-Struktur 100 angeordnete Gate-Isolationsschicht 22 insbesondere eine Heiße-Ladungs-Eigenschaft, Sub-Threshold-Spannungseigenschaften, wie etwa Leckströme und Gate-induzierte Drain-Leckströme (GIDL), eine Durchbruchseigenschaft, und eine Bauelementbetriebsgeschwindigkeit. Im wesentlichen daher wird der Gate-Reoxidationsprozess ausgeführt.
  • Unterdessen wird der Gate-Reoxidationsprozess durch Verwenden eines thermischen Prozesses in einer Atmosphäre aus Wasserdampf (H2O), Sauerstoff (O2) oder Wasserstoff (H2) ausgeführt. Zu diesem Zeitpunkt wird der thermische Prozess bei einer Temperatur zwischen etwa 700°C bis etwa 900°C ausgeführt.
  • Hier bezeichnet ein Bezugszeichen 22A die Gate-Isolationsschicht, die durch den Reoxidationsprozess wiederhergestellt wurde, und eine Dicke der Gate-Isolationsschicht 22 unterhalb der Kantenabschnitte der Gate-Struktur 100 nimmt zu aufgrund eines um die Kantenabschnitte der Gate-Struktur 100 herum ausgebildeten Vogelschnabels 22B.
  • Zusätzlich zu der Oxidation der ersten Elektrodeschicht 23 aus Polysilizium werden während des Gate-Oxidationsprozesses Seitenwände der aus Wolfram-Silizid gebildeten zweiten Elektrodenschicht 24 oxidiert, wodurch ein Paar von Reoxidationsseitenwand-Spacern 27 gebildet wird. Hier wird das Paar von Reoxidationsseitenwand-Spacern 27 reoxidiertes Silizium genannt.
  • Um darüber hinaus die Dicke der Oxidschicht zu erhöhen und die Qualität zu verbessern, ist es möglich, einen verbleibenden Abschnitt der Gate-Isolationsschicht durch einen Vorreinigungsprozess zu entfernen und dann eine neue Gate-Isolationsschicht durch Ausführen des Gate-Reoxidationsprozesses zu bilden.
  • Gemäß 5C wird eine Isolationsschicht 28 auf einer gesamten Oberfläche der aus obigem resultierenden Substratstruktur abgeschieden. Zu diesem Zeitpunkt wird die Isolationsschicht 28 durch Verwenden von Siliziumnitrid (Si3N4) oder Siliziumoxynitrid (SiON) gebildet. Es ist weiterhin möglich, Oxid oder einen Stapel aus Oxid und Nitrid für die Isolationsschicht 28 zu verwenden. In dem Fall, dass das Oxid verwendet wird, ist Wolfram, welches eine schwache Toleranz gegenüber der Oxidation aufweist, in der Gate-Struktur 100 enthalten, und es wird teilweise Siliziumoxid (SiO2) als die Isolationsschicht 28 durch die Verwendung eines atomaren Abscheidungs-(ALD)-Verfahrens verwendet.
  • Darüber hinaus kann die Isolationsschicht 28 durch Verwenden einer einzelnen Schicht eines Isolationsmaterials mit einer hohen dielektrischen Konstante, wie etwa Oxynitrid welches ein Metall enthält, welches aus einer Gruppe ausgewählt ist, aus Hafnium (Hf), Zirkonium (Zr), Aluminium (Al), Tantal (Ta), Titan (Ti), Zer (Ce), Platin (Pt) und Lanthan (La) besteht, oder durch Verwenden der gestapelten Struktur dieser Isolationsmaterialien gebildet werden.
  • Als nächstes wird eine leitende Schicht 29, basierend auf Polysilizium, auf der Isolationsschicht 28 gebildet. Zu diesem Zeitpunkt spielt die leitende Schicht 29 eine Rolle als Ladungs-Fallen-Medium. Zusätzlich zu der Verwendung von Polysilizium kann die leitende Schicht 29 durch Verwendung eines Metalls mit niedrigem Widerstand gebildet werden, welches aus einer Gruppe ausgewählt wird, welche besteht aus Polysilizium-Germanium, Titan, Wolfram, Tantal und Hafni um, oder durch Verwendung einer Metallnitridschicht, welche erhalten wird durch Nitridieren des ausgewählten Metalls unter den oben aufgelisteten Metallen.
  • Gemäß 5D wird die leitenden Schicht 29 selektiv geätzt, wodurch ein Paar von primitiven leitenden Spacern 29A auf Seitenwänden der Gate-Struktur 100 durch Ausführen eines Abdeckungs-Zurückätzprozesses gebildet wird. Zu diesem Zeitpunkt wird die Isolationsschicht 28 auch durch den Abdeckungs-Zurückätzprozess geätzt, wodurch ein Paar von Seitenwand-Spacern 28A auf Seitenwänden der Gate-Struktur 100 gebildet wird.
  • Da das Paar von primitiven leitenden Seitenwand-Spacern 29A auf einem leitenden Material basiert, das heißt der Polysiliziumschicht, wird das Paar von primitiven leitenden Seitenwand-Spacern 29A nur auf den Seitenwänden der Gate-Struktur 100 gebildet, so dass es von benachbarten primitiven leitenden Seitenwand-Spacern 29A und gegenüber anderen Einheitszellen isoliert ist. Vorzugsweise ist das Paar von primitiven leitenden Seitenwand-Spacern 29A zum Isolieren der Einheitszellen in einer horizontalen Richtung, das heißt in der X-Achse dieser Zeichnung, angeordnet. Das Paar von primitiven leitenden Seitenwand-Spacern 29A dient, wie oben erwähnt, zum Speichern von Daten für das nicht-volatile Speicherbauelement vom SONOS-Typ, und somit wird das Paar von primitiven leitenden Seitenwand-Spacern 29A als ein Ladungsspeichermedium bezeichnet.
  • Der Abdeckungs-Zurückätzprozess schreitet darüber hinaus so lange voran, bis das Paar von primitiven leitenden Seitenwand-Spacern 29A eine Höhe aufweist, die niedriger ist, als die der Gate-Struktur 100. Um dies zu erreichen, wird der Abdeckungs-Zurückätzprozess mit dem Ziel des Exponierens der strukturierten harten Maskenschicht 25 und der oberhalb der aktiven Region angeordneten, wiederhergestellten Gate-Isolationsschicht 22A ausgeführt. Daher verwendet der Abdeckungs-Zurückätzprozess ein Ätzrezept, welches eine Ätzselektivität bezüglich der wiederhergestellten Gate-Isolationsschicht 22A zur Verfügung stellt, welche aus Siliziumoxid hergestellt ist, und es dem Paar von Seitenwand-Spacern 28A erlaubt, gleichzeitig geätzt zu werden.
  • Gemäß 5E wird ein weiterer Ionen-Implantationsprozess ausgeführt, um ein Paar von Source/Drain Regionen 30 zu bilden. Im Anschluss wird ein Prozess zum Isolieren der benachbarten primitiven leitenden Seitenwand-Spacer 29A durchgeführt. Das bedeutet, dass der in 5D beschriebene Ätzprozess zum Isolieren der benachbarten primitiven leitenden Seitenwand-Spacer 29A in horizontaler Richtung dient. Da das Paar von primitiven leitenden Seitenwand-Spacern 29A auf einem leitenden Material, das heißt Polysilizium, basiert, ist es notwendig, die benachbarten leitenden primitiven Seitenwand-Spacer 29A in einer vertikalen Richtung, das heißt der X-Achse, zu isolieren. Eine detaillierte Beschreibung von diesem Prozess zum Isolieren der benachbarten primitiven leitenden Seitenwand-Spacer 29A in der X-Achse wird später beschrieben.
  • Gemäß 5F wird ein weiterer Ätzprozess mit dem Paar von primitiven leitenden Seitenwand-Spacern 29A ausgeführt, um das Paar von leitenden Seitenwand-Spacern 29B zu erhalten, isoliert in der X-Achse und in der Y-Achse gegenüber anderen leitenden Seitenwand-Spacern 29B der benachbarten Einheitszellen. Dann wird eine Spacer-Nitridschicht 31, die als eine Barrierenschicht für einen selbstausgerichteten Kontakt (SAC) Prozess dient, auf den leitenden Seitenwand-Spacern 29B und auf einem exponierten Abschnitt der wiederhergestellten Gate-Isolationsschicht 22A gebildet.
  • Gemäß 5G wird eine Zwischenschicht-Isolationsschicht 32 auf der Spacer-Nitridschicht 31 gebildet. Der oben erwähnte SAC-Prozess wird dann angewendet, um die Zwischenschicht-Isolationsschicht 32 zu ätzen, so dass eine Vielzahl von (nicht dargestellten) Kontaktlöchern zum Exponieren des Paars von Source/Drain Regionen 30 gebildet werden. Anschließend wird ein leitendes Material in die Kontaktlöcher gefüllt, wodurch eine Vielzahl von Bitleitungskontakten 33 erhalten wird.
  • 6A bis 6C sind Diagramme, die ein Verfahren zur Isolation eines Paars von leitenden Seitenwand-Spacern in einem nicht-volatilen Speicherbauelement vom SONOS-Typ in Übereinstimmung mit der vorliegenden Erfindung zeigen.
  • 6A ist eine Aufsicht auf das nicht-volatile Speicherbauelement vom SO-NOS-Typ gemäß 5E.
  • Wie dargestellt ist die Gate-Struktur 100 auf einer vorbestimmten Region des Substrats 21 angeordnet, und das Paar von Seitenwand-Spacern 28A und das Paar von primitiven leitenden Seitenwand-Spacern 29A sind auf Seitenwänden der Gate-Struktur 100 angeordnet. Die Source/Drain Regionen 30 sind in dem Substrat 21 ausgebildet, angeordnet in einer Region unterhalb von Kantenabschnitten des Paars von primitiven leitenden Seitenwand-Spacern 29A. Hier wird eine Beschreibung der Bauelementisolationsregionen ISO weggelassen. Wie oben beschrieben dient das Paar von primitiven leitenden Seitenwand-Spacern 29A als Ladungs-Fallen-Medium zum Speichern von Ladungen, um Ladungen für das nicht-volatile Speicherbauelement vom SONOS-Typ zu speichern.
  • Zu diesem Zeitpunkt wird das Paar von primitiven leitenden Seitenwand-Spacern 29A in der X-Achse gegenüber benachbarten primitiven leitenden Seitenwand-Spacern 29A von anderen Einheitszellen isoliert. Das Paar von primitiven leitenden Seitenwand-Spacern 29A ist jedoch nicht in der Y-Achse isoliert. Daher wird ein Prozess zum Isolieren des Paars von primitiven leitenden Seitenwand-Spacern 29A in der Y-Achse ausgeführt.
  • Gemäß 6B wird eine Photolackschicht auf einer gesamten Oberfläche der in 6A dargestellten Substrat-Struktur gebildet, und es wird dann ein Photobelichtungsprozess und ein Entwicklungsprozess verwendet, um die Photolackstruktur zu strukturieren. Als ein Ergebnis dieser Prozesse wird eine Photolackstruktur 41 gebildet.
  • Zu diesem Zeitpunkt erstreckt sich eine horizontale Seite der Photolackstruktur 41 mit einer vorbestimmten Länge von beiden Kanten des Paars von primitiven leitenden Seitenwand-Spacern 29A zu den Source/Drain Regionen 30, während eine vertikale Seite der Photolackstruktur 41 mit Abschnitten der Source/Drain Regionen und der Bauelementisolationsregionen ISO überlappen.
  • Gemäß 6C wird das in 6B dargestellte Paar von primitiven leitenden Seitenwand-Spacern 29A selektiv durch Verwendung des Photolackmusters 41 als eine Ätzmaske geätzt, wodurch das Paar von leitenden Seitenwand-Spacern 29B erhalten wird. Zu diesem Zeitpunkt schreitet der Ätzprozess unter einem Ätzprozess voran, welches eine Ätzselektivität mit Bezug auf das Paar von Sei tenwand-Spacern 28A zur Verfügung stellt. Auch ist der Ätzprozess ein anisotroper Ätzprozess. Im Anschluss daran wird die Photolackstruktur 41 durch einen Entfernungsprozess entfernt.
  • Die isolierten leitenden Seitenwand-Spacer 29B, die nach dem obigen selektiven Ätzprozess mit Verwendung der Fotolackstruktur 41 erhalten wurden, werden auf Seitenwänden der Gate-Struktur in jeder Einheitszelle gebildet. Daher ist das Paar von leitenden Seitenwand-Spacern 29B der Einheitszellen gegenüber jeder anderen in der X-Achse und in der Y-Achse isoliert. Hier weist jeder der leitenden Seitenwand-Spacer 29B eine rechteckige Form auf, dessen Länge größer ist als die Breite.
  • Das nicht-volatile Speicherbauelement vom SONOS-Typ wird durch Einfangen/Lösen von Ladungen in/aus dem leitenden Seitenwand-Spacer 29B realisiert.
  • Im Folgenden wird der Betrieb des nicht-volatilen Speicherbauelements vom SONOS-Typ in Übereinstimmung mit der vorliegenden Erfindung beschrieben.
  • Tabelle 1 zeigt Grundbedingungen für eine Programmoperation in Übereinstimmung mit der vorliegenden Erfindung
    Figure 00150001
  • Hier ist „WL" eine Wortleitung, und „BLC1" und „BLC2" sind ein Bit-Leitungskontakt, der mit einer Source-Region verbunden ist, und ein Bit-Leitungskontakt, der mit einer Drain-Region verbunden ist. Der erste leitende Seitenwand-Spacer und die zweiten leitenden Seitenwand-Spacer werden auf der Source-Region bzw. der Drain-Region gebildet. Diese Bedeutungen der Bezugszeichen werden in den folgenden Tabellen 2 und 3 identisch verwendet.
  • Tabelle 2 zeigt Grundbedingungen für eine Löschoperation in Übereinstimmung mit der vorliegenden Erfindung.
  • Tabelle 2
    Figure 00160001
  • Tabelle 3 zeigt Grundbedingungen für eine Leseoperation in Übereinstimmung mit der vorliegenden Erfindung.
  • Tabelle 3
    Figure 00160002
  • Figure 00170001
  • Bei der Programmieroperation, d.h. der Schreiboperation, wird gemäß Tabelle 1 das P-Reservoir und der zweite Bit-Leitungskontakt BLC2 mit einer Erdspannung (GND) beaufschlagt, während der erste Bit-Leitungskontakt BLC1 und eine Gate-Struktur, d.h. die Wortleitung WL, mit einer hohen Spannung beaufschlagt werden, wobei heiße Ladungen in den ersten leitenden Seitenwand-Spacer eines NMOSFET injiziert werden. In diesem Fall wird der erste leitenden Seitenwand-Spacer negativ geladen.
  • Gemäß Tabelle 2 wird das P-Reservoir und dem zweiten Bit-Leitungskontakt BLC2 eine Erdspannung angelegt, während an den ersten Bit-Leitungskontakt BLC1 bzw. die Gate-Struktur eine hohe Vorspannung bzw. eine niedrige Vorspannung angelegt werden, um die in dem ersten leitenden Seitenwand-Spacer gespeicherten negativen Ladungen zu extrahieren.
  • Die gleichen Injektions- und Extraktionsverfahren werden mit dem zweiten leitenden Seitenwand-Spacer durchgeführt. Gemäß Tabelle 3 wird als nächstes die Leseoperation durch Verwendung einer Threshold-Spannung (Vth) des MOSFET durchgeführt. In der Tabelle 3 sind detaillierte Grundbedingungen für die Leseoperation und die Verschiebung der Threshold-Spannung unter einer derartigen Grundbedingung dargestellt.
  • Wenn beispielsweise die negativen Ladungen in dem ersten leitenden Seitenwand-Spacer gespeichert sind, dann verändert sich die Threhold-Spannung beim Betrieb des Bauelements in einer „nach hinten" Richtung kaum von dem zweiten Bit-Leitungskontakt BLC2 zu dem ersten Bit-Leitungskontakt BLC1. Im Gegensatz dazu wird die Threshold-Spannung in eine positive Richtung verschoben, wenn das Bauelement in einer „nach vorne" Richtung arbeitet, von dem ersten Bit-Leitungskontakt BLC1 zu dem zweiten Bit-Leitungskontakt BLC2. Genauso beeinflusst der Ladungszustand des zweiten leitenden Seitenwand-Spacers kaum die Verschiebung in die nach vorne Richtung, beeinflusst jedoch die Verschiebung in die Rückwärts-Richtung. Mit Verwendung der Threshold-Spannung können die Ladungszustände des ersten leitenden Seitenwand-Spacers und des zweiten leitenden Seitenwand-Spacers separat detektiert werden und es ist somit möglich, zwei Bits pro Einheitszelle zu realisieren.
  • In Übereinstimmung mit der vorliegenden Erfindung liefert die Verwendung des Paars von Polysilizium-basierten Seitenwand-Spacern einen Effekt des Betreibens eines nicht-volatilen Speicherbauelements mit hoher Geschwindigkeit auch bei niedriger Antriebsspannung. Es ist weiterhin ein weiterer Effekt des Erhaltens einer ähnlichen Erhaltungszeit zu beobachten, wie bei einem Flash-Speicher.
  • Die vorliegende Anmeldung enthält Gegenstände, die sich auf die koreanische Patentanmeldung Nr. KR 2004-0078223 beziehen, angemeldet beim Koreanischen Patentamt am 1. Oktober 2004, von der der gesamte Inhalt hier durch Bezugnahme mit aufgenommen wird.
  • Während die vorliegende Erfindung mit Bezug auf bestimmte bevorzugte Ausführungsformen wurde, ist es für den Durchschnittsfachmann der Technik klar, dass verschiedene Veränderungen und Modifikationen vorgenommen werden können, ohne von dem Geist und dem Schutzbereich der Erfindung abzuweichen, wie er in den folgenden Ansprüchen definiert ist.

Claims (20)

  1. Nicht-volatiles Speicherbauelement, aufweisend: ein Substrat; eine auf dem Substrat gebildete Gate-Isolationsschicht; eine auf der Gate-Isolationsschicht gebildete Gate-Struktur; ein auf Seitenwänden der Gate-Struktur gebildetes Paar von Seitenwand-Spacern; ein auf dem Paar von Seitenwand-Spacern gebildetes Paar von leitenden Seitenwand-Spacern zum Empfangen/Lösen von Ladungen; ein Paar von in dem Substrat unterhalb der Seitenwände der Gate-Struktur gebildeten leicht dotierten Drain-Regionen; und ein Paar von in dem Substrat unterhalb von Kantenabschnitten des Paars von leitenden Seitenwand-Spacern gebildeten Source/Drain-Regionen.
  2. Nicht-volatiles Speicherbauelement nach Anspruch 1, weiterhin ein Paar von Reoxidationsseitenwand-Spacern aufweisend, gebildet auf den Seitenwänden der Gate-Struktur.
  3. Nicht-volatiles Speicherbauelement nach Anspruch 1, wobei das Paar von leitenden Seitenwand-Spacern durch Verwendung von Polysilizium gebildet ist.
  4. Nicht-volatiles Speicherbauelement nach Anspruch 1, wobei das Paar von leitenden Seitenwand-Spacern durch Verwendung eines Metalls mit niedrigem Widerstand gebildet ist, welches ausgewählt ist aus einer Gruppe, welche besteht aus Polysiliziumgermanium, Titan (Ti), Wolfram (W), Tantal (Ta), und Hafnium (Hf) und einem Material, welches durch Nitridieren eines aus der Gruppe ausgewählten Metalls mit niedrigem Widerstand erhalten wurde.
  5. Nicht-volatiles Speicherbauelement nach Anspruch 1, wobei das Paar von leitenden Seitenwand-Spacern gebildet wird, um eine Höhe aufzuweisen, die niedriger ist als die des Paars von Seitenwand-Spacern.
  6. Nicht-volatiles Speicherbauelement nach Anspruch 1, wobei das Paar von Seitenwand-Spacern gebildet durch Verwendung eines Materials, welches aus einer Gruppe ausgewählt wird, die besteht aus Nitrid, Oxid und einem Stapel aus Oxid und Nitrid.
  7. Nicht-volatiles Speicherbauelement nach Anspruch 1, wobei das Paar von Seitenwand-Spacern durch Verwendung einer einzigen Schicht aus Oxynitrid gebildet ist, welche ein Metall aufweist, welches ausgewählt ist aus einer Gruppe, die besteht aus Hafnium (Hf), Zirkonium (Zr), Aluminium (Al), Tantal (Ta), Titan (Ti), Zer (Ce), Platin (Pt) und Lanthan (La), und gestapelten Schichten von Oxynitrid, die ein Metall enthalten, welches aus der Gruppe ausgewählt ist.
  8. Nicht-volatiles Speicherbauelement nach Anspruch 2, wobei das Paar von Reoxidationsseitenwand-Spacern durch Ausführen eines Gate-Reoxidationsprozesses mit der Gate-Struktur gebildet ist.
  9. Nicht-volatiles Speicherbauelement nach Anspruch 1, weiterhin aufweisend: eine Spacer-Nitridschicht, die auf dem Paar von leitenden Seitenwand-Spacern und der Gate-Isolationsschicht gebildet ist; eine auf der Spacer-Nitridschicht gebildete Zwischenschichtisolationsschicht; eine Vielzahl von durch die Zwischenschichtisolationsschicht hindurchreichenden Bit-Leitungskontakten.
  10. Verfahren zur Herstellung eines nicht-volatilen Speicherbauelements, mit den Schritten: Bilden einer Gate-Isolationsschicht auf einem Substrat; Bilden einer Gate-Struktur auf der Gate-Isolationsschicht; Bilden eines Paars von leicht dotierten Drain-Regionen in dem Substrat unterhalb von Seitenwänden der Gate-Struktur; Bilden eines Paars von Reoxidationsseitenwand-Spacern auf Seitenwänden der Gate-Struktur; gleichzeitiges Bilden eines Paars von Seitenwand-Spacern und eines Paars von leitenden Seitenwand-Spacern auf dem Paar von Reoxidationsseitenwand-Spacern; und Bilden eines Paars von Source/Drain-Regionen, gebildet in dem Substrat unterhalb von Kantenabschnitten des Paars von leitenden Seitenwand-Spacern und verbunden mit entsprechenden leicht dotierten Drain-Regionen.
  11. Verfahren nach Anspruch 10, wobei der Schritt des Bildens des Paars von Reoxidationsseitenwand-Spacern durch Ausführen eines Gate-Reoxidationsprozesses vorgenommen wird.
  12. Verfahren nach Anspruch 11, wobei der Gate-Reoxidationsprozess durch Verwenden eines thermischen Prozesses bei einer Temperatur zwischen etwa 700°C bis etwa 900°C in einer Atmosphäre durchgeführt wird, die aus Wasserdampf, Sauerstoff (O2) und Wasserstoff (H2) ausgewählt ist.
  13. Verfahren nach Anspruch 11, wobei der Gate-Reoxidationsprozess die Gate-Isolationsschicht repariert, die während der Bildung der Gate-Struktur beschädigt wurde.
  14. Verfahren nach Anspruch 10, wobei der Schritt des Bildens des Paars von Seitenwand-Spacern und des Paars von leitenden Seitenwand-Spacern die Schritte aufweist: Bilden einer Isolationsschicht über der Gate-Struktur; Bilden einer leitenden Schicht auf der Isolationsschicht; selektives Ätzen der leitenden Schicht und der Isolationsschicht, bis die Gate-Isolationsschicht exponiert ist, wodurch das Paar von Seitenwand-Spacern und ein Paar von primitiven leitenden Seitenwand-Spacern erhalten wird; Bilden einer Maskenstruktur auf dem Paar von Seitenwand-Spacern und dem Paar von primitiven leitenden Seitenwand-Spacern; und selektives Ätzen eines Abschnitts des Paars von primitiven leitenden Sei tenwand-Spacern, exponiert durch die Maskenstruktur, wodurch das Paar von leitenden Seitenwand-Spacern in einer Zellentransistorregion verbleibt.
  15. Verfahren nach Anspruch 14, wobei das Paar von leitenden Seitenwand-Spacern ausgebildet wird, um eine Höhe aufzuweisen, die niedriger ist, als die der Gate-Struktur.
  16. Verfahren nach Anspruch 10, wobei das Paar von leitenden Seitenwand-Spacern durch Verwendung von Polysilizium gebildet wird.
  17. Verfahren nach Anspruch 10, wobei das Paar von leitenden Seitenwand-Spacern gebildet wird durch Verwendung von einem Metall mit niedrigem Widerstand, welches ausgewählt wird aus einer Gruppe, die besteht aus Polysiliziumgermanium, Titan (Ti), Wolfram (W), Tantal (Ta) und Hafnium (Hf) und einem Material, welches erhalten wird durch Nitridieren eines Metalls mit niedrigem Widerstand, ausgewählt aus der obigen Gruppe.
  18. Verfahren nach Anspruch 10, wobei das Paar von Seitenwand-Spacern durch Verwenden eines Materials gebildet wird, welches ausgebildet wird aus einer Gruppe, die aus Oxid, Nitrid und einem Stapel von Oxid und Nitrid besteht.
  19. Verfahren nach Anspruch 10, wobei das Paar von Seitenwand-Spacern gebildet wird durch Verwendung einer einzelnen Schicht aus Oxynitrid, welche ein Metall enthält, welches ausgewählt ist aus einer Gruppe, die aus Hafnium (Hf), Zirkonium (Zr), Aluminium (Al), Tantal (Ta), Titan (Ti), Zer (Ce), Platin (Pt), und Lanthan (La) und gestapelten Schichten von Oxynitrid besteht, die ein Metall enthalten, welches aus der Gruppe ausgewählt wird.
  20. Verfahren nach Anspruch 10, wobei das Paar von leitenden Seitenwand-Spacern eine Rolle beim Ein fangen/Lösen von Ladungen spielt und gegenüber benachbarten Einheitszellen isoliert ist.
DE102004063690A 2004-10-01 2004-12-28 Nicht-volatiles Speicherbauelement vom SONOS-Typ mit leitendem Seitenwand-Spacer und Verfahren zur Herstellung desselben Expired - Fee Related DE102004063690B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0078223 2004-10-01
KR1020040078223A KR100650369B1 (ko) 2004-10-01 2004-10-01 폴리실리콘부유측벽을 갖는 비휘발성메모리장치 및 그제조 방법

Publications (2)

Publication Number Publication Date
DE102004063690A1 true DE102004063690A1 (de) 2006-04-06
DE102004063690B4 DE102004063690B4 (de) 2010-02-11

Family

ID=36126101

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004063690A Expired - Fee Related DE102004063690B4 (de) 2004-10-01 2004-12-28 Nicht-volatiles Speicherbauelement vom SONOS-Typ mit leitendem Seitenwand-Spacer und Verfahren zur Herstellung desselben

Country Status (4)

Country Link
US (2) US7217624B2 (de)
JP (2) JP2006108620A (de)
KR (1) KR100650369B1 (de)
DE (1) DE102004063690B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507348B2 (en) 2010-02-26 2013-08-13 Globalfoundries Inc. Field effect transistors for a flash memory comprising a self-aligned charge storage region

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583609B1 (ko) * 2004-07-05 2006-05-26 삼성전자주식회사 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법
KR100668954B1 (ko) * 2004-12-15 2007-01-12 동부일렉트로닉스 주식회사 박막트랜지스터 제조 방법
US7419879B2 (en) * 2005-01-12 2008-09-02 Samsung Electronics Co., Ltd. Transistor having gate dielectric layer of partial thickness difference and method of fabricating the same
JP2007180482A (ja) * 2005-12-28 2007-07-12 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
US7453127B2 (en) * 2006-02-13 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Double-diffused-drain MOS device with floating non-insulator spacers
US20080123435A1 (en) * 2006-07-10 2008-05-29 Macronix International Co., Ltd. Operation of Nonvolatile Memory Having Modified Channel Region Interface
US7598572B2 (en) * 2006-10-25 2009-10-06 International Business Machines Corporation Silicided polysilicon spacer for enhanced contact area
KR101137949B1 (ko) * 2006-10-31 2012-05-10 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 그 제조방법
KR100799113B1 (ko) * 2007-02-26 2008-01-29 주식회사 하이닉스반도체 비휘발성 메모리 셀 제조방법
JP2009054707A (ja) * 2007-08-24 2009-03-12 Renesas Technology Corp 半導体記憶装置およびその製造方法
JP5521555B2 (ja) * 2008-02-20 2014-06-18 日本電気株式会社 不揮発性記憶装置およびその製造方法
US8716095B2 (en) * 2010-06-03 2014-05-06 Institute of Microelectronics, Chinese Academy of Sciences Manufacturing method of gate stack and semiconductor device
CN102347277B (zh) * 2010-07-30 2014-02-12 中国科学院微电子研究所 半导体器件结构及其制作方法
US9711612B2 (en) 2010-07-30 2017-07-18 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for fabricating the same
US8969928B2 (en) * 2010-08-31 2015-03-03 Micron Technology, Inc. Transistors having a control gate and one or more conductive structures
US9293377B2 (en) 2011-07-15 2016-03-22 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for manufacturing the same
CN102881634B (zh) * 2011-07-15 2014-10-29 中国科学院微电子研究所 半导体器件结构及其制作方法
JP2013069751A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
US9659981B2 (en) 2012-04-25 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor with negatively charged layer
CN103378117B (zh) * 2012-04-25 2016-08-03 台湾积体电路制造股份有限公司 具有负电荷层的背照式图像传感器
US20140015031A1 (en) * 2012-07-12 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Memory Device
US9660106B2 (en) * 2014-08-18 2017-05-23 United Microelectronics Corp. Flash memory and method of manufacturing the same
US20160190338A1 (en) * 2014-12-26 2016-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435962A (en) * 1987-07-31 1989-02-07 Hitachi Ltd Nonvolatile memory
JPH03177075A (ja) * 1989-12-06 1991-08-01 Kawasaki Steel Corp 不揮発性半導体記憶装置
FR2718289B1 (fr) * 1994-03-30 1996-08-02 Sgs Thomson Microelectronics Cellule mémoire électriquement programmable.
JP2663887B2 (ja) * 1994-11-29 1997-10-15 日本電気株式会社 不揮発性半導体記憶装置
US5760435A (en) * 1996-04-22 1998-06-02 Chartered Semiconductor Manufacturing, Ltd. Use of spacers as floating gates in EEPROM with doubled storage efficiency
FR2757307B1 (fr) * 1996-12-13 1999-02-26 Sgs Thomson Microelectronics Cellule memoire a quatre etats
KR100206985B1 (ko) * 1997-03-14 1999-07-01 구본준 플래시 메모리 소자 및 그 제조방법
KR100302187B1 (ko) * 1997-10-08 2001-11-22 윤종용 반도체장치제조방법
JP3334587B2 (ja) * 1997-12-16 2002-10-15 日産自動車株式会社 ハイブリッド電気自動車
TW387151B (en) * 1998-02-07 2000-04-11 United Microelectronics Corp Field effect transistor structure of integrated circuit and the manufacturing method thereof
FR2776830B1 (fr) * 1998-03-26 2001-11-23 Sgs Thomson Microelectronics Cellule memoire electriquement programmable
US6091101A (en) * 1998-03-30 2000-07-18 Worldwide Semiconductor Manufacturing Corporation Multi-level flash memory using triple well
JP3389112B2 (ja) * 1998-09-09 2003-03-24 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR100269336B1 (ko) * 1998-09-16 2000-10-16 윤종용 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법
US6140171A (en) * 1999-01-20 2000-10-31 International Business Machines Corporation FET device containing a conducting sidewall spacer for local interconnect and method for its fabrication
JP2001077218A (ja) * 1999-09-08 2001-03-23 Texas Instr Japan Ltd 電界効果型トランジスタ
KR100374550B1 (ko) * 2000-01-25 2003-03-04 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR20020019139A (ko) 2000-09-05 2002-03-12 황인길 반도체 소자 및 그 제조 방법
JP2002299607A (ja) * 2001-03-28 2002-10-11 Toshiba Corp Ｍｉｓ型電界効果トランジスタ及びこれの製造方法
JP2002305258A (ja) * 2001-04-05 2002-10-18 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
JP3597495B2 (ja) * 2001-08-31 2004-12-08 株式会社ルネサステクノロジ 半導体集積回路装置
JP3914034B2 (ja) * 2001-11-09 2007-05-16 沖電気工業株式会社 半導体素子の製造方法
JP3683895B2 (ja) * 2001-11-21 2005-08-17 シャープ株式会社 半導体記憶装置並びに携帯電子機器
JP2003203973A (ja) * 2002-01-08 2003-07-18 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
WO2003096431A1 (en) * 2002-05-08 2003-11-20 Koninklijke Philips Electronics N.V. Floating gate memory cells with increased coupling ratio

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507348B2 (en) 2010-02-26 2013-08-13 Globalfoundries Inc. Field effect transistors for a flash memory comprising a self-aligned charge storage region
US9054207B2 (en) 2010-02-26 2015-06-09 Globalfoundries Inc. Field effect transistors for a flash memory comprising a self-aligned charge storage region
DE102010002455B4 (de) * 2010-02-26 2017-06-01 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
JP2013033984A (ja) 2013-02-14
US7667253B2 (en) 2010-02-23
US7217624B2 (en) 2007-05-15
KR100650369B1 (ko) 2006-11-27
US20060073666A1 (en) 2006-04-06
KR20060029327A (ko) 2006-04-06
DE102004063690B4 (de) 2010-02-11
US20070200145A1 (en) 2007-08-30
JP2006108620A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
DE102004063690B4 (de) Nicht-volatiles Speicherbauelement vom SONOS-Typ mit leitendem Seitenwand-Spacer und Verfahren zur Herstellung desselben
DE10326771B4 (de) Integrierte Speicherschaltung und Verfahren zum Bilden einer integrierten Speicherschaltung
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE102004030345B4 (de) Mehrmulden-Bauelement und Herstellungsverfahren
DE10129958B4 (de) Speicherzellenanordnung und Herstellungsverfahren
DE112014004790B4 (de) 3D-NAND-Speicherzelle, NAND-Speicherstruktur und Verfahren zur Herstellung einer 3D-NAND-Speicherstruktur
DE60117132T2 (de) Speicherzelle mit dotierten nanokristallen, herstellungsverfahren und arbeitsweise
DE102006035650B4 (de) Verfahren zum Herstellen einer Speicheranordnung
DE102004017164A1 (de) Verfahren zur Herstellung eines SONOS-Speichers
DE10146013B4 (de) Halbleitervorrichtungsherstellungsverfahren
DE102006005547A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zum Herstellen desselben
DE102008018744A1 (de) SONOS-Stapelspeicher
DE112017006252T5 (de) Split-Gate-Flashzelle, die auf ausgeschnittenem Substrat geformt ist
DE102005037986A1 (de) Nichtflüchtiges Speicherelement und Herstellungsverfahren dafür
DE102010002455B4 (de) Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung
DE102004060690A1 (de) Transistor eines Halbleiterbauelements und Verfahren zur Herstellung desselben
DE102007052217A1 (de) Integrierter Schaltkreis mit NAND-Speicherzellen-Strängen
DE102006007714A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zur Herstellung desselben
DE112018003712T5 (de) Verfahren zum ausbilden eines hochspannungstransistors mit dünnem gate-poly
DE102008002652B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur und eines Halbleiterkörpers
DE102005019552B4 (de) Verfahren zum Herstellen eines Flash-Speichers
EP1466367B1 (de) Nichtflüchtige zweitransistor-halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
EP1472738B1 (de) Bitleitungsstruktur sowie verfahren zu deren herstellung
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
EP1518277B1 (de) Verfahren zur herstellung eines nrom-speicherzellenfeldes

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701