DE102004009082A1 - Power MOSFET for motor vehicle technology has vertical power MOSFET in semiconductor body with adjacent temperature sensor over insulation filled cavity - Google Patents

Power MOSFET for motor vehicle technology has vertical power MOSFET in semiconductor body with adjacent temperature sensor over insulation filled cavity Download PDF

Info

Publication number
DE102004009082A1
DE102004009082A1 DE200410009082 DE102004009082A DE102004009082A1 DE 102004009082 A1 DE102004009082 A1 DE 102004009082A1 DE 200410009082 DE200410009082 DE 200410009082 DE 102004009082 A DE102004009082 A DE 102004009082A DE 102004009082 A1 DE102004009082 A1 DE 102004009082A1
Authority
DE
Germany
Prior art keywords
semiconductor body
temperature sensor
cavity
power mosfet
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200410009082
Other languages
German (de)
Other versions
DE102004009082B4 (en
Inventor
Jenö Dr. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410009082 priority Critical patent/DE102004009082B4/en
Publication of DE102004009082A1 publication Critical patent/DE102004009082A1/en
Application granted granted Critical
Publication of DE102004009082B4 publication Critical patent/DE102004009082B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

A power MOSFET comprises a vertical MOSFET in a semiconductor body (1) with an adjacent temperature sensor. The semiconductor body has an enhanced heat resistance below the sensor. Preferably this arises through a cavity (17) in the body below the sensor that is filled with insulator.

Description

Die vorliegende Erfindung betrifft eine Leistungs-MOS-FET-Anordnung (MOS = Metall-Oxid-Halbleiter, FET = Feldeffekttransistor) mit einem Temperatursensor, bei der in einem Halbleiterkörper ein vertikaler Leistungs-MOS-FET und angrenzend an diesen ein Temperatursensor ausgebildet sind.The The present invention relates to a power MOS-FET device (MOS = Metal oxide semiconductor, FET = field effect transistor) with a temperature sensor, when in a semiconductor body a vertical power MOS-FET and adjacent to this a temperature sensor are formed.

So genannte PROFETs (PROFET = protected bzw. geschützter FET) werden bevorzugt in der Kraftfahrzeugtechnik eingesetzt. Es handelt sich dabei um mit Temperatursensoren versehene MOS-FETs, bei denen die Temperatursensoren die Temperatur des MOS-FETs feststellen, so dass dieser bei Überschreiten von bestimmten Grenztemperaturen geschützt werden kann. Dies kann beispielsweise durch verstärkte Abführung der Wärme aus dem Bereich des MOS-FETs oder gegebenenfalls auch durch dessen Abschalten geschehen.So called PROFETs (PROFET = protected or protected FET) are preferred used in automotive engineering. It is about equipped with temperature sensors MOS-FETs, where the temperature sensors determine the temperature of the MOS-FET so that it is exceeded can be protected from certain limit temperatures. This can for example, by reinforced removal the heat from the area of the MOS-FET or possibly also by its Shut down done.

Für die Funktion eines PROFETs ist von großer Bedeutung, dass der Temperatursensor die tatsächliche Temperatur des MOS-FETs und nicht eine verfälschte Temperatur misst. Das heißt, am Ort des Temperatursensors sollte möglichst die gleiche Temperatur herrschen wie am Ort des durch diesen zu schützenden MOS-FETs.For the function a PROFET is of great size Meaning that the temperature sensor the actual temperature of the MOS-FETs and not a fake one Temperature measures. This means, at the location of the temperature sensor should preferably the same temperature prevail as in the place of the protected by these MOS-FETs.

Ein Temperatursensor in einem PROFET kann beispielsweise aus einem Bipolartransistor bestehen. Wird ein solcher Bipolartransistor im gleichen Halbleiterkörper wie ein MOS-FET neben diesem bei gemeinsamer Drain -bzw. Kollektorelektrode angeordnet, so kann aus der an der Emitterelektrode abgegriffenen Spannung oder dem dort gemessenen Strom bei bekannter Spannung an der als Kollektor wirkenden Drainelektrode auf die Temperatur geschlossen werden.One Temperature sensor in a PROFET, for example, from a bipolar transistor consist. If such a bipolar transistor in the same semiconductor body as a MOS-FET next to this at a common drain -bzw. collector electrode arranged, so can from the tapped off at the emitter electrode Voltage or the current measured at a known voltage the collector acting drain electrode is closed to the temperature become.

Es ist nun Aufgabe der vorliegenden Erfindung, eine Leistungs-MOS-FET-Anordnung anzugeben, bei der ein Temperatursensor die möglichst unverfälschte Temperatur eines neben ihm vorgesehenen MOS-FETs erfährt.It Now is an object of the present invention, a power MOS-FET device specify, in which a temperature sensor the most pristine temperature a MOS FET next to him learns.

Diese Aufgabe wird bei einer Leistungs-MOS-FET-Anordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass der Halbleiterkörper im Bereich unterhalb des Temperatursensors einen erhöhten Wärmewiderstand aufweist.These Task is in a power MOS-FET arrangement of the above mentioned type according to the invention thereby solved, that the semiconductor body in the area below the temperature sensor increased thermal resistance having.

Dieser erhöhte Wärmewiderstand kann durch einen Hohlraum im Halbleiterkörper gebildet sein. Dabei ist es möglich, dass der Hohlraum wenigstens teilweise mit einem Isolator gefüllt ist. Auch kann der Hohlraum vollständig in den Halbleiterkörper eingebettet sein.This increased thermal resistance may be formed by a cavity in the semiconductor body. It is it is possible that the cavity is at least partially filled with an insulator. Also, the cavity can be completely in the semiconductor body be embedded.

Mit anderen Worten, bei der erfindungsgemäßen Leistungs-MOS-FET-Anordnung wird unterhalb eines vorzugsweise in der Form eines Bipolartransistors ausgebildeten Temperatursensors ein Hohlraum vorgesehen. Infolge des durch den Hohlraum erhöhten Wärmewiderstandes erfährt dieser dann Temperatursensor die nahezu gleiche und damit unverfälschte Temperatur des neben ihm an der Oberfläche des Halbleiterkörpers vorgesehenen MOS-FETs.With In other words, in the power MOS-FET device according to the invention below a preferably in the form of a bipolar transistor trained temperature sensor provided a cavity. As a result of the increased through the cavity heat resistance learns this then temperature sensor the almost same and therefore unadulterated temperature the next to him on the surface of the semiconductor body provided MOS FETs.

Der Hohlraum kann auf relativ einfache Weise durch Ätzen oder dergleichen von der Rückseite des Halbleiterkörpers her in diesen eingebracht werden. Er schafft einen erhöhten Wärmewiderstand im Bereich unterhalb des Temperatursensors, so dass dieser Temperatursensor seitlich die unverfälschte Temperatur des neben ihm vorgesehenen MOS-FETs erfährt.Of the Cavity can be removed in a relatively simple manner by etching or the like of the Back of the Semiconductor body be introduced into this. He creates an increased thermal resistance in the area below the temperature sensor, so this temperature sensor laterally the unadulterated temperature the next provided him MOS FETs learns.

Mit der erfindungsgemäßen Leistungs-MOS-FET-Anordnung kann also auf einfache Weise sichergestellt werden, dass der Temperatursensor tatsächlich die gleiche Temperatur misst, die am Ort eines MOS-FETs herrscht, so dass ein zuverlässiger Betrieb der Anordnung gewährleistet ist.With the power MOS-FET device according to the invention So it can be easily ensured that the temperature sensor indeed Measures the same temperature that prevails at the location of a MOS-FET making a reliable one Operation of the arrangement ensured is.

Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert, in deren einziger Figur ein Schnittbild einer erfindungsgemäßen Leistungs-MOS-FET-Anordnung dargestellt ist.following The invention will be explained in more detail with reference to the drawing, in whose only figure a sectional view of a power MOS-FET device according to the invention is shown.

Es sei angemerkt, dass die in dem folgenden Ausführungsbeispiel angegebenen Leitungstypen selbstverständlich auch jeweils umgekehrt sein können. Das heißt, der n-Leitungstyp kann durch den p-Leitungstyp ersetzt werden, wenn anstelle des p-Leitungstyps der n-Leitungstyp vorgesehen wird.It It should be noted that indicated in the following embodiment Of course, line types also be reversed. This means, The n-type conductivity can be replaced by the p-type conductivity if is provided instead of the p-type conductivity of the n-type conductivity.

Für den Halbleiterkörper wird in bevorzugter Weise Silizium verwendet. Jedoch ist die Erfindung ohne weiteres auch auf andere Halbleitermaterialien, wie beispielsweise Siliziumcarbid, Verbindungshalbleiter AIIIBV usw. anwendbar.For the semiconductor body becomes preferably used silicon. However, the invention is without also on other semiconductor materials, such as Silicon carbide, compound semiconductor AIIIBV, etc. applicable.

1 zeigt einen Halbleiterkörper 1, der eine n+-leitende Drain-Kontaktzone 2, eine n-leitende Drainzone 3, p-leitende Bodyzonen 4, n+-leitende Sourcezonen 5, eine p-leitende Basiszone 6 und eine n-leitende Emitterzone 7 aufweist. 1 shows a semiconductor body 1 , which is an n + -type drain contact zone 2 , an n-type drain zone 3 , p-conductive body zones 4 , n + -type source zones 5 , a p-type base zone 6 and an n-type emitter region 7 having.

Auf einer Vorderseite 8 des Halbleiterkörpers 1 sind in einer Isolierschicht 9 Gateelektroden 10 mit einem Gatekontakt G, Source-Metallisierungen 11 mit einem Sourcekontakt S und eine Emitterelektrode 12 mit einem Temperatursensor-Kontakt TS vorgesehen.On a front side 8th of the semiconductor body 1 are in an insulating layer 9 gate electrodes 10 With a gate contact G, source metallizations 11 with a source contact S and an emitter electrode 12 provided with a temperature sensor contact TS.

Eine zur Vorderseite 8 gegenüberliegende Rückseite 13 des Halbleiterkörpers 1 ist über eine Drain-Metallisierung 14 mittels einer Lotschicht 15 auf einem Leiterrahmen (lead frame) 16 aufgebracht. Der Leiterrahmen 16 bildet einen Drain-Kontakt D.One to the front 8th opposite back 13 of the semiconductor body 1 is via a drain metallization 14 by means of a solder layer 15 on a lead frame 16 applied. The ladder frame 16 forms a drain contact D.

Für den Halbleiterkörper 1 wird vorzugsweise Silizium verwendet, während die Isolierschicht 9 aus beispielsweise Siliziumdioxid besteht, für die Gateelektroden 10 polykristallines Silizium verwendet wird und die Metallisierungen 11, 12 und 14 aus beispielsweise Aluminium hergestellt sind. Der Leiterrahmen 16 kann aus Kupfer bestehen.For the semiconductor body 1 Silicon is preferably used while the insulating layer 9 made of, for example, silicon dioxide, for the gate electrodes 10 Polycrystalline silicon is used and the metallizations 11 . 12 and 14 made of, for example, aluminum. The ladder frame 16 can be made of copper.

Auf der linken bzw. rechten Seite von 1 ist jeweils ein Feldeffekttransistor FET gezeigt, während zwischen den beiden Feldeffekttransistoren ein Sensor liegt. Der Sensor besteht aus einem Bipolartransistor, bei dem die Zonen 2, 3 eine Kollektorzone bilden.On the left or right side of 1 In each case, a field effect transistor FET is shown, while a sensor is located between the two field effect transistors. The sensor consists of a bipolar transistor, in which the zones 2 . 3 form a collector zone.

Ein Abstand d zwischen dem Übergang zwischen den Zonen 2, 3 und der Rückseite 13 des Halbleiterkörpers 1 ist vorzugsweise größer als 100 μm.A distance d between the transition between the zones 2 . 3 and the back 13 of the semiconductor body 1 is preferably greater than 100 microns.

Erfindungsgemäß ist in den zum Sensor gegenüberliegenden Rückseitenbereich des Halbleiterkörpers 1 ein Hohlraum 17 vorgesehen. Dieser Hohlraum 17 kann gegebenenfalls mit Isoliermaterial 18 gefüllt sein. Als Isoliermaterial 18 kommt ein Material in Betracht, das Wärme schlecht leitet, wie beispielsweise Epoxydharz. Anstelle von Epoxydharz kann aber auch Siliziumdioxid vorgesehen sein. Weiterhin ist es möglich, einen Hohlraum 19, wie dieser durch Strichlinien angedeutet ist, im Halbleiterkörper 1 einzubetten. Ein solcher "eingebauter" bzw. "built-in"-Hohlraum kann ohne weiteres mit Hilfe der Mikromechanik hergestellt werden. Der Hohlraum 17 wird vorzugsweise durch Ätzen gebildet.According to the invention, in the rear side region of the semiconductor body opposite the sensor 1 a cavity 17 intended. This cavity 17 may optionally be with insulating material 18 be filled. As insulating material 18 comes into consideration a material that conducts heat poorly, such as epoxy resin. Instead of epoxy resin but can also be provided silica. Furthermore, it is possible to have a cavity 19 , as indicated by dashed lines, in the semiconductor body 1 embed. Such a "built-in" cavity can readily be fabricated using micromechanics. The cavity 17 is preferably formed by etching.

Infolge des Hohlraumes 17 bzw. des mit Isoliermaterial 18 gefüllten Hohlraumes 17 oder infolge des Hohlraumes 19 ist ein Wärmewiderstand RT2 zwischen einem Bereich in der Nähe des Überganges zwischen den Zonen 2, 3 und dem Leiterrahmen 16 relativ groß und jedenfalls erheblich größer als ein Wärmewiderstand RT1 im Bereich unterhalb eines Feldeffekttransistors FET. Durch diesen relativ großen Wärmewiderstand RT2 ist sichergestellt, dass im Bereich des Sensors ungefähr die gleiche Temperatur T1 herrscht wie die Temperatur Tj im Bereich eines Feldeffekttransistors FET. Mit anderen Worten, infolge des Hohlraumes 17 bzw. des Isolierstoffes 18 bzw. des Hohlraumes 19 gilt die Beziehung Tj ≧ T1. Ohne den Hohlraum 17 bzw. den Isolierstoff 18 bzw. den Hohlraum 19 würde am Ort des Sensors eine Temperatur T2 vorliegen, die niedriger als die Temperatur T1 und deutlich niedriger als die Temperatur Tj wäre, so dass der Sensor eine verfälschte Temperatur messen und somit an den Kontakt TS ein "falsches" Signal abgeben würde. Durch den Hohlraum 17 bzw. den mit dem Isolierstoff 18 gefüllten Hohlraum 17 bzw. durch den eingebauten Hohlraum 19 wird also gewährleistet, dass am Ort des Sensors ungefähr die gleiche Temperatur T1 vorliegt, welche der Temperatur Tj bei den Feldeffekttransistoren FET entspricht, so dass keine verfälschte Temperatur an der Oberfläche des Halbleiterkörpers gemessen wird.As a result of the cavity 17 or with insulating material 18 filled cavity 17 or due to the cavity 19 is a thermal resistance RT2 between an area near the junction between the zones 2 . 3 and the ladder frame 16 relatively large and in any case considerably larger than a thermal resistance RT1 in the region below a field effect transistor FET. This relatively large thermal resistance RT2 ensures that approximately the same temperature T1 prevails in the region of the sensor as the temperature Tj in the region of a field-effect transistor FET. In other words, due to the cavity 17 or the insulating material 18 or the cavity 19 the relation Tj ≧ T1 applies. Without the cavity 17 or the insulating material 18 or the cavity 19 At the location of the sensor, a temperature T2 would be present which would be lower than the temperature T1 and significantly lower than the temperature Tj, so that the sensor would measure a falsified temperature and thus deliver a "false" signal to the contact TS. Through the cavity 17 or with the insulating material 18 filled cavity 17 or through the built-in cavity 19 Thus, it is ensured that approximately the same temperature T1 exists at the location of the sensor, which corresponds to the temperature Tj in the field effect transistors FET, so that no falsified temperature is measured at the surface of the semiconductor body.

11
HalbleiterkörperSemiconductor body
22
Drain-KontaktzoneDrain contact zone
33
Drainzonedrain region
44
BodyzoneBody zone
55
Sourcezonesource zone
66
Basiszonebase zone
77
Emitterzoneemitter region
88th
Vorderseitefront
99
Isolierschichtinsulating
1010
Gateelektrodengate electrodes
1111
Sourceelektrodensource electrodes
1212
Emitterelektrodeemitter electrode
1313
Rückseiteback
1414
Drain-MetallisierungDrain metallization
1515
Lotschichtsolder layer
1616
Leiterrahmenleadframe
1717
Hohlraumcavity
1818
Isoliermaterialinsulating material
1919
eingebauter Hohlraumbuilt cavity
SS
Source-KontaktSource contact
DD
Drain-KontaktDrain contact
GG
Gate-KontaktGate contact
TSTS
Temperatursensor-KontaktTemperature sensor contact

Claims (8)

Leistungs-MOS-FET-Anordnung mit Temperatursensor, bei der in einem Halbleiterkörper (1) ein vertikaler Leistungs-MOS-FET und angrenzend an diesen ein Temperatursensor ausgebildet sind, dadurch gekennzeichnet, dass der Halbleiterkörper (1) im Bereich unterhalb des Temperatursensors einen erhöhten Wärmewiderstand aufweist.Power MOS FET arrangement with temperature sensor, in which in a semiconductor body ( 1 ) a vertical power MOS-FET and adjacent to this a temperature sensor are formed, characterized in that the semiconductor body ( 1 ) has an increased thermal resistance in the region below the temperature sensor. Leistungs-MOS-FET-Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass der erhöhte Wärmewiderstand durch einen Hohlraum (17) im Halbleiterkörper (1) gebildet ist.Power MOS-FET arrangement according to claim 1, characterized in that the increased thermal resistance through a cavity ( 17 ) in the semiconductor body ( 1 ) is formed. Leistungs-MOS-FET-Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass der Hohlraum (17) mit einem Isolator (18) gefüllt ist.Power MOS-FET arrangement according to claim 2, characterized in that the cavity ( 17 ) with an isolator ( 18 ) is filled. Leistungs-MOS-FET-Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Hohlraum (17, 19) in den Halbleiterkörper (1) eingebettet ist.Power MOS-FET arrangement according to one of claims 1 to 3, characterized in that the cavity ( 17 . 19 ) in the semiconductor body ( 1 ) is embedded. Leistungs-MOS-FET-Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Temperatursensor als Bipolartransistor (6, 7, 3) ausgebildet ist.Power MOS-FET arrangement according to one of claims 1 to 4, characterized in that the temperature sensor as a bipolar transistor ( 6 . 7 . 3 ) is trained. Leistungs-MOS-FET-Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass eine Drainelektrode (14) des MOS-FET auf einen Leiterrahmen (16) aufgebracht ist.Power MOS-FET arrangement according to one of claims 1 to 5, characterized in that a drain electrode ( 14 ) of the MOS-FET on a lead frame ( 16 ) is applied. Leistungs-MOS-FET-Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Schichtdicke einer Drain-Kontaktschicht (2) größer als 100 um ist.Power MOS-FET arrangement according to one of claims 1 to 6, characterized in that the layer thickness of a drain contact layer ( 2 ) is greater than 100 μm. Leistungs-MOS-FET-Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass der Hohlraum (17, 19) in der Drain-Kontaktschicht (2) vorgesehen ist.Power MOS-FET arrangement according to claim 7, characterized in that the cavity ( 17 . 19 ) in the drain contact layer ( 2 ) is provided.
DE200410009082 2004-02-25 2004-02-25 Power MOS FET arrangement with temperature sensor Expired - Fee Related DE102004009082B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410009082 DE102004009082B4 (en) 2004-02-25 2004-02-25 Power MOS FET arrangement with temperature sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410009082 DE102004009082B4 (en) 2004-02-25 2004-02-25 Power MOS FET arrangement with temperature sensor

Publications (2)

Publication Number Publication Date
DE102004009082A1 true DE102004009082A1 (en) 2005-09-22
DE102004009082B4 DE102004009082B4 (en) 2006-08-24

Family

ID=34877098

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410009082 Expired - Fee Related DE102004009082B4 (en) 2004-02-25 2004-02-25 Power MOS FET arrangement with temperature sensor

Country Status (1)

Country Link
DE (1) DE102004009082B4 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7988354B2 (en) 2007-12-26 2011-08-02 Infineon Technologies Ag Temperature detection for a semiconductor component
DE102012006009A1 (en) 2012-03-24 2013-09-26 Volkswagen Aktiengesellschaft Method for determining junction temperature of pn-transition in e.g. MOSFET for use in energy converter, involves determining junction temperature based on determined time duration and power path voltage

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642252A (en) * 1993-08-18 1997-06-24 Hitachi, Ltd. Insulated gate semiconductor device and driving circuit device and electronic system both using the same
US20030038332A1 (en) * 2000-01-12 2003-02-27 Kimura Mitsuteru A Method and apparatus for temperature measurement, and themal infrared image sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642252A (en) * 1993-08-18 1997-06-24 Hitachi, Ltd. Insulated gate semiconductor device and driving circuit device and electronic system both using the same
US20030038332A1 (en) * 2000-01-12 2003-02-27 Kimura Mitsuteru A Method and apparatus for temperature measurement, and themal infrared image sensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7988354B2 (en) 2007-12-26 2011-08-02 Infineon Technologies Ag Temperature detection for a semiconductor component
DE102012006009A1 (en) 2012-03-24 2013-09-26 Volkswagen Aktiengesellschaft Method for determining junction temperature of pn-transition in e.g. MOSFET for use in energy converter, involves determining junction temperature based on determined time duration and power path voltage

Also Published As

Publication number Publication date
DE102004009082B4 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
EP0833386B1 (en) Vertical semiconductor device controllable by field effect
EP1051756B1 (en) Mos field effect transistor with an auxiliary electrode
DE102007054058B4 (en) Increased thermal mass MuGFET and method of making it
DE10120030B4 (en) Lateralhalbleiterbauelement
DE102011077543B4 (en) Semiconductor device
EP0833392B1 (en) Field effect controllable vertical semiconductor device
DE102012204420B4 (en) Semiconductor device
DE19801095B4 (en) Power MOSFET
DE112014006762B4 (en) Silicon carbide semiconductor device
DE60319899T2 (en) Double diffused MOSFET
DE112010001560B4 (en) GaN-FLIP-CHIP power transistor with electrically isolated back
DE102008014071A1 (en) The silicon carbide semiconductor device
DE112013007439B4 (en) Semiconductor device
DE102018114591B4 (en) TRANSISTOR COMPONENT
DE102009038710B4 (en) Semiconductor device
DE10313712B4 (en) Lateral field-controllable semiconductor device for RF applications
DE102006031539B4 (en) Integrated semiconductor chip with lateral thermal insulation and substrate contact
DE102004009082B4 (en) Power MOS FET arrangement with temperature sensor
DE102020123254A1 (en) Semiconductor device
DE10106073A1 (en) SOI device
DE102020203247B4 (en) Semiconductor device
DE10005772B4 (en) Trench MOSFET
DE102014212455A1 (en) Diode with a plate-shaped semiconductor element
DE10351932A1 (en) MOS field effect transistor with small Miller capacitance
DE10001871A1 (en) Process for the production of a controllable semiconductor logic element

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee