DE10197143B4

DE10197143B4 - Verfahren und Einrichtung zum gemeinsamen Benutzen eines Interrupts durch Plattenlaufwerksschnittstellen

Info

Publication number: DE10197143B4
Application number: DE10197143T
Authority: DE
Inventors: David Folsom Poisner; Thien Ern Bayan Baru Ooi
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2000-12-29
Filing date: 2001-12-21
Publication date: 2006-10-19
Anticipated expiration: 2021-12-22
Also published as: CN1255717C; CN1494676A; GB0317007D0; TW588335B; HK1059125A1; WO2002054257A2; WO2002054257A3; US6772258B2; KR20040004479A; AU2002234130A1; GB2388226B; US20020087773A1; GB2388226A; KR100633853B1; DE10197143T5

Abstract

Interrupt-Einrichtung für einen Plattencontroller (200), aufweisend:
eine erste Speichereinrichtungsschnittstelle (240);
eine zweite Speichereinrichtungsschnittstelle (250);
einen mit der ersten Speichereinrichtungsschnittstelle (240) gekoppelten ersten Plattenlaufwerk-Controller (210), wobei der erste Plattenlaufwerk-Controller einen Interrupt-Signaleingang (231) enthält;
einen mit der zweiten Speichereinrichtungsschnittstelle (250) gekoppelten zweiten Plattenlaufwerk-Controller (220); und
eine Interrupt-Aufbereitungseinheit (230), die ein erstes Interruptsignal (167) aus der ersten Speichereinrichtungsschnittstelle (240) und ein zweites Interrupt-Signal (221) aus dem zweiten Plattenlaufwerk-Controller (220) empfängt und an den Interrupt-Signaleingang (231) des ersten Plattenlaufwerk-Controllers (210) liefert, wobei die Interrupt-Aufbereitungseinheit (230) das erste Interruptsignal (167) blockiert, wenn festgestellt wurde, daß keine Speichereinrichtung (160) mit der ersten Speichereinrichtungsschnittstelle (240) gekoppelt ist.

Description

Die Erfindung betrifft eine Interrupt-Einrichtung für einen Plattencontroller sowie ein Verfahren zum Weiterleiten von Interrupts aus Speichereinrichtungen.
Computersysteme enthalten üblicherweise eine oder mehrere Plattenlaufwerkseinrichtungen. Diese Laufwerkseinrichtungen sind mit dem System über Controller gekoppelt, die üblicherweise in dem System-Chipsatz eingebettet sind. Üblicherweise können zwei Laufwerkseinrichtungen durch einen einzigen Controller unterstützt werden. Jedes der Laufwerke, das mit dem Controller gekoppelt ist, kann ein Interrupt an den Controller signalisieren, indem es bewirkt, daß eine Interrupt-Leitung angelegt wird. Die zwei mit dem Controller gekoppelten Laufwerke teilen sich eine einzige Interrupt-Leitung. Sobald ein Interrupt signalisiert worden ist, bestimmt eine auf einen Mikroprozessor ablaufende Interrupt-Behandlerroutine, welches der Laufwerke die Interrupt-Leitung anlegte.
Viele Computersysteme stellen zwei Laufwerks-Controller zur Verfügung, die eine Unterstützung für eine Gesamtzahl von vier Laufwerken zur Verfügung stellen. Es wird jeweils ein Interrupt für jeden Laufwerks-Controller zur Verfügung gestellt. Die meisten Computersysteme reservieren zwei Interrupts für die Festplattenlaufwerksunterstützung. Die für diese Systeme geschriebene Software setzt voraus, daß nur diese zwei Interrupts Festplattenlaufwerks-Controllern zugewiesen sind.
In einer Bemühung, die Systemleistung zu verbessern und die Systemkosten zu reduzieren, werden neue Laufwerksschnittstellentechnologien entwickelt. Es ist wahrscheinlich, daß die aufkommenden Laufwerksschnittstellentechnologien mit den aktuellen Laufwerks-Controllen, die oben beschrieben wurden, koexistieren müssen. Ein Problem besteht darin, daß entweder zusätzliche Interrupts für die Laufwerks-Controller erforderlich sein werden oder eine Technik zum gemeinsamen Benutzen der zwei zur Verfügung stehenden Interrupts erforderlich sein wird, damit die neueren Technologien koexistieren. Um die neuen Technologien zu unterstützen und die Änderung einer großen etablierten Softwarebasis zu vermeiden, ist es wünschenswerter, eine Schaltung zum gemeinsamen Benutzen von Interrupts durch die neueren und die aktuellen Laufwerkscontroller zur Verfügung zu stellen.

Aus den US-Patentschriften Nr. 5,675,761 und 5,590,376 sind Plattenlaufwerks-Schnittstelleneinrichtungen und Controller bekannt, die Interrupt-Signale verarbeiten und weiterleiten.

Aufgabe der Erfindung ist es, eine Schaltung und ein Verfahren zum gemeinsamen Benutzen von Interrupts durch mehrere Laufwerkscontroller zur Verfügung zu stellen.

Diese Aufgabe wird erfindungsgemäß durch eine Interrupt-Einrichtung für einen Plattencontroller mit den Merkmalen des Patentanspruchs 1 bzw. ein Verfahren mit den Merkmalen des Anspruchs 7 gelöst.

Vorteilhafte und/oder bevorzugte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Eine Einrichtung für eine gemeinsame Benutzung eines Interrupts durch einen Controller für eine parallele Speichereinrichtungsschnittstelle und einen Controller für eine serielle Speichereinrichtungsschnittstelle enthält eine Interrupt-Aufbereitungsschaltung, die ein aus der parallelen Speichereinrichtungsschnittstelle kommendes Interrupt-Signal maskiert, sofern keine Speichereinrichtung mit der parallelen Speichereinrichtungsschnittstelle gekoppelt ist. Die Maskierung des Interrupts der parallelen Speichereinrichtungsschnittstelle für den Fall, daß keine Speichereinrichtung mit der parallelen Speichereinrichtungsschnittstelle gekoppelt ist, gestattet es dem Controller für die serielle Speichereinrichtungsschnittstelle, das herkömmlicherweise der parallelen Speichereinrichtungsschnittstelle zugewiesene Interrupt ebenfalls zu benutzen.

Obwohl die nachfolgenden Ausführungsbeispiele Festplatten-Controller und -Schnittstellen beschreiben, sind andere Ausführungsbeispiele möglich, die Controller und Schnittstellen für andere Arten von Speichereinrichtungen verwenden, beispielsweise optische Laufwerke, Bandlaufwerke, Diskettenaufwerke etc.

Die Erfindung wird vollständiger klar aus der unten gegebenen detaillierten Beschreibung und aus den beigefügten Zeichnungen von Ausführungsbeispielen der Erfindung.
1 ist eine Blockdarstellung eines Computersystems mit einer Plattenlaufwerks-Controller-Einheit, die sowohl mit einer parallelen Plattenlaufwerksverbindung als auch einer seriellen Plattenlaufwerksverbindung gekoppelt ist.
2 ist eine Blockdarstellung eines Ausführungsbeispiels einer Plattenlaufwerks-Controller-Einheit, die einen Controller für ein paralleles Plattenlaufwerk und einen Controller für ein serielles Plattenlaufwerk enthält.
3 ist eine Blockdarstellung eines Ausführungsbeispiels einer Interrupt-Aufbereitungslogikeinheit.
4 ist eine Blockdarstellung eines zusätzlichen Ausführungsbeispiels einer Interrupt-Aufbereitungslogikeinheit.
5 ist eine Blockdarstellung eines weiteren Ausführungsbeispiels einer Interrupt-Aufbereitungslogikeinheit.
6 ist eine Blockdarstellung eines weiteren Ausführungsbeispiels einer Interrupt-Aufbereitungslogikeinheit.
7 ist ein Ablaufdiagramm eines Ausführungsbeispiels eines Verfahrens zum gemeinsamen Benutzen eines Interrupts durch zwei Plattenlaufwerks-Controller.
1 ist eine Blockdarstellung eines Systems 100, das einen mit einem Systemlogikbauelement 120 gekoppelten Prozessor 110 enthält. Das Systemlogikbauelement 120 ist ferner mit einem Graphik-Controller 130 und einem Systemspeicher 140 gekoppelt. Das Systemlogikbauelement 120 ist außerdem mit einem System-Eingabe/Ausgabe-Hub 150 gekoppelt. Das System-Eingabe/Ausgabe-Hub 150 enthält eine Laufwerks-Controller-Einheit 200, die unten vollständiger in Verbindung mit
2 diskutiert wird. Die Laufwerks-Controller-Einheit 200 ist mit einem Plattenlaufwerk 160 über eine parallele Plattenlaufwerksverbindung 165 gekoppelt. Die Plattenlaufwerks-Controller-Einheit 200 ist darüber hinaus mit einem Plattenlaufwerk 170 über eine serielle Plattenlaufwerksverbindung 175 gekoppelt. Das Plattenlaufwerk 160 ist bei diesem Ausführungsbeispiel optional.
2 ist eine Blockdarstellung, die die Plattenlaufwerks-Controller-Einheit 200 enthält. Die Plattenlaufwerks-Controller-Einheit 200 enthält einen Parallel-Plattenlaufwerks-Controller 210 und einen Seriell-Plattenlaufwerks-Controller 220. Der Seriell-Plattenlaufwerks-Controller 220 ist mit dem Plattenlaufwerk 170 über die serielle Plattenlaufwerksverbindung 175 und eine serielle Plattenlaufwerksschnittstelle 250 gekoppelt. Der Parallel-Plattenlaufwerks-Controller 210 ist mit dem Plattenlaufwerk 160 über die parallele Plattenlaufwerksverbindung 165 und eine parallele Plattenlaufwerksschnittstelle 240 gekoppelt. Die parallele Plattenlaufwerksverbindung 165 enthält mehrere Adress/Daten/Steuer-Leitungen 166 und ein Interrupt Signal 167 des parallelen Plattenlaufwerks. Das Interrupt-Signal 167 des parallelen Plattenlaufwerks wird auf einen logisch hohen Spannungspegel VCD über einen Widerstand 260 hochgezogen, wenn das Plattenlaufwerk 160 das Interrupt-Signal 167 des parallelen Plattenlaufwerks nicht auf einen logisch niedrigen Spannungspegel ansteuert. Wenn das Plattenlaufwerk 160 nicht installiert ist, wird das Interrupt-Signal 167 des parallelen Plattenlaufwerks auf VCC hochgezogen.
Die Plattenlaufwerks-Controller-Einheit 200 enthält darüber hinaus eine Interrupt-Aufbereitungslogikeinheit (ICL; Interrupt Conditioning Logic) 230. Die ICL 230 empfängt das Interrupt-Signal 167 des parallelen Plattenlaufwerks und ein Interrupt-Anhängig-Signal 221 aus dem Seriell-Plattenlaufwerks-Controller 220. Bei diesem Ausführungsbeispiel weist die serielle Plattenlaufwerksverbindung 175 keine spezielle Interruptleitung auf. Interrupts werden auf dem Plattenlaufwerk 170 an den Seriell-Plattenlaufwerks-Controller 220 mit Hilfe von Interrupt-Nachrichten übermittelt, die über die serielle Plattenlaufwerksverbindung 175 geliefert werden. Wenn eine Interrupt-Nachricht an dem Seriell-Plattenlaufwerks-Controller 220 empfangen wird, legt der Seriell-Plattenlaufwerks-Controller 220 das Interrupt-Anhängig-Signal 221 an.
Die ICL 230 dient zum Blockieren des Interrupt-Signals 167 des parallelen Plattenlaufwerks, wenn das Plattenlaufwerk 160 nicht installiert ist. Wenn das Plattenlaufwerk 160 installiert ist, dann wird das Interrupt-Signal 167 des parallelen Plattenlaufwerks zu dem Interrupt-Eingang 231 des Parallel-Plattenlaufwerks-Controllers durchgeleitet. Die ICL leitet darüber hinaus das Interrupt-Anhängig-Signal 221 zu dem Interrupt-Eingang 231 des Parallel-Plattenlaufwerks-Controllers durch. Indem das Interrupt-Signal 167 des parallelen Plattenlaufwerks blockiert wird, wenn kein Laufwerk mit der parallelen Plattenlaufwerksschnittstelle 240 gekoppelt ist, gestattet die ICL es dem Seriell-Plattenlaufwerks-Controller 220, den Interrupt-Eingang 231 des Parallel-Plattenlaufwerks-Controllers mitzubenutzen.
Ohne die ICL wäre eine gemeinsame Benutzung des Interrupts nur möglich, wenn sowohl das Plattenlaufwerk 160 als auch das Plattenlaufwerk 170 installiert sind. Dies beruht darauf, daß das Interrupt-Signal 167 des parallelen Plattenlaufwerks auf einen Angelegt-Zustand hochgezogen wird, wenn kein Laufwerk installiert ist. Typische bekannte Computer systeme befassen sich mit dem angelegten Plattenlaufwerks-Interrupt-Signal im Fall, daß kein Laufwerk installiert ist, indem sie das Interrupt am System-Interrupt-Controller maskieren. Wenn sich mehrere Plattenlaufwerks-Controller das Interrupt teilen, würde jedoch ein einfaches Maskieren des Interrupts am System-Interrupt-Controller das gemeinsame Benutzen unmöglich machen.
3 ist eine Blockdarstellung eines Ausführungsbeispiels der ICL 230. Die ICL 230 enthält ein UND-Gatter 233, ein ODER-Gatter 234 und ein Maskenregister 232. Wenn das Computersystem 100 erstmals gestartet wird, fragt das System-Basis-Eingabe/Ausgabe-System (BIOS), welches ein auf dem Prozessor 110 ablaufender Softwareteilnehmer ist, die Plattenlaufwerksschnittstellen ab, um zu bestimmen, welche Plattenlaufwerke installiert sind.
Obwohl das aktuelle Ausführungsbeispiel das BIOS-Abfragen der Plattenlaufwerksschnittstellen zum Bestimmen, welche Plattenlaufwerke installiert sind, beschreibt, sind andere Ausführungsbeispiele möglich, bei denen eine in Hardware implementierte Zustandsmaschine die Abfrageoperationen ohne Softwareeingriff durchführt.
Wenn herausgefunden wird, daß kein Laufwerk mit der parallelen Laufwerksschnittstelle 240 gekoppelt ist, dann schreibt das BIOS eine „1" in das Maskenregister 232. Der Wert des Maskenregisters wird invertiert und zu einem Eingang des UND-Gatters 233 geliefert. Der andere Eingang des UND-Gatters 233 empfängt das Interrupt-Signal 167 des parallelen Plattenlaufwerks. Wenn das Maskenregister 232 eine „1" enthält, so wird der Ausgang des UND-Gatters 233 stets eine „0" zeigen, wodurch das Interrupt 167 des parallelen Plattenlaufwerks maskiert (ausgeblendet) wird. Wenn das Maskenregister 232 eine „0" enthält, dann wird jeder beliebige Wert, der zu dem UND-Gatter 233 von dem Interrupt-Signal 167 des parallelen Plattenlaufwerks geliefert wird, zu dem ODER-Gatter 234 durchgeleitet. Folglich leitet die ICL 230 stets das Interrupt-Anhängig-Signal 221 zu dem Interrupt-Eingang 231 des Parallel-Plattenlaufwerks-Controllers weiter und leitet das Interrupt-Signal 167 des parallelen Plattenlaufwerks an den Interrupt-Eingang 231 des Parallel-Plattenlaufwerks-Controllers nur dann weiter, wenn das BIOS erfaßt hat, daß ein Laufwerk mit der parallelen Plattenlaufwerksschnittstelle 240 gekoppelt ist, und das Maskenregister 232 nicht gesetzt wird.
4 ist eine Blockdarstellung eines anderen Ausführungsbeispiels einer ICL-Einheit. Dieses Ausführungsbeispiel kann austauschbar mit oben in Verbindung mit 3 erörterten Ausführungsbeispiel verwendet werden. Die ICL 400 gemäß 4 basiert auf einem 8-Bit-Decodierer 410. Der Decodierer 410 empfängt an seinem Eingang C das Interrupt-Anhängig-Signal 221 aus dem Seriell-Plattenlaufwerk-Controller 220. Der B-Eingang empfängt das Interrupt-Signal 167 des parallelen Plattenlaufwerks. Der A-Eingang empfängt das invertierte Ausgangssignal eines Flip-Flops 430. Wenn das BIOS kein Bit der parallelen Plattenlaufwerksschnittstelle gekoppelte Plattenlaufwerk erfaßt, dann wird eine „1" zu dem Flip-Flop 430 über das Maskensignal 431 geliefert. Das Schreibsignal 432 wird verwendet, um den über das Maskensignal 431 gelieferten Wert zu takten.
Wenn kein Laufwerk an der parallelen Plattenlaufwerksschnittstelle erfaßt wird, dann empfängt der A-Eingang des Decodierers 410 eine „0" aus dem Flip-Flop 430. Wenn der A-Eingang eine „0" empfängt und das Interrupt 167 des parallelen Plattenlaufwerks angelegt ist, wird keiner der Decodiererausgänge, die mit dem ODER-Gatter 420 gekoppelt sind, angelegt. Folglich wird das Interrupt 167 des parallelen Plattenlaufwerks maskiert. Immer dann, wenn das Interrupt-Anhängig-Signal 221 angelegt wird, wird garantiert, daß einer der mit dem ODER-Gatter 420 gekoppelten Decodiererausgänge angelegt wird. Auf diese Weise wird das Interrupt-Anhängig-Signal 221 aus dem Seriell-Plattenlaufwerks-Controller 220 stets zu dem Interrupt-Eingang 231 des Parallel-Plattenlaufwerks-Controllers weitergeleitet und das Interrupt 167 des parallelen Plattenlaufwerks zu dem Interrupt-Eingang des Parallel-Plattenlaufwerks-Controllers nur dann weitergeleitet, wenn das BIOS das Vorhandensein eines Plattenlaufwerks an der parallelen Plattenlaufwerksschnittstelle 240 erfaßt hat.
5 ist eine Blockdarstellung eines zusätzlichen Ausführungsbeispiels einer ICL-Einheit. Die ICL 500 gemäß 5 basiert auf einer Nachschlagetabelle eines dynamischen Speichers mit wahlfreiem Zugriff (LUT; Look-Up-Table) 510. Die LUT 510 enthält einen Schreibport 512, der für den Prozessor 110 über einen CPU-Zugriffspfad 515 zugreifbar ist. Das BIOS kann veranlassen, daß geeignete Werte in die LUT 510 geschrieben werden, wobei die Werte darauf basieren, ob das BIOS ein mit der parallelen Plattenlaufwerksschnittstelle 240 gekoppeltes Plattenlaufwerk erfaßt hat oder nicht. Auf die in der LUT 510 gespeicherten Werte wird über die Adreßeingänge A1 und A0 zugegriffen. Die A1- und A0-Eingänge sind mit dem Interrupt-Signal 167 des parallelen Plattenlaufwerks beziehungsweise dem Interrupt-Anhängig-Signal 221 gekoppelt. Der an den Ausgang 513 gebrachte Wert hängt von den Zuständen von den Eingängen A1 und A0 ab. Indem die LUT 510 mit geeigneten Werten programmiert wird, kann die LUT 510 das Interrupt-Signal 167 des parallelen Plattenlaufwerks daran hindern, zu dem Interrupt-Eingang 231 des Parallel-Plattenlaufwerks-Controller weitergeleitet zu werden, so lange kein Plattenlaufwerk an der parallelen Plattenlaufwerksschnittstelle 240 erfaßt worden ist. Darüber hinaus gestattet die LUT 510, daß das Interrupt-Anhängig-Signal 221 stets zu dem Interrupt-Eingang 231 des Parallel-Plattenlaufwerks-Controllers weitergeleitet wird.
6 ist eine Blockdarstellung eines weiteren Ausführungsbeispiels einer ICL, die auf einem Nur-Lese-Speicher (ROM) 610 basiert. Die ICL 600 enthält den ROM 610 und ein Flip-Flop 630. Die ICL 600 gemäß 6 arbeitet weitgehend auf die gleiche weise wie das LUT-basierte Ausführungsbeispiel gemäß 5. Da jedoch der ROM 610 vor dem Systembetrieb programmiert werden muß und da das BIOS die Werte des ROM 610 nicht ändern kann, wird das Flip-Flop 630 verwendet, um die den Adreßeingängen des ROM 610 präsentierten Werte zu manipulieren, um auf verschiedene Speicherplätze in Abhängigkeit davon zuzugreifen, ob das BIOS ein Plattenlaufwerk, das mit der parallelen Plattenlaufwerksschnittstelle 240 gekoppelt ist, erfaßt hat oder nicht. Sofern kein Plattenlaufwerk erfaßt worden ist, liefert das BIOS eine „1" an den Masken-Eingang 631 des Flip-Flop 630. Die „1" wird in den Flip-Flop 630 über das Schreibsignal 632 getaktet. Das Ausgangssignal des Flip-Flop 630 wird an einen Adreßeingang des ROM 610 zusammen mit dem Interrupt-Anhängig-Signal 221 und dem Interrupt-Signal 167 des parallelen Plattenlaufwerks geliefert. Die richtigen Daten werden von dem Ausgang 612 des ROM 610 an den Interrupt-Eingang 231 des Parallel-Plattenlaufwerk-Controllers ausgegeben.
7 ist ein Ablaufdiagramm eines Ausführungsbeispiels eines Verfahrens zum gemeinsamen Benutzen eines Interrupts durch zwei Plattenlaufwerks-Controller. Beim Block 710 wird eine Bestimmung darüber getroffen, ob ein Plattenlaufwerk mit einer ersten Plattenlaufwerksschnittstelle gekoppelt ist. Sofern ein Plattenlaufwerk erfaßt wird, wird dann am Block 730 ein erstes Interrupt aus der ersten Plattenlaufwerksschnittstelle zu einem Interrupt-Eingang eines ersten Plattenlaufwerks-Controllers geliefert. Wenn kein Laufwerk beim Block 710 erfaßt wird, dann wird beim Block 720 ein Maskenbit gesetzt. Am Block 740 wird das erste Interrupt daran gehindert, aus der ersten Plattenlaufwerksschnittstelle an den Interrupt-Eingang des ersten Plattencontrollers geliefert zu werden. Schließlich wird am Block 750 ein zweites Interrupt aus einem zweiten Plattenlaufwerks-Controller an den Interrupt-Eingang des ersten Plattenlaufwerks-Controllers geliefert.

Claims

Interrupt-Einrichtung für einen Plattencontroller (200), aufweisend: eine erste Speichereinrichtungsschnittstelle (240); eine zweite Speichereinrichtungsschnittstelle (250); einen mit der ersten Speichereinrichtungsschnittstelle (240) gekoppelten ersten Plattenlaufwerk-Controller (210), wobei der erste Plattenlaufwerk-Controller einen Interrupt-Signaleingang (231) enthält; einen mit der zweiten Speichereinrichtungsschnittstelle (250) gekoppelten zweiten Plattenlaufwerk-Controller (220); und eine Interrupt-Aufbereitungseinheit (230), die ein erstes Interruptsignal (167) aus der ersten Speichereinrichtungsschnittstelle (240) und ein zweites Interrupt-Signal (221) aus dem zweiten Plattenlaufwerk-Controller (220) empfängt und an den Interrupt-Signaleingang (231) des ersten Plattenlaufwerk-Controllers (210) liefert, wobei die Interrupt-Aufbereitungseinheit (230) das erste Interruptsignal (167) blockiert, wenn festgestellt wurde, daß keine Speichereinrichtung (160) mit der ersten Speichereinrichtungsschnittstelle (240) gekoppelt ist.
Interrupt-Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Interrupt-Aufbereitungseinheit (230) ein UND-Gatter (233) und ein ODER-Gatter (234) enthält, wobei das UND-Gatter (233) einen mit dem ersten Interruptsignal (167) gekoppelten ersten Eingang und einen mit einem Maskenregister (232) gekoppelten zweiten Eingang aufweist, wobei das Maskenregister (232) einen Wert speichert, der anzeigt, ob eine Speichereinrichtung mit der ersten Speichereinrichtungsschnittstelle (240) gekoppelt ist oder nicht, wobei ein erster Eingang des ODER-Gatters (234) mit einem Ausgang des UND-Gatters (233) gekoppelt ist und ein zweiter Eingang des ODER-Gatters (234) mit dem zweiten Interrupt-Signal (221) gekoppelt ist, wobei ein Ausgang des ODER-Gatters (234) mit dem Interrupt-Signaleingang (231) des ersten Plattenlaufwerk-Controllers (210) gekoppelt ist.
Interrupt-Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der durch das Maskenregister (232) angezeigte Wert vor der Lieferung an den zweiten Eingang des UND-Gatters (233) invertiert wird.
Interrupt-Einrichtung nach einem der Ansprüche 1–3, dadurch gekennzeichnet, daß die erste Speichereinrichtungsschnittstelle (240) eine parallele Schnittstelle ist.
Interrupt-Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Speichereinrichtungsschnittstelle (250) eine serielle Schnittstelle ist.
Interrupt-Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der zweite Plattenlaufwerk-Controller (220) das zweite Interrupt-Signal (221) in Erwiderung einer aus der seriellen Schnittstelle (250) empfangenen Interrupt-Nachricht anlegt.
Verfahren zum Weiterleiten von Interrupts aus Speichereinrichtungen, umfassend: Bestimmen (710), ob eine Speichereinrichtung (160) mit einer ersten Speichereinrichtungsschnittstelle (240) gekoppelt ist; Setzen (720) eines Maskenbits, sofern keine Speichereinrichtung mit der ersten Speichereinrichtungsschnittstelle (240) gekoppelt ist; Liefern (730) eines auf einer Interrupt-Leitung anliegenden ersten Interrupts (167) aus der ersten Speicherein richtungsschnittstelle (240) an einen Interrupt-Eingang eines ersten Controllers (210), sofern das Maskenbit nicht gesetzt ist; Verhindern (740), daß ein Signal auf der Interrupt-Leitung aus der ersten Speichereinrichtungsschnittstelle (240) an den Interrupt-Eingang des ersten Controllers (210) geliefert wird, sofern das Maskenbit gesetzt ist; und Liefern (750) eines zweiten Interrupts aus einem zweiten Controller (220) an den Interrupt-Eingang des ersten Controllers (210).
Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Liefern des zweiten Interrupts ein vorheriges Liefern einer Interrupt-Nachricht aus einer zweiten Speichereinrichtungsschnittstelle (250) an den zweiten Controller (220) einschließt.