DE10146585A1

DE10146585A1 - Verfahren und Schaltungsanordnung zur Anpassung des Spannungspegels für die Übertragung von Daten

Info

Publication number: DE10146585A1
Application number: DE10146585A
Authority: DE
Inventors: Uwe Brand; Wilhelm Koenig
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2001-09-21
Filing date: 2001-09-21
Publication date: 2003-04-24
Also published as: US20040264230A1; WO2003028324A2; EP1428364A2; WO2003028324A3; US7023242B2; DE50203841D1; CN1557078A; EP1428364B1

Abstract

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Einstellen des Spannungspegels bei der elektrischen Übertragung von Daten zwischen einem sendenden Baustein (SE) und einem empfangenden Baustein (EM) einer oder verschiedener Baugruppen. Dabei wird der Spannungspegel schrittweise oder kontinuierlich erhöht, bis die erforderliche Höhe zur korrekten Darstellung zu übertragender Signale beim empfangenden Baustein (EM) erreicht ist. Die Erhöhung des Spannungspegels wird daraufhin durch das Übertragen einer Information angehalten. Die Erfindung hat den Vorteil, dass der minimale zum Übertragen von Daten notwendige Spannungspegel präzise eingestellt werden kann. Die Verlustleistung kann dadurch gesenkt und Störungen auf Nachbarkanäle durch hohe Spannungspegel minimiert werden.

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Einstellen des Spannungspegels bei der elektrischen Übertragung von Daten zwischen einem sendenden Baustein und einem empfangenden Baustein einer oder verschiedener Baugruppen.

Effizienz bei der elektrischen Datenübertragung zwischen elektronischen Bauteilen spielt vor allem in den Bereichen eine große Rolle, wo wie in der Übermittlungstechnik Daten mit hoher Frequenz übertragen werden. Die Optimierung der Werte von den auftretenden Spannungen und Strömen ist dabei ein wichtiger Faktor um Verlustleistung zu minimieren.

Für die schnelle elektrische Datenübertragung zwischen Bausteinen auf einer Baugruppe oder über eine Rückwand auf eine andere Baugruppe haben sich bestimmte Schnittstellen- Standards wie beispielsweise Emitter Coupled Logic (ECL), Gunning Transceiver Logic (GTL), Current Mode Logic (CML) und Low Voltage Differential Signalling (LVDS) herausgebildet. Bei diesen Standards sind jeweils die Spannungspegel, bzw. Ausgangsströme, Abschlusswiderstände etc. genormt. Die Ausgangsschaltungen der Sendeeinheit der Bausteine arbeiten dabei häufig als geschaltete Stromquellen. Bei eingeschalteter Stromquelle entsteht ein Spannungsabfall am Abschlußwiderstand des Empfängers, der beispielsweise einer logischen Eins entspricht. Typische Werte für den Spannungsabfall, bzw. für die Spannungsdifferenz zur Definition der zwei Zustände für eine binäre Logik sind einige hundert mV. Aufgrund der Toleranzen der integrierten Stromquellen, die durch Fertigungstoleranzen, Variationen von Versorgungsspannungen und Temperatureinflüsse entstehen und aufgrund von Fertigungstoleranzen, Temperaturkoeffizienten und eventueller Nichtlinearitäten integrierter Abschlusswiderstände weist auch der durch den Spannungsabfall am Abschlußwiderstand erzeugte Spannungspegel erhebliche Toleranzen auf. Typische maximale Schwankungen für integrierte Stromquellen und Abschlusswiderstände liegen für die CMOS-Technologie im Bereich von 20%.

Für eine sichere Datenübertragung muss der Ausgangspegel so gewählt werden, dass am Empfängerbaustein auch im ungünstigsten Fall, d. h. bei Werten von Ausgangsstrom und Abschlusswiderstand, die am unteren Ende des jeweiligen Schwankungsbereichs liegen, noch ein Spannungspegel erzeugt wird, der sich beim Empfängerbaustein eindeutig detektieren lässt. Diese Wahl des Ausgangspegels kann dazu führen, dass ein erheblich höherer Ausgangsstrom als für die Datenübertragung notwendig erzeugt wird, der umso mehr von dem minimal notwendigen Wert für die Spannung differiert, je stärker sich die maximalen Werte für Ausgangsstrom und Abschlusswiderstand von den Werten am unteren Ende der Schwankungsbereiche unterscheiden. Der höhere Ausgangsstrom führt zu einer höheren Verlustleistung und bei gegebener Datenrate zu höherer Flankensteilheit der Signale und folglich zu erhöhten Störungen für benachbarte Kanäle.

Eine Verringerung der Toleranzen ist durch die Herstellung von genauen Referenzwiderständen und/oder -spannungsquellen durch spezielle Prozessschritte bei der Herstellung oder durch Laserabgleich im Anschluss an den Herstellungsprozess möglich. Diese Lösung zur Reduktion von Toleranzen und damit für eine bessere Einstellung des Spannungspegels ist aufwendig und teuer und wird in der Regel deshalb nur in Spezialfällen verwendet.

Um den Ausgangsstrom anzupassen und die Pegelschwankungen zu verringern, werden teilweise externe genaue Referenzelemente verwendet, z. B. Widerstände und/oder Spannungsquellen. Dieses Vorgehen bringt den Nachteil von zusätzlichem Platzbedarf auf der Baugruppe und zusätzlichen Kosten mit sich. Außerdem werden zusätzliche Pins am Baustein benötigt. Integrierte Abschlusswiderstände werden auch oft mit Regelschaltungen auf einen genauen Referenzwiderstand geregelt. Dazu ist aber auch ein externes Element notwendig. Zudem erlauben die obigen Maßnahmen nur eine Reduzierung der Toleranzen und können signifikante Schwankungen von Spannungspegeln und Verlustleistung nicht verhindern.

Aufgabe der Erfindung ist es, ein Verfahren und eine Schaltungsanordnung zur Einstellung des Spannungspegels anzugeben, wobei die Nachteile der bekannten Verfahren zur Reduzierung des Schwankungsbereichs vermieden werden.

Die Aufgabe wird durch ein Verfahren und eine Schaltungsanordnung entsprechend der Ansprüche 1 bzw. 16 jeweils durch deren kennzeichnende Teile gelöst.

Bei dem erfindungsgemäßen Verfahren wird der Spannungspegel am Ausgang des sendenden Bausteins schrittweise oder kontinuierlich erhöht. Dabei wird wenigstens ein Signal unter Verwendung des jeweiligen Spannungspegels vom sendenden zum empfangenden Baustein übertragen. Der Spannungspegel für die Darstellung des Signals beim empfangenden Bausteins wird mit einer Referenzgröße oder das Signal mit einem Referenzmuster verglichen und bei Erreichen einer ausreichenden Höhe des Spannungspegels zur korrekten Darstellung des übertragenen Signals an den sendenden Baustein eine Information übermittelt. Schließlich wird auf den Empfang der Information hin das Anhalten der Erhöhung des Spannungspegels am Ausgang des sendenden Bausteins bewirkt (Anspruch 1). Durch das erfindungsgemäße Verfahren wird auf effiziente Weise beim empfangenden Baustein der minimale Spannungspegel für die Übertragung von Daten eingestellt. Dadurch werden die Verlustleistung der Bausteine bzw. des Systems und Störungen auf Nachbarkanäle durch hohe Spannungspegel minimiert. Die Genauigkeit der integrierten Strom- oder Spannungsquellen kann geringer sein und es werden zur Einstellung des Ausgangsstroms keine externen Elemente benötigt.

Bei einer Variante des erfindungsgemäßen Verfahrens wird ein dem empfangenden Baustein bekanntes Bitmuster bzw. eine Bitmusterfolge unter Verwendung des jeweiligen Spannungspegels wenigstens einmal vom sendenden zum empfangenden Baustein übertragen. Das übertragene Bitmuster bzw. die übertragene Bitmusterfolge wird beim empfangenden Baustein mit dem bekannten Bitmuster bzw. der bekannten Bitmusterfolge verglichen und so die korrekte Übertragung überprüft. Bei korrekter Übertragung wird eine Information an den sendenden Baustein geschickt, wodurch das Anhalten der Erhöhung des Spannungspegels bewirkt wird (Anspruch 2). Bei dieser variante erfolgt die Einstellung dynamisch, also bei der vollen zu übertragenden Datenrate. Man kann dadurch auch Dämpfungen des Signals kompensieren, die bei sehr hohen Datenraten im Bereich von Gbit/s von dielektrischen Verlusten des Baugruppenmaterials und dem Skineffekt auf den Leitungen verursacht werden, d. h. die Einstellung nimmt auf die Frequenzabhängigkeit des Signalpegels Rücksicht. Auch Leitungsstörungen auf Grund von Reflexionen und Übersprechen werden hier mitberücksichtigt.

Bei einer Realisierung des erfindungsgemäßen Verfahrens wird der Spannungspegel des übertragenen Signals mittels eines Pegelvergleichers beim empfangenden Baustein mit einem Referenzspannungspegel verglichen, der der erforderlichen Mindesteingangsspannung entspricht. Bei Gleichheit bzw. Überschreiten der Mindesteingangsspannung wird eine Information an den sendenden Baustein geschickt, wodurch das Anhalten der Erhöhung des Spannungspegels bewirkt wird (Anspruch 3). Die Verwendung eines Pegelvergleichers erlaubt auf einfache und effiziente Weise zu überprüfen, ob der Signalpegel für die fehlerfreie Übertragung von Daten ausreicht. Die Information zum Anhalten der Erhöhung des Spannungspegels kann über eine eigene Leitung übertragen werden (Anspruch 4). Eine zusätzliche Leitung zur Übertragung der Information kann in der Regel ohne größeren Zusatzaufwand vorgesehen werden. Eine Lösung ohne zusätzliche Leitung ist, die Information zum Anhalten der Erhöhung des Spannungspegels über die Signalleitung selbst zu übertragen (Anspruch 5).

Es empfiehlt sich, das Verfahren während einer Einstellphase, insbesondere während eines Neustarts des die Baugruppe bzw. die Baugruppen umfassenden Systems, durchzuführen (Anspruch 6). Das Ausnützen von einer Einstellphase zur Durchführung des Verfahrens vermeidet zusätzliche Unterbrechungen beim Betrieb der Bausteine bzw. des Systems.

Alternativ kann die Information zum Anhalten der Erhöhung des Spannungspegels mit Hilfe eines während der Einstellphase entsprechend geschalteten Multiplexers beim empfangenden Baustein und eines entsprechend geschalteten Demultiplexers beim sendenden Baustein über eine vorhandene Leitung übermittelt werden. Dabei wird eine Leitung benutzt, über die während der Einstellphase des Spannungpegels keine nicht der Pegeleinstellung dienenden Signale übertragen werden (Anspruch 7). Bei dieser Alternative kommt man ohne zusätzliche Leitung aus. Dabei kann die Information mit Hilfe einer zusätzlichen Strom- oder Spannungsquelle bei dem empfangenden Baustein übermittelt werden. Zum Übermitteln der Information mit Hilfe der zusätzlichen Strom- bzw. Spannungsquelle wird der Potentialpegel der verwendeten Leitung so verändert, dass er eine Schwellenspannung über- oder unterschreitet. Das Über- bzw. Unterschreiten der Schwellenspannung wird beim sendenden Baustein detektiert und die Erhöhung des Spannungspegels angehalten (Anspruch 8).

Die Erhöhung des Spannungspegels kann mit Hilfe eines nach Maßgabe eines Taktes arbeitenden Zählers erfolgen, wobei durch den Zähler eine Ausgangsstufe des sendenden Bausteins so angesteuert wird, dass nach Maßgabe des Taktes der Spannungspegel erhöht wird (Anspruch 9). Die Verwendung eines getakteten Zählers erlaubt den Spannungspegel schrittweise zu erhöhen. Bei der Durchführung des Verfahrens während einer Einstellphase und der Benutzung einer eigenen Rückleitung kann das Verfahren auf folgende Weise durchgeführt werden: Der Zähler wird mit Hilfe eines Flankendetektors, der das Initialisierungs-Signal zur Initialisierung der Einstellphase detektiert, zurückgesetzt. Das Einschalten des Zählers erfolgt mit Hilfe eines Aktivierungs-Signals am Initialisierungs-Eingang, wobei dieses Signal so durch logische Verknüpfung des die Einstellungsphase anzeigenden Initialisierungs- Signals mit dem Potentialwert der Leitung zum Übermitteln der Information zum Anhalten des Anstiegs des Spannungspegels erzeugt wird, dass der Zähler während der Einstellphase aktiviert ist, solange der gewünschte Spannungspegel noch nicht erreicht ist. Der Zähler arbeitet nach Maßgabe eines Taktsignals. Bei aufsteigender Zählung wird schrittweise der Spannungspegel durch Aktivierung verschiedener Stufen einer Strom- bzw. Spannungsquelle erhöht. Schließlich wird bei Erreichen des gewünschten Spannungspegels der Potentialwert der Leitung zum Übermitteln der Information zum Anhalten des Anstiegs des Spannungspegels geändert, so dass sich das Signal am Initialisierungs-Eingang ändert, wodurch das Anhalten des Zählers bewirkt wird (Anspruch 10).

Alternativ zu einem Zähler kann der Steuerblock des erfindungsgemäßen Verfahrens effizient mit Hilfe eines Schieberegisters realisiert werden. Dabei wird auf der Sendeseite nach Maßgabe eines Taktes über ein Schieberegister eine Ausgangsstufe so angesteuert, dass nach Maßgabe des Taktes der Spannungspegel erhöht wird (Anspruch 11).

Bei einer Einstellung des Spannungspegels während einer Einstellphase, wobei für die Übertragung der Information eine eigene Rückleitung verwendet wird, kann das Schieberegister mit Hilfe eines Flankendetektors, der das Initialisierungs- Signal zur Initialisierung der Einstellphase detektiert, zurück gesetzt werden. Das Schieberegister arbeitet nach Maßgabe eines Taktes. Dabei

- ist das Taktsignal logisch so mit dem an der Leitung zum Übermitteln der Information zum Anhalten des Anstiegs des Spannungspegels anliegenden Signal und dem die Einstellphase anzeigenden Initialisierungs-Signal verknüpft, dass das Taktsignal während der Einstellphase aktiviert ist, solange der Spannungspegel am Eingang des empfangenden Bausteins unter dem gewünschten Wert liegt,
- aktiviert das Schieberegister nacheinander nach Maßgabe des Taktes die Einzelquellen einer aus einer Anzahl von Einzelquellen gebildeten Stromquelle bzw. Spannungsquelle so, dass der Stromwert bzw. Spannungswert der Strom- bzw. Spannungsquelle und damit der Spannungspegel schrittweise erhöht wird, und
- wird bei Erreichen des gewünschten Spannungspegels ein Signal an die Leitung zum Übermitteln der Information zum Anhalten des Anstiegs des Spannungspegels angelegt, wodurch das Anhalten des Schieberegisters bewirkt wird (Anspruch 12).

Zusätzlich kann die Verlustleistung des Bausteins minimiert werden, indem man die nur während der Einstellphase aktiven Schaltungsteile nach der Einstellphase stromlos schaltet (Anspruch 13).

Für den Fall, dass der Spannungspegel von dem sendenden Baustein zu mehreren empfangenden Bausteinen eingestellt wird kann der Spannungspegel zur Übertragung an dem am weitesten entfernten Baustein eingestellt und der so bestimmte Spannungspegel für die Übertragung an alle empfangenden Bausteine verwendet werden (Anspruch 14). Dabei wird man häufig den am weitesten entfernten empfangenden Baustein für die Einstellung des Sendepegels vorsehen (Anspruch 15), bei dem aufgrund der Länge der Übertragungsstrecke im Regelfall die größte Dämpfung der Signale auftritt. Ein solcher Betriebsfall, wo z. B. von einem Sendebaustein zu mehreren Empfangsbausteinen sehr viele Signale verteilt werden, kommt vielfach in Vermittlungsanlagen in Koppelfeldern oder bei Computern zwischen Prozessoren und Speicherbausteinen vor. Der Zusatzaufwand ist in diesem Fall besonders gering, weil eine einzige Rückleitung von dem vom Sender am weitesten entfernten Baustein genügt.

Bei der erfindungsgemäßen Schaltungsanordnung weist der sendende Baustein eine variable Strom- oder Spannungsquelle auf, mit Hilfe derer unterschiedliche Spannungspegel von an den empfangenden Baustein zu übertragenden Signalen erzeugbar sind. Der empfangende Baustein weist einen Pegelvergleicher auf, durch den eine Referenzspannung mit dem Spannungspegel eines vom sendenden Baustein übertragenen Signals vergleichbar ist. Der Pegelvergleicher weist einen Ausgang auf, der mit einem Gatter des sendenden Bausteins verbunden ist. Das Gatter ist mit einem weiteren Eingang versehen, über den ein logisches Signal anlegbar ist, durch das die Information über Beginn und Ende einer Einstellphase einspeisbar ist. Der Ausgang des Gatters ist mit einem Steuerblock verbunden, durch den die Strom- bzw. Spannungsquelle aufsteuerbar ist (Anspruch 16). Bei der Verwendung eines Differenzsignals können zwei Leitungen für die Übertragung vorgesehen sein (Anspruch 17).

Bei einer Ausgestaltung der erfindungsgemäßen Schaltungsanordnung ist die Strom- bzw. Spannungsquelle mit mehreren Strom- bzw. Spannungserzeugungselementen und der Steuerblock mit einem Zähler gebildet, wobei

- der Ausgang des Gatters mit dem Initialisierungs-Eingang des Zählers verbunden ist,
- ein Flankendetektor vorgesehen ist, an dessen Eingang das Signal zur Initialisierung der Einstellphase anlegbar ist und dessen Ausgang mit dem Rücksetz-Eingang des Zählers verbunden ist,
- der Zähler einen Eingang für ein Taktsignal aufweist,
- der Zähler Ausgänge aufweist, die so mit verschiedenen Stufen der Stromquelle bzw. der Spannungsquelle verbunden sind, dass bei aufsteigender Zählung schrittweise der Stromwert bzw. Spannungswert, der von der Quelle geliefert wird, erhöhbar ist (Anspruch 18). Mit Hilfe eines Zählers und einer mehrstufigen Strom- bzw. Spannungsquelle kann so eine schrittweise Erhöhung des Spannungspegels realisiert werden.

Bei einer anderen Ausgestaltung mit Hilfe eines Schieberegisters ist die Stromquelle bzw. die Spannungsquelle mit einer Anzahl von Einzelquellen und der Steuerblock mit einem Schieberegister gebildet, wobei

- ein zusätzliches Gatter gegeben ist, dessen einer Eingang mit dem Ausgang des anderen Gatters verbunden ist, über dessen anderen Eingang ein Taktsignal einspeisbar ist und dessen Ausgang mit dem Schieberegister verbunden ist,
- ein Flankendetektor vorgesehen ist, an dessen Eingang das Signal zur Initialisierung der Einstellphase anlegbar ist und dessen Ausgang mit dem Rücksetz-Eingang des Schieberegisters verbunden ist,
- das Schieberegister Ausgänge aufweist, die so mit der mit einer Reihe von Einzelquellen gebildeten Stromquelle bzw. Spannungsquelle verbunden sind, dass die Anzahl der Einzelquellen, die zu dem Stromwert bzw. Spannungswert der Strom- bzw. Spannungsquelle beitragen, schrittweise erhöhbar ist (Anspruch 19).

Im folgenden wird der Anmeldungsgegenstand im Rahmen von Ausführungsbeispielen anhand von Figuren näher erläutert. Es zeigen
Fig. 1 Schematische Darstellung einer Realisierung des Erfindungsgegenstands für ein Eintaktsignal mit Hilfe einer zusätzlichen Leitung,
Fig. 2 Schematische Darstellung einer Realisierung des Erfindungsgegenstands für ein Differenzsignal mit Hilfe einer zusätzlichen Leitung,
Fig. 3 Schematische Darstellung einer Realisierung des Erfindungsgegenstands für ein Eintaktsignal ohne zusätzliche Leitung,
Fig. 4 Schematische Darstellung einer Realisierung des Erfindungsgegenstands für ein Differenzsignal ohne zusätzliche Leitung,
Fig. 5 Eine Realisierung der Steuerung zur erfindungsgemäßen Einstellung des Spannungspegels mit Hilfe eines Zählers,
Fig. 6 Eine Realisierung der Steuerung zur erfindungsgemäßen Einstellung des Spannungspegels mit Hilfe eines Schieberegisters, und
Fig. 7 Ein Zeitdiagramm für die Signalzustände relevanter Steuerparameter während der Einstellphase.
Dabei bezeichnen gleiche Bezugszeichen gleiche Elemente. In Fig. 1 und 2 sind schematische Darstellungen von Realisierungen des Erfindungsgegenstands mit Hilfe einer separaten Rückleitung R dargestellt. Vom Empfängerbaustein - im folgenden Empfänger genannt - zum Sendebaustein - im folgenden Sender genannt - führt eine eigene Rückleitung R. Diese Rückleitung R stellt in der Regel keinen nennenswerten Zusatzaufwand dar.
In Fig. 1 sind wesentliche Elemente zur Einstellung des Spannungspegels durch Pegelvergleich dargestellt. Am Eingang des Empfängers befindet sich ein Pegelvergleicher PV, der den momentanen Spannungspegel mit einer Referenzspannung Usoll vergleicht, die gleich der erforderlichen Mindesteingangsspannung des Empfängers ist. Die Zugehörigkeit der Schaltungselemente von Sender und Empfänger sind mit gestrichelten Linien und den Bezugszeichen SE und EM kenntlich gemacht. Der logische Wert, der durch das Ausgangssignal des Pegelvergleichers PV repräsentiert wird, wird invertiert, wenn die Referenzspannung Usoll überschritten wird. Das Umschalten wird zum Sender SE zurückgemeldet und bewirkt, dass das Ansteigen des Ausgangsstroms gestoppt wird. Der Sender SE weist eine Sendestufe auf, die eine Stromquelle QS1 umfasst, welche mit einem Schalter SS1 ein- und ausgeschaltet werden kann. Der Widerstand R_TS ist ein eventuell vorhandener Abschlußwiderstand am Sender, auf den bei niedrigen Datenraten verzichtet werden kann. L1 ist eine Signalleitung, die den Ausgang A des Senders SE mit dem Eingang E des Empfängers EM verbindet. Für diese Signalleitung L1 ist der Spannungspegel übertragener Signale einzustellen. R_TE ist der Abschlußwiderstand des Empfängers EM. Die Terminierungsspannungen für die Widerstände R_TS bzw. R_TE sind U_TS am Sender SE bzw. U_TE am Empfänger EM. Um einen dauernden Stromfluss zwischen U_TS und U_TE und damit einen unnötigen Leistungsverbrauch zu vermeiden, sollten U_TS und U_TE gleiche Werte aufweisen. B1 ist der Eingangsbuffer, der das Signal zur Weiterverarbeitung im Baustein detektiert. Die Einstellung des Spannungspegels wird durch ein Signal EA (für: Einstellphase aktiv) initiiert, welches an dem Gatter GS1 angelegt wird und eine logische Eins repräsentiert. Das Signal EA kann z. B. das Signal zum Neustart sein, welches vielfach auch mit dem englischen Begriff reset bezeichnet wird. Über die Leitung R liegt an dem Inverter INV das Ausgangssignal des Pegelvergleichers PV an, welches bei Start der Einstellphase eine logische Null repräsentiert. Das Gatter GS1 ist als UND-Gatter ausgestaltet. Bei Beginn der Einstellphase liegt an dem einen Eingang des Gatters GS1 eine logische Eins an, die die Einstellphase anzeigt. An dem anderen Eingang liegt ebenfalls eine logische Eins an, solange der Spannungspegel den Wert Usoll für die korrekte Darstellung von übertragenen Signalen noch nicht erreicht hat. Dabei ist von dem Empfänger EM an der Rückleitung eine logische Null angelegt, die durch einen Invertierer INV invertiert wird, so dass an dem Steuerblock ST eine logische Eins anliegt. Über diesen Steuerblock ST, für den in Fig. 5 und 6 Realisierungen angegeben sind, wird die Stromquelle QS1 hochgesteuert. Der Schalter SS1 ist am Anfang der Einstellphase geschlossen. Am Empfänger EM befindet sich an der Signalleitung L1 der eine Eingang eines Pegelvergleichers PV, der hier als Komparator angedeutet ist. Der Pegelvergleicher PV vergleicht den Spannungspegel auf der Eingangsleitung L1 mit einer Referenzspannung Usoll. Die Referenzspannung Usoll entspricht dabei dem Spannungswert, der für die Detektion von Signalen beim Empfänger EM mindestens notwendig ist, d. h. dem einzustellenden Spannungswert. Der Ausgang des Pegelvergleichers PV liefert das Rückmeldesignal R. Das Rückmeldesignal R repräsentiert den logischen Wert Null, solange der Spannungspegel unter der Referenzspannung Usoll liegt und nimmt den logischen Wert Eins an, wenn das Eingangspotential E den Wert U_TE - Usoll unterschreitet. Der Spannungspegel ist dann hinreichend groß, um den logischen Wert Null darzustellen. Die Referenzspannung Usoll kann durch Spannungsteilung aus der Spannung U_TE erzeugt werden. In vielen Fällen ist eine lokale Referenzspannung z. B. im Rahmen der Biaserzeugung zur Ruhestromkompensation vorhanden, die dafür genutzt werden kann. Die Funktion des Steuerblocks ST ist es, bei Aktivieren der Einstellphase durch das Signal EA den Strom der Stromquelle QS1 und damit den Spannungspegel zu erhöhen, bis die Rückmeldung R vom Empfänger EM kommt, dass der gewünschte Spannungswert erreicht ist. Auf die Rückmeldung R hin wird von dem Steuerblock ST der Stromanstieg unterbrochen und der von der Stromquelle QS1 gelieferte Strom auf dem erreichten Wert fixiert. Damit wird auch der Spannungspegel auf dem erreichten Wert fixiert, mit dem ab dann gesendet wird. Um die Verlustleistung zu verringern, können nur während der Einstellphase aktive Schaltungsteile nach der Einstellphase stromlos geschaltet werden, was in Fig. 1 durch gestrichelte Linien angedeutet ist.
In Fig. 2 ist eine schematische Darstellung einer Realisierung des Erfindungsgegenstands für ein Differenzsignal mit Hilfe einer zusätzlichen Leitung R dargestellt. Dabei entsprechen die dargestellten Schaltungselemente denen einer CML-Schnittstelle. Das Prinzip der in Fig. 2 gezeigten Realisierung ist aber nicht auf CML-Schnittstellen beschränkt, sondern es kann auch andere Schnittstellen-Standards angewendet werden, z. B. LVDS-Schnittstellen. LVDS-Schnittstellen arbeiten zum Teil mit Stromquellen, die an den Abschlusswiderständen Strom in beide Richtungen einspeisen können. Aufgrund der differentiellen Arbeitsweise besteht die Sendestufe aus einer Stromquelle QS1 mit zwei Schaltern SS1 und SS2, die je nach Polarität der Sendeinformationen den einen oder anderen Ausgang mit QS1 verbinden. Entsprechend sind zwei Abschlusswiderstände RTS1 und RTS2 am Sender SE, zwei Signalleitungen L1 und L2 und zwei Abschlusswiderstände RTE1 und RTE2 am Empfänger EM vorhanden. Während der Einstellphase sendet der Sender SE ein konstantes Signal so, dass das Potential des Ausgangs A1 einer logischen Null und das Potential des Ausgangs AlN einer logische Eins entsprechen, was auch durch die Schalterstellungen von SS1 und SS2 in Fig. 2 ausgedrückt ist. Durch den Pegelvergleicher PV wird der Spannungspegel am Eingang E1, der sich auf logisch Null befindet, mit dem Sollwert Usoll verglichen. Die weiteren in Fig. 2 gezeigten Elemente bzw. Funktionen entsprechen denen der von Fig. 1. Der Pegelvergleicher PV kann auch in einer aufwändigeren Realisierung die Differenzspannung der beiden Signalleitungen L1 und L2 auswerten und mit dem Sollwert vergleichen, was durch eine gestrichelte Linie zwischen der Leitung L2 bzw. dem Eingang E1N und dem Pegelvergleicher PV angedeutet ist.
Zur Rückmeldung wird eine vorhandene Leitung verwendet, z. B. eine Steuerleitung, die während der Einstellphase keine relevante Information überträgt. An dieser Leitung befinden sich am Empfänger EM ein Multiplexer und am Sender SE ein Demultiplexer - in der Figur nicht dargestellt -,
Der Multiplexer und der Demultiplexer werden mit Hilfe des Initialisierung-Signals (EA) zum Start der Einstellphase so umgeschaltet, dass während der Einstellphase der Empfänger seine Rückmeldeinformationen auf diese Leitung gibt und der Sender am entsprechenden Demultiplexerausgang diese Information auswertet. Alternativ zur Verwendung einer vorhandenen Leitung kann auch die Rückmeldeinformation über die Signalleitung selber oder eine eigene Leitung übertragen werden.
In Fig. 3 ist eine schematische Darstellung einer Realisierung des Erfindungsgegenstands für ein Eintaktsignal ohne zusätzliche Leitung gezeigt. Zur Rückmeldung wird die vorhandene Leitung L1 selbst - in der Folge Signalleitung genannt - benutzt. Bei der Übertragung eines differentiellen Signals werden beide Leitungen L1 und L2 genutzt (Fig. 4). In den in den Fig. 3 und 4 vorgestellten Realisierungen sind dazu am Empfänger EM eine bzw. zwei eigene Stromquellen QE1 bzw. QE1 und QE2 vorhanden, die im Meldefall einen Zusatzstrom in der Art einspeisen, dass sich an den Abschlusswiderständen sowohl empfangs- als auch sendeseitig ein Potentialpegel einstellt, der außerhalb des normalen Bereichs liegt, beispielsweise bei der in der Fig. 3 dargestellten CML-Schnittstelle unterhalb eines Schwellenwerts für das Potential. Dieser Potentialpegel wird detektiert und die Rückmeldung an den Steuerblock St des Senders SE weitergegeben. In Fig. 3 ist im Vergleich zu Fig. 1 am Empfänger EM zusätzlich der Schalter SE1 und die Stromquelle QE1 vorgesehen. Sobald der Komparator KE1 seinen Ausgang aktiviert, wird der durch die Stromquelle QE1 erzeugte Zusatzstrom auf die Signalleitung L1 eingespeist. Der Sender SE ist zusätzliche mit dem Komparator KS1 versehen, der den Spannungspegel auf der Signalleitung L1 mit einer Schwellenspannung Uschw vergleicht, wobei die Schwellenspannung Uschw unterhalb dem für den normalen Betrieb vorgesehenen Spannungsbereich liegt. Bei differentieller Übertragung sind am Empfänger EM zwei zusätzliche Stromquellen QE1 und QE2 mit identischen Strömen vorgesehen, die im Meldefall den Gleichtaktpegel des Signals ändern. Der Steuerblock St reagiert während der Einstellphase entsprechend auf eine Änderung des Gleichtaktpegels (Fig. 4). QE1 und QE2 sind die zusätzlichen Stromquellen, die mit den Schaltern SE1 und SE2 geschaltet sind. Auf der Senderseite befinden sich zwei Komparatoren KS1 und KS2. Das UND-Gatter GS2 verknüpft die Komparatorausgänge so, dass der Stromanstieg gestoppt wird, wenn die Spannungspegel auf beiden Signalleitungen L1 und L2 den Schwellenwert Uschw unterschreiten.
Zu Fig. 3 ist noch anzumerken, daß beim Start des Einstellvorganges in der Schleife aus den Elementen SE1, GE1 und KE1 eine Blockierung auftreten könnte, wenn der Schalter SE1 geschlossen wäre. In diesem Falle muß dafür gesorgt werden, daß SE1 zu Beginn des Einstellvorgangs geöffnet wird und solange geöffnet bleibt, bis der Sender seinen Ausgang auf den Minimalwert gesetzt hat. Während des Einstellvorgangs wird SE1 dann geschlossen und muß nach Beendigung des Einstellvorgangs, d. h. wenn EA auf logisch 0 geht, dann wieder geöffnet werden.
Zur Einstellung des Spannungspegels für hochfrequenten Datenaustausch kann anstelle des Vergleiches mit einer Referenzspannung ein bekanntes Referenzmuster übertragen und bei dem Empfänger auf korrekte Übertragung hin überprüft werden. Bei dieser Variante des Erfindungsgegenstands sendet man während der Einstellphase mehrfach hintereinander ein festes, dem Empfänger bekanntes Bitmuster. Dieser analysiert laufend die ankommenden Daten. Ist der Spannungspegel zur Übertragung von Daten bzw. der Sendepegel noch zu gering, so werden bei den empfangenen Daten Bitfehler auftreten. Ist das Bitmuster fehlerfrei erkannt, so ist der Sendepegel ausreichend und die Einstellphase kann wie oben beschrieben beendet werden. Es ist dabei zwar ein gewisser Zusatzaufwand beim Sender zur Erzeugung des Bitmusters und beim Empfänger zur Analyse notwendig. In vielen Fällen sind solche Funktionen aber bereits in den Bausteinen vorgesehen. Beispielsweise benutzt man für Synchronisierungszwecke Rahmenkennworte oder für Testzwecke Pseudozufalls-Bitmuster PRBS (pseudo random bit sequence). Die entsprechenden Schaltungsteile können vorteilhaft mitbenutzt werden. Wenn die Einstellung während der Resetphase des Bausteins durchgeführt wird, dürfen diese Schaltungsteile währenddessen nicht rückgesetzt werden und es ist sicherzustellen, dass sie aus einem beliebigen Zustand richtig loslaufen.
In Fig. 5 ist eine Realisierung der Steuerung zur erfindungsgemäßen Einstellung des Spannungspegels mit Hilfe eines Zählers Z dargestellt. Die Schalttransistoren sind mit M1 und M2 bezeichnet und entsprechen den Schaltern von Bild 1 bzw. 2. In der Realisierung wurden Metalloxidfeldeffekttransistoren, die üblicherweise mit MOSFET abgekürzt werden, vorgesehen. Auch Bipolar- oder Galliumarsenidtransistoren können verwendet werden. Am Eingang der Schalttransistoren M1 und M2 liegt das Datensignal D bzw. das dazu inverse Datensignal DN. Die Stromquelle besteht aus den Transistoren MB0, MB1, . . ., MBn. Jede der einzelnen Transistoren zur Stromerzeugung MB1, . . ., MBn hat in seinem Drainanschluss jeweils einen Serientransistor MS1, . . ., MSn, mit dem der jeweilige Strom zu- bzw. abgeschaltet werden kann. Unabhängig davon kann noch ein weiterer Transistor MBx vorhanden sein, der einen nicht abschaltbaren Grundstrom bzw. Mindeststrom einspeist. Es ist ein Zähler Z gegeben, dessen Zählausgänge Q1, Q2 . . . Qn mit den Gates der einzelnen Schalttransistoren MS1, . . ., MSn verbunden sind. Der momentane Zählerstand bestimmt, welche von den Schalttransistoren MS1, . . ., MSn gesperrt und welche leitend sind, und damit den Ausgangsstrom. Dem Zähler Z wird ein Takt CLK (für: clock) zugeführt, der während der Einstellphase - z. B. der Resetphase - aktiv sein muss, also z. B. der Takt, mit dem auch das Resetsignal, das an den meisten Bausteinen asynchron anliegt, eingetaktet wird. Die Einstellphase wird durch das Signal EA (für: Einstellphase aktiv) aktiviert, das an einem Flankendetektor FD und dem Gate GS1 anliegt. Der Flankendetektor FD reagiert auf die positive Flanke des Signals EA und gibt ein Signal RES2 an den Rücksetzeingang RESZ des Zählers Z, wodurch der Zähler Z auf den Anfangszustand zurückgesetzt wird. Bei dem Eingang CE (für: count enable) des Zählers Z wird durch das Signal EA über das Gate GS1 das Zählen freigegeben. Bei dem Zähler Z handelt es sich um einen Aufwärtszähler, d. h. der Zählerstand steigt an. Die Stromquellen sind so dimensioniert, dass mit steigendem Zählerstand der Ausgangsstrom zunimmt. Sobald die Rückmeldung erfolgt, dass der Spannungspegel am Empfängereingang genügend hoch ist, wird der Stromanstieg angehalten. Das Unterbrechen des Stromanstiegs geschieht über die Rückleitung R durch Anlegen eines Signals an GS1, so dass die Aktivierung des Zählvorgangs am Zählereingang CE unterbrochen und der Zählerstand auf dem erreichten Wert stehen bleibt.
Der Zähler Z kann als 1-aus-n-Zähler ausgeführt sein. Dann muss die Dimensionierung der Stromquelle so sein, dass mit jedem Weitergeben des Zählersignals an die nächste Stufe eine neue Stromquelle eingeschaltet wird, die einen höheren Strom einspeist als die vorhergehende. Dies erfolgt üblicherweise über die Dimensionierung der Transistorweite. Der Zähltakt muss langsam genug sein, dass die Stromquellen den Änderungen folgen können. Falls der Bausteintakt zu schnell ist, kann durch einen Frequenzteiler ein langsamerer Takt daraus abgeleitet werden.
Fig. 6 zeigt eine Realisierung der Steuerung zur erfindungsgemäßen Einstellung des Spannungspegels mit Hilfe eines Schieberegisters, das aus den D-Flipflops (Data Latch Flipflops) FF1 . . . FFn besteht. Die Takteingänge der Flipflops FF1 . . . FFn erhalten einen langsamen Takt CLK. Am D-Eingang des ersten Flipflops FF1 liegt permanent eine logische Eins an. Zu Beginn der Einstellphase werden die Flipflops FF1 . . . FFn mit der positiven Flanke vom Signal EA über den Flankendetektor FD zurückgesetzt, d. h. die Potentialwerte der Ausgänge Q1 . . . Qn repräsentieren logisch Nullen. Die einzelnen Stromquellen sind damit abgeschaltet; es ist dann nur noch ein über den Transistor MBx eingespeister Grundstrom vorhanden. Damit ist der Spannungspegel beim Empfänger EM zu Beginn der Einstellungsphase zu niedrig und die Rückmeldeleitung demzufolge auf einen Potentialwert gesetzt, der eine logische Null repräsentiert. Da das Signal EA während der Einstellungsphase eine logische Eins repräsentiert, wird über das Gatter GS2 der Takt CLK für die Flipflops freigegeben. Der Flankendetektor FD setzt die Rücksetzeingänge der Flipflops wieder auf Null und die logische Eins wird durch das Schieberegister so weitergeschoben, dass mit jedem Taktpuls jeweils ein weiterer Flipflopausgang logisch Eins und eine zusätzliche Stromquelle aktiv wird und damit der Gesamtausgangsstrom erhöht wird.
Zweckmäßigerweise dimensioniert man in diesem Fall die Stromquellen alle gleich, so dass der Ausgangsstrom sich dann gleichmäßig erhöht. Wenn die Rückleitung R aktiviert wird, sperrt GS2 den Takt CLK des Schieberegisters und der momentane Zustand wird fixiert.
In Fig. 7 ist ein Zeitdiagramm für die Signalzustände relevanter Steuerparameter während der Einstellphase für Realisierungen der erfindungsgemäßen Steuerung entsprechend der Fig. 5 oder 6 angegeben. Dabei bezeichnet CLK die Taktfrequenz. Das Signal EA aktiviert die Einstellungsphase. Es kann sich dabei z. B. um das Reset-Signal handeln. Durch das Signal EA wird mittels eines Flankendetektors FD das Signal RES2 erzeugt, durch das der Zähler bzw. das Schieberegister auf ihre Ausgangsstellung gesetzt werden. Mit einer gewissen Verzögerung wird bei dem Empfänger der zu niedrige Spannungspegel detektiert und das Rückmeldesignal R auf Null gesetzt. Durch setzen des Signals R wird über das Signal CE der Zähler bzw. das Schieberegister aktiviert. Das Rückmeldesignal R und das Signal CE zur Aktivierung des Steuerblocks St können sich bevor sie gesetzt werden, in den logischen Zuständen Null oder Eins befinden, was in Fig. 7 durch zwei Linien kenntlich gemacht ist. Bei Erreichen des gewünschten Spannungspegels wird das Rückmeldesignal R auf 1 gesetzt, wodurch der Zähler bzw. das Schieberegister durch das Signal CE deaktiviert werden.

Claims

1. Verfahren zum Einstellen des Spannungspegels bei der elektrischen Übertragung von Daten zwischen einem sendenden Baustein (SE) und einem empfangenden Baustein (EM) einer oder verschiedener Baugruppen
dadurch gekennzeichnet,
dass der Spannungspegel am Ausgang des sendenden Bausteins (SE) schrittweise oder kontinuierlich erhöht wird,
dass wenigstens ein Signal unter Verwendung des jeweiligen Spannungspegels vom sendenden (SE) zum empfangenden Baustein (EM) übertragen wird,
dass der Spannungspegel für die Darstellung des Signals beim Empfangenden Bausteins (EM) mit einer Referenzgröße (Usoll) oder das Signal mit einem Referenzmuster verglichen wird,
dass bei Erreichen einer ausreichenden Höhe des Spannungspegels zur korrekten Darstellung des übertragenen Signals an den sendenden Baustein (SE) eine Information übermittelt wird, und
dass auf den Empfang der Information hin das Anhalten der Erhöhung des Spannungspegels am Ausgang des sendenden Bausteins (SE) bewirkt wird.

2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
dass ein dem empfangenden Baustein (EM) bekanntes Bitmuster bzw. Eine Bitmusterfolge unter Verwendung des jeweiligen Spannungspegels wenigstens einmal vom sendenden (SE) zum empfangenden Baustein (EM) übertragen wird,
dass das übertragene Bitmuster bzw. die übertragene Bitmusterfolge beim empfangenden Baustein (EM) mit dem bekannten Bitmuster bzw. der bekannten Bitmusterfolge verglichen und so die korrekte Übertragung überprüft wird, und
dass bei korrekter Übertragung eine Information an den sendenden Baustein (SE) geschickt wird, wodurch das Anhalten der Erhöhung des Spannungspegels bewirkt wird.

3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
dass der Spannungspegel des übertragenen Signals mittels eines Pegelvergleichers (PV) beim empfangenden Baustein (EM) mit einem Referenzspannungspegel (Usoll) verglichen wird, der der erforderlichen Mindesteingangsspannung entspricht, und
dass bei Gleichheit bzw. Überschreiten der Mindesteingangsspannung eine Information an den sendenden Baustein (SE) geschickt wird, wodurch das Anhalten der Erhöhung des Spannungspegels bewirkt wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Information zum Anhalten der Erhöhung des Spannungspegels über eine eigene Leitung (R) übertragen wird.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Information zum Anhalten der Erhöhung des Spannungspegels über die Signalleitung selbst übertragen wird.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren während einer Einstellphase, insbesondere während eines Neustarts des die Baugruppe bzw. die Baugruppen umfassenden Systems, durchgeführt wird.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Information zum Anhalten der Erhöhung des Spannungspegels mit Hilfe eines während der Einstellphase entsprechend geschalteten Multiplexer beim empfangenden Baustein und eines entsprechend geschalteten Demultiplexers beim sendenden Baustein über eine vorhandene Leitung übermittelt wird, über die während der Einstellphase des Spannungpegels keine nicht der Pegeleinstellung dienenden Signale übertragen werden.

8. Verfahren nach Anspruch 7,
dadurch gekennzeichnet,
dass die Information mit Hilfe einer zusätzlichen Strom- oder Spannungsquelle (QE1, QE2) bei dem empfangenden Baustein übermittelt wird,
dass zum Übermitteln der Information mit Hilfe der zusätzlichen Strom- bzw. Spannungsquelle (QE1, QE2) der Potentialpegel der verwendeten Leitung so verändert wird, dass er eine Schwellenspannung (Uschw) über- oder unterschreitet, und
dass das Über- bzw. Unterschreiten der Schwellenspannung (Uschw) beim sendenden Baustein (SE) detektiert und die Erhöhung des Spannungspegels angehalten wird.

9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Spannungspegel mit Hilfe eines nach Maßgabe eines Taktes arbeitenden Zählers (Z) erhöht wird, wobei durch den Zähler (Z) eine Ausgangsstufe des sendenden Bausteins so angesteuert wird, dass nach Maßgabe des Taktes der Spannungspegel erhöht wird.

10. Verfahren nach den Ansprüchen 5, 6 und 9
dadurch gekennzeichnet,
dass der Zähler (Z) mit Hilfe eines Flankendetektors (FD), der das Initialisierungs-Signal (EA) zur Initialisierung der Einstellphase detektiert, zurückgesetzt wird,
dass der Zähler (Z) mit Hilfe eines Aktivierungs-Signals (CE) am Initialisierungs-Eingang eingeschaltet wird, wobei dieses Signal so durch logische Verknüpfung des die Einstellungsphase anzeigenden Initialisierungs-Signals (EA) und dem Potentialwert der Leitung (R) zum Übermitteln der Information zum Anhalten des Anstiegs des Spannungspegels erzeugt wird, dass der Zähler (Z) während der Einstellphase aktiviert ist, solange der gewünschte Spannungspegel noch nicht erreicht ist,
dass der Zähler (Z) nach Maßgabe eines Taktsignals arbeitet,
dass bei aufsteigender Zählung schrittweise der Spannungspegel durch Aktivierung verschiedener Stufen einer Strom- bzw. Spannungsquelle erhöht wird, und
dass bei Erreichen des gewünschten Spannungspegels der Potentialwert der Leitung (R) zum Übermitteln der Information zum Anhalten des Anstiegs des Spannungspegels geändert wird, so dass sich das Signal (CE) am Initialisierungs-Eingang ändert, wodurch das Anhalten des Zählers bewirkt wird.

11. Verfahren nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, dass auf der Sendeseite nach Maßgabe eines Taktes ein Schieberegister eine Ausgangsstufe so ansteuert, dass nach Maßgabe des Taktes der Spannungspegel erhöht wird.

12. Verfahren nach den Ansprüchen 5, 6 und 11,
dadurch gekennzeichnet,
dass das Schieberegister mit Hilfe eines Flankendetektors (FD), der das Initialisierungs-Signal (EA) zur Initialisierung der Einstellphase detektiert, zurückgesetzt wird,
dass das Schieberegister nach Maßgabe eines Taktsignals arbeitet, wobei
das Taktsignal logisch so mit dem an der Leitung (R) zum Übermitteln der Information zum Anhalten des Anstiegs des Spannungspegels anliegenden Signal und dem die Einstellphase anzeigenden Initialisierungs-Signal (EA) verknüpft ist, dass das Taktsignal während der Einstellphase aktiviert ist, solange der Spannungspegel am Eingang des empfangenden Bausteins unter dem gewünschten Wert liegt,
das Schieberegister nach Maßgabe des Taktes die Einzelquellen einer mit einer Reihe von Einzelquellen gebildeten Stromquelle bzw. Spannungsquelle so nacheinander aktiviert, dass der Stromwert bzw. Spannungswert der Strom- bzw. Spannungsquelle und damit der Spannungspegel schrittweise erhöht wird, und
bei Erreichen des gewünschten Spannungspegels ein Signal an die Leitung zum Übermitteln der Information zum Anhalten des Anstiegs des Spannungspegels angelegt wird, wodurch das Anhalten des Schieberegisters bewirkt wird.

13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die nur während der Einstellphase aktiven Schaltungsteile nach der Einstellphase stromlos geschaltet werden.

14. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
dass der Spannungspegel von dem sendenden Baustein zu mehreren empfangenden Bausteinen eingestellt wird, wobei
der Spannungspegel zur Übertragung an einen der empfangenden Bausteine eingestellt wird und
der so bestimmte Spannungspegel für die Übertragung an alle empfangenden Bausteine verwendet wird.

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Spannungspegel zur Übertragung an dem am weitesten entfernten Baustein eingestellt wird.

16. Schaltungsanordnung zum Einstellen des Spannungspegels bei der elektrischen Übertragung von Daten zwischen einem sendenden Baustein (SE) und einem empfangenden Baustein (EM) einer oder verschiedener Baugruppen
dadurch gekennzeichnet,
dass der sendende Baustein (SE) eine variable Strom- oder Spannungsquelle aufweist, mit Hilfe derer unterschiedliche Spannungspegel von an den empfangenden Baustein (EM) zu übertragenden Signalen erzeugbar sind,
dass der empfangende Baustein (EM) einen Pegelvergleicher (PV) aufweist, durch den eine Referenzspannung (Usoll) mit dem Spannungspegel eines vom sendenden Baustein (SE) übertragenen Signals vergleichbar ist,
dass der Pegelvergleicher (PV) einen Ausgang aufweist, der mit einem Gatter (GS1) des sendenden Bausteins (SE) verbunden ist,
dass das Gatter (GS1) mit einem weiteren Eingang versehen ist, über den ein logisches Signal anlegbar ist, durch das die Information über Beginn und Ende einer Einstellphase einspeisbar ist, und
dass der Ausgang des Gatters (GS1) mit einem Steuerblock (St) verbunden ist, durch den die Strom- bzw. Spannungsquelle aufsteuerbar ist.

17. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, dass zwei Leitungen (L1, L2) zur Übertragung eines Differenzsignals vorgesehen sind.

18. Schaltungsanordnung nach Anspruch 17,
dadurch gekennzeichnet,
dass die Strom- bzw. Spannungsquelle mit mehreren Strom- bzw. Spannungserzeugungselementen gebildet ist,
dass der Steuerblock (St) mit einem Zähler (Z) gebildet ist, wobei
der Ausgang des Gatters (GS1) mit dem Initialisierungs- Eingang (CE) des Zählers (Z) verbunden ist,
ein Flankendetektor (FD) vorgesehen ist, an dessen Eingang das Signal (EA) zur Initialisierung der Einstellphase anlegbar ist und dessen Ausgang mit dem Rücksetz-Eingang des Zählers (Z) verbunden ist,
der Zähler (Z) einen Eingang für ein Taktsignal aufweist,
der Zähler Ausgänge (Q1 . . . Qn) aufweist, die so mit verschiedenen Stufen der Stromquelle bzw. der Spannungsquelle verbunden sind, dass bei aufsteigender Zählung schrittweise der Stromwert bzw. Spannungswert, der von der Quelle geliefert wird, erhöhbar ist.

19. Schaltungsanordnung nach Anspruch 17,
dadurch gekennzeichnet,
dass die Stromquelle bzw. die Spannungsquelle mit einer Reihe von Einzelquellen gebildet ist,
dass der Steuerblock (St) mit einem Schieberegister gebildet ist, wobei
ein zusätzliches Gatter (GS2) gegeben ist, dessen einer Eingang mit dem Ausgang des anderen Gatters (GS1) verbunden ist, über dessen anderen Eingang ein Taktsignal einspeisbar ist und dessen Ausgang mit dem Schieberegister verbunden ist,
ein Flankendetektor (FD) vorgesehen ist, an dessen Eingang das Signal (EA) zur Initialisierung der Einstellphase anlegbar ist und dessen Ausgang mit dem Rücksetz-Eingang des Schieberegisters verbunden ist,
das Schieberegister Ausgänge (Q1 . . . Qn) aufweist, die so mit der mit einer Reihe von Einzelquellen gebildeten Stromquelle bzw. Spannungsquelle verbunden sind, dass die Anzahl der Einzelquellen, die zu dem Stromwert bzw. Spannungswert der Strom- bzw. Spannungsquelle beitragen, schrittweise erhöhbar ist.