DE10027826A1 - System and Method for Finding Defective Tools in a Semiconductor Fabrication Facility - Google Patents

System and Method for Finding Defective Tools in a Semiconductor Fabrication Facility

Info

Publication number
DE10027826A1
DE10027826A1 DE10027826A DE10027826A DE10027826A1 DE 10027826 A1 DE10027826 A1 DE 10027826A1 DE 10027826 A DE10027826 A DE 10027826A DE 10027826 A DE10027826 A DE 10027826A DE 10027826 A1 DE10027826 A1 DE 10027826A1
Authority
DE
Germany
Prior art keywords
tool
wafers
value
batch
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10027826A
Other languages
English (en)
Other versions
DE10027826C2 (de
Inventor
Mark Nicholson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Mosel Vitelic Inc
Promos Technologies Inc
Original Assignee
MOSEL VITELIC Inc HSIN CHU
Infineon Technologies AG
Mosel Vitelic Inc
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US09/577,695 priority Critical patent/US6701204B1/en
Priority to TW089110226A priority patent/TW448483B/zh
Application filed by MOSEL VITELIC Inc HSIN CHU, Infineon Technologies AG, Mosel Vitelic Inc, Promos Technologies Inc filed Critical MOSEL VITELIC Inc HSIN CHU
Priority to DE10027826A priority patent/DE10027826C2/de
Priority to JP2000210027A priority patent/JP2002043386A/ja
Publication of DE10027826A1 publication Critical patent/DE10027826A1/de
Application granted granted Critical
Publication of DE10027826C2 publication Critical patent/DE10027826C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

Ein System und Verfahren zum Auffinden eines fehlerhaften Werkzeuges in einer Halbleiter-Fertigungseinrichtung wird offenbart. Wenn die Werkzeuge die Wafer bearbeiten, werden Daten zu einer Datenbank gesendet, die die Zeitdauer repräsentieren, während der jeder Wafer jedes Werkzeug durchläuft. Die Wafer werden hinsichtlich des Auftretens von Defekten geprüft und Chargen, die Wafer mit gemeinsamer Fehlersignatur aufweisen, werden bestimmt. Eine Chargen-Liste für jedes Werkzeug wird erzeugt und ein positiver gewichteter Wert wird jeder schlechten Charge zugewiesen, während ein negativer gewichteter Wert jeder guten Charge zugewiesen wird. Ein kumulativer Wert wird für jedes Werkzeug errechnet, in dem die gewichteten Werte einer jeden Charge der Chargen-Liste sequentiell addiert werden und der kumulative Wert auf einem Wert von oberhalb oder gleich Null gehalten wird. Das Werkzeug mit dem größten kumulativen Größtwert ist das Werkzeug, das am wahrscheinlichsten fehlerhaft ist.

Description

GEBIET DER ERFINDUNG
Diese Erfindung bezieht sich auf Prozesse zur Herstellung von Halbleitern und insbesondere auf ein verbessertes System und Verfahren zum Auffinden fehlerhafter Werkzeuge in einer Fertigungseinrichtung, die zur Bearbeitung von Halbleiter-Wafern verwendet wird.
HINTERGRUND DER ERFINDUNG
Um einen bestimmten Schaltkreis auf einem Halbleiter-Wafer herzustellen, muß der Wafer mehrere Bearbeitungsschritte durchlaufen. Diese Bearbeitungsschritte schließen die Ablagerung von Materialschichten und die Ausbildung von Strukturen auf diesen Materialschichten durch Photolithographie, Ionenimplantation und thermisches Tempern etc. ein. Jeder dieser Bearbeitungsschritte muß in perfekter Weise auf dem Wafer durchgeführt werden, um einen funktionsfähigen Schaltkreis herzustellen. Jeder dieser Bearbeitungsschritte wird zur Auffindung von Fehlern überwacht.
Um die volle Funktionsfähigkeit der Schaltkreise sicherzustellen, führen Inline-Prüfgeräte (in-line-testers) auf den Wafern nach bestimmten, grundlegenden Prozeßschritten elektrische und/oder physikalische Prüfungen durch, und die Prüfdaten werden zur Bestimmung irgendwelcher, in dem bestimmten Verfahren aufgetretener Defekte zu verschiedenen diagnostischen Werkzeugen gesendet. So wird beispielsweise der Wafer nach Durchführung einer Reihe von Implantationsprozessen darauf untersucht, ob sich Defekte gebildet haben oder ob die Anzahl der Defekte einen Schwellenwert überschreitet. Falls ein Defekt erfaßt wird oder falls die Anzahl der Defekte den Schwellenwert überschreitet, wird durch einen Operator der Prozeß sofort derart angepaßt, daß eine korrekte Betriebsweise sichergestellt ist. Nachdem ein Wafer alle erforderlichen Bearbeitungsschritte durchlaufen hat, werden an jedem Rohchip (die) auf dem Wafer umfangreichere elektrische und/oder physikalische Tests durchgeführt, um sicherzustellen, daß die Schaltkreise funktionsfähig sind. Falls Defekte erfaßt werden, so spüren Operatoren die Geschichte der Bearbeitung des Wafers auf und bestimmen, welcher Prozeß falsch ablief und die Defekte hervorrief.
In der Vergangenheit wurden Verfahren zur Bestimmung des fehlerhaften Prozesses entwickelt. Ein Verfahren ist das auf dem Prozeß basierende Gemeinsamkeits- Analyseverfahren (process-based commonolity analysis). Da eine Halbleiter- Fertigungseinrichtung (semiconductor fab) gewöhnlich mehrere gleichzeitig laufende Produktionslinien aufweist, kann ein Operator den fehlerhaften Prozeß lokalisieren, indem er einen gemeinsamen Prozeß auffindet, den alle fehlerhaften Wafer durchlaufen haben. Wenn man von der Annahme ausgeht, daß Wafer, welche einen bestimmten Prozeß der Ionenimplantation nicht durchliefen, sehr wenige Defekte aufweisen, während die Wafer mit hoher Defektrate diesen bestimmten Prozeß der Ionenimplantation alle durchliefen, dann ist es wahrscheinlich, daß der Ionenimplantationsprozeß die Quelle der Defekte ist. Durch Auffinden der gemeinsamen Verfahrensschritte, die die defekten Wafer durchlaufen haben, stellt das auf dem Prozeß basierende Gemeinsamkeits-Analyseverfahren einen Weg zur Auffindung fehlerhafter Prozesse zur Verfügung.
Ein Problem mit einem derartigen auf dem Prozeß basierenden Gemeinsamkeits- Analyseverfahren ist, daß an jedem Prozeß mehr als ein Werkzeug beteiligt sein kann. Darüber hinaus kann jedes Werkzeug an mehr als einem Prozeß beteiligt sein. Folglich kann, falls ein Werkzeug fehlerhaft arbeitet, mehr als ein Prozeß betroffen sein. Durch Durchführung des auf dem Prozeß basierenden Gemeinsamkeits-Analyseverfahren, kann ein Operator bestimmen, daß die Defekte von mehr als einem Prozeß herrühren. Nachfolgende Anstrengungen müssen zur Bestimmung des genauen Grundes der Defekte aufgewendet werden. Darüber hinaus kann ein Werkzeug intermittierend Probleme aufweisen, wobei es während bestimmter Zeitspannen normal funktioniert, jedoch während anderer Zeitspannen abnormal funktioniert. Da das Werkzeug Defekte intermittierend erzeugt, treten die Defekte manchmal in einem Prozeß auf, während zu anderen Zeitpunkten die Defekte in einem anderen Prozeß auftreten. Das auf dem Prozeß basierende Gemeinsamkeits-Analyseverfahren wird wahrscheinlich versagen, da kein einziger Prozeß aufgefunden werden kann, in dessen Verlauf alle fehlerhaften Wafer bearbeitet wurden.
Folglich ist ein effektiveres System und Verfahren zum Auffinden der Fehlerquellen des Herstellungsprozesses erwünscht.
ZUSAMMENFASSUNG DER ERFINDUNG
Ein System und ein Verfahren zur Identifikation eines fehlerhaften Werkzeugs in einer Halbleiterfertigungseinrichtung werden offenbart. Das System beinhaltet ein elektrisches Parameter-Prüfgerät zur Identifikation der Defekte auf den Wafern, ein Fehlersignatur- Analysegerät zur Identifikation einer Fehlersignatur auf den Wafern, die Defekte aufweisen, einen Speicher zur Speicherung eines Datensatzes, der die Zeitdauer des Durchlaufs eines jeden Wafers durch ein jedes Werkzeug repräsentiert und ein Analysegerät für gemeinsam verwendete Ausstattung (equipment commonolity analyser) zur Bestimmung desjenigen Werkzeuges, das mit der höchsten Wahrscheinlichkeit die Fehlersignatur verursacht hat. Das Verfahren beinhaltet Schritte der Bearbeitung der Wafer mit den Werkzeugen, der Erzeugung einer Datenbank, die die Information über die Zeitdauer des Durchlaufs eines jeden Wafers durch ein jedes Werkzeug enthält, der Bestimmung der Fehlersignatur des fehlerhaften Wafers, der Erzeugung einer Chargen-Liste für jedes Werkzeug, der Erstellung einer Zuweisung eines gewichteten Wertes an jede in der Chargen-Liste aufgeführte Charge, der Erzeugung eines kumulativen Wertes für jedes Werkzeug durch sequentielle Addition der gewichteten Werte einer jeden Charge der Chargen-Liste und des Haltens des kumulativen Wertes auf einem Wert von über oder gleich Null und der Erstellung einer Zuweisung, die das Werkzeug mit dem größten kumulativen Größtwert (largest maximum cumulative value), als dasjenige Werkzeug ausweist, das mit der höchsten Wahrscheinlichkeit die Fehlersignatur verursacht hat.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die nachfolgende detaillierte Beschreibung erleichtert zusammen mit den zugehörigen Zeichnungen das Verständnis der oben dargelegten Aspekte und unterstreicht die einhergehenden Vorteile dieser Erfindung. Hierin ist:
Fig. 1 zeigt ein System-Blockdiagramm der vorliegenden Erfindung,
Fig. 2 zeigt ein Ablaufdiagramm des Prozesses, der durch das Analysegerät für gemeinsam verwendete Ausstattung verwendet wird,
Fig. 3A-3D zeigen Graphen, bei denen die kumulativen Werte gegen die Chargen-Reihenfolgen aufgetragen wurden,
Fig. 4A-4D zeigen Graphen, bei denen die kumulativen Werte, die Ausbeute und die Bearbeitungsnummer gegen die Chargen-Reihenfolgen aufgetragen wurden, und
Fig. 4E zeigt einen Graph, bei dem die kumulativen Werte gegen die Chargen- Reihenfolge aufgetragen wurden. Der Graph bezieht sich auf den Fall, daß Fehler in den Daten aufgetreten sind.
ANALYSEVERFAHREN FÜR GEMEINSAM VERWENDETE AUSSTATTUNG (EQUIPMENT COMMONALITY ANALYSIS)
Diese Erfindung nutzt das Gemeinsamkeits-Analyseverfahren (commonolity analysis) auf einer "Werkzeug-für-Werkzeug"-Grundlage (tool-by-tool basis). Ein Werkzeug kann eine einzige Maschine sein, die zur Durchführung einer einzigen Funktion verwendet wird. Ein Werkzeug kann in mehr als einem Prozeß verwendet werden. So vollführt beispielsweise das Schrittschaltwerkzeug (tool stepper) die Funktion der Photolithographie und kann im Isolierungs-Prozeß und im Mehrfach-Eingangs-Prozeß (polygate process) verwendet werden. Falls ein Werkzeug einen Wafer oder eine Wafer-Charge bearbeitet, so wird der Anfangs- und der Endzeitpunkt der Zeitspanne, während der der Wafer oder die Wafer-Charge das Werkzeug durchläuft, aufgezeichnet und zu einer Wafer-Datenbank versendet. Durch das Abrufen der Daten aus der Wafer-Datenbank kann bestimmt werden, wann und durch welches Werkzeug ein bestimmter Wafer in der Fertigungseinrichtung bearbeitet wurde.
Nachdem alle Bearbeitungsschritte beendet wurden, werden an den Rohchips des Wafers elektrische und/oder physikalische Prüfungen durchgeführt. Die Prüfdaten werden zur Erzeugung eines Wafer-Plans gesammelt, der die Bereiche auf dem Wafer mit Defekten aufzeigt. Durch visuelle Überprüfung der Wafer-Pläne, kann ein Operator die Defekte in unterschiedliche Typen einteilen und jedem Typ einer Defektstruktur eine Fehlersignatur zuweisen. So kann beispielsweise ein Typ einer Defektstruktur mit um den zentralen Bereich des Wafers in Gruppen angeordneten Defekten, als "zentraler Fleck" bezeichnet werden. Ein anderer Typ einer Defektstruktur kann als "statistische Verteilung" bezeichnet werden, was bedeutet, daß die Defekte zufällig über den Wafer verstreut sind. Die Klassifizierung der fehlerhaften Wafer hinsichtlich der Fehlersignaturen kann automatisch durchgeführt werden. Die Prüfdaten können zu einem Computer gesendet werden, der eine Strukturerkennungssoftware ausführt, um die Defektstrukturen der Wafer mit den Fehlersignaturen einer vordefinierten Fehlersignatur-Datenbank abzugleichen.
Nach der Bestimmung der Fehlersignaturen aller Wafer oder Wafer-Chargen wird zur Bestimmung des Werkzeuges, welches die Defekte wahrscheinlich verursacht hat, ein Diagnoseverfahren für gemeinsam verwendete Ausstattung (equipment commonolity diagnosis) eingesetzt. Wenn die fehlerhaften Wafer eine gemeinsame Fehlersignatur aufweisen, dann werden die Daten, die sich auf die fehlerhaften Wafer mit dieser Fehlersignatur beziehen, aus der Wafer-Datenbank abgerufen. Die Daten werden zur Auffindung der gemeinsamen Werkzeuge, die von allen oder von den meisten der fehlerhaften Wafer durchlaufen wurden, analysiert. Die Werkzeuge werden entsprechend ihrer kumulativen gewichteten Werte in der Rangfolge der Wahrscheinlichkeit der Verursachung der Defekte angeordnet.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
Eine erläuternde Ausführungsform der Erfindung wird nachstehend beschrieben. Hervorzuheben ist, daß bei dem Entwurf irgendeiner konkreten Implementierung, zur Erfüllung der spezifischen Ziele des Entwerfenden, zahlreiche, für die Implementierung spezifische Entscheidungen getroffen werden müssen. Diese spezifischen Ziele des Entwerfenden, wie beispielsweise die Anpassung an herstellungs- und geschäftsbedingte Zwänge, werden bei unterschiedlichen Implementationen variieren.
Darüber hinaus ist hervorzuheben, daß ein derartiger Entwurf zwar komplex und zeitaufwendig sein kann, jedoch nichtsdestoweniger für den Durchschnittsfachmann unter Berücksichtigung dieser Offenbarung eine Routinetätigkeit des Halbleiter-Ingenieurwesens darstellt.
Bezugnehmend auf Fig. 1 wird ein System zur Bearbeitung von Halbleitern 100 gezeigt, welches die vorliegende Erfindung inkorporiert. Das System 100 beinhaltet eine Fertigungseinrichtung 130, ein elektrisches Inline-Parameter-Prüfgerät (electrical inline parameter tester) 112, ein elektrisches Parameter-Prüfgerät und/oder eine Maschine zur Sortierung der Wafer 114, ein externes Analysegerät 116, eine Wafer-Bearbeitungs- Datenbank 118, ein Fehlersignatur-Analysegerät 120 und ein Analysegerät für gemeinsam verwendete Ausstattung 122. Die Fertigungseinrichtung 130 kann ein Halbleiterfertigungswerk sein, das integrierte Schaltkreise auf Halbleiter-Wafern herstellt. Die Fertigungseinrichtung 130 beinhaltet ein Werkzeug A 102, ein Werkzeug B 104, ein Werkzeug C 106, ein Werkzeug D 108, ein Defektanalysegerät 110 und einen Inline- Parameter-Datenkollektor (in-line parameter data collector) 112. Die Figur stellt lediglich ein vereinfachtes Diagramm einer repräsentativen Fertigungseinrichtung dar. In einer tatsächlichen Fertigungseinrichtung können zur Bearbeitung von Wafern mehrere Hunderte Werkzeuge gleichzeitig betrieben werden. Auf diesen Wafern können Schaltkreise unterschiedlicher Struktur ausgeformt werden.
Das Defektanalysegerät 110 analysiert die Wafer, die durch das Werkzeug A 102 und das Werkzeug B 104 bearbeitet werden und gibt, falls Defekte aufgefunden werden, Informationen darüber, daß Veränderungen an den Einstellungen der Werkzeuge vorgenommen werden müssen, an einen Operator weiter. Die durch das Defektanalysegerät 110 gesammelten Daten werden an die Wafer-Datenbank 118 gesendet und dort zur weiteren Analyse gespeichert. Der Inline-Parameter-Datenkollektor 112 sammelt Daten von Werkzeug B 104, Werkzeug C 106, Werkzeug D 108, wie Daten, die sich auf die Oxidschichtdicke, die Tiefe des Rückätzens und bestimmte kritische Bauelementsabmessungen etc. beziehen. Diese Daten werden ebenfalls an die Wafer-Datenbank 118 gesendet und dort gespeichert. Die mit durchgehender Linie gezeichneten Pfeile in Fig. 1 repräsentieren die Versandrichtung der Wafer von einer Maschine zur anderen. Die mit gepunkteter Linie gezeichneten Pfeile in Fig. 1 repräsentieren den Datenstrom, der von einer Maschine zu einer anderen versendet wird.
Werkzeug A 102, Werkzeug B 104, Werkzeug C 106, Werkzeug D 108 senden auch den Anfangs- und Endzeitpunkt, während der ein Wafer durch das Werkzeug bearbeitet wird, an die Wafer-Datenbank 118. Auf diese Weise ermöglichen die Daten, die in der Wafer- Datenbank 118 gespeichert sind, Rückschlüsse darüber, welches Werkzeug welchen Wafer bearbeitet hat und darüber, wann das Werkzeug den Wafer bearbeitet hat. Die Wafer- Datenbank 118 enthält auch Informationen über die Chargen-Nummer eines jeden Wafers. Typischerweise werden die Wafer in einem "Chargen"-Container, der ungefähr 25 Wafer enthält, durch die Werkzeuge geschickt. Ausgehend von der Datenbank kann ein Operator folglich bestimmen, welches Werkzeug einen bestimmten Wafer oder eine bestimmte Charge zu irgendeinem vorgegebenen Zeitpunkt bearbeitet hat.
Das elektrische/physikalische Parameter-Prüfgerät 114 prüft die elektrischen Parameter jedes Rohchips auf dem Wafer in Bezug auf Defekte. Die Prüfdaten werden zu dem Fehlersignatur-Analysegerät 120 gesendet. Das externe Analysegerät 116 kann ein Mikroskop beinhalten, das durch einen Betreiber bzw. Operator zum Auffinden fehlerhafter Strukturen auf dem Wafer mittels visueller Untersuchung betrieben wird. Das externe Analysegerät 116 könnte auch eine Maschine zur Strukturerkennung sein, die Videobilder des Wafers analysieren kann. Die Daten, die durch das externe Analysegerät 116 gesammelt werden, werden auch zu dem Fehlersignatur-Analysegerät 120 gesendet.
Das Fehlersignatur-Analysegerät 120 bestimmt die Fehlersignaturen der Wafer, ausgehend von den Prüfergebnissen, die durch das elektrische/physikalische Parameter-Prüfgerät 114 und durch das externe Analysegerät 116 erzeugt werden. Das Fehlersignatur-Analysegerät 120 kann anhand der Prüfdaten, welche durch das elektrische/physikalische Parameter- Prüfgerät 114 und das externe Analysegerät 116 gesammelt wurden, einen Wafer-Plan erstellen und die Fehlersignatur unter Verwendung eines Strukturerkennungsverfahrens auffinden. Das Fehlersignatur-Analysegerät 120 kann die Prüfdaten auch mit einer vordefinierten Fehlersignatur-Datenbank vergleichen. Jede der unterschiedlichen Fehlersignaturen repräsentiert eine bestimmte Defektstruktur und kann einer bestimmten Defektart, die durch einen bestimmten Prozeß oder ein bestimmtes Werkzeug verursacht wurde, zugeordnet werden. So kann beispielsweise eine Defektstruktur, die krummlinig begrenzte Merkmale aufweist, einem mechanischen Kratzer ähneln und Hinweise darauf geben, daß die Werkzeuge, die zum Polieren des Wafers verwendet wurden, möglicherweise fehlerhaft sind. Eine Defektstruktur, die eine Gruppierung von in geringer Dichte auftretenden, spärlichen Strukturen in amorphen Clustern zeigt, ähnelt den Überresten eines tränenförmigen Flecks und kann darauf hinweisen, daß bestimmte Flüssigkeiten mit Teilchen kontaminiert sind. Diese und andere Verfahren zur Identifizierung von Fehlersignaturen sind im Stand der Technik bekannt.
Das Analysegerät für gemeinsam verwendete Ausstattung 122 bearbeitet Daten auf Chargen- Basis. Wafer werden entsprechend den Chargen, in denen sie in der Fertigungseinrichtung 130 bearbeitet werden, gruppiert. Wenn eine Charge einen Wafer mit einer Fehlersignatur aufweist, dann wird die Charge als schlechte Charge bezeichnet. Andernfalls wird die Charge als gute Charge bezeichnet. Eine Chargen-Liste für ein bestimmtes Werkzeug wird erzeugt, indem die durch dieses Werkzeug bearbeiteten Chargen entsprechend der Reihenfolge, in der die Chargen bearbeitet wurden, sortiert werden. Die Reihenfolge, in der die Wafer durch ein bestimmtes Werkzeug bearbeitet wurden, kann über die Zeitdaten bestimmt werden, die in der Wafer-Datenbank 118 gespeichert sind. Zur Veranschaulichung kann angenommen werden, daß 28 Chargen bearbeitet wurden und daß es sich bei den Chargen mit Chargen- Nummer 5 bis 11 um schlechte Chargen handelt, die einen oder mehrere Wafer mit einer bestimmten Fehlersignatur enthalten.
In der Tabelle 1 wird die Reihenfolge der Bearbeitung der 28 Chargen durch Werkzeug A 102, Werkzeug B 104, Werkzeug C 106, Werkzeug D 108 gezeigt. Werkzeug A bearbeitete der Reihe nach die Chargen mit Chargen-Nummer 1 bis 28. Werkzeug B 104 bearbeitete zunächst die Charge mit Chargen-Nummer 1, anschließend die Chargen mit den Chargen- Nummern 2, 5, 3 und 4 und so weiter. Werkzeug C 106 bearbeitete zunächst die Chargen mit Chargen-Nummer 1 bis 8, anschließend die Charge mit Chargen-Nummer 12, dann die Charge mit Chargen-Nummer 9 und so weiter. Derartig unterschiedliche Reihenfolgen können auftreten, wenn ein Werkzeug in mehr als einem Prozeß genutzt wird und unterschiedliche Wafer verschiedenen Bearbeitungsschritten unterzogen werden und zwischen verschiedenen Werkzeugen hin- und herwechseln.
Das Analysegerät für gemeinsam verwendete Ausstattung 122 wird zur Bestimmung des Werkzeuges verwendet, welches die Fehlersignatur verursacht hat, wie es durch das Fehlersignatur-Analysegerät 120 bestimmt wurde. Das Analysegerät für gemeinsam verwendete Ausstattung 122 ruft die Information bezüglich des Anfangs- und Endzeitpunkts, während der die Chargen durch jedes Werkzeug bearbeitet werden, aus der Wafer-Datenbank 118 ab. Das Verfahren, das von dem Analysegerät für gemeinsam verwendete Ausstattung 122 zur Bestimmung des fehlerhaften Werkzeuges verwendet wird, wird im folgenden genauer beschrieben. Falls das Fehlersignatur-Analysegerät 120 bestimmt, daß mehr als ein Typ von Fehlersignaturen vorliegt, so wird für jede Fehlersignatur eine gesonderte Chargen- Liste für jedes Werkzeug erzeugt, und das Analysegerät für gemeinsam verwendete Ausstattung 122 wird zum Auffinden des entsprechenden fehlerhaften Werkzeuges für jede Fehlersignatur aufgerufen. Das Analysegerät für gemeinsam verwendete Ausstattung 122 kann ein Ausgabe-Display zur Anzeige seiner Analyseergebrüsse beinhalten.
Tabelle 1
Bezugnehmend auf Fig. 2 wird der Prozeß 200 von dem Analysegerät für gemeinsam verwendete Ausstattung 122 zum Auffinden des fehlerhaften Werkzeuges, das eine bestimmte Fehlersignatur verursacht hat, verwendet. Der Prozeß 200 beginnt in Block 208. Daten werden von der Wafer-Datenbank in Block 210 bezogen. Die Variablen werden in Block 212 initialisiert. Die kumulativen Werte Cum_A bis Cum_D werden gleich Null gesetzt und das Maximum der kumulativen Werte Max_A bis Max_D wird ebenfalls gleich Null gesetzt. Im Block 214 wird, wie in Tabelle 1 gezeigt, eine Chargen-Liste für das Werkzeug A (Chargen-Liste A) erzeugt.
Tabelle 2 zeigt die gewichteten Werte für Chargen-Liste A. In Block 216 werden gewichtete Werte an jede, in der Chargen-Liste A aufgeführte Charge zugewiesen. Beispielsweise kann den schlechten Chargen ein positiver gewichteter Wert von 20 und den guten Chargen ein negativer gewichteter Wert von -10 zugewiesen werden.
Tabelle 2
Die gewichteten Werte von 20 und -10 dienen nur dem Zwecke der Veranschaulichung. Die gewichteten Werte können entsprechend den unterschiedlichen Prozeß-Entwürfen verändert werden. Beispielsweise kann ein positiver gewichteter Wert von 5 und ein negativer Wert von -1 verwendet werden, falls die Länge der Chargen-Liste 5 beträgt (d. h. wenn 5 Chargen in der Chargen-Liste sind). Als zweites Beispiel sei ein positiver gewichteter Wert von 2 und ein negativer gewichteter Wert von -1 angeführt, die verwendet werden können, falls die Länge der Chargen-Liste 10 beträgt. Als drittes Beispiel sei angeführt, daß der positive gewichtete Wert entsprechend der von dem Operator bestimmten Sicherheit, daß die Charge eine Fehlersignatur hat, variieren kann. So kann beispielsweise, wenn mit einer Sicherheit von mehr als 90% bestimmt werden kann, daß ein Wafer in der Charge eine Fehlersignatur aufweist, dieser Charge ein positiver gewichteter Wert von 5 zugewiesen werden. Wenn nur mit einer Sicherheit von 50% bestimmt werden kann, daß ein Wafer in der Charge eine Fehlersignatur aufweist, so wird dieser Charge ein positiver gewichteter Wert von 3 zugewiesen werden, etc. Im allgemeinen wird der positive, gewichtete Wert um so höher sein, je höher die Sicherheit des Vorliegens einer Fehlersignatur ist.
In Block 218 werden die gewichteten Werte zu dem kumulativen Wert Cum_A sequentiell addiert. Der Wert von Cum_A wird stets auf einem Wert von über oder gleich Null gehalten. Folglich wird, wie in Tabelle 2 gezeigt, der Wert von Cum_A weiterhin Null betragen, obgleich die ersten vier Chargen von Werkzeug A "gut" waren (was zu einer negativen Gewichtung führt). Tabelle 2 zeigt die Werte von Cum_A, wobei jeder gewichtete Wert der Charge zu dem kumulativen Wert der vorhergehenden Charge addiert wird. In Block 220 wird der kumulative Spitzenwert (peak cumulative value) Max_A bestimmt. In diesem Beispiel beträgt Max_A 140.
Ähnliche Schritte werden für Werkzeug B 104 und Werkzeug C 106 durchgeführt, was Schritte der Erzeugung einer Chargen-Liste, der Zuweisung gewichteter Werte, der Addition der gewichteten Werte zum Erhalt kumulativer Werte und des Auffindens der kumulativen Spitzenwerte etc. einschließt. Diese Schritte werden nicht in der Figur gezeigt.
Wie in Tabelle 1 abgebildet, wird in Block 222, die Chargen-Liste für Werkzeug D 108 (Chargen-Liste D) erzeugt. Wie in Tabelle 2 abgebildet, werden in Block 224, jeder, in Chargen-Liste D aufgeführten Charge, gewichtete Werte zugewiesen. In Block 226 werden die gewichteten Werte zu dem kumulativen Wert Cum_D sequentiell addiert. Das gleiche erfolgt mit Cum_A, der Wert von Cum_D wird immer oberhalb oder gleich Null gehalten. Tabelle 2 zeigt die Werte von Cum_D, wobei jeder gewichtete Wert der Charge zu dem kumulativen Wert der vorhergehenden Charge addiert wird. In Block 228 wird der kumulative Spitzenwert Max_D bestimmt. In diesem Beispiel beträgt Max_D 50 (was aus der unten beschriebenen Fig. 3D ersehen werden kann).
In Block 230 werden die Spitzenwerte Max_A, Max_B, Max_C und Max_D hinsichtlich ihrer Größe geordnet. In diesem Fall weist Max_A den höchsten Wert in Höhe von 140 auf. In Block 232 wird eine Zuweisung erstellt, die das Werkzeug A 102 als den wahrscheinlichsten Kandidat der Verursachung der Fehlersignatur auf den Chargen 5 bis 11 ausweist. In Block 234 wird auf einem Ausgabe-Bildschirm ein Graph, bei dem der kumulative Wert Cum_A gegen die Chargen-Reihenfolge aufgetragen wird, abgebildet. Ein Beispiel für die graphische Ausgabe, die für Cum_A-Werte repräsentativ ist, ist in Fig. 3A gezeigt. Die Horizontalachse stellt die Chargen-Reihenfolge und die Vertikalachse den kumulativen Wert Cum_A dar. Wie aus Fig. 3A ersichtlich, liegt eine Aufeinanderfolge von schlechten, durch Werkzeug A 102 bearbeiteten Chargen vor (die Linie steigt scharf an), so daß es folglich hoch wahrscheinlich erscheint, daß das Werkzeug A 102 fehlerhaft ist und einer Wartung bedarf. Falls jedoch ein Operator Werkzeug A 102 überprüft und bestimmt, daß das Werkzeug A 102 normal funktioniert, dann wird der Graph, der das Werkzeug mit dem nächsthöchsten kumulativen Spitzenwert repräsentiert, gezeigt. In diesem Beispiel hat das Werkzeug C 106 den nächsthöchsten Spitzenwert mit einem Max_C gleich 90. Folglich ist Werkzeug C 106 der nächstwahrscheinlichste Kandidat der Verursachung der Fehlersignatur.
Die graphische Ausgabe kann zusätzlich zu den kumulativen Werten auch andere nützliche Daten anzeigen, wie beispielsweise die Ausbeuterate und die Operations-Nummern eines Werkzeuges. Falls ein Werkzeug verschiedene Prozesse durchführen kann, so wird die Operations-Nummer dazu verwendet, den Prozeß darzustellen, den das Werkzeug durchführt. Fig. 4A bis 4D zeigen für die Werkzeuge A 102 bis D 108 die kumulativen Werte mit Ausbeuterate und den Operations-Nummern. Die Skala der Ausbeuterate und die Operations- Nummern werden nicht gezeigt. Derartige Graphen ermöglichen einem Halbleiter-Prozeß- Ingenieur eine klarere Bestimmung des Grundes der Fehlersignatur.
Ein Vorteil der vorliegenden Erfindung ist, daß das oben beschriebene Verfahren weiterhin zum Auffinden des fehlerhaften Werkzeuges in der Fertigungseinrichtung verwendet werden kann, auch wenn bei einigen der Chargen keine Prüfungen durchgeführt wurden, um zu bestimmen, ob eine Fehlersignatur vorliegt oder wenn in Bezug auf einige der Chargen falsche Entscheidungen getroffen wurden. Sogar wenn hinsichtlich einiger Chargen falsche Entscheidungen getroffen wurden, so wird das fehlerhafte Werkzeug im allgemeinen noch den höchsten kumulativen Wert haben. Dies rührt daher, daß der positiv gewichtete Wert (20 oder 5 in den oben angeführten Beispielen) größer ist als der Absolutwert der negativ gewichteten Werte (-10 oder -1), so daß folglich die Auswirkung einer Charge, hinsichtlich derer eine falsche Entscheidung (oder keine Entscheidung) getroffen wurde, klein ist. Die Fig. 4E zeigt einen Graph der kumulativen Werte einer Chargen-Liste, wobei hinsichtlich der Chargen 8, 10, 16, 20, 22 und 27 entweder keine oder eine falsche Entscheidung getroffen wurde.
Obwohl die bevorzugte Ausführungsform der Erfindung erläutert und beschrieben wurde, ist klar, daß daran vielfältige Veränderungen vorgenommen werden können, ohne von der Idee und vom Umfang der Erfindung abzuweichen.

Claims (14)

1. Verfahren zum Auffinden eines fehlerhaften Werkzeuges in einer Halbleiter- Fertigungseinrichtung, die eine Vielzahl von Werkzeugen zur Bearbeitung einer Vielzahl von Halbleiter-Wafern aufweist, wobei das Verfahren die folgenden Schritte umfaßt:
Durchführen einer Reihe von Waferbearbeitungsschritten auf der Vielzahl von Wafern mit der Vielzahl von Werkzeugen,
Erzeugen einer Datenbank, welche Daten aufweist, die repräsentativ sind für die Zeit, während der ein jeder Wafer eine jede Vielzahl von Werkzeugen durchläuft,
Durchführen von Prüfungen an der Vielzahl von Wafern zur Bestimmung, ob ein Wafer mit einer Fehlersignatur assoziiert ist,
Erzeugen einer Chargen-Liste für jedes Werkzeug, wobei die sequentielle Ordnung der Chargen in der Chargen-Liste die Prozeß-Reihenfolge der Chargen repräsentiert,
Erstellen einer Zuweisung eines gewichteten Wertes an jede Charge in der Chargen- Liste, wobei im Falle von Chargen, die Wafer mit Fehlersignatur aufweisen, der gewichtete Wert ein vorbestimmter, positiver Wert ist, und wobei im Falle von Chargen, die Wafer ohne Fehlersignatur aufweisen, der gewichtete Wert negativ ist,
Erzeugen eines kumulativen Wertes für jedes Werkzeug durch sequentielles Summieren der gewichteten Werte einer jeden Charge der entsprechenden Chargen-Liste und
Erstellen einer Zuweisung eines kumulativen Spitzenwertes, welcher der kumulative Größtwert während des Prozesses der Summenbildung ist, an jedes Werkzeug, und
Erstellen einer Zuweisung, wobei das Werkzeug mit dem größten kumulativen Spitzenwert als dasjenige Werkzeug ausgewiesen wird, das mit der höchsten Wahrscheinlichkeit die Fehlersignatur verursacht hat.
2. Verfahren nach Anspruch 1, wobei der absolute Wert des positiven, gewichteten Wertes größer ist als der absolute Wert des negativen, gewichteten Wertes.
3. Verfahren nach Anspruch 1, wobei der Schritt der Durchführung von Prüfungen an der Vielzahl von Wafern einschließt, daß Prüfungen durch ein Inline-Parameter-Prüfgerät durchgeführt werden, bevor die Reihe von Wafer-Bearbeitungsschritten vollständig durchgeführt ist.
4. Verfahren nach Anspruch 1, wobei der Schritt der Durchführung von Prüfungen an der Vielzahl von Wafern einschließt, daß Prüfungen durch ein Defekt-Prüfgerät durchgeführt werden, nachdem die Reihe von Wafer-Bearbeitungsschritten vollständig durchgeführt wurde.
5. Verfahren nach Anspruch 1, wobei die Schaltkreise während der Reihe von Wafer- Bearbeitungsschritten nach und nach auf der Vielzahl von Wafern ausgebildet werden und der Schritt der Durchführung von Prüfungen an der Vielzahl von Wafern, welcher einschließt, daß Prüfungen der elektrischen Parameter der Schaltkreise, die nach und nach auf der Vielzahl von Wafern ausgebildet werden, durchgeführt werden.
6. Verfahren nach Anspruch 1, wobei der Schritt der Durchführung von Prüfungen an der Vielzahl von Wafern die körperlichen Eigenschaften der Vielzahl von Wafern prüft.
7. Verfahren nach Anspruch 5, wobei ein Wafer mit der Fehlersignatur assoziiert ist, wenn die elektrischen Parameter des Wafers einer vorbestimmten, für einen Fehler charakteristischen Struktur ähneln.
8. Verfahren nach Anspruch 1, wobei nach dem Schritt der Erstellung einer Zuweisung, welche das Werkzeug ausweist, das mit der höchsten Wahrscheinlichkeit die Fehlersignatur verursacht hat, weiter ein Schritt des Anzeigens einer graphischen Darstellung der kumulativen Werte eines jeden Werkzeuges eingeschlossen ist.
9. Verfahren nach Anspruch 1, welches die gewichteten Werte einer jeden Charge der entsprechenden Chargen-Liste, nach dem Schritt der Erzeugung eines kumulativen Wertes, sequentiell summiert, wobei der kumulative Wert während des Prozesses der Summenbildung auf einem Wert von nicht weniger als Null gehalten wird und welches einen kumulativen Spitzenwert für ein jedes Werkzeug zuweist, welcher der kumulative Größtwert während des Prozesses der Summenbildung ist.
10. System zur Erfassung eines fehlerhaften Werkzeuges, verwendet in Verbindung mit einer Fertigungseinrichtung, die eine Vielzahl von Werkzeugen zur Bearbeitung von Halbleiter-Wafern aufweist, welche zu einer Vielzahl von Wafer-Chargen gruppiert sind, umfassend:
ein elektrisches Parameter-Prüfgerät zur Annahme der Wafer-Chargen und zur Identifikation der Defekte auf jedem Wafer der Wafer-Charge,
ein Fehlersignatur-Analysegerät zur Identifikation einer Fehlersignatur, die repräsentativ ist für die Defektstrukturen auf den Defekte aufweisenden Wafern,
einen Speicher zur Speicherung eines Datensatzes, der repräsentativ ist für die Zeit, während der ein jeder Wafer jedes Werkzeug der Fertigungseinrichtung durchlief, und
ein Analysegerät für gemeinsam verwendete Ausstattung zum Empfang des Datensatzes, der im Speicher gespeichert ist, und zum Empfang der Fehlersignatur von dem Fehlersignatur-Analysegerät, zum Zwecke der Erzeugung eines kumulativen Spitzenwertes für jedes Werkzeug, wobei ein relativ höherer kumulativer Spitzenwert auf eine relativ höhere Wahrscheinlichkeit, daß das Werkzeug der Grund der Fehlersignatur ist, hinweist.
11. System zur Erfassung eines fehlerhaften Werkzeuges nach Anspruch 10, wobei das Analysegerät für gemeinsam verwendete Ausstattung folgende Schritte vollführt:
Erzeugen einer Chargen-Liste, welche repräsentativ ist für die Reihenfolge, in der die Wafer-Chargen durch jedes Werkzeug bearbeitet werden, für jedes Werkzeug in der Fertigungseinrichtung,
Zuweisen eines gewichteten Wertes an jede Wafer-Charge in der Chargen-Liste,
Summieren der gewichteten Werte der Wafer-Chargen in einer jeden Chargen-Liste, um einen kumulativen Wert zu erhalten, wobei der kumulative Wert während des Prozesses der Summenbildung auf einem Wert von nicht unter Null gehalten wird,
Auffinden des kumulativen Spitzenwerts für jedes Werkzeug, welcher den höchsten Wert repräsentiert, der während des Schritts des Summierens der gewichteten Werte akkumuliert wurde und
Erstellen einer Zuweisung, die das Werkzeug mit dem kumulativen Spitzen-Größtwert als dasjenige Werkzeug ausweist, das mit der höchsten Wahrscheinlichkeit die Fehlersignatur verursacht hat.
12. System zur Erfassung eines fehlerhaften Werkzeuges nach Anspruch 11, wobei den Wafer-Chargen, die Wafer mit Fehlersignatur aufweisen, ein positiver gewichteter Wert zugewiesen wird und den Wafer-Chargen, die keine Wafer mit Fehlersignatur aufweisen, ein negativer gewichteter Wert zugewiesen wird.
13. System zur Erfassung eines fehlerhaften Werkzeuges nach Anspruch 12, wobei der absolute Wert des positiven, gewichteten Wertes größer ist als der absolute Wert des negativen, gewichteten Wertes.
14. System zur Erfassung eines fehlerhaften Werkzeuges nach Anspruch 11, welches weiter ein Ausgabe-Display umfaßt, welches für ein jedes Werkzeug eine graphische Auftragung der kumulativen Werte gegen die Chargen-Nummer anzeigt.
DE10027826A 2000-05-22 2000-06-05 Verfahren zum Auffinden eines fehlerhaften Werkzeuges in einer Halbleiterfertigungseinrichtung sowie System zur Durchführung des Verfahrens Expired - Fee Related DE10027826C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US09/577,695 US6701204B1 (en) 2000-05-22 2000-05-22 System and method for finding defective tools in a semiconductor fabrication facility
TW089110226A TW448483B (en) 2000-05-22 2000-05-26 System and method capable of finding tools having defects in semiconductor plant
DE10027826A DE10027826C2 (de) 2000-05-22 2000-06-05 Verfahren zum Auffinden eines fehlerhaften Werkzeuges in einer Halbleiterfertigungseinrichtung sowie System zur Durchführung des Verfahrens
JP2000210027A JP2002043386A (ja) 2000-05-22 2000-07-11 半導体製造施設内の欠陥を有する装置を探し出すシステムと方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/577,695 US6701204B1 (en) 2000-05-22 2000-05-22 System and method for finding defective tools in a semiconductor fabrication facility
TW089110226A TW448483B (en) 2000-05-22 2000-05-26 System and method capable of finding tools having defects in semiconductor plant
DE10027826A DE10027826C2 (de) 2000-05-22 2000-06-05 Verfahren zum Auffinden eines fehlerhaften Werkzeuges in einer Halbleiterfertigungseinrichtung sowie System zur Durchführung des Verfahrens
JP2000210027A JP2002043386A (ja) 2000-05-22 2000-07-11 半導体製造施設内の欠陥を有する装置を探し出すシステムと方法

Publications (2)

Publication Number Publication Date
DE10027826A1 true DE10027826A1 (de) 2001-12-13
DE10027826C2 DE10027826C2 (de) 2002-08-01

Family

ID=32475489

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10027826A Expired - Fee Related DE10027826C2 (de) 2000-05-22 2000-06-05 Verfahren zum Auffinden eines fehlerhaften Werkzeuges in einer Halbleiterfertigungseinrichtung sowie System zur Durchführung des Verfahrens

Country Status (4)

Country Link
US (1) US6701204B1 (de)
JP (1) JP2002043386A (de)
DE (1) DE10027826C2 (de)
TW (1) TW448483B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1235270A3 (de) * 2001-02-23 2005-04-13 Infineon Technologies AG Verfahren zum Ermitteln von Fertigungs-und/oder Prozessierungsschwächen, Verfahren zum Ermitteln von Maschinentrends sowie zugehörige Komponenten
DE102018203976A1 (de) * 2018-03-15 2019-09-19 Homag Gmbh Verfahren zur Fehlererkennung und Anlage zum Bearbeiten eines Werkstücks

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356430B2 (en) * 2001-05-24 2008-04-08 Test Advantage, Inc. Methods and apparatus for data analysis
JP3870052B2 (ja) * 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
GB2380342B (en) * 2001-09-28 2005-08-10 Fujitsu Network Comm Inc A compensator for polarisation-mode dispersion compensation
US6850811B1 (en) * 2002-02-28 2005-02-01 Advanced Micro Devices, Inc. Analyzing error signals based on fault detection
US7720559B1 (en) * 2002-04-26 2010-05-18 Advanced Micro Devices, Inc. Dynamic tool scheduling based upon defects
JP4129215B2 (ja) * 2003-09-17 2008-08-06 大日本スクリーン製造株式会社 基板処理装置
US7394534B1 (en) * 2003-11-19 2008-07-01 Kla-Tencor Corporation Process excursion detection
US7337425B2 (en) * 2004-06-04 2008-02-26 Ami Semiconductor, Inc. Structured ASIC device with configurable die size and selectable embedded functions
JP4321443B2 (ja) * 2004-11-16 2009-08-26 オムロン株式会社 特定装置、加工処理システム、特定装置の制御方法、特定装置の制御プログラム、特定装置の制御プログラムを記録した記録媒体
JP4772613B2 (ja) * 2005-12-16 2011-09-14 新日本製鐵株式会社 品質解析方法、品質解析装置、コンピュータプログラム、及びコンピュータ読み取り可能な記憶媒体
US7363098B2 (en) * 2005-12-19 2008-04-22 Tech Semiconductor Singapore Pte Ltd Method to identify machines causing excursion in semiconductor manufacturing
TWI330304B (en) * 2007-01-05 2010-09-11 Nupoint Technology Co Ltd Debug method for determining failure machines and application system thereof
CN101621016B (zh) * 2008-07-02 2011-10-05 中芯国际集成电路制造(上海)有限公司 在制造集成电路中用于缺陷检测的方法和系统
US8234001B2 (en) * 2009-09-28 2012-07-31 International Business Machines Corporation Tool commonality and stratification analysis to enhance a production process
US8676367B2 (en) 2010-10-28 2014-03-18 International Business Machines Corporation Lot process order modification to improve detection of manufacturing effects
WO2012083303A2 (en) * 2010-12-17 2012-06-21 Jeffrey Trumble Automated fault analysis and response system
WO2014051613A1 (en) 2012-09-28 2014-04-03 Compagnie Generale Des Etablissements Michelin Improvement of the uniformity of a tire using tooling signature analysis
US10228678B2 (en) * 2015-07-22 2019-03-12 Tokyo Electron Limited Tool failure analysis using space-distorted similarity
US11404331B2 (en) * 2020-06-29 2022-08-02 Vanguard International Semiconductor Corporation System and method for determining cause of abnormality in semiconductor manufacturing processes
CN115932530B (zh) * 2023-01-09 2023-06-02 东莞市兆恒机械有限公司 一种半导体检测设备标定的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19900343A1 (de) * 1998-01-14 1999-07-15 Mitsubishi Electric Corp Fehleranalyseverfahren und Prozeßsteuerverfahren
DE19847631A1 (de) * 1998-02-26 1999-09-09 Mitsubishi Electric Corp Qualitätsverwaltungssystem und Aufzeichnungsmedium

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240866A (en) * 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
US5761065A (en) * 1995-03-30 1998-06-02 Advanced Micro Devices, Inc. Arrangement and method for detecting sequential processing effects in manufacturing
US5716856A (en) * 1995-08-22 1998-02-10 Advanced Micro Devices, Inc. Arrangement and method for detecting sequential processing effects in manufacturing using predetermined sequences within runs
US5963881A (en) * 1995-09-22 1999-10-05 Texas Instruments Incorporated Method and system for enhancing the identification of causes of variations in the performance of manufactured articles
US6073501A (en) * 1997-06-20 2000-06-13 Advanced Micro Devices, Inc. Apparatus and method for semiconductor wafer processing which facilitate determination of a source of contaminants or defects
US6446017B1 (en) * 1997-08-21 2002-09-03 Micron Technology, Inc. Method and system for tracking manufacturing data for integrated circuit parts
EP0932194A1 (de) * 1997-12-30 1999-07-28 International Business Machines Corporation Methode und System zur Halbleiterscheiben interaktvien in-Situ Überwachung
US6496958B1 (en) * 1999-04-27 2002-12-17 Infineon Technologies Richmond, Lp Yield prediction and statistical process control using predicted defect related yield loss
US6507933B1 (en) * 1999-07-12 2003-01-14 Advanced Micro Devices, Inc. Automatic defect source classification
US6535776B1 (en) * 1999-09-20 2003-03-18 Ut-Battelle, Llc Method for localizing and isolating an errant process step
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
US6580960B1 (en) * 2000-06-22 2003-06-17 Promos Technologies, Inc. System and method for finding an operation/tool combination that causes integrated failure in a semiconductor fabrication facility
US6563300B1 (en) * 2001-04-11 2003-05-13 Advanced Micro Devices, Inc. Method and apparatus for fault detection using multiple tool error signals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19900343A1 (de) * 1998-01-14 1999-07-15 Mitsubishi Electric Corp Fehleranalyseverfahren und Prozeßsteuerverfahren
DE19847631A1 (de) * 1998-02-26 1999-09-09 Mitsubishi Electric Corp Qualitätsverwaltungssystem und Aufzeichnungsmedium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1235270A3 (de) * 2001-02-23 2005-04-13 Infineon Technologies AG Verfahren zum Ermitteln von Fertigungs-und/oder Prozessierungsschwächen, Verfahren zum Ermitteln von Maschinentrends sowie zugehörige Komponenten
DE102018203976A1 (de) * 2018-03-15 2019-09-19 Homag Gmbh Verfahren zur Fehlererkennung und Anlage zum Bearbeiten eines Werkstücks

Also Published As

Publication number Publication date
JP2002043386A (ja) 2002-02-08
US6701204B1 (en) 2004-03-02
DE10027826C2 (de) 2002-08-01
TW448483B (en) 2001-08-01

Similar Documents

Publication Publication Date Title
DE10027826C2 (de) Verfahren zum Auffinden eines fehlerhaften Werkzeuges in einer Halbleiterfertigungseinrichtung sowie System zur Durchführung des Verfahrens
DE10000690B4 (de) Verfahren zum Bestimmen des Ausbeute-Einflusses von Prozessschritten für Halbleiterwafer
DE19613615C2 (de) Verfahren zum Analysieren eines Fehlers in einem Halbleiterwafer und Vorrichtungen dafür
DE10014492C2 (de) Prüfverfahren für Halbleiterwafer
DE112019001445T5 (de) Gezielter rückruf von halbleiterbauelementen aufgrund von herstellungsdaten
DE112016002090T5 (de) Verfahren und system zur defektklassifizierung
DE19803021A1 (de) Verfahren und Vorrichtung zur Musteruntersuchung
DE112021000600T5 (de) Fortschrittlicher inline part average test
EP1132732A2 (de) Verfahren zur Bewertung von strukturfehlern auf einer Waferoberfläche
DE102006001257A1 (de) Automatisiertes Zustandabschätzungssystem für Cluster-Anlagen und Verfahren zum Betreiben des Systems
DE10032322A1 (de) System und Verfahren zur Auffindung der Kombination aus Operation/Werkzeug, welche den integrierten Ausfall in einer Halbleiterfertigungseinrichtung verursacht
DE112016002277T5 (de) Auf spannungskontrast basierte fehler- und defektinferenz in logikchips
DE102006004411A1 (de) Verfahren und System für die Messdatenbewertung in der Halbleiterbearbeitung durch auf Korrelation basierende Datenfilterung
EP0783170B1 (de) Vorrichtung und Verfahren zur Erfassung und Bewertung eines räumlich diskreten Punktmusters
DE10036961B4 (de) Verfahren zum Testen von Halbleiterwafern unter Verwendung von in Unterbereiche aufgeteilten Bereichen
DE102012222867A1 (de) Defektuntersuchungsverfahren
DE112011102209T5 (de) Datenstörung für eine Einrichtung zur Waferinspektion oder -Metrologie
DE10240115A1 (de) Verfahren und System zum Handhaben von Substraten in einer Produktionslinie mit einer Cluster-Anlage und einer Messanlage
DE112021000819T5 (de) System und verfahren zum identifizieren latenter zuverlässigkeitsdefekte in halbleiterbauelementen
Weber et al. Quantifying the value of ownership of yield analysis technologies
EP1420314A2 (de) Verfahren, Vorrichtung, computerlesbares Speichermedium und Computerprogramm-Element zum Überwachen eines Herstellungsprozesses einer Mehrzahl von physikalischen Objekten
DE10030145A1 (de) Verfahren und Vorrichtung zur Prüfung einer Halbleitereinrichtung
DE102017126262A1 (de) Verfahren zur Bestimmung mindestens eines elektrischen oder optischen Parameters einer Vielzahl von Halbleiterchips auf einem Wafer
DE10243606A1 (de) Halbleitervorrichtungs-Inspektionsverfahren unter Verwendung eines leitenden RKM
DE10258164A1 (de) Halbleitervorrichtungs-Analysesystem

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: MOSEL VITELIC INC., HSINCHU, TW

Owner name: PROMOS TECHNOLOGIES, INC., HSINCHU, TW

8339 Ceased/non-payment of the annual fee